ES2379625T3 - Aparato y método para transmitir y recibir una señal - Google Patents

Aparato y método para transmitir y recibir una señal Download PDF

Info

Publication number
ES2379625T3
ES2379625T3 ES10167426T ES10167426T ES2379625T3 ES 2379625 T3 ES2379625 T3 ES 2379625T3 ES 10167426 T ES10167426 T ES 10167426T ES 10167426 T ES10167426 T ES 10167426T ES 2379625 T3 ES2379625 T3 ES 2379625T3
Authority
ES
Spain
Prior art keywords
bits
symbol
symbols
signal
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
ES10167426T
Other languages
English (en)
Inventor
Woo Suk Ko
Sang Chul Moon
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Electronics Inc
Original Assignee
LG Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Electronics Inc filed Critical LG Electronics Inc
Application granted granted Critical
Publication of ES2379625T3 publication Critical patent/ES2379625T3/es
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H04L1/0042—Encoding specially adapted to other signal generation operation, e.g. in order to reduce transmit distortions, jitter, or to improve signal shape
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0008—Modulated-carrier systems arrangements for allowing a transmitter or receiver to use more than one type of modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2626—Arrangements specific to the transmitter only
    • H04L27/2627—Modulators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/3405—Modifications of the signal space to increase the efficiency of transmission, e.g. reduction of the bit error rate, bandwidth, or average power
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36—Modulator circuits; Transmitter circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38—Demodulator circuits; Receiver circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38—Demodulator circuits; Receiver circuits
    • H04L27/3809—Amplitude regulation arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/0001—Arrangements for dividing the transmission path
    • H04L5/0003—Two-dimensional division
    • H04L5/0005—Time-frequency
    • H04L5/0007—Time-frequency the frequencies being orthogonal, e.g. OFDM(A), DMT
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/0001—Arrangements for dividing the transmission path
    • H04L5/0014—Three-dimensional division
    • H04L5/0023—Time-frequency-space
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/003—Arrangements for allocating sub-channels of the transmission path
    • H04L5/0048—Allocation of pilot signals, i.e. of signals known to the receiver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/003—Arrangements for allocating sub-channels of the transmission path
    • H04L5/0048—Allocation of pilot signals, i.e. of signals known to the receiver
    • H04L5/005—Allocation of pilot signals, i.e. of signals known to the receiver of common pilots, i.e. pilots destined for multiple users or terminals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L2001/0092—Error control systems characterised by the topology of the transmission link
    • H04L2001/0093—Point-to-multipoint

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Error Detection And Correction (AREA)
  • Radar Systems Or Details Thereof (AREA)
  • Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Radio Transmission System (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

Método para transmitir una señal caracterizado porque comprende: codificar (S110) datos de tubería de capa física, PLP, para transportar un flujo de servicio usando un método de corrección de error sin canal de retorno, FEC; intercalar en bits (S120) los bits de los datos PLP codificados; demultiplexar (S130) los bits intercalados en bits para emitir los bits demultiplexados en diferente orden del orden de los bits intercalados en bits; correlacionar los bits demultiplexados con símbolos de datos según un método de correlación de símbolos; construir (S150) una trama incluyendo los símbolos de datos y símbolos de señalización; modular (S160) la trama mediante un esquema de multiplexación por división de frecuencia ortogonal; y, transmitir la trama modulada y un primer piloto, P1, ubicándose el símbolo en una parte de comienzo de la trama modulada por medio de al menos una banda de frecuencia, en la que los símbolos de señalización incluyen información para el método FEC y el símbolo P1 incluye información para indicar un tamaño de transformada rápida de Fourier, FFT, usada para los símbolos OFDM de los símbolos de señalización.

Description

Aparato y método para transmitir y recibir una señal
Sector de la técnica
La presente invención se refiere a un método para transmitir y recibir una señal y a un aparato para transmitir y recibir una señal, y más particularmente, a un método para transmitir y recibir una señal y a un aparato para transmitir y recibir una señal, que pueden mejorar la eficacia de transmisión de datos.
Estado de la técnica
A medida que se ha desarrollado una tecnología de difusión digital, los usuarios han recibido una imagen en movimiento de alta definición (HD). Con el desarrollo continuo de un algoritmo de compresión y alto rendimiento de hardware, se proporcionará un mejor entorno a los usuarios en el futuro. Un sistema de televisión digital (DTV) puede recibir una señal de difusión digital y proporcionar diversos servicios suplementarios a usuarios así como una señal de vídeo y una señal de audio. El documento de referencia US 2005/047514 da a conocer un dispositivo receptor-transmisor para mejorar la transferencia de datos en un sistema multiportador, junto con un método asociado.
Con el desarrollo de la tecnología de difusión digital, se aumenta el requisito de un servicio tal como una señal de vídeo y una señal de audio y se aumenta gradualmente el tamaño de datos deseado por un usuario o el número de canales de difusión.
Por consiguiente, la presente invención va dirigida a un método para transmitir y recibir una señal y a un aparato para transmitir y recibir una señal que sustancialmente obvien uno o más problemas debidos a las limitaciones y desventajas de la técnica relacionada.
Objeto de la invención
Un objeto de la presente invención es proporcionar un método para transmitir y recibir una señal y un aparato para transmitir y recibir una señal, que puedan mejorar la eficacia de transmisión de datos.
Otro objeto de la presente invención es proporcionar un método para transmitir y recibir una señal y un aparato para transmitir y recibir una señal, que puedan mejorar la capacidad de corrección de errores de bits que configura un servicio.
Ventajas, objetos, y características adicionales de la invención se expondrán en parte en la descripción que sigue y en parte serán evidentes para los expertos en la técnica tras examinar lo siguiente o pueden aprenderse a partir de la práctica de la invención. Los objetivos y otras ventajas de la invención pueden realizarse y lograrse mediante la estructura señalada particularmente en la descripción por escrito y en sus reivindicaciones así como en los dibujos adjuntos.
Para lograr estos objetos y otras ventajas y de acuerdo con el propósito de la invención, según se realiza describe ampliamente en el presente documento, se propone un método para transmitir una señal de difusión según la reivindicación 1.
En otro aspecto de la presente invención, se propone un aparato para transmitir una señal de difusión según la reivindicación 9.
Debe entenderse que tanto la descripción general anterior como la siguiente descripción detallada de la presente invención son explicativas y a modo de ejemplo y no pretenden proporcionar explicaciones adicionales de la invención según se reivindica.
Descripción de las figuras
Los dibujos adjuntos, que se incluyen para proporcionar un entendimiento adicional de la invención y se incorporan en y constituyen una parte de esta solicitud, ilustran realización/realizaciones de la invención y junto con la descripción sirven para explicar el principio de la invención. En los dibujos:
la figura 1 es una vista que muestra una trama de señal para transmitir un servicio;
la figura 2 es una vista que muestra la estructura de una primera señal piloto P1 de la trama de señal;
la figura 3 es una vista que muestra una ventana de señalización;
la figura 4 es una vista esquemática que muestra una realización de un aparato para transmitir una señal;
la figura 5 es una vista que muestra un ejemplo de un procesador 110 de entrada; la figura 6 es una vista que muestra una realización de una unidad de codificación y modulación; la figura 7 es una vista que muestra una realización de un constructor de tramas; la figura 8 es una vista que muestra un primer ejemplo de una relación de símbolos cuando los correlacionadores 131a y
131b realizan correlación híbrida de símbolos;
la figura 9 es una vista que muestra un segundo ejemplo de una relación de símbolos cuando los correlacionadores 131a y 131b realizan correlación híbrida de símbolos; la figura 10 es una vista que muestra un ejemplo de cada uno de los correlacionadores 131a y 131b de símbolos
mostrados en la figura 7; la figura 11 es una vista que muestra otro ejemplo del correlacionador de símbolos; la figura 12 es una vista que muestra el concepto de intercalación de bits mediante los intercaladores 1312a y 1312b de
bits de la figura 11;
la figura 13 es una vista que muestra un primer ejemplo del número de filas y columnas de memorias de los intercaladores 1312a y 1312b de bits según los tipos de correlacionadores 1315a y 1315b de símbolos; la figura 14 es una vista que muestra un segundo ejemplo del número de filas y columnas de las memorias de los
intercaladores 1312a y 1312b de bits según los tipos de los correlacionadores 1315a y 1315b de símbolos;
la figura 15 es una vista que muestra el concepto de demultiplexación de bits de entrada de los demultiplexadores 1313a y 1313b; la figura 16 es una vista que muestra un ejemplo de demultiplexación de un flujo de entrada mediante el
demultiplexador;
la figura 17 es una vista que muestra un ejemplo de un tipo de demultiplexación según un método de correlación de símbolos; la figura 18 es una vista que muestra un ejemplo de demultiplexación de un flujo de bits de entrada según un tipo de
demultiplexación;
la figura 19 es una vista que muestra un tipo de demultiplexación que se determina según una tasa de código de un método de codificación con corrección de errores y de correlación de símbolos; la figura 20 es una vista que muestra un ejemplo de expresión del método de demultiplexación mediante una ecuación; la figura 21 es una vista que muestra un ejemplo de correlación de un símbolo mediante un correlacionador de
símbolos; la figura 22 es una vista que muestra un ejemplo de un codificador de señal de múltiples trayectos; la figura 23 es una vista que muestra una realización de un modulador; la figura 24 es una vista que muestra un ejemplo de un procesador 160 analógico; la figura 25 es una vista que muestra un ejemplo de un aparato de recepción de señales que puede recibir una trama de
señal; la figura 26 es una vista que muestra una realización de un receptor de señales; la figura 27 es una vista que muestra una realización de un demodulador; la figura 28 es una vista que muestra un decodificador de señales de múltiples trayectos; la figura 29 es una vista que muestra una realización de un analizador sintáctico de tramas; la figura 30 es una vista que muestra un ejemplo de cada uno de los decorrelacionadores 247a y 247p de símbolos;
la figura 31 es una vista que muestra otro ejemplo de cada uno de los decorrelacionadores 247a y 247p de símbolos;
la figura 32 es una vista que muestra un ejemplo de multiplexación de un subflujo demultiplexado;
la figura 33 es una vista que muestra un ejemplo de una unidad de decodificación y demodulación;
la figura 34 es una vista que muestra un ejemplo de un procesador de salidas;
la figura 35 es una vista que muestra otro ejemplo de un aparato de transmisión de señales para transmitir una trama de señal;
la figura 36 es una vista que muestra otro ejemplo de un aparato de recepción de señales para recibir una trama de señal;
la figura 37 es una vista que muestra un ejemplo de un método para transmitir una señal; y
la figura 38 es una vista que muestra un ejemplo de un método para recibir una señal.
Descripción detallada de la invención
A continuación se hará referencia en detalle a las realizaciones preferidas de la presente invención, cuyos ejemplos se ilustran en los dibujos adjuntos. Siempre que sea posible, se usarán los mismos números de referencia a lo largo de los dibujos para referirse a las mismas partes o similares.
En la siguiente descripción, el término “servicio” es indicativo de o bien contenidos de difusión que pueden transmitirse/recibirse por el aparato de transmisión/recepción de señales, o bien de provisión de contenido.
Antes de la descripción de un aparato para transmitir y recibir una señal según una realización de la presente invención, se describirá una trama de señal que se transmite y recibe por el aparato para transmitir y recibir la señal según la realización de la presente invención.
La figura 1 muestra una trama de señal para transmitir un servicio según la presente invención.
La trama de señal mostrada en la figura 1 muestra una trama de señal a modo de ejemplo para transmitir un servicio de difusión que incluye flujos de audio/vídeo (A/V). En este caso, un único servicio se multiplexa en canales de tiempo y de frecuencia, y el servicio multiplexado se transmite. El esquema de transmisión de señales mencionado anteriormente se denomina un esquema de fragmentación en tiempo-frecuencia (TFS). En comparación con el caso en el que un único servicio se transmite sólo a una banda de radiofrecuencia (RF), el aparato de transmisión de señales según la presente invención transmite el servicio de señales a través de al menos una banda RF (posiblemente varias bandas RF), de modo que puede adquirir una ganancia de multiplexación estadística que puede transmitir muchos más servicios. El aparato de transmisión/recepción de señales transmite/recibe un único servicio a través de varios canales RF, de modo que puede adquirir una ganancia de diversidad de frecuencia.
Los servicios primero a tercero (Servicios 1~3) se transmiten a cuatro bandas RF (RF1 ~ RF4). Sin embargo, este número de bandas RF y este número de servicios se han dado a conocer sólo con fines ilustrativos, de modo que también pueden usarse otros números según sea necesario. Dos señales de referencia (es decir, una primera señal piloto (P1) y una segunda señal piloto (P2)) se ubican en la parte de comienzo de la trama de señal. Por ejemplo, en el caso de la banda RF1, la primera señal piloto (P1) y la segunda señal piloto (P2) se ubican en la parte de comienzo de la trama de señal. La banda RF1 incluye tres ranuras asociadas con el Servicio 1, dos ranuras asociadas con el Servicio 2, y una única ranura asociada con el Servicio 3. Ranuras asociadas con otros servicios también pueden ubicarse en otras ranuras (Ranuras 4~17) ubicadas tras la única ranura asociada con el Servicio 3.
La banda RF2 incluye una primera señal piloto (P1), una segunda señal piloto (P2), y otras ranuras 13 - 17. Además, la banda RF2 incluye tres ranuras asociadas con el Servicio 1, dos ranuras asociadas con el Servicio 2, y una única ranura asociada con el Servicio 3.
Los servicios 1 ~ 3 se multiplexan, y a continuación se transmiten a las bandas RF3 y RF4 según el esquema de fragmentación en tiempo y frecuencia (TFS). El esquema de modulación para transmisión de señales se basa en un esquema de multiplexación por división de frecuencia ortogonal (OFDM).
En la trama de señal, los servicios individuales se desplazan a las bandas RF (en el caso de que haya una pluralidad de las bandas RF en la trama de señal) y a un eje de tiempo.
Si las tramas de señal iguales a la trama de señal anterior se disponen de manera sucesiva en el tiempo, una supertrama puede estar compuesta de varias tramas de señal. Una futura trama de extensión también puede ubicarse entre las varias tramas de señal. Si la futura trama de extensión se ubica entre las varias tramas de señal, la supertrama puede terminarse en la futura trama de extensión.
La figura 2 muestra una primera señal piloto (P1) contenida en la trama de señal de la figura 1 según la presente invención.
La primera señal piloto (P1) y la segunda señal piloto (P2) se ubican en la parte de comienzo de la trama de señal. La primera señal piloto (P1) se modula mediante un modo FFT 2k, y puede transmitirse simultáneamente al tiempo que incluye un intervalo de guarda de 1/4. En la figura 2, una banda de 7,61 Mhz de la primera señal piloto P1 incluye una banda de 6,82992 Mhz. La primera señal piloto usa 256 portadoras de entre 1705 portadoras activas. Una única portadora activa se usa para cada 6 portadoras como promedio. Los intervalos de portadora de datos pueden disponerse irregularmente en el orden de 3, 6, y 9. En la figura 2, una línea continua indica la ubicación de una portadora usada, una línea fina discontinua indica la ubicación de una portadora no usada, y una línea de raya y punto indica una ubicación central de la portadora no usada. En la primera señal piloto, la portadora usada puede correlacionarse por símbolos mediante modulación por desplazamiento de fase binaria (BPSK), y puede modularse una secuencia de bits seudoaleatoria (PRBS). El tamaño de una FFT usada para la segunda señal piloto puede indicarse mediante varias PRBS.
El aparato de recepción de señales detecta una estructura de una señal piloto, y reconoce una fragmentación en tiempo y frecuencia (TFS) usando la estructura detectada. El aparato de recepción de señales adquiere el tamaño de FFT de la segunda señal piloto, compensa un desvío de frecuencia basto de una señal de recepción, y adquiere sincronización de tiempo.
En la primera señal piloto, pueden ajustarse un tipo de transmisión de señal y un parámetro de transmisión.
La segunda señal piloto P2 puede transmitirse con un tamaño de FFT y un intervalo de guarda igual a los del símbolo de datos. En la segunda señal piloto, se usa una única portadora como portadora piloto a intervalos de tres portadoras. El aparato de recepción de señales compensa un desvío de sincronización de frecuencia fina usando la segunda señal piloto, y realiza sincronización de tiempo fina. La segunda señal piloto transmite información de una primera capa (L1) de entre capas de Interconexión de Sistemas Abiertos (OSI). Por ejemplo, la segunda señal piloto puede incluir un parámetro físico e información de construcción de trama. La segunda señal piloto transmite un valor de parámetro por el que un receptor puede acceder a un flujo de servicio de tubería de capa física (PLP).
La información de L1 (Capa 1) contenida en la segunda señal piloto (P2) es la siguiente.
La información de Capa-1 (L1) incluye un indicador de longitud que indica la longitud de los datos que incluyen la información de L1, de modo que puede usar fácilmente los canales de señalización de las Capas 1 y 2 (L1 y L2). La información de Capa-1 (L1) incluye un indicador de frecuencia, una longitud de intervalo de guarda, un número máximo de bloques de FEC (corrección de errores hacia delante) para cada trama en asociación con canales físicos individuales, y el número de bloques de FEC reales que va a contener la memoria intermedia de bloques de FEC asociada con una trama actual/previa en cada canal físico. En este caso, el indicador de frecuencia indica la información de frecuencia correspondiente al canal RF.
La información de Capa-1 (L1) puede incluir diversa información en asociación con ranuras individuales. Por ejemplo, la información de Capa-1 (L1) incluye el número de tramas asociadas con un servicio, una dirección de inicio de una ranura que tiene la precisión de una portadora OFDM contenida en un símbolo OFDM, una longitud de la ranura, ranuras correspondientes a la portadora OFDM, el número de bits rellenos en la última portadora OFDM, información de modulación de servicio, información de tasa de modo de servicio, e información de esquema de entrada múltiple-salida múltiple (MIMO).
La información de Capa-1 (L1) puede incluir un ID de célula, una bandera para servicio como servicio de mensajes de notificación (por ejemplo, un mensaje de emergencia), el número de tramas actuales, y el número de bits adicionales para su uso futuro. En este caso, el ID de célula indica un área de difusión transmitida por un transmisor de difusión
La segunda señal piloto (P2) está adaptada para realizar estimación de canal para decodificar un símbolo contenido en la señal P2. La segunda señal piloto (P2) puede usarse como un valor inicial para estimación de canal para el siguiente símbolo de datos. La segunda señal piloto (P2) también puede transmitir información de Capa-2 (L2). Por ejemplo, la segunda señal piloto puede describir información asociada con el servicio de transmisión en la información de Capa-2 (L2). El aparato de transmisión de señales decodifica la segunda señal piloto, de modo que puede adquirir información de servicio contenida en la trama de fragmentación en tiempo y frecuencia (TFS) y puede realizar de manera efectiva la exploración de canal. Mientras tanto, esta información de Capa-2 (L2) puede incluirse en una PLP específica de la trama de TFS. Según otro ejemplo, la información de L2 puede incluirse en una PLP específica, y la información de descripción de servicio también puede transmitirse en la PLP específica.
Por ejemplo, la segunda señal piloto puede incluir dos símbolos OFDM del modo FFT 8k. Generalmente, la segunda señal piloto puede ser una cualquiera de un único símbolo OFDM del modo FFT 32k, un único símbolo OFDM del modo FFT 16k, dos símbolos OFDM del modo FFT 8k, cuatro símbolos OFDM del modo FFT 4k, y ocho símbolos OFDM del modo FFT 2k.
En otras palabras, un único símbolo OFDM que tiene el tamaño de una FFT grande o varios símbolos OFDM, cada uno de los cuales tiene el tamaño de una FFT pequeña, puede estar contenido en la segunda señal piloto (P2), de modo que puede mantenerse la capacidad que puede transmitirse al piloto.
Si la información que va a transmitirse a la segunda señal piloto supera la capacidad del símbolo OFDM de la segunda señal piloto, pueden usarse adicionalmente símbolos OFDM tras la segunda señal piloto. La información de L1 (Capa1) y L2 (Capa2) contenida en la segunda señal piloto se codifica con corrección de errores y a continuación se intercala, de modo que la recuperación de datos se lleva a cabo aunque se produzca un ruido de impulso.
Tal como se ha descrito anteriormente, la información de L2 también puede incluirse en una PLP específica que transporta la información de descripción de servicio.
La figura 3 muestra una ventana de señalización según la presente invención. La trama de fragmentación en tiempo y frecuencia (TFS) muestra un concepto de desvío de la información de señalización. La información de Capa-1 (L1) contenida en la segunda señal piloto incluye información de construcción de trama e información de capa física necesaria para el aparato de recepción de señales que decodifica el símbolo de datos. Por tanto, si la información de los siguientes símbolos de datos ubicados tras la segunda señal piloto, está contenida en la segunda señal piloto, y la segunda señal piloto resultante se transmite, puede que el aparato de recepción de señales no pueda decodificar inmediatamente los siguientes símbolos de datos anteriores debido al tiempo de decodificación de la segunda señal piloto.
Por tanto, tal como se muestra en la figura 3, la información de L1 contenida en la segunda señal piloto (P2) incluye información de un único tamaño de trama de fragmentación en tiempo y frecuencia (TFS), e incluye información contenida en la ventana de señalización en una ubicación separada de la segunda señal piloto por la ventana de desvío de señalización.
Entretanto, para realizar la estimación de canal de un símbolo de datos que construye el servicio, el símbolo de datos puede incluir un piloto disperso y un piloto continuo.
El sistema de transmisión/recepción de señales que puede transmitir/recibir tramas de señal mostrado en las figuras 1 ~ 3 se describirá a continuación en el presente documento. Pueden transmitirse y recibirse servicios individuales a través de varios canales RF. Un trayecto para transmitir cada uno de los servicios o un flujo transmitido a través de este trayecto se denomina una PLP. La PLP puede estar distribuida entre las ranuras divididas en el tiempo en varios canales RF o una única banda RF. Esta trama de señal puede transportar la PLP dividida en el tiempo en al menos un canal RF. En otras palabras, puede transferirse una única PLP a través de al menos un canal RF con regiones divididas en el tiempo. A continuación se darán a conocer en el presente documento los sistemas de transmisión/recepción de señales que transmiten/reciben una trama de señal a través de al menos una banda RF.
La figura 4 es un diagrama de bloques que ilustra un aparato para transmitir una señal según una realización de la presente invención. En referencia a la figura 4, el aparato de transmisión de señales incluye un procesador 110 de entrada, una unidad 120 de codificación y modulación, un constructor 130 de tramas, un codificador 140 MIMO/MISO, una pluralidad de moduladores (150a, ..., 150r) del codificador 140 MIMO/MISO, y una pluralidad de procesadores (160a,...,160r) analógicos.
El procesador 110 de entrada recibe flujos equipados con varios servicios, genera un número P de tramas de banda base (P es un número natural) que incluyen información de modulación y codificación correspondiente a trayectos de transmisión de los servicios individuales, y emite el número P de tramas de banda base.
La unidad 120 de codificación y modulación recibe tramas de banda base desde el procesador 110 de entrada, realiza la codificación e intercalación de canal sobre cada una de las tramas de banda base, y emite el resultado de codificación e intercalación de canal.
El constructor 130 de tramas forma tramas que transmiten tramas de banda base contenidas en el número P de PLP al número R de canales RF (donde R es un número natural), divide las tramas formadas, y emite las tramas divididas a trayectos correspondientes al número R de canales RF. Pueden multiplexarse varios servicios en un único canal RF en tiempo. Las tramas de señal generadas a partir del constructor 140 de tramas puede incluir una estructura de fragmentación en tiempo y frecuencia (TFS) en la que el servicio se multiplexa en los dominios de tiempo y dominio de frecuencias.
El codificador 140 MIMO/MISO codifica las señales que van a transmitirse al número R de canales RF, y emite las señales codificadas a trayectos correspondientes al número A de antenas (donde A es un número natural). El codificador 140 MIMO/MISO emite las señal codificada en la que se codifica una única que va a transmitirse a un único canal RF al número A de antenas, de modo que se transmite/recibe una señal a/desde una estructura MIMO (entrada múltiple-salida múltiple) o MISO (entrada múltiple-salida única).
Los moduladores (150a, ..., 150r) modulan señales en el dominio de frecuencia introducidas a través del trayecto correspondiente a cada canal RF a señales en el dominio de tiempo. Los moduladores (150a, ..., 150r) modulan las señales de entrada según un esquema de multiplexación por división de frecuencia ortogonal (OFDM), y emiten las señales moduladas.
Los procesadores analógicos (160a, ..., 160r) convierten las señales de entrada en señales RF, de modo que las señales RF pueden emitirse a los canales RF.
El aparato de transmisión de señales según esta realización puede incluir un número predeterminado de moduladores (150a,...150r) correspondiente al número de canales RF y un número predeterminado de procesadores (160a,...,160r) analógicos correspondiente al número de canales RF. Sin embargo, en el caso de usar el esquema MIMO, el número de procesadores analógicos debe ser igual al producto de R (es decir, el número de canales RF) y A (es decir, el número de antenas).
La figura 5 es un diagrama de bloques que ilustra un procesador 110 de entrada según la presente invención. En referencia a la figura 5, el procesador 110 de entrada incluye el primer multiplexador 111a de flujo, el primer divisor 113a de servicios, y una pluralidad de primeros constructores (115a, ..., 115m) de tramas de banda base (BB). El procesador 110 de entrada incluye un segundo multiplexador 111b de flujo, un segundo divisor 113b de servicios, y una pluralidad de segundos constructores (115n, ..., 115p) de tramas de banda base (BB).
Por ejemplo, el primer multiplexador 111a de flujo recibe varios flujos de transporte MPEG-2 (TS), multiplexa los flujos TS MPEG-2 recibidos, y emite los flujos TS MPEG-2 multiplexados. El primer divisor 113a de servicios recibe los flujos multiplexados, divide el flujo de entrada de servicios individuales, y emite los flujos divididos. Tal como se describió anteriormente, siempre que el servicio transmitido a través de un trayecto de canal físico se denomine un PLP, el primer divisor 113a de servicios divide el servicio que va a transmitirse a cada PLP, y emite el servicio dividido.
Los primeros constructores (115a, ..., 115m) de tramas BB construyen datos contenidos en un servicio que van a transmitirse a cada PLP en forma de una trama específica, y emiten los datos formateados de trama específica. Los primeros constructores (115a, ..., 115m) de tramas BB construyen una trama que incluye una cabecera y carga útil equipadas con datos de servicio. La cabecera de cada trama puede incluir información de modo basada en la modulación y codificación de los datos de servicio, y un contravalor basado en una tasa de reloj del modulador para sincronizar flujos de entrada.
El segundo multiplexador 111b de flujo recibe varios flujos, multiplexa el flujo de entrada, y emite los flujos multiplexados. Por ejemplo, el segundo multiplexador 111b de flujo puede multiplexar flujos de protocolo de Internet (IP) en lugar de los flujos TS MPEG-2. Estos flujos pueden encapsularse mediante un esquema de encapsulación de flujo genérica (GSE). Los flujos multiplexados por el segundo multiplexador 111b de flujo pueden ser uno cualquiera de los flujos. Por tanto, los flujos mencionados anteriormente diferentes de los flujos TS MPEG-2 se denominan flujos genéricos (flujos GS).
El segundo divisor 113b de servicios recibe los flujos genéricos multiplexados, divide los flujos genéricos recibidos según servicios individuales (es decir, tipos de PLP), y emite los flujos GS divididos.
Los segundos constructores (115n, ..., 115p) de tramas BB construyen datos de servicio que van a transmitirse a PLP individuales en forma de una trama específica usada como una unidad de procesamiento de señales, y emiten los datos de servicio resultantes. El formato de trama construido por los segundos constructores (115n, ..., 115p) de tramas BB puede ser igual al de los primeros constructores (115a, ..., 115m) de tramas BB según sea necesario. Si se requiere, también puede proponerse otra realización. En otra realización, el formato de trama construido por los segundos constructores (115n, ..., 115p) de tramas BB puede ser diferente del de los primeros constructores (115a, ..., 115m) de tramas BB. La cabecera TS MPEG-2 incluye además una palabra de sincronización de paquetes que no está contenida en el flujo GS, dando como resultado que existan diferentes cabeceras.
La figura 6 es un diagrama de bloques que ilustra una unidad de codificación y modulación según la presente invención. La unidad de codificación y modulación incluye un primer intercalador 123, un segundo codificador 125, y un segundo intercalador 127.
El primer codificador 121 actúa como un codificador externo de la trama de banda base de entrada, y puede realizar la codificación con corrección de errores. El primer codificador 121 realiza la codificación con corrección de errores de la trama de banda base de entrada usando un esquema Bose-Chaudhuri-Hocquenghem (BCH). El primer intercalador 123 realiza la intercalación de los datos codificados, de modo que evita que se genere un error de ráfaga en una señal de transmisión. El primer intercalador 123 puede no estar contenido en la realización mencionada anteriormente.
El segundo codificador 125 actúa como un codificador interno de o bien los datos de salida del primer codificador 121 o bien los datos de salida del primer intercalador 123, y puede realizar la codificación con corrección de errores. Puede usarse un esquema de bit de paridad de baja densidad (LDPC) como un esquema de codificación con corrección de errores. El segundo intercalador 127 mezcla los datos codificados con corrección de errores generados a partir del segundo codificador 125, y emite los datos mezclados. El primer intercalador 123 y el segundo intercalador 127 pueden realizar intercalación de datos en unidades de un bit.
La unidad 120 de codificación y modulación se refiere a un único flujo de PLP. El flujo de PLP se codifica con corrección de errores y se modula mediante la unidad 120 de codificación y modulación, y a continuación se transmite al constructor 130 de tramas.
La figura 7 es un diagrama de bloques que ilustra un constructor de tramas según la presente invención. En referencia a la figura 7, el constructor 130 de tramas recibe flujos de varios trayectos desde la unidad 120 de codificación y modulación, y dispone los flujos recibidos en una única trama de señal. Por ejemplo, el constructor de tramas puede incluir un primer correlacionador 131a y un primer intercalador 132a de tiempo en un primer trayecto, y puede incluir un segundo correlacionador 131b y un segundo intercalador 132b de tiempo en un segundo trayecto. El número de trayectos de entrada es igual al número de PLP para transmisión de servicio o al número de flujos transmitidos a través de cada PLP.
El primer correlacionador 131a realiza correlación de datos contenidos en el flujo de entrada según el primer esquema de correlación de símbolos. Por ejemplo, el primer correlacionador 131a puede realizar correlación de los datos de entrada usando un esquema QAM (por ejemplo, 16 QAM, 64 QAM, y 256 QAM).
Si el primer correlacionador 131a realiza correlación del símbolo, los datos de entrada pueden correlacionarse con varias clases de símbolos según varios esquemas de correlación de símbolos. Por ejemplo, el primer correlacionador 131a clasifica los datos de entrada en una unidad de trama de banda base y una subunidad de trama de banda base. Los datos clasificados individuales pueden correlacionarse por símbolos de manera híbrida mediante al menos dos esquemas QAM (por ejemplo, 16 QAM y 64 QAM). Por tanto, los datos contenidos en un único servicio pueden correlacionarse con símbolos basándose en diferentes esquemas de correlación de símbolos en intervalos individuales.
El primer intercalador 132a de tiempo recibe una secuencia de símbolos correlacionada mediante el primer correlacionador 131a, y puede realizar la intercalación en un dominio de tiempo. El primer correlacionador 131a correlaciona los datos, que están contenidos en la unidad de trama (en la que se han corregido los errores) recibida desde la unidad 120 de codificación y modulación, con símbolos. El primer intercalador 132a de tiempo recibe la secuencia de símbolos correlacionada por el primer correlacionador 131a, e intercala la secuencia de símbolos recibida en unidades de la trama en la que se han corregido los errores.
De este modo, el correlacionador 131p de orden p o el intercalador 132p de tiempo de orden p recibe datos de servicio que van a transmitirse a la PLP de orden p, correlaciona los datos de servicio con símbolos según el esquema de correlación de símbolos de orden p. Los símbolos correlacionados pueden intercalarse en un dominio de tiempo. Debe indicarse que este esquema de correlación de símbolos y este esquema de intercalación son iguales a los del primer intercalador 132a de tiempo y el primer correlacionador 131a.
El esquema de correlación de símbolos del primer correlacionador 131a puede ser igual o diferente del correlacionador 131p de orden p. El primer correlacionador 131a y el correlacionador 131p de orden p pueden correlacionar datos de entrada con símbolos individuales usando los mismos o diferentes esquemas de correlación híbrida de símbolos.
Los datos de los intercaladores de tiempo ubicados en trayectos individuales (es decir, los datos de servicio intercalados por el primer intercalador 132a de tiempo y los datos de servicio que van a transmitirse al número R de canales RF por el intercalador 132p de tiempo de orden p) se intercalan, de modo que el canal físico permita que los datos anteriores se intercalen sobre varios canales RF.
En asociación con los flujos recibidos en tantos trayectos como el número de PLP, el constructor 133 de tramas TFS construye la trama de señal TFS tal como la trama de señal mencionada anteriormente, de modo que el servicio se desplaza en tiempo según canales RF. El constructor 133 de tramas TFS divide los datos de servicio recibidos en uno cualquiera de los trayectos, y emite los datos de servicio divididos en datos del número R de bandas RF según un esquema de planificación de señal.
El constructor 133 de tramas TFS recibe la primera señal piloto y la segunda señal piloto a partir de la información de la unidad 135 de señalización (indicada por la señal Ref/PL), dispone la primera y la segunda señales piloto en la trama de señal, e inserta la señal de señalización (L1 y L2) de la capa física mencionada anteriormente en la segunda señal piloto. En este caso, la primera y la segunda señales piloto se usan como las señales de comienzo de la trama de señal contenida en cada canal RF de entre la trama de señal TFS recibida a partir de la información de la unidad 135 de señalización (señal Ref/PL). Tal como se muestra en la figura 2, la primera señal piloto puede incluir un tipo de transmisión y parámetros de transmisión básicos, y la segunda señal piloto puede incluir un parámetro físico e información de construcción de trama. También, la segunda señal piloto incluye una señal de señalización L1 (Capa 1) y una señal de señalización L2 (Capa 2).
El número R de intercaladores (137a, ..., 137r) de frecuencia intercalan los datos de servicio, que van a transmitirse a canales RF correspondientes de la trama de señal TFS, en un dominio de frecuencia. Los intercaladores (137a, ..., 137r) de frecuencia pueden intercalar los datos de servicio a un nivel de células de datos contenidas en un símbolo OFDM.
Por tanto, los datos de servicio que van a transmitirse a cada canal RF en la trama de señal TFS se procesan por desvanecimiento selectivo de frecuencia, de modo que no se pierdan en un dominio de frecuencia específico.
La figura 8 es una vista que muestra un primer ejemplo de una relación de símbolos cuando los correlacionadores 131a y 131b realizan correlación híbrida de símbolos. Esta Figura muestra el número de bits transmitidos por una subportadora (célula) si se realiza codificación con corrección de errores mediante la unidad de codificación y modulación en un modo normal (la longitud del código de codificación con corrección de errores es 64800 bits) de modo de codificación LDPC con corrección de errores.
Por ejemplo, si los correlacionadores 131a y 131b realizan correlación de símbolos usando 256QAM, 64800 bits se correlacionan con 8100 símbolos. Si los correlacionadores 131a y 131b realizan correlación híbrida de símbolos (128-QAM híb.) usando 256QAM y 64QAM con una relación de 3:2, el número de símbolos correlacionados mediante 256QAM es 4860 y el número de símbolos correlacionados mediante 64QAM es 4320. El número de bits transmitidos por cada subportadora (célula) es 7,0588.
Si se usa un método de correlación de símbolos de 64QAM, los datos de entrada pueden correlacionarse con 10800 símbolos y pueden transmitirse seis bits por cada célula. Si los datos se correlacionan con los símbolos mediante un método de correlación híbrida de símbolos de 64QAM y 16QAM (64QAM:16QAM=3:2, 32-QAM híb.), pueden transmitirse cinco bits mediante una subportadora (célula).
Si los datos se correlacionan con símbolos mediante el método 16QAM, los datos se correlacionan con 16200 símbolos, cada uno de los cuales se usa para transmitir cuatro bits.
De manera similar, si los datos se correlacionan con símbolos mediante un método de correlación híbrida de símbolos de 16QAM y QPSK (16QAM: QPSK=2:3, 8-QAM híb.), pueden transmitirse tres bits mediante una subportadora (célula).
Si los datos se correlacionan con símbolos mediante un método QPSK, los datos pueden correlacionarse con 32400 símbolos, cada uno de los cuales se usa para transmitir dos bits.
La figura 9 muestra métodos de correlación de símbolos de datos en los que se han corregido los errores mediante el método de codificación con corrección de errores LDPC de un modo corto (la longitud del código de codificación con corrección de errores es 16200 bits), que son iguales a los métodos de correlación de símbolos de la figura 8, y los números de bits por cada subportadora según los métodos de correlación de símbolos.
El número de bits transmitidos por la subportadora es igual a los del modo normal (64800 bits) según los métodos de correlación de símbolos tales como 256QAM, 128-QAM híb, 64-QAM, 32-QAM híb., 16QAM, 8-QAM híb. y QPSK, pero el número total de símbolos transmitidos es diferente de los del modo normal. Por ejemplo, 16200 bits se transmiten mediante 2025 símbolos en 256QAM, 16200 bits se transmiten mediante 1215 símbolos según 256QAM y 1080 símbolos según 64QAM (total 2295 símbolos) en 128-QAM híb.
Por consiguiente, puede ajustarse una tasa de transmisión de datos por cada subportadora (célula) para cada PLP según un método de correlación híbrida de símbolos o un único método de correlación de símbolos.
La figura 10 es una vista que muestra un ejemplo de cada uno de los correlacionadores 131a y 131b de símbolos mostrado en la figura 7. Cada uno de los correlacionadores 131a y 131b de símbolos incluye un correlacionador 1315a de primer orden, un correlacionador 131b de segundo orden, un fusionador 1317 de símbolos y un fusionador 1318 de bloques con corrección de errores.
El analizador 1311 sintáctico de flujos de bits recibe el flujo de PLP de servicio desde la unidad de codificación y modulación y divide el flujo de servicio recibido.
El correlacionador 1315a de símbolos de primer orden correlaciona los bits del flujo de servicio divididos por el método de correlación de símbolos con símbolos de orden superior. El correlacionador 1315b de símbolos de segundo orden correlaciona los bits del flujo de servicio dividido mediante un método de correlación de símbolos con símbolos de orden inferior. Por ejemplo, en el ejemplo anterior, el correlacionador 1315a de símbolos de primer orden puede correlacionar el flujo de bits con símbolos según 256QAM y el correlacionador 1315b de símbolos de segundo orden puede correlacionar el flujo de bits con símbolos según 64QAM.
El fusionador 1317 de símbolos fusiona los símbolos emitidos desde los correlacionadores 1315a y 1315b de símbolos con un flujo de símbolos y emite el flujo de símbolos. El fusionador 1317 de símbolos puede emitir el flujo de símbolos incluido en una PLP.
El fusionador 1318 de bloques con corrección de errores puede emitir un flujo de símbolos fusionado por el fusionador 1317 de símbolos en la unidad de bloques de códigos de codificación con corrección de errores. El fusionador 1318 de bloques con corrección de errores puede emitir un bloque de símbolos de modo que los bloques de códigos de codificación con corrección de errores se asignen uniformemente a al menos una banda RF de la trama de señal TFS. El fusionador 1318 de bloques con corrección de errores puede emitir el bloque de símbolos de modo que la longitud del bloque de símbolos del bloque codificado con corrección de errores de un modo normal sea igual a la del bloque de símbolos del bloque de codificación con corrección de errores de un modo corto. Por ejemplo, cuatro bloques de símbolos del bloque de codificación con corrección de errores del modo corto pueden fusionarse en un bloque de símbolos.
El fusionador 1318 de bloques con corrección de errores puede dividir el flujo de símbolos según un múltiplo común del número de bandas RF de modo que el constructor de tramas de señal dispone uniformemente los símbolos con las bandas RF. Si el número máximo de bandas RF en la trama de señal es 6, el fusionador 1318 de bloques con corrección de errores emite el bloque de símbolos de modo que el número total de símbolos puede dividirse por 60 que es un múltiplo común de 1, 2, 3, 4, 5 y 6.
Los símbolos incluidos en el bloque de símbolos de salida pueden disponerse para asignarse uniformemente a las seis bandas RF. Por consiguiente, aunque se combinan un modo con corrección de errores según una tasa de código y un método de correlación de símbolos, los símbolos que configuran la PLP se asignan uniformemente a las bandas RF.
La figura 11 es una vista que muestra otro ejemplo del correlacionador de símbolos. En el ejemplo de esta figura, el correlacionador de símbolos incluye el segundo codificador 125 y el segundo intercalador 127 incluido en la unidad de codificación y modulación. Es decir, si se usa este ejemplo, la unidad de codificación y modulación puede incluir sólo el primer codificador 121, el primer intercalador 123 y el segundo codificador 125.
El ejemplo del correlacionador de símbolos incluye un analizador 1311 sintáctico de flujos de bits, un intercalador 1312a de bits de primer orden, un intercalador 1312b de bits de segundo orden, un demultiplexador 1313a de primer orden, un demultiplexador 1313b de segundo orden, un correlacionador 1315a de símbolos de primer orden, un correlacionador 1315b de símbolos de segundo orden y un fusionador 1317 de símbolos.
Cuando el segundo codificador 125 realiza codificación con corrección de errores LDPC, la longitud del bloque de codificación con corrección de errores (por ejemplo, la longitud de 64800 bits y la longitud de 16200 bits) puede variar según un modo LDPC. Si los bits incluidos en el bloque de codificación con corrección de errores se correlacionan con los símbolos, las capacidades de corrección de errores de los bits incluidos en una palabra de célula que configura el símbolo pueden variar según las ubicaciones de los bits. Por ejemplo, la palabra de célula que es el símbolo puede determinarse según la tasa de código de la codificación con corrección de errores y el método de correlación de símbolos (ya sea el método de correlación de símbolos el método de correlación de símbolos de orden superior o el método de correlación de símbolos de orden inferior). Si el código con corrección de errores es el LDPC, las capacidades de corrección de errores de los bits varían según las ubicaciones de los bits en el bloque de codificación con corrección de errores. Por ejemplo, las fiabilidades de los bits codificados según las características de la matriz H usada en el método de codificación con corrección de errores LDPC irregular pueden variar según las ubicaciones de los bits. Por consiguiente, el orden de los bits que configuran la palabra de célula correlacionados con el símbolo se cambia de modo que pueden ajustarse las capacidades de corrección de errores de los bits que son débiles frente a la corrección de errores en el bloque de codificación con corrección de errores se ajusta y la robustez frente al error en el nivel de bit.
En primer lugar, el segundo codificador 125, por ejemplo, realiza la codificación con corrección de errores con respecto al flujo incluido en una PLP mediante el método de codificación con corrección de errores LDPC.
El analizador 1311 sintáctico de flujos de bits recibe el flujo de servicio según la PLP y divide el flujo de servicio recibido.
El intercalador 1312a de bits de primer orden intercala los bits incluidos en un primer flujo de bits del flujo de servicios dividido. De manera similar, el intercalador 1312b de bits de segundo orden intercala los bits incluidos en un segundo flujo de bits de los flujos de servicios divididos.
El intercalador 1312a de bits de primer orden y el intercalador 1312b de bits de segundo orden pueden corresponder al segundo intercalador 127 usado como intercalador interno. El método de intercalación del intercalador 1312a de bits de primer orden y el intercalador 1312b de bits de segundo orden se describirán posteriormente.
El demultiplexador 1313a de primer orden y el demultiplexador 1313b de segundo orden demultiplexan los bits de los flujos de bits intercalados por el intercalador 1312a de bits de primer orden y el intercalador 1312b de bits de segundo orden. Los demultiplexadores 1313a y 1313b dividen el flujo de bits de entrada en subflujos de bits que se correlacionarán con un eje real y un eje imaginario de una constelación y emitirán los subflujos de bits. Los correlacionadores 1315a y 1315b de símbolos correlacionan los subflujos de bits demultiplexados por los demultiplexadores 1313a y 1313b con los símbolos correspondientes.
Los intercaladores 1312a y 1312b de bits y los demultiplexadores 1313a y 1313b pueden combinar las características de la palabra de código LDPC y las características de la fiabilidad de constelación de la correlación de símbolos según la constelación. El ejemplo detallado de los demultiplexadores 1313a y 1313b de primer orden se describirá posteriormente.
El correlacionador 1315a de símbolos de primer orden realiza correlación de símbolos de primer orden, por ejemplo, correlación de símbolos de orden superior, y el correlacionador 1315b de símbolos de segundo orden realiza correlación de símbolos de segundo orden, por ejemplo, correlación de símbolos de orden inferior. El correlacionador 1315a de símbolos de primer orden correlaciona los subflujos de bits emitidos desde el demultiplexador 1313 primer orden con los símbolos y el correlacionador 1315b de símbolos de segundo orden correlaciona los subflujos de bits emitidos desde el demultiplexador 1313b de segundo orden con los símbolos.
El fusionador 1317 de símbolos fusiona los símbolos correlacionados por el correlacionador 1315a de símbolos de primer orden y el correlacionador 1315b de símbolos de segundo orden con un flujo de símbolos y emite el flujo de símbolos.
Tal como se describió anteriormente, en la LDPC, las capacidades de corrección de errores de los bits pueden cambiarse según las ubicaciones de los bits en el bloque de codificación con corrección de errores. Por consiguiente, si el intercalador de bits y el demultiplexador se controlan según las características del codificador 125 LDPC para cambiar el orden de los bits que configuran la palabra de célula, la capacidad de corrección de errores en el nivel de bit puede maximizarse.
La figura 12 es una vista que muestra el concepto de intercalación de bits mediante los intercaladores 1312a y 1312b de bits de la figura 11.
Por ejemplo, los bits de entrada se almacenan en y se leen a partir de una memoria en forma de matriz que tiene un número predeterminado de filas y columnas. Cuando los bits de entrada se almacenan, en primer lugar, se almacenan los bits en una primera columna en dirección de fila, y, si la primera columna está llena, los bits se almacenan en otra columna en dirección de fila. Cuando se leen los bits almacenados, los bits se leen en dirección de columna y, si se leen todos los bits almacenados en una primera fila, los bits en otra fila se leen en dirección de columna. En otras palabras, cuando los bits se almacenan, los bits se almacenan por filas de modo que las columnas se llenan de manera seriada. Y cuando se leen los bits almacenados, los bits almacenados se leen por columnas a partir de la primera fila hasta la última fila de manera seriada. En esta figura, MSB significa bit más significativo y LSB significa bit menos significativo.
Con el fin de correlacionar los bits de codificación con corrección de errores LDPC con los símbolos en la misma unidad de bloques de longitud de corrección de errores a diversas tasas de código, los intercaladores 1312a y 1312b de bits pueden cambiar el número de filas y columnas de la memoria según los tipos de los correlacionadores 1315a y 1315b de símbolos.
La figura 13 es una vista que muestra un ejemplo del número de filas y columnas de las memorias de los intercaladores 1312a y 1312b de bits según los tipos de correlacionadores 1315a y 1315b de símbolos, si el modo LDPC es el modo normal.
Por ejemplo, si el correlacionador 1315a de símbolos correlaciona los bits con símbolos 256QAM, el intercalador 1312a de primer orden intercala los bits mediante una memoria que tiene 8100 filas y 8 columnas. Si los símbolos se correlacionan mediante 64QAM, el intercalador 1312a de primer orden intercala los bits mediante una memoria que tiene 10800 filas y 6 columnas. Si los símbolos se correlacionan mediante 16QAM, el intercalador 1312a de primer orden intercala los bits mediante una memoria que tiene 16200 filas y 4 columnas.
Por ejemplo, si los correlacionadores 1315a y 1315b de símbolos correlacionan los bits con símbolos 28-QAM híb., el intercalador 1312a de primer orden intercala los bits usando una memoria que tiene 4860 filas y 8 columnas, y el intercalador 1312b de segundo orden intercala los bits usando una memoria que tiene 4320 filas y 6 columnas.
De manera similar, si los correlacionadores 1315a y 1315b de símbolos correlacionan los símbolos mediante 32-QAM híb., el intercalador 1312a de primer orden intercala los bits usando una memoria que tiene 6480 filas y 6 columnas, y el intercalador 1312b de segundo orden intercala los bits usando una memoria que tiene 6480 filas y 4 columnas.
La figura 14 es una vista que muestra un ejemplo del número de filas y columnas de las memorias de los intercaladores 1312a y 1312b de bits según los tipos de los correlacionadores 1315a y 1315b de símbolos, si el modo LDPC es el modo corto.
Por ejemplo, si el correlacionador 1315a de símbolos correlaciona los bits con 256QAM símbolos, el intercalador 1312a de primer orden intercala los bits mediante una memoria que tiene 2025 filas y 8 columnas. Si los correlacionadores 1315a y 1315b de símbolos correlacionan los símbolos mediante 128-QAM híb., el intercalador 1312a de primer orden intercala los bits usando una memoria que tiene 1215 filas y 8 columnas, y el intercalador 1312b de segundo orden intercala los bits usando una memoria que tiene 1080 filas y 6 columnas.
Si la intercalación de bits se realiza con respecto al bloque de codificación con corrección de errores, pueden cambiarse las ubicaciones de los bits en el bloque de codificación con corrección de errores.
La figura 15 es una vista que muestra el concepto de multiplexación de bits de entrada de los demultiplexadores 1313a y 1313b.
Los intercaladores 1312a y 1312b de bits intercalan los bits de entrada x0, x1, ..., y xn-1 y emiten los bits intercalados. El método de intercalación ya se ha descrito anteriormente.
Los demultiplexadores 1313a y 1313b demultiplexan los flujos de bits intercalados. El método de demultiplexación puede variar según la tasa de código del método de codificación con corrección de errores y el método de correlación de símbolos del correlacionador de símbolos. Si el método de símbolos del correlacionador de símbolos es QPSK, los bits de entrada, por ejemplo, se intercalan con dos subflujos y el correlacionador de símbolos correlaciona los dos subflujos con los símbolos para corresponder al eje real y al eje imaginario de la constelación. Por ejemplo, un primer bit y0 del primer subflujo demultiplexado corresponde al eje real y un primer bit y1 del segundo subflujo demultiplexado corresponde al eje imaginario.
Si el método de símbolos del correlacionador de símbolos es 16QAM, los bits de entrada, por ejemplo, se demultiplexan en cuatro subtramas. El correlacionador de símbolos selecciona los bits incluidos en los cuatro subflujos y correlaciona los bits seleccionados con los símbolos para corresponder al eje real y al eje imaginario de la constelación.
Por ejemplo, los bits y0 e y2 de los subflujos demultiplexados primero y tercero corresponden al eje real y los bits y1 e y3 de los subflujos demultiplexados segundo y cuarto corresponden al eje imaginario.
De manera similar, si el método de símbolos del correlacionador de símbolos es 64QAM, los bits de entrada pueden demultiplexarse en seis flujos de bits. El correlacionador de símbolos correlaciona los seis subflujos con los símbolos para corresponder al eje real y al eje imaginario de la constelación. Por ejemplo, los bits y0, y2 e y4 de los subflujos demultiplexados primero, tercero y quinto corresponden al eje real y los bits y1, y3 e y6 de los subflujos demultiplexados segundo, cuarto y sexto corresponden al eje imaginario.
De manera similar, si el método de símbolos del correlacionador de símbolos es 256QAM, los bits de entrada pueden demultiplexarse en ocho flujos de bits. El correlacionador de símbolos correlaciona los ocho subflujos con los símbolos para corresponder al eje real y al eje imaginario de la constelación. Por ejemplo, en primer lugar, los bits y0, y2, y4 e y6 de los subflujos demultiplexados primero, tercero, quinto y séptimo corresponden al eje real y los bits y1, y3, y6 e y7 de los subflujos demultiplexados segundo, cuarto, sexto y octavo corresponden al eje imaginario.
Si el correlacionador de símbolos correlaciona los símbolos, los subflujos demultiplexados mediante el demultiplexador pueden correlacionarse con los flujos de bits del eje real y el eje imaginario de la constelación.
El método de intercalación de bits, el método de demultiplexación y el método de correlación de símbolos descritos anteriormente son a modo de ejemplo y pueden usarse diversos métodos como método de seleccionar los bits en los subflujos de modo que los subflujos demultiplexados mediante el demultiplexador puedan corresponder al eje real y al eje imaginario de la constelación.
La palabra de célula correlacionada con los símbolos puede variar según uno cualquiera de los flujos de bits a los que se han corregido los errores según la tasa de código, el método de intercalación de los flujos de bits, el método de demultiplexación y el método de correlación de símbolos. El MSB de la palabra de célula es más alto que el LSB de la palabra de célula en la fiabilidad de la decodificación con corrección de errores. Aunque la fiabilidad del bit de una ubicación específica del bloque de codificación con corrección de errores es baja, la fiabilidad del bit puede mejorarse mediante el procedimiento de decorrelación de símbolos si el bit de la palabra de célula se dispone en el MSB o cerca del MSB.
Por consiguiente, aunque la fiabilidad del bit codificado según las características de la matriz H usada en el método de codificación con corrección de errores LDPC irregular se cambie, el bit puede transmitirse/recibirse de manera robusta mediante el procedimiento de correlación y decorrelación de símbolos y el rendimiento del sistema puede ajustarse.
La figura 16 es una vista que muestra un ejemplo de demultiplexación de un flujo de entrada mediante el demultiplexador.
Si el método de correlación de símbolos es QPSK, se correlacionan dos bits con un símbolo y los dos bits de una unidad de símbolos se demultiplexan en el orden de los índices de bit (índices 0 y 1 de b).
Si el método de correlación de símbolos es 16QAM, se correlacionan 4 bits con un símbolo y los cuatro bits de una unidad de símbolos se demultiplexan según el resultado de cálculo del modulo-4 de índices de bit (índices 0, 1, 2 y 3 de b).
Si el método de correlación de símbolos es 64QAM, se correlacionan 6 bits con un símbolo y los seis bits de una unidad de símbolos se demultiplexan según el resultado de cálculo del modulo-6 de índices de bit (índices 0, 1, 2, 3, 4 y 5 de b).
Si el método de correlación de símbolos es 256QAM, se correlacionan 8 bits con un símbolo y los ocho bits de una unidad de símbolos se demultiplexan según el resultado de cálculo del modulo-8 de índices de bit (índices 0, 1, 2, 3, 4, 5, 6 y 7 de b).
El orden de demultiplexación de los subflujos es a modo de ejemplo y puede modificarse.
La figura 17 es una vista que muestra un ejemplo de un tipo de demultiplexación según un método de correlación de símbolos. El método de correlación de símbolos incluye QPSK, 16QAM, 64QAM y 256QAM, y el tipo de demultiplexación incluye de un primer tipo a un sexto tipo.
El primer tipo es un ejemplo en el que los bits de entrada corresponden secuencialmente a índices pares (0, 2, 4, 8, ...) (o al eje real de la constelación) y corresponden secuencialmente a índices impares (1, 3, 5, 7, ...) (o al eje imaginario de la constelación). En adelante en el presente documento, la demultiplexación de bits del primer tipo puede representarse mediante un identificador 10 de demultiplexación (un número binario de 1010; la ubicación de 1 es la ubicación del MSB correspondiente al eje real y al eje imaginario de la constelación).
El segundo tipo es un ejemplo en el que la demultiplexación se realiza en orden inverso del primer tipo, es decir, el LSB de los bits de entrada corresponde secuencialmente a índices pares (6, 4, 2, 0) (o al eje real de la constelación) e índices impares (1, 3, 5, 7,...) (o al eje imaginario de la constelación). En adelante en el presente documento, la demultiplexación de bits del segundo tipo puede representarse mediante un identificador 5 de demultiplexación (un número binario de 0101).
El tercer tipo es un ejemplo en el que los bits de entrada se disponen de modo que los bits de ambos extremos de la palabra de código se vuelven el MSB. Los bits de entrada vuelven a disponerse para llenar la palabra de código desde ambos extremos de la palabra de código. En adelante en el presente documento, la demultiplexación de bits del tercer tipo puede representarse mediante un identificador 9 de demultiplexación (un número binario de 1001).
El cuarto tipo es un ejemplo en el que los bits de entrada se disponen de modo que un bit medio de la palabra de código se vuelve el MSB. Un bit de los bits de entrada se llena en primer lugar en la ubicación media de la palabra de código y los bits restantes entonces vuelven a disponerse hacia ambos extremos de la palabra de código en el orden de los bits de entrada. En adelante en el presente documento, la demultiplexación de bits del cuarto tipo puede representarse mediante un identificador 6 de demultiplexación (un número binario de 0110).
El quinto tipo es un ejemplo en el que los bits se demultiplexan de modo que un último bit de la palabra de código se vuelve el MSB y un primer bit de la misma se vuelve el LSB, y el sexto tipo es un ejemplo en el que los bits vuelven a disponerse de modo que el primer bit de la palabra de código se vuelve el MSB y el último bit de la misma se vuelve el LSB. En adelante en el presente documento, la demultiplexación de bits del quinto tipo puede representarse mediante un identificador de demultiplexación 3 (un número binario de 0011), y la demultiplexación de bits del sexto tipo puede representarse mediante un identificador de demultiplexación 12 (un número binario de 1100).
Tal como se describió anteriormente, el tipo de demultiplexación puede variar según el método de correlación de símbolos o la tasa de código del método de codificación con corrección de errores. Es decir, puede usarse un tipo diferente de demultiplexación si se cambia el método de correlación de símbolos o la tasa de código.
La figura 18 es una vista que muestra un ejemplo de demultiplexación de un flujo de bits de entrada según un tipo de demultiplexación. Esta realización puede incluir los intercaladores 1312a y 1312b de bits, los demultiplexadores 1313a y 1313b y los correlacionadores 1315a y 1315b.
Los intercaladores 1312a y 1312b de bits intercalan los flujos de servicio de PLP codificados con corrección de errores. Por ejemplo, los intercaladores 1312a y 1312b de bits pueden realizar la intercalación de bits en las unidades de codificación con corrección de errores según el modo de codificación con corrección de errores. El método de intercalación de bits ya se describió anteriormente.
Los demultiplexadores 1313a y 1313b pueden incluir demultiplexadores 1313a1 y 1313b1,..., de primer tipo y demultiplexadores 1313a2 y 1313b2 de enésimo tipo. En este caso, n es un número entero. Los métodos de demultiplexación de los bits mediante los n tipos de demultiplexadores siguen los tipos mostrados en la figura 17. Por ejemplo, los demultiplexadores de primer tipo pueden corresponder al primer tipo demultiplexación de bits (1100) y el demultiplexador de segundo tipo (no mostrado) puede corresponder a la demultiplexación de bits de segundo tipo (0011). El demultiplexador 1313b de enésimo tipo demultiplexa el flujo de bits de entrada según la multiplexación de bits de enésimo tipo (por ejemplo, el identificador de demultiplexación 1100) y emite el flujo de bits demultiplexado. Los selectores 1313a3 y 1313b3 reciben una señal de selección de demultiplexador del tipo de demultiplexación adecuada para los bits de entrada y emite el flujo de bits demultiplexado según uno cualquiera del primer tipo o el enésimo tipo y la señal de selección de demultiplexador. La señal de selección de demultiplexador puede variar según la tasa de código de la codificación con corrección de errores y el método de correlación de símbolos de la constelación. Por consiguiente, el tipo de demultiplexación puede determinarse según la tasa de código del método de codificación con corrección de errores y/o el método de correlación de símbolos de la constelación. El ejemplo detallado según los símbolos correlacionados con la constelación y/o la tasa de código de la codificación con corrección de errores según la señal de selección de demultiplexador se describirá posteriormente.
Los correlacionadores 1315a y 1315b pueden correlacionar los subflujos de bits demultiplexados con los símbolos según la señal de selección de demultiplexador y emitir los símbolos correlacionados.
La figura 19 es una vista que muestra un tipo de demultiplexación que se determina según una tasa de código de la codificación con corrección de errores y el método de correlación de símbolos.
En el método de correlación de símbolos 4QAM, incluso cuando la tasa de código cr del método de codificación con corrección de errores LDPC es uno cualquiera de 1/4, 1/3, 2/5, 1/2, 3/5, 2/3, 3/4, 4/5, 5/6, 8/9 y 9/10, el flujo de bits puede demultiplexarse según todos los tipos de demultiplexación (indicados por todos).
En el método de correlación de símbolos 16QAM, si la tasa de código del método de codificación con corrección de errores LDPC es 1/4, 1/3, 2/5 y 1/2, los símbolos pueden correlacionarse sin realizar la intercalación de bits y la demultiplexación de bits (indicada por Sin Int. y Sin demultiplex.). Si la tasa de código de la codificación con corrección de errores es 3/5, el bit puede demultiplexarse según uno cualquiera de los identificadores de demultiplexación 9, 10 y
12. Si la tasa de código de la codificación con corrección de errores es 2/3, 3/4, 4/5, 5/6, 8/9 y 9/10, el flujo de bits de entrada puede demultiplexarse según el identificador de demultiplexación 6.
En el método de correlación de símbolos 64QAM, si la tasa de código de la codificación con corrección de errores LDPC es 1/4, 1/3, 2/5 y 1/2, los símbolos pueden correlacionarse sin realizar la intercalación de bits y la demultiplexación de bits. Si la tasa de código es 3/5, los bits pueden demultiplexarse según uno cualquiera de los identificadores de demultiplexación 9 y 10. Si la tasa de código es 2/3, 3/4, 4/5, 5/6, 8/9 y 9/10, los bits pueden demultiplexarse según el identificador de demultiplexación 6.
En el método de correlación de símbolos 256QAM, si la tasa de código de la codificación con corrección de errores LDPC es 1/4, 1/3, 2/5 y 1/2, los símbolos pueden correlacionarse sin realizar la intercalación de bits y la demultiplexación de bits. Si la tasa de código es 3/5, los bits pueden demultiplexarse según el identificador de demultiplexación 9. Si la tasa de código es 2/3, 3/4, 4/5, 5/6, 8/9 y 9/10, los bits pueden demultiplexarse según el identificador de demultiplexación 6.
Tal como se describió anteriormente, el tipo de bit de demultiplexación puede variar según la tasa de código usada para la codificación con corrección de errores y el método de correlación de símbolos. Por consiguiente, la capacidad de corrección de errores de un bit ubicado en una ubicación específica del bloque de codificación con corrección de errores puede ajustarse correlacionando los subflujos demultiplexados con los símbolos. Por consiguiente, es posible optimizar la robustez en el nivel de bit.
La figura 20 es una vista que muestra un ejemplo de expresión del método de demultiplexación mediante una ecuación. Por ejemplo, si el método de correlación de símbolos es QPSK, los bits de entrada (xi, xN/2+i) corresponden a los bits demultiplexados y0 y y1. Si el método de correlación de símbolos es 16QAM, los bits de entrada
corresponden a los bits demultiplexados y0, y1, y2 e y3.
Si el método de correlación de símbolos es 64QAM, los bits de entrada
corresponden a los bits demultiplexados y0, y1, y2, y3, y4 e y5. Si el método de correlación de símbolos es 256QAM, los bits de entrada
corresponden a los bits demultiplexados y0, y1, y2, y3, y4, y5, y6 e y7.
En este caso, N indica el número de bits correlacionados con los símbolos con respecto a la entrada del intercalador de bits.
La figura 21 es una vista que muestra un ejemplo de correlación de un símbolo mediante un correlacionador de símbolos. Por ejemplo, en el método de correlación de símbolos QPSK, los símbolos en la constelación corresponden al valor del bit y0 del primer subflujo demultiplexado y el valor del bit y1 del segundo subflujo demultiplexado.
En 16QAM, el eje real de los símbolos en la constelación corresponde a los bits de los subflujos demultiplexados primero y tercero (bits separados de la ubicación del MSB por 0 y 2) y el eje imaginario de los mismos corresponde a los bits de los subflujos demultiplexados segundo y cuarto (bits separados de la ubicación del MSB por 1 y 3).
En 64QAM, el eje real de los símbolos en la constelación corresponde a los bits de los subflujos demultiplexados primero, tercero y quinto (bits separados de la ubicación del MSB por 0, 2 y 4) y el eje imaginario de los mismos corresponde a los bits de los subflujos demultiplexados segundo, cuarto y sexto (bits separados de la ubicación del MSB por 1, 3 y 5).
Por consiguiente, los bits que configuran el símbolo pueden correlacionarse con la palabra de célula en el orden de demultiplexación. Si los bits que configuran la palabra de célula se demultiplexan, el MSB y el LSB de la palabra de célula se cambian y la robustez de los bits puede ajustarse aunque las fiabilidades de los bits de codificación con corrección de errores LDPC varíen según las ubicaciones.
La figura 22 es un diagrama de bloques que ilustra un codificador MIMO/MISO. En referencia a la figura 22, el codificador MIMO/MISO codifica los datos de entrada usando el esquema de codificación MIMO/MISO, y emite los datos codificados a varios trayectos. Si un extremo de recepción de señal recibe la señal transmitida a los varios trayectos desde uno o más trayectos, puede adquirir una ganancia (también denominada una ganancia de diversidad, una ganancia de carga útil, o una ganancia de multiplexación).
El codificador 140 MIMO/MISO codifica los datos de servicio de cada trayecto generados desde el constructor 130 de tramas, y emite los datos codificados al número A de trayectos correspondiente al número de antenas de salida.
La figura 23 es un diagrama de bloques que ilustra un modulador según la presente invención. En referencia a la figura 23, el modulador incluye un primer controlador 151 de potencia (PAPR Reduce1), una unidad 153 de transformada de dominio de tiempo (IFFT), un segundo controlador 157 de potencia (PAPR Reduce2), y un insertador 159 de intervalo de guarda.
El primer controlador 151 de potencia reduce una PAPR (relación de potencia entre pico y promedio) de datos transmitidos al número R de trayectos de señal en el dominio de frecuencia.
La unidad 153 de transformada de dominio de tiempo (IFFT) convierte las señales recibidas en el dominio de frecuencia en señales en el dominio de tiempo. Por ejemplo, las señales en el dominio de frecuencia pueden convertirse en las señales en el dominio de tiempo según el algoritmo IFFT. Por tanto, los datos de dominio de frecuencia pueden modularse según el esquema OFDM.
El segundo controlador 157 de potencia (PAPR Reduce2) reduce una PAPR (relación de potencia entre pico y promedio) de datos de canal transmitidos al número R de trayectos de señal en el dominio de tiempo. En este caso, pueden usarse un esquema de reserva de tono, y un esquema de extensión de constelación activa (ACE) para extender la constelación de símbolos.
El insertador 159 de intervalo de guarda inserta el intervalo de guarda en el símbolo OFDM de salida, y emite el resultado insertado. Tal como se describió anteriormente, el ejemplo mencionado anteriormente puede llevarse a cabo en cada señal del número R de trayectos.
La figura 24 es un diagrama de bloques que ilustra un procesador 160 analógico. En referencia a la figura 24, el procesador 160 analógico incluye un convertidor 161 digital a analógico (DAC), una unidad 163 de conversión ascendente, y un filtro 165 analógico.
El DAC 161 convierte los datos de entrada en una señal analógica, y emite la señal analógica. La unidad 163 de conversión ascendente convierte un dominio de frecuencia de la señal analógica en un área RF. El filtro 165 analógico filtra la señal de área RF, y emite la señal RF filtrada.
La figura 25 es un diagrama de bloques que ilustra un aparato para recibir una señal según la presente invención. En referencia a la figura 25, el aparato de recepción de señales incluye un primer receptor 210a de señales, un enésimo receptor 210n de señales, un primer demodulador 220a, un enésimo demodulador 220n, un decodificador 230 MIMO/MISO, un analizador 240 sintáctico de tramas, y un demodulador 250 de decodificación, y un procesador 260 de salida.
En el caso de una señal de recepción según la estructura de trama de señal TFS, varios servicios se multiplexan en R canales, y a continuación se desplazan en el tiempo, de modo que el resultado desplazado en el tiempo se transmite.
El receptor puede incluir al menos un receptor de señales para recibir un servicio transmitido a través de al menos un canal RF. La trama de señal TFS transmitida al R (donde R es un número natural) número de canales RF puede transmitirse a un multitrayecto a través del número A de antenas. Las A antenas se han usado para los R canales RF, de modo que el número total de antenas es R x A.
El primer receptor 210a de señales puede recibir datos de servicio transmitidos a través de al menos un trayecto de entre los datos de servicio globales transmitidos a través de varios canales RF. Por ejemplo, el primer receptor 210a de señales puede recibir la señal de transmisión procesada por el esquema MIMO/MISO a través de varios trayectos.
El primer receptor 210a de señales y el enésimo receptor 210n de señales pueden recibir varias unidades de datos de servicio transmitidos a través de n número de canales RF de entre varios canales RF, como una única PLP. Concretamente, este ejemplo muestra el aparato de recepción de señales que puede simultáneamente recibir datos del número R de canales RF. Por tanto, si este ejemplo recibe un único canal RF, sólo se necesita el primer receptor 210a.
El primer demodulador 220a y el enésimo demodulador 220n demodulan las señales recibidas en el primer y en el enésimo receptor (210a y 210n) de señales según el esquema OFDM, y emiten las señales demoduladas.
El decodificador 230 MIMO/MISO decodifica los datos de servicio recibidos a través de varios trayectos de transmisión según el esquema de decodificación MIMO/MISO, y emite los datos de servicio decodificados a un único trayecto de transmisión. Si se recibe el número R de servicios transmitidos a través de varios trayectos de transmisión, el decodificador 230 MIMO/MISO puede emitir datos de servicio de PLP únicos contenidos en cada uno de R servicios correspondientes al número de R canales. Si el número P de servicios se transmiten a través del número R de canales RF, y la señales de canales RF individuales se reciben a través del número A de antenas, el receptor decodifica el número P de servicios usando un total de (R x A) antenas de recepción.
El analizador 240 sintáctico de tramas analiza sintácticamente la trama de señal TFS incluyendo varios servicios, y emite los datos de servicio analizados sintácticamente.
El demodulador 250 de decodificación realiza la decodificación con corrección de errores sobre los datos de servicio contenidos en la trama analizada sintácticamente, decorrelaciona los datos de símbolo decodificados en datos de bit, y emite el resultado procesado con decorrelación.
El procesador 260 de salida decodifica un flujo que incluye los datos de bit decorrelacionados, y emite el flujo decodificado.
En la descripción mencionada anteriormente, cada uno del analizador 240 sintáctico de tramas, el demodulador 250 de decodificación, y el procesador 260 de salida reciben varias unidades de datos de servicio tantas como el número de PLP, y realiza n procesamiento de señal sobre los datos de servicio recibidos.
La figura 26 es un diagrama de bloques que ilustra un receptor de señales según la presente invención. En referencia a la figura 26, el receptor de señales puede incluir un sintonizador 211, un convertidor 213 descendente, y un convertidor 215 analógico a digital (ADC).
El sintonizador 211 realiza saltos de algunos canales RF que pueden transmitir servicios seleccionados por el usuario en todos los canales RF cuando la PLP se incluye en varios canales RF, y emite el resultado de salto. El sintonizador 211 realiza salto de canales RF contenidos en la trama de señal TFS según frecuencias de centro RF de entrada, y al mismo tiempo sintoniza las señales de frecuencia correspondientes, de modo que emite las señales sintonizadas. Si una señal se transmite al número A de multitrayectos, el sintonizador 211 realiza la sintonización a un correspondiente canal RF, y recibe señales de recepción a través del número A de antenas.
El convertidor 213 descendente realiza conversión descendente de la frecuencia RF de la señal sintonizada por el sintonizador 211, y emite el resultado de conversión descendente. El ADC 215 convierte una señal analógica en una señal digital.
La figura 27 es un diagrama de bloques que ilustra un demodulador según la presente invención. En referencia a la figura 27, el demodulador incluye un detector 221 de tramas, una unidad 222 de sincronización de tramas, un eliminador 223 de intervalo de guarda, una unidad 224 de transformada de dominio de frecuencia (FFT), un estimador 225 de canal, un igualador 226 de canal, y un extractor 227 de información de señalización.
Si el demodulador adquiere datos de servicio transmitidos a un único flujo de PLP, se llevará a cabo la siguiente demodulación de señal. Una descripción detallada de la misma se describirá a continuación en el presente documento.
El detector 221 de tramas identifica un sistema de entrega de una señal de recepción. Por ejemplo, el detector 221 de tramas determina si la señal de recepción es una señal DVB-TS o no. El detector 221 de tramas también puede determinar si una señal de recepción es una trama de señal TFS o no. La unidad 222 de sincronización de tramas adquiere sincronización de dominio de frecuencia y tiempo de la trama de señal TFS.
El controlador 223 de intervalo de guía elimina un intervalo de guarda ubicado entre símbolos OFDM a partir del dominio de tiempo. El convertidor 224 de dominio de frecuencia (FFT) convierte una señal de recepción en una señal de dominio de frecuencia usando el algoritmo FFT, de modo que adquiere datos de símbolo de dominio de frecuencia.
El estimador 225 de canal realiza estimación de canal de un canal de recepción usando un símbolo piloto contenido en datos de símbolo del dominio de frecuencia. El igualador 226 de canal realiza igualación de canal de datos de recepción usando información de canal estimada por el estimador 225 de canal.
El extractor 227 de información de señalización puede extraer la información de señalización de una capa física establecida en las señales piloto primera y segunda contenidas en datos de recepción igualados en canal.
La figura 28 es un diagrama de bloques que ilustra un decodificador MIMO/MISO según la presente invención. El receptor de señales y el demodulador están diseñados para procesar una señal recibida en un único trayecto. Si el receptor de señales y el demodulador reciben datos de servicio de PLP que proporcionan un único servicio a través de varios trayectos de varias antenas, y demodulan los datos de servicio de PLP, el decodificador 230 MIMO/MIMO emite la señal recibida en varios trayectos como datos de servicio transmitidos a una única PLP. Por tanto, el decodificador 230 MIMO/MISO puede adquirir una ganancia de diversidad y una ganancia de multiplexación a partir de los datos de servicio recibidos en una PLP correspondiente.
El decodificador 230 MIMO/MISO recibe una señal de transmisión multitrayecto desde varias antenas, y puede decodificar una señal usando un esquema MIMO que puede recuperar cada señal de recepción en forma de una única señal. En cambio, el decodificador 230 MIMO/MISO puede recuperar una señal usando un esquema MIMO que recibe la señal de transmisión multitrayecto desde una única antena y recupera la señal de transmisión multitrayecto recibida.
Por tanto, si la señal se transmite a través del número R de canales RF (donde R es un número natural), el decodificador 230 MIMO/MISO puede decodificar señales recibidas a través del número A de antenas de canales RF individuales. Si el valor A es igual a “1”, las señales pueden decodificarse mediante el esquema MISO. Si el valor A es mayor que “1”, las señales pueden decodificarse mediante el esquema MIMO.
La figura 29 es un diagrama de bloques que ilustra un analizador sintáctico de tramas según la presente invención. En referencia a la figura 29, el analizador sintáctico de tramas incluye un primer desintercalador 241a de frecuencia, un résimo desintercalador 241r de frecuencia, un analizador 243 sintáctico de tramas, un primer desintercalador 245a de tiempo, un p-ésimo desintercalador 245p de tiempo, un primer decorrelacionador 247a de símbolos, y un p-ésimo decorrelacionador de símbolos. El valor de “r” puede decidirse mediante el número de canales RF, y el valor de “p” puede decidirse mediante el número de flujos que transmiten datos de servicio de PLP generados a partir del analizador 243 sintáctico de tramas.
Por tanto, si p número de servicios se transmiten a p número de flujos de PLP a través de un número R de canales RF, el analizador sintáctico de tramas incluye el r número de desintercaladores de frecuencia, el p número de desintercaladores de tiempo, y el p número de decorrelacionadores de símbolos.
En asociación con un primer canal RF, el primer intercalador 241a de frecuencia realiza desintercalación de datos de entrada de dominio de frecuencia, y emite el resultado de desintercalación.
El analizador 243 sintáctico de tramas analiza sintácticamente la trama de señal TFS transmitida a varios canales RF usando información de planificación de la trama de señal TFS, y analiza sintácticamente los datos de servicio de PLP contenidos en la ranura de un canal RF específico que incluye un servicio deseado. El analizador 243 sintáctico de tramas analiza sintácticamente la trama de señal TFS para recibir datos de servicio específicos distribuidos a varios canales RF según la estructura de trama de señal TFS, y emite datos de servicio de PLP de primer trayecto.
El primer desintercalador 245a de tiempo realiza desintercalación de los datos de servicio de PLP de primer trayecto analizados sintácticamente en el dominio de tiempo. El primer decorrelacionador 247a de símbolos determina que los datos de servicio correlacionados con el símbolo son datos de bit, de modo que puede emitir un flujo de PLP asociado con los datos de servicio de PLP de primer trayecto.
Siempre que los datos de símbolo se conviertan en datos de bit, y cada dato de símbolo incluye símbolos basados en el esquema híbrido de correlación de símbolos, el p número de decorrelacionadores de símbolos, cada uno de los cuales incluye el primer decorrelacionador de símbolos, puede determinar que los datos de símbolo son datos de bit usando diferentes esquemas de decorrelación de símbolos en intervalos individuales de los datos de símbolo de entrada.
La figura 30 es una vista que muestra un ejemplo de cada uno de los decorrelacionadores 247a y 247p de símbolos. Los decorrelacionadores de símbolos reciben los flujos correspondientes a las PLP desde los intercaladores 245a y 245p de tiempo respectivamente correspondientes a los decorrelacionadores de símbolos.
Cada uno de los decorrelacionadores 247a y 247p de símbolos puede incluir un divisor 2471 de bloques con corrección de errores, un divisor 2473 de símbolos, un primer descorrelacionador 2475a de orden, un segundo descorrelacionador 2475b de orden y un fusionador 2478 de flujos de bits.
El divisor 2471 de bloques con corrección de errores puede dividir el flujo de PLP recibido desde uno correspondiente de los intercaladores 245a y 245p de tiempo en las unidades de bloques con corrección de errores. El divisor 2471 de bloques con corrección de errores puede dividir el flujo de servicio en la unidad de bloques LDPC de modo normal. En este caso, el flujo de servicio puede dividirse en un estado en el que cuatro bloques según el modo corto (teniendo el bloque la longitud de 16200 bits) son tratados como el bloque con corrección de errores de un bloque según el modo normal (teniendo el bloque la longitud de 64800 bits).
El divisor 2473 de símbolos puede dividir el flujo de símbolos en el bloque de corrección de errores dividido según el método de correlación de símbolos del flujo de símbolos.
Por ejemplo, el primer descorrelacionador 2475a de orden convierte los símbolos según el método de correlación de símbolos de orden superior en los bits. El segundo descorrelacionador 2475b de orden convierte los símbolos según el método de correlación de símbolos de orden inferior en los bits.
El fusionador 2478 de flujos de bits puede recibir los bits convertidos y emitir un flujo de bits.
La figura 31 es una vista que muestra otro ejemplo de cada uno de los decorrelacionadores 247a y 247p de símbolos. Cada uno de los decorrelacionadores 247a y 247p de símbolos puede incluir un divisor 2473 de símbolos, un decorrelacionador 2474a de primer orden, un decorrelacionador 2474b de segundo orden, un multiplexador 2475a de primer orden, un multiplexador 2475b de segundo orden, un desintercalador 2476a de bits de primer orden, un desintercalador 2476b de bits de segundo orden y un fusionador 2478 de flujos de bits. Mediante este ejemplo, el ejemplo de la unidad de decodificación y demodulación de la figura 33 incluye un primer decodificador 253, un primer desintercalador 255 y un segundo decodificador 257.
El divisor 2473 de símbolos puede dividir el flujo de símbolos de la PLP según el método correspondiente al método de correlación de símbolos.
El decorrelacionador 2474a de primer orden y el decorrelacionador 2474b de segundo orden convierten los flujos de símbolos divididos en bits. Por ejemplo, el decorrelacionador 2474a de primer orden realiza la decorrelación de símbolos de QAM de orden superior y el decorrelacionador 2474b de segundo orden realiza la decorrelación de símbolos de QAM de orden inferior. Por ejemplo, el decorrelacionador 2474a de primer orden puede realizar la decorrelación de símbolos de 256QAM y el decorrelacionador 2474b de segundo orden puede realizar la decorrelación de símbolos de 64QAM.
El multiplexador 2475a de primer orden y el multiplexador 2475b de segundo orden multiplexan los bits correlacionados por símbolos. Los métodos de multiplexación pueden corresponder a los métodos de demultiplexación descritos con referencia a las figuras 15 a 18. Por consiguiente, los subflujos demultiplexados pueden convertirse en un flujo de bits.
El desintercalador de bits 2476a de primer orden desintercala los flujos de bits multiplexados por el multiplexador 2475a de primer orden. El desintercalador de bits 2476b de segundo orden desintercala los bits multiplexados por el multiplexador 2475a de primer orden. El método de desintercalación corresponde al método de intercalación de bits. El método de intercalación de bits se muestra en la figura 12.
El fusionador 2478 de flujos de bits puede fusionar los flujos de bits desintercalados por los intercaladores 2476a y 2476b de bits en un flujo de bits.
El primer decodificador 253 de la unidad de decodificación y demodulación puede decodificar con corrección de errores el flujo de bits emitido según el modo normal o el modo corto y la tasa de código según los modos.
La figura 32 es una vista que muestra un ejemplo de multiplexación del subflujo demultiplexado. En este ejemplo, los decorrelacionadores 2474a y 2474b deciden las palabras de célula que incluyen los bits. Los multiplexadores 2475a y 2475b multiplexan las palabras de célula decididas según la señal de selección de multiplexador. Las palabras de célula demultiplexadas se introducen a uno cualquiera de los primeros multiplexadores 2475a2 y 2475b2 a enésimos multiplexadores 2475a3 y 2475b3.
Los primeros multiplexadores 2475a2 y 2475b2 a los enésimos multiplexadores 2475a3 y 2475b3 cambian el orden de los bits en las palabras de célula introducidas según la señal de selección de multiplexador. La señal de selección de multiplexador puede cambiarse según la tasa de código de la codificación con corrección de errores o el método de correlación de símbolos. Con el fin de generar un flujo y los flujos de bits entregados a los multiplexadores, el orden de selección del subflujo puede cambiarse según la señal de selección de multiplexador.
Los primeros demultiplexadores 2475a1 y 2475b1 emiten los flujos de bits decorrelacionados por símbolos con uno cualquiera de los primeros multiplexadores 2475a2 y 2475b2 con los enésimos multiplexadores 2475a3 y 2475b3 según la señal de selección de multiplexador. Los primeros submultiplexadores 2475a1 y 2475b1 pueden recibir los subflujos multiplexados por los primeros multiplexadores 2475a2 y 2475b2 con los enésimos multiplexadores 2475a3 y 2475b3 y emitir un flujo, según la señal de selección de multiplexador.
Las palabras de célula que incluyen los bits cambiados se introducen a los intercaladores 2476a y 2476b de bits, y los desintercaladores 2476a y 2476b de bits desintercalan los bits de entrada y emiten los bits desintercalados.
La figura 33 es un diagrama de bloques que ilustra un demodulador de decodificación. En referencia a la figura 33, el demodulador de decodificación puede incluir varios bloques de función correspondientes a la unidad de codificación y modulación. En este ejemplo, el demodulador de decodificación de la figura 16 puede incluir un primer desintercalador 251, un primer decodificador 253, un segundo desintercalador 255, y un segundo decodificador 257. El segundo desintercalador 255 puede estar contenido selectivamente en el demodulador de decodificación.
El primer desintercalador 251 actúa como un desintercalador interno, y puede realizar la desintercalación del p-ésimo flujo de PLP generado desde el analizador sintáctico de tramas.
El primer decodificador 253 actúa como un decodificador interno, puede realizar corrección de errores de los datos desintercalados, y puede usar un algoritmo de decodificación con corrección de errores basado en el esquema LDPC.
El segundo desintercalador 255 actúa como un intercalador externo, y puede realizar la desintercalación de los datos decodificados con corrección de errores.
El segundo decodificador 257 actúa como un decodificador externo. Los datos desintercalados por el segundo desintercalador 255 o a los que se han corregido los errores mediante el primer decodificador 253 es a los que se han corregido los errores de nuevo, de modo que el segundo decodificador 257 emite los datos a los que se han vuelto a corregir los errores. El segundo decodificador 257 decodifica los datos usando el algoritmo de decodificación con corrección de errores basado en el esquema BCH, de modo que emite los datos decodificados.
El primer desintercalador 251 y el segundo desintercalador 255 pueden convertir el error de ráfaga generado en los datos contenidos en el flujo de PLP en un error aleatorio. El primer decodificador 253 y el segundo decodificador 257 pueden corregir los errores contenidos en los datos.
El demodulador de decodificación muestra procedimientos de funcionamiento asociados con un único flujo de PLP. Si el p número de flujos existe, se necesita el p número de demoduladores de decodificación, o el demodulador de decodificación puede decodificar los datos de entrada repetidamente p veces.
La figura 34 es un diagrama de bloques que ilustra un procesador de salida según la presente invención. En referencia a la figura 34, el procesador de salida puede incluir p número analizadores (251a, ..., 261p) sintácticos de tramas de banda base (BB), un primer fusionador 263a de servicios, un segundo fusionador 263b de servicios, un primer demultiplexor 265a, y un segundo demultiplexor 265b.
Los analizadores (261a,..., 261p) sintácticos de tramas de BB eliminan cabeceras de trama BB del primer al p-ésimo flujo de PLP según los trayectos de PLP recibidos, y emiten el resultado eliminado. Este ejemplo muestra que los datos de servicio se transmiten a al menos dos flujos. Un primer flujo es un flujo MPEG-2 TS, y un segundo flujo es un flujo GS.
El primer fusionador 263a de servicios calcula la suma de datos de servicio contenida en la carga útil de al menos una trama BB, de modo que emite la suma de los datos de servicio como un único flujo de servicio. El primer demultiplexor 255a puede demultiplexar el flujo de servicio, y emitir el resultado demultiplexado.
De este modo, el segundo fusionador 263b de servicios calcula la suma de datos de servicio contenida en la carga útil de al menos una trama BB, de modo que puede emitir otro flujo de servicio. El segundo demultiplexor 255b puede demultiplexar el flujo de servicio de formato GS, y emitir el flujo de servicio demultiplexado.
La figura 35 es un diagrama de bloques que ilustra un aparato para transmitir una señal según otro ejemplo de la presente invención. En referencia a la figura 35, el aparato de transmisión de señales incluye un componedor 310 de servicios, un divisor 320 de frecuencia, y un transmisor 400. El transmisor 400 codifica o modula una señal que incluye un flujo de servicio que va a transmitirse a cada banda RF.
El componedor 310 de servicios recibe varios flujos de servicio, multiplexa varios flujos de servicio que van a transmitirse a canales RF individuales, y emite los flujos de servicio multiplexados. El componedor 310 de servicios emite información de planificación, de modo que controla el transmisor 400 usando la información de planificación, cuando el transmisor 400 transmite la PLP a través de varios canales RF. Mediante esta información de planificación, el componedor 310 de servicios modula varias tramas de servicio que van a transmitirse a los varios canales RF mediante el transmisor 400, y transmite las tramas de servicio moduladas.
El divisor 320 de frecuencia recibe un flujo de servicio que va a transmitirse a cada banda RF, y divide cada flujo de servicio en varios subflujos, de modo que las bandas de frecuencia RF individuales pueden asignarse a los subflujos.
El transmisor 400 procesa los flujos de servicio que van a transmitirse a bandas de frecuencia individuales, y emite los flujos resultantes procesados. Por ejemplo, en asociación con un flujo de servicio específico que va a transmitirse al primer canal RF, el primer correlacionador 410 correlaciona los datos de flujo de servicio de entrada en símbolos. El primer intercalador 420 intercala los símbolos correlacionados para evitar el error de ráfaga.
El primer insertador 430 de símbolos puede insertar una trama de señal equipada con una señal piloto (por ejemplo, una señal piloto dispersa o una señal piloto continua) en la señal modulada.
El primer modulador 440 modula los datos intercalados por el esquema de modulación de señal. Por ejemplo, el primer modulador 440 puede modular las señales usando el esquema OFDM.
El primer insertador 450 de símbolos piloto inserta la primera señal piloto y la segunda señal piloto en la trama de señal, y puede transmitir la trama de señal TFS.
Los datos de flujo de servicio transmitidos al segundo canal RF se transmiten a la trama de señal TFS a través de varios bloques 415, 425, 435, 445, y 455 de diferentes trayectos mostrados en el transmisor de la figura 18.
El número de trayectos de procesamiento de señal transmitidos desde el transmisor 400 puede ser igual al número de canales RF contenidos en la trama de señal TFS.
El primer correlacionador 410 y el segundo correlacionador pueden incluir respectivamente los demultiplexadores 1313a y 1313b, y permitir que las ubicaciones del MSB y el LSB cambien en la palabra de célula correlacionada por símbolos.
La figura 36 es un diagrama de bloques que ilustra un aparato para recibir una señal según otro ejemplo de la presente invención. En referencia a la figura 36, el aparato de recepción de señales puede incluir una unidad 510 de recepción, una unidad 520 de sincronización, un detector 530 de modo, un igualador 540, un detector 550 de parámetros, un desintercalador 560, un decorrelacionador 570, y un decodificador 580 de servicios.
La unidad 500 de recepción puede recibir señales de un primer canal RF seleccionado por un usuario de entre la trama de señal. Si la trama de señal incluye varios canales RF, la unidad 500 de recepción realiza salto de los varios canales RF, y al mismo tiempo puede recibir una señal que incluye la trama de servicio seleccionada.
La unidad 510 de sincronización adquiere sincronización de una señal de recepción, y emite la señal de recepción sincronizada. El demodulador 520 puede demodular la señal adquirida con sincronización. El detector 530 de modo puede adquirir un modo FFT (por ejemplo, longitud de funcionamiento de FFT 2k, 4k, 8k) de la segunda señal piloto usando la primera señal piloto de la trama de señal.
El demodulador 520 demodula la señal de recepción según el modo FFT de la segunda señal piloto. El igualador 540 realiza estimación de canal de la señal de recepción, y emite la señal resultante estimada en canal. El desintercalador 560 desintercala la señal de recepción igualada en canal. El decorrelacionador 570 decorrelaciona el símbolo intercalado usando el esquema de decorrelación de símbolos correspondiente al esquema de correlación de símbolos de señal de transmisión (por ejemplo, QAM).
El detector 550 de parámetros adquiere información de parámetro físico (por ejemplo, información de capa-1 (L1)) contenida en la segunda señal piloto a partir de la señal de salida del igualador 540, y transmite la información de parámetro físico adquirida a la unidad 500 de recepción y a la unidad 510 de sincronización. La unidad 500 de recepción puede cambiar el canal RF a otro canal usando información de red detectada por el detector 550 de parámetros.
El detector 550 de parámetros emite información asociada con el servicio, el decididor 580 de servicio decodifica datos de servicio de la señal de recepción según la información asociada con el servicio a partir del detector 550 de parámetros, y emite los datos de servicio decodificados.
El decorrelacionador 570 puede incluir los multiplexadores 2475a y 2475b y emitir el flujo de bits obtenido restableciendo el orden de los bits cuyas ubicaciones del MSB y del LSB se cambian según la tasa de código de la codificación con corrección de errores y el método de correlación de símbolos.
La figura 37 es una vista que muestra un ejemplo de un método para transmitir una señal.
El flujo de servicio se codifica con corrección de errores (S110).
Al igual que el método de codificación con corrección de errores, puede usarse un esquema de codificación con corrección de errores LDPC o puede realizarse codificación con corrección de errores a diversas tasas de código. Los bits codificados con corrección de errores según una tasa de código de error específica pueden incluirse en el bloque de codificación con corrección de errores según el modo de codificación con corrección de errores. Si el método de codificación con corrección de errores es el LDPC, pueden usarse el modo normal (64800 bits) y el modo corto (16200 bits).
Los bits codificados con corrección de errores se intercalan (S120). La intercalación puede realizarse almacenando y leyendo los bits incluidos en el bloque de codificación con corrección de errores en y a partir de la memoria en diferentes direcciones. El número de filas y el número de columnas pueden cambiarse según el modo de codificación con corrección de errores.
El flujo de bits intercalado se demultiplexa y los subflujos se emiten mediante la demultiplexación (S130). El método de demultiplexación puede cambiarse según la tasa de código de la codificación con corrección de errores y/o el método de correlación de símbolos y diversos ejemplos incluyendo la figura 17 ya se han descrito anteriormente. Los bits de entrada intercalados pueden convertirse en los subflujos mediante los métodos de demultiplexación que puede cambiarse según la tasa de código de la codificación con corrección de errores y/o el método de correlación de símbolos. La figura 18 muestra un ejemplo de emisión de los subflujos según los métodos de demultiplexación. El número de subflujos de salida puede cambiarse según los métodos de demultiplexación. Si se realiza la demultiplexación, las ubicaciones de los bits en la palabra de célula correlacionados con los símbolos en el flujo de bits intercalado se cambian y así el MSB y el LSB pueden cambiarse. Por tanto, aunque la fiabilidad del bit de una ubicación específica en el bloque de codificación con corrección de errores según el modo de codificación con corrección de errores es baja, las ubicaciones de los bits pueden cambiarse de modo que la fiabilidad del bit se mejora en la etapa de correlación de símbolos.
Los subflujos demultiplexados se seleccionan secuencialmente y los bits incluidos en los subflujos seleccionados se correlacionan con los símbolos (S140). Existen métodos para seleccionar secuencialmente la pluralidad de subflujos. La palabra de célula correlacionada por símbolos puede cambiarse según el orden de selección de los subflujos.
Puede usarse al menos un método de correlación de símbolos. Por ejemplo, pueden usarse juntos el método de correlación de símbolos de orden superior y el método de correlación de símbolos de orden inferior.
Se construye una trama de señal en la que se disponen los símbolos correlacionados en al menos una banda de frecuencia y ranuras divididas temporalmente de la al menos una banda de frecuencia (S150). Pueden insertarse un símbolo de referencia y un símbolo piloto en la trama de señal. Los símbolos de la pluralidad de flujos de servicio que se someten a las etapas S110 a S140 pueden disponerse en la trama de señal en la etapa S150. Los símbolos de la pluralidad de flujos de servicio se distribuyen en la al menos una banda de frecuencia, y los símbolos distribuidos pueden disponerse en ubicaciones que se desplazan temporalmente en la banda de frecuencia o entre las bandas de frecuencia.
La trama de señal se convierte en el dominio de tiempo según el método OFDM y el intervalo de guarda se inserta en los símbolos OFDM convertidos en el dominio de tiempo (S160). La longitud del intervalo de guarda puede cambiarse según el modo FFT usado en el método OFDM.
El preámbulo para identificar la trama de señal se inserta en la parte de inicio de la trama de señal de cada banda RF y la señal se transmite (S170). La primera señal piloto y la segunda señal piloto pueden insertarse en el preámbulo.
La figura 38 es una vista que muestra un ejemplo de un método para recibir una señal.
El método de recepción de la señal transmitida es el siguiente.
La señal se recibe desde una banda de frecuencia específica incluida en la trama de señal (S210). La trama de señal puede tener una pluralidad de bandas de frecuencia. La señal puede recibirse desde la banda de frecuencia específica.
Cuando la trama de señal se detecta a partir de la señal recibida, la señal recibida se demodula mediante el método OFDM y la trama de señal correspondiente a la banda de frecuencia se analiza sintácticamente a partir de la señal demodulada (S220). La trama de señal se analiza sintácticamente de modo que el número de bandas de frecuencia incluidas en la trama de señal y el flujo de servicio incluido en la banda de frecuencia puedan identificarse, si la trama de señal tiene varias bandas de frecuencia. Y si las bandas de frecuencia se saltan, pueden obtenerse los símbolos de un flujo de servicio deseado.
La decorrelación de símbolos correspondiente al método de correlación de símbolos se realiza con respecto al flujo de símbolos y se emiten los subflujos decorrelacionados por símbolos (S230). Puede usarse el método de decorrelación de símbolos correspondiente a al menos un método de correlación de símbolos. Por ejemplo, puede usarse el método de correlación/decorrelación híbrida de símbolos.
La pluralidad de subflujos se multiplexan según el método de correlación de símbolos y/o la tasa de código de la codificación con corrección de errores y se emite un flujo de bits (S240). La fiabilidad del bit específico del bloque codificado con corrección de errores puede ser baja según el método de correlación de símbolos y la tasa de código de la codificación con corrección de errores. Por consiguiente, los subflujos pueden multiplexarse de modo que el MSB y el LSB de la palabra de célula correlacionados con el símbolo vuelvan a disponerse. El método de multiplexación puede corresponder al método de demultiplexación de la etapa S130.
Los flujos de bits de salida se desintercalan por bits (S250). El método de desintercalación puede corresponder a la etapa S120.
Los flujos desintercalados pueden decodificarse con corrección de errores (S260).
El servicio se obtiene a partir de los flujos de servicios decodificados con corrección de errores (S270).
Según el aparato para transmitir y recibir la señal y el método para transmitir y recibir la señal de la presente invención, es posible detectar y restablecer fácilmente las señales transmitidas. Además, es posible mejorar el rendimiento de transmisión/recepción de señales del sistema de transmisión/recepción.
Será evidente para los expertos en la técnica que pueden realizarse diversas modificaciones y variaciones en la presente invención. Por tanto, se pretende que la presente invención cubra las modificaciones y variaciones de esta invención siempre que entren en el alcance de las reivindicaciones adjuntas.
En resumen, se ha presentado anteriormente un método para transmitir una señal, comprendiendo el método:
codificar con corrección de errores (S110) un flujo de servicio e intercalar (S120) flujo de bits en el flujo de servicio codificado con corrección de errores;
demultiplexar (S130) el flujo de bits intercalados y los subflujos emitidos por la demultiplexación;
seleccionar (S140) los bits incluidos en los subflujos demultiplexados y correlacionar los bits seleccionados con símbolos;
construir (S150) una trama de señal en la que los símbolos correlacionados se dividen y se disponen en al menos una banda de frecuencia y ranuras divididas temporalmente de al menos una banda de frecuencia; y
modular (S160) la trama de señal mediante un método de multiplexación por división de frecuencia ortogonal (OFDM); y transmitir la señal modulada.
En la demultiplexación del flujo de bits intercalados, la demultiplexación puede cambiar el orden de los bits seleccionados.
El orden de los bits correlacionados con los símbolos puede cambiarse según una tasa de código de la codificación con corrección de errores y/o un método de correlación de símbolos.
También se ha presentado un método para recibir una señal, comprendiendo el método:
recibir (S210) la señal de una primera banda de frecuencia en una trama de señal que incluye al menos una banda de frecuencia; demodular (S220) la señal recibida mediante un método de multiplexación por división de frecuencia ortogonal (OFDM)
y analizar sintácticamente la trama de señal;
adquirir un flujo de símbolos de un flujo de servicio a partir de la al menos una banda de frecuencia incluida en la trama de señal analizada sintácticamente; decorrelacionar (S230) símbolos incluidos en el flujo de símbolos y emitir los símbolos decorrelacionados a subflujos multiplexar (S240) los subflujos emitidos y emitir un flujo de bits usando los subflujos multiplexados; y desintercalar y decodificar con corrección de errores el flujo de bits emitido. La emisión del flujo de bits puede incluir seleccionar bits incluidos en los subflujos y emitir un flujo de bits. El orden para seleccionar los bits puede cambiarse según una tasa de código de codificación con corrección de errores
correspondiente a la decodificación con corrección de errores y/o un método de decorrelación de símbolos. Adicionalmente se ha presentado un aparato para transmitir una señal, comprendiendo el aparato: un codificador (121; 125) con corrección de errores para codificar con corrección de errores un flujo de servicio; un intercalador de bits(123; 127) que intercala para un flujo de bits en el flujo de servicio codificado con corrección de
errores; un correlacionador (131 a; 131 b) de símbolos para demultiplexar el flujo de bits intercalado, para emitir subflujos
mediante la demultiplexación, para seleccionar bits incluidos en los subflujos demultiplexados, y para correlacionar los bits seleccionados con símbolos; un constructor (130) de tramas de señal para construir una trama de señal en la que los símbolos correlacionados se
dividen y se disponen en al menos una banda de frecuencia y ranuras divididas temporalmente de al menos una banda
de frecuencia; un modulador (150a; 150b) para modular la trama de señal mediante un método de multiplexación por división de frecuencia ortogonal (OFDM); y
un transmisor (160a; 160b) para transmitir la señal modulada.
El intercalador de bits (123; 127) puede disponerse para intercalar el flujo de bits por almacenamiento y lectura de los bits codificados con corrección de errores en y de una memoria en diferentes direcciones. El correlacionador (131a; 131b) de símbolos puede incluir: un demultiplexor (1313a; 1313b) para demultiplexar el flujo de bits intercalado en los subflujos según una tasa de código
de la codificación con corrección de errores y/o un método de correlación de símbolos; y un correlacionador (1315a; 1315b) para correlacionar los subflujos demultiplexados con los símbolos. El demultiplexor
(1313a; 1313b) puede disponerse para recibir una señal de selección para seleccionar los bits incluidos en los subflujos y correlacionados con los símbolos, y seleccionar los bits demultiplexados según la señal de selección. Finalmente se ha presentado un aparato para recibir una señal, comprendiendo el aparato: un receptor (210a; 210b) para recibir la señal de una banda de frecuencia en una trama de señal que incluye al menos
una banda de frecuencia;
un demodulador (220a; 220b) para demodular la señal recibida mediante un método de multiplexación por división de frecuencia ortogonal (OFDM); un analizador (240) sintáctico de trama de señal para analizar sintácticamente la trama de señal a partir de la señal
demodulada y para emitir un flujo de símbolos de un flujo de servicio de la al menos una banda de frecuencia;
un decorrelacionador (247a; 247b) de símbolos para decorrelacionar símbolos incluidos en el flujo de símbolos para emitir los símbolos decorrelacionados a subflujos, para multiplexar los subflujos emitidos, y emitir un flujo de bits usando los subflujos multiplexados;
un desintercalador (2476a; 2476b) de bits para desintercalar el flujo de bits emitido; y un decodificador (253) con corrección de errores para decodificar con corrección de errores el flujo de bits desintercalado.
El desintercalador (2476a; 2476b) de bits puede disponerse para desintercalar los bits codificados con corrección de 10 errores mediante almacenamiento y lectura de los bits codificados con corrección de errores en y de una memoria en diferentes direcciones.
El decorrelacionador (247a; 247b) de símbolos puede incluir:
15 un decorrelacionador (2474a; 2474b) de símbolos para decorrelacionar los símbolos de los subflujos; y
un multiplexador (2475a; 2475b) para multiplexar los subflujos según una tasa de código de codificación con corrección de errores correspondiente a la decodificación con corrección de errores y/o un método de decorrelación de símbolos.
20 El multiplexador (2475a; 2475b) puede disponerse para recibir una señal de selección para seleccionar los bits incluidos en los subflujos, para seleccionar los bits multiplexados según la señal de selección, y para emitir el flujo de bits.

Claims (14)

  1. REIVINDICACIONES
    1. Método para transmitir una señal caracterizado porque comprende:
    codificar (S110) datos de tubería de capa física, PLP, para transportar un flujo de servicio usando un método de corrección de error sin canal de retorno, FEC;
    intercalar en bits (S120) los bits de los datos PLP codificados; demultiplexar (S130) los bits intercalados en bits para emitir los bits demultiplexados en diferente orden del orden de los bits intercalados en bits;
    correlacionar los bits demultiplexados con símbolos de datos según un método de correlación de símbolos; construir (S150) una trama incluyendo los símbolos de datos y símbolos de señalización; modular (S160) la trama mediante un esquema de multiplexación por división de frecuencia ortogonal; y, transmitir la trama modulada y un primer piloto, P1, ubicándose el símbolo en una parte de comienzo de la
    trama modulada por medio de al menos una banda de frecuencia, en la que los símbolos de señalización incluyen información para el método FEC y el símbolo P1 incluye información para indicar un tamaño de transformada rápida de Fourier, FFT, usada para los símbolos OFDM de los símbolos de señalización.
  2. 2.
    Método para transmitir una señal según la reivindicación 1, caracterizado porque los bits demultiplexados se emiten según o bien una tasa de código del método FEC o bien el método de correlación de símbolos.
  3. 3.
    Método para transmitir una señal según la reivindicación 1 ó 2, caracterizado porque el símbolo P1 incluye información para señalizar los símbolos de señalización y los símbolos de señalización incluyen información para señalizar los símbolos de datos.
  4. 4.
    Método para transmitir una señal según una cualquiera de las reivindicaciones 1 a 3, caracterizado porque comprende además: intercalar en el tiempo los símbolos de datos correlacionados.
  5. 5.
    Método para transmitir una señal según una cualquiera de las reivindicaciones 1 a 4, caracterizado porque comprende además: células de datos de intercalado de frecuencia en la trama.
  6. 6.
    Método para transmitir según una cualquiera de las reivindicaciones 1 a 5, caracterizado porque el símbolo P1 tiene un tipo de transmisión de señal y un parámetro de transmisión de la trama modulada.
  7. 7.
    Método para transmitir una señal según una cualquiera de las reivindicaciones 1 a 6, caracterizado porque un tamaño de FFT usado para símbolos OFDM para los símbolos de señalización es igual al tamaño de FFT usado para los símbolos OFDM para símbolos de datos en la trama modulada.
  8. 8.
    Método para transmitir una señal según una cualquiera de las reivindicaciones 1 a 7, caracterizado porque los símbolos de señalización tienen información L1 de capa 1 incluyendo información de longitud de intervalo de guarda para la trama modulada, y en el que la información L1 incluye además información de modulación e información de tasa de código para un servicio.
  9. 9.
    Aparato para transmitir una señal caracterizado porque comprende:
    medios (121; 125) para codificar datos de tubería de capa física, PLP, para transportar un flujo de servicio usando un método de corrección de error sin canal de retorno FEC; medios (123; 127) para intercalar en bits los bits de los datos de PLP codificados; medios (1313a; 1313b) para demultiplexar los bits intercalados en bits para emitir los bits demulitplexados en
    diferente orden del orden de los bits intercalados en bits;
    medios (131a; 131b) para correlacionar los bits demultiplexados con símbolos de datos según un método de correlación de símbolos; medios (130) para construir una trama incluyendo los símbolos de datos y símbolos de señalización; medios (150a; 150b) para modular la trama mediante un esquema de multiplexación por división de frecuencia
    ortogonal; y medios (160a; 160b) para transmitir la trama modulada y un primer piloto, P1, ubicándose el símbolo en una parte de comienzo de la trama modulada por medio de al menos una banda de frecuencia, en la que los símbolos de señalización incluyen información para el método FEC y el símbolo P1 incluye información para indicar un tamaño de transformada rápida de Fourier, FFT, usado para los símbolos OFDM de los símbolos de señalización.
  10. 10.
    Aparato para transmitir una señal según la reivindicación 9, caracterizado porque los bits demulitplexados se emiten según o bien una tasa de código del método FEC o bien el método de correlación de símbolos.
  11. 11.
    Aparato para transmitir una señal según la reivindicación 9 ó 10, caracterizado porque el símbolo P1 incluye información para señalizar los símbolos de señalización y los símbolos de señalización incluyen información para señalizar los símbolos de datos.
  12. 12.
    Aparato para transmitir una señal según una cualquiera de las reivindicaciones 9 a 11, caracterizado porque comprende además:
    medios para intercalar en el tiempo los símbolos de datos correlacionados.
  13. 13.
    Aparato para transmitir una señal según una cualquiera de las reivindicaciones 9 a 12, caracterizado porque comprende además:
    medios para células de datos de intercalación de frecuencia en la trama.
  14. 14.
    Aparato para transmitir una señal según una cualquiera de las reivindicaciones 9 a 13, caracterizado porque el símbolo P1 tiene un tipo de transmisión de señal y un parámetro de transmisión de la trama modulada.
ES10167426T 2007-09-28 2008-09-29 Aparato y método para transmitir y recibir una señal Active ES2379625T3 (es)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US97641007P 2007-09-28 2007-09-28
US976410P 2007-09-28
US97872507P 2007-10-09 2007-10-09
US978725P 2007-10-09
US98079907P 2007-10-18 2007-10-18
US980799P 2007-10-18

Publications (1)

Publication Number Publication Date
ES2379625T3 true ES2379625T3 (es) 2012-04-30

Family

ID=40101554

Family Applications (4)

Application Number Title Priority Date Filing Date
ES10167426T Active ES2379625T3 (es) 2007-09-28 2008-09-29 Aparato y método para transmitir y recibir una señal
ES09171510T Active ES2409107T3 (es) 2007-09-28 2008-09-29 Aparato para transmitir y recibir una señal y método de transmisión y recepción de una señal.
ES10167428T Active ES2390756T3 (es) 2007-09-28 2008-09-29 Aparato y método para recibir una señal OFDM
ES08165429T Active ES2366611T3 (es) 2007-09-28 2008-09-29 Aparato y método para transmitir y recibir una señal ofdm.

Family Applications After (3)

Application Number Title Priority Date Filing Date
ES09171510T Active ES2409107T3 (es) 2007-09-28 2008-09-29 Aparato para transmitir y recibir una señal y método de transmisión y recepción de una señal.
ES10167428T Active ES2390756T3 (es) 2007-09-28 2008-09-29 Aparato y método para recibir una señal OFDM
ES08165429T Active ES2366611T3 (es) 2007-09-28 2008-09-29 Aparato y método para transmitir y recibir una señal ofdm.

Country Status (12)

Country Link
US (3) US9008234B2 (es)
EP (4) EP2242198B1 (es)
KR (1) KR101084154B1 (es)
CN (1) CN101874393B (es)
AT (2) ATE539511T1 (es)
DK (4) DK2139142T3 (es)
ES (4) ES2379625T3 (es)
HR (1) HRP20110584T1 (es)
PL (4) PL2242198T3 (es)
RU (1) RU2437237C1 (es)
SI (1) SI2043291T1 (es)
WO (1) WO2009041793A2 (es)

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101188435B (zh) * 2007-01-08 2011-03-16 中兴通讯股份有限公司 一种比特交织装置与方法
SI2043291T1 (sl) * 2007-09-28 2011-09-30 Lg Electronics Inc Aparat in postopek za oddajanje in sprejemanje ofdm signala
CN101425871B (zh) * 2007-11-02 2014-07-30 华为技术有限公司 多元纠错码发射接收装置及数据传输系统以及相关方法
US8261308B2 (en) * 2008-01-21 2012-09-04 Nokia Corporation Mapping of network information between data link and physical layer
KR20100108607A (ko) * 2008-01-29 2010-10-07 코닌클리케 필립스 일렉트로닉스 엔.브이. 패킷 재송신 및 수신 방법과 이를 이용하는 무선 디바이스
KR100937429B1 (ko) * 2008-02-04 2010-01-18 엘지전자 주식회사 신호 송수신 방법 및 신호 송수신 장치
KR101098759B1 (ko) * 2008-04-21 2011-12-26 주식회사 코아로직 통합 모드 검출 장치, 그 검출 장치의 ｆｆｔ-모드검출장치, 가드-모드 검출장치 및 메모리 공유 구조 및통합 모드 검출방법
EP2234315B1 (en) * 2009-03-27 2018-02-14 Sony Corporation Division of bit streams to produce spatial paths for multicarrier transmission
EP2424143A1 (en) * 2009-04-24 2012-02-29 Panasonic Corporation Wireless communication device and wireless communication method
US20110113301A1 (en) * 2009-11-06 2011-05-12 Limberg Allen Leroy Diversity broadcasting of gray-labeled CCC data using 8-VSB AM
US8196007B2 (en) 2009-12-07 2012-06-05 Limberg Allen Leroy Frequency-diversity 8-VSB AM broadcasting to mobile/handheld receivers
ES2607683T3 (es) * 2010-01-13 2017-04-03 Sun Patent Trust Transmisor, método de transmisión, receptor, método de recepción, programa, y circuito integrado
WO2011098427A2 (en) * 2010-02-11 2011-08-18 Sony Corporation Mapping apparatus and method for transmission of data in a multi-carrier broadcast system
EP2541906B1 (en) * 2010-02-23 2019-06-05 LG Electronics Inc. Broadcasting signal transmitter and broadcasting signal transmission method
EP2541915A4 (en) * 2010-02-23 2017-04-19 LG Electronics Inc. Broadcasting signal transmitter/receiver and broadcasting signal transmission/reception method
WO2011136574A2 (ko) * 2010-04-28 2011-11-03 엘지전자 주식회사 방송 신호 송신기, 방송 신호 수신기, 및 방송 신호 송/수신기에서 방송 신호 송수신 방법
EP2506440A1 (en) * 2011-03-30 2012-10-03 Samsung Electronics Co., Ltd. Apparatus and method for mapping and demapping signals in a communication system using a low density parity check code
JP5648852B2 (ja) * 2011-05-27 2015-01-07 ソニー株式会社 データ処理装置、及び、データ処理方法
US8942308B2 (en) * 2011-07-25 2015-01-27 Blackberry Limited Multi-level coding and iterative decoding using sparse space codes
CN102957650B (zh) * 2011-08-17 2017-07-25 国家新闻出版广电总局广播科学研究院 数字音频广播系统中业务描述信息的发送接收方法及装置
WO2013052079A1 (en) * 2011-10-07 2013-04-11 Intel Corporation Methods and arrangements for communications in low power wireless networks
GB201208389D0 (en) * 2012-05-10 2012-06-27 Samsung Electronics Co Ltd Integrated circuit, communication unit, wireless communication system and methods therefor
US9843845B2 (en) 2012-11-28 2017-12-12 Sinclair Broadcast Group, Inc. Terrestrial broadcast market exchange network platform and broadcast augmentation channels for hybrid broadcasting in the internet age
EP2997735A1 (en) * 2013-05-13 2016-03-23 Aurora Networks, Inc. Universal services multiplexer and time-based interleaving of multiple streams
GB2515801A (en) * 2013-07-04 2015-01-07 Sony Corp Transmitter and receiver and methods of transmitting and receiving
US9648361B2 (en) * 2013-08-01 2017-05-09 Lg Electronics Inc. Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
WO2015023098A1 (ko) 2013-08-12 2015-02-19 엘지전자 주식회사 방송 신호 송신 장치, 방송 신호 수신 방법, 방송 신호 송신 방법 및 방송 신호 수신 방법
KR20180005757A (ko) 2013-08-14 2018-01-16 엘지전자 주식회사 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법 및 방송 신호 수신 방법
EP3050305A4 (en) * 2013-09-25 2017-05-10 LG Electronics Inc. Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
EP3075160B1 (en) 2013-11-25 2019-06-26 LG Electronics Inc. Apparatus for transmitting and receiving broadcast signals and method therefor
CN105765982B (zh) 2013-11-25 2019-08-20 Lg电子株式会社 发送广播信号的装置及其方法
JP2016541186A (ja) 2013-11-29 2016-12-28 エルジー エレクトロニクス インコーポレイティド 放送信号送信装置、放送信号受信装置、放送信号送信方法及び放送信号受信方法
CN105794215B (zh) * 2013-12-06 2020-03-27 Lg电子株式会社 发送和接收广播信号的装置和方法
JP6553518B2 (ja) * 2013-12-27 2019-07-31 パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカＰａｎａｓｏｎｉｃ Ｉｎｔｅｌｌｅｃｔｕａｌ Ｐｒｏｐｅｒｔｙ Ｃｏｒｐｏｒａｔｉｏｎ ｏｆ Ａｍｅｒｉｃａ 送信方法、受信方法、および、送信装置、受信装置
KR101785692B1 (ko) * 2014-05-21 2017-10-16 삼성전자주식회사 송신 장치 및 그의 인터리빙 방법
US9780808B2 (en) 2014-05-21 2017-10-03 Samsung Electronics Co., Ltd. Transmitter apparatus and bit interleaving method thereof
WO2015182900A1 (ko) 2014-05-28 2015-12-03 엘지전자 주식회사 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법
EP3178187A1 (en) 2014-08-07 2017-06-14 Coherent Logix, Incorporated Multi-partition radio frames
EP3178181B1 (en) 2014-08-07 2021-06-02 One Media, LLC Dynamic configuration of a flexible orthogonal frequency division multiplexing phy transport data frame
CN106576186B (zh) 2014-08-21 2020-01-14 Lg 电子株式会社 发送广播信号的装置、接收广播信号的装置、发送广播信号的方法、及接收广播信号的方法
KR101827754B1 (ko) 2014-08-25 2018-03-22 원 미디어, 엘엘씨 유연한 직교 주파수 분할 멀티플렉싱 물리 전송 데이터 프레임 프리앰블의 동적 구성 방법
EP3190764A4 (en) 2014-09-03 2018-04-25 LG Electronics Inc. Broadcast signal transmission device, broadcast signal reception device, broadcast signal transmission method and broadcast signal reception method
KR102057866B1 (ko) 2014-10-12 2019-12-20 엘지전자 주식회사 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법
KR101760445B1 (ko) 2014-11-13 2017-07-21 소니 주식회사 수신 장치, 수신 방법, 송신 장치 및 송신 방법
KR20160102500A (ko) * 2014-12-08 2016-08-30 엘지전자 주식회사 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법
MX2017006101A (es) 2014-12-12 2017-07-27 Sony Corp Transmisor y receptor que usan agrupacion de canales.
KR102108073B1 (ko) * 2014-12-29 2020-05-08 엘지전자 주식회사 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법
KR102240728B1 (ko) * 2015-01-27 2021-04-16 한국전자통신연구원 길이가 64800이며, 부호율이 4/15인 ldpc 부호어 및 64-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법
KR102287614B1 (ko) * 2015-02-12 2021-08-10 한국전자통신연구원 길이가 64800이며, 부호율이 2/15인 ldpc 부호어 및 16-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법
KR101777215B1 (ko) 2015-02-13 2017-09-11 삼성전자주식회사 송신 장치, 수신 장치 및 그 제어 방법
KR102287630B1 (ko) * 2015-02-17 2021-08-10 한국전자통신연구원 길이가 16200이며, 부호율이 3/15인 ldpc 부호어 및 16-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법
CA3132119C (en) 2015-03-09 2023-07-25 ONE Media, LLC System discovery and signaling
EP3281414B1 (en) 2015-04-08 2021-11-03 One Media, LLC Advanced data cell resource mapping
US9748975B2 (en) * 2015-05-19 2017-08-29 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
US10114984B2 (en) * 2015-09-04 2018-10-30 Xerox Corporation Symmetric bit coding for printed memory devices
KR102157654B1 (ko) * 2015-11-01 2020-09-18 엘지전자 주식회사 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법
JP6290851B2 (ja) * 2015-12-24 2018-03-07 日本電気株式会社 信号構成装置、信号構成システム、信号構成方法、および信号構成用プログラム
EP3440787A1 (en) 2016-04-07 2019-02-13 Sinclair Broadcast Group, Inc. Next generation terrestrial broadcasting platform aligned internet and towards emerging 5g network architectures
EP3427427A4 (en) * 2016-04-12 2019-08-21 Huawei Technologies Co., Ltd. METHODS AND APPARATUS FOR SPREADING AND MULTIPLEXING SIGNALS
US10135540B2 (en) * 2016-04-13 2018-11-20 Huawei Technologies Canada Co., Ltd. System and method for Faster-than-Nyquist (FTN) transmission
US10153935B2 (en) * 2016-07-18 2018-12-11 Intel Corporation Apparatus, system and method of communicating a transmission according to a rotated 256 quadrature amplitude modulation (QAM) scheme
EP3306821B1 (en) * 2016-10-05 2022-10-26 Technische Universität München Methods of converting or reconverting a data signal and method and system for data transmission and/or data reception
JP6483877B2 (ja) * 2018-01-30 2019-03-13 日本電気株式会社 信号構成装置、信号構成システム、信号構成方法、および信号構成用プログラム
JP6606259B2 (ja) * 2018-11-30 2019-11-13 日本電気株式会社 信号構成装置、信号構成システム、信号構成方法、および信号構成用プログラム
JP6818110B2 (ja) * 2019-10-21 2021-01-20 日本電気株式会社 受信機器、受信方法、および受信プログラム
CN117539818B (zh) * 2024-01-10 2024-04-02 富瀚微电子(成都)有限公司 基于phy模型的接口、集成接口的芯片及芯片仿真系统

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5621761A (en) * 1994-12-09 1997-04-15 General Instrument Corporation Of Delaware Rotationally invariant trellis coding incorporating transparent binary convolutional codes
AU1330100A (en) 1998-10-30 2000-05-22 Broadcom Corporation Fractional-bit transmission using multiplexed constellations
EP1021019A1 (en) * 1999-01-15 2000-07-19 Sony International (Europe) GmbH Quasi-differential modulation/demodulation method for multi-amplitude digital modulated signals and OFDM system
US6977972B1 (en) * 2000-07-12 2005-12-20 Sharp Laboratories Of America, Inc. Method of hybrid soft/hard decision demodulation of signals with multilevel modulation
US6925070B2 (en) * 2000-07-31 2005-08-02 Ipr Licensing, Inc. Time-slotted data packets with a preamble
US6985434B2 (en) * 2000-09-01 2006-01-10 Nortel Networks Limited Adaptive time diversity and spatial diversity for OFDM
KR100358120B1 (ko) * 2000-10-20 2002-10-25 한국전자통신연구원 동일대역 인접채널 방식의 디지털 오디오 방송 전송 시스템
US6961388B2 (en) * 2001-02-01 2005-11-01 Qualcomm, Incorporated Coding scheme for a wireless communication system
US7421030B2 (en) * 2001-05-08 2008-09-02 Siemens Aktiengesellschaft Method and device for transferring data in a multi-carrier system having parallel concatenated encoding and modulation
KR100689551B1 (ko) * 2001-06-18 2007-03-09 삼성전자주식회사 부호분할다중접속 이동통신시스템에서 데이터 송신 및수신장치 및 방법
US7103116B2 (en) * 2001-09-24 2006-09-05 Atheros Communications, Inc. Detection of a false detection of a communication packet
US7095709B2 (en) * 2002-06-24 2006-08-22 Qualcomm, Incorporated Diversity transmission modes for MIMO OFDM communication systems
JP4009641B2 (ja) * 2002-11-20 2007-11-21 株式会社エヌ・ティ・ティ・ドコモ 通信システム、通信方法、送信装置、受信装置及び制御プログラム
DE602004002390T2 (de) * 2003-02-11 2007-09-06 Koninklijke Philips Electronics N.V. Audiocodierung
EP1646173A1 (en) * 2003-07-15 2006-04-12 Sony Corporation Radio communication system, radio communication device, radio communication method, and computer program
US7724838B2 (en) * 2003-09-25 2010-05-25 Qualcomm Incorporated Hierarchical coding with multiple antennas in a wireless communication system
KR100510549B1 (ko) * 2003-09-26 2005-08-26 삼성전자주식회사 코채널 간섭을 검출하고 경감시키는 디지털 비디오 방송수신기의 채널 상태 평가 장치 및 그 방법
US7324605B2 (en) * 2004-01-12 2008-01-29 Intel Corporation High-throughput multicarrier communication systems and methods for exchanging channel state information
US20050204258A1 (en) * 2004-02-13 2005-09-15 Broadcom Corporation Encoding system and method for a transmitter in wireless communications
US7746886B2 (en) * 2004-02-19 2010-06-29 Broadcom Corporation Asymmetrical MIMO wireless communications
US8452316B2 (en) * 2004-06-18 2013-05-28 Qualcomm Incorporated Power control for a wireless communication system utilizing orthogonal multiplexing
KR100742127B1 (ko) * 2004-06-25 2007-07-24 삼성전자주식회사 직교 주파수 분할 다중 접속 이동통신시스템에서 상향링크 랜덤 접속 채널을 송수신하기 위한 장치 및 방법
US7852746B2 (en) * 2004-08-25 2010-12-14 Qualcomm Incorporated Transmission of signaling in an OFDM-based system
US7768988B2 (en) * 2005-02-22 2010-08-03 Intel Corporation Method and apparatus to perform network medium reservation in a wireless network
RU2294601C1 (ru) 2005-06-21 2007-02-27 Владимир Христианович Харитонов Способ статистического мультиплексирования при передаче информации
KR100929068B1 (ko) * 2005-09-28 2009-11-30 삼성전자주식회사 비트 인터리빙, 심볼 인터리빙, 심볼 매핑을 이용하는무선통신 시스템을 위한 수신 장치 및 방법
US20070070934A1 (en) * 2005-09-28 2007-03-29 Pieter Van Rooyen Method and system for a reconfigurable OFDM radio supporting diversity
US8793560B2 (en) * 2006-03-14 2014-07-29 Qualcomm Incorporated Log-likelihood ratio (LLR) computation using piecewise linear approximation of LLR functions
FR2905209B1 (fr) * 2006-08-24 2008-10-31 St Microelectronics Sa Procede et dispositif de decodage de blocs encodes avec un code ldpc
SI2043291T1 (sl) * 2007-09-28 2011-09-30 Lg Electronics Inc Aparat in postopek za oddajanje in sprejemanje ofdm signala
US20090094356A1 (en) * 2007-10-09 2009-04-09 Nokia Corporation Associating Physical Layer Pipes and Services Through a Program Map Table
KR100917201B1 (ko) * 2007-12-11 2009-09-16 엘지전자 주식회사 신호 송수신 방법 및 신호 송수신 장치

Also Published As

Publication number Publication date
EP2043291A2 (en) 2009-04-01
RU2437237C1 (ru) 2011-12-20
WO2009041793A3 (en) 2009-05-14
EP2242199B1 (en) 2012-07-11
EP2139142A2 (en) 2009-12-30
ATE510371T1 (de) 2011-06-15
EP2043291A3 (en) 2009-07-15
US9008234B2 (en) 2015-04-14
US20100290561A1 (en) 2010-11-18
ES2366611T3 (es) 2011-10-21
KR101084154B1 (ko) 2011-11-16
US20160241358A1 (en) 2016-08-18
US10250357B2 (en) 2019-04-02
WO2009041793A2 (en) 2009-04-02
ES2390756T3 (es) 2012-11-16
DK2242199T3 (da) 2012-10-01
PL2043291T3 (pl) 2011-10-31
CN101874393A (zh) 2010-10-27
ES2409107T3 (es) 2013-06-25
PL2139142T3 (pl) 2013-08-30
KR20100044279A (ko) 2010-04-29
PL2242199T3 (pl) 2012-12-31
EP2043291B1 (en) 2011-05-18
EP2242199A2 (en) 2010-10-20
DK2139142T3 (da) 2013-06-03
US20150171997A1 (en) 2015-06-18
EP2139142B1 (en) 2013-03-27
EP2242198A2 (en) 2010-10-20
EP2139142A3 (en) 2010-06-23
US9363040B2 (en) 2016-06-07
PL2242198T3 (pl) 2012-05-31
ATE539511T1 (de) 2012-01-15
EP2242199A3 (en) 2011-01-12
DK2043291T3 (da) 2011-09-12
HRP20110584T1 (hr) 2011-10-31
EP2242198A3 (en) 2011-01-19
SI2043291T1 (sl) 2011-09-30
DK2242198T3 (da) 2012-04-23
CN101874393B (zh) 2013-07-03
EP2242198B1 (en) 2011-12-28

Similar Documents

Publication Publication Date Title
ES2379625T3 (es) Aparato y método para transmitir y recibir una señal
ES2462546T3 (es) Método de corrección de errores para transmitir y recibir una señal y aparato correspondiente
ES2382887T3 (es) Aparato para transmitir y recibir una señal y método para transmitir y recibir una señal
ES2374160T3 (es) Aparato para transmitir y recibir una señal y método para transmitir y recibir una señal.
ES2388417T3 (es) Procedimiento y aparato para recibir una señal
ES2353578T3 (es) Aparato para transmitir y recibir una señal y procedimiento para transmitir y recibir una señal.
ES2375099T3 (es) Aparato y método para transmitir y recibir una señal de difusión ofdm.
ES2388382T3 (es) Aparato para transmitir y recibir una señal y un método para transmitir y recibir una señal
ES2388561T3 (es) Aparato para transmitir y recibir una señal y método para transmitir y recibir una señal
ES2342909T3 (es) Aparato para transmitir y recibir una señal y procedimiento para transmitir y recibir una señal.