ES2353578T3 - Aparato para transmitir y recibir una señal y procedimiento para transmitir y recibir una señal. - Google Patents

Aparato para transmitir y recibir una señal y procedimiento para transmitir y recibir una señal. Download PDF

Info

Publication number
ES2353578T3
ES2353578T3 ES09178373T ES09178373T ES2353578T3 ES 2353578 T3 ES2353578 T3 ES 2353578T3 ES 09178373 T ES09178373 T ES 09178373T ES 09178373 T ES09178373 T ES 09178373T ES 2353578 T3 ES2353578 T3 ES 2353578T3
Authority
ES
Spain
Prior art keywords
signal
bits
data
plp
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
ES09178373T
Other languages
English (en)
Inventor
Woo Suk Ko
Sang Chul Moon
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Electronics Inc
Original Assignee
LG Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=43596949&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=ES2353578(T3) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by LG Electronics Inc filed Critical LG Electronics Inc
Application granted granted Critical
Publication of ES2353578T3 publication Critical patent/ES2353578T3/es
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2626—Arrangements specific to the transmitter only
    • H04L27/2627—Modulators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/02—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas
    • H04B7/04—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2655—Synchronisation arrangements
    • H04L27/2668—Details of algorithms
    • H04L27/2673—Details of algorithms characterised by synchronisation parameters
    • H04L27/2675—Pilot or known symbols

Abstract

Un procedimiento de transmisión de una señal de difusión, comprendiendo el procedimiento: codificar datos de señalización de capa 1, L1, para señalizar datos de tubería de capa física, PLP; codificar los datos de PLP que suministra un servicio; construir una trama de señal que incluye un preámbulo y una carga útil, incluyendo el preámbulo los datos de señalización de L1 codificados, en el que los datos de PLP codificados están incluidos en el preámbulo y la carga útil; transmitir la señal de difusión incluyendo la trama de señal.

Description

La presente invención se refiere a un procedimiento para transmitir y recibir una señal y a un aparato para transmitir y recibir una señal, y más particularmente, a un procedimiento para transmitir y recibir una señal y a un aparato para transmitir y recibir una señal, que pueden mejorar la eficacia de transmisión de datos.
Debido al desarrollo de una tecnología de difusión digital, los usuarios han recibido una imagen en 5 movimiento de alta definición (HD). Con el desarrollo continuo de un algoritmo de compresión y un alto rendimiento de hardware, se proporcionará un mejor entorno a los usuarios en el futuro. Un sistema de televisión digital (DTV) puede recibir una señal de difusión digital y proporcionar una diversidad de servicios complementarios a los usuarios así como una señal de vídeo y una señal de audio.
Con el desarrollo de la tecnología de difusión digital, se aumenta la necesidad de un servicio tal como una 10 señal de vídeo y una señal de audio y la cantidad de datos deseada por un usuario o el número de canales de difusión se aumenta gradualmente. La norma ETSI EN 301 192 v1.4.1 (2004-11) “Digital Video Broadcasting (DVB); DVB specification for data broadcasting” se refiere a áreas de aplicación con diferentes necesidades para el transporte de datos. El perfil de especificación de la difusión de datos para tuberías de datos soporta servicios de difusión de datos que requieren un suministro de extremo a extremo, asíncrono sencillo, de datos a través de redes 15 de difusión conformes a DVB. Las tuberías de datos se usan para transmitir en flujo continuo.
Por consiguiente, la presente invención se refiere a un procedimiento para transmitir y recibir una señal y a un aparato para transmitir y recibir una señal como se cita en las reivindicaciones adjuntas 1 a 12 para obviar sustancialmente uno o más problemas debidos a las limitaciones y desventajas de la técnica relacionada.
Los dibujos adjuntos, que se incluyen para proporcionar una comprensión adicional de la invención y se 20 incorporan en y constituyen una parte de esta solicitud, ilustran una realización/realizaciones de la invención y junto con la descripción sirven para explicar el principio de la invención. En los dibujos:
la figura 1 es una vista que muestra una trama de señal para transmitir un servicio;
la figura 2 es una vista que muestra la estructura de una primera señal piloto P1 de la trama de señal;
la figura 3 es una vista que muestra una ventana de señalización; 25
la figura 4 es una vista esquemática que muestra una realización de un aparato para transmitir una señal;
la figura 5 es una vista que muestra un ejemplo de un procesador 110 de entrada;
la figura 6 es una vista que muestra un ejemplo de una unidad de codificación y modulación;
la figura 7 es una vista que muestra un ejemplo de un formador de tramas;
la figura 8 es una vista que muestra un primer ejemplo de una proporción de símbolos cuando los 30 correlacionadores 131a y 131b realizan una correlación de símbolos híbrida;
la figura 9 es una vista que muestra un segundo ejemplo de una proporción de símbolos cuando los correlacionadores 131a y 131b realizan una correlación de símbolos híbrida;
la figura 10 es una vista que muestra el número de símbolos y el número de bits por palabra de célula según un esquema de correlación de símbolos en un modo normal de LDPC; 35
la figura 11 es una vista que muestra otro ejemplo del número de símbolos según un esquema de correlación de símbolos en un modo normal de LDPC;
la figura 12 es una vista que muestra otro ejemplo del número de símbolos según un esquema de correlación de símbolos en un modo normal de LDPC;
la figura 13 es una vista que muestra el número de símbolos según un esquema de correlación de símbolos 40 en un modo corto de LDPC;
la figura 14 es una vista que muestra un ejemplo del número de símbolos según un esquema de correlación de símbolos en un modo corto de LDPC;
la figura 15 es una vista que muestra otro ejemplo del número de símbolos según un esquema de correlación de símbolos en un modo corto de LDPC; 45
la figura 16 es una vista que muestra un ejemplo de cada uno de los correlacionadores 131a y 131b de símbolos mostrados en la figura 7;
la figura 17 es una vista que muestra otro ejemplo de cada uno de los correlacionadores 131a y 131b de símbolos;
la figura 18 es una vista que muestra otro ejemplo del correlacionador de símbolos; 5
la figura 19 es una vista que muestra otro ejemplo de cada uno de los correlacionadores 131a y 131b de símbolos;
la figura 20 es una vista que muestra el concepto de entrelazar bits mediante los entrelazadores 1312a y 1312b de bits;
la figura 21 ilustra otro ejemplo de los entrelazadores de bits que realizan entrelazado; 10
la figura 22 ilustra el desfase usado en el entrelazado de bits según un procedimiento de correlación de símbolos;
la figura 23 es una vista que muestra un primer ejemplo del número de filas y columnas de memorias de los entrelazadores 1312a y 1312b de bits según los tipos de correlacionadores 1315a y 1315b de símbolos;
la figura 24 es una vista que muestra un segundo ejemplo del número de filas y columnas de las memorias 15 de los entrelazadores 1312a y 1312b de bits según los tipos de correlacionadores 1315a y 1315b de símbolos;
la figura 25 es un diagrama que muestra el concepto de otro ejemplo de entrelazado de un entrelazador de bits;
la figura 26 es una vista que muestra otro ejemplo de entrelazado de bits;
la figura 27 es una vista que muestra otro ejemplo de entrelazado de bits; 20
la figura 28 es una vista que muestra otro ejemplo de entrelazado de bits;
la figura 29 es una vista que muestra el concepto de demultiplexar bits de entrada de los demux 1313a y 1313b;
la figura 30 es una vista que muestra un ejemplo de demultiplexar un flujo de entrada mediante el demux;
la figura 31 es una vista que muestra un ejemplo de un tipo de demultiplexación según un procedimiento de 25 correlación de símbolos;
la figura 32 es una vista que muestra un ejemplo de demultiplexar un flujo de bits de entrada según un tipo de demultiplexación;
la figura 33 es una vista que muestra un tipo de demultiplexación que se determina según una tasa de código de una codificación de corrección de errores y un procedimiento de correlación de símbolos; 30
la figura 34 es una vista que muestra un ejemplo para expresar el procedimiento de demultiplexación mediante una ecuación;
la figura 35 es una vista que muestra un ejemplo para correlacionar un símbolo mediante un correlacionador de símbolos;
la figura 36 es una vista que muestra un ejemplo de un codificador de señal multitrayectoria; 35
la figura 37 es una vista que muestra un ejemplo de un modulador;
la figura 38 es una vista que muestra un ejemplo de un procesador 160 analógico;
la figura 39 es una vista que muestra una realización de un aparato de recepción de señales que puede recibir una trama de señal;
la figura 40 es una vista que muestra un ejemplo de un receptor de señales; 40
la figura 41 es una vista que muestra un ejemplo de un demodulador;
la figura 42 es una vista que muestra un decodificador de señal multitrayectoria;
la figura 43 es una vista que muestra un ejemplo de un analizador sintáctico de tramas;
la figura 44 es una vista que muestra un ejemplo de cada uno de los decorrelacionadores 247a y 247p de símbolos;
la figura 45 es una vista que muestra otro ejemplo de cada uno de los decorrelacionadores 247a y 247p de 5 símbolos;
la figura 46 es una vista que muestra otro ejemplo de cada uno de los decorrelacionadores 247a y 247p de símbolos;
la figura 47 es una vista que muestra otro ejemplo de cada uno de los decorrelacionadores 247a y 247p de símbolos; 10
la figura 48 es una vista que muestra un ejemplo para multiplexar un subflujo demultiplexado;
la figura 49 es una vista que muestra un ejemplo de una unidad de decodificación y demodulación;
la figura 50 es una vista que muestra un ejemplo de un procesador de salida;
la figura 51 es una vista que muestra otro ejemplo de un aparato de transmisión de señales para transmitir una trama de señal; 15
la figura 52 es una vista que muestra otro ejemplo de un aparato de recepción de señales para recibir una trama de señal;
la figura 53 es una vista que muestra un ejemplo de la estructura de una primera señal piloto;
la figura 54 es una vista que muestra un ejemplo para detectar una señal de preámbulo mostrada en la figura 53 y estimar un desfase de sincronismo y un desfase de frecuencia; 20
la figura 55 es una vista que muestra otro ejemplo de la estructura de la primera señal piloto;
la figura 56 es una vista que muestra un ejemplo para detectar la primera señal piloto mostrada en la figura 55 y medir un desfase de sincronismo y un desfase de frecuencia;
la figura 57 es una vista que muestra un ejemplo para detectar la primera señal piloto y medir un desfase de sincronismo y un desfase de frecuencia usando el resultado detectado; 25
la figura 58 es una vista que muestra un ejemplo de un procedimiento para transmitir una señal;
la figura 59 es una vista que muestra un ejemplo de un procedimiento para recibir una señal; y
la figura 60 es un diagrama de flujo que ilustra un ejemplo para identificar una primera señal piloto y estimar un desfase en un proceso de demodulación.
La figura 61 ilustra otro ejemplo de un procedimiento para transmitir y recibir señales. 30
La figura 62 es una vista que muestra una realización de un aparato para transmitir una señal;
la figura 63 es una vista que muestra un ejemplo de un codificador 1303 de información;
la figura 64 es una vista que muestra una realización de un aparato para recibir una señal;
la figura 65 es una vista que muestra un ejemplo detallado de decodificación de información de capa 1 e información de capa 2; y 35
la figura 66 es un diagrama de flujo que ilustra un procedimiento para transmitir y recibir una señal.
La figura 67 es una vista que muestra una estructura de un preámbulo de una trama de señal;
la figura 68 es una vista que muestra otra estructura de un preámbulo de una trama de señal; y
la figura 69 es un diagrama de flujo que ilustra una realización de un procedimiento para transmitir y recibir una señal. 40
A continuación se hará referencia con detalle a las realizaciones preferidas de la presente invención, ejemplos de las cuales se ilustran en los dibujos adjuntos. Siempre que sea posible, se usarán los mismos números de referencia en todos los dibujos para referirse a partes idénticas o similares.
En la siguiente descripción, el término “servicio” es indicativo o bien de contenido de difusión que puede transmitirse/recibirse por un aparato de transmisión/recepción de señales, o bien del hecho de proporcionar 5 contenido.
Antes de la descripción de un aparato para transmitir y recibir una señal según una realización de la presente invención, se describirá una trama de señal que se transmite y recibe por el aparato para transmitir y recibir la señal según la realización de la presente invención.
La figura 1 muestra una trama de señal para transmitir un servicio según una realización de la presente 10 invención.
La trama de señal mostrada en la figura 1 muestra una trama de señal ejemplar para transmitir un servicio de difusión incluyendo flujos de audio/vídeo (A/V). En este caso, un único servicio se multiplexa en canales de tiempo y frecuencia, y se transmite el servicio multiplexado. El esquema de transmisión de señales mencionado anteriormente se denomina esquema de segmentación de tiempo-frecuencia (TFS). En comparación con el caso en 15 el que se transmite un único servicio a sólo una banda de radiofrecuencia (RF), el aparato de transmisión de señales según una realización de la presente invención transmite el servicio de señal a través de al menos una banda de RF (posiblemente varias bandas de RF), de modo que puede adquirir una ganancia de multiplexación estadística que puede transmitir muchos más servicios. El aparato de transmisión/recepción de señales transmite/recibe un único servicio sobre varios canales de RF, de modo que puede adquirir una ganancia de diversidad de frecuencia. 20
Los servicios primero a tercero (servicios 1~3) se transmiten a cuatro bandas de RF (RF1~RF4). Sin embargo, este número de bandas de RF y este número de servicios se han dado a conocer sólo por motivos ilustrativos, de modo que en caso necesario también pueden usarse otros números. Dos señales de referencia (es decir, un primera señal piloto (P1) y una segunda señal piloto (P2)) están ubicadas en la parte de comienzo de la trama de señal. Por ejemplo, en el caso de la banda de RF1, la primera señal piloto (P1) y la segunda señal piloto 25 (P2) están ubicadas en la parte de comienzo de la trama de señal. La banda de RF1 incluye tres ranuras asociadas con el servicio 1, dos ranuras asociadas con el servicio 2 y una única ranura asociada con el servicio 3. Las ranuras asociadas con otros servicios también pueden estar ubicadas en otras ranuras (ranuras 4~17) ubicadas tras la única ranura asociada con el servicio 3.
La banda de RF2 incluye una primera señal piloto (P1), una segunda señal piloto (P2) y otras ranuras 13 - 30 17. Además, la banda de RF2 incluye tres ranuras asociadas con el servicio 1, dos ranuras asociadas con el servicio 2 y una única ranura asociada con el servicio 3.
Los servicios 1 - 3 se multiplexan, y a continuación se transmiten a las bandas de RF3 y RF4 según el esquema de segmentación de tiempo-frecuencia (TFS). El esquema de modulación para la transmisión de señales puede basarse en un esquema de multiplexación por división de frecuencia ortogonal (OFDM). 35
En la trama de señal, los servicios individuales se desplazan hacia las bandas de RF (en el caso de que haya una pluralidad de bandas de RF en la trama de señal) y un eje de tiempo.
Si hay tramas de señal iguales a la trama de señal anterior dispuestas sucesivamente en el tiempo, puede componerse una supertrama de varias tramas de señal. Una trama de extensión futura también puede estar ubicada entre las diversas tramas de señal. Si la trama de extensión futura está ubicada entre las diversas tramas de señal, 40 la supertrama puede terminarse en la trama de extensión futura.
La figura 2 muestra una primera señal piloto (P1) contenida en la trama de señal de la figura 1 según una realización de la presente invención.
La primera señal piloto P1 y la segunda señal piloto P2 están ubicadas en la parte de comienzo de la trama de señal. La primera señal piloto P1 se modula mediante un modo de FFT de 2K y puede transmitirse 45 simultáneamente mientras incluye un intervalo de seguridad de 1/4. En la figura 2, una banda de 7,61 MHz de la primera señal piloto P1 incluye una banda de 6,82992 MHz. La primera señal piloto usa 256 portadoras de entre 1705 portadoras activas. Se usa una única portadora activa para cada 6 portadoras como promedio. Los intervalos portadores de datos pueden disponerse de manera irregular en el orden de 3, 6 y 9. En la figura 2, una línea continua indica la ubicación de una portadora usada, una línea discontinua delgada indica la ubicación de una 50 portadora no usada y una línea encadenada indica una ubicación central de la portadora no usada. En la primera señal piloto, puede realizarse una correlación de símbolo de la portadora usada mediante una modulación por desplazamiento de fase binaria (BPSK), y puede modularse una secuencia de bits pseudoaleatoria (PRBS). El tamaño de una FFT usada para la segunda señal piloto puede indicarse mediante varias PRBS.
El aparato de recepción de señales detecta una estructura de una señal piloto, y reconoce una segmentación de tiempo-frecuencia (TFS) usando la estructura detectada. El aparato de recepción de señales adquiere el tamaño de FFT de la segunda señal piloto, compensa un desfase de frecuencia aproximado de una señal de recepción, y adquiere sincronización de tiempo. 5
En la primera señal piloto, pueden fijarse un tipo de transmisión de señal y un parámetro de transmisión.
La segunda señal piloto P2 puede transmitirse con un tamaño de FFT y un intervalo de seguridad iguales a los del símbolo de datos. En la segunda señal piloto, se usa una única portadora como portadora piloto a intervalos de tres portadoras. El aparato de recepción de señales compensa un desfase de sincronización de frecuencia fina usando la segunda señal piloto, y realiza una sincronización de tiempo fina. La segunda señal piloto transmite 10 información de una primera capa (L1) de entre capas de interconexión de sistemas abiertos (OSI). Por ejemplo, la segunda señal piloto puede incluir un parámetro físico e información de construcción de trama. La segunda señal piloto transmite un valor de parámetro mediante el que un receptor puede acceder a un flujo de servicio de tubería de capa física (PLP).
La información de L1 (capa 1) contenida en la segunda señal piloto P2 es la siguiente. 15
La Información de capa 1 (L1) incluye un indicador de longitud que indica la longitud de datos que incluyen la información de L1, de modo que puede usar fácilmente los canales de señalización de las capas 1 y 2 (L1 y L2). La información de capa 1 (L1) incluye un indicador de frecuencia, una longitud de intervalo de seguridad, un número máximo de bloques de FEC (corrección de errores en recepción) para cada trama en asociación con canales físicos individuales, y el número de bloques de FEC reales que van a contenerse en la memoria intermedia de bloques de 20 FEC asociada con una trama actual/previa en cada canal físico. En este caso, el indicador de frecuencia indica información de frecuencia que corresponde al canal de RF.
La información de capa 1 (L1) puede incluir una diversidad de información en asociación con ranuras individuales. Por ejemplo, la información de capa 1 (L1) incluye el número de tramas asociadas con un servicio, una dirección inicial de una ranura que tiene la precisión de una portadora de OFDM contenida en un símbolo de OFDM, 25 una longitud de la ranura, ranuras correspondientes a la portadora de OFDM, el número de bits rellenados en la última portadora de OFDM, información de modulación de servicio, información de tasa de modo de servicio e información de esquema de múltiples entradas múltiples salidas (MIMO).
La información de capa 1 (L1) puede incluir un ID de célula, una bandera para servicio de mensaje de notificación de tipo de servicio (por ejemplo, un mensaje de emergencia), el número de tramas actuales y el número 30 de bits adicionales para su uso futuro. En este caso, el ID de célula indica un área de difusión transmitida por un transmisor de difusión.
La segunda señal piloto P2 está adaptada para realizar una estimación de canal para decodificar un símbolo contenido en la señal P2. La segunda señal piloto P2 puede usarse como un valor inicial para la estimación de canal para el siguiente símbolo de datos. La segunda señal piloto P2 también puede transmitir información de 35 capa 2 (L2). Por ejemplo, la segunda señal piloto puede describir información asociada con el servicio de transmisión en la información de capa 2 (L2). El aparato de transmisión de señales decodifica la segunda señal piloto, de modo que puede adquirir información de servicio contenida en la trama de segmentación de tiempo-frecuencia (TFS) y puede realizar de manera eficaz la exploración de canal. Mientras tanto, esta información de capa 2 (L2) puede incluirse en una PLP específica de la trama de TFS. Según otro caso, puede incluirse información de 40 L2 en una PLP específica, y la información de descripción de servicio también puede transmitirse en la PLP específica.
Por ejemplo, la segunda señal piloto puede incluir dos símbolos de OFDM del modo de FFT de 8k. En general, la segunda señal piloto puede ser una cualquiera de un símbolo de OFDM único del modo de FFT de 32K, un símbolo de OFDM único del modo de FFT de 16k, dos símbolos de OFDM del modo de FFT de 8k, cuatro 45 símbolos de OFDM del modo de FFT de 4k y ocho símbolos de OFDM del modo de FFT de 2k.
Dicho de otro modo, un símbolo de OFDM único que tiene el tamaño de una FFT grande o varios símbolos de OFDM, cada uno de los cuales tiene el tamaño de una FFT pequeña, pueden estar contenidos en la segunda señal piloto P2, de modo que puede mantenerse la capacidad que puede transmitirse al piloto.
Si la información que va a transmitirse a la segunda señal piloto supera la capacidad del símbolo de OFDM 50 de la segunda señal piloto, pueden usarse además los símbolos de OFDM tras la segunda señal piloto. Se realiza una codificación de corrección de errores sobre la información de L1 (capa 1) y L2 (capa 2) contenida en la segunda señal piloto y a continuación se entrelaza, de modo que se lleva a cabo la recuperación de datos aunque se produzca un ruido impulsivo.
Como se describió anteriormente, también puede incluirse información de L2 en una PLP específica que transporte la información de descripción de servicio.
La figura 3 muestra una ventana de señalización según la presente invención. La trama de segmentación de tiempo-frecuencia (TFS) muestra un concepto de desfase de la información de señalización. La información de 5 capa 1 (L1) contenida en la segunda señal piloto incluye información de construcción de trama e información de capa física requerida por el aparato de recepción de señales que decodifica el símbolo de datos. Por tanto, si está contenida información de los siguientes símbolos de datos ubicados tras la segunda señal piloto, en la segunda señal piloto, y se transmite la segunda señal piloto resultante, puede ser que el aparato de recepción de señales no pueda decodificar inmediatamente los siguientes símbolos de datos anteriores debido a un tiempo de decodificación 10 de la segunda señal piloto.
Por tanto, como se muestra en la figura 3, la información de L1 contenida en la segunda señal piloto (P2) incluye información de un tamaño de trama de segmentación de tiempo-frecuencia (TFS) única, e incluye información contenida en la ventana de señalización en una ubicación separada de la segunda señal piloto el desfase de ventana de señalización. 15
Mientras tanto, para realizar una estimación de canal de un símbolo de datos que construye el servicio, el símbolo de datos puede incluir un piloto dispersado y un piloto continuo.
A continuación en el presente documento se describirá el sistema de transmisión/recepción de señales que puede transmitir/recibir las tramas de señal mostradas en las figuras 1 – 3. Pueden transmitirse y recibirse servicios individuales sobre varios canales de RF. Una trayectoria para transmitir cada uno de los servicios o un flujo 20 transmitido a través de esta trayectoria se denomina PLP. La PLP puede distribuirse entre las ranuras divididas en el tiempo en varios canales de RF o una banda de RF única. Esta trama de señal puede transportar la PLP dividida en el tiempo en al menos un canal de RF. Dicho de otro modo, una única PLP puede transferirse a través de al menos un canal de RF con regiones divididas en el tiempo. A continuación en el presente documento, se darán a conocer los sistemas de transmisión/recepción de señales que transmiten/reciben una trama única a través de al menos una 25 banda de RF.
La figura 4 es un diagrama de bloques que ilustra un aparato para transmitir una señal según una realización de la presente invención. Con referencia a la figura 4, el aparato de transmisión de señales incluye un procesador 110 de entrada, una unidad 120 de codificación y modulación, un formador 130 de tramas, un codificador 140 MIMO/MISO, una pluralidad de moduladores (150a, ..., 150r) del codificador 140 MIMO/MISO, y una pluralidad 30 de procesadores (160a,...,160r) analógicos.
El procesador 110 de entrada recibe flujos equipados con varios servicios, genera un número P de tramas de banda base (P es un número natural) que incluye información de modulación y codificación correspondiente a trayectorias de transmisión de los servicios individuales, y emite el número P de tramas de banda base.
La unidad 120 de codificación y modulación recibe tramas de banda base desde el procesador 110 de 35 entrada, realiza la codificación y el entrelazado de canal en cada una de las tramas de banda base, y emite el resultado de codificación y el entrelazado de canal.
El formador 130 de tramas forma tramas que transmiten tramas de banda base contenidas en el número P de PLP a un número R de canales de RF (donde R es un número natural), divide las tramas formadas y emite las tramas divididas a trayectorias correspondientes al número R de canales de RF. Pueden multiplexarse varios 40 servicios en un único canal de RF en el tiempo. Las tramas de señal generadas a partir del formador 140 de tramas pueden incluir una estructura de segmentación de tiempo-frecuencia (TFS) en la que se multiplexa el servicio en dominio de tiempo y frecuencia.
El codificador 140 MIMO/MISO codifica señales que van a transmitirse al número R de canales de RF, y emite las señales codificadas a trayectorias que corresponden a un número A de antenas (donde A es un número 45 natural). El codificador 140 MIMO/MISO emite la señal codificada en la que un único que va a transmitirse a un canal de RF único se codifica respecto al número A de antenas, de modo que una señal se transmite/recibe a/desde una estructura MIMO (múltiples entradas múltiples salidas) o MISO (múltiples entradas única salida).
Los moduladores (150a, ..., 150r) modulan señales de dominio de frecuencia introducidas a través de la trayectoria correspondiente a cada canal de RF para dar señales de dominio de tiempo. Los moduladores (150a, ..., 50 150r) modulan las señales de entrada según un esquema de multiplexación por división de frecuencia ortogonal (OFDM), y emiten las señales moduladas.
Los procesadores (160a, ..., 160r) analógicos convierten las señales de entrada en señales de RF, de modo que las señales de RF pueden emitirse a los canales de RF.
El aparato de transmisión de señales según esta realización puede incluir un número predeterminado de moduladores (150a,...150r) que corresponde al número de canales de RF y un número predeterminado de procesadores (160a,...,160r) analógicos que corresponde al número de canales de RF. Sin embargo, en el caso de 5 usar el esquema MIMO, el número de procesadores analógicos debe ser igual al producto de R (es decir, el número de canales de RF) y A (es decir, el número de antenas).
La figura 5 es un diagrama de bloques que ilustra un procesador 110 de entrada según un ejemplo. Con referencia a la figura 5, el procesador 110 de entrada incluye el primer multiplexor 111a de flujo, el primer divisor 113a de servicios y una pluralidad de primeros formadores (115a, ..., 115m) de tramas de banda base (BB). El 10 procesador 110 de entrada incluye un segundo multiplexor 111b de flujo, un segundo divisor 113b de servicios y una pluralidad de segundos formadores (115n, ..., 115p) de tramas de banda base (BB).
Por ejemplo, el primer multiplexor 111a de flujo recibe varios flujos de transporte (TS) de MPEG-2, multiplexa los flujos TS de MPEG-2 recibidos y emite los flujos TS de MPEG-2 multiplexados. El primer divisor 113a de servicios recibe los flujos multiplexados, divide los flujos de entrada de servicios individuales y emite los flujos 15 divididos. Como se describió anteriormente, siempre que el servicio transmitido a través de una trayectoria de canal físico se denomine PLP, el primer divisor 113a de servicios divide el servicio que va a transmitirse a cada PLP y emite el servicio dividido.
Los primeros formadores (115a, ..., 115m) de tramas de BB forman datos contenidos en un servicio que va a transmitirse a cada PLP en forma de una trama específica, y emiten los datos formateados de trama específica. 20 Los primeros formadores (115a, ..., 115m) de tramas de BB forman una trama que incluye una cabecera y carga útil equipada con datos de servicio. La cabecera de cada trama puede incluir información de modo basada en la modulación y codificación de los datos de servicio, y un valor de contador basado en una velocidad de reloj del modulador para sincronizar flujos de entrada.
El segundo multiplexor 111b de flujo recibe varios flujos, multiplexa flujos de entrada y emite los flujos 25 multiplexados. Por ejemplo, el segundo multiplexor 111b de flujo puede multiplexar flujos de protocolo de Internet (IP) en lugar de los flujos TS de MPEG-2. Estos flujos pueden encapsularse mediante un esquema de encapsulación de flujo genérico (GSE). Los flujos multiplexados por el segundo multiplexor 111b de flujo pueden ser uno cualquiera de los flujos. Por tanto, los flujos mencionados anteriormente diferentes de los flujos TS de MPEG-2 se denominan flujos genéricos (flujos GS). 30
El segundo divisor 113b de servicios recibe los flujos genéricos multiplexados, divide los flujos genéricos recibidos según servicios individuales (es decir, tipos de PLP) y emite los flujos GS divididos.
Los segundos formadores (115n, ..., 115p) de tramas de BB forman datos de servicio que van a transmitirse a PLP individuales en forma de una trama específica usada como una unidad de procesamiento de señales, y emiten los datos de servicio resultantes. El formato de trama formado por los segundos formadores (115n, ..., 115p) 35 de tramas de BB puede ser igual al de los primeros formadores (115a, ..., 115m) de tramas de BB según sea necesario. En caso necesario, también puede proponerse otra realización. En otra realización, el formato de trama formado por los segundos formadores (115n, ..., 115p) de tramas de BB puede ser diferente del de los primeros formadores (115a, ..., 115m) de tramas de BB. La cabecera de TS de MPEG-2 incluye además una palabra de sincronización de paquete que no está contenida en el flujo GS, dando como resultado la aparición de diferentes 40 cabeceras.
La figura 6 es un diagrama de bloques que ilustra una unidad de codificación y modulación según un ejemplo. La unidad de codificación y modulación incluye un primer entrelazador 123, un segundo codificador 125 y un segundo entrelazador 127.
El primer codificador 121 actúa como codificador externo de la trama de banda base de entrada y puede 45 realizar la codificación de corrección de errores. El primer codificador 121 realiza la codificación de corrección de errores de la trama de banda base de entrada usando un esquema de Bose-Chaudhuri-Hocquenghem (BCH). El primer entrelazador 123 realiza un entrelazado de los datos codificados, de modo que evita la generación de un error de ráfaga en una señal de transmisión. Puede ser que el primer entrelazador 123 no esté contenido en el ejemplo mencionado anteriormente. 50
El segundo codificador 125 actúa como codificador interno o bien de los datos de salida del primer codificador 121 o bien de los datos de salida del primer entrelazador 123, y puede realizar la codificación de corrección de errores. Puede usarse un esquema de bits de paridad de baja densidad (LDPC) como esquema de codificación de corrección de errores. El segundo entrelazador 127 mezcla los datos con codificación de corrección de errores generados a partir del segundo codificador 125 y emite los datos mezclados. El primer entrelazador 123 y el segundo entrelazador 127 pueden realizar un entrelazado de datos en unidades de un bit.
La unidad 120 de codificación y modulación se refiere un flujo de PLP única. El flujo de PLP se somete a codificación de corrección de errores y se modula mediante la unidad 120 de codificación y modulación, y a continuación se transmite al formador 130 de tramas. 5
La figura 7 es un diagrama de bloques que ilustra un formador de tramas según un ejemplo. Con referencia a la figura 7, el formador 130 de tramas recibe flujos de varias trayectorias desde la unidad 120 de codificación y modulación, y dispone los flujos recibidos en una trama de señal única. Por ejemplo, el formador de tramas puede incluir un primer correlacionador 131a y un primer entrelazador 132a en tiempo en una primera trayectoria, y puede incluir un segundo correlacionador 131b y un segundo entrelazador 132b en tiempo en una segunda trayectoria. El 10 número de trayectorias de entrada es igual al número de PLP para transmisión de servicio o el número de flujos transmitidos a través de cada PLP.
El primer correlacionador 131a realiza una correlación de datos contenidos en el flujo de entrada según el primer esquema de correlación de símbolos. Por ejemplo, el primer correlacionador 131a puede realizar una correlación de los datos de entrada usando un esquema de QAM (por ejemplo, 16 QAM, 64 QAM y 256 QAM). 15
Si el primer correlacionador 131a realiza una correlación del símbolo, los datos de entrada pueden correlacionarse con varios tipos de símbolos según varios esquemas de correlación de símbolos. Por ejemplo, el primer correlacionador 131a clasifica los datos de entrada en una unidad de trama de banda base y una subunidad de trama de banda base. Puede realizarse una correlación de símbolos híbrida de datos clasificados individuales mediante al menos dos esquemas de QAM (por ejemplo, 16 QAM y 64 QAM). Por tanto, los datos contenidos en un 20 único servicio pueden correlacionarse con símbolos basándose en diferentes esquemas de correlación de símbolos en intervalos individuales.
El primer entrelazador 132a en tiempo recibe una secuencia de símbolos correlacionada mediante el primer correlacionador 131a, y puede realizar el entrelazado en un dominio de tiempo. El primer correlacionador 131a correlaciona datos, que están contenidos en la unidad de trama con corrección de errores recibida desde la unidad 25 120 de codificación y modulación, para dar símbolos. El primer entrelazador 132a en tiempo recibe la secuencia de símbolos correlacionada mediante el primer correlacionador 131a y entrelaza la secuencia de símbolos recibida para dar unidades de la trama con corrección de errores.
De este modo, el correlacionador 131p de orden p o el entrelazador 132p en tiempo de orden p recibe datos de servicio que van a transmitirse a la PLP de orden p, correlaciona los datos de servicio para dar símbolos según el 30 esquema de correlación de símbolos de orden p. Los símbolos correlacionados pueden entrelazarse en un dominio de tiempo. Debe observarse que este esquema de correlación de símbolos y este esquema de entrelazado son iguales a los del primer entrelazador 132a en tiempo y el primer correlacionador 131a.
El esquema de correlación de símbolos del primer correlacionador 131a puede ser igual al o diferente del del correlacionador 131p de orden p. El primer correlacionador 131a y el correlacionador 131p de orden p pueden 35 correlacionar datos de entrada con símbolos individuales usando los mismos o diferentes esquemas de correlación de símbolos híbrida.
Los datos de los entrelazadores en tiempo ubicados en trayectorias individuales (es decir, los datos de servicio entrelazados por el primer entrelazador 132a en tiempo y los datos de servicio que van a transmitirse al número R de canales de RF por el entrelazador 132p en tiempo de orden p) se entrelazan, de modo que el canal 40 físico permite entrelazar los datos anteriores sobre varios canales de RF.
En asociación con flujos recibidos en tantas trayectorias como el número de PLP, el formador 133 de tramas de TFS forma la trama de señal de TFS tal como la señal de trama mencionada anteriormente, de modo que el servicio se desplaza en tiempo según los canales de RF. El formador 133 de tramas de TFS divide los datos de servicio recibidos en una cualquiera de las trayectorias y emite los datos de servicio divididos en datos del número R 45 de bandas de RF según un esquema de planificación de señal.
El formador 133 de tramas de TFS recibe la primera señal piloto y la segunda señal piloto desde la unidad 135 de información de señalización (designada por la señal Ref/PL), dispone las señales piloto primera y segunda en la trama de señal, e inserta la señal de señalización (L1 y L2) de la capa física mencionada anteriormente en la segunda señal piloto. En este caso, las señales piloto primera y segunda se usan como las señales de comienzo de 50 la trama de señal contenida en cada canal de RF de entre la trama de señal de TFS recibida desde la unidad 135 de información de señalización (señal de Ref/PL). Como se muestra en la figura 2, la primera señal piloto puede incluir un tipo de transmisión y parámetros de transmisión básicos, y la segunda señal piloto puede incluir un parámetro físico e información de construcción de trama. Además, la segunda señal piloto incluye una señal de señalización de L1 (capa 1) y una señal de señalización de L2 (capa 2).
El número R de entrelazadores (137a, ..., 137r) en frecuencia entrelazan datos de servicio, que van a transmitirse a canales de RF correspondientes de la trama de señal de TFS, en un dominio de frecuencia. Los entrelazadores (137a, ..., 137r) en frecuencia pueden entrelazar los datos de servicio a un nivel de células de datos contenidas en un símbolo de OFDM. 5
Por tanto, se realiza un procesamiento con desvanecimiento selectivo en frecuencia de los datos de servicio que van a transmitirse a cada canal de RF en la trama de señal de TFS, de modo que no se pierden en un dominio de frecuencia específico.
La figura 8 es una vista que muestra un primer ejemplo de una proporción de símbolos cuando los correlacionadores 131a y 131b realizan una correlación de símbolos híbrida. Esta figura muestra el número de bits 10 transmitidos por una subportadora (célula) si se realiza codificación de corrección de errores por la unidad de codificación y modulación en un modo normal (la longitud del código con codificación de corrección de errores es de 64800 bits) del modo de codificación de corrección de errores de LDPC.
Por ejemplo, si los correlacionadores 131a y 131b realizan una correlación de símbolos usando 256QAM, se correlacionan 64800 bits con 8100 símbolos. Si los correlacionadores 131a y 131b realizan una correlación de 15 símbolos híbrida (Hyb 128-QAM) usando 256QAM y 64QAM con una proporción de 3:2, el número de símbolos correlacionados por 256QAM es de 4860 y el número de símbolos correlacionados por 64QAM es de 4320. El número de bits transmitidos por cada subportadora (célula) es de 7,0588.
Si se usa un procedimiento de correlación de símbolos de 64QAM, los datos de entrada pueden correlacionarse con 10800 símbolos y pueden transmitirse seis bits por célula. Si los datos se correlacionan con los 20 símbolos mediante un procedimiento de correlación de símbolos híbrida de 64QAM y 16QAM (64QAM:16QAM=3:2, Hyb32-QAM), pueden transmitirse cinco bits mediante una subportadora (célula).
Si se correlacionan datos con símbolos mediante el procedimiento 16QAM, los datos se correlacionan con 16200 símbolos, cada uno de los cuales se usa para transmitir cuatro bits.
De manera similar, si se correlacionan datos con símbolos mediante un procedimiento de correlación de 25 símbolos híbrida de 16QAM y QPSK (16QAM:QPSK=2:3, Hyb8-QAM), pueden transmitirse tres bits mediante una subportadora (célula).
Si se correlacionan datos con símbolos mediante un procedimiento QPSK, los datos pueden correlacionarse con 32400 símbolos, cada uno de los cuales se usa para transmitir dos bits.
La figura 9 muestra procedimientos de correlación de símbolos de datos con corrección de errores mediante 30 un procedimiento de codificación de corrección de errores de LDPC de un modo corto (la longitud del código con codificación de corrección de errores es de 16200 bits), que son iguales a los procedimientos de correlación de símbolos de la figura 8, y los números de bits por subportadora según los procedimientos de correlación de símbolos.
Los números de bits transmitidos por la subportadora son iguales a los del modo normal (64800 bits) según 35 los procedimientos de correlación de símbolos tales como 256QAM, Hyb 128-QAM, 64-QAM, Hyb 32-QAM, 16QAM, Hyb8-QAM y QPSK, pero los números totales de símbolos transmitidos son diferentes de los del modo normal. Por ejemplo, se transmiten 16200 bits por 2025 símbolos en 256QAM, se transmiten 16200 bits por 1215 símbolos según 256QAM y 1080 símbolos según 64QAM (2295 símbolos totales) en Hyb 128-QAM.
Por consiguiente, puede ajustarse una tasa de transmisión de datos por subportadora (célula) para cada 40 PLP según un procedimiento de correlación de símbolos híbrida o un procedimiento de correlación de símbolos única.
La figura 10 es una vista que muestra el número de símbolos y el número de bits por palabra de célula según un procedimiento de correlación de símbolos en un modo normal de LDPC. Si una trama de señal de TFS incluye al menos un canal de RF, pueden asignarse de manera uniforme símbolos que configuran una PLP 45 específica a canales de RF. Las ubicaciones de los símbolos de PLP asignados a los canales de RF pueden direccionarse más eficazmente. Por consiguiente, cuando el aparato de recepción de señales selecciona los canales de RF, los bits usados para direccionar la PLP específica pueden reducirse.
En este dibujo, un procedimiento de correlación de símbolos representado por 256-QAM indica un procedimiento de correlación de bits que configuran un único bloque con codificación de corrección de errores con 50 símbolos con una proporción de 256QAM:64QAM=8:1. Según este procedimiento de correlación de símbolos, el número de bits en un único bloque con codificación de corrección de errores mediante el procedimiento 256-QAM es de 57600, el número de bits en un único bloque con codificación de corrección de errores mediante el procedimiento 256-QAM es de 1200, el número de símbolos totales en el bloque es de 8400, y el número de bits por palabra de célula es de 7,714285714.
Un procedimiento de correlación de símbolos representado por Hyb 128-QAM indica un procedimiento de 5 correlación de bits que configuran un único bloque con codificación de corrección de errores con símbolos con una proporción de 256QAM:64QAM=8:7. Según el procedimiento de correlación de símbolos Hyb 128-QAM, el número de símbolos totales en un único bloque con codificación de corrección de errores es de 9600, y el número de bits por palabra de célula es de 6,75.
Según un procedimiento de correlación de símbolos representado por 64 QAM, el número de símbolos 10 totales en un único bloque con codificación de corrección de errores es de 10800 y el número de bits por palabra de célula es de 6.
Un procedimiento de correlación de símbolos representado por Hyb 32-QAM indica un procedimiento de correlación de bits que configuran un único bloque con codificación de corrección de errores con símbolos con una proporción de 64QAM:32QAM=5:4. Según el procedimiento de correlación de símbolos Hyb 32-QAM, el número de 15 símbolos totales en el bloque con codificación de corrección de errores es de 13200, y el número de bits por palabra de célula es de 4,9090909.
Un procedimiento de correlación de símbolos representado por 16 QAM indica un procedimiento de correlación de bits que configuran un único bloque con codificación de corrección de errores con símbolos con una proporción de 16QAM:QPSK=1:8. Según el procedimiento de correlación de símbolos 16 QAM, el número de 20 símbolos totales en un bloque con codificación de corrección de errores es de 15600, y el número de bits por palabra de célula es de 4,153846154.
Un procedimiento de correlación de símbolos representado por Hyb 8-QAM indica un procedimiento de correlación de bits que configuran un único bloque con codificación de corrección de errores con símbolos con una proporción de 16QAM:QPSK=2:1. Según el procedimiento de correlación de símbolos Hyb 8-QAM, el número de 25 símbolos totales en un bloque con codificación de corrección de errores es de 21600, y el número de bits por palabra de célula es de 3.
Según un procedimiento de correlación de símbolos representado por QPSK, el número de símbolos totales en un bloque con codificación de corrección de errores es de 32400 y el número de bits por palabra de célula es de 2. 30
Cuando los símbolos que configuran la PLP se asignan a los canales de RF, la ganancia de diversidad del dominio de frecuencia puede maximizarse cuando los números de los símbolos asignados a los respectivos canales de RF son iguales. Si se considera un máximo de seis canales de RF, el mínimo común múltiplo de 1 a 6 es 60 y el máximo común divisor de los números de símbolos correlacionados con un bloque con codificación de corrección de errores es de 1200. Por consiguiente, si se asigna el múltiplo integral de 1200/60=20 símbolos a cada uno de los 35 canales de RF, los símbolos pueden asignarse de manera uniforme a todos los canales de RF. En este momento, si se consideran 20 símbolos como un grupo y se direcciona el grupo, puede reducirse la sobrecarga de direccionamiento de log2 (20)=4,32 bits en comparación con el caso en el que se direccionan los símbolos uno a uno.
La figura 11 es una vista que muestra otro ejemplo del número de símbolos según un procedimiento de 40 correlación de símbolos en un modo normal de LDPC. En el ejemplo de este dibujo, se usaron como procedimiento de correlación de símbolos un procedimiento 256-QAM que usa símbolos 256QAM y 64QAM (256QAM:64QAM=4:1), un procedimiento Hyb 128-QAM que usa símbolos 256QAM y 64QAM (256QAM:64QAM=8:7), un procedimiento 64QAM, un procedimiento Hyb 32-QAM que usa símbolos 64QAM y 8QAM (64QAM:8QAM=3:2), un procedimiento 16 QAM que usa símbolos 16QAM y QPSK (16QAM:QPSK=1:14), un 45 procedimiento Hyb 8-QAM que usa 16QAM:QPSK=2:1 y un procedimiento QPSK. El máximo común divisor (MCD) de los números de símbolos totales de un bloque con codificación de corrección de errores (modo normal) según los procedimientos de correlación de símbolos es 720. Por consiguiente, si se asigna el múltiplo integral de 12(=720/60) símbolos a cada uno de los canales de RF, los símbolos pueden asignarse de manera uniforme a todos los canales de RF. En este momento, si se consideran 12 símbolos como un grupo y se direcciona el grupo, puede reducirse la 50 sobrecarga de direccionamiento de log2(12)3,58 bits en comparación con el caso en el que se direccionan los símbolos uno a uno. El aparato de recepción de señales puede recoger los símbolos de PLP asignados mediante el esquema de direccionamiento y obtener un flujo de servicio de PLP.
La figura 12 es una vista que muestra otro ejemplo del número de símbolos según un procedimiento de correlación de símbolos en un modo normal de LDPC. En el ejemplo de este dibujo, se usaron como procedimiento de correlación de símbolos un esquema 256-QAM, un esquema Hyb 128-QAM, un esquema 64QAM, un esquema Hyb 32-QAM, un esquema 16 QAM, un esquema Hyb 8-QAM y un esquema QPSK. El procedimiento de correlación de símbolos 256QAM usa símbolos 256QAM y 64QAM (256QAM: 64QAM=44:1) y el procedimiento de correlación de símbolos Hyb 128-QAM usa símbolos 256QAM y 64QAM (256QAM: 64QAM=28:17). El procedimiento Hyb 32-5 QAM usa símbolos 64QAM y 8QAM (64QAM:8QAM=3:2), el procedimiento de correlación de símbolos 16QAM usa símbolos 16QAM y QPSK (16QAM: QPSK=1:14) y el procedimiento de correlación de símbolos Hyb 8-QAM usa símbolos 16QAM y QPSK (16QAM:QPSK=2:1). El MCD de los números de símbolos totales de un bloque con codificación de corrección de errores (modo normal) según los procedimientos de correlación de símbolos es 240. Por consiguiente, si se asigna el múltiplo integral de 240/60=4 símbolos a cada uno de los canales de RF, los 10 símbolos pueden asignarse de manera uniforme a todos los canales de RF. En este momento, si se consideran cuatro símbolos como un grupo y se direcciona el grupo, puede reducirse la sobrecarga de direccionamiento de log2 (4)2 bits en comparación con el caso en el que se direccionan los símbolos uno a uno. Por consiguiente, incluso cuando el número de canales de RF es uno cualquiera de 1 a 6 en la trama de señal, los símbolos de PLP pueden asignarse de manera uniforme a los canales de RF. 15
La figura 13 es una vista que muestra el número de símbolos según un procedimiento de correlación de símbolos en un modo corto de LDPC. Como se describió anteriormente, si se realiza una correlación de símbolos según este ejemplo, los símbolos de PLP pueden asignarse de manera uniforme a los canales de RF y puede reducirse la sobrecarga del direccionamiento de símbolos de PLP. Los procedimientos de correlación de símbolos mostrados en este dibujo son iguales a los mostrados en la figura 10. Sin embargo, dado que el número de bits del 20 modo corto de LDPC es diferente del del modo normal, el MCD de los números de símbolos totales de un bloque con codificación de corrección de errores (modo corto) según los procedimientos de correlación de símbolos es 300, al contrario que en la figura 10. Por consiguiente, si se asigna el múltiplo integral de 300/60=5 símbolos a cada uno de los canales de RF, los símbolos pueden asignarse de manera uniforme a todos los canales de RF. En este momento, si se consideran cinco símbolos como un grupo y se direcciona el grupo, puede reducirse la sobrecarga 25 de direccionamiento de log2(5) bits en comparación con el caso en el que se direccionan los símbolos uno a uno. Por consiguiente, en esta realización, quedan sin utilizar log2(5) bits de los bits de direccionamiento cuando se direccionan los símbolos de PLP divididos.
La figura 14 es una vista que muestra un ejemplo del número de símbolos según un procedimiento de correlación de símbolos en un modo corto de LDPC. Los procedimientos de correlación de símbolos de este dibujo 30 son iguales a los mostrados en la figura 11. En este ejemplo, el MCD de los números de símbolos totales de un bloque con codificación de corrección de errores (modo corto) según los procedimientos de correlación de símbolos es 180, que puede usarse para la asignación de símbolos de PLP de un canal de RF y el direccionamiento de los símbolos asignados. En este ejemplo, quedan sin utilizar log2(3) bits de los bits de direccionamiento.
La figura 15 es una vista que muestra otro ejemplo del número de símbolos según un procedimiento de 35 correlación de símbolos en un modo corto de LDPC. Los procedimientos de correlación de símbolos de este dibujo son iguales a los mostrados en la figura 12. En este ejemplo, el MCD de los números de símbolos totales de un bloque con codificación de corrección de errores (modo corto) según los procedimientos de correlación de símbolos es 60. En este ejemplo, quedan sin utilizar log2(1) bits de los bits de direccionamiento (es decir, no queda sin utilizar el bit de direccionamiento). 40
La figura 16 es una vista que muestra un ejemplo de cada uno de los correlacionadores 131a y 131b de símbolos mostrados en la figura 7. Cada uno de los correlacionadores 131a y 131b de símbolos incluye un correlacionador 1315a de primer orden, un correlacionador 131b de segundo orden, un fusionador 1317 de símbolos y un fusionador 1318 de bloque de corrección de errores.
El analizador 1311 sintáctico de flujo de bits recibe el flujo de servicio de PLP desde la unidad de 45 codificación y modulación y divide el flujo de servicio recibido.
El correlacionador 1315a de símbolos de primer orden correlaciona los bits del flujo de servicio dividido mediante un procedimiento de correlación de símbolos de orden superior con símbolos. El correlacionador 1315b de símbolos de segundo orden correlaciona los bits del flujo de servicio dividido mediante un procedimiento de correlación de símbolos de orden inferior con símbolos. Por ejemplo, en el ejemplo anterior, el correlacionador 1315a 50 de símbolos de primer orden puede correlacionar el flujo de bits con símbolos según 256QAM y el correlacionador 1315b de símbolos de segundo orden puede correlacionar el flujo de bits con símbolos según 64QAM.
El fusionador 1317 de símbolos fusiona los símbolos emitidos desde los correlacionadores 1315a y 1315b de símbolos con un flujo de símbolos y emite el flujo de símbolos. El fusionador 1317 de símbolos puede emitir el flujo de símbolos incluido en una PLP. 55
El fusionador 1318 de bloque de corrección de errores puede emitir un flujo de símbolos fusionado por el fusionador 1317 de símbolos en la unidad de bloque de código con codificación de corrección de errores. El fusionador 1318 de bloque de corrección de errores puede emitir un bloque de símbolos de modo que los bloques de código con codificación de corrección de errores se asignan de manera uniforme al menos a una banda de RF de la trama de señal de TFS. El fusionador 1318 de bloque de corrección de errores puede emitir el bloque de símbolos 5 de modo que la longitud del bloque de símbolos del bloque con codificación de corrección de errores de un modo normal es igual a la del bloque de símbolos del bloque con codificación de corrección de errores de un modo corto. Por ejemplo, pueden fusionarse cuatro bloques de símbolos del bloque con codificación de corrección de errores del modo corto con un bloque de símbolos.
El fusionador 1318 de bloque de corrección de errores puede dividir el flujo de símbolos según un múltiplo 10 común del número de bandas de RF de modo que el formador de tramas de señal dispone de manera uniforme los símbolos en las bandas de RF. Si el número máximo de bandas de RF en la trama de señal es 6, el fusionador 1318 de bloque de corrección de errores emite el bloque de símbolos de modo que el número total de símbolos puede dividirse entre 60 que es un múltiplo común de 1, 2, 3, 4, 5 y 6.
Los símbolos incluidos en el bloque de símbolos de salida pueden disponerse para asignarse de manera 15 uniforme a las seis bandas de RF. Por consiguiente, aunque se combinan un modo de corrección de errores según una tasa de código y un procedimiento de correlación de símbolos, los símbolos que configuran la PLP se asignan de manera uniforme a las bandas de RF.
La figura 17 es una vista que muestra otro ejemplo de cada uno de los correlacionadores 131a y 131b de símbolos. La realización de este dibujo es similar a la realización de la figura 16 excepto porque se incluyen además 20 una unidad 1316a de calibración de potencia de primer orden y una unidad 1316b de calibración de potencia de segundo orden.
La unidad 1316a de calibración de potencia de primer orden calibra la potencia de los símbolos correlacionados mediante el correlacionador 1315a de símbolos de primer orden según el tamaño de la constelación y emite los símbolos calibrados. La unidad 1316b de calibración de potencia de segundo orden calibra la potencia de 25 los símbolos correlacionados mediante el correlacionador 1315b de símbolos de segundo orden según el tamaño de la constelación y emite los símbolos calibrados. Por consiguiente, aunque el procedimiento de correlación de símbolos se cambia en una PLP o se cambia en una pluralidad de PLP, si la potencia del símbolo mediante el procedimiento de correlación de símbolos se ajusta según el tamaño de la constelación, puede mejorarse el rendimiento de recepción de señales de un receptor. 30
El fusionador 1317 de símbolos fusiona los símbolos calibrados por las unidades 1316a y 1316b de calibración de potencia y emite un flujo de símbolos.
La figura 18 es una vista que muestra otro ejemplo del correlacionador de símbolos. En el ejemplo de esta figura, el correlacionador de símbolos incluye el segundo codificador 125 y el segundo entrelazador 127 incluidos en la unidad de codificación y modulación. Es decir, si se usa este ejemplo, la unidad de codificación y modulación 35 puede incluir sólo el primer codificador 121, el primer entrelazador 123 y el segundo codificador 125.
El ejemplo del correlacionador de símbolos incluye un analizador 1311 sintáctico de flujo de bits, un entrelazador 1312a de bits de primer orden, un entrelazador 1312b de bits de segundo orden, un demux 1313a de primer orden, un demux 1313b de segundo orden, un correlacionador 1315a de símbolos de primer orden, un correlacionador 1315b de símbolos de segundo orden y un fusionador 1317 de símbolos. 40
Cuando el segundo codificador 125 realiza una codificación de corrección de errores de LDPC, la longitud del bloque con codificación de corrección de errores (por ejemplo, la longitud de 64800 bits y la longitud de 16200 bits) puede variar según un modo de LDPC. Si los bits incluidos en el bloque con codificación de corrección de errores se correlacionan con los símbolos, las capacidades de corrección de errores de los bits incluidos en una palabra de célula que configura el símbolo pueden variar según las ubicaciones de los bits. Por ejemplo, la palabra 45 de célula que es el símbolo puede determinarse según la tasa de código de la codificación de corrección de errores y el procedimiento de correlación de símbolos (ya sea el procedimiento de correlación de símbolos el procedimiento de correlación de símbolos de orden superior o el procedimiento de correlación de símbolos de orden inferior). Si el código de corrección de errores es el LDPC, las capacidades de corrección de errores de los bits varían según las ubicaciones de los bits en el bloque con codificación de corrección de errores. Por ejemplo, las fiabilidades de los 50 bits codificados según las características de la matriz H usada en el procedimiento de codificación de corrección de errores de LDPC irregular pueden variar según las ubicaciones de los bits. Por consiguiente, el orden de los bits que configuran la palabra de célula correlacionada con el símbolo se cambia de modo que se ajustan las capacidades de corrección de errores de los bits que son inferiores frente a la corrección de errores en el bloque con codificación de corrección de errores y puede ajustarse la robustez frente al error en el nivel de bits. 55
En primer lugar, el segundo codificador 125, por ejemplo, realiza la codificación de corrección de errores con respecto al flujo incluido en una PLP mediante el procedimiento de codificación de corrección de errores de LDPC.
El analizador 1311 sintáctico de flujo de bits recibe el flujo de servicio según la PLP y divide el flujo de servicio recibido. 5
El entrelazador 1312a de bits de primer orden entrelaza los bits incluidos en un primer flujo de bits de los flujos de servicio divididos. De manera similar, el entrelazador 1312b de bits de segundo orden entrelaza los bits incluidos en un segundo flujo de bits de los flujos de servicio divididos.
El entrelazador 1312a de bits de primer orden y el entrelazador 1312b de bits de segundo orden pueden corresponder al segundo entrelazador 127 usado como entrelazador interno. El procedimiento de entrelazado del 10 entrelazador 1312a de bits de primer orden y el entrelazador 1312b de bits de segundo orden se describirán posteriormente.
El demux 1313a de primer orden y el demux 1313b de segundo orden demultiplexan los bits de los flujos de bits entrelazados por el entrelazador 1312a de bits de primer orden y el entrelazador 1312b de bits de segundo orden. Los demux 1313a y 1313b dividen el flujo de bits de entrada en subflujos de bits que se correlacionarán con 15 un eje real y un eje imaginario de una constelación y emiten los subflujos de bits. Los correlacionadores 1315a y 1315b de símbolos correlacionan los subflujos de bits demultiplexados mediante los demux 1313a y 1313b con los símbolos correspondientes.
Los entrelazadores 1312a y 1312b de bits y los demux 1313a y 1313b pueden combinar las características de la palabra de código de LDPC y las características de la fiabilidad de constelación de la correlación de símbolos 20 según la constelación. El ejemplo detallado de los demux 1313a y 1313b de primer orden se describirá posteriormente.
El correlacionador 1315a de símbolos de primer orden realiza una correlación de símbolos de primer orden, por ejemplo, correlación de símbolos de orden superior, y el correlacionador 1315b de símbolos de segundo orden realiza una correlación de símbolos de segundo orden, por ejemplo, correlación de símbolos de orden inferior. El 25 correlacionador 1315a de símbolos de primer orden correlaciona los subflujos de bits emitidos desde el demux 1313 de primer orden con los símbolos y el correlacionador 1315b de símbolos de segundo orden correlaciona los subflujos de bits emitidos desde el demux 1313b de segundo orden con los símbolos.
El fusionador 1317 de símbolos fusiona los símbolos correlacionados por el correlacionador 1315a de símbolos de primer orden y el correlacionador 1315b de símbolos de segundo orden con el flujo de símbolos y emite 30 el flujo de símbolos.
Como se describió anteriormente, en el LDPC, las capacidades de corrección de errores de los bits pueden cambiarse según las ubicaciones de los bits en el bloque con codificación de corrección de errores. Por consiguiente, si el entrelazador de bits y el demux se controlan según las características del codificador 125 de LDPC de modo que se cambia el orden de los bits que configuran la palabra de célula, la capacidad de corrección 35 de errores en el nivel de bits puede maximizarse.
La figura 19 es una vista que muestra otro ejemplo de cada uno de los correlacionadores 131a y 131b de símbolos. El ejemplo de este dibujo es similar al ejemplo de la figura 18 excepto porque se incluyen además una unidad 1316a de calibración de potencia de primer orden y una unidad 1316b de calibración de potencia de segundo orden. 40
La unidad 1316a de calibración de potencia de primer orden calibra la potencia de los símbolos correlacionados por el correlacionador 1315a de símbolos de primer orden según el tamaño de la constelación y emite los símbolos calibrados. La unidad 1316b de calibración de potencia de segundo orden calibra la potencia de los símbolos correlacionados por el correlacionador 1315b de símbolos de segundo orden según el tamaño de la constelación y emite los símbolos calibrados. Por consiguiente, aunque el esquema de correlación de símbolos se 45 cambia en una PLP o se cambia en una pluralidad de PLP, si la potencia del símbolo se ajusta según el tamaño de la constelación, puede mejorarse el rendimiento de recepción de señales.
El fusionador 1317 de símbolos fusiona los símbolos calibrados por las unidades 1316a y 1316b de calibración de potencia y emite un flujo de símbolos.
La figura 20 es una vista que muestra el concepto del entrelazado de bits por los entrelazadores 1312a y 50 1312b de bits de las figuras 18 y 19.
Por ejemplo, se almacenan bits de entrada en, y se leen de, una memoria en forma de matriz que tiene un número predeterminado de filas y columnas. Cuando se almacenan los bits de entrada, en primer lugar, se almacenan los bits en una primera columna en dirección de filas, y, si se llena la primera columna, se almacenan los bits en otra columna en dirección de filas. Cuando se leen los bits almacenados, los bits se leen en dirección de columnas y, si se leen todos los bits almacenados en una primera fila, se leen los bits en otra fila en dirección de 5 columnas. En otras palabras, cuando se almacenan los bits, se almacenan los bits en filas de modo que las columnas se llenan en serie. Y cuando se leen los bits almacenados, se leen los bits almacenados en columnas desde la primera fila hasta la última fila en serie. En esta figura, MSB significa el bit más significativo y LSB significa el bit menos significativo.
Con el fin de correlacionar los bits con codificación de corrección de errores de LDPC con los símbolos en 10 la misma longitud de unidad de bloque de corrección de errores a diversas tasas de código, los entrelazadores 1312a y 1312b de bits pueden cambiar el número de filas y columnas de la memoria según los tipos de los correlacionadores 1315a y 1315b de símbolos.
La figura 21 ilustra otro ejemplo de los entrelazadores de bits que realizan entrelazado. Si los entrelazadores 1312a y 1312b de bits almacenan bits en unidades de columna, pueden almacenar los bits para 15 generar desfase de la ubicación en la que se almacenan los bits, en cada columna. Si los entrelazadores 1312a y 1312b de bits leen los bits almacenados en unidades de fila, pueden almacenar los bits hasta el desfase de la ubicación en la que se leen los bits, en cada fila.
En el ejemplo de la figura 21, los puntos gruesos representan respectivamente la ubicación del desfase. Por ejemplo, los entrelazadores de bits almacenan bits en unidades de columna. En la primera columna, los bits se 20 almacenan desde la primera fila hasta la fila de orden n (n es el número de filas de la memoria) en el orden debido. En la segunda columna, los bits se almacenan desde la fila (denominada fila de orden r1) con un punto grueso hasta la fila de orden n, y entonces los bits se almacenan desde la primera fila hasta la de orden r1-1. En la tercera columna, los bits se almacenan desde la fila de orden r2 con un punto grueso hasta la fila de orden n, y entonces los bits se almacenan desde la primera fila hasta la de orden r2-1. De este modo, los bits se almacenan en cada 25 columna según un direccionamiento circular de las filas desde la fila alejada hasta el desfase de la ubicación almacenada.
Si los entrelazadores 1312a y 1312b de bits leen los bits almacenados en ellos, leen los bits de cada fila según un direccionamiento circular de las columnas desde la ubicación alejada hasta el desfase. Por ejemplo, en la primera fila, los entrelazadores de bits leen los bits almacenados desde la primera columna hasta la columna de 30 orden m (m es el número de columnas de la memoria) en el orden debido. En la segunda fila, los entrelazadores de bits leen los bits almacenados desde la columna (denominada columna de orden C1) con un punto grueso para la columna de orden m y entonces desde la primera columna hasta la columna de orden C1-1. En la tercera fila, los entrelazadores de bits leen los bits almacenados desde la columna (denominada columna de orden C2) con un punto grueso hasta la columna de orden m, y leen los bits desde la primera columna hasta la columna de orden C2-1 35 según un direccionamiento circular de las columnas.
La figura 22 ilustra el desfase usado en el entrelazado de bits según un procedimiento de correlación de símbolos. nCo1 representa el número de columnas de la memoria del entrelazador de bits. Si el procedimiento de correlación de símbolos es QPSK, el número de columnas de la memoria podría ser dos (2). El entrelazador de bits puede almacenar y leer los bits usando desfase correspondiente a la segunda fila en la segunda columna Col2. 40
Si el procedimiento de correlación de símbolos es 16QAM, el número de columnas de la memoria podría ser cuatro (4). El entrelazador de bits puede almacenar y leer los bits según el desfase correspondiente a la segunda fila en la segunda columna Col2, la cuarta fila en la tercera columna Col3, y la séptima fila en la cuarta columna Col4.
Si el procedimiento de correlación de símbolos es 64QAM, el número de columnas de la memoria podría 45 ser seis (6). El entrelazador de bits puede almacenar y leer los bits según el desfase correspondiente a la segunda fila en la segunda columna Col2, la quinta fila en la tercera columna Col3, la novena fila en la cuarta columna Col4, la décima fila en la quinta columna Col5 y la decimotercera fila en la sexta columna Col6.
Si el procedimiento de correlación de símbolos es 256QAM, el número de columnas de la memoria podría ser ocho (8). El entrelazador de bits puede almacenar y leer los bits según el desfase correspondiente a la segunda 50 fila en la tercera columna Col3, la cuarta fila en la cuarta columna Col4, la cuarta fila en la quinta columna Col5, la quinta fila en la sexta columna Col6, la séptima fila en la séptima columna Col7 y la séptima fila en la octava columna Col8.
Como se describió anteriormente, el número de columnas en la memoria del entrelazador de bits varía dependiendo del procedimiento de correlación de símbolos, y el entrelazador de bits puede almacenar y leer bits variando el desfase dependiendo del número de columnas. El número de bits incluido en un símbolo según el procedimiento de correlación de símbolos podría ser idéntico al número de columnas. Por consiguiente, tras leer los bits, el entrelazador de bits puede correlacionar los bits leídos con un símbolo según el procedimiento de correlación correspondiente. En este caso, los bits correlacionados con el símbolo pueden permutarse. Además, aunque se 5 disminuya la capacidad de corrección de errores de bits en una ubicación específica según un procedimiento de símbolos de corrección de errores, puesto que los bits correlacionados con el símbolo se permutan en el entrelazador de bits, puede maximizarse la capacidad de corrección de errores del procedimiento de símbolos de corrección de errores.
La figura 23 es una vista que muestra un ejemplo del número de filas y columnas de memorias de los 10 entrelazadores 1312a y 1312b de bits según los tipos de correlacionadores 1315a y 1315b de símbolos, si el modo de LDPC es el modo normal.
Por ejemplo, si el correlacionador 1315a de símbolos correlaciona los bits con símbolos 256QAM, el entrelazador 1312a de primer orden entrelaza los bits mediante una memoria que tiene 8100 filas y 8 columnas. Si los símbolos se correlacionan mediante 64QAM, el entrelazador 1312a de primer orden entrelaza los bits mediante 15 una memoria que tiene 10800 filas y 6 columnas. Si los símbolos se correlacionan mediante 16QAM, el entrelazador 1312a de primer orden entrelaza los bits mediante una memoria que tiene 16200 filas y 4 columnas.
Por ejemplo, si los correlacionadores 1315a y 1315b de símbolos correlacionan los bits con símbolos Hyb128-QAM, el entrelazador 1312a de primer orden entrelaza los bits usando una memoria que tiene 4860 filas y 8 columnas, y el entrelazador 1312b de segundo orden entrelaza los bits usando una memoria que tiene 4320 filas y 6 20 columnas.
De manera similar, si los correlacionadores 1315a y 1315b de símbolos correlacionan los símbolos mediante Hyb32-QAM, el entrelazador 1312a de primer orden entrelaza los bits usando una memoria que tiene 6480 filas y 6 columnas, y el entrelazador 1312b de segundo orden entrelaza los bits usando una memoria que tiene 6480 filas y 4 columnas. 25
La figura 24 es una vista que muestra un ejemplo del número de filas y columnas de las memorias de los entrelazadores 1312a y 1312b de bits según los tipos de los correlacionadores 1315a y 1315b de símbolos, si el modo de LDPC es el modo corto.
Por ejemplo, si el correlacionador 1315a de símbolos correlaciona los bits con símbolos 256QAM, el entrelazador 1312a de primer orden entrelaza los bits mediante una memoria que tiene 2025 filas y 8 columnas. Si 30 los correlacionadores 1315a y 1315b de símbolos correlacionan los símbolos mediante Hyb128-QAM, el entrelazador 1312a de primer orden entrelaza los bits usando una memoria que tiene 1215 filas y 8 columnas, y el entrelazador 1312b de segundo orden entrelaza los bits usando una memoria que tiene 1080 filas y 6 columnas.
Si el entrelazado de bits se realiza con respecto al bloque con codificación de corrección de errores, las ubicaciones de los bits en el bloque con codificación de corrección de errores pueden cambiarse. 35
La figura 25 es un diagrama que muestra el concepto de otro ejemplo para el entrelazado de un entrelazador de bits. En el ejemplo mostrado en este dibujo, cuando se escriben bits en una memoria, los bits se escriben en una dirección de columnas. Cuando se leen los bits escritos, los bits de las ubicaciones desplazadas de manera circular se leen en una dirección de filas. En cada fila, los bits escritos en cada fila se desplazan de manera circular. Si los bits se escriben o se leen mediante un procedimiento de desplazamiento circular con respecto a la fila 40 o la columna de la memoria, esto se denomina entrelazado de bits por desplazamiento. Este ejemplo se refiere al procedimiento de entrelazado de bits por desplazamiento usando un procedimiento de lectura de los bits tras haber desplazado los bits una columna en la dirección de filas. En vez de desplazar los bits escritos en la memoria, puede desplazarse el punto para leer bits en la memoria o el punto para escribir bits en la memoria.
En este ejemplo, N designa la longitud del bloque con codificación de corrección de errores y C designa la 45 longitud de la columna. Cuando se escriben los bits, los bits se escriben en una primera columna (representada mediante una sombra) en el orden de 1, 2, 3, 4, ..., y C y los bits se escriben en una segunda columna en el orden de C+1, C+2, C+3 , ....
Los bits escritos se desplazan en la dirección de filas columna por columna.
Si se leen los bits escritos, los bits desplazados se leen en la dirección de filas. Por ejemplo, en este 50 ejemplo, los bits se leen en una primera fila en el orden de 1, C+1, ... y los bits se leen en una segunda fila en el orden de X1, 2, C+2, ...(X1 es un bit en la primera columna de la segunda fila). Los bits se leen fila por fila y se leen los bits desplazados de manera circular. Evidentemente, en vez de desplazar los bits escritos en la memoria, el punto para leer bits escritos en la memoria puede desplazarse.
La figura 26 es una vista que muestra otro ejemplo de entrelazado de bits. En este ejemplo, N designa la longitud del bloque con codificación de corrección de errores y C designa la longitud de la columna. Cuando se escriben los bits, los bits se escriben en una primera columna en el orden de 1, 2, 3, 4, ..., C-1, y C y los bits se escriben en una segunda columna en el orden de C+1, C+2, C+3, .... 5
Los bits escritos se desplazan dos veces en la dirección de filas de dos columnas en dos columnas. Si se leen los bits escritos, los bits desplazados de manera circular dos columnas se leen en la dirección de columna en cada fila. Este procedimiento puede denominarse un procedimiento de entrelazado de bits por desplazamiento doble.
La figura 27 es una vista que muestra otro ejemplo de entrelazado de bits. En este ejemplo, N designa la 10 longitud del bloque con codificación de corrección de errores y C designa la longitud de la columna. Los bits se escriben en una primera columna en el orden de 1, 2, 3, 4, ..., C-1, y C y los bits se escriben en una segunda columna en el orden de C+1, C+2, C+3, ....
Cuando se leen los bits escritos, en una primera región de las filas, los bits pueden leerse mediante el procedimiento de entrelazado de bits por desplazamiento. 15
En una segunda región de las filas, los bits pueden leerse mediante el procedimiento de entrelazado por desplazamiento doble.
En una tercera región de las filas, los bits pueden leerse mediante el procedimiento de entrelazado de bits por desplazamiento.
Si los bits se entrelazan mediante al menos uno del procedimiento de entrelazado de bits por 20 desplazamiento y el procedimiento de entrelazado por desplazamiento doble, los bits en el bloque con codificación de corrección de errores pueden mezclarse de manera más aleatoria.
La figura 28 es una vista que muestra otro ejemplo de entrelazado de bits. Como otro ejemplo de entrelazado de bits, puede realizarse un entrelazado de bits diferente con respecto a los bits de información de codificación con corrección de errores y a los bits de paridad. 25
Por ejemplo, en un proceso de codificación de corrección de errores (por ejemplo, un proceso de codificación de corrección de errores de LDPC), a los bits de información se les aplica entrelazado de bits como se muestra en las figuras 21 y 22. Si los bits se escriben y se leen en cada columna con respecto a los bits de información, puede realizarse el entrelazado de bits según un desfase de una ubicación inicial para escribir y leer bits en cada columna. 30
En el proceso de codificación de corrección de errores, a los bits de paridad se les aplica entrelazado de bits mediante un esquema de desplazamiento según al menos uno de los esquemas mostrados en las figuras 25 a 27. Los bits de paridad se escriben en cada columna y entonces se desplazan las filas. Es decir, los bits escritos en las filas pueden desplazarse por una ubicación predeterminada. Los bits desplazados se leen a lo largo de cada fila. Los bits de paridad escritos pueden incluir al menos una de una región de fila desplazada y una región de fila 35 desplazada doble.
Si se realiza el entrelazado de bits con respecto a los bits de paridad mediante el procedimiento descrito anteriormente, puede mejorarse el rendimiento de decodificación de los bits de paridad. Por ejemplo, los bits de paridad de una matriz de comprobación de paridad usados en el proceso de codificación de corrección de errores como un LDPC estructurado puede tener una forma de matriz doble. Sin embargo, si bits de paridad con baja 40 fiabilidad son consecutivos en una matriz de comprobación de paridad, puede deteriorarse el rendimiento de decodificación de corrección de errores. Por consiguiente, si se realiza el entrelazado de bits con respecto a los bits de paridad mediante el procedimiento descrito anteriormente, puede mejorarse el rendimiento de decodificación de corrección de errores.
Ahora se describirá un ejemplo de un proceso de codificación que puede copiar con aparición de errores 45 con respecto a al menos una de información de capa 1 e información de capa 2 que se transmite/recibe.
La figura 29 es una vista que muestra el concepto de multiplexado de los bits de entrada de los demux 1313a y 1313b.
Los entrelazadores 1312a y 1312b de bits entrelazan los bits de entrada x0, x1, ..., y xn-1 y emiten los bits entrelazados. El procedimiento de entrelazado ya se describió anteriormente. 50
Los demux 1313a y 1313b demultiplexan los flujos de bits entrelazados. El procedimiento de demultiplexación puede variar según la tasa de código del procedimiento de codificación de corrección de errores y el procedimiento de correlación de símbolos del correlacionador de símbolos. Si el procedimiento de símbolos del correlacionador de símbolos es QPSK, los bits de entrada, por ejemplo, se entrelazan a dos subflujos y el correlacionador de símbolos correlaciona los dos subflujos con los símbolos para que correspondan al eje real y el 5 eje imaginario de la constelación. Por ejemplo, un primer bit y0 del primer subflujo demultiplexado corresponde al eje real y un primer bit y1 del segundo subflujo demultiplexado corresponde al eje imaginario.
Si el procedimiento de símbolos del correlacionador de símbolos es 16QAM, los bits de entrada, por ejemplo, se demultiplexan a cuatro subtramas. El correlacionador de símbolos selecciona los bits incluidos en los cuatro subflujos y correlaciona los bits seleccionados con los símbolos para que correspondan al eje real y el eje 10 imaginario de la constelación.
Por ejemplo, los bits y0 e y2 de los subflujos demultiplexados primero y tercero corresponden al eje real y los bits y1 e y3 de los subflujos demultiplexados segundo y cuarto corresponden al eje imaginario.
De manera similar, si el procedimiento de símbolos del correlacionador de símbolos es 64QAM, los bits de entrada pueden demultiplexarse a seis flujos de bits. El correlacionador de símbolos correlaciona los seis subflujos 15 con los símbolos para que correspondan al eje real y el eje imaginario de la constelación. Por ejemplo, los bits y0, y2 e y4 de los subflujos demultiplexados primero, tercero y quinto corresponden al eje real y los bits y1, y3 e y6 de los subflujos demultiplexados segundo, cuarto y sexto corresponden al eje imaginario.
De manera similar, si el procedimiento de símbolos del correlacionador de símbolos es 256QAM, los bits de entrada pueden demultiplexarse a ocho flujos de bits. El correlacionador de símbolos correlaciona los ocho subflujos 20 con los símbolos para que correspondan al eje real y el eje imaginario de la constelación. Por ejemplo, en primer lugar, los bits y0, y2, y4 e y6 de los subflujos demultiplexados primero, tercero, quinto y séptimo corresponden al eje real y los bits y1, y3, y6 e y7 de los subflujos demultiplexados segundo, cuarto, sexto y octavo corresponden al eje imaginario.
Si el correlacionador de símbolos correlaciona los símbolos, los subflujos demultiplexados mediante el 25 demux pueden correlacionarse con los flujos de bits del eje real y el eje imaginario de la constelación.
El procedimiento de entrelazado de bits descrito anteriormente, el procedimiento de demultiplexación y el procedimiento de correlación de símbolos son a modo de ejemplo y pueden usarse diversos procedimientos como el procedimiento para seleccionar los bits en los subflujos de modo que los subflujos demultiplexados mediante el demux pueden corresponder al eje real y el eje imaginario de la constelación. 30
La palabra de célula correlacionada con los símbolos puede variar según uno cualquiera de los flujos de bits con corrección de errores según la tasa de código, el procedimiento de entrelazado de flujos de bits, el procedimiento de demultiplexación y el procedimiento de correlación de símbolos. El MSB de la palabra de célula es superior al LSB de la palabra de célula en la fiabilidad de la decodificación de corrección de errores. Aunque la fiabilidad del bit de una ubicación específica del bloque con codificación de corrección de errores es baja, la 35 fiabilidad del bit puede mejorarse mediante el proceso de decorrelación de símbolos si el bit de la palabra de célula se dispone en el MSB o cerca del MSB.
Por consiguiente, aunque se cambia la fiabilidad del bit codificado según las características de la matriz H usada en el procedimiento de codificación de corrección de errores de LDPC irregular, el bit puede transmitirse/recibirse de forma robusta mediante el proceso de correlación y decorrelación de símbolos y puede 40 ajustarse el rendimiento del sistema.
La figura 30 es una vista que muestra un ejemplo para demultiplexar un flujo de entrada mediante el demux.
Si el procedimiento de correlación de símbolos es QPSK, dos bits se correlacionan con un símbolo y los dos bits de una unidad de símbolo se demultiplexan en el orden de los índices de bit (índices 0 y 1 de b).
Si el procedimiento de correlación de símbolos es 16QAM, 4 bits se correlacionan con un símbolo y los 45 cuatro bits de una unidad de símbolo se demultiplexan según el resultado de cálculo del módulo-4 de los índices de bit (índices 0, 1, 2 y 3 de b).
Si el procedimiento de correlación de símbolos es 64QAM, 6 bits se correlacionan con un símbolo y los seis bits de una unidad de símbolo se demultiplexan según el resultado de cálculo del módulo-6 de los índices de bit (índices 0, 1, 2, 3, 4 y 5 de b). 50
Si el procedimiento de correlación de símbolos es 256QAM, 8 bits se correlacionan con un símbolo y los ocho bits de una unidad de símbolo se demultiplexan según el resultado de cálculo del módulo-8 de los índices de bit (índices 0, 1, 2, 3, 4, 5, 6 y 7 de b).
El orden de demultiplexación de los subflujos es a modo de ejemplo y puede modificarse.
La figura 31 es una vista que muestra un ejemplo de un tipo de demultiplexación según un procedimiento de correlación de símbolos. El procedimiento de correlación de símbolos incluye QPSK, 16QAM, 64QAM y 256QAM, 5 y el tipo de demultiplexación incluye un primer tipo a un sexto tipo.
El primer tipo es un ejemplo en el que los bits de entrada corresponden secuencialmente a índices de número par (0, 2, 4, 8, ...) (o el eje real de la constelación) y corresponden secuencialmente a índices de número impar (1, 3, 5, 7, ...) (o el eje imaginario de la constelación). A continuación en el presente documento, la demultiplexación de bits del primer tipo puede representarse mediante un identificador 10 de demultiplexación (un 10 número binario de 1010; la ubicación de 1 es la ubicación del MSB que corresponde al eje real y el eje imaginario de la constelación).
El segundo tipo es un ejemplo en el que la demultiplexación se realiza en un orden inverso del primer tipo, es decir, los LSB de los bits de entrada corresponden secuencialmente a índices de número par (6, 4, 2, 0) (o el eje real de la constelación) e índices de número impar (1, 3, 5, 7, ...) (o el eje imaginario de la constelación). A 15 continuación en el presente documento, la demultiplexación de bits del segundo tipo puede representarse mediante un identificador 5 de demultiplexación (un número binario de 0101).
El tercer tipo es un ejemplo en el que los bits de entrada se disponen de modo que los bits de ambos extremos de la palabra de código pasan a ser los MSB. Los bits de entrada vuelven a disponerse para llenar la palabra de código desde ambos extremos de la palabra de código. A continuación en el presente documento, la 20 demultiplexación de bits del tercer tipo puede representarse mediante un identificador 9 de demultiplexación (un número binario de 1001).
El cuarto tipo es un ejemplo en el que los bits de entrada se disponen de modo que un bit central de la palabra de código pasa a ser el MSB. Un bit de los bits de entrada se llena en primer lugar en la ubicación central de la palabra de código y los bits restantes vuelven a disponerse entonces hacia ambos extremos de la palabra de 25 código en el orden de los bits de entrada. A continuación en el presente documento, la demultiplexación de bits del cuarto tipo puede representarse mediante un identificador 6 de demultiplexación (un número binario de 0110).
El quinto tipo es un ejemplo en el que los bits se demultiplexan de modo que un último bit de la palabra de código pasa a ser el MSB y un primer bit de la misma pasa a ser el LSB, y el sexto tipo es un ejemplo en el que los bits vuelven a disponerse de modo que el primer bit de la palabra de código pasa a ser el MSB y el último bit de la 30 misma pasa a ser el LSB. A continuación en el presente documento, la demultiplexación de bits del quinto tipo puede representarse mediante un identificador 3 de demultiplexación (un número binario de 0011), y la demultiplexación de bits del sexto tipo puede representarse mediante un identificador 12 de demultiplexación (un número binario de 1100).
Como se describió anteriormente, el tipo de demultiplexación puede variar según el procedimiento de 35 correlación de símbolos o la tasa de código del procedimiento de codificación de corrección de errores. Es decir, puede usarse un tipo de demultiplexación diferente si se cambia el procedimiento de correlación de símbolos o la tasa de código.
La figura 32 es una vista que muestra un ejemplo para demultiplexar un flujo de bits de entrada según un tipo de demultiplexación. Este ejemplo puede incluir los entrelazadores 1312a y 1312b de bits, los demux 1313a y 40 1313b y los correlacionadores 1315a y 1315b.
Los entrelazadores 1312a y 1312b de bits entrelazan los flujos de servicio de PLP con codificación de corrección de errores. Por ejemplo, los entrelazadores 1312a y 1312b de bits pueden realizar el entrelazado de bits en las unidades de codificación de corrección de errores según el modo de codificación de corrección de errores. El procedimiento de entrelazado de bits ya se describió anteriormente. 45
Los demux 1313a y 1313b pueden incluir unos demux 1313a1 y 1313b1 de primer tipo, ..., y unos demux 1313a2 y 1313b2 de tipo de orden n. En este caso, n es un número entero. Los procedimientos de demultiplexar los bits mediante los n tipos de demux siguen a los tipos mostrados en la figura 17. Por ejemplo, los demux de primer tipo pueden corresponder a la demultiplexación de bits de primer tipo (1100) y los demux de segundo tipo (no mostrados) pueden corresponder a la demultiplexación de bits de segundo tipo (0011). El demux 1313b de tipo de 50 orden n demultiplexa el flujo de bits de entrada según la multiplexación de bits de tipo de orden n (por ejemplo, el identificador 1100 de demultiplexación) y emite el flujo de bits demultiplexado. Los selectores 1313a3 y 1313b3 reciben una señal de selección de demux del tipo de demultiplexación adecuado para los bits de entrada y emiten el flujo de bits demultiplexado según uno cualquiera del primer tipo al tipo de orden n y la señal de selección de demux. La señal de selección de demux puede variar según la tasa de código de la codificación de corrección de errores y el procedimiento de correlación de símbolos de la constelación. Por consiguiente, el tipo de demultiplexación puede determinarse según la tasa de código del procedimiento de codificación de corrección de errores y/o el procedimiento de correlación de símbolos de la constelación. El ejemplo detallado según los símbolos 5 correlacionados con la constelación y/o la tasa de código de la codificación de corrección de errores según la señal de selección de demux se describirán posteriormente.
Los correlacionadores 1315a y 1315b pueden correlacionar los subflujos de bits demultiplexados con los símbolos según la señal de selección de demux y emitir los símbolos correlacionados.
La figura 33 es una vista que muestra un tipo de demultiplexación que se determina según una tasa de 10 código de la codificación de corrección de errores y el procedimiento de correlación de símbolos.
En el procedimiento de correlación de símbolos 4QAM, incluso cuando la tasa de código cr del procedimiento de codificación de corrección de errores de LDPC es una cualquiera de, 1/4, 1/3, 2/5, 1/2, 3/5, 2/3, 3/4, 4/5, 5/6, 8/9 y 9/10, el flujo de bits puede demultiplexarse según todos los tipos de demultiplexaciones (designado por todos). 15
En el procedimiento de correlación de símbolos 16QAM, si la tasa de código del procedimiento de codificación de corrección de errores de LDPC es 1/4, 1/3, 2/5 y 1/2, los símbolos pueden correlacionarse sin realizar el entrelazado de bits y la demultiplexación de bits (designado por No-Entrel. y No-Demux). Si la tasa de código de la codificación de corrección de errores es 3/5, el bit puede demultiplexarse según uno cualquiera de los identificadores 9, 10 y 12 de demultiplexación. Si la tasa de código de la codificación de corrección de errores es 2/3, 20 3/4, 4/5, 5/6, 8/9 y 9/10, el flujo de bits de entrada puede demultiplexarse según el identificador 6 de demultiplexación.
En el procedimiento de correlación de símbolos 64QAM, si la tasa de código de la codificación de corrección de errores de LDPC es 1/4, 1/3, 2/5 y 1/2, los símbolos pueden correlacionarse sin realizar el entrelazado de bits y la demultiplexación de bits. Si la tasa de código es 3/5, los bits pueden demultiplexarse según uno 25 cualquiera de los identificadores 9 y 10 de demultiplexación. Si la tasa de código es 2/3, 3/4, 4/5, 5/6, 8/9 y 9/10, los bits pueden demultiplexarse según el identificador 6 de demultiplexación.
En el procedimiento de correlación de símbolos 256QAM, si la tasa de código de la codificación de corrección de errores de LDPC es 1/4, 1/3, 2/5 y 1/2, los símbolos pueden correlacionarse sin realizar el entrelazado de bits y la demultiplexación de bits. Si la tasa de código es 3/5, los bits pueden demultiplexarse según el 30 identificador 9 de demultiplexación. Si la tasa de código es 2/3, 3/4, 4/5, 5/6, 8/9 y 9/10, los bits pueden demultiplexarse según el identificador 6 de demultiplexación.
Como se describió anteriormente, el tipo de demultiplexación de bits puede variar según la tasa de código usada para la codificación de corrección de errores y el procedimiento de correlación de símbolos. Por consiguiente, la capacidad de corrección de errores de un bit ubicado en una ubicación específica del bloque con codificación de 35 corrección de errores puede ajustarse correlacionando los subflujos demultiplexados con los símbolos. Por consiguiente es posible optimizar la robustez en el nivel de bit.
La figura 34 es una vista que muestra un ejemplo para expresar el procedimiento de demultiplexación mediante una ecuación. Por ejemplo, si el procedimiento de correlación de símbolos es QPSK, los bits de entrada (xi xN/2+i corresponden a los bits demultiplexados y0 e y1. Si el procedimiento de correlación de símbolos es 16QAM, los 40 bits de entrada
corresponden a los bits demultiplexados y0 , y1, y2 e y3.
Si el procedimiento de correlación de símbolos es 64QAM, los bits de entrada
45
corresponden a los bits demultiplexados y0, y1, y2, y3, y4 e y5. Si el procedimiento de correlación de símbolos es 256QAM, los bits de entrada
corresponden a los bits demultiplexados y0, y1, y2, y3, y4, y5, y6 e y7.
En este caso, N designa el número de bits correlacionados con los símbolos con respecto a la entrada del entrelazador de bits. 5
La figura 35 es una vista que muestra un ejemplo para correlacionar un símbolo mediante un correlacionador de símbolos. Por ejemplo, en el procedimiento de correlación de símbolos QPSK, los símbolos en la constelación corresponden al valor del bit y0 del primer subflujo demultiplexado y el valor del bit y1 del segundo subflujo demultiplexado.
En el 16QAM, el eje real de los símbolos en la constelación corresponde a los bits de los subflujos 10 demultiplexados primero y tercero (bits separados de la ubicación del MSB por 0 y 2) y el eje imaginario de los mismos corresponde a los bits de los subflujos demultiplexados segundo y cuarto (bits separados de la ubicación del MSB por 1 y 3).
En el 64QAM, el eje real de los símbolos en la constelación corresponde a los bits de los subflujos demultiplexados primero, tercero y quinto (bits separados de la ubicación del MSB por 0, 2 y 4) y el eje imaginario de 15 los mismos corresponde a los bits de los subflujos demultiplexados segundo, cuarto y sexto (bits separados de la ubicación del MSB por 1, 3 y 5).
Por consiguiente, los bits que configuran el símbolo pueden correlacionarse con la palabra de célula en el orden de demultiplexación. Si se demultiplexan los bits que configuran la palabra de célula, se cambian el MSB y el LSB de la palabra de célula y puede ajustarse la robustez de los bits aunque las fiabilidades de los bits con 20 codificación de corrección de errores de LDPC varíen según las ubicaciones.
La figura 36 es un diagrama de bloques que ilustra un codificador MIMO/MISO según un ejemplo. El codificador de MIMO/MISO codifica los datos de entrada usando el esquema de codificación MIMO/MISO, y emite los datos codificados a varias trayectorias. Si un extremo de recepción de señales recibe la señal transmitida a las diversas trayectorias desde una o más trayectorias, puede adquirir una ganancia (también denominada ganancia de 25 diversidad, ganancia de carga útil o ganancia de multiplexación).
El codificador 140 MIMO/MISO codifica datos de servicio de cada trayectoria generada a partir del formador 130 de tramas, y emite los datos codificados al número A de trayectorias que corresponde al número de antenas de salida.
La figura 37 es un diagrama de bloques que ilustra un modulador según un ejemplo de la presente 30 invención. El modulador incluye un primer controlador 151 de potencia (PAPR Reduce1), una unidad 153 de transformación de dominio de tiempo (IFFT), un segundo controlador 157 de potencia (PAPR Reduce2) y un insertador 159 de intervalo de seguridad.
El primer controlador 151 de potencia reduce una PAPR (proporción potencia pico a potencia promedio) de datos transmitidos al número R de trayectorias de señal en el dominio de frecuencia. 35
La unidad 153 de transformación de dominio de tiempo (IFFT) convierte las señales de dominio de frecuencia recibidas en señales de dominio de tiempo. Por ejemplo, las señales de dominio de frecuencia pueden convertirse en las señales de dominio de tiempo según el algoritmo de IFFT. Por tanto, los datos de dominio de frecuencia pueden modularse según el esquema de OFDM.
El segundo controlador 157 de potencia (PAPR Reduce2) reduce una PAPR (proporción potencia pico a 40 potencia promedio) de datos de canal transmitidos al número R de trayectorias de señal en el dominio de tiempo. En este caso, puede usarse un esquema de reserva de tono, y un esquema de extensión de constelación activa (ACE) para extender una constelación de símbolos.
El insertador 159 de intervalo de seguridad inserta el intervalo de seguridad en el símbolo de OFDM de salida, y emite el resultado insertado. Como se describió anteriormente, la realización mencionada anteriormente 45 puede llevarse a cabo en cada señal del número R de trayectorias.
La figura 38 es un diagrama de bloques que ilustra un procesador 160 analógico según un ejemplo. El procesador 160 analógico incluye un convertidor 161 digital a analógico (DAC), una unidad 163 de conversión ascendente y un filtro 165 analógico.
El DAC 161 convierte los datos de entrada en una señal analógica, y emite la señal analógica. La unidad 163 de conversión ascendente convierte un dominio de frecuencia de la señal analógica en un área de RF. El filtro 165 analógico filtra la señal de área de RF y emite la señal de RF filtrada. 5
La figura 39 es un diagrama de bloques que ilustra un aparato para recibir una señal según un ejemplo. El aparato de recepción de señales incluye un primer receptor 210a de señales, un receptor 210n de señales de orden n, un primer demodulador 220a, un demodulador 220n de orden n, un decodificador 230 MIMO/MISO, un analizador 240 sintáctico de tramas, y un demodulador 250 de decodificación, y un procesador 260 de salida.
En el caso de una señal de recepción según la estructura de trama de señal de TFS, varios servicios se 10 multiplexan a R canales, y entonces se desplazan en tiempo, de modo que se transmite el resultado desplazado en tiempo.
El receptor puede incluir al menos un receptor de señales para recibir un servicio transmitido sobre al menos un canal de RF. La trama de señal de TFS transmitida al número R (donde R es un número natural) de canales de RF puede transmitirse a una multitrayectoria a través del número A de antenas. Las A antenas se han 15 usado para los R canales de RF, de modo que un número total de antenas es R x A.
El primer receptor 210a de señales puede recibir datos de servicio transmitidos a través de al menos una trayectoria de entre datos de servicio globales transmitidos a través de varios canales de RF. Por ejemplo, el primer receptor 210a de señales puede recibir la señal de transmisión procesada mediante el esquema MIMO/MISO a través de varias trayectorias. 20
El primer receptor 210a de señales y el receptor 210n de señales de orden n pueden recibir varias unidades de datos de servicio transmitidas sobre un número n de canales de RF de entre varios canales de RF, como una única PLP. Concretamente, esta realización muestra el aparato de recepción de señales que puede recibir simultáneamente datos del número R de canales de RF. Por tanto, si esta realización recibe un único canal de RF, sólo es necesario el primer receptor 210a. 25
El primer demodulador 220a y el demodulador 220n de orden n demodulan señales recibidas en los receptores 210a y 210n de señales primero y de orden n según el esquema de OFDM, y emiten las señales demoduladas.
El decodificador 230 MIMO/MISO decodifica datos de servicio recibidos a través de varias trayectorias de transmisión según el esquema de decodificación MIMO/MISO, y emite los datos de servicio decodificados a una 30 única trayectoria de transmisión. Si se recibe el número R de servicios transmitidos a través de varias trayectorias de transmisión, el decodificador 230 MIMO/MISO puede emitir datos de servicio de una única PLP contenidos en cada uno de los R servicios que corresponden al número de R canales. Si se transmite el número P de servicios a través del número R de canales de RF, y se reciben señales de canales de RF individuales a través del número A de antenas, el receptor decodifica el número P de servicios usando un total de (R x A) antenas de recepción. 35
El analizador 240 sintáctico de tramas analiza sintácticamente la trama de señal de TFS que incluye varios servicios, y emite los datos de servicio analizados sintácticamente.
El demodulador 250 de decodificación realiza la decodificación de corrección de errores en los datos de servicio contenidos en la trama analizada sintácticamente, decorrelaciona los datos de símbolos decodificados para dar datos de bits, y emite el resultado procesado mediante decorrelación. 40
El procesador 260 de salida decodifica un flujo que incluye los datos de bits decorrelacionados, y emite el flujo decodificado.
En la descripción mencionada anteriormente, cada uno del analizador 240 sintáctico de tramas, y el demodulador 250 de decodificación, y el procesador 260 de salida recibe varias unidades de datos de servicio hasta el número de las PLP, y realiza un procesamiento de señales en los datos de servicio recibidos. 45
La figura 40 es un diagrama de bloques que ilustra un receptor de señales según un ejemplo. El receptor de señales puede incluir un sintonizador 211, un convertidor 213 descendente y un convertidor 215 analógico a digital (ADC).
El sintonizador 211 realiza saltos de algunos canales de RF que pueden transmitir servicios seleccionados por el usuario en todos los canales de RF cuando la PLP se incluye en varios canales de RF, y emite el resultado de 50 los saltos. El sintonizador 211 realiza saltos de canales de RF contenidos en la trama de señal de TFS según las frecuencias centrales de RF de entrada, y al mismo tiempo sintoniza señales de frecuencia correspondientes, de modo que emite las señales sintonizadas. Si una señal se transmite a un número A de múltiples trayectorias, el sintonizador 211 realiza la sintonización a un canal de RF correspondiente, y recibe señales de recepción a través del número A de antenas. 5
El convertidor 213 descendente realiza una conversión descendente de la frecuencia de RF de la señal sintonizada por el sintonizador 211, y emite el resultado de conversión descendente. El ADC 215 convierte una señal analógica en una señal digital.
La figura 41 es un diagrama de bloques que ilustra un demodulador. El demodulador incluye un detector 221 de tramas, una unidad 222 de sincronización de tramas, un elemento 223 de eliminación de intervalo de 10 seguridad, una unidad 224 de transformación de dominio de frecuencia (FFT), un estimador 225 de canal, un ecualizador 226 de canales y un extractor 227 de información de señalización.
Si el demodulador adquiere datos de servicio transmitidos a un único flujo de PLP, se llevará a cabo la siguiente demodulación de señal. Una descripción detallada de ello se describirá a continuación en el presente documento. 15
El detector 221 de tramas identifica un sistema de suministro de una señal de recepción. Por ejemplo, el detector 221 de tramas determina si la señal de recepción es una señal DVB-TS o no. Además, el detector 221 de tramas puede determinar también si una señal de recepción es una trama de señal de TFS o no. La unidad 222 de sincronización de tramas adquiere una sincronización de dominio de tiempo y frecuencia de la trama de señal de TFS. 20
El controlador 223 de intervalo de guía elimina un intervalo de seguridad ubicado entre símbolos de OFDM del dominio de tiempo. El convertidor 224 de dominio de frecuencia (FFT) convierte una señal de recepción en una señal de dominio de frecuencia usando el algoritmo de FFT, de modo que adquiere datos de símbolo de dominio de frecuencia.
El estimador 225 de canal realiza una estimación de canal de un canal de recepción usando un símbolo 25 piloto contenido en datos de símbolo del dominio de frecuencia. El ecualizador 226 de canales realiza una ecualización de canales de datos de recepción usando información de canal estimada por el estimador 225 de canal.
El extractor 227 de información de señalización puede extraer la información de señalización de una capa física establecida en las señales piloto primera y segunda contenidas en datos de recepción de canales ecualizados.
La figura 42 es un diagrama de bloques que ilustra un decodificador MIMO/MISO. El receptor de señales y 30 el demodulador se diseñan para procesar una señal recibida en una única trayectoria. Si el receptor de señales y el demodulador reciben datos de servicio de PLP proporcionando un único servicio a través de varias trayectorias de varias antenas, y demodulan los datos de servicio de PLP, el decodificador 230 MIMO/MIMO emite la señal recibida en varias trayectorias como datos de servicio transmitidos a una única PLP. Por tanto, el decodificador 230 MIMO/MISO puede adquirir una ganancia de diversidad y una ganancia de multiplexación a partir de datos de 35 servicio recibidos en una PLP correspondiente.
El decodificador 230 MIMO/MISO recibe una señal de transmisión multitrayectoria desde varias antenas, y puede decodificar una señal usando un esquema de MIMO que puede recuperar cada señal de recepción en forma de una única señal. De otro modo, el decodificador 230 MIMO/MISO puede recuperar una señal usando un esquema de MIMO que recibe la señal de transmisión multitrayectoria desde una única antena y recupera la señal de 40 transmisión multitrayectoria recibida.
Por tanto, si la señal se transmite a través del número R de canales de RF (donde R es un número natural), el decodificador 230 MIMO/MISO puede decodificar señales recibidas a través del número A de antenas de canales de RF individuales. Si el valor A es igual a “1”, las señales pueden decodificarse mediante el esquema de MISO. Si el valor A es superior a “1”, las señales pueden decodificarse mediante el esquema de MIMO. 45
La figura 43 es un diagrama de bloques que ilustra un analizador sintáctico de tramas según un ejemplo de la presente invención. El analizador sintáctico de tramas incluye un primer desentrelazador 241a de frecuencia, un desentrelazador 241r de frecuencia de orden r, un analizador 243 sintáctico de tramas, un primer desentrelazador 245a de tiempo, un desentrelazador 245p de tiempo de orden p, un primer decorrelacionador 247a de símbolos, y un decorrelacionador de símbolos de orden p. El valor de “r” puede decidirse por el número de canales de RF, y el valor 50 de “p” puede decidirse por el número de flujos que transmiten datos de servicio de PLP generados a partir del analizador 243 sintáctico de tramas.
Por tanto, si se transmite un número p de servicios a un número p de flujos de PLP sobre un número R de canales de RF, el analizador sintáctico de tramas incluye el número r de desentrelazadores de frecuencia, el número p de desentrelazadores de tiempo, y el número p de decorrelacionadores de símbolos.
En asociación con un primer canal de RF, el primer entrelazador 241a de frecuencia realiza un desentrelazado de datos de entrada de dominio de frecuencia, y emite el resultado de desentrelazado. 5
El analizador 243 sintáctico de tramas analiza sintácticamente la trama de señal de TFS transmitida a varios canales de RF usando información de planificación de la trama de señal de TFS, y analiza sintácticamente los datos de servicio de PLP contenidos en la ranura de un canal de RF específico que incluye un servicio deseado. El analizador 243 sintáctico de tramas analiza sintácticamente la trama de señal de TFS para recibir datos de servicio específicos distribuidos a varios canales de RF según la estructura de trama de señal de TFS, y emite datos de 10 servicio de PLP de primera trayectoria.
El primer desentrelazador 245a de tiempo realiza el desentrelazado de los datos de servicio de PLP de primera trayectoria analizados sintácticamente en el dominio de tiempo. El primer decorrelacionador 247a de símbolos determina datos de servicio correlacionados con el símbolo para que sean datos de bits, de modo que puede emitir un flujo de PLP asociado con los datos de servicio de PLP de primera trayectoria. 15
Siempre que los datos de símbolos se convierten en datos de bits, y cada dato de símbolos incluya símbolos basados en el esquema de correlación de símbolos híbrido, el número p de decorrelacionadores de símbolos, cada uno de los cuales incluye el primer decorrelacionador de símbolos, puede determinar que los datos de símbolos sean datos de bits usando diferentes esquemas de decorrelación de símbolos en intervalos individuales de los datos de símbolos de entrada. 20
La figura 44 es una vista que muestra un ejemplo de cada uno de los decorrelacionadores 247a y 247p de símbolos. Los decorrelacionadores de símbolos reciben los flujos que corresponden a las PLP desde los entrelazadores 245a y 245p de tiempo que corresponden respectivamente a los decorrelacionadores de símbolos.
Cada uno de los decorrelacionadores 247a y 247p de símbolos puede incluir un divisor 2471 de bloques de corrección de errores, un divisor 2473 de símbolos, un decorrelacionador 2475a de primer orden, un 25 decorrelacionador 2475b de segundo orden y un fusionador 2478 de flujos de bits.
El divisor 2471 de bloques de corrección de errores puede dividir el flujo de PLP recibido desde el correspondiente de los entrelazadores 245a y 245p de tiempo en las unidades de bloque de corrección de errores. El divisor 2471 de bloques de corrección de errores puede dividir el flujo de servicio en la unidad de bloque de LDPC de modo normal. En este caso, el flujo de servicio puede dividirse en un estado en el que cuatro bloques según el 30 modo corto (en el que el bloque tiene la longitud de 16200 bits) se tratan como el bloque de corrección de errores de un bloque según el modo normal (en el que el bloque tiene la longitud de 64800 bits).
El divisor 2473 de símbolos puede dividir el flujo de símbolos en el bloque de corrección de errores dividido según el procedimiento de correlación de símbolos del flujo de símbolos.
Por ejemplo, el decorrelacionador 2475a de primer orden convierte los símbolos según el procedimiento de 35 correlación de símbolos de orden superior en los bits. El decorrelacionador 2475b de segundo orden convierte los símbolos según el procedimiento de correlación de símbolos de orden inferior en los bits.
El fusionador 2478 de flujo de bits puede recibir los bits convertidos y emitir un flujo de bits.
La figura 45 es una vista que muestra otro ejemplo de cada uno de los decorrelacionadores 247a y 247p de símbolos. El ejemplo de este dibujo es similar al ejemplo de la figura 44 excepto porque se incluyen además una 40 unidad 2474a de calibración de potencia de primer orden y una unidad 2474b de calibración de potencia de segundo orden.
La unidad 2474a de calibración de potencia de primer orden recibe los símbolos divididos por el divisor 2473 de símbolos, calibra la potencia de los símbolos recibidos según los esquemas de correlación de símbolos, y emite los símbolos calibrados. La potencia de los símbolos recibidos puede tener la potencia calibrada según el 45 tamaño de la constelación basándose en los procedimientos de correlación de símbolos. La unidad 2474a de calibración de potencia de primer orden convierte la potencia calibrada según la potencia de símbolos original de la constelación. El decorrelacionador 2475a de primer orden puede decorrelacionar los símbolos, de los que se calibra la potencia por la unidad de calibración de potencia de primer orden, respecto a los bits.
De manera similar, la unidad 2474b de calibración de potencia de segundo orden recibe los símbolos 50 divididos por el divisor 2473 de símbolos, modifica la potencia calibrada de los símbolos recibidos a la potencia original según el tamaño de la constelación, y emite los símbolos modificados.
La figura 46 es una vista que muestra otro ejemplo de cada uno de los decorrelacionadores 247a y 247p de símbolos. Cada uno de los decorrelacionadores 247a y 247p de símbolos puede incluir un divisor 2473 de símbolos, un decorrelacionador 2474a de primer orden, un decorrelacionador 2474b de segundo orden, un mux 2475a de primer orden, un mux 2475b de segundo orden, un desentrelazador 2476a de bits de primer orden, un 5 desentrelazador 2476b de bits de segundo orden y un fusionador 2478 de flujo de bits. Mediante este ejemplo, el ejemplo de la unidad de decodificación y demodulación de la figura 36 incluye un primer decodificador 253, un primer desentrelazador 255 y un segundo decodificador 257.
El divisor 2473 de símbolos puede dividir el flujo de símbolos de la PLP según el procedimiento que corresponde al procedimiento de correlación de símbolos. 10
El decorrelacionador 2474a de primer orden y el decorrelacionador 2474b de segundo orden convierten los flujos de símbolos divididos en bits. Por ejemplo, el decorrelacionador 2474a de primer orden realiza la decorrelación de símbolos del QAM de orden superior y el decorrelacionador 2474b de segundo orden realiza la decorrelación de símbolos del QAM de orden inferior. Por ejemplo, el decorrelacionador 2474a de primer orden puede realizar la decorrelación de símbolos de 256QAM y el decorrelacionador 2474b de segundo orden puede realizar la 15 decorrelación de símbolos de 64QAM.
El mux 2475a de primer orden y el mux 2475b de segundo orden multiplexan los bits correlacionados con símbolos. Los procedimientos de multiplexado pueden corresponder a los procedimientos de demultiplexación descritos con referencia a las figuras 15 a 18. Por consiguiente, los subflujos demultiplexados pueden convertirse en un flujo de bits. 20
El desentrelazador 2476a de bits de primer orden desentrelaza los flujos de bits multiplexados por el mux 2475a de primer orden. El desentrelazador 2476b de bits de segundo orden desentrelaza los bits multiplexados por el mux 2475a de primer orden. El procedimiento de desentrelazado corresponde al procedimiento de entrelazado de bits. El procedimiento de entrelazado de bits se muestra en la figura 12.
El fusionador 2478 de flujo de bits puede fusionar los flujos de bits desentrelazados por los entrelazadores 25 2476a y 2476b de bits para dar un flujo de bits.
El primer decodificador 253 de la unidad de decodificación y demodulación puede realizar la decodificación de corrección de errores del flujo de bits de salida según el modo normal o el modo corto y la tasa de código según los modos.
La figura 47 es una vista que muestra otro ejemplo de cada uno de los decorrelacionadores 247a y 247p de 30 símbolos. El ejemplo de este dibujo es similar al ejemplo de la figura 46 excepto porque se incluyen además una unidad 2474a de calibración de potencia de primer orden y una unidad 2474b de calibración de potencia de segundo orden. La unidad 2474a de calibración de potencia de primer orden y la unidad 2474b de calibración de potencia de segundo orden modifican las potencias calibradas de los símbolos según los procedimientos de correlación de símbolos y emiten los símbolos modificados a los decorrelacionadores 2475a y 2475b de símbolos. 35
La figura 48 es una vista que muestra un ejemplo para multiplexar el subflujo demultiplexado. En este ejemplo, los decorrelacionadores 2474a y 2474b deciden las palabras de célula que incluyen los bits. Los mux 2475a y 2475b multiplexan las palabras de célula decididas según la señal de selección de mux. Las palabras de célula demultiplexadas se introducen en uno cualquiera de los primeros mux 2475a2 y 2475b2 a los mux 2475a3 y 2475b3 de orden n. 40
Los primeros mux 2475a2 y 2475b2 a los mux 2475a3 y 2475b3 de orden n cambian el orden de los bits en las palabras de célula introducidas según la señal de selección de mux. La señal de selección de mux puede cambiarse según la tasa de código de la codificación de corrección de errores o el procedimiento de correlación de símbolos. Con el fin de generar un flujo y los flujos de bits suministrados a los mux, el orden de seleccionar el subflujo puede cambiarse según la señal de selección de mux. 45
Los primeros demux 2475a1 y 2475b1 emiten los flujos de bits decorrelacionados con símbolos a uno cualquiera de los primeros mux 2475a2 y 2475b2 a los mux 2475a3 y 2475b3 de orden n según la señal de selección de mux. Los primeros submux 2475a1 y 2475b1 pueden recibir los subflujos multiplexados mediante los primeros mux 2475a2 y 2475b2 a los mux 2475a3 y 2475b3 de orden n y emitir un flujo, según la señal de selección de mux. 50
Las palabras de célula que incluyen los bits cambiados se introducen en los entrelazadores 2476a y 2476b de bits, y los desentrelazadores 2476a y 2476b de bits desentrelazan los bits de entrada y emiten los bits desentrelazados.
La figura 49 es un diagrama de bloques que ilustra un demodulador de decodificación según un ejemplo de la presente invención. El demodulador de decodificación puede incluir varios bloques de función que corresponden a la unidad de codificación y modulación. En esta realización, el demodulador de decodificación de la figura 16 puede incluir un primer desentrelazador 251, un primer decodificador 253, un segundo desentrelazador 255 y un segundo 5 decodificador 257. El segundo desentrelazador 255 puede estar contenido selectivamente en el demodulador de decodificación.
El primer desentrelazador 251 actúa como desentrelazador interno, y puede realizar un desentrelazado del flujo de PLP de orden p generado a partir del analizador sintáctico de tramas.
El primer decodificador 253 actúa como decodificador interno, puede realizar una corrección de errores de 10 los datos desentrelazados, y puede usar un algoritmo de decodificación con corrección de errores basándose en el esquema de LDPC.
El segundo desentrelazador 255 actúa como entrelazador externo, y puede realizar un desentrelazado de los datos con decodificación de corrección de errores.
El segundo decodificador 257 actúa como decodificador externo. Los datos desentrelazados por el segundo 15 desentrelazador 255 o corregidos respecto a errores por el primer decodificador 253 se corrigen de nuevo respecto a errores, de modo que el segundo decodificador 257 emite los datos que se han vuelto a corregir respecto a errores. El segundo decodificador 257 decodifica datos usando el algoritmo de decodificación de corrección de errores basándose en el esquema BCH, de modo que emite los datos decodificados.
El primer desentrelazador 251 y el segundo desentrelazador 255 pueden convertir el error de ráfaga 20 generado en los datos contenidos en el flujo de PLP en un error aleatorio. El primer decodificador 253 y el segundo decodificador 257 pueden corregir los errores contenidos en los datos.
El demodulador de decodificación muestra procesos de operación asociados con un único flujo de PLP. Si existe el número p de flujos, es necesario el número p de demoduladores de decodificación, o el demodulador de decodificación puede decodificar repetidamente datos de entrada p veces. 25
La figura 50 es un diagrama de bloques que ilustra un procesador de salida según un ejemplo de la presente invención. El procesador de salida puede incluir el número p de analizadores (251a, ... 261p) sintácticos de tramas de banda base (BB), un primer fusionador 263a de servicio, un segundo fusionador 263b de servicio, un primer demultiplexor 265a y un segundo demultiplexor 265b.
Los analizadores (261a, ..., 261p) sintácticos de tramas de BB eliminan cabeceras de trama de BB de los 30 flujos de PLP primero a de orden p según las trayectorias de PLP recibidas, y emiten el resultado eliminado. Este ejemplo muestra que se transmiten datos de servicio a al menos dos flujos. Un primer flujo es un flujo MPEG-2 TS, y un segundo flujo es un flujo GS.
El primer fusionador 263a de servicio calcula la suma de datos de servicio contenidos en la carga útil de al menos una trama de BB, de modo que emite la suma de datos de servicio como un único flujo de servicio. El primer 35 demultiplexor 255a puede demultiplexar el flujo de servicio, y emitir el resultado demultiplexado.
De este modo, el segundo fusionador 263b de servicio calcula la suma de los datos de servicio contenidos en la carga útil de al menos una trama de BB, de modo que puede emitir otro flujo de servicio. El segundo demultiplexor 255b puede demultiplexar el flujo de servicio de formato GS, y emitir el flujo de servicio demultiplexado. 40
La figura 51 es un diagrama de bloques que ilustra un aparato para transmitir una señal según otro ejemplo de la presente invención. El aparato de transmisión de señales incluye un compositor 310 de servicio, un divisor 320 de frecuencia y un transmisor 400. El transmisor 400 codifica o modula una señal que incluye un flujo de servicio que va a transmitirse a cada banda de RF.
El compositor 310 de servicio recibe varios flujos de servicio, multiplexa varios flujos de servicio que van a 45 transmitirse a canales de RF individuales, y emite los flujos de servicio multiplexados. El compositor 310 de servicio emite información de planificación, de modo que controla el transmisor 400 usando la información de planificación, cuando el transmisor 400 transmite la PLP a través de varios canales de RF. Mediante esta información de planificación, el compositor 310 de servicio modula varias tramas de servicio que van a transmitirse a los diversos canales de RF mediante el transmisor 400, y transmite las tramas de servicio moduladas. 50
El divisor 320 de frecuencia recibe un flujo de servicio que va a transmitirse a cada banda de RF, y divide cada flujo de servicio en varios subflujos, de modo que las bandas de frecuencia RF individuales pueden asignarse a los subflujos.
El transmisor 400 procesa los flujos de servicio que van a transmitirse a bandas de frecuencia individuales, y emite los flujos resultantes procesados. Por ejemplo, en asociación con un flujo de servicio específico que va a 5 transmitirse al primer canal de RF, el primer correlacionador 410 correlaciona los datos de flujo de servicio de entrada para dar símbolos. El primer entrelazador 420 entrelaza los símbolos correlacionados para evitar el error de ráfaga.
El primer insertador 430 de símbolos puede insertar una trama de señal equipada con una señal piloto (por ejemplo, una señal piloto de dispersión o una señal piloto continua) en la señal modulada. 10
El primer modulador 440 modula los datos entrelazados mediante el esquema de modulación de señal. Por ejemplo, el primer modulador 440 puede modular señales usando el esquema de OFDM.
El primer insertador 450 de símbolos piloto inserta la primera señal piloto y la segunda señal piloto en la trama de señal, y puede transmitir la trama de señal de TFS.
Los datos de flujo de servicio transmitidos al segundo canal de RF se transmiten a la trama de señal de TFS 15 a través de varios bloques 415, 425, 435, 445 y 455 de diferentes trayectorias mostradas en el transmisor de la figura 18.
El número de trayectorias de procesamiento de señales transmitidas desde el transmisor 400 puede ser igual al número de canales de RF contenidos en la trama de señal de TFS.
El primer correlacionador 410 y el segundo correlacionador pueden incluir respectivamente los 20 demultiplexores 1313a y 1313b, y permitir cambiar las ubicaciones del MSB y el LSB en la palabra de célula correlacionada con símbolos.
La figura 52 es un diagrama de bloques que ilustra un aparato para recibir una señal según otro ejemplo de la presente invención. El aparato de recepción de señales puede incluir una unidad 510 de recepción, una unidad 520 de sincronización, un detector 530 de modos, un ecualizador 540, un detector 550 de parámetros, un 25 desentrelazador 560, un decorrelacionador 570 y un decodificador 580 de servicio.
La unidad 500 de recepción puede recibir señales de un primer canal de RF seleccionado por un usuario entre la trama de señal. Si la trama de señal incluye varios canales de RF, la unidad 500 de recepción realiza saltos de los diversos canales de RF, y al mismo tiempo puede recibir una señal que incluye la trama de servicio seleccionada. 30
La unidad 510 de sincronización adquiere la sincronización de una señal de recepción, y emite la señal de recepción sincronizada. El demodulador 520 puede demodular la señal adquirida mediante sincronización. El detector 530 de modos puede adquirir un modo de FFT (por ejemplo, longitud de operación de FFT de 2k, 4k, 8k) de la segunda señal piloto usando la primera señal piloto de la trama de señal.
El demodulador 520 demodula la señal de recepción en el modo de FFT de la segunda señal piloto. El 35 ecualizador 540 realiza una estimación de canal de la señal de recepción, y emite la señal resultante de la estimación de canal. El desentrelazador 560 desentrelaza la señal de recepción de canales ecualizados. El decorrelacionador 570 decorrelaciona el símbolo entrelazado usando el esquema de decorrelación de símbolos que corresponde al esquema de correlación de símbolos de señal de transmisión (por ejemplo, QAM).
El detector 550 de parámetros adquiere información de parámetros físicos (por ejemplo, información de 40 capa 1 (L1)) contenida en la segunda señal piloto a partir de la señal de salida del ecualizador 540, y transmite la información de parámetros físicos adquirida a la unidad 500 de recepción y la unidad 510 de sincronización. La unidad 500 de recepción puede cambiar el canal de RF a otro canal usando información de red detectada por el detector 550 de parámetros.
El detector 550 de parámetros emite información asociada con servicio, el decodificador 580 de servicio 45 decodifica datos de servicio de la señal de recepción según la información asociada con servicio desde el detector 550 de parámetros, y emite los datos de servicio decodificados.
El decorrelacionador 570 puede incluir los mux 2475a y 2475b y emitir el flujo de bits obtenido restaurando el orden de los bits de los que se cambian las ubicaciones del MSB y el LSB según la tasa de código de la codificación de corrección de errores y el procedimiento de correlación de símbolos. 50
A continuación en el presente documento, se describirá un procedimiento para modular una primera señal piloto de una trama de señal que tiene al menos una banda de RF y un procedimiento y un aparato para recibir la primera señal piloto modulada.
Los símbolos de PLP entrelazados en tiempo se transmiten a través de regiones, que se dividen temporalmente en la trama de señal. Los símbolos de PLP entrelazados en tiempo pueden transmitirse a través de 5 regiones, que se dividen en el dominio de frecuencia, si existe una pluralidad de bandas de RF. Por consiguiente, si la PLP se transmite o se recibe, puede obtenerse una ganancia de diversidad. Un modo de corrección de errores y un procedimiento de correlación de símbolos pueden cambiarse según servicios que corresponden a flujos de transporte o pueden cambiarse en el servicio.
Una primera señal piloto y una segunda señal piloto se disponen en la ubicación inicial de la trama de señal 10 que tiene características de este tipo, como señal de preámbulo.
Como se describió anteriormente, la primera señal piloto incluida en la trama de señal puede incluir un identificador para identificar la trama de señal que tiene la estructura descrita anteriormente. La primera señal piloto puede incluir información acerca de la estructura de transmisión que indica si la trama de señal se transmite o no a través de múltiples trayectorias e información acerca de un modo de FFT de una señal que sigue a la primera señal 15 piloto. El receptor puede detectar la trama de señal a partir de la primera señal piloto y obtener la información acerca de la estimación de desfase de frecuencia de portadora integral e información acerca del modo de FFT del símbolo de datos.
La figura 53 es una vista que muestra un ejemplo de la estructura de una primera señal piloto. Una parte designada mediante A es una parte útil de la primera señal piloto. B designa el mismo prefijo cíclico que una primera 20 parte de la parte A en el dominio de tiempo y C designa el mismo sufijo cíclico que una segunda parte de la parte A en la región de tiempo. La primera parte puede duplicarse a partir de la segunda mitad de la parte A y la segunda parte puede duplicarse a partir de la primera mitad de la parte A.
B y C pueden obtenerse respectivamente duplicando la primera parte y la segunda parte y realizando un desplazamiento en frecuencia de las partes duplicadas. Una relación entre B o C y A es como sigue. 25
En la ecuación anterior, SH designa una unidad de desplazamiento del desplazamiento en frecuencia. Por consiguiente, los valores de desplazamiento en frecuencia de las partes B y C pueden ser inversamente 30 proporcionales a las longitudes de las partes B y C.
Si la primera señal piloto se configura mediante desplazamiento en frecuencia del prefijo cíclico (B) y el sufijo cíclico (C), la probabilidad de que el símbolo de datos se detecte de manera errónea respecto al preámbulo es baja y la probabilidad de que el preámbulo se detecte de manera errónea se reduce, aunque los símbolos de datos que configuran la PLP y los símbolos que configuran el preámbulo se modulan en el mismo modo de FFT. 35
Si se incluye una interferencia de onda continua (CW) tal como una señal de TV analógica, se reduce la probabilidad de que el preámbulo se detecte de manera errónea debido a una componente de CC de ruido generada en un proceso de correlación. Además, si el tamaño de la FFT aplicada a los símbolos de datos que configuran la PLP es mayor que el de la FFT aplicada al preámbulo, puede mejorarse el rendimiento de detección de preámbulo incluso en un canal de dispersión de retardo que tiene una longitud igual a o mayor que la de la parte A de símbolo 40 útil del preámbulo. Puesto que tanto el prefijo cíclico (B) como el sufijo cíclico (C) se usan en el preámbulo, el desfase de frecuencia de portadora fraccional puede estimarse mediante el proceso de correlación.
La figura 54 es una vista que muestra un ejemplo para detectar una señal de preámbulo mostrada en la figura 53 y que estima un desfase de sincronismo y un desfase de frecuencia. Este ejemplo puede incluirse en el detector 221 de tramas o la unidad 222 de sincronización de tramas.
Este ejemplo puede incluir una primera unidad 601 de retardo, una unidad 603 de cálculo de conjugada compleja, un primer multiplicador 605, un segundo multiplicador 607, un primer filtro 611, una segunda unidad 615 5 de retardo, un tercer multiplicador 609, un segundo filtro 613, un cuarto multiplicador 617, una unidad 619 de búsqueda de picos y una unidad 621 de medición de fase.
La primera unidad 601 de retardo puede retardar una señal recibida. Por ejemplo, la primera unidad 601 de retardo puede retardar la señal recibida por la longitud de la parte (A) de símbolo útil de la primera señal piloto.
La unidad 603 de cálculo de conjugada compleja puede calcular la conjugada compleja de la primera señal 10 piloto retardada y emitir la señal calculada.
El primer multiplicador 605 puede multiplicar la señal emitida desde la unidad 603 de cálculo de conjugada compleja por la señal recibida y emitir la señal multiplicada.
Puesto que la primera señal piloto incluye las partes B y C obtenidas mediante desplazamiento en frecuencia de la parte A útil, los respectivos valores de correlación se obtienen mediante el desplazamiento de las 15 señales recibidas por las respectivas cantidades de desplazamiento en frecuencia. En la primera señal piloto, la parte B es una parte que se desplaza en frecuencia de manera ascendente o se desplaza en frecuencia de manera descendente desde la parte A, y C es una parte que se desplaza en frecuencia de manera ascendente o se desplaza en frecuencia de manera descendente desde la parte A.
Por ejemplo, si se usa la salida de la unidad 603 de cálculo de conjugada compleja, la salida del primer 20 multiplicador 605 puede incluir el resultado de correlación de B (o la conjugada compleja de B) y A (o la conjugada compleja de A).
El segundo multiplicador 607 puede multiplicar la señal emitida desde el primer multiplicador 605 por la cantidad de desplazamiento en frecuencia (designada por ejπfSHt) aplicada a la parte B y emitir la señal multiplicada.
El primer filtro 611 realiza un promedio en movimiento durante un periodo predeterminado con respecto a la 25 señal emitida desde el segundo multiplicador 607. La parte de promedio en movimiento puede pasar a ser la longitud del prefijo cíclico (B) o la longitud del sufijo cíclico (C). En esta realización, el primer filtro 611 puede calcular un promedio de la señal incluida en la longitud de la parte B. Después, en el resultado emitido desde el primer filtro 611, el valor de correlación de las partes A y C incluidas en la parte, de la que se calcula el promedio, pasa a ser sustancialmente cero y el resultado de correlación de las partes B y A se mantiene. Puesto que la señal de la parte B 30 se multiplica por el valor de desplazamiento en frecuencia mediante el segundo multiplicador 607, es igual a la señal obtenida duplicando la segunda mitad de la parte A.
El tercer multiplicador 609 puede multiplicar la señal emitida desde el primer multiplicador 605 por la cantidad de desplazamiento en frecuencia (designada por -ejπfSHt) aplicada a la parte C y emitir la señal multiplicada.
El segundo filtro 613 realiza un promedio en movimiento durante un periodo predeterminado con respecto a 35 la señal emitida desde el tercer multiplicador 609. La parte de promedio en movimiento puede pasar a ser la longitud del prefijo cíclico (B) o la longitud del sufijo cíclico (C). En este ejemplo, el segundo filtro 613 puede calcular el promedio de la señal incluida en la longitud de la parte C. Después, en el resultado emitido desde el segundo filtro 613, el valor de correlación de las partes A y B incluidas en la parte, de la que se calcula el promedio, pasa a ser sustancialmente cero y el resultado de correlación de las partes C y A se mantiene. Puesto que la señal de la parte 40 C se multiplica por el valor de desplazamiento en frecuencia mediante el tercer multiplicador 609, es igual a la señal obtenida duplicando la primera mitad de la parte A.
La longitud TB de la parte respecto a la que se realiza el promedio en movimiento mediante el primer filtro 611 y el segundo filtro 613 se expresa como sigue.
45
donde, k designa un número entero. En otras palabras, la unidad fSH del desplazamiento en frecuencia usado en las partes B y C puede decidirse por k/TB.
La segunda unidad 615 de retardo puede retardar la señal emitida desde el primer filtro 611. Por ejemplo, la segunda unidad 615 de retardo retarda la señal filtrada mediante el primer filtro 611 por la longitud de la parte B y 5 emite la señal retardada.
El cuarto multiplicador 617 multiplica la señal retardada mediante la segunda unidad 615 de retardo por la señal filtrada mediante el segundo filtro 613 y emite la señal multiplicada.
La unidad 619 de búsqueda de picos busca la ubicación en la que se genera un valor pico a partir de la señal multiplicada emitida desde el cuarto multiplicador 617 y emite la ubicación buscada a la unidad 621 de 10 medición de fase. El valor pico y la ubicación pueden usarse para la estimación de desfase de sincronismo.
La unidad 621 de medición de fase puede medir la fase cambiada usando el valor pico y la ubicación emitida desde la unidad 619 de búsqueda de picos y emitir la fase medida. El valor de fase puede usarse para la estimación de desfase de frecuencia de portadora fraccional.
Mientras tanto, un oscilador para generar la frecuencia usada para realizar el desplazamiento en frecuencia 15 mediante el segundo multiplicador 607 y el tercer multiplicador 609 puede generar cualquier error de fase.
Incluso en este caso, el cuarto multiplicador 617 puede eliminar el error de fase del oscilador. Los resultados emitidos desde el primer filtro 611 y el segundo filtro 613 y el resultado emitido desde el cuarto multiplicador 617 pueden expresarse mediante la siguiente ecuación.
20
donde, yMAF1 e yMAF2 designan respectivamente las salidas del primer filtro 611 y del segundo filtro 613, e yProd designa la salida del cuarto multiplicador 617. Además, a1 y a2 designan respectivamente los niveles de los resultados de correlación y ∆f y θ designan respectivamente el desfase de frecuencia y el error de fase del oscilador.
Por consiguiente, yMAF1 e yMAF2 pueden incluir los errores de fase del oscilador que tienen diferentes signos, aunque el error de fase del oscilador se elimina en el resultado del cuarto multiplicador 617. Por consiguiente, el 25 desfase de frecuencia ∆f puede estimarse independientemente del error de fase del oscilador del aparato de recepción de señales.
El desfase de frecuencia estimado puede expresarse mediante la siguiente ecuación.
donde el desfase de frecuencia estimado ∆f es 0<= ∆f<0,5. 30
La figura 55 es una vista que muestra otro ejemplo de la estructura de la primera señal piloto. En la primera señal piloto, el desplazamiento en frecuencia de la primera mitad de la parte A útil es el prefijo cíclico (B) y el desplazamiento en frecuencia del segundo desplazamiento de la parte A útil es el sufijo cíclico (C). Las longitudes de la parte A útil para generar las partes B y C pueden ser, por ejemplo, 1/2 de la longitud de la parte A, y las longitudes de B y C pueden ser diferentes.
La figura 56 es una vista que muestra un ejemplo de detección de la primera señal piloto mostrada en la 5 figura 55 y medición de un desfase de sincronismo y un desfase de frecuencia usando el resultado detectado. En esta realización, por motivos de una descripción más conveniente, B y C designan respectivamente el prefijo cíclico y el sufijo cíclico obtenidos mediante desplazamiento en frecuencia de 1/2 de la longitud de la parte A.
Este ejemplo incluye una primera unidad 601 de retardo, una unidad 603 de cálculo de conjugada compleja, un primer multiplicador 605, un segundo multiplicador 607, un primer filtro 611, una segunda unidad 615 de retardo, 10 un tercer multiplicador 609, un segundo filtro 613, un cuarto multiplicador 617, una unidad 619 de búsqueda de picos y una unidad 621 de medición de fase. Es decir, este ejemplo es igual al ejemplo de la figura 54, aunque las características de las componentes pueden cambiarse según la longitud de la parte A mediante la que se generan las partes B y C. B designa una parte desplazada en frecuencia de manera descendente desde la parte A, y C designa una parte desplazada en frecuencia de manera ascendente desde la parte A. 15
La primera unidad 601 de retardo puede retardar una señal recibida. Por ejemplo, la primera unidad 601 de retardo puede retardar la señal recibida por 1/2 de la longitud de la parte A de símbolo útil de la primera señal piloto.
La unidad 603 de cálculo de conjugada compleja puede calcular la conjugada compleja de la primera señal piloto retardada y emitir la señal calculada.
El primer multiplicador 605 puede multiplicar la señal emitida desde la unidad 603 de cálculo de conjugada 20 compleja por la señal recibida y emitir la señal multiplicada.
El segundo multiplicador 607 puede multiplicar la señal emitida desde el primer multiplicador 605 por la cantidad de desplazamiento en frecuencia (designada por ejπfSHt) aplicada a la parte B y emitir la señal multiplicada.
El primer filtro 611 realiza un promedio en movimiento durante un periodo predeterminado con respecto a la señal emitida desde el segundo multiplicador 607. La parte de promedio en movimiento puede pasar a ser la longitud 25 del prefijo cíclico (B). En este ejemplo, el primer filtro 611 puede calcular el promedio de la señal incluida en la longitud de la parte B. Después, en el resultado emitido desde el primer filtro 611, el valor de correlación de las partes A y C incluidas en la parte, de la que se calcula el promedio, pasa a ser sustancialmente cero y el resultado de correlación de las partes B y A se mantiene. Puesto que la señal de la parte B se multiplica por el valor de desplazamiento en frecuencia mediante el segundo multiplicador 607, es igual a la señal obtenida duplicando la 30 segunda mitad de la parte A.
El tercer multiplicador 609 puede multiplicar la señal emitida desde el primer multiplicador 605 por la cantidad de desplazamiento en frecuencia (designada por -ejπfSHt) aplicada a la parte C y emitir la señal multiplicada.
El segundo filtro 613 realiza un promedio en movimiento durante un periodo predeterminado con respecto a la señal emitida desde el tercer multiplicador 609. La parte de promedio en movimiento puede pasar a ser la longitud 35 del sufijo cíclico (C). En este ejemplo, el segundo filtro 613 puede calcular el promedio de la señal incluida en la longitud de la parte C. Después, en el resultado emitido desde el segundo filtro 613, el valor de correlación de A y B incluidas en la parte, de la que se calcula el promedio, pasa a ser sustancialmente cero y el resultado de correlación de las partes C y A se mantiene. Puesto que la señal de la parte C se multiplica por el valor de desplazamiento en frecuencia mediante el tercer multiplicador 609, es igual a la señal obtenida duplicando la primera mitad de la parte 40 A.
La segunda unidad 615 de retardo puede retardar la señal emitida desde el primer filtro 611. Por ejemplo, la segunda unidad 615 de retardo retarda la señal filtrada mediante el primer filtro 611 por la longitud de la parte B + 1/2A y emite la señal retardada.
El cuarto multiplicador 617 multiplica la señal retardada mediante la segunda unidad 615 de retardo por la 45 señal filtrada mediante el segundo filtro 613 y emite la señal multiplicada.
La unidad 619 de búsqueda de picos busca la ubicación en la que se genera un valor pico a partir de la señal multiplicada emitida desde el cuarto multiplicador 617 y emite la ubicación buscada a la unidad 621 de medición de fase. El valor pico y la ubicación pueden usarse para la estimación de desfase de sincronismo.
La unidad 621 de medición de fase puede medir la fase cambiada usando el valor pico y la ubicación 50 emitida desde la unidad 619 de búsqueda de picos y emitir la fase medida. El valor de fase puede usarse para la estimación de desfase de frecuencia de portadora fraccional.
Como se describió anteriormente, un oscilador para generar la frecuencia usada para realizar el desplazamiento en frecuencia mediante el segundo multiplicador 607 y el tercer multiplicador 609 puede generar cualquier error de fase. Sin embargo, incluso en este ejemplo, el cuarto multiplicador 617 puede eliminar el error de fase del oscilador. 5
Los resultados emitidos desde el primer filtro 611 y desde el segundo filtro 613 y el resultado emitido desde el cuarto multiplicador 617 pueden expresarse mediante la siguiente ecuación.
donde, yMAF1 e yMAF2 designan respectivamente las salidas del primer filtro 611 y del segundo filtro 613, e yProd designa la salida del cuarto multiplicador 617. Además, a1 y a2 designan respectivamente los niveles de los 10 resultados de correlación y ∆f y θ designan respectivamente el desfase de frecuencia y el error de fase del oscilador.
Por consiguiente, yMAF1 e yMAF2 pueden incluir los errores de fase del oscilador que tienen diferentes signos, aunque el error de fase del oscilador se elimina en el resultado del cuarto multiplicador 617. Por consiguiente, el desfase de frecuencia ∆f puede estimarse independientemente del error de fase del oscilador del aparato de recepción de señales. 15
El desfase de frecuencia estimado puede expresarse mediante la siguiente ecuación.
donde el desfase de frecuencia estimado ∆f es 0<=∆f<1.
Es decir, puede generarse un solapamiento de fase en un intervalo de 0,5<=∆f <1 en el desfase de frecuencia estimado en la [Ecuación 4], aunque no se genera solapamiento de fase en el desfase de frecuencia 20 estimado en la [Ecuación 6]. Por consiguiente, el desfase de frecuencia puede medirse con más precisión. La estructura de la primera señal piloto puede usarse en el símbolo de datos y la segunda señal de frecuencia. Si se usa una estructura de este tipo, puede mejorarse el rendimiento de estimación de desfase tal como interferencia de CW y puede mejorarse el rendimiento de recepción del receptor.
La figura 57 es una vista que muestra un ejemplo de detección de la primera señal piloto y medición de un 25 desfase de sincronismo y un desfase de frecuencia usando el resultado detectado.
Esta realización incluye una primera unidad 601 de retardo, una tercera unidad 602 de retardo, una primera unidad 603 de cálculo de conjugada compleja, una segunda unidad 604 de cálculo de conjugada compleja, un primer multiplicador 605, un quinto multiplicador 606, un segundo multiplicador 607, un primer filtro 611, una segunda unidad 615 de retardo, un tercer multiplicador 609, un segundo filtro 613, un cuarto multiplicador 617, una 30 unidad 619 de búsqueda de picos y una unidad 621 de medición de fase.
En este ejemplo, la primera unidad 601 de retardo puede retardar una señal recibida. Por ejemplo, la primera unidad 601 de retardo puede retardar la señal recibida por la longitud del sufijo cíclico.
La tercera unidad 602 de retardo puede retardar la señal retardada mediante la primera unidad 601 de retardo. Por ejemplo, la tercera unidad 602 de retardo retarda además la señal por una diferencia entre la longitud del prefijo cíclico y la longitud del sufijo cíclico. 5
La primera unidad 603 de cálculo de conjugada compleja puede calcular la conjugada compleja de la señal retardada mediante la tercera unidad 602 de retardo y emitir la señal calculada. La segunda unidad 604 de cálculo de conjugada compleja puede calcular la conjugada compleja de la señal retardada mediante la primera unidad 601 de retardo y emitir la señal calculada.
El primer multiplicador 605 puede multiplicar la señal emitida desde la primera unidad 603 de cálculo de 10 conjugada compleja por la señal recibida y emitir la señal multiplicada. El quinto multiplicador 606 puede multiplicar la conjugada compleja calculada mediante la segunda unidad 604 de cálculo de conjugada compleja por la señal recibida y emitir la señal multiplicada.
El segundo multiplicador 607 puede multiplicar la señal emitida desde el primer multiplicador 605 por la cantidad de desplazamiento en frecuencia (designada por ejπfSHt) aplicada a la parte B y emitir la señal 15 multiplicada.
El primer filtro 611 realiza un promedio en movimiento durante un periodo predeterminado con respecto a la señal emitida desde el segundo multiplicador 607. La parte de promedio en movimiento puede pasar a ser la longitud de la parte (A) útil de la primera señal piloto.
El tercer multiplicador 609 puede multiplicar la señal emitida desde el segundo multiplicador 604 por la 20 cantidad de desplazamiento en frecuencia (designada por -ejπfSHt) aplicada a la parte C y emitir la señal multiplicada.
El segundo filtro 613 realiza un promedio en movimiento durante un periodo predeterminado con respecto a la señal emitida desde el tercer multiplicador 609. La parte de promedio en movimiento puede pasar a ser la longitud de la parte A útil de la primera señal piloto. 25
La segunda unidad 615 de retardo puede retardar la señal emitida desde el primer filtro 611. Por ejemplo, la segunda unidad 615 de retardo retarda la señal filtrada mediante el primer filtro 611 por la longitud de la parte (A) útil de la primera señal piloto y emite la señal retardada.
El cuarto multiplicador 617 multiplica la señal retardada mediante la segunda unidad 615 de retardo por la señal filtrada mediante el segundo filtro 613 y emite la señal multiplicada. El cuarto multiplicador 617 puede eliminar 30 el error de fase del oscilador.
Las operaciones de la unidad 619 de búsqueda de picos y la unidad 621 de medición de fase son iguales a las del ejemplo descrito anteriormente. La unidad 619 de búsqueda de picos busca la ubicación en la que se genera un valor pico a partir de la señal multiplicada emitida desde el cuarto multiplicador 617 y emite la ubicación buscada a la unidad 621 de medición de fase. El valor pico y la ubicación pueden usarse para la estimación de desfase de 35 sincronismo.
La figura 58 es una vista que muestra un ejemplo de un procedimiento de transmisión de una señal.
Un flujo de transporte que transfiere un servicio se codifica con corrección de errores (S110). Un esquema de codificación de corrección de errores puede cambiarse según los flujos de transporte.
Puede usarse un esquema de codificación de corrección de errores de LDPC ya que el esquema de 40 codificación de corrección de errores y la codificación de corrección de errores puede realizarse a diversas tasas de código. Los bits que se someten a codificación de corrección de errores según una tasa de código de corrección de errores específica pueden incluirse en un bloque con codificación de corrección de errores según el modo de codificación de corrección de errores. Si el esquema de codificación de corrección de errores es el LDPC, pueden usarse un modo normal (64800 bits) y un modo corto (16200 bits). 45
Se entrelaza el flujo de transporte con codificación de corrección de errores (S120). El entrelazado puede realizarse diferenciando las direcciones para escritura y lectura de los bits incluidos en el bloque con codificación de corrección de errores en y desde una memoria. El número de filas y el número de columnas de la memoria puede cambiarse según el modo de codificación de corrección de errores. El entrelazado puede realizarse en la unidad de los bloques con codificación de corrección de errores. 50
Los bits entrelazados se correlacionan con símbolos (S130). Un procedimiento de correlación de símbolos puede cambiarse según flujos de transporte o en el flujo de transporte. Por ejemplo, como procedimiento de correlación de símbolos, pueden usarse un procedimiento de correlación de símbolos de orden superior y un procedimiento de correlación de símbolos de orden inferior. Cuando los símbolos se correlacionan, el flujo de bits entrelazados puede demultiplexarse según el procedimiento de correlación de símbolos o la tasa de código del 5 código de corrección de errores, y los símbolos pueden correlacionarse usando los bits incluidos en los subflujos demultiplexados. Después, puede cambiarse la secuencia de los bits en la palabra de célula correlacionados con los símbolos.
Se entrelazan los símbolos correlacionados (S140). Los símbolos correlacionados pueden entrelazarse en la unidad de bloques con codificación de corrección de errores. Los entrelazadores 132a y 132b en tiempo pueden 10 entrelazar los símbolos en la unidad de bloques con codificación de corrección de errores. Es decir, el flujo de transporte se entrelaza de nuevo en el nivel de símbolo.
Los símbolos entrelazados del flujo de transporte se dividen, los símbolos divididos se asignan a una trama de señal que tiene al menos una banda de frecuencia y que incluye ranuras que se dividen temporalmente en las bandas de frecuencia, y un preámbulo que incluye una primera señal piloto y una segunda señal piloto se dispone 15 en una parte inicial de la trama de señal (S150). Los símbolos entrelazados del flujo de transporte pueden configurar la PLP con respecto al flujo de transporte para proporcionar el servicio. Los flujos que configuran la PLP pueden dividirse y asignarse a la trama de señal. La PLP puede asignarse a la trama de señal que tiene al menos una banda de frecuencia. Si se dispone una pluralidad de bandas de frecuencia, los símbolos que configuran la PLP pueden disponerse en las ranuras desplazadas entre las bandas de frecuencia. Los bits incluidos en el flujo de servicio 20 pueden disponerse en la trama de señal en la unidad de bloques entrelazados con codificación de corrección de errores.
La trama de señal se convierte en un dominio de tiempo según un esquema de OFDM (S160).
El prefijo cíclico obtenido desplazando en frecuencia una primera parte de una parte útil de la primera señal piloto y el sufijo cíclico obtenido desplazando en frecuencia una segunda parte de la parte útil se insertan en los 25 símbolos de OFDM incluyendo la primera señal piloto en el dominio de tiempo (S170). Si el preámbulo no se inserta en el dominio de frecuencia, el preámbulo que incluye la primera señal piloto y la segunda señal piloto puede insertarse en el dominio de tiempo. La primera señal piloto del dominio de tiempo puede incluir la parte útil, el prefijo cíclico de la primera parte de la parte útil y el sufijo cíclico de la segunda parte de la parte útil. La primera parte puede ser una parte más posterior o la parte más anterior de la parte útil. La segunda parte puede ser la parte más 30 anterior o la parte más posterior de la parte útil.
La trama de señal que incluye la primera señal de trama se transmite por una señal de RF (S180).
Puesto que la parte útil de la primera señal piloto incluye el prefijo cíclico y el sufijo cíclico desplazados en frecuencia, la trama de señal puede identificarse claramente como la estructura de la primera señal piloto. El desfase de sincronismo o el desfase de frecuencia puede estimarse y compensarse mediante el uso de la estructura de la 35 primera señal piloto.
La figura 59 es una vista que muestra un ejemplo de un procedimiento para recibir una señal.
Una señal se recibe desde una banda de frecuencia específica incluida en una trama de señal (S210). La trama de señal puede tener al menos una banda de frecuencia. La señal puede recibirse desde una banda de frecuencia específica. 40
A partir de la señal recibida, se identifica una primera señal piloto que incluye un prefijo cíclico obtenido desplazando en frecuencia una primera parte de una parte útil y un sufijo cíclico obtenido desplazando en frecuencia una segunda parte de la parte útil, y se demodula la trama de señal en la que los bloques que incluyen los símbolos del flujo de transporte se asignan a una pluralidad de ranuras de dominio de tiempo mediante el esquema de OFDM usando la primera señal piloto (S220). El proceso de demodulación que usa la primera señal piloto se describirá con 45 detalle más adelante.
La trama de señal identificada se analiza sintácticamente (S230). La trama de señal puede incluir al menos una banda de frecuencia. En la trama de señal, los bloques con codificación de corrección de errores que incluyen los símbolos, con los que se correlaciona el flujo de transporte, pueden asignarse a símbolos de OFDM junto con los bloques con codificación de corrección de errores de otro flujo de transporte. Si la trama de señal incluye una 50 pluralidad de bandas de frecuencia, los bloques con codificación de corrección de errores pueden asignarse a los símbolos de OFDM que se desplazan temporalmente en la pluralidad de bandas de frecuencia.
Los símbolos, con los que se correlaciona el flujo de transporte, se desentrelazan de la trama de señal analizada sintácticamente (S240). El desentrelazado puede realizarse en el nivel de símbolo con el que se correlaciona el flujo de transporte. Por ejemplo, los desentrelazadores 245a y 245b en tiempo pueden desentrelazar los bloques con codificación de corrección de errores que incluyen los símbolos, con los que se correlaciona el flujo de transporte.
Después, los símbolos desentrelazados se decorrelacionan para obtener el flujo de transporte (S250). 5 Cuando se decorrelacionan los símbolos, puede emitirse una pluralidad de subflujos obtenidos decorrelacionando los símbolos, pueden multiplexarse los subflujos de salida y puede emitirse el flujo de transporte con codificación de corrección de errores. El esquema de multiplexación puede cambiarse según el procedimiento de correlación de símbolos y la tasa de código de corrección de errores. El procedimiento de decorrelación de símbolos puede cambiarse en un flujo de transporte o según flujos de transporte. 10
El flujo de transporte se desentrelaza y el flujo de transporte desentrelazado se somete a codificación de corrección de errores (S260).
Según un aparato para transmitir y recibir una señal y un procedimiento para transmitir y recibir una señal de una realización de la presente invención, es posible detectar y restaurar fácilmente una señal transmitida. Además, es posible mejorar el rendimiento de transmisión/recepción de señales del sistema de 15 transmisión/recepción.
La figura 60 es un diagrama de flujo que ilustra un ejemplo para identificar una primera señal piloto y estimar un desfase en un proceso de demodulación.
La primera señal piloto incluye el prefijo cíclico obtenido desplazando en frecuencia la primera parte de la parte útil de la misma y el sufijo cíclico obtenido desplazando en frecuencia la segunda parte de la parte útil de la 20 misma. El desfase de sincronismo y el desfase de frecuencia pueden calcularse usando la primera señal piloto como sigue.
Se retarda (S311) la señal recibida. Por ejemplo, la parte de retardo puede ser la parte útil de la primera señal piloto o 1/2 de la parte útil. Como alternativa, la parte de retardo puede ser la longitud del prefijo cíclico o la longitud del sufijo cíclico. 25
Se calcula (S313) la conjugada compleja de la señal retardada.
Se multiplican (S315) la conjugada compleja de la señal recibida y la señal retardada. La señal retardada multiplicada por la conjugada compleja puede ser la señal que tiene la longitud descrita anteriormente. Si la señal de retardo es la longitud del prefijo cíclico o el sufijo cíclico, puede calcularse la conjugada compleja de la señal retardada. 30
La señal multiplicada por la conjugada compleja se desplaza inversamente según el desplazamiento en frecuencia del prefijo cíclico (S317). Es decir, la señal multiplicada por la conjugada compleja se desplaza la cantidad de desplazamiento inverso de la cantidad de desplazamiento en frecuencia de la señal de prefijo cíclico. Es decir, una señal que se desplaza en frecuencia de manera ascendente se desplaza en frecuencia de manera descendente (o la señal que se desplaza en frecuencia de manera descendente se desplaza en frecuencia de 35 manera ascendente).
Después, se calcula un promedio de la señal que se desplaza inversamente según el desplazamiento en frecuencia del prefijo cíclico (S319). La parte de la que se calcula el promedio puede pasar a ser la longitud del prefijo cíclico o la longitud de la parte A útil de la primera señal piloto dependiendo de las realizaciones. Puesto que el promedio se calcula con respecto a la señal que tiene la misma longitud junto con la señal recibida, el valor 40 promedio en movimiento puede emitirse junto con la señal recibida.
La señal de la que se calcula el promedio se retarda (S321). La parte de retardo puede pasar a ser la suma de la longitud del prefijo cíclico y la longitud de 1/2 del periodo útil, la longitud del prefijo cíclico o la longitud de la parte A útil de la primera señal piloto, según la realización.
La señal multiplicada en la etapa S315 se desplaza inversamente según el desplazamiento en frecuencia 45 del sufijo cíclico (S323). La señal multiplicada por la conjugada compleja se desplaza la cantidad de desplazamiento inverso de la cantidad de desplazamiento en frecuencia de la señal de sufijo cíclico. Es decir, una señal que se desplaza en frecuencia de manera ascendente se desplaza en frecuencia de manera descendente (o la señal que se desplaza en frecuencia de manera descendente se desplaza en frecuencia de manera ascendente).
Se calcula un promedio con respecto a la señal que se desplaza inversamente según el desplazamiento en 50 frecuencia del sufijo cíclico (S325). El promedio en movimiento se realiza con respecto a la señal que corresponde a la longitud del sufijo cíclico calculado o la longitud de la parte útil de la primera señal piloto según los ejemplos.
La señal retardada en la etapa S321 y la señal de la que se calcula el promedio en la etapa S325 se multiplican (S327).
Se busca una ubicación pico del resultado multiplicado (S329) y se mide la fase de la señal usando el pico (S331). El pico buscado puede usarse para estimar el desfase de sincronismo y la fase medida puede usarse para 5 estimar el desfase de frecuencia.
En este diagrama de flujo, pueden cambiarse la longitud del sufijo cíclico, la longitud del prefijo cíclico y la cantidad de desplazamiento inverso en frecuencia.
Según el aparato para transmitir y recibir la señal y el procedimiento para transmitir y recibir la señal de la invención, si el símbolo de datos que configura la PLP y los símbolos que configuran el preámbulo se modulan en el 10 mismo modo de FFT, la probabilidad de que el preámbulo detecte el símbolo de datos es baja y la probabilidad de que se detecte erróneamente el preámbulo es reducida. Si se incluye una interferencia de onda continua (CW) como la señal de TV analógica, la probabilidad de que el preámbulo se detecte erróneamente por una componente de CC de ruido generada en el momento de correlación es reducida.
Según el aparato para transmitir y recibir la señal y el procedimiento para transmitir y recibir la señal de la 15 invención, si el tamaño de la FFT aplicada al símbolo de datos que configura la PLP es mayor que el de la FFT aplicada al preámbulo, el rendimiento de detección del preámbulo puede mejorarse incluso en un canal de dispersión del retardo que tiene una longitud igual a o mayor que la de la parte A de símbolo útil del preámbulo. Puesto que tanto el prefijo cíclico (B) como el sufijo cíclico (C) se usan en el preámbulo, puede estimarse el desfase de frecuencia de portadora fraccional. 20
A continuación en el presente documento, se describirá un ejemplo de un procedimiento de transmisión y recepción de señales según el procedimiento de entrelazado de bits mencionado anteriormente.
La figura 61 ilustra otro ejemplo de un procedimiento de transmisión y recepción de señales según la presente invención.
Los flujos de transporte que incluyen el servicio se codifican con corrección de errores (S411). 25
Se entrelazan bits de los flujos de transporte con codificación de corrección de errores variando un procedimiento de almacenamiento de los bits en la memoria y un procedimiento de lectura de los bits a partir de la memoria según el procedimiento de correlación de símbolos (S413). En este caso, el entrelazado de bits se realiza de manera que los bits se almacenan en la memoria en unidades de columna, donde la memoria tiene una pluralidad de filas y columnas según el procedimiento de correlación de símbolos, se genera un desfase entre 30 ubicaciones de los primeros bits almacenados en cada columna según el procedimiento de correlación de símbolos, y en cada columna, se almacenan los bits desde la ubicación en la que se almacenan los primeros bits hasta la ubicación en la que se almacenan los bits según un direccionamiento circular.
Si se leen los bits almacenados, los bits almacenados en la memoria según el procedimiento de correlación de símbolos se leen en unidades de fila. En este caso, debería generarse un desfase en ubicaciones de los primeros 35 bits leídos desde cada fila según el procedimiento de correlación de símbolos, y en cada columna, se leen los bits desde la ubicación en la que los primeros bits se leen según un direccionamiento circular.
Se realiza una correlación de símbolos de los bits entrelazados según el procedimiento de correlación de símbolos anterior (S415).
Los símbolos correlacionados se asignan a tramas de señal transmitidas a al menos un canal de RF, y un 40 preámbulo, que incluye una primera señal piloto que puede identificar las tramas de señal entre sí, está dispuesto en las tramas de señal (S417).
Las tramas de señal se modulan y a continuación se transmiten (S419).
A continuación se describirá un procedimiento para recibir y procesar la señal anterior.
Una señal de recepción que incluye tramas de señal transmitidas a al menos un canal de RF se recibe 45 desde el primer canal de RF, y las tramas de señal se identifican desde la primera señal piloto del preámbulo de las tramas de señal (S421).
Se demodulan las tramas de señal y se analizan sintácticamente las tramas de señal demoduladas, de modo que se emiten los símbolos del primer flujo de transporte de entre una pluralidad de ranuras de tiempo (S423).
Se decorrelacionan los símbolos según el procedimiento de correlación de símbolos para emitir flujos de bits (S425).
Se desentrelazan los flujos de bits de salida variando el procedimiento de almacenamiento de los bits en la memoria y el procedimiento de lectura de los bits a partir de la memoria (S427). Se usa el entrelazado de bits correspondiente a la etapa S413. Los bits se almacenan en la memoria en unidades de columna, donde la memoria 5 tiene una pluralidad de filas y columnas según el procedimiento de correlación de símbolos. En este caso, los bits deberían almacenarse en la memoria de modo que se genera un desfase entre ubicaciones de los primeros bits almacenados en cada columna según el procedimiento de correlación de símbolos, y en cada columna, se almacenan los bits desde la ubicación en la que se almacenan los primeros bits hasta la ubicación en la que se almacenan los bits según un direccionamiento circular. 10
Si se leen los bits almacenados, los bits almacenados en la memoria según el procedimiento de correlación de símbolos se leen en unidades de fila. En este caso, debería generarse un desfase en ubicaciones de los primeros bits leídos desde cada fila según el procedimiento de correlación de símbolos, y en cada columna, se leen los bits desde la ubicación en la que los primeros bits se leen según un direccionamiento circular.
Los bits desentrelazados se decodifican con corrección de errores (S429). 15
La figura 62 es una vista que muestra una realización de un aparato para transmitir una señal. El aparato de transmisión de señales mostrado en la figura 62 incluye un procesador 110 de entrada, una unidad 120 de codificación y modulación, un formador 130 de tramas, un codificador 140 MIMO/MISO, moduladores 150a, ..., y 150r correspondientes a las múltiples trayectorias del codificador 140 MIMO/MISO, y una pluralidad de procesadores 160a, ..., y 160r analógicos. Esta realización es similar a la realización mostrada en la figura 4 excepto en que se 20 incluyen además un generador 1301 de información (L1/L2) y un codificador 1303 de información (L1/L2) para codificar y entrelazar información de capa 1 e información de capa 2. Los ejemplos del generador 1301 de información y el codificador 1303 de información se describirán ahora en detalle.
Como se describió anteriormente, la información de capa 1 puede incluir información acerca una configuración de PLP de una trama de señal y puede incluirse en una segunda señal piloto. La información de capa 25 2 puede describir un servicio transmitido por una PLP incluida en la trama de señal y puede transmitirse a la segunda señal piloto o una PLP común. Por ejemplo, aunque la segunda señal piloto y la PLP común incluida en la trama de señal se transmitan a una pluralidad de canales de RF de la trama de señal, el mismo valor se transmite a la pluralidad de canales de RF. Por consiguiente, puesto que no puede obtenerse una ganancia de diversidad de frecuencia, las señales pueden procesarse de modo que se mejora la capacidad de recuperación de información 30 según entrelazado o codificación de corrección de errores.
Si el formador 130 de tramas configura la trama de señal, el generador 1301 de información puede generar la información de capa 1 y la información de capa 2 que se incluirán en la trama de señal. El generador 1301 de información puede generar una ubicación de la trama de señal, a la que se transmitirá un flujo de transporte para transmitir un servicio, e información de modulación y codificación del flujo de transporte. 35
El codificador 1303 de información puede codificar la información de capa 1 y la información de capa 2 generadas por el generador 1301 de información según la información de modulación y codificación. El formador 130 de tramas inserta la información de capa 1 codificada mediante el codificador 1303 de información en la segunda señal piloto e inserta la información de capa 2 en la segunda señal piloto o la PLP común. Por consiguiente, la información de capa 1 y la información de capa 2 pueden protegerse de un error de un canal de transmisión 40 mediante el codificador 1303 de información.
La figura 63 es una vista que muestra un ejemplo del codificador 1303 de información. El codificador de información puede incluir un primer codificador 1311, un primer entrelazador 1313, un segundo codificador 1315 y un segundo entrelazador 1317.
El primer codificador 1311 es un codificador externo, que realiza una primera codificación de corrección de 45 errores con respecto a datos de entrada (la información de capa 1 y la información de capa 2). Por ejemplo, los datos de entrada pueden codificarse con corrección de errores mediante un esquema de codificación de corrección de errores de BCH. La codificación de corrección de errores del primer codificador 1311 se realiza con el fin de suprimir el suelo de error según un esquema de codificación de corrección de errores del segundo codificador.
El primer entrelazador 1313 es un entrelazador externo, que puede entrelazar los datos emitidos desde el 50 primer codificador 1311. El primer entrelazador 1313 puede reducir un error de ráfaga.
El segundo codificador 1315 es un codificador interno, que realiza una segunda codificación de corrección de errores con respecto a los datos emitidos desde el primer entrelazador 1313. Por ejemplo, el segundo codificador 1315 puede codificar los datos entrelazados mediante el primer entrelazador 1313 mediante un esquema de codificación de corrección de errores de LDPC.
El segundo codificador 1315 puede realizar un acortamiento y perforación con respecto a los datos para codificarse con corrección de errores, cuando se codifican los datos de entrada. Por ejemplo, puesto que la cantidad de información de capa 1 e información de capa 2 es menor que la de los datos de flujo de transporte para transmitir 5 un servicio, puede usarse un código con una longitud corta. Por consiguiente, el segundo codificador 1315 puede realizar un acortamiento y perforación a partir de un código madre con una tasa de código baja y emitir un código de corrección de errores con una longitud corta. Como código madre, puede usarse un código de convolución o LDPC.
El segundo codificador 1315 rellena un cero (0) a un tamaño pequeño de bits de información (rellenado con ceros), de modo que el segundo codificador 1315 se ajusta al número de bits de entrada para codificación de LDPC 10 (acortamiento). Tras la codificación de LDPC, el segundo codificador 1315 elimina el cero rellenado y realiza una perforación en una parte de la paridad generada de datos de codificación para ajustarse a su tasa de código.
El segundo entrelazador 1317 es un entrelazador interno, que realiza un entrelazado de bits con respecto a los datos codificados mediante el segundo codificador 1315. El entrelazado de bits puede realizarse mediante uno de los esquemas mostrados en las figuras 20 a 28. 15
La figura 64 es una vista que muestra una realización de un aparato para recibir una señal. Esta realización es similar al aparato de recepción de señales mostrado en la figura 39. Por consiguiente, la realización del aparato de recepción de señales incluye un primer receptor 210a de señales, un receptor 210n de señales de orden n, un primer demodulador 220a, un demodulador 220n de orden n, un decodificador 230 MIMO/MISO, un analizador 240 sintáctico de tramas, un demodulador 250 de decodificación y un procesador 260 de salida. La realización de este 20 dibujo incluye además un decodificador 2401 de información (L1/L2) y un extractor 2403 de información (L1/L2).
El analizador 240 sintáctico de tramas puede analizar sintácticamente la trama de señal. El analizador 240 sintáctico de tramas puede analizar sintácticamente el preámbulo de la trama de señal incluyendo la primera señal piloto y la segunda señal piloto. El analizador 240 sintáctico de tramas puede analizar sintácticamente el analizador sintáctico común. 25
El analizador 240 sintáctico de tramas emite la información de capa 1 y la información de capa 2 incluidas en la segunda señal piloto y la PLP común al decodificador 2401 de información. El decodificador 2401 de información decodifica la información de capa 1 y la información de capa 2. El ejemplo del decodificador 2401 de información se describirá en detalle a continuación. El extractor 2403 de información extrae la información de capa 1 y la información de capa 2 decodificada y emite la información de capa 1 al analizador 240 sintáctico de tramas y un 30 controlador de sistema (no mostrados). El analizador 240 sintáctico de tramas puede comprobar la configuración de las PLP incluidas en la trama de señal usando la información de capa 1 extraída y emitir una PLP seleccionada por un usuario según la información de capa 1.
La figura 65 es una vista que muestra una realización detallada de decodificación de información de capa 1 e información de capa 2. Esta realización puede incluir un primer desentrelazador 2411, un primer decodificador 35 2413, un segundo desentrelazador 2415 y un segundo decodificador 2417.
El primer desentrelazador 2411 realiza un entrelazado interno con respecto a los datos de entrada incluyendo la información de capa 1 y la información de capa 2. El esquema de desentrelazado del primer desentrelazador 2411 puede realizarse mediante uno de los esquemas de entrelazado de bits descritos con respecto a las figuras 20 a 28. 40
El primer decodificador 2413 realiza decodificación de corrección de errores con respecto a los datos desentrelazados según un esquema de primera codificación de corrección de errores. En este caso, pueden decodificarse los datos que incluyen la información de capa 1 e información de capa 2 acortada y perforada.
Por ejemplo, el primer decodificador 2413 realiza desperforación con respecto a los bits de paridad de los datos emitidos desde el primer desentrelazador 2411. Además, el primer decodificador 2413 añade 0 a los datos 45 desperforados y realiza decodificación de corrección de errores. El primer decodificador 2413 elimina los 0 añadidos y emite los datos acortados.
El segundo desentrelazador 2415 realiza desentrelazado con respecto a los datos decodificados con corrección de errores mediante el primer decodificador 2413, y el segundo decodificador 2417 realiza decodificación de corrección de errores con respecto a los datos emitidos desde el segundo desentrelazador 2415 según un 50 esquema de segunda codificación de corrección de errores. El segundo decodificador 2417 puede emitir datos sin procesar de la información de capa 1 y la información de capa 2.
Aunque, en la realización descrita anteriormente, la información de capa 1 y la información de capa 2 se codifican/decodifican con corrección de errores usando el esquema de acortamiento y el esquema de perforación, puede codificarse/decodificarse con corrección de errores al menos una de la información de capa 1 y la información de capa 2. Por ejemplo, pueden usarse el esquema de acortamiento y el esquema de perforación con respecto a sólo la información de capa 1. En este caso, las realizaciones de las figuras 63 y 65 pueden emplearse con respecto 5 a sólo la información de capa 1. Las realizaciones de las figuras 6 y 49 pueden emplearse con respecto a sólo la información de capa 1, y viceversa.
La figura 66 es un diagrama de flujo que ilustra un procedimiento para transmitir y recibir una señal. A continuación en el presente documento, se describirá la realización de procesamiento de la información de capa 1. Sin embargo, la información de capa 2 puede transmitirse en un estado dispuesto en la PLP común similar a esta 10 realización. A continuación en el presente documento, se describirá en detalle una realización de decodificación y codificación de la información de capa 1.
Se genera la información de capa 1 que se insertará en una trama de señal (S501). La información de capa 1 puede incluir información acerca la configuración de PLP de la trama de señal e información para identificar la trama de señal. La información acerca la configuración de PLP puede incluir información acerca de las PLP incluidas 15 en una supertrama incluida en una pluralidad de tramas de señal e información acerca las tramas de señal de la supertrama. La PLP puede ser una unidad en la que los flujos de transporte se codifican y modulan individualmente con el fin de transmitir los flujos de transporte. La PLP puede asignarse a al menos un canal de RF de la trama de señal o una pluralidad de tramas de señal.
La información de capa 1 se codifica usando un esquema de codificación de corrección de errores que 20 incluye el esquema de acortamiento y el esquema de perforación (S503). Puesto que el tamaño de la información de capa 1 que se insertará en la trama de señal es reducido, puede codificarse la información de capa 1 usando un esquema de codificación de corrección de errores según un modo corto de un esquema de codificación de corrección de errores tal como un esquema de codificación de LDPC.
Se entrelazan los bits de la información de capa 1 codificada con corrección de errores (S505). 25
Como codificación de corrección de errores, puede realizarse el primer proceso de codificación de corrección de errores o el segundo proceso de codificación de corrección de errores. Después, se realiza un primer entrelazado después de la primera codificación de corrección de errores y se realiza un segundo entrelazado después de la segunda codificación de corrección de errores. Como segunda codificación de corrección de errores, puede usarse un esquema de codificación de corrección de errores de LDPC. 30
Por ejemplo, se realiza la segunda etapa de codificación de corrección de errores añadiendo 0 a los datos de entrada con el fin de comprobar un número de los datos de entrada (acortamiento). Después de la segunda codificación de corrección de errores, se perfora una parte de los bits de paridad generados y se ajusta la tasa de código del esquema de segunda codificación de corrección de errores (perforación).
Los bits entrelazados de la información de capa 1 se disponen en un preámbulo de la trama de señal y las 35 PLP se disponen en la trama de señal (S507). La trama de señal puede incluir las PLP que se transmitirán a través de al menos un canal de RF.
La trama de señal se modula y transmite a través de al menos un canal de RF (S509).
Si se recibe la señal, la trama de señal transmitida en una banda de RF que incluye al menos un canal de RF se recibe desde un primer canal de RF (S511). 40
Se demodula la trama de señal de la señal recibida (S513).
Se analiza sintácticamente el preámbulo de la trama de señal que incluye la información de capa 1, y se emite la información de capa 1 (S515).
Se desentrelazan los bits de la información de capa 1 (S517).
Se decodifican los bits desentrelazados usando un esquema de decodificación de corrección de errores que 45 incluye el esquema de acortamiento y el esquema de perforación (S519). En esta etapa, por ejemplo, se desperforan los bits desentrelazados y se añade 0 según el esquema de codificación de corrección de errores. Los datos a los que se añade 0 se decodifican con corrección de errores y se elimina el 0 añadido.
Se analiza sintácticamente la trama de señal usando la información de capa 1 decodificada con corrección de errores y se obtienen las PLP a partir de la trama de señal (S521). 50
Mediante este proceso, puesto que la codificación de corrección de errores se realiza con respecto al preámbulo de la trama de señal mediante el que no puede obtenerse una ganancia de diversidad, es posible corregir un error de la información incluida en el preámbulo. Por consiguiente, es posible mejorar el rendimiento de recepción de la información incluida en el preámbulo preciso.
A continuación en el presente documento, se describirá una realización para usar de manera eficaz un 5 preámbulo de una trama de señal.
La figura 67 es una vista que muestra una estructura de un preámbulo de una trama de señal. El preámbulo de la trama de señal incluye una primera señal piloto P1 y una segunda señal piloto P2. La trama de señal puede incluir símbolos de datos que incluyen al menos una PLP. La primera señal piloto puede incluir información para identificar la trama de señal. La estructura de la primera señal piloto se describió anteriormente. 10
La segunda señal piloto puede incluir información de capa 1. La información de capa 1 puede incluir una señal de señalización previa de capa 1 (L1) y una señal de señalización posterior de capa 1 (L1). La señal de señalización previa de L1 puede incluir información para recibir y decodificar la señal de señalización posterior de L1 (por ejemplo, información acerca el procedimiento de modulación y el tamaño de la señal de señalización posterior de L1). 15
La señal de señalización posterior de L1 puede incluir información acerca planificación de PLP. Por ejemplo, la señal de señalización posterior de L1 incluye información que indica una ubicación en la que cualquier PLP se dispone en la trama de señal. La información acerca la señal de señalización posterior de L1 se describirá en detalle posteriormente.
La segunda señal piloto puede incluir una región de datos establecida por la información de capa 1 y una 20 región de datos restantes, que en el presente documento se denomina tercera región de datos (otros datos), en una región de información de capa 1. La tercera región de datos puede incluir datos de relleno con el fin de ajustarse al tamaño variable de la información de capa 1 establecida a un tamaño fijo o puede incluir una PLP para una transmisión de datos eficaz. El contenido relacionado con ello se describirá en detalle posteriormente.
La figura 68 es una vista que muestra una estructura de la segunda señal piloto P2. La segunda señal piloto 25 incluye una señal de señalización previa de L1, una señal de señalización posterior de L1 y una tercera región de datos.
La señal de señalización posterior de L1 puede incluir una parte estática que es una variable de una trama general, una parte configurable que es una variable de una supertrama y una parte dinámica que es una variable de una trama de señal. 30
La parte dinámica puede incluir la siguiente información.
Un campo frame_id indica un identificador de una trama de señal.
Un campo notif_size indica el tamaño de un mensaje de NOTIFICATION si la trama de señal incluye el mensaje de NOTIFICATION que indica un cambio de servicio y emergencia.
Un campo NUM_PLP indica el número de PLP incluidas en la trama de señal. 35
Un campo PLP_LOOP indica un bucle que incluye información detallada sobre PLP según el número de PLP, por ejemplo, información de la ubicación de las PLP. La información que puede incluirse en el campo PLP_LOOP se describirá ahora en detalle.
Un campo CRC_32 indica un código de comprobación de redundancia cíclica para recibir la información de capa 1 y realizar decodificación de corrección de errores. 40
La tercera región de datos de la región de información de capa 1 pueden ser datos de relleno. Sin embargo, puesto que la tercera región de datos de la información de capa 1 es una región restante, si se añaden los datos de relleno a la región restante, puede reducirse una tasa de transmisión de datos. Como alternativa, la tercera región de datos puede ser sobrecarga en transmisión de datos.
Por consiguiente, ahora se describirá una realización para transmitir PLP en la tercera región de datos. Si 45 las PLP se incluyen en la tercera región de datos, se describirá una realización para señalizar las PLP.
Por ejemplo, la información de capa 2 puede incluir información que describe un servicio suministrado por una PLP incluida en la trama de señal (por ejemplo, información de descripción de servicio tal como información de PSI/SI). La información de capa 2 puede estar incluida en todas las tramas de señal como una PLP común. Esta PLP puede denominarse PLP común (PLPO).
La tercera región de datos de la información de capa 1 puede transmitir la PLP común. Como alternativa, se codifican con corrección de errores individualmente flujos de transporte para transmitir servicios y pueden incluirse PLP de datos correlacionados con símbolos en la tercera región de datos de la información de capa 1.
La tercera región de datos de la información de capa 1 puede incluir una PLP común o una PLP de datos. 5 Si no puede incluirse toda la PLP común o PLP de datos en la tercera región de datos, los datos consecutivos a la PLP común o PLP de datos se ubican en una carga útil de la trama de señal.
Como se describió anteriormente, el PLP_LOOP puede incluir información de ubicación de las PLP en cada trama de señal si las PLP se asignan a al menos una trama de señal. En este momento, el orden de las PLP identificadas en el bucle puede ser diferente del orden de las PLP dispuestas en la trama de señal. 10
El PLP_LOOP incluye identificadores de PLP PLP_ID incluidos en la trama de señal que se identifica actualmente. Además, el PLP_LOOP puede incluir información de dirección inicial de PLP PLP_START que indica las ubicaciones iniciales de las PLP de la trama de señal con respecto a los identificadores de PLP.
Por ejemplo, la dirección inicial de PLP puede representarse por un número de célula (portadora) incluido en un símbolo de OFDM. Si se señaliza la dirección de la PLP de datos o la PLP común incluida en la tercera región 15 de datos, puede señalizarse una ubicación inicial de la PLP común o la PLP de datos de los números de célula incluidos en un último símbolo de OFDM de la tercera región de datos como la dirección inicial de PLP.
Por consiguiente, si se transmite la tercera región de datos en la que se rellenan datos de relleno, una primera célula de una carga útil siempre pasa a ser la dirección inicial de PLP. Sin embargo, si la PLP común o la PLP de datos se ubica en la tercera región de datos de la información de capa 1, una primera célula de un último 20 símbolo de OFDM de la segunda señal piloto puede fijarse a un 0 de dirección. Por consiguiente, si la PLP común o la PLP de datos se incluye en la tercera región de datos de la información de capa 1, puede señalizarse la ubicación de la PLP común o la PLP de datos como la dirección inicial de PLP de la parte dinámica de la señalización posterior de L1.
Como se describió anteriormente, puesto que la señalización previa de L1 incluye información acerca del 25 tamaño de la señalización posterior de L1, el receptor puede conocer una ubicación final de la señalización posterior de L1. El receptor puede conocer la ubicación inicial de la PLP común o la PLP de datos consecutiva a la información de capa 1 establecida usando la dirección inicial de PLP PLP_START de la parte dinámica de la información de capa 1. Por consiguiente, es posible transmitir datos de manera eficaz sin los datos de relleno en la segunda señal piloto. 30
El aparato para transmitir y recibir la segunda señal piloto se describirá con referencia a los dibujos descritos anteriormente.
Con referencia a la figura 62, el generador 1301 de información puede fijar el número de la célula que inicia la PLP de datos o la PLP común de los números de célula del símbolo de OFDM de la tercera región de datos en la dirección inicial de PLP de la parte dinámica aplicada a la trama de señal de la segunda señal piloto. 35
Si la PLP ubicada en la tercera región de datos de la información de capa 1 establecida es la PLP de datos, el analizador 130 sintáctico de tramas dispone al menos una PLP emitida desde el modulador 120 de codificación para su ubicación en la tercera región de datos de la información de capa 1.
Como alternativa, si la PLP ubicada en la tercera región de datos de la información de capa 1es la PLP común, el analizador 130 sintáctico de tramas dispone la PLP común emitida desde el codificador 1303 de 40 información en la tercera región de datos de la información de capa 1 en la trama de señal.
Los moduladores 150a y 150r incluyen la PLP en la tercera región de datos de la segunda señal piloto y modulan la trama de señal que incluye la dirección inicial de la PLP en la parte dinámica de la información de capa 1.
Los procesadores 160a y 160r analógicos transmiten la trama modulada a través del canal de RF. 45
Los demás bloques incluidos en el aparato de transmisión se describieron anteriormente con referencia a las figuras 4 y 62.
Con referencia a la figura 64, el analizador 240 sintáctico de tramas analiza sintácticamente la segunda señal piloto y emite la señal analizada sintácticamente al decodificador 2401 de información. El decodificador 2401 de información decodifica información de capa 1 de la segunda señal piloto y obtiene la dirección inicial de la PLP de datos o la PLP común incluida en la tercera región de datos de la segunda señal piloto a partir de la parte dinámica de información de capa 1.
Si el extractor 2403 de información extrae la dirección inicial, el analizador 240 sintáctico de tramas analiza sintácticamente la PLP de datos o la PLP común incluida en la tercera región de datos de información de capa 1 a 5 partir de la trama de señal. El demodulador 250 de decodificación decodifica la PLP de datos o la PLP común y emite la PLP decodificada como información de descripción de servicio tal como PSI/SI o el flujo de transporte.
La figura 69 es un diagrama de flujo que ilustra una realización de un procedimiento para transmitir y recibir una señal.
Se genera una segunda señal piloto que incluye una tercera región de datos, que es una región restante de 10 una región de información de capa 1 en la que se asigna información de capa 1 (S531). La parte dinámica de la información de capa 1 de la segunda señal piloto puede incluir una dirección inicial de PLP de una PLP que va a incluirse en la segunda señal piloto. Como alternativa, un tamaño de información de señalización posterior de capa 1 puede fijarse en la información de señalización previa de capa 1 en la segunda señal piloto, y cuando se reciba la señal, un receptor puede buscar una dirección inicial de PLP en la tercera región de datos usando el tamaño de 15 información de señalización posterior de capa 1.
La segunda señal piloto generada se dispone en un preámbulo de una trama de señal y se dispone una PLP en la tercera región de datos y una región de símbolos de datos de la trama de señal (S533).
La trama de señal se modula y transmite a través de al menos un canal de RF (S535).
En un caso en el que un receptor recibe la señal de RF, una señal se recibe desde un canal de RF 20 específico (S541).
Se demodula la señal recibida (S543).
Se analiza sintácticamente una trama de señal de la señal recibida (S545). La información de capa 1 incluye información de señalización previa e información de señalización posterior, y la información de señalización previa incluye un tamaño de la información de señalización posterior y la información de señalización posterior 25 incluye una dirección inicial de la PLP. La dirección inicial de la PLP es el número de una célula incluida en un último símbolo de OFDM para la información de capa 1.
Se adquiere la PLP ubicada en la tercera región de datos de la trama de señal (S547). Se obtiene la PLP usando al menos uno de un tamaño de la información de señalización posterior y una dirección inicial de la PLP.
Se obtiene un flujo de transporte a partir de la PLP (S549). 30
Por consiguiente, puesto que la PLP se transmite a través del preámbulo de la trama de señal, es posible usar de manera eficaz la trama de señal y señalizar la ubicación de la PLP incluida en el preámbulo a través de la información de capa 1 del preámbulo.
Resultará evidente para los expertos en la técnica que pueden realizarse diversas modificaciones y variaciones en la presente invención sin apartarse del alcance de la invención. Por tanto, se pretende que la 35 presente invención cubra las modificaciones y variaciones de esta invención siempre que se encuentren dentro del alcance de las reivindicaciones adjuntas.

Claims (12)

  1. REIVINDICACIONES
    1. Un procedimiento de transmisión de una señal de difusión, comprendiendo el procedimiento:
    codificar datos de señalización de capa 1, L1, para señalizar datos de tubería de capa física, PLP;
    codificar los datos de PLP que suministra un servicio;
    construir una trama de señal que incluye un preámbulo y una carga útil, incluyendo el preámbulo 5 los datos de señalización de L1 codificados, en el que los datos de PLP codificados están incluidos en el preámbulo y la carga útil;
    transmitir la señal de difusión incluyendo la trama de señal.
  2. 2. El procedimiento según la reivindicación 1, en el que los datos de señalización de capa 1, L1, incluyen información de señalización previa de L1 para señalizar información de señalización posterior de L1, y la 10 información de señalización posterior de L1 para señalizar una PLP en la trama de señal.
  3. 3. El procedimiento según la reivindicación 2, en el que la información de señalización posterior de L1 incluye un parámetro dinámico, y el parámetro dinámico incluye información de identificación de trama para identificar la trama de señal.
  4. 4. El procedimiento según la reivindicación 3, en el que el parámetro dinámico incluye un bucle de PLP en el 15 que se proporciona información correspondiente a PLP en la trama de señal.
  5. 5. Un procedimiento de recepción de una señal de difusión, comprendiendo el procedimiento:
    recibir la señal de difusión que incluye una trama de señal,
    en el que la trama de señal incluye un preámbulo y una carga útil, y el preámbulo incluye datos de señalización de capa 1, L1, para señalizar datos de tubería de capa física, PLP, y en el que los 20 datos de PLP que suministra un servicio están incluidos en el preámbulo y la carga útil;
    demodular la señal de difusión mediante un procedimiento de multiplexación por división de frecuencia ortogonal OFDM;
    decodificar la señal de difusión demodulada; y obtener los datos de PLP a partir de la trama de señal usando los datos de señalización de L1. 25
  6. 6. El procedimiento según la reivindicación 5, en el que los datos de señalización de capa 1, L1, incluyen información de señalización previa de L1 para señalizar información de señalización posterior de L1, y la información de señalización posterior de L1 para señalizar una PLP en la trama de señal.
  7. 7. El procedimiento según la reivindicación 6, en el que la información de señalización posterior de L1 incluye un parámetro dinámico y el parámetro dinámico incluye información de identificación de trama para 30 identificar la trama de señal.
  8. 8. El procedimiento según la reivindicación 7, en el que el parámetro dinámico incluye un bucle de PLP en el que se proporciona información correspondiente a PLP en la trama de señal.
  9. 9. Un aparato para transmitir una señal de difusión, comprendiendo el aparato:
    medios para codificar datos de señalización de capa 1, L1, para señalizar datos de tubería de capa 35 física, PLP;
    medios para codificar los datos de PLP que suministran un servicio;
    medios para construir una trama de señal que incluye un preámbulo y una carga útil, incluyendo el preámbulo los datos de señalización de L1 codificados, en el que los datos de PLP codificados están incluidos en el preámbulo y la carga útil; 40
    medios para transmitir la señal de difusión incluyendo la trama de señal.
  10. 10. El aparato según la reivindicación 9, en el que los datos de señalización de capa 1, L1, incluyen información de señalización previa de L1 para señalizar información de señalización posterior de L1, y la información de señalización posterior de L1 para señalizar una PLP en la trama de señal.
  11. 11. Un aparato para recibir una señal de difusión, comprendiendo el aparato:
    medios para recibir la señal de difusión que incluye una trama de señal,
    en el que la trama de señal incluye un preámbulo y una carga útil, y el preámbulo incluye datos de señalización de capa 1, L1, para señalizar datos de tubería de capa física, PLP, y en el que los datos de PLP que suministran un servicio están incluidos en el preámbulo y la carga útil; 5
    medios para demodular la señal de difusión mediante un procedimiento de multiplexación por división de frecuencia ortogonal OFDM;
    medios para decodificar la señal de difusión demodulada; y medios para obtener los datos de PLP a partir de la trama de señal usando los datos de señalización de L1.
  12. 12. El aparato según la reivindicación 11, en el que los datos de señalización de capa 1, L1, incluyen 10 información de señalización previa de L1 para señalizar información de señalización posterior de L1, y la información de señalización posterior de L1 para señalizar una PLP en la trama de señal.
ES09178373T 2008-02-04 2008-12-19 Aparato para transmitir y recibir una señal y procedimiento para transmitir y recibir una señal. Active ES2353578T3 (es)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US2582308P 2008-02-04 2008-02-04
US25823P 2008-02-04
KR20080127315 2008-12-15

Publications (1)

Publication Number Publication Date
ES2353578T3 true ES2353578T3 (es) 2011-03-03

Family

ID=43596949

Family Applications (1)

Application Number Title Priority Date Filing Date
ES09178373T Active ES2353578T3 (es) 2008-02-04 2008-12-19 Aparato para transmitir y recibir una señal y procedimiento para transmitir y recibir una señal.

Country Status (2)

Country Link
KR (6) KR20140001148U (es)
ES (1) ES2353578T3 (es)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102206538B1 (ko) * 2013-09-27 2021-01-22 삼성전자주식회사 송신 장치, 수신 장치 및 그 제어 방법
WO2015190695A1 (ko) 2014-06-10 2015-12-17 엘지전자 주식회사 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법
JP6367472B2 (ja) * 2014-08-21 2018-08-01 エルジー エレクトロニクス インコーポレイティド 放送信号送信装置、放送信号受信装置、放送信号送信方法、及び放送信号受信方法
JP6615879B2 (ja) 2014-12-31 2019-12-04 エルジー エレクトロニクス インコーポレイティド 放送信号送信装置、放送信号受信装置、放送信号送信方法及び放送信号受信方法
WO2016122060A1 (ko) 2015-01-27 2016-08-04 엘지전자 주식회사 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법
CN112217607B (zh) 2015-03-02 2024-02-23 三星电子株式会社 发送方法和接收方法
KR102326036B1 (ko) 2015-03-02 2021-11-12 삼성전자주식회사 송신 장치 및 그의 쇼트닝 방법
KR101833041B1 (ko) 2015-06-09 2018-02-27 삼성전자주식회사 예약 톤 설계 방법 및 톤 예약 방식을 이용하여 papr 저감을 수행하는 송신기
WO2016200186A1 (en) 2015-06-09 2016-12-15 Samsung Electronics Co., Ltd. Method for determining reserved tones and transmitter for performing papr reduction using tone reservation
WO2016203750A1 (ja) * 2015-06-19 2016-12-22 パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカ 送信方法、受信方法、送信装置、及び受信装置
JP2017011689A (ja) * 2015-06-19 2017-01-12 パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカＰａｎａｓｏｎｉｃ Ｉｎｔｅｌｌｅｃｔｕａｌ Ｐｒｏｐｅｒｔｙ Ｃｏｒｐｏｒａｔｉｏｎ ｏｆ Ａｍｅｒｉｃａ 送信方法、受信方法、送信装置、及び受信装置
CA194672S (en) * 2019-10-28 2022-05-04 Nipro Corp Culture container

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050103099A (ko) * 2004-04-24 2005-10-27 삼성전자주식회사 이동통신 시스템에서 방송 서비스 제공 장치 및 방법
ES2439548T3 (es) * 2004-12-23 2014-01-23 Electronics And Telecommunications Research Institute Aparato para transmitir y recibir datos para proporcionar una comunicación de datos de alta velocidad y método para ello

Also Published As

Publication number Publication date
KR20160006151A (ko) 2016-01-18
KR101634196B1 (ko) 2016-06-28
KR20150005872A (ko) 2015-01-15
KR101580166B1 (ko) 2016-01-04
KR20150063994A (ko) 2015-06-10
KR101596849B1 (ko) 2016-02-23
KR20140001148U (ko) 2014-02-24
KR20140061326A (ko) 2014-05-21
KR101759949B1 (ko) 2017-07-20
KR20160076509A (ko) 2016-06-30
KR101580164B1 (ko) 2015-12-24

Similar Documents

Publication Publication Date Title
ES2462546T3 (es) Método de corrección de errores para transmitir y recibir una señal y aparato correspondiente
ES2388237T3 (es) Método y aparato para transmitir una señal
ES2353578T3 (es) Aparato para transmitir y recibir una señal y procedimiento para transmitir y recibir una señal.
ES2373030T3 (es) Aparato para transmitir y recibir una señal y método para transmitir y recibir una señal.
ES2379625T3 (es) Aparato y método para transmitir y recibir una señal
ES2388382T3 (es) Aparato para transmitir y recibir una señal y un método para transmitir y recibir una señal
ES2375099T3 (es) Aparato y método para transmitir y recibir una señal de difusión ofdm.
ES2382887T3 (es) Aparato para transmitir y recibir una señal y método para transmitir y recibir una señal
ES2388561T3 (es) Aparato para transmitir y recibir una señal y método para transmitir y recibir una señal
ES2388599T3 (es) Aparato para transmitir y recibir una señal y método para transmitir y recibir una señal