KR101759949B1 - 신호 송수신 방법 및 신호 송수신 장치 - Google Patents
신호 송수신 방법 및 신호 송수신 장치 Download PDFInfo
- Publication number
- KR101759949B1 KR101759949B1 KR1020160076845A KR20160076845A KR101759949B1 KR 101759949 B1 KR101759949 B1 KR 101759949B1 KR 1020160076845 A KR1020160076845 A KR 1020160076845A KR 20160076845 A KR20160076845 A KR 20160076845A KR 101759949 B1 KR101759949 B1 KR 101759949B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- symbol
- data
- service data
- broadcast service
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2626—Arrangements specific to the transmitter only
- H04L27/2627—Modulators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B7/00—Radio transmission systems, i.e. using radiation field
- H04B7/02—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas
- H04B7/04—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0071—Use of interleaving
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2647—Arrangements specific to the receiver only
- H04L27/2655—Synchronisation arrangements
- H04L27/2668—Details of algorithms
- H04L27/2673—Details of algorithms characterised by synchronisation parameters
- H04L27/2675—Pilot or known symbols
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
- H04L27/3405—Modifications of the signal space to increase the efficiency of transmission, e.g. reduction of the bit error rate, bandwidth, or average power
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
- H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
- H04N21/231—Content storage operation, e.g. caching movies for short term storage, replicating data over plural servers, prioritizing data for deletion
- H04N21/2312—Data placement on disk arrays
- H04N21/2315—Data placement on disk arrays using interleaving
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Multimedia (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
본 발명의 일 실시예에 따른 신호 송신 장치는 제 1 방송 서비스 데이터를 QAM 매핑하는 제 1 매퍼, 제 2 방송 서비스 데이터를 QAM 매핑하는 제 2 매퍼, 매핑된 제 1 방송 서비스 데이터 및 매핑된 제 2 방송 서비스 데이터를 결합하는 결합부, 결합된 데이터를 타임 인터리빙하는 타임 인터리버, 타임 인터리빙된 데이터를 포함하는 신호 프레임을 생성하는 프레임 빌더, 생성된 신호 프레임 내의 데이터를 OFDM (Orthogoanl Frequency Divison Multiplexing) 방식에 따라 변조하는 변조부 및 변조된 데이터를 포함하는 방송 신호를 전송하는 전송부를 포함할 수 있다.
Description
본 발명은 신호 송수신 방법 및 신호 송수신 장치에 관한 것으로서, 더욱 자세하게는 데이터 전송 효율을 높일 수 있는 신호 송수신 방법 및 송수신 장치에 관한 것이다.
사용자는 디지털 방송(Digital Broadcasting) 기술의 발전으로 인해 HD(High Definition)급의 동영상을 수신할 수 있게 되었고, 압축 알고리즘의 계속적인 발전과 하드웨어의 고성능화에 의해 앞으로 더 나은 환경을 접하게 될 것이다. 디지털 텔레비전(DTV)은 디지털 방송신호를 수신하여 영상, 음성과 더불어 다양한 부가 서비스를 사용자에게 제공할 수 있다.
디지털 방송의 보급과 더불어 더 나은 영상, 음향 등과 같은 서비스에 대한 요구가 증가하고 있고, 사용자가 원하는 데이터의 크기나 방송 채널의 수가 점차 커지고 있다.
본 발명의 목적은 데이터 전송율을 높일 수 있는 신호 송수신 방법 및 신호 송수신 장치를 제공하는 것이다.
본 발명의 다른 목적은 서비스를 구성하는 비트의 에러 정정 능력을 높일 수 있는 신호 송수신 방법 및 신호 송수신 장치를 제공하는 것이다.
본 발명의 다른 목적은 신호 프레임을 정확히 식별하고, 신호 프레임의 검출 오류를 줄일 수 있는 신호 송수신 방법 및 신호 송수신 장치를 제공하는 것이다.
상술한 문제점을 해결하기 위하여, 본 발명의 일 실시예에 따른 방송 신호 송신 방법은, 제 1 방송 서비스 데이터를 QAM 매핑하는 단계, 제 2 방송 서비스 데이터를 QAM 매핑하는 단계, 상기 매핑된 제 1 방송 서비스 데이터 및 상기 매핑된 제 2 방송 서비스 데이터를 결합하는 단계, 상기 결합된 데이터를 타임 인터리빙하는 단계, 상기 타임 인터리빙된 데이터를 포함하는 신호 프레임을 생성하는 단계, 상기 생성된 신호 프레임 내의 데이터를 OFDM (Orthogoanl Frequency Divison Multiplexing) 방식에 따라 변조하는 단계 및 상기 변조된 데이터를 포함하는 방송 신호를 전송하는 단계로서, 제 1 파일럿 신호는 상기 신호 프레임의 앞 부분에 위치하고, 상기 제 1 파일럿 신호는 유효 부분, 제 1 부분 및 제 2 부분을 포함하고, 상기 제 1 부분 및 상기 제 2 부분은 상기 유효 부분의 일부분을 기반으로 생성되는 것을 포함할 수 있다.
본 발명의 신호 송수신 방법 및 신호 송수신 장치에 따르면, 데이터 전송율을 높인 신호 송수신이 가능하다.
본 발명의 신호 송수신 방법 및 신호 송수신 장치에 따르면 서비스를 구성하는 비트의 에러 정정 능력을 높일 수 있다.
본 발명의 신호 송수신 방법 및 신호 송수신 장치에 따르면 신호 프레임을 정확히 식별하고, 신호 프레임의 검출 오류를 줄일 수 있다.
도 1은 서비스를 전송하는 신호 프레임을 예시한 도면
도 2는 위의 신호 프레임 중 제 1 파일럿 신호(P1)의 구조를 예시한 도면
도 3은 시그널링 윈도우를 예시한 도면
도 4는 신호 송신 장치의 일 실시예를 개략적으로 예시한 도면
도 5는 입력 프로세서(110)의 실시예를 나타낸 도면
도 6은 코딩변조부의 실시예를 나타낸 도면
도 7은 프레임 빌더의 실시예를 나타낸 도면
도 8은 매퍼(131a,131b)가 하이브리드 심볼 매핑할 경우, 심볼의 비율의 제 1 예를 예시한 도면
도 9는 매퍼(131a,131b)가 하이브리드 심볼 매핑할 경우, 심볼의 비율의 제 2 예를 예시한 도면
도 10은 LDPC normal모드에서 심볼 매핑 방식에 따른 심볼의 개수와 각 셀 워드 당 비트 수를 예시한 도면
도 11은 LPDC normal 모드에서 심볼 매핑 방식에 따른 심볼의 개수를 나타낸 다른 예를 나타낸 도면
도 12 는 LPDC normal 모드에서 심볼 매핑 방식에 따른 심볼의 개수를 나타낸 또 다른 예를 나타낸 도면
도 13은 LDPC short 모드에서 심볼 매핑 방식에 따른 심볼의 개수를 나타낸 도면
도 14는 LDPC short 모드에서 심볼 매핑 방식에 따른 심볼의 개수를 나타낸 예를 예시한 도면
도 15는 LDPC short 모드에서 심볼 매핑 방식에 따른 심볼의 개수를 나타낸 또 다른 예를 나타낸 도면
도 16은 도 7에서 예시한 심볼 매퍼(131a,131b)의 실시예를 나타낸 도면
도 17은 심볼 매퍼 131a and 131b의 다른 예를 나타낸 도면
도 18은 심볼 매퍼의 다른 실시예를 나타낸 도면
도 19는 심볼 매퍼 131a and 131b의 또 다른 예를 나타낸 도면
도 20은 비트 인터리버(1312a, 1312b)의 비트를 인터리빙하는 개념을 예시한 도면
도 21은 비트 인터리버가 인터리빙하는 다른 실시예를 나타낸 도면
도 22는 심볼 매핑 방식에 따라 비트 인터리빙에 사용되는 오프셋을 예시한 도면
도 23은 심볼 매퍼(1315a, 1315b)의 타입에 따라 비트 인터리버(1312a, 1312b)의 메모리의 row와 column의 개수의 제 1 예를 나타낸 도면
도 24는 는 심볼 매퍼(1315a, 1315b)의 타입에 따라 비트 인터리버(1312a, 1312b)의 메모리의 row와 column의 개수의 제 2 예를 나타낸 도면
도 25는 비트 인터리버가 인터리빙하는 다른 실시예를 개념적으로 나타낸 도면
도 26은 비트 인터리빙의 또 다른 실시예를 나타낸 도면
도 27은 비트 인터리빙의 또 다른 실시예를 나타낸 도면
도 28은 비트 인터리빙의 다른 실시예를 나타낸 도면
도 29는 디먹스(1313a, 1313b)의 입력 비트들을 역다중화하는 개념을 예시한 도면
도 30는 디먹스가 입력된 스트림을 역다중화하는 일 실시예를 나타낸 도면
도 31은 역다중화 타입을 심볼 매핑 방식에 따라 예를 나타낸 도면
도 32는 역다중화 타입에 따라 입력 비트 스트림을 역다중화하는 실시예를 나타낸 도면
도 33은 심볼 매핑 방식과 에러 정정 부호화의 코드레잇에 따라 가능한 역다중화 타입을 예시한 도면
도 34는 위에서 예시한 역다중화 방식을 수식으로 나타낸 예를 나타낸 도면
도 35는 심볼 매퍼가 심볼 매핑하는 예를 나타낸 도면
도 36은 다중경로신호부호부의 실시예를 나타낸 도면
도 37은 변조부의 실시예를 나타낸 도면
도 38은 아날로그 프로세서(160)의 실시예를 나타낸 도면
도 39는 신호 프레임을 수신할 수 있는 신호 수신 장치의 실시예를 나타낸 도면
도 40은 신호 수신부의 실시예를 나타낸 도면
도 41은 복조부의 실시예를 나타낸 도면
도 42은 다중경로신호복호부를 예시한 도면
도 43는 프레임파서의 실시예는 나타낸 도면
도 44는 심볼디맵퍼(247a, 247p)의 실시예를 나타낸 도면
도 45는 심볼 디맵퍼 247a and 247p 의 다른 실시예를 나타낸 도면
도 46은 심볼디맵퍼(247a, 247p)의 다른 실시예를 나타낸 도면
도 47은 심볼 디맵퍼 247a and 247p의 또 다른 실시예를 나타낸
도 48은 역다중화된 서브 스트림을 다중화하는 실시예를 나타낸 도면
도 49는 디코딩복조부의 실시예를 나타낸 도면
도 50은 출력프로세서(output processor)의 실시예를 나타낸 도면
도 51은 신호 프레임을 전송하는 신호 송신 장치의 다른 일 실시예를 나타낸 도면
도 52는 예시한 신호 프레임을 수신할 수 있는 신호 수신 장치의 다른 일 실시예를 개시한 도면
도 53은 제 1파일럿 신호의 구조에 대한 실시예를 나타낸 도면
도 54는 도 53에서 예시한 프리엠블 신호를 검출하고, 타이밍 오프셋과 주파수 오프셋을 추정하는 실시예를 나타낸 도면
도 55는 제 1파일럿 신호의 구조에 대한 다른 실시예를 나타낸 도면
도 56은 도 55에서 예시한 제 1 파일럿 신호를 검출하고, 그 검출 결과를 이용하여 타이밍 오프셋과 주파수 오프셋을 추정하는 실시예를 나타낸 도면
도 57은 도 55에서 예시한 제 1 파일럿 신호를 검출하고, 그 검출 결과를 이용하여 타이밍 오프셋과 주파수 오프셋을 측정하는 다른 실시예를 나타낸 도면
도 58은 신호 송신 방법의 일 실시예를 나타낸 도면
도 59은 신호 수신 방법의 일 실시예를 나타낸 도면
도 60는 복조 과정에서 제 1 파일럿 신호을 식별하여 오프셋을 추정하는 실시예를 예시한 흐름도
도 61은 신호 송수신 방법의 다른 일 실시예를 나타낸 도면
도 62는 신호 송신 장치의 다른 실시예를 나타낸 도면
도 63은 정보 코딩부 1303의 실시예를 예시한 도면
도 64는 신호 수신 장치의 다른 실시예를 개시한 도면
도 65는 레이어 1 정보 및 레이어 2 정보를 복호화하는 구체적인 실시예를 개시한 도면
도 66은 신호 송수신 방법의 실시예를 개시한 도면
도 67은 신호 프레임의 프리엠블을 구조를 예시한 도면
도 68은 신호 프레임의 프리엠블을 다른 구조를 예시한 도면
도 69는 신호 송수신 방법의 실시예를 개시한 도면
도 2는 위의 신호 프레임 중 제 1 파일럿 신호(P1)의 구조를 예시한 도면
도 3은 시그널링 윈도우를 예시한 도면
도 4는 신호 송신 장치의 일 실시예를 개략적으로 예시한 도면
도 5는 입력 프로세서(110)의 실시예를 나타낸 도면
도 6은 코딩변조부의 실시예를 나타낸 도면
도 7은 프레임 빌더의 실시예를 나타낸 도면
도 8은 매퍼(131a,131b)가 하이브리드 심볼 매핑할 경우, 심볼의 비율의 제 1 예를 예시한 도면
도 9는 매퍼(131a,131b)가 하이브리드 심볼 매핑할 경우, 심볼의 비율의 제 2 예를 예시한 도면
도 10은 LDPC normal모드에서 심볼 매핑 방식에 따른 심볼의 개수와 각 셀 워드 당 비트 수를 예시한 도면
도 11은 LPDC normal 모드에서 심볼 매핑 방식에 따른 심볼의 개수를 나타낸 다른 예를 나타낸 도면
도 12 는 LPDC normal 모드에서 심볼 매핑 방식에 따른 심볼의 개수를 나타낸 또 다른 예를 나타낸 도면
도 13은 LDPC short 모드에서 심볼 매핑 방식에 따른 심볼의 개수를 나타낸 도면
도 14는 LDPC short 모드에서 심볼 매핑 방식에 따른 심볼의 개수를 나타낸 예를 예시한 도면
도 15는 LDPC short 모드에서 심볼 매핑 방식에 따른 심볼의 개수를 나타낸 또 다른 예를 나타낸 도면
도 16은 도 7에서 예시한 심볼 매퍼(131a,131b)의 실시예를 나타낸 도면
도 17은 심볼 매퍼 131a and 131b의 다른 예를 나타낸 도면
도 18은 심볼 매퍼의 다른 실시예를 나타낸 도면
도 19는 심볼 매퍼 131a and 131b의 또 다른 예를 나타낸 도면
도 20은 비트 인터리버(1312a, 1312b)의 비트를 인터리빙하는 개념을 예시한 도면
도 21은 비트 인터리버가 인터리빙하는 다른 실시예를 나타낸 도면
도 22는 심볼 매핑 방식에 따라 비트 인터리빙에 사용되는 오프셋을 예시한 도면
도 23은 심볼 매퍼(1315a, 1315b)의 타입에 따라 비트 인터리버(1312a, 1312b)의 메모리의 row와 column의 개수의 제 1 예를 나타낸 도면
도 24는 는 심볼 매퍼(1315a, 1315b)의 타입에 따라 비트 인터리버(1312a, 1312b)의 메모리의 row와 column의 개수의 제 2 예를 나타낸 도면
도 25는 비트 인터리버가 인터리빙하는 다른 실시예를 개념적으로 나타낸 도면
도 26은 비트 인터리빙의 또 다른 실시예를 나타낸 도면
도 27은 비트 인터리빙의 또 다른 실시예를 나타낸 도면
도 28은 비트 인터리빙의 다른 실시예를 나타낸 도면
도 29는 디먹스(1313a, 1313b)의 입력 비트들을 역다중화하는 개념을 예시한 도면
도 30는 디먹스가 입력된 스트림을 역다중화하는 일 실시예를 나타낸 도면
도 31은 역다중화 타입을 심볼 매핑 방식에 따라 예를 나타낸 도면
도 32는 역다중화 타입에 따라 입력 비트 스트림을 역다중화하는 실시예를 나타낸 도면
도 33은 심볼 매핑 방식과 에러 정정 부호화의 코드레잇에 따라 가능한 역다중화 타입을 예시한 도면
도 34는 위에서 예시한 역다중화 방식을 수식으로 나타낸 예를 나타낸 도면
도 35는 심볼 매퍼가 심볼 매핑하는 예를 나타낸 도면
도 36은 다중경로신호부호부의 실시예를 나타낸 도면
도 37은 변조부의 실시예를 나타낸 도면
도 38은 아날로그 프로세서(160)의 실시예를 나타낸 도면
도 39는 신호 프레임을 수신할 수 있는 신호 수신 장치의 실시예를 나타낸 도면
도 40은 신호 수신부의 실시예를 나타낸 도면
도 41은 복조부의 실시예를 나타낸 도면
도 42은 다중경로신호복호부를 예시한 도면
도 43는 프레임파서의 실시예는 나타낸 도면
도 44는 심볼디맵퍼(247a, 247p)의 실시예를 나타낸 도면
도 45는 심볼 디맵퍼 247a and 247p 의 다른 실시예를 나타낸 도면
도 46은 심볼디맵퍼(247a, 247p)의 다른 실시예를 나타낸 도면
도 47은 심볼 디맵퍼 247a and 247p의 또 다른 실시예를 나타낸
도 48은 역다중화된 서브 스트림을 다중화하는 실시예를 나타낸 도면
도 49는 디코딩복조부의 실시예를 나타낸 도면
도 50은 출력프로세서(output processor)의 실시예를 나타낸 도면
도 51은 신호 프레임을 전송하는 신호 송신 장치의 다른 일 실시예를 나타낸 도면
도 52는 예시한 신호 프레임을 수신할 수 있는 신호 수신 장치의 다른 일 실시예를 개시한 도면
도 53은 제 1파일럿 신호의 구조에 대한 실시예를 나타낸 도면
도 54는 도 53에서 예시한 프리엠블 신호를 검출하고, 타이밍 오프셋과 주파수 오프셋을 추정하는 실시예를 나타낸 도면
도 55는 제 1파일럿 신호의 구조에 대한 다른 실시예를 나타낸 도면
도 56은 도 55에서 예시한 제 1 파일럿 신호를 검출하고, 그 검출 결과를 이용하여 타이밍 오프셋과 주파수 오프셋을 추정하는 실시예를 나타낸 도면
도 57은 도 55에서 예시한 제 1 파일럿 신호를 검출하고, 그 검출 결과를 이용하여 타이밍 오프셋과 주파수 오프셋을 측정하는 다른 실시예를 나타낸 도면
도 58은 신호 송신 방법의 일 실시예를 나타낸 도면
도 59은 신호 수신 방법의 일 실시예를 나타낸 도면
도 60는 복조 과정에서 제 1 파일럿 신호을 식별하여 오프셋을 추정하는 실시예를 예시한 흐름도
도 61은 신호 송수신 방법의 다른 일 실시예를 나타낸 도면
도 62는 신호 송신 장치의 다른 실시예를 나타낸 도면
도 63은 정보 코딩부 1303의 실시예를 예시한 도면
도 64는 신호 수신 장치의 다른 실시예를 개시한 도면
도 65는 레이어 1 정보 및 레이어 2 정보를 복호화하는 구체적인 실시예를 개시한 도면
도 66은 신호 송수신 방법의 실시예를 개시한 도면
도 67은 신호 프레임의 프리엠블을 구조를 예시한 도면
도 68은 신호 프레임의 프리엠블을 다른 구조를 예시한 도면
도 69는 신호 송수신 방법의 실시예를 개시한 도면
이하에서 서비스는 신호 송수신 장치를 이용하여 전송할 수 있는 방송 콘텐츠나 그 콘텐츠 제공 자체를 의미한다.
본 발명에 따른 신호 송수신 장치의 실시예를 개시하기 이전에 본 발명의 설명을 용이하게 하게 위해 본 발명의 신호 송수신 장치의 실시예에 의해 송수신되는 신호 프레임을 예시한다.
도 1은 서비스를 전송하는 신호 프레임을 예시한 도면이다.
이 도면에 예시한 신호 프레임은 오디오/비디오 스트림을 포함하는 방송 서비스를 전송하는 신호 프레임의 예로서, 여기서 하나의 서비스는 시간과 주파수 채널 상에서 다중화되어 전송된다. 이러한 신호 프레임 전송 기법을 타임-프리퀀시 슬라이싱(time-frequency slicing; TFS) 기법이라고 한다. 하나의 적어도 하나의 RF 대역에 전송함으로써, 신호 송신 장치는 보다 많은 서비스를 효율적으로 전송할 수 있는 statistical multiplexing gain을 얻을 수 있다. 그리고 신호 송수신 장치는 하나의 서비스를 다수의 RF 채널로 송수신할 경우 frequency diversity gain을 얻을 수 있다.
이 예는 RF 1, RF 2, RF 3, RF 4 대역에 서비스 1, 2, 3을 전송한다. RF 대역의 수와 서비스의 수는 일 예이다. P1, P2로 표시한 2개 종류의 레퍼런스 신호(제 1 파일럿 신호(P1), 제 2 파일럿 신호(P2)로 각각 호칭)가 신호 프레임의 시작 부분에 위치한다. 예를 들어 RF 1에서는 제 1 파일럿 신호(P1), 제 2 파일럿 신호(P2)가 시작 부분에 위치하고, 시간에 따라 서비스 1에 관련된 3개의 슬롯(slot), 서비스 2에 관련된 2개의 슬롯, 서비스 3에 관련된 1개의 슬롯이 위치한다. 서비스 3에 관련된 1개의 슬롯 이후의 슬롯들(4 부터 17)에도 다른 서비스에 관련된 슬롯이 위치할 수 있다.
RF 2 대역의 신호는 제 1 파일럿 신호(P1), 제 2 파일럿 신호(P2), 13부터 17으로 표시한 슬롯이 위치한다. 그리고, 서비스 1에 관련된 슬롯이 3개, 서비스 2에 관련된 슬롯 2개, 서비스 3에 관련된 슬롯이 위치한다.
마찬가지로 RF 3 대역과 RF 4 대역에도 동일한 서비스 1, 서비스 2, 서비스 3이 다중화되어 타임 프리퀀시 슬라이싱 기법으로 전송되고, 신호 전송을 위한 변조 방식은 OFDM(orthogonal frequency division multiplexing) 방식에 따를 수 있다.
신호 프레임내에서 각 서비스는 RF 대역(RF 대역이 여러 개일 경우)과 시간축으로 각각 쉬프트된다.
예시한 신호 프레임과 같은 신호 프레임들이 시간적으로 연속될 경우, 다수의 신호 프레임들로 수퍼 프레임(super frame)을 형성할 수 있다. 다수의 신호 프레임 사이에 퓨처 익스텐션 프레임(future extension frame)이 포함될 수도 있다. 퓨처 익스텐션 프레임이 포함될 경우 수퍼 프레임은 퓨처 익스텐션 프레임으로 종료될 수 있다. .
도 2는 위의 신호 프레임 중 제 1 파일럿 신호(P1)의 구조를 예시한 도면이다.
제 1 파일럿 신호와 제 2 파일럿 신호는 신호 프레임의 시작 부분에 위치한다. 예시한 제 1 파일럿 신호(P1)는 2K FFT 모드로 변조되고, 1/4 가드 인터벌(guard interval)을 포함하여 전송될 수 있다. 이 도면에서 제 1 파일럿 신호는 7.61Mhz 대역에 6.82992Mhz 대역을 차지하도록 설계된다. 제 1 파일럿 신호는 1705개의 액티브 캐리어(active carrier)들 중 256개의 캐리어들만이 사용되는데, 평균적으로 6개의 캐리어마다 하나의 액티브 캐리어가 사용된다. 그리고, 데이터 캐리어의 간격은 3, 6, 9 등으로 불규칙하게 배열될 수 있다. 이 도면에서 실선으로 표시한 위치가 사용된 캐리어의 위치이고, 가는 점선이 사용되지 않는 캐리어의 위치, 1점 쇄선이 사용되지 않는 캐리어의 중심 위치를 나타낸다. 제 1 파일럿 신호 중 사용된 캐리어는 BPSK(binary phase shift keying)로 심볼 매핑될 수 있고, PRBS(pseudo-random bit sequence)로 변조될 수 있다. 그리고, 다수의 PRBS를 이용하여, 제 2 파일럿 신호에 사용되는 FFT 크기를 나타낼 수 있다.
신호 수신 장치는 파일럿 신호의 구조를 검출하여 타임 프리퀀시 슬라이싱 프레임을 인식할 수 있고, 제 2 파일럿 신호의 FFT 크기를 얻고, 수신 신호의 대략적 주파수 오프셋(coarse frequency offset)을 보상하고, 시간 동기(time synchronzation)를 얻을 수 있다.
제 1 파일럿 신호는 신호 전송 타입과 전송 파라미터가 설정될 수 있다.
제 2 파일럿 신호(P2)는 데이터 심볼과 동일한 FFT 크기와 가드 인터벌(guard interval)로 전송될 수 있다. 제 2 파일럿 신호는 3개의 캐리어마다 한 개의 캐리어를 파일럿 캐리어로 사용한다. 신호 수신 장치는 제 2 파일럿 신호를 이용하여 미세 주파수 동기 오프셋을 보상하고, 미세 시간 동기를 수행할 수 있다. 제 2 파일럿 신호는 OSI(open systems interconnection) layer 중 레이어 1(L1)에 대한 정보를 전송할 수 있다. 예를 들어 제 2 파일럿 신호는 물리 파라미터(physical parameter)와 프레임 구성에 관한 정보를 포함할 수 있다. 제 2 파일럿 신호는 수신기가 PLP(physical layer pipe) 서비스 스트림에 접근할 수 있는 파라미터 값을 전송한다.
제 2 파일럿 신호에 포함되는 레이어 1 정보는 다음과 같다.
레이어 1 정보는, 레이어 1과 2의 시그널링 채널을 유연하게 사용하기 위해 레이어 1 정보가 포함된 데이터의 길이인 길이 지시자(length indicator)를 포함한다. 그리고, RF 채널에 대응되는 주파수 정보인 프리퀀시 지시자(frequency indicator), 가드 인터벌의 길이, 각각의 물리 채널에 대해 프레임 당 FEC(forward error correction) 블록의 최대 수, 각 물리 채널에서 현재 이전 프레임에 대한 FEC 블록 버퍼에 포함될 FEC 블록의 실제 수를 포함한다.
그리고, 레이어 1 정보는 각각의 슬롯(slot)에 대해, 서비스에 대한 프레임 수, OFDM 심볼에 포함되는OFDM 캐리어 단위의 정확성을 가진 슬롯의 시작 주소와 슬롯의 길이, OFDM 캐리어에 따른 슬롯, 마지막 OFDM 캐리어에 패딩된 비트 수, 서비스 모듈레이션 정보(service modulation), 서비스 코드 레잇(service code rate) 정보 및 MIMO(multi-input-multi-output) scheme에 따른 정보를 포함할 수 있다.
그리고, 레이어 1 정보는 방송 트랜스미터(transmitter)가 전송하는 방송 영역인 셀의 식별자(cell ID), 긴급 메시지와 같은 노티피케이션 메세지(notification messages)와 서비스 정보에 대한 플래그, 현재 프레임의 프레임 수, 추후 사용을 위한 추가 비트(additinal bits for future use) 등을 포함할 수 있다.
그리고, 제 2 파일럿 신호는 제 2 파일럿에 포함된 심볼을 복호하기 위한 채널 추정(channel estimation)에 사용된다. 제 2 파일럿 신호는 이후의 데이터 심볼을 위한 채널 추정의 초기값으로 사용될 수 있다. 제 2 파일럿 신호는 레이어 2 (L2) 정보를 전송할 수도 있다. 예를 들어 제 2 파일럿 신호는 전송되는 서비스와 관련된 정보를 기술할 수 있는데, 신호 수신 장치는 제 2 파일럿 신호를 복호하여 타임 프리퀀시 슬라이싱 프레임에 포함된 서비스에 대한 정보를 얻을 수 있고, 채널 스캔을 효율적으로 할 수 있다.
예를 들어 제 2 파일럿 신호는 8k FFT 모드의 2개의 OFDM 심볼들을 포함할 수 있다. 일반적으로 제 2 파일럿 신호는 32k FFT 모드의 1개의 OFDM 심볼, 16k FFT 모드의 1개의 OFDM 심볼, 8k FFT 모드의 2개의 OFDM 심볼, 4k FFT 모드의 4개의 OFDM 심볼, 2k FFT 모드의 8개의 OFDM 심볼 중 어느 하나가 될 수 있다.
즉, 큰 FFT 크기의 하나의 OFDM 심볼 또는, 작은 FFT 크기의 다수의 OFDM 심볼이 제 2 파일럿 신호에 포함될 수 있어서, 파일럿으로 전송될 수 있는 capacity가 유지될 수 있다.
제 2 파일럿 신호에 전송하고자 하는 정보가 제 2 파일럿 신호의 OFDM 심볼의 capacity를 초과할 경우, 제 2 파일럿 신호 이후의 OFDM 심볼이 더 사용될 수 있다. 제 2 파일럿 신호에 포함되는 레이어 1 (L1) 정보 및 레이어 2 (L2) 정보는 오류정정부호화되고, 인터리빙되어 제 2 파일럿 신호에 분포하므로 임펄스 노이즈(impulse noise)에도 복원이 가능하다.
설명한 것처럼, L2 정보는 서비스 기술 정보를 전달하는 특정 PLP에 포함될 수 있다.
도 3은 시그널링 윈도우를 예시한 도면이다. 이 도면에서 타임 프리퀀시 슬라이싱 프레임은 시그널링 정보의 오프셋 개념을 예시한다. 제 2 파일럿 신호에 포함된 레이어 1 정보는 신호 수신 장치가 데이터 심볼을 복호하기 위해 필요한 프레임 구성 정보와 물리 계층 정보를 포함한다. 따라서, 제 2 파일럿 신호 이후에 뒤따르는 데이터 심볼의 정보를 제 2 파일럿 신호에 포함시켜 전송하면, 신호 수신 장치는 제 2 파일럿 신호를 복호하는 시간으로 인해 뒤따르는 데이터 심볼을 즉시 복호하지 못할 수도 있다.
따라서, 이 도면에서 예시한 바와 같이 제 2 파일럿 신호에 포함된 레이어 1 정보는, 하나의 타임 프리퀀시 슬라이싱 프레임 크기에 대한 정보를 포함하지만, 제 2 파일럿 신호 이후에 시그널링 윈도우 오프셋만큼 떨어진 위치부터 시그널링 윈도우에 포함되는 정보를 포함할 수 있다.
한편, 서비스를 구성하는 데이터 심볼의 채널 추정을 위해 데이터 심볼에는 스캐터 파일럿 및 컨티뉴얼 파일럿이 포함될 수 있다.
이하에서는 도 1 내지 도 3에서 예시한 신호 프레임을 송수신할 수 있는 신호 송수신 시스템의 실시예를 예시한다. 이하에서, 각각의 서비스는 다수의 RF 채널을 통해 송수신될 수 있고, 이러한 서비스가 전송되는 경로 또는 그 경로를 통해서 전송되는 스트림을 PLP 이라고 호칭한다. PLP는 위와 같이 다수의 RF 채널들에 시간적인 간격을 가지고 분포하는 슬롯들에 위치할 수도 있고, 하나의 RF 채널에 시간적인 간격을 가지고 분포할 수도 있다. 이러한 신호 프레임은 적어도 하나의 RF 채널에 시간적으로 분포한 PLP를 전송할 수 있다. 환언하면, 하나의 PLP는 하나의 RF 채널 또는 다수의 RF 채널들에 시간적으로 분포되어 전송될 수도 있다. 이하에서는 편의상 적어도 하나의 RF 채널을 포함하는 신호 프레임을 송수신하는 신호 송수신 시스템을 개시한다.
도 4는 신호 송신 장치의 일 실시예를 개략적으로 예시한 도면이다. 신호 송신 장치의 실시예는 입력 프로세서(input processor)(110), 코딩변조부(coding and modulation)(120), 프레임 빌더(frame builder)(130), 다중경로신호부호부(mimo/miso)(140), 다중경로신호부호부(140)에 따른 다수의 변조부들(150a, ..., 150r), 다수의 아날로그 프로세서들(analog processor) (160a,...,160r)을 포함한다.
입력 프로세서(110)는 다수의 서비스들이 각각 포함된 스트림들을 수신하고, 각 서비스들의 전송 경로들에 대응하는 변조 정보, 코딩 정보 등을 포함하는 P개(P는 자연수)의 베이스밴드 프레임들을 생성하여 출력한다.
코딩변조부(coding and modulation)(120)는 입력 프로세서(110)가 출력하는 베이스밴드 프레임들을 수신하고, 그 베이스 밴드 프레임들에 대해 각각 채널 코딩 및 인터리빙을 수행하여 출력한다.
프레임 빌더(130)는 P개의 PLP에 속한 베이스 밴드 프레임들을 R개(R은 자연수)의 RF 채널들로 전송하기 위한 프레임을 형성하고, 형성한 프레임을 분리하여 R개의 RF 채널들에 대응되는 경로로 분리한 프레임들을 출력한다. 하나의 RF 채널에는 다수의 서비스들이 시간에 따라 다중화될 수 있다. 프레임 빌더(130)가 출력하는 신호 프레임은 시간과 주파수 영역에서 서비스가 다중화된 구조, 즉TFS(time-frequency slicing) 구조를 가질 수 있다.
다중경로신호부호부(140)는 R개의 RF 채널들로 전송될 신호들을 각각 코딩하고, 각각 코딩한 신호들을 A개(A는 자연수)의 안테나들에 대응되는 경로로 출력할 수 있다. 다중경로신호부호부(140)는 송수신 시스템 사이에MIMO(multi-input-multi-output) 또는 MISO(multi-input-single-output) 구조로 신호가 송수신되도록 하나의 RF 채널로 전송될 신호를 다수의 A개의 안테나에 대응되는 경로로 코딩한 신호를 출력한다.
변조부(modulator)(150a,...150r)들은 각 RF 채널에 대응되는 경로에 대해 입력된 주파수 영역의 신호들을 시간 영역의 신호로 변조한다. 변조부(150a,...150r)들은 입력된 신호들을 각각 OFDM(orthogonal frequency division multiplexing)방식으로 변조하여 출력할 수 있다.
아날로그 프로세서들(analog processor) (160a,...,160r)은 입력된신호들을 RF 주파수로 변환하여 각각 RF 안테나들로 출력할 수 있다.
이 실시예는 각각 RF 채널 개수에 대응되는 수만큼의 변조부(150a,...150r), 아날로그 프로세서들(analog processor) (160a,...,160r)들은 가질 수 있다.다만, MIMO가 사용되는 경우에는 아날로그 프로세서의 갯수는 RF 채널 R과 안테나갯수 A과의 곱 만큼이 필요하다.
도 5는 입력 프로세서(110)의 실시예를 나타낸 도면이다. 이 실시예에서 제 1 스트림 다중화부(111a), 제 1 서비스 분리부(113a), 다수의 제 1 베이스밴드프레임형성부(115a,...115m)들을 포함한다. 그리고, 입력 프로세서(110)의 실시예는 제 2 스트림 다중화부(111b), 제 2 서비스 분리부(113b), 다수의 제 2 베이스밴드프레임형성부(115n,...115p)들을 포함할 수 있다.
예를 들어 제 1 스트림 다중화부(111a)는 다수의MPEG-2 TS(transport stream)을 입력받고, 입력된 MPEG-2 TS 스트림을 다중화하여 출력할 수 있다. 제 1 서비스분리부(113a)는 다중화된 스트림들을 수신하여 서비스별로 입력된 스트림들을 분리하여 출력할 수 있다. 위에서 설명했듯이 물리 채널상의 경로를 통해 전송되는 서비스를 PLP라고 할 수 있는데, 제 1 서비스 분리부(113a)는 각 PLP로 전송될 서비스를 분리하여 출력할 수 있다.
제 1 베이스밴드프레임형성부(115a,...115m)는 각 PLP로 전송될 서비스에 포함되는 데이터를 특정의 프레임으로 형성하여 출력할 수 있다. 제 1 베이스밴드프레임형성부(115a,...115m)들은 헤더 및 서비스 데이터가 포함되는 패이로드를 포함하는 프레임을 형성한다. 각 프레임의 헤더는 서비스 데이터에 대한 변조 및 인코딩에 따른 모드에 대한 정보, 입력 스트림들을 동기화 시키기 위해 변조부의 클럭 레잇에 따른 카운터 값 등을 포함할 수 있다.
제 2 스트림 다중화부(111b)는 다수의 스트림들을 입력받고, 입력되는 스트림들을 다중화하여 출력할 수 있다. 예를 들어 제 2 스트림 다중화부(111b)는 IP(internet protocol)과 같은 MPEG-2 TS가 아닌 스트림들을 다중화할 수 있다. 이러한 스트림들은 GSE(generic stream encapsulation)들을 통해 인캡슐레이션될 수도 있다. 제 2 스트림 다중화부(111b)가 다중화하는 스트림은 어떤 스트림이 될 수도 있고, 따라서, MPEG-2 TS가 아닌 이러한 스트림들을 지네릭 스트림(GS : Generic Stream)이라고 호칭한다.
제 2 서비스 분리부(113b)는 다중화된 지네릭 스트림들을 수신하여 입력된 지네릭 스트림들을 서비스별로(즉, PLP에 따라) 분리하여 출력할 수 있다.
제 2 베이스밴드프레임형성부(115n,...115p)는 각 PLP로 전송될 서비스 데이터를 이후 신호 처리 과정의 단위인 특정의 프레임으로 형성하여 출력할 수 있다. 제 2 베이스밴드프레임형성부(115n,...115p)가 형성하는 프레임은 위에서 설명한 제 1 베이스밴드프레임형성부(115a,...115m)가 형성하는 프레임의 형식과 같은 것을 상정할 수 있다.다만, 경우에 따라서는 다른 실시예를 상정할 수 있으며, MPEG2-2 TS 헤더의 경우에는 GS에 없는 패킷 싱크워드(Packet Syncword)를 더 포함하여 서로 헤더가 상이하도록 실시예를 구성할 수도 있다.
도 6은 코딩변조부의 실시예를 나타낸 도면이다. 코딩변조부는 제 1 인코딩부(121), 제 1 인터리버(123), 제 2 인코딩부(125) 및 제 2 인터리버(127)를 포함할 수 있다.
제 1 인코딩부(121)은 입력된 베이스밴드프레임에 대해 아웃터 코더(outer coder)로서, 에러 정정 인코딩할 수 있다. 제 1 인코딩부(121)는BCH(Bose- Chaudhuri-Hocquenghem) 스킴을 사용하여 입력된 베이스밴트프레임을 에러 정정 부호화할 수 있고, 제 1 인터리버(123)는 전송 신호에 버스트 에러가 발생하는 것을 대비하여 인코딩된 데이터를 인터리빙할 수 있다. 제 1 인터리버(123)는 이 실시예에 포함되지 않을 수 있다.
제 2 인코딩부(125)는 제 1 인코딩부(121)가 출력하는 데이터나, 제 1 인터리버(123)가 출력하는 데이터에 대해 인너 코더(inner coder)로서, 에러 정정 부호화를 수행할 수 있다. 에러 정정 인코딩 방식으로 LDPC(low density parity bit) 스킴을 사용할 수 있다. 제 2 인터리버(127)은 제 2 인코딩부(125)가 에러 정정 부호화한 데이터를 섞어 출력할 수 있다. 제 1 인터리버(123)와 제 2 인터리버(127)는 비트 단위의 데이터를 인터리빙할 수 있다.
이 실시예의 코딩변조부는 하나의 PLP 스트림에 대해 나타낸 것으로서, 코딩변조부에 의해 에러 정정 부호화되고, 변조된 PLP 스트림은 프레임 빌더로 출력된다.
도 7은 프레임 빌더의 실시예를 나타낸다. 프레임 빌더는 코딩변조부가 출력하는 다수의 경로에 따른 스트림들을 수신하여 수신한 스트림을 하나의 신호 프레임에 배치한다. 예를 들어 프레임 빌더는 입력되는 제 1 경로에대해 제 1 매퍼(131a), 제 1 타임 인터리버(132a), 제 2 경로에 대해 제 2 매퍼(131b), 제 2 타임 인터리버(132b)를 포함할 수 있다. 입력 경로는 서비스가 전송되는 PLP의 수 및 그 PLP에 각각 전송되는 스트림의 수와 같다.
제 1 매퍼(131a)는 입력되는 스트림에 포함된 데이터를 제 1 심볼 매핑 방식에 따라 매핑한다. 예를 들어 제 1 매퍼(131a)는 QAM 방식(16 QAM, 64 QAM, 256 QAM 등)으로 입력 데이터를 심볼로 매핑할 수 있다.
제 1 매퍼(131a)가 심볼을 매핑할 경우, 다수의 심볼 매핑 방식에 따라 입력 데이터를 다수의 종류의 심볼로 매핑할 수 있다. 예를 들어 제 1 매퍼(131a)는 입력 데이터의 베이스밴드프레임 단위 또는 베이스밴드프레임의 하위 단위로 구분하고, 각 구분된 데이터를 2 개 이상의 종류에 QAM 방식(예를 들어 16 QAM 과 64 QAM 등)에 따라 하이브리드 심볼 매핑을 수행할 수도 있다. 따라서, 하나의 서비스에 포함되는 데이터는 각각의 구간마다 별개의 심볼 매핑 방식에 따른 심볼들로 매핑될 수 있다.
제 1 타임 인터리버(132a)는 제 1 매퍼(131a)가 매핑한 심볼열을 수신하고, 시간 영역에서 인터리빙할 수 있다. 제 1 매퍼(131a)는 코딩변조부(120)에서 에러 정정된 프레임 단위에 포함된 데이터를 심볼로 매핑될 수 있는데, 제 1 타임 인터리버(132a)는 제 1 매퍼가매핑하여 출력한 심볼열을 에러 정정된 프레임 단위로 인터리빙할 수 있다.
마찬가지로 제 p 매퍼(131p)와 제 p 타임 인터리버(132p)는 각각 제 p번째 PLP로 전송될 서비스 데이터를 제 p 심볼 매핑 방식에 따라 심볼로 매핑하고, 매핑된 심볼을 시간 영역에서 인터리빙할 수 있다. 각각 심볼 매핑 방식과 인터리빙 방식은 위에서 설명한 바와 같다.
제 1 매퍼(131a)와 제 p 매퍼(131p)의 심볼 매핑 방식은 서로 다르거나 같을 수 있고, 제 1 매퍼(131a)와 제 p 매퍼(131p)가 각각 동일한 방식이나 다른 방식의 하이브리드 심볼 매핑 방식을 사용하여 입력 데이터들을 각각 심볼로 매핑할 수 있다.
각각 경로에 위치한 타임 인터리버들 즉, 이 예에서 제 1 타임 인터리버(132a)가 인터리빙하는 데이터와 제 p 타임 인터리버(132p)는 R개의 RF 채널들로 전송될 서비스 데이터들을 각각 인터리빙하므로 물리 채널에서는 여러 RF 채널에 걸쳐 인터리빙되는 효과가 있다.
PLP의 수만큼의 경로들로 수신되는 스트림들에 대해 신호프레임 빌더(133)는 위의 도면에서 예시한 신호 프레임과 같이 RF 채널에 따라 시간적으로 쉬프트된 서비스가 배치되도록 TFS 신호 프레임을 형성한다. 신호프레임 빌더(133)는 어느 하나의 경로로 입력되는 서비스 데이터를 분할하여, 신호의 스케줄링 방식에 따라 R개의 RF 밴드로 분할한 서비스 데이터를 출력한다.
신호프레임 빌더(133)은 시그널링정보부(137)로부터TFS 신호 프레임 중 각 RF 채널에 포함되는 신호 프레임의 시작 신호인 제 1 파일럿 신호와 제 2 파일럿 신호를 수신하여 신호 프레임에 배치시키고, 제 1 파일럿 신호와 제 2 파일럿신호에 위에서 설명한 물리 계층의 시그널링 신호를 삽입한다. 제 1 파일럿 신호는 도 2에서 설명한 바와 같이, 전송 타입과 기본적인 전송 파라미터를 포함할 수 있고, 제 2 파일럿신호는 도 2에서 설명한 바와 같이 물리 파라미터(physical parameter)와 프레임 구성에 관한 정보를 포함할 수 있다. 또한, 제 2 파일럿신호는 L1(레이어 1)영역 및 L2(레이어 2)영역을 포함한다
R개의 주파수 인터리버(137a,..,137r)는 TFS 신호프레임 중 각각 해당하는 RF 채널로 전송할 서비스 데이터를 주파수 영역에서 인터리빙한다. 주파수 인터리버(137a,..,137r)는 OFDM 심볼에 포함되는 데이터 셀들의 레벨에서 서비스 데이터를 인터리빙할 수 있다.
따라서, TFS 신호프레임 중 각각 RF 채널로 전송할 서비스 데이터가 주파수 선택적 페이딩(frequency selective fading)에 따라 특정 주파수 영역에서 손실되지 않을 수 있다.
도 8은 예시한 매퍼(131a,131b)가 하이브리드 심볼 매핑할 경우, 심볼의 비율을 예시한 도면이다. 이 도면은 코딩변조부에서 LDPC 에러 정정 부호화 모드 중 노멀 모드(normal mode; 에러 정정 부호된 코드 길이 64800 비트)로 에러 정정 부호화된 경우, 하나의 서브 캐리어(셀)로 전송되는 비트 수를 예시한다.
예를 들어 매퍼(131a,131b)가 256 QAM으로 심볼 매핑할 경우, 64800비트는 8100심볼로 매핑된다. 매퍼(131a,131b)가 3:2 의 비율로 256 QAM과 64 QAM을 사용하여 하이브리드 심볼 매핑할 경우(Hyb 128-QAM), 256 QAM으로 매핑된 심볼은 4860개, 64QAM으로 매핑된 심볼은 4320 개이다. 그리고, 하나의 서브 캐리어(셀) 당 전송되는 비트는 7.0588개가 된다.
64QAM의 심볼 매핑 방식으로 사용할 경우, 입력 데이터는10800개의 심볼로 매핑되고, 각 셀 당 6개의 비트가 전송될 수 있다. 64QAM과 16QAM의 하이브리드 심볼 매핑으로 데이터를 심볼 매핑하면(64QAM : 16QAM = 3 : 2, Hyb32-QAM)은 5개의 비트가 1개의 서브 캐리어(셀)로 전송될 수 있다.
16QAM 방식으로 데이터를 심볼로 매핑하면, 그 데이터는 각 심볼당 4개의 비트를 전송하는 16200개의 심볼로 심볼 매핑된다.
유사하게 16QAM과 QPSK의 하이브리드 심볼 매핑으로 데이터를 심볼 매핑하면(16QAM : QPSK = 3 : 2, Hyb8-QAM)은 각 서브 캐리어(셀)당 3개의 비트가 전송될 수 있다.
QPSK 방식으로 데이터를 심볼로 매핑하면, 그 데이터는 각 심볼당 2개의 비트를 전송하는 32400개의 심볼로 심볼 매핑된다.
도 9는 도 8과 동일한 심볼 매핑을 사용하지만, short mode(에러 정정 부호된 코드 길이 16200비트)의 LDPC 에러 정정 부호화 방식으로 에러 정정된 데이터에 대한 각각의 심볼 매핑 방식과, 그 심볼 매핑 방식에 따른 서브 캐리어 당 비트 수를 나타낸다.
256QAM, Hyb 128-QAM, 64QAM, Hyb 32-QAM, 16QAM, Hyb-8QAM, QPSK 심볼 매핑 방식에 따라 각 서브 캐리어로 전송되는 비트 수는 각각 노멀 모드(normal mode; 64800 비트)의 예와 동일하지만, 전송되는 전체 심볼 수는 노멀 모드(normal mode)의 예와 다르다. 예를 들어 256QAM의 경우 16200비트가 2025개의 심볼로 전송되고, Hyb 128-QAM의 경우 16200비트가 256QAM에 따른 심볼 1215개과 64QAM에 따른 심볼 1080개(전체 2295개 심볼)이 전송된다.
따라서, 하이브리드 심볼 매핑 방식이나 단일 심볼 매핑 방식에 따라 각 PLP에 대해 서브 캐리어(셀)로 전송되는 데이터 전송율이 조절될 수 있다.
도 10은 LDPC normal모드에서 심볼 매핑 방식에 따른 심볼의 개수와 각 셀 워드 당 비트 수를 예시한 도면이다. TFS 신호 프레임이 적어도 하나의 RF 채널들을 포함할 경우, 특정 PLP을 구성하는 심볼들이 각 RF 채널에 균등하게 배분(allocate)되도록 할 수 있다. 그리고, 각 RF 채널에 배분된 PLP 심볼의 위치들을 보다 효율적으로 addressing 할 수도 있다. 따라서, 신호 수신 장치가 각 RF 채널들을 선택할 경우 특정 PLP의 심볼 어드레싱에 사용되는 비트들을 줄일 수 있다.
이 도면에서 256-QAM로 표시된 심볼 매핑 방식은 하나의 에러 정정 부호 블록을 구성하는 비트들을 256 QAM : 64 QAM = 8: 1의 비율로 심볼 매핑하는 방식을 나타낸다. 이 심볼 매핑 방식에 따르면, 256QAM 심볼은 57600개, 64 QAM 심볼이 1200개, 전체 심볼의 개수가 8400개이고, 각 셀 워드 당 할당된 비트 수는 7.714285714개가 된다.
Hyb-128 QAM으로 표시한 심볼 매핑 방식은, PLP 를 구성하는 비트들을 256 QAM : 64 QAM = 8: 7의 비율로심볼 매핑하는 방식을 나타낸다. Hyb-128 QAM 심볼 매핑 방식에 의하면, 전체 심볼 개수 9600개, 셀 워드 당 비트 수는 6.75개가 된다.
64 QAM으로 표시한 심볼 매핑 방식에 의하면, 전체 심볼 개수 10800개, 셀 워드 당 비트 수가 6비트가 된다.
Hyb-32 QAM으로 표시한 심볼 매핑 방식은, PLP 를 구성하는 비트들을 64 QAM : 32 QAM = 5: 4의 비율로 심볼 매핑하는 방식을 나타낸다. Hyb-32 QAM 심볼 매핑 방식에 의하면, 전체 심볼 개수13200개, 셀 워드 당 비트 수는 4.9090909개가 된다.
16 QAM으로 표시한 심볼 매핑 방식은, PLP 를 구성하는 비트들을 16 QAM : QPSK = 1: 8의 비율로 심볼 매핑하는 방식을 나타낸다. 이 16 QAM 심볼 매핑 방식에 의하면, 전체 심볼 개수15600개, 셀 워드 당 비트 수는 4.153846154 개가 된다.
Hyb-8 QAM으로 표시한 심볼 매핑 방식은, PLP 를 구성하는 비트들을 16 QAM : QPSK = 2: 1의 비율로 심볼 매핑하는 방식을 나타낸다. Hyb-8 QAM 심볼 매핑 방식에 의하면, 전체 심볼 개수21600개, 셀 워드 당 비트 수는 3개가 된다.
QPSK로 표시한 심볼 매핑 방식에 의하면, 전체 심볼 개수 32400개, 셀 워드 당 비트 수는 2개가 된다.
위와 같이 PLP를 구성하는 심볼들을 RF채널에 할당할 때, 각 RF채널에할당되는 심볼들의 개수를 동일하게 맞추면 주파수 영역의 다이버시티 게인을 극대화시킬 수 있다. 최대 6개까지의 RF채널을 고려해 볼 때, 1~6의 최소 공배수는 60이고, 하나의 에러 정정 부호 블록에 매핑되는 심볼 갯수의 최대 공약수는 1200이다. 따라서, 1200/60=20개 심볼의 정수배만큼씩을 각 RF채널에 할당하면, 모든 RF 채널에 균등하게 심볼들을 할당 할 수 있다. 이때, 20개의 심볼을 하나의 그룹으로 간주하여 그 그룹을addressing을 하면, 각각의 심볼 하나하나를 addressing할 때에 비해서 log2(20)~4.32 비트의addressing overhead를 줄일 수 있다.
도 11은 LPDC normal 모드에서 심볼 매핑 방식에 따른 심볼의 개수를 나타낸 다른 예를 개시한다. 이 도면에서 심볼 매핑 방식은 256 QAM : 64 QAM = 4 : 1로 사용한256-QAM 방식, 256 QAM : 64 QAM = 8 : 7로 사용한 Hyb-128QAM 방식, 64 QAM 방식, 64 QAM : 8 QAM = 3 : 2로 사용한 Hyb-32QAM 방식, 16 QAM : QPSK = 1 : 14로 사용한16 QAM 방식, 16 QAM : QPSK = 2 : 1로 사용한 Hyb 8-QAM 방식 및 QPSK 방식이 사용되었다. 그리고, 각 심볼 매핑 방식에 따른 에러 정정 부호 모드(normal 모드) 블록의 전체 심볼 개수의 최대 공약수(GCD)가 720개가 된다. 따라서, 720/60=12개 심볼의 정수배만큼씩을 각 RF채널에 할당하면, 모든 RF 채널에 균등하게 심볼들을 할당 할 수 있다. 이때, 12개의 심볼을 하나의 그룹으로 간주하여 그 그룹을addressing을 하면, 각각의 심볼 하나하나를 addressing할 때에 비해서 log2(12)~3.58 비트의 addressing overhead를 줄일 수 있다. 신호 수신 장치는 각각 할당된 PLP 심볼들을 addresding 방식으로 모아서 PLP 서비스 스트림을 얻을 수 있다.
도 12 는 LPDC normal 모드에서 심볼 매핑 방식에 따른 심볼의 개수를 나타낸 또 다른 예를 개시한다. 이 도면에서 심볼 매핑 방식은 256 QAM, Hyb-128QAM, 64 QAM, Hyb-32QAM, 16 QAM, Hyb 8-QAM 및 QPSK으로 나타내었다. 256 QAM로 표시한 심볼 매핑 방식은 256 QAM : 64 QAM = 44 : 1로 사용한 방식이고, Hyb-128QAM 심볼 매핑 방식은 256 QAM : 64 QAM = 28 : 17로 사용한 방식이다. 그리고, Hyb-32QAM 방식은 64 QAM : 8 QAM = 3 : 2로, 16QAM심볼 매핑 방식은 16 QAM : QPSK = 1 : 14로, Hyb 8-QAM 심볼 매핑 방식은 16 QAM : QPSK = 2 : 1로 심볼 매핑한 방식을 각각 나타낸다. 각각의 심볼 매핑 방식에 따른 에러 정정 부호 모드(normal 모드) 블록의 전체 심볼의 개수에 대한 최대 공약수(GCD)는 240이다. 240/60=4개 심볼의 정수배만큼씩을 각 RF채널에 할당하면, 모든 RF 채널에 균등하게 심볼들을 할당 할 수 있다. 이때, 4개의 심볼을 하나의 그룹으로 간주하여 그 그룹을 addressing을 하면, 각각의 심볼 각각을 addressing할 때에 비해서 log2(4)=2 비트의addressing overhead를 줄일 수 있다. 따라서, 신호 프레임에 RF 채널의 개수가 1 내지 6 중 어떤 수가 되더라도 각 RF 채널에 균등하게 PLP 심볼을 분배할 수 있다.
도 13은 LDPC short 모드에서 심볼 매핑 방식에 따른 심볼의 개수를 나타낸 예이다. 위에서 설명한 것처럼 이 예를 따라 심볼 매핑하면 각각 RF 채널에 균등하게 PLP 심볼을 배치할 수 있고, PLP 심볼 어드레싱에 소스 오버헤드를 줄일 수 있다. 이 도면에서 예시한 심볼 매핑 방식은 도 10에서 예시한 바와 같다. 그러나, LDPC short 모드의 비트 수가 normal 모드에서의 비트 수와 다르기 때문에 각 심볼 매핑 방식에 따른 에러 정정 부호 모드(short모드) 블록의 전체 심볼 수의 최대 공약수는 도 10과 다르게 300이 된다. 300/60=5개 심볼의 정수배만큼씩을 각 RF채널에 할당하면, 모든 RF 채널에 균등하게 심볼들을 할당 할 수 있다. 이때, 4개의 심볼을 하나의 그룹으로 간주하여 그 그룹을addressing을 하면, 각각의 심볼 각각을 addressing할 때에 비해서 log2(5) 비트의 addressing overhead를 줄일 수 있다. 따라서, 이 실시예의 경우 각 분할된 PLP 심볼을 어드레싱하는데, log2(5) 비트의 어드레싱 비트가 절약된다.
도 14는 LDPC short 모드에서 심볼 매핑 방식에 따른 심볼의 개수를 나타낸 다른 예이다. 이 도면의 심볼 매핑 방식은 도 11의 심볼 매핑 방식과 같다. 이 도면의 예에서 각 심볼 매핑 방식에 따른 에러 정정 부호 모드(short모드) 블록의 전체 심볼 수의 최대공약수는 180이고, 이 값이 하나의 RF 채널에 대한 PLP 심볼 할당과 그 할당된 심볼의 어드레싱에 사용될 수 있다. 이 실시예의 경우 log2(3) 비트의 어드레싱 비트가 절약된다.
도 15는 LDPC short 모드에서 심볼 매핑 방식에 따른 심볼의 개수를 나타낸 또 다른 예이다. 이 도면의 심볼 매핑 방식은 도 12의 심볼 매핑 방식과 같다. 이 도면의 예에서 각 심볼 매핑 방식에 따른 에러 정정 부호 모드(short모드) 블록의 전체 심볼 수의 최대공약수는 60이고, 그러한 경우 log2(1) 비트의 어드레싱 비트가 절약된다. (즉 절약되는 어드레싱 비트가 없다.)
도 16은 심볼 매퍼(131a,131b)의 실시예를 나타낸 도면이다. 심볼 매퍼(131a,131b)는 비트 스트림 파서(1311), 제 1 오더 심볼 매퍼(1315a), 제 2 오더 심볼 매퍼(1315b), 심볼 머저(symbol merger) (1317) 및 에러 정정 블록 머저(error correction block merger) (1318)을 포함한다.
비트 스트림 파서(1311)는 코딩변조부로부터 각 PLP 서비스 스트림을 수신하고, 수신한 서비스 스트림을 분리한다.
제 1 오더 심볼 매퍼(1315a)는 higher order 심볼 매핑 방식으로 분리한 서비스 스트림의 비트를 심볼로 매핑한다. 제 2 오더 심볼 매퍼(1315b)는 lower order 심볼 매핑 방식으로 분리한 서비스 스트림의 비트를 심볼로 매핑한다. 예를 들어 위의 예에 따르면 제 1 오더 심볼 매퍼(1315a)는 비트 스트림을 256QAM에 따른 심볼로 매핑하고, 제 2 오더 심볼 매퍼(1315b)는 비트 스트림을 64QAM에 따른 심볼로 매핑할 수 있다.
심볼 머저(1317)는 각 심볼 매퍼(1315a, 1315b)가 출력한 심볼들을 하나의 심볼 열로 합하여 출력한다. 심볼 머저(1317)은 하나의 PLP에 포함되는심볼 열을 출력할 수 있다.
에러 정정 블록 머저(1318)는 심볼 머저(1317)가 합한 하나의 심볼 열을 에러 정정 부호된 코드 블록의 단위로 출력할 수 있다. 에러 정정 블록 머저(1318)는 에러 정정 부호 코드 블록을 TFS 신호 프레임의 적어도 하나의 RF 밴드에 균등하게 할당되도록 심볼 블록(symbol block)을 출력할 수 있다. 에러 정정 블록 머저(1318)는 normal 모드의 에러 정정 부호 블록에 대한 심볼 블록과 short 모드의 에러 정정 부호 블록에 대한 심볼 블록의 길이가 동일하도록 심볼 블록을 출력할 수 있다. 예를 들어 short 모드의 에러 정정 부호 블록에 대한 심볼 블록 4개를 1개의 심볼 블록으로 출력할 수 있다.
신호 프레임 빌더가 각 RF 밴드에 균등하게 심볼들을 배치할 수 있도록 에러 정정 블록 머저(1318)는 가능한 RF 밴드 개수들의 공배수에 따라 심볼 열을 분리할 수 있다. 신호 프레임에 최대 가능한 RF 밴드의 수가 6개인 경우 에러 정정 블록 머저(1318)는 1, 2, 3, 4, 5, 6의 최소공배수인 60으로 전체 심볼들의 개수가 나누어 떨어지도록 심볼 블록을 출력한다.
출력된 심볼 블록에 포함된 심볼들은 6개의 RF 밴드에 균등하게 할당되어 배치될 수 있다. 이렇게 하면, 코드 레잇에 따른 에러 정정 모드와 심볼 매핑 방식을 조합하여도 PLP를 구성하는 심볼들이 각 RF 밴드에 균등하게 분배될 수 있다.
도 17은 심볼 매퍼 131a and 131b의 다른 예를 나타낸 도면이다. 이 도면의 실시예는 도 16의 실시예와 같지만, 제 1 파워보정부 1316a 및 제 2 파워 보정부1316b를 더 포함할 수 있다.
제 1 파워보정부1316a는 제 1 오더 심볼 매퍼 1315a가 매핑한 심볼의 파워를 컨스텔레이션의 크기에 따라 보정하여 출력한다. 그리고, 제 2 파워보정부1316b는 제 2 오더 심볼 매퍼 1315b가 매핑한심볼의 파워를 컨스텔레이션의 크기에 따라 보정하여 출력한다. 따라서, 하나의 PLP 내에서 심볼 매핑 방식이 달라지거나 또는 다수의 PLP들 사이의 심볼 매핑 방식이 달라지더라도 컨스텔레이션 크기에 따라 심볼의 파워를 조절하면 신호 수신 성능을 향상시킬 수 있다.
심볼 머저 1317은 각각의 파워보정부 1316a and 1316가 각각 정규화시킨 심볼을 하나의 심볼 열로 출력할 수 있다.
도 18은 심볼 매퍼의 다른 실시예를 나타낸다. 이 도면의 실시예는 코딩변조부 중 제 2 인코딩부(125)와 제 2 인터리버(127)를 포함하는 심볼 매퍼의 실시예를 나타낸다. 즉, 이 실시예가 사용될 경우 코딩변조부는 제 1 인코딩부(121), 제 1 인터리버(123), 및 제 2 인코딩부(125)만 포함하는 것으로 할 수 있다.
심볼 매퍼의 실시예는 비트 스트림 파서(1311), 제 1 오더 비트 인터리버(1312a), 제 2 오더 비트 인터리버(1312b), 제 1 오더 디먹스(1313a), 제 2 오더 디먹스(1313b), 제 1 오더 심볼 매퍼(1315a), 제 2 오더 심볼 매퍼(1315b) 및 심볼 머저(symbol merger) (1317)를 포함한다.
제 2 인코딩부(125)가 LDPC 에러 정정 부호화를 수행할 경우, LDPC 모드에 따라 에러 정정 부호 블록의 길이(예를 들어 64800비트 길이, 16200비트 길이)가 달라질 수 있다. 그리고 그 에러 정정 부호 블록에 포함된 비트가 심볼 매핑된 경우 심볼을 구성하는 셀 워드(cell word)에 포함되는 비트들은, 각 비트의 위치에 따라 에러 정정 정도가 달라질 수 있다. 예를 들어 에러 정정 부호의 코드 레잇 및 심볼 매핑 방식(higher order 심볼 매핑 방식인지 lower order 심볼 매핑 방식인지)에 따라 심볼인 셀 워드가 결정될 수 있다. 그리고, 에러 정정 부호 코드가 LDPC일 경우 에러 정정 부호 블록 내 비트의 위치에 따라 비트의 에러 정정 능력이 달라질 수 있다. 예를 들어 irregular LDPC 에러 정정 부호 방식에서 사용되는H-matrix의 특성에 따라 부호화된 각 비트의 신뢰도(reliability)가 그 비트의 위치에 따라 달라질 수 있다. 따라서, 심볼로 매핑되는 셀 워드를 구성하는 비트들의 순서를 바꾸어, 에러 정정 부호 블록에서 에러 정정에 취약한 비트의 에러 정정 정도를 조절하고, 비트 레벨에서 에러에 강인한 정도(robustness)를 조절할 수 있다.
먼저 제 2 인코딩부(125)는 예를 들어 LDPC 에러 정정 부호화 방식으로 하나의 PLP에 포함되는 스트림을 에러 정정 부호화를 수행한다.
비트 스트림 파서(1311)는 각 PLP에 따른 서비스 스트림을 수신하고, 수신한 서비스 스트림을 분리한다.
제 1 오더 비트 인터리버(1312a)는 분리된서비스 스트림들 중 제 1 비트 스트림에 포함된 비트들을 인터리빙한다. 유사하게 제 2 오더 비트 인터리버(1312b)는 분리된 서비스 스트림들 중 제 2 비트 스트림에 포함된 비트들을 인터리빙한다.
제 1 오더 비트 인터리버(1312a)와 제 2 오더 비트 인터리버(1312b)는 인너 인터리버로 사용된 제 2 인터리버(127)에 대응될 수 있다. 제 1 오더 비트 인터리버(1312a)와 제 2 오더 비트 인터리버(1312b)의 인터리빙 방식은 후술한다.
제 1 오더 디먹스(1313a)와 제 2 오더 디먹스(1313b)는 각각 제 1 오더 비트 인터리버(1312a)와 제 2 오더 비트 인터리버(1312b)가 인터리빙한 비트 스트림들의 비트들의 역다중화한다. 디먹스(1313a, 1313b)는 입력 비트 스트림을 컨스텔레이션의 각각 실수 축과 허수 축으로 심볼 매핑할 서브 비트 스트림들로 나누어 출력하고, 심볼 매퍼(1315a, 1315b)는 디먹스(1313a, 1313b)가 역다중화한 서브 비트 스트림들을 각각 대응하는 심볼들로 매핑한다.
비트 인터리버(1312a, 1312b)와 디먹스(1313a, 1313b)는 LDPC 코드워드의 특성과 컨스텔레이션에 따른 심볼 매핑의 신뢰도(constellation reliability)의 특성을 조합할 수 있도록 한다. 제 1 오더 디먹스(1313a, 1313b)의 상세한 실시예는 아래에서 개시한다.
제 1 오더 심볼 매퍼(1315a)는 제 1 오더, 예를 들면 higher order 심볼 매핑을 수행하고, 제 2 오더 심볼 매퍼(1315b)는 제 2 오더, 예를 들면 lower order 심볼 매핑을 수행한다. 제 1 오더 심볼 매퍼(1315a)는 제 1 오더 디먹스(1313a)가 출력하는 서브 비트 스트림들을 심볼로 매핑하고, 제 2 오더 심볼 매퍼(1315b)는 제 2 오더 디먹스(1313b)가 출력하는 서브 비트 스트림들을 심볼로 매핑한다.
심볼 머저(1317)은 제 1 오더 심볼 매퍼(1315a)와 제 2 오더 심볼 매퍼(1315b)가 매핑한 심볼들을 하나의 심볼 열로 출력한다.
설명한 바와 같이, LDPC는 에러 정정 부호 블록 내 비트의 위치에 따라 비트의 에러 정정 능력이 달라질 수 있다. 따라서, LPDC 인코더(125)의 특성에 따라 비트 인터리버 및 디먹스를 제어하여 셀 워드를 구성하는 비트의 순서를 바꾸면, 비트 레벨에서 에러 정정 능력을 최대화시킬 수 있다.
도 19는 심볼 매퍼 131a and 131b의 또 다른 예를 나타낸 도면이다. 이 도면의 실시예는 도 18의 실시예와 같지만, 제 1 파워보정부 1316a 및 제 2 파워 보정부1316b를 더 포함할 수 있다.
제 1 파워보정부1316a는 제 1 오더 심볼 매퍼 1315a가 매핑한 심볼의 파워를 컨스텔레이션의 크기에 따라 보정하여 출력한다 그리고, 제 2 파워보정부1316b는 제 2 오더 심볼 매퍼 1315b가 매핑한심볼의 파워를 컨스텔레이션의 크기에 따라 보정하여 출력한다 따라서, 하나의 PLP 내에서 심볼 매핑 방식이 달라지거나 또는 다수의 PLP들 사이의 심볼 매핑 방식이 달라지더라도 컨스텔레이션 크기에 따라 심볼의 파워를 조절하면 신호 수신 성능을 향상시킬 수 있다.
심볼 머저 1317은 각각의 파워보정부 1316a and 1316가 정규화시킨 심볼을 하나의 심볼 열로 출력할 수 있다.
도 20은 비트 인터리버(1312a, 1312b)의 비트를 인터리빙하는 개념을 예시한다.
예를 들어 일정한 개수의 row와 column을 가지는 메모리에 입력한 비트들을 저장하고 읽는다. 입력 비트들을 저장할 경우 먼저 제 1 컬럼에 row 방향으로 비트들을 저장하고, 그 컬럼이 다 채워지면 column 을 증가시켜 다른 컬럼에 로우 방향으로 비트를 저장한다. 저장된 비트들을 읽을 경우, column 방향으로 비트들을 저장하고, 하나의 column에 저장된 비트들을 모두 읽으면 하나의 row을 증가시켜 다른 column에 같은 방식으로 비트를 읽는다. 즉, 비트를 저장을 하는 경우 column을 순서대로 채워나가도록 row방향으로 비트를 저장을 하고 이렇게 저장된 비트들을 첫번째 row에서 마지막 row까지 순서대로 column방향으로 읽어서 출력한다. 도면에서 MSB는 most significant bit를 LSB는 least significant bit를 각각 나타낸다.
다양한 코드 레잇으로 LDPC 에러 정정 부호화된 비트들이 동일한 에러 정정 블록 단위로심볼 매핑되기 위해 비트 인터리버(1312a, 1312b)는 심볼 매퍼(1315a, 1315b)의 타입에 따라 메모리의 row와 column의 개수를 달리할 수 있다.
도 21은 비트 인터리버가 인터리빙하는 다른 실시예를 나타낸다. 비트 인터리버 1312a and 1312b는 비트를 열단위로 저장할 경우, 열마다 저장하는 위치의 오프셋이 발생하도록 저장할 수 있다. 그리고, 저장된 비트를 행단위로 읽을 경우 행마다 읽는 위치의 오프셋만큼 저장할 수 있다.
이 도면의 예에서 굵은 점은 각각 오프셋의 위치를 나타낸다. 예를 들어 비트를 저장할 경우, 열단위로 비트를 저장한다. 제 1열은 제 1로우부터 제 n로우(n은 메모리의 로우의 수)까지 순차적으로 비트를 저장한다. 그리고, 제 2 열은 굵은 점이 표시된 로우(제 r1로우로 호칭)부터 제 n 로우까지 비트를 저장하고, 제 1 로우부터 제 (r1-1)로우까지 비트를 저장한다. 제 3 열은 굵은 점이 표시된 제 r2로우부터 제 n로우까지 비트를 저장하고, 제 1 열부터 제 (r2-1)로우까지 비트를 저장한다. 이와 같이 각 열마다 저장하는 위치의 오프셋만큼 떨어진 로우부터 로우의 circular addressing에 따라 비트를 저장한다.
비트 인터리버 1312a and 1312b가 저장된 비트를 읽을 경우, 행마다 오프셋만큼 떨어진 위치부터 열의 circular addressing에 따라 비트를 읽는다. 예를 들어 제 1 로우는 제 1 열부터 제 m 열(m은 메모리의 열의 수)까지 순차적으로 저장된 비트를 읽는다. 그리고, 제 2 로우는 굵은 점이 표시된 열(제 C1 컬럼으로 호칭)부터 제 m 열까지 저장된 비트를 읽고, 제 1 열부터 제 (C1-1) 열까지 비트를 읽는다. 그리고, 제 3 로우는 굵은 점이 표시된 열(제 C2 컬럼으로 호칭)부터 제 m 열까지 저장된 비트를 읽고, 제 1 열부터 제 (C2-1) 열까지 컬럼의 circular addressing에 따라 비트를 읽는다.
도 22는 심볼 매핑 방식에 따라 비트 인터리빙에 사용되는 오프셋을 예시한 도면이다. nCo1은 비트 인터리버의 메모리의 컬럼의 수를 나타낸다. 심볼 매핑 방식이 QPSK인 경우, 메모리의 컬럼의 수는 2개일 수 있다. 그리고, 컬럼 중 제 2 열(Col2)에서 2행에 해당하는 오프셋으로 비트를 저장하고 읽을 수 있다.
심볼 매핑 방식이 16QAM인 경우, 메모리의 컬럼의 수는 4개일 수 있다. 그리고, 컬럼 중 제 2 열(Col2)에서 2행, 제 3 열(Col3)에서 4행, 제 4열(Col4)에서 7행만큼의 오프셋에 따라 비트를 저장하고 읽을 수 있다.
심볼 매핑 방식이 64QAM인 경우, 메모리의 컬럼의 수는 6개일 수 있다. 그리고, 컬럼 중 제 2 열(Col2)에서 2행, 제 3 열(Col3)에서 5행, 제 4열(Col4)에서 9행, 제 5열(Col5)에서 10행, 제 6열(Col6)에서 13행만큼의 오프셋에 따라 비트를 저장하고 읽을 수 있다.
심볼 매핑 방식이 256QAM인 경우, 메모리의 컬럼의 수는 8개일 수 있다. 그리고, 컬럼 중 제 3 열(Col3)에서 2행, 제 4열(Col4)에서 4행, 제 5열(Col5)에서 4행, 제 6열(Col6)에서 5행, 제 7열(Col7)에서 7행, 제 8열(Col8)에서 7행만큼의 오프셋에 따라 비트를 저장하고 읽을 수 있다.
이와 같이 심볼 매핑 방식에 따라 비트 인터리버의 메모리의 컬럼의 수를 다르게 하고, 그 컬럼의 수에 따라 오프셋을 다르게 하여 비트를 저장하고 읽을 수 있다. 심볼 매핑 방식에 따른 하나의 심볼에 포함되는 비트의 수는 컬럼의 개수와 같을 수 있다. 따라서, 비트를 읽은 후 그 읽은 비트를 그 심볼 매핑 방식에 따라 하나의 심볼로 매핑할 수 있다. 이렇게 하면 심볼로 매핑되는 비트들이 섞일 수 있다 그리고, 에러 정정 부호 방식에 따라 특정 위치의 비트의 에러 정정 능력이 낮더라도, 비트 인터리버에서 심볼로 매핑되는 비트들이 서로 섞이므로 에러 정정 부호 방식의 에러 정정 능력을 최대화시킬 수 있다.
도 23은 LDPC 모드가 normal 모드인 경우, 심볼 매퍼(1315a, 1315b)의 타입에 따라 비트 인터리버(1312a, 1312b)의 메모리의 row와 column의 개수의 예를 나타낸다.
예를 들어 심볼 매퍼(1315a)가 256QAM으로 심볼을 매핑할 경우, 제 1 오더 인터리버(1312a)는 8100개의 rows와 8개의 columns의 메모리로 비트들을 인터리빙한다. 그리고, 64QAM으로 심볼을 매핑할 경우, 제 1 오더 인터리버(1312a)는 10800개의 rows와 6개의 columns의 메모리로 비트들을 인터리빙한다. 그리고, 16QAM으로 심볼을 매핑할 경우, 제 1 오더 인터리버(1312a)는 16200개의 rows와 4개의 columns의 메모리로 비트들을 인터리빙한다.
예를 들어, 심볼 매퍼(1315a, 1315b)가 Hyb-128QAM으로 심볼을 매핑할 경우, 제 1 오더 인터리버(1312a)는 4860개의 rows와 8개의 columns의 메모리를 이용하여, 제 2 오더 인터리버(1312b)는 4320개의 rows와 6개의 columns의 메모리를 이용하여 비트들을 인터리빙한다.
유사하게 심볼 매퍼(1315a, 1315b)가 Hyb-32QAM으로 심볼을 매핑할 경우, 제 1 오더 인터리버(1312a)는 6480개의 rows와 6개의 columns의 메모리를 이용하여, 제 2 오더 인터리버(1312b)는 6480개의 rows와 4개의columns의 메모리를 이용하여 비트들을 인터리빙한다.
도 24는 LDPC 모드가 short 모드인 경우, 심볼 매퍼(1315a, 1315b)의 타입에 따라 비트 인터리버(1312a, 1312b)의 메모리의 row와 column의 개수의 예를 나타낸다.
예를 들어 심볼 매퍼(1315a)가 256QAM으로 심볼을 매핑할 경우, 제 1 오더 인터리버(1312a)는 2025개의 rows와 8개의 columns의 메모리로 비트들을 인터리빙한다. 그리고, 심볼 매퍼(1315a, 1315b)가 Hyb-128QAM으로 심볼을 매핑할 경우, 제 1 오더 인터리버(1312a)는 1215개의 rows와 8개의 columns의 메모리를 이용하여, 제 2 오더 인터리버(1312b)는 1080개의 rows와 6개의 columns의 메모리를 이용하여 비트들을 인터리빙한다.
위와 같이 에러 정정 부호 블록에 대해 비트 인터리빙을 수행하면, 에러 정정 부호 블록 내에서 비트의 위치가 바뀔 수 있다.
도 25은 비트 인터리버가 인터리빙하는 다른 실시예를 개념적으로 나타낸 도면이다. 이 도면에서 예시한 실시예는 비트들을 메모리에 저장할 경우, column 방향으로 저장한다. 그리고, 저장된 비트들을 읽을 경우, row 방향으로 circular shift된 위치의비트를 읽는다. 각각의 row에서 각 row에 저장된 비트들을 읽는 시작점은 circular shift된다. 이렇게 메모리를 읽는 포인트가 또는 저장하는 포인트가 메모리의 로우 또는 컬럼에 대해 circular shift방식으로 변경될 경우 이를 twisted bit interleaving이라고 한다. 이 실시예는 비트를 읽을 경우 로우와 컬럼에 대해 각각 1만큼 증가시켜 읽는 방식을 사용한 twisted bit interleaving 방식이다.
도 26는 비트 인터리빙의 또 다른 실시예를 나타낸다. 이 실시예에서 N 은 에러 정정 부호 블록의 길이를, C는 컬럼의 길이를 나타낸다. 비트를 저장할 경우, 제 1 컬럼에 1, 2, 3, 4, ... , C-1, C의 위치에비트를 저장한 후 제 2 컬럼에 C+1, C+2, C+3,...,의 순서로 비트를 저장한다.
저장된 비트들은 로우 방향으로 2개의 컬럼씩 double twist된다. 그리고, 저장된 비트를 읽을 경우 각 로우마다 각 컬럼 방향으로 2개의 컬럼만큼 circular shift된 비트를 읽는다. 이러한 방식을 double twisted bit interleaving 방식으로 호칭할 수 있다.
도 27는 비트 인터리빙의 또 다른 실시예를 나타낸다. 이 실시예에서 N 은 에러 정정 부호 블록의 길이를, C는 컬럼의 길이를 나타낸다. 제 1 컬럼에1, 2, 3, 4, ..., C-1, C의 위치에 비트를 저장한 후 제 2 컬럼에 C+1, C+2, C+3,...,의 순서로 비트를 저장한다.
저장된 비트를 읽을 경우, 로우의 제 1 영역은twisted bit interleaving 방식으로 비트를 읽을 수 있다.
그리고, 로우의 제 2 영역은 double twisted interleaving 방식으로 비트를 읽을 수 있다
다시 로우의 제 3 영역은 위에서 설명한twisted bit interleaving 방식으로 비트를 읽을 수 있다.
위와 같이 twisted bit interleaving 방식 및 방식인double twisted interleaving 방식 중 적어도 어느 하나의 방식으로 비트를 인터리빙시키면 에러 정정 부호 블록 내의 비트들이 더욱 random하게 섞일 수 있다.
도 28은 비트 인터리빙의 다른 실시예를 개시한다. 비트 인터리빙을 수행하는 다른 실시예로서, 에러 정정 부호를 수행하는 information bits와 parity bits에 각각 다른 비트 인터리빙을 행할 수 있다..
예를 들어, 에러 정정 부호화 과정(예를 들면 LDPC 에러 정정 부호화) 중 information bits 도21 및 도 22에 예시한 바와 같은 비트 인터리빙을 수행한다. information bits에 대해 컬럼마다 비트를 저장하고 읽을 경우, 각 컬럼에서 비트를 저장하고 읽는 시작 위치의 오프셋에 따라 비트 인터리빙을 할 수 있다.
그리고, 에러 정정 부호화 과정 중 parity bits는 도 25 내지 도 27중 적어도 하나의 방식에 따라 twist 방식으로 비트 인터리빙을 수행한다. parity bits는 각각의 컬럼에 대해 저장된 후 row twist이 수행된다. 즉, 각 로우에 저장된 비트가 일정한 위치만큼 shift될 수 있다. 그리고, twist된 비트들이 각 로우에 따라 읽혀진다. 저장된 parity bits는 예시한 바와 같이 twist된 로우 영역과 double twist된 로우 영역 중 적어도 하나의 twist 된 영역을 포함할 수 있다.
이렇게parity bits에 대해 비트 인터리빙하면 parity bits에 대한 복호 성능을 높일 수 있다. 예를 들어 structured LDPC 와 같은 에러 정정 부호 과정에서 사용되는 parity check matrix의 parity bits는 dual matix 형태를 가질 수 있다. 그런데, 신뢰도(reliability)가 낮은 parity bits가 parity check matrix내에서 연속될 경우 에러 정정 복호 성능이 떨어질 수 있다. 따라서, parity bits를 위와 같이 비트 인터리빙하면 에러 정정 복호 성능을 높일 수 있다.
도 29는 디먹스(1313a, 1313b)의 입력 비트들을 역다중화하는 개념을 예시한다.
비트 인터리버(bit interleaver)(1312a, 1312b)는 입력된 비트(x0, x1,. . ., xn-1)들을 인터리빙하여 출력한다. 인터리빙하는 방식은 이미 상술하였다.
디먹스(1313a, 1313b)는 인터리빙된 비트 스트림을 역다중화하는데, 역다중화 방식은 에러 정정 부호화 방식의 코드 레잇과 심볼 매퍼의 심볼 매핑 방식에 따라 달라질 수 있다. 예를 들어 심볼 매퍼의 심볼 방식이 QPSK인 경우, 입력 비트들을 2개의 서브 스트림들로 인터리빙하고, 심볼 매퍼는 두 개의 서브 스트림들을 각각 컨스텔레이션의 실수 축과 허수 축에 대응시켜 심볼 매핑한다. 예를 들어 먼저 실수 축에 역다중화된 제 1 서브 스트림의 첫 번째 비트(y0)를 대응시키고, 허수 축에 역다중화된 제 2 서브 스트림의 첫 번째 비트(y1)를 대응시킨다.
예를 들어 심볼 매퍼의 심볼 방식이 16QAM인 경우, 입력 비트들을 4개의 서브 스트림들로 역다중화한다. 심볼 매퍼는 4 개의 서브 스트림들에 포함된 비트들을 선택하고, 선택한 비트들을 각각 컨스텔레이션의 실수 축과 허수 축에 대응시켜 심볼로 매핑한다.
예를 들어 먼저 실수 축에 역다중화된 제 1, 3 번째 서브 스트림의 비트들(y0, y2)을 대응시키고, 허수 축에 역다중화된 제 2, 4 번째 서브 스트림의 비트(y1, y3)를 대응시켜 심볼로 매핑한다.
유사하게 심볼 매퍼의 심볼 방식이 64QAM인 경우, 입력 비트들을 6개의 비트 열로 역다중화할 수 있다. 심볼 매퍼는 6 개의 서브 스트림들을 각각 컨스텔레이션의 실수 축과 허수 축에 대응시켜 심볼 매핑한다. 예를 들어 먼저 실수 축에 역다중화된 제 1, 3, 5 번째 서브 스트림 비트(y0, y2, y4)들을 대응시키고, 허수 축에 역다중화된 제 2, 4, 6 번째 서브 스트림 비트(y1, y3, y5)들을 대응시킨다.
마찬가지로 심볼 매퍼의 심볼 방식이 256QAM인 경우, 입력 비트들을 8개의 비트 열로 역다중화하고, 심볼 매퍼는 8 개의 서브 스트림 열을 각각 컨스텔레이션의 실수 축과 허수 축에 대응시켜 심볼 매핑한다. 예를 들어 먼저 실수 축에 역다중화된 제 1, 3, 5, 7 번째 서브 스트림들의 비트(y0, y2, y4, y6)들을 대응시키고, 허수 축에 역다중화된 제 2, 4, 6, 8 번째 서브 스트림들의 비트(y1, y3, y5, y7)들을 대응시킨다.
이와 같이 심볼 매퍼가 심볼을 매핑할 경우 디먹스가 역다중화한 서브 스트림을 각각 컨스텔레이션의 실수 축과 허수 축의 비트 열에 매핑할 수 있다.
위에서 설명한 비트 인터리빙 방식, 역다중화 방식, 심볼 매핑 방식은 하나의 예이고, 디먹스가 역다중화시킨 서브 스트림의 개수와, 컨스텔레이션의 실수축과 허수축에 각각 대응되도록 서브 스트림 내 비트를 선택하는 방법은 다양한 방법이 있을 수 있다.
심볼 매핑되는 셀 워드는 코드 레잇에 따른 에러 정정된 비트 스트림, 그 비트 스트림을 인터리빙하는 방식, 역다중화 방식 및 심볼 매핑 방식 중 어느 하나에 따라 달라질 수 있다. 셀 워드의 MSB가 그 셀 워드의 LSB보다 에러 정정 복호에 있어서 신뢰도가 높다. 에러 정정 부호 블록에서 특정 위치의 비트의 신뢰도(reliability)가 낮아도 셀 워드 내에서 그 비트를 MSB 또는 그에 가깝게 배치시키면 심볼 디맵핑 과정을 통해 비트 신뢰도를 높일 수 있다.
따라서, irregular LDPC 에러 정정 부호 방식에서 사용되는 H-matrix의 특성에 따라 부호화된 비트의 신뢰도(reliability)가 달라져도 심볼 매핑 및 디맵핑 과정을 통해 비트를 로버스트하게(robustness) 송수신할 수 있고, 시스템 성능을 조절할 수 있다.
도 30은 디먹스가 입력된 스트림을 역다중화하는 일 실시예를 나타낸다.
심볼 매핑 방식이 QPSK인 경우, 2비트의 단위가 하나의 심볼로 매핑되고, 한 심볼 단위의 2 비트는 비트 인덱스(b의 인덱스 0, 1)의 순서대로 디먹스된다.
심볼 매핑 방식이 16QAM인 경우, 4비트의 단위가 하나의 심볼로 매핑되고, 한 심볼 단위의 4 비트는 비트 인덱스(b의 인덱스 0, 1, 2, 3)의 modulo-4의 연산 결과에 따라 디먹스된다.
심볼 매핑 방식이 64QAM인 경우, 6비트의 단위가 하나의 심볼로 매핑되고, 한 심볼 단위의 6 비트는 비트 인덱스(b의 인덱스 0, 1, 2, 3, 4, 5)의 modulo-6의 연산 결과에 따라 디먹스된다.
심볼 매핑 방식이 256QAM인 경우, 8비트의 단위가 하나의 심볼로 매핑되고, 한 심볼 단위의 8 비트는 비트 인덱스(b의 인덱스 0, 1, 2, 3, 4, 5, 6, 7)의 modulo-8의 연산 결과에 따라 디먹스된다.
예시한 서브 스트림의 역다중화 순서는 하나의 예이고 다른 예가 가능하다.
도 31은 역다중화 타입을 심볼 매핑 방식에 따라 예를 나타낸다. 심볼 매핑 방식으로는 QPSK, 16QAM, 64QAM, 256QAM을 예시하고, 디먹스 타입으로서 제 1 타입부터 제 6타입까지의 타입을 예시한다.
제 1 타입은, 입력된 비트들을 짝수 인덱스(0, 2, 4, 6, 8, )(또는 컨스텔레이션의 실수축)에 순차적으로 대응시키고, 홀수 인덱스(1, 3, 5, 7, ) (또는 컨스텔레이션의 허수축)에 순차적으로 대응시키는 예이다. 이하에서 제 1 타입의 비트 역다중화는 역다중화 식별자 10(이진수 1010; 1의 위치가 컨스텔레이션상 실수 및 허수에 대응되는MSB의 위치)으로 표시할 수 있다.
제 2 타입은 제 1 타입과 반대의 순서로 역다중화시키는 예인데, 입력된 비트들을 짝수 인덱스(6,4,2,0)(또는 컨스텔레이션의 실수축)에 LSB를 우선적으로 대응시키고, 홀수 인덱스(1,3,5,7)(또는 컨스텔레이션의 허수축)에 LSB를 우선적으로 대응시키는 예이다. 이하에서 제 2 타입의 비트 역다중화는 역다중화 식별자 5 (이진수 0101)로 표시할 수 있다.
제 3 타입은 코드워드의 양쪽 끝 비트가 MSB가 되도록 배치한 예를 나타낸다. 입력 비트는 코드워드의 양쪽 끝부터 채워지도록 그 순서가 재배치된다. 이하에서 제 3 타입의 비트 역다중화는 역다중화 식별자 9(이진수 1001)로 표시할 수 있다.
제 4 타입은 코드워드의 가운데 비트가 MSB가 되도록 배치한 역다중화 방식의 예이다. 입력 비트의 순서대로 코드워드의 가운데 위치에 비트를 먼저 채우고 코드워드의 양쪽 끝쪽으로 비트를 채운다. 이하에서 제 4 타입의 비트 역다중화는 역다중화 식별자 6(이진수 0110)로 표시할 수 있다.
제 5 타입은 코드워드의 마지막 비트가 MSB가 되고, 맨 처음 비트가 LSB가 되도록 비트를 역다중화하고, 제 6타입은 코드워드의 첫 비트가 MSB가 되고, 마지막 비트가 LSB가 되도록 비트를 재배치한 예를 나타낸다. 이하에서 제 5 타입의 비트 역다중화는 역다중화 식별자 3(이진수 0011)으로 표시하고, 제 6 타입의 비트 역다중화는 역다중화 식별자 12(이진수 1100)로 표시할 수 있다.
설명한 바와 같이 역다중화 타입은 예를 들어 심볼 매핑 방식이나 에러 정정 부호화의 코드 레잇에 따라 달라질 수 있다. 바꾸어 말하면, 예시한 심볼 매핑 방식이나 코드 레잇에 따라 다른 역다중화 타입이 사용될 수 있다.
도 32는 위에서 예시한 역다중화 타입에 따라 입력 비트 스트림을 역다중화하는 실시예를 나타낸다. 이 실시예는 비트 인터리버(1312a, 1312b), 디먹스(1313a, 1313b), 매퍼(1315a, 1315b)를 포함할 수 있다.
비트 인터리버(1312a, 1312b)는 에러 정정 부호된 PLP 서비스 스트림을 인터리빙한다. 예를 들어 비트 인터리버(1312a, 1312b)는 에러 정정 부호화 모드에 따라 에러 정정 부호화 단위로 비트 인터리빙을 수행할 수 있다. 비트 인터리빙 방식은 위에서 예시하였다.
디먹스(1313a, 1313b)는 제 1 타입 디먹스(1313a1, 1313b1),. . .제 n 타입 디먹스(1313a2, 1313b2)를 포함할 수 있다. 여기서, n은 자연수이다. n 개 타입의 디먹스가 비트를 역다중화하는 방식은 도 17에서 각각 예시한 타입에 따를 수 있다. 예를 들어 제 1 타입 디먹스는 제 1 타입의 비트 역다중화(1100), 제 2 타입 디먹스(미도시)는 제 2 타입의 비트 역다중화(0011)와 각각 대응될 수 있다. 이와 같이 제 n 타입 디먹스(1313b)는 n번째 타입의 비트 역다중화(예를 들면 역다중화 식별자 (1100))에 따라 입력 비트 열을 역다중화하여 출력한다. 선택부(1313a3, 1313b3)는 입력되는 비트에 맞는 역다중화 타입에 대한 디먹스 선택 신호(demux selection)를 수신하고, 그 디먹스 선택 신호에 따라 제 1 타입부터 제 n 타입 중 어느 하나의 타입에 따라 역다중화된 비트 열을 출력한다. 디먹스 선택 신호는 에러 정정 부호화의 코드 레잇(coderate)과 컨스텔레이션 상의 심볼 매핑 방식에 따라 달라질 수 있다. 따라서, 에러 정정 부호화 코드 레잇과 컨스텔레이션 상의 심볼 매핑 방식에 따라 역다중화하는 타입이 결정될 수 있다. 디먹스 선택 신호에 따른 에러 정정 부호화의 코드 레잇과 컨스텔레이션에 매핑된 심볼에 따른 상세한 예는 후술한다.
매퍼(1315a, 1315b)는 디먹스 선택 신호에 따라 역다중화된 서브 비트 스트림들을 심볼들로 매핑하여 출력할 수 있다.
도 33는 심볼 매핑 방식과 에러 정정 부호화의 코드레잇에 따라 가능한 역다중화 타입을 예시한다.
4QAM 심볼 매핑 방식에는 LDPC 에러 정정 부호화의 코드레잇(cr)이 1/4, 1/3, 2/5, 1/2, 3/5, 2/3, 3/4, 4/5, 5/6, 8/9, 9/10 중 어떤 코드 레잇을 가지더라고, 예시한 모든 역다중화 타입에 따라 비트 스트림의 역다중화가 가능하다 (all 로 표시).
16QAM 심볼 매핑 방식에는 LDPC 에러 정정 부호화의 코드레잇이 1/4, 1/3, 2/5, 1/2인 경우, 비트 인터리빙과 비트 역다중화를 수행하지 않고(No-int, No-Demux로 표시), 심볼 매핑할 수 있다. 그리고, 에러 정정 부호화 코드레잇이 3/5인 경우 역다중화 식별자 9, 10, 12 중 어느 하나의 식별자에 따라 비트를 역다중화할 수 있다 에러 정정 부호화 코드레잇이 2/3, 3/4, 4/5, 5/6, 8/9, 9/10인 경우, 역다중화 식별자 6에 따라 입력 비트 스트림을 역다중화할 수 있다.
64QAM 심볼 매핑 방식에는 LDPC 에러 정정 부호화의 코드레잇이 1/4, 1/3, 2/5, 1/2인 경우, 비트 인터리빙과 비트 역다중화를 수행하지 않고, 심볼 매핑할 수 있다. 그리고, 코드레잇 3/5인 경우 역다중화 식별자 9, 10 중 어느 하나의 식별자에 따라 비트를 역다중화할 수 있다 코드레잇이 2/3, 3/4, 4/5, 5/6, 8/9, 9/10인 경우, 역다중화 식별자 6에 따라 비트를 역다중화할 수 있다.
256QAM 심볼 매핑 방식에는 LDPC 에러 정정 부호화의 코드레잇이 1/4, 1/3, 2/5, 1/2인 경우, 비트 인터리빙과 비트 역다중화를 수행하지 않고, 심볼 매핑할 수 있다. 그리고, 코드레잇 3/5인 경우 역다중화 식별자 9에 따라 비트를 역다중화할 수 있다. 코드레잇이 2/3, 3/4, 4/5, 5/6, 8/9, 9/10인 경우, 역다중화 식별자 6에 따라 비트를 역다중화할 수 있다.
예시한 바와 같이 에러 정정 부호화에 사용된 코드레잇과 심볼 매핑될 심볼 매핑 방식에 따라 비트 역다중화 타입이 달라질 수 있다. 따라서, 에러 정정 부호 블록의 특정 위치 비트의 에러 정정 능력이 역다중화된 서브 스트림을 심볼 매핑하여 조절될 수 있다. 따라서, 비트 레벨에서 로버스트를 최적화할 수 있다.
도 34는 위에서 예시한 역다중화 방식을 수식으로 나타낸 예이다. 예를 들어 심볼 매핑 방식이 QPSK 인 경우 입력 비트(x i, x N/2 + i)를 역다중화된 비트(y0, y1)로 대응시킨다. 심볼 매핑 방식이 16QAM 인 경우 입력 비트(x 2N/4+i, x 3N/4+i, x i, x N/4+i)를 역다중화된 비트(y0, y1, y2, y3)로 대응시킨다.
심볼 매핑 방식이 64QAM 인 경우 입력 비트(x 4N/6+i, x 5N/6+i, x 2N/6+i, x 3N/6+i, x i, x N/6+i)를 역다중화된 비트(y0, y1, y2, y3, y4, y5)로 대응시킨다. 심볼 매핑 방식이 256QAM 인 경우 입력 비트(x 6N/8+i, x 7N/8+i, x 4N/8+i, x 5N/8+i, x 2N/8+i, x 3N/8+i, x i, xN/8+i)를 역다중화된 비트(y0, y1, y2, y3, y4, y5, y6, y7)로 대응시킨다.
여기서 N은 비트 인터리버의 입력에 대해 심볼 매핑되는 비트의 수를 나타낸다.
도 35는 심볼 매퍼가 심볼 매핑하는 예를 나타낸다. 예를 들어 QPSK 심볼 매핑인 경우, 컨스텔레이션 상의 심볼은 역다중화된 첫 번째 서브 스트림의 비트 (y0)의 값과 역다중화된 두 번째 서브 스트림의 비트 (y1)의 값과 대응된다.
16QAM의 경우, 컨스텔레이션 상의 심볼 의 실수축은 역다중화된 첫 번째 서브 스트림의 비트와 3번째 서브 스트림의 비트(MSB의 위치로부터 각각 0, 2만큼 떨어진 비트)에, 허수축은 역다중화된 두번째 서브 스트림의 비트와 4번째 서브 스트림의 비트(MSB의 위치로부터 각각 1, 3만큼 떨어진 비트)에 대응된다.
64QAM의 경우, 컨스텔레이션 상의 심볼의 실수축은 역다중화된 첫 번째 비트, 3번째 비트, 및 5번째 비트(MSB의 위치로부터 각각 0, 2, 4만큼 떨어진 비트)에, 허수축은 역다중화된 두번째 비트, 4번째 비트, 6번재 비트(MSB의 위치로부터 각각 1, 3, 5만큼 떨어진 비트)에 대응된다.
따라서, 심볼의 구성하는 비트들이 역다중화된 순서에 따라 샐 워드로 매핑될 수 있다. 셀 워드를 구성하는 비트가 역다중화되면 셀 워드의 MSB와 LSB가 바뀌므로 LDPC 에러 정정 부호화된 비트가 위치마다 신뢰도가 다르더라도 비트의 로버스트를 조절할 수 있다.
도 36은 다중경로신호부호부의 실시예를 나타낸 도면이다. 다중경로신호부호부는 입력 데이터를 다중 경로 인코딩 방식에 따라 인코딩하여 다수의 경로로 출력할 수 있다. 신호 수신측에서 다수의 경로로 전송되는 신호를, 하나 또는 다수의 경로로부터 수신할 경우, diversity gain 또는 payload gain 또는 multiplexing gain으로 불리는 이득을 얻을 수 있다.
다중경로신호부호부(140)는, 예를 들어, 프레임 빌더(130)가 출력하는 각각의 경로의 서비스 데이터에 대해 인코딩을 수행하고, 인코딩된 데이터를 출력 안테나 수만큼인 A개의 경로로 출력할 수 있다.
도 37은 변조부의 실시예를 나타낸 도면이다. 변조부는 제 1 파워제어부(151), 시간영역변환부(153), 제 2 파워제어부(157) 및 가드인터벌삽입부(159)를 포함할 수 있다.
제 1 파워제어부(151)는 R개의 신호 경로로 출력되는 데이터에 대해 주파수 영역에서PAPR(peak-to-average power ratio)를 줄이는 연산을 수행한다.
시간영역변환부(153)는 입력된 주파수 영역의 신호들을 시간영역으로 변환하는 것으로 IFFT 알고리즘에 따라 신호를 변환시킬 수 있다. 따라서, 주파수 영역의 데이터들은 OFDM 방식으로 변조될 수 있다.
제 2 파워제어부(155)는 R개의 신호 경로로 출력되는 채널 데이터에 대해 시간 영역에서 PAPR(peak-to-average power ratio)를 줄이는 연산을 수행하는데, 이때 tone reservation 기법, 심볼에 대한 컨스텔레이션을 확장하는ACE(active constellation extension)을 사용할 수 있다.
가드인터벌삽입부(159)는 출력되는 OFDM 심볼에 가드 인터벌을 삽입하여 출력한다. 설명했듯이, 이 실시예는 R개의 경로들의 신호에 대해 각각 수행될 수 있다.
도 38은 아날로그 프로세서(160)의 실시예를 나타낸 도면이다. 아날로그 프로세서는 디지털-아날로그 변환부(161), 업 컨버전부(163), 아날로그 필터부(165)를 포함할수 있다.
디지털-아날로그 변환부(161)는 입력 데이터를 아날로그 신호로 변환하여 출력할 수 있다. 업 컨버전부(163)는 변환된 아날로그 신호의 주파수 영역을 RF 영역으로 변환시키고, 아날로그 필터부(165)는 RF 영역의 신호를 필터링하여 출력할 수 있다.
도 39는 위에서 예시한 신호 프레임을 수신할 수 있는 신호 수신 장치의 실시예를 나타낸 도면이다. 신호 수신 장치의 실시예는 제 1 신호 수신부(210a), 제 n 신호 수신부(210n), 제 1 복조부(220a), 제 n 복조부(220n), 다중경로신호복호부(230), 프레임파서(240), 디코딩복조부(250) 및 출력 프로세서(260)를 포함한다.
TFS 신호 프레임 구조에 따라 수신 신호에는 다수의 서비스가 R개 채널에 다중화되고 각각 시간적으로 쉬프트되어 전송된다.
수신부는 적어도 하나의 RF 채널을 통해 전송되는 서비스를 각각 수신하는 적어도 하나의 신호 수신부를 포함할 수 있다. R개(R은 자연수)의 RF채널로 전송되는 TFS 신호 프레임은 A개(A는 자연수)의 안테나를 통해 각각 다중 경로로 전송될 수 있다. 그리고, R개의 RF채널 각각에 대해서 A개의 안테나가 사용되므로, 총 안테나의 개수는 R x A 이다.
제 1 신호 수신부(210a)는 다수의 RF 채널들에 걸쳐 전송되는 서비스에 포함되는 데이터 중 적어도 하나의 경로를 통해 전송되는 서비스 데이터를 수신할 수 있다. 예를 들어 다중경로 신호처리 방식으로 처리된 전송 신호를, 제 1 신호 수신부(210a)는 다수의 경로들을 통해 수신할 수 있다.
제 1 신호 수신부(210a) 및 제 n 신호 수신부(210n)는, 다수의 RF 채널 중 n개의 RF 채널에 각각 걸쳐서 전송되는 다수의 서비스 데이터를 하나의 PLP로 수신할 수 있다. 즉, 이 실시예는 R개의 RF 채널을 동시에 수신할 수 있는 신호 수신 장치의 실시예이다. 따라서, 이 실시예가 하나의 RF 채널을 수신할 경우 제 1 수신부(210a)만을 구비할 수 있다.
제 1 복조부(220a) 및 제 n 복조부(220n)는 제 1 신호 수신부(210a) 및 제 n 신호 수신부(210n)가 수신한 신호를 OFDM 방식에 따라 복조하여 출력할 수 있다.
다중경로신호복호부(230)는 다수의 전송 경로로 수신된 서비스 데이터를 다중 경로 신호 복호 방식에 따라 복호하여 하나의 전송 경로로 출력할 수 있다. R개의 RF 채널에서 다수의 전송 경로로 전송된 R개의 서비스를 수신한 경우, 다중경로신호복호부(230)는 R개의 채널 개수만큼의 서비스들에 각각 포함되는 하나의 PLP 서비스 데이터를 출력할 수 있다. P개의 서비스가 R개의 RF 채널을 통해 전송될 경우, 각 RF 채널에 대해서 A개의 안테나를 사용하여 수신하게 되면, 수신기는 총 R x A개의 수신 안테나를 사용하여 P개의 서비스를 복호화한다.
프레임파서(240)는 다수의 서비스들이 포함된 TFS 신호 프레임을 파싱하고, 파싱한 서비스 데이터를 출력할 수 있다.
디코딩복조부(250)는 파싱된 프레임에 포함된 서비스 데이터를 에러 정정 복호하고, 복호된 심볼 데이터를 비트 데이터로 디매핑하여 출력한다.
출력 프로세서(260)는 디매핑된 비트 데이터가 포함된 스트림을 복호하여 출력할 수 있다.
위에서 프레임파서(240), 디코딩복조부(250), 출력프로세서(260)는 각각 PLP의 수만큼의 서비스 데이터들을 입력받고, 입력된 서비스 데이터를 각각 신호 처리하여 출력할 수 있다.
도 40은 신호 수신부의 실시예를 나타낸 도면이다. 신호 수신부는 튜너(211), 다운컨버터(213), 아날로그-디지털 변환부(215)를 포함할 수 있다.
튜너(211)는 PLP가 다수의 RF 채널들에 포함된 경우 RF 채널 중 사용자가 선택한 서비스를 전송하는 RF 채널들을 호핑(hopping)하여 출력할 수 있다. 튜너(211)는 입력된 RF 중심 주파수에 따라 TFS 신호 프레임에 포함되는 RF 채널을 튜닝하여 출력한다. A개의 다중 경로로 신호가 전송될 경우 튜너(211)는 해당 RF 채널로 튜닝하여 A개의 안테나들에서 수신된 신호들을 수신할 수 있다.
다운 컨버터(213)는 튜너(211)가 튜닝한 신호의 RF 주파수를 다운 컨버전하여 출력하고, 아날로그-디지털 변환부(215)는 아날로그 신호를 디지털 신호로 변환시킨다.
도 41은 복조부의 실시예를 나타낸 도면이다. 복조부는 프레임 검출부(221), 프레임동기부(222), 가드인터벌제거부(223), 주파수영역변환부(224), 채널추정부(225), 채널등화부(226) 및 시그널링정보추출부(227)를 포함할수 있다.
복조부가 하나의 PLP 스트림으로 전송되는 서비스 데이터를 얻을 경우 신호를 복조하는 과정은 다음과 같다.
프레임 검출부(221)는 수신 신호가 DVB-TS 신호 여부인지를 검출할 수 있다. 다만 실시예에 따라서는 TFS 신호 프레임인지 여부를 검출할 수도 있다. 프레임 동기부(222)는 TFS 신호 프레임의 시간 영역과 주파수 영역의 동기를 얻는다.
가이드인터벌제어부(223)는 시간 영역에서 OFDM 심볼에 사이에 위치한 가드 인터벌을 제거하고, 주파수영역변환부(224)는 수신 신호를 주파수 영역으로 변환한다. 주파수영역변환부(224)는 주파수영역에 FFT 알고리즘을 이용하여 수신 신호를 주파수 영역으로 변환하여 주파수 영역의 심볼 데이터를 얻는다.
채널 추정부(225)는 주파수 영역의 심볼 데이터에 포함된 파일럿 심볼로부터 수신 채널의 추정하고, 채널 등화부(226)는 채널 추정부(225)가 추정한 채널 정보를 이용하여 수신 데이터에 대한 채널 등화를 수행한다.
시그널링 정보추출부(227)는 채널 등화된 수신 데이터에 포함된 제 1 파일럿 신호와 제 2 파일럿 신호에 설정된 물리 계층의 시그널링 정보를 추출할 수 있다.
도 42는 다중경로신호복호부를 예시한 도면이다. 위의 신호 수신부와 복조부는 하나의 경로로 수신된 신호를 처리하는 예를 개시한 것이다. 만약 신호 수신부와 복조부가 하나의 서비스를 제공하는 PLP 서비스 데이터를 다수의 안테나를 통해 다수의 경로로 수신하여 복조할 경우, 다중경로신호복호부(230)는 다수의경로로 수신된 신호를 하나의 PLP로 전송되는 서비스 데이터로 출력시킨다. 따라서, 다중경로신호복호부(230)는 그 PLP로 수신되는 서비스 데이터에 대해 diversity gain 및 multiplexing gain을 얻을 수 있다.
다중경로신호복호부(230)는 다중 경로 전송된 신호를 다수의 안테나로부터 수신하고, 각각 수신된 신호를 하나의 신호로 복원하는 MIMO(multi-input multi-output)방식에따라 신호를 복호할 수 있다. 또는 다중경로신호복호부(230)는 다중 경로 전송된 신호를 하나의 안테나에서 수신하여 복원하는MISO(multi-input single-output)방식에 따라 신호를 복호할 수 있다.
따라서, R개(R은 자연수)의 RF 채널을 통해 전송될 경우, 각 RF 채널에 대해서 A개 안테나를 사용하여 수신되는 신호들에 대해 수신하고자 하는 신호를 복호할 수 있는데, A 가 1인 MISO, A가 1보다 큰 경우 MIMO 방식으로 신호를 복호할 수 있다.
도 43은 프레임파서의 실시예는 나타낸 도면이다. 프레임파서는 제 1 주파수디인터리버(241a), 제 r 주파수디인터리버(241r), 신호프레임파서(243), 제 1 타임디인터리버(245a), 제 p 타임디인터리버(245p), 제 1 심볼디매퍼(247a) 및 제 p 심볼디매퍼(247p)을 포함할 수 있다. r은 수신되는 RF 채널의 개수에 따라 결정될 수 있고, p는 신호프레임파서(243)이 출력하는 PLP 서비스 데이터를 전송하는 스트림의 개수에 따라 결정된다.
따라서, R개의 RF채널을 통해서 p개의 서비스들이 각각 p 개의 PLP 스트림으로 전송될 경우 프레임파서는 프레임파서는 r개의 주파수디인터리버들을 포함하고, p개의 타임디인터리버 및 p개의 심볼디맵퍼를 포함할 수 있다.
제 1 RF 채널에 대해 제 1 주파수디인터리버(241a)는 주파수 영역의 입력 데이터를 디인터리빙하여 출력한다.
신호프레임파서(243)는 TFS 신호프레임의 스케줄링 정보를 이용하여 R개의 RF 채널로 전송되는TFS 신호 프레임을 파싱하고, 원하는 서비스가 위치한 RF 채널 내의 슬롯에 포함된 PLP 서비스 데이터의 파싱할 수 있다. TFS 신호프레임의 구조에 따라 다수의 RF 채널에 분포된 특정 서비스 데이터가 수신되도록 신호프레임파서(243)는 TFS 신호 프레임을 파싱하고, 제 1 경로 PLP 서비스 데이터를 출력할 수 있다.
제 1 타임디인터리버(245a)는 파싱된 제 1 경로 PLP 서비스 데이터를 시간 영역에서 디인터리빙한다. 그리고, 제 1 심볼디매퍼(247a)는 심볼로 매핑된 서비스 데이터를 비트 데이터로 결정하여 제 1 경로 PLP 서비스 데이터에 대한 PLP 스트림을 출력할 수 있다.
제 1 심볼디매퍼를 포함하는 p개의 심볼디맵퍼들은 심볼 데이터를 비트 데이터로 변환시킬 경우, 각각의 심볼 데이터가 하이브리드 심볼 매핑에 따른 심볼들을 포함할 경우, 입력되는 심볼 데이터의 구간별로 다른 심볼 디맵핑 방식들에 따라 심볼 데이터를 비트 데이터로 결정할 수 있다.
도 44는 심볼디맵퍼(247a, 247p)의 실시예를 나타낸다. 심볼디맵퍼는 타임디인터리버(245a, 245p)들 중 그 심볼디맵퍼에 대응되는 타임 인터리버로부터 특정 PLP에 대응되는 스트림을 수신한다.
심볼디맵퍼(247a, 247p)는 에러 정정 블록 스플리터(2471), 심볼 스플리터(2473), 제 1 오더 디맵퍼(2475a), 제 2 오더 디맵퍼(2475b), 비트스트림 머저(2478)를 포함할 수 있다.
에러 정정 블록 스플리터(2471)는 타임 인터리버(245a, 245p)로부터 수신한 PLP 스트림을 에러 정정 블록 단위로 분리할 수 있다. 에러 정정 블록 스플리터(2471)는 normal 모드 LDPC 블록 단위로 서비스 스트림을 분리할 수 있는데, 이 경우 short mode에 따른 블록(16200비트 길이) 4개를 normal 모드에 따른 블록(64800비트 길이) 하나의 에러 정정 블록으로 취급하여 분리할 수 있다.
심볼 스플리터(2471)는 분리된 에러 정정 블록 내에 심볼 열을 그 심볼 열의 심볼 매핑 방식에 대응시켜 분리시킬 수 있다.
예를 들어 제 1 오더 디맵퍼(2475a)는 higher order 심볼 매핑 방식에 따른 심볼을 비트로 변환시킨다. 제 2 오더 디맵퍼(2475b)는 lower order 심볼 매핑 방식에 따른 심볼을 비트로 변환시킨다.
비트 스트림 머저(2478)는 변환된 비트들을 수신하여 하나의 비트 열로 출력시킬 수 있다.
도 45는 심볼 디맵퍼 247a and 247p 의 다른 실시예를 나타낸다. 이 도면의 실시예는 도 42의 실시예와 같지만, 제 1 파워보정부 2474a 및 제 2 파워보정부 2474b를 더 포함한다.
제 1 파워보정부 2474a는 심볼 스플리터(2473)가 분리한심볼 열을 수신하고, 수신한 심볼의 심볼 매핑 방식에 따른 파워를 보정하여 출력한다. 수신한 심볼의 파워는 심볼 매핑 방식에 따른 컨스텔레이션의 크기에 따라 보정된 파워를 가질 수 있는데, 제 1 파워보정부2474a는 보정된 파워를 본래의 컨스텔레이션의 심볼 파워로 변환시킨다. 제 1 오더 디맵퍼 2475a는 제 1 파워보정부가 보정한 파워의 심볼을 비트로 디맵핑할 수 있다.
마찬가지로 제 2 파워보정부 2474b는 심볼 스플리터(2473)가 분리한 심볼 열을 수신하고, 수신한 심볼의 컨스텔레이션 크기에 따라 보정된 심볼의 파워를 본래의 파워로 보정하여 출력한다.
도 46은 심볼디맵퍼(247a, 247p)의 다른 실시예를 나타낸다. 심볼디맵퍼(247a, 247p)는 심볼 스플리터(2471), 제 1 오더 디맵퍼(2475a), 제 2 오더 디맵퍼(2475b), 제 1 오더 먹스(2476a), 제 2 오더 먹스(2476b), 제 1 오더 비트 디인터리버(2477a), 제 2 오더 비트 디인터리버(2477b) 및 비트스트림 머저(2478)을 포함할 수 있다. 이 실시예에 따를 경우, 도 36의 디코딩복조부의 실시예는 제 1 디코딩부(253), 제 1 디인터리버(255), 및 제 2 디코딩부(257)을 포함한다.
심볼 스플리터(2471)는 PLP의 심볼 열을 심볼 매핑 방식에 대응하는 방식에 대응하여 분리시킬 수 있다.
제 1 오더 디맵퍼(2475a)와 제 2 오더 디맵퍼(2475b)는 분리된 심볼 열을 비트로 변환시킨다. 예를 들어 제 1 오더 디맵퍼(2475a)는 higher order QAM의 심볼 디맵핑을, 제 2 오더 디맵퍼(2475b)는 lower order QAM의 심볼 디맵핑을 수행한다. 예를 들어, 제 1 오더 디맵퍼(2475a)는 256QAM의 심볼 디맵핑을, 제 2 오더 디맵퍼(2475b)는 64QAM 의 심볼 디맵핑을 수행할 수 있다.
제 1 오더 먹스(2476a)와 제 2 오더 먹스(2476b)는 각각 심볼 디맵핑된 비트들을 다중화시킨다. 다중화 방식으로 도 15 내지 도 18에서 설명한 역다중화 방식에 대응될 수 있다. 따라서, 역다중화된 서브 스트림들이 하나의 비트 스트림으로 출력된다.
제 1 오더 비트 디인터리버(2477a)는 제 1 오더 먹스(2476a)가 다중화한 비트 스트림들을 디인터리빙시킨다. 제 2 오더 비트 디인터리버(2477b)는 제 1 오더 먹스(2476a)가 다중화한 비트들을 디인터리빙시킨다. 디인터리빙 방식은 비트 인터리빙 방식에 대응되는데, 비트 인터리빙 방식은 도 12에서 예시하였다.
비트스트림 머저(2478)는 비트 디인터리버(2477a, 2477b)가 디인터리빙하는 비트 스트림을 하나의 비트 열로 출력할 수 있다.
디코딩복조부의 제 1 디코딩부(253)은 출력된 비트 열을 normal 모드 또는 short 모드 및 각 모드에 따른 코드 레잇에 따라 에러 정정 복호할 수 있다.
도 47은 심볼 디맵퍼 247a and 247p의 또 다른 실시예를 나타낸다. 이 도면의 실시예는 도 44의 실시예에 제 1 파워보정부2474a 및 제 2 파워보정부 2474b를 더 포함할 수 있다. 제 1 파워보정부2474a 및 제 2 파워보정부 2474b는 각각의심볼 매핑 방식에 따라 정규화된 심볼의 파워를 보정하여 심볼 디맵퍼 2475a and 2475b로 출력할수 있다.
도 48은 역다중화된 서브 스트림을 다중화하는 실시예를 나타낸다. 이 실시예에서 디맵퍼(2475a, 2475b)는 심볼을 비트를 포함하는 셀 워드를 결정한다. 다중화부(2475a,2475b)는 결정된 셀 워드를 먹스 선택 신호에 따라 다중화한다. 각각 역다중화된 셀 워드는 제 1 먹스(2475a2, 2475b2)부터 제 n 먹스(2475a3, 2475b3) 중 어느 하나의 먹스로 입력된다.
제 1 먹스(2475a2, 2475b2) 내지 제 n 먹스(2475a3, 2475b3)는 먹스 선택 신호에 따라 각각 입력된 셀 워드 내 비트들의 순서를 바꾼다. 먹스 선택 신호는 예를 들어, 에러 정정 부호의 코드 레잇이나 심볼 매핑 방식에 따라 달라질 수 있다. 그리고, 각 먹스에 전달되는 비트 열과 하나의 스트림을 생성하기 위해 서브 스트림을 선택하는 순서는 먹스 선택 신호에 따라 달라질 수 있다.
제 1 서브 디먹스(2475a1, 2475b1)은 먹스 선택 신호에 따라 심볼 디맵핑된 비트 열을 제 1 먹스(2475a2, 2475b2) 내지 제 n 먹스(2475a3, 2475b3) 중 어느 하나의 먹스로 출력한다. 그리고, 제 1 서브 먹스(2475a1, 2475b1)는 먹스 선택 신호에 따라 제 1 먹스(2475a2, 2475b2) 내지 제 n 먹스(2475a3, 2475b3)가 각각 다중화한 서브 스트림을 하나의 스트림으로 출력할 수 있다.
그리고, 바뀐 비트를 포함하는 셀 워드가 비트 인터리버(2476a, 2476b)로 입력되고, 비트 디인터리버(2476a, 2476b)는 입력된 비트들을 디인터리빙하여 출력한다.
도 49는 디코딩복조부의 실시예를 나타낸 도면이다. 디코딩복조부는 코딩변조부에 대응되는 기능블록들을 포함할 수 있는데, 이 실시예는 제 1 디인터리버(251), 제 1 디코딩부(253), 제 2 디인터리버(255) 및 제 2 디코딩부(257)를 포함할 수 있다. 제 2 디인터리버(255)는 선택적으로 디코딩복조부에 포함될 수 있다.
제 1 디인터리버(251)는 인너디인터리버로서, 프레임파서가 출력하는 제 p번째 PLP 스트림을 디인터리빙할 수 있다.
제 1 디코딩부(253)는 인너디코더로서, 디인터리빙된 데이터를 에러 정정하여 출력할 수 있는데, LDPC 스킴의 에러 정정 복호 알고리즘이 사용될 수 있다.
제 2 디인터리버(255)는 아웃터인터리버로서, 에러 정정 복호된 데이터를 디인터리빙할 수 있다.
제 2 디코딩부(257)는 아웃터디코더로서, 제 2 디인터리버(255)가 디인터리빙하거나, 제 1 디코딩부(253)가 에러 정정한 데이터를 다시 에러 정정하여 출력할 수 있다. 제 2 디코딩부(257)는 BCH 스킴의 에러 정정 복호 알고리즘으로 데이터를 복호하여 출력할 수 있다.
제 1 디인터리버(251) 및 제 2 디인터리버(255)는 PLP 스트림에 포함된 데이터에 발생하는 버스트 에러를 랜덤 에러로 변경시킬 수 있고, 제 1 디코딩부(253) 및 제 2 디코딩부(257)는 데이터에 포함된 에러를 정정할 수 있다.
디코딩복조부는 하나의 PLP 스트림에 대해 연산하는 과정을 예시한 것으로서 p개의 스트림이 있을 경우, 디코딩복조부가 p개 만큼 구비되거나, p번 반복하여 입력 데이터에 대한 복호를 수행할 수 있다.
제 1 디 인터리버 251 또는 제 2디 인터리버255는 입력된 비트를 디인터리빙할 경우 메모리에 저장하고 읽는 방향을 달리하여 비트 디인터리빙을 수행할 수 있다. 비트 디인터리빙을 수행할 경우, 심볼 디맵핑 방식에 따라 저장 장치의 컬럼의 수를 달리하고, 각 컬럼마다 비트를 저장하는 위치와 읽는 위치에 각각 오프셋이 발생하도록 할 수 있다. 도 22에서 예시한 비트 인터리빙의 오프셋을 고려하여, 각 컬럼마다 오프셋을 두고, 그 오프셋부터 circular addressing 방식으로 입력된 비트를 저장하고 읽는다. 따라서, 도 21 및 도 22에서 설명한 방식의 역과정으로 데이터를 디인터리빙시킬 수 있다.
도 50은 출력프로세서(output processor)의 실시예를 나타낸 도면이다. 출력프로세서의 실시예는 p개의 베이스밴드프레임파서들(261a,..., 261p), 제 1 서비스머저(service merger)(263a), 제 2 서비스 머저(service merger)(263b) 및 제 1 역다중화부(265a) 및 제 2 역다중화부(265b)를 포함할수 있다.
베이스밴드프레임파서들(261a,..., 261p)은 수신되는 PLP 경로들에 따라 제 1 내지 제 p의 PLP 스트림에서 각각 베이스밴드프레임의 헤더를 제거하여 출력한다. 이 실시예는 서비스 데이터가 2개 이상의 종류의 스트림으로 전송되는 예를 개시한다. 제 1 스트림은 MPEG-2 TS이고, 다른 하나는 지네릭스트림이다. 지네릭스트림은 위에서 이미 설명하였다.
제 1 서비스 머저(263a)는 적어도 하나의 베이스밴드프레임의 패이로드에 포함된 서비스 데이터를 합하여 하나의 서비스 스트림을 출력한다. 제 1 역다중화부(255a)는 서비스스트림을 역다중화하여 출력할 수 있다.
마찬가지로 제 2 서비스 머저(263b)는 적어도하나의 베이스밴드프레이의 패이로드에 포함된 서비스 데이터를 합하여 또 다른 서비스 스트림을 출력할 수 있다. 제 2 역다중화부(255b)는 지네릭스트림 형식의 서비스 스트림을 역다중화하여 출력할 수 있다.
도 51은 위에서 예시한 신호 프레임을 전송하는 신호 송신 장치의 다른 일 실시예를 개시한다. 신호 송신 장치의 실시예는 서비스 컴포우저(service composer)(310), 주파수분리부(320), 전송부(400)를 포함할 수 있다. 전송부(400)는 각각의 RF 대역로 전송할 서비스 스트림을 포함하는 신호를 부호하고 변조할 수 있다.
서비스 컴포우저(310)는 복수의 서비스 스트림들을 입력받고 각 RF 채널로 전송할 다수의 서비스 스트림을 다중화하여 출력한다. 서비스 컴포우저(310)는 전송부(400)가 다수의 RF 채널로 PLP 를 전송할 경우, 다수의 RF 채널들로 전송할 다수의 서비스 스트림들을 변조하여 전송하도록 하는 스케줄링 정보를 출력하여 전송부(400)를 제어한다.
주파수분리부(320)는 각각의 RF 대역으로 전송할 서비스 스트림을 수신하고, 각각의 서비스 스트림을 RF 주파수 대역을 할당되도록 분리하여 출력할 수 있다.
전송부(400)는 각각의 주파수 대역으로 전송될 서비스 스트림을 처리하여 전송한다. 예를 들어 제 1 RF 채널로 전송될 서비스 스트림에 대해, 제 1 매퍼(410)는 입력된 서비스 스트림 데이터를 심볼로 매핑한다. 제 1 인터리버(420)는 버스트 에러에 대비하여 매핑된 심벌을 인터리빙한다.
제 1 심볼 인서터(430)는 변조된 신호 중 프레임 내 위치할 수 있는 파일럿 신호, 예를 들면 분산 파일럿 신호나 연속 파일럿 신호를 포함한 신호 프레임을 삽입할 수 있다.
제 1 변조부(440)는 신호 변조 방식에 따라 인터리빙된 데이터를 변조하는데, 예를 들어 OFDM 방식을 사용하여 신호를 변조할 수 있다.
제 1 파일럿 심볼 인서터(450)는 제 1 파일럿 신호와 제 2 파일럿 신호를 신호 프레임에 삽입하여 TFS 신호 프레임을 전송할 수 있다.
제 2 RF 채널로 전송되는 서비스 스트림 데이터도 이 도면의 전송부에 예시된 다른 경로에 따른 블록들(415, 425, 435, 445, 455)을 거쳐 TFS 신호 프레임으로 전송된다.
전송부(400)에서 전송되는 신호 처리 경로는 TFS 신호 프레임에 포함되는RF 채널의 개수와 같을 수 있다.
제 1 매퍼(410)와 제 2 매퍼는 위에서 예시한 역다중화부(1313a, 1313b)를 각각 포함할 수 있고, 심볼 매핑된 셀 워드내에서 MSB와 LSB의 위치가 바뀌도록 할 수 있다.
도 52는 예시한 신호 프레임을 수신할 수 있는 신호 수신 장치의 다른 일 실시예를 개시한다. 신호 수신 장치의 실시예는 수신부(500), 동기부(510), 복조부(520), 모드검출부(530), 등화기(540), 파라미터 검출부(550), 디인터리버(560), 디맵퍼(570) 및 서비스 복호부(580)를 포함할 수 있다.
수신부(500)는 신호 프레임 중 사용자가 선택한 제 1 RF 채널의 신호를 수신할 수 있다. 신호 프레임이 다수의 RF 채널을 포함할 경우, 수신부(500)는 다수의 RF 채널들을 호핑(hopping)하면서 선택한 서비스 스트림을 포함한 신호를 수신할 수 있다.
동기부(510)는 수신 신호의 동기를 얻어 출력하고, 복조부(520)는 동기를 얻은 신호를 복조할 수 있다. 신호 프레임의 제 1 파일럿 신호를 이용하여 모드검출부(530)는 제 2 파일럿 신호의 FFT 모드(예를 들어 2k, 4k, 8k FFT 연산 길이)를 얻을 수 있다.
그러면 복조부(520)가 제 2 파일럿 신호의 FFT 모드로 수신된 신호를 복조하고, 등화기(540)는 수신 신호를 채널 보상하여 출력한다. 디인터리버(560)는 채널 등화된 수신 신호를 디인터리빙시키고, 디맵퍼(570)는 인터리빙된 심볼을 QAM과 같은 전송 신호의 심볼 매핑 방식에 대응된 심볼 디맵핑 방식에 따라 디맵핑한다.
파라미터 검출부(550)는 등화기(540)가 출력한 신호로부터 제 2 파일럿 신호에 포함된 레이어 1 정보 등 물리 파라미터 정보를 얻고, 얻은 물리 파라미터 정보를 수신부(500), 동기부(510)에 제공한다. 수신부(500)는 파라미터 검출부(550)가 검출한 정보를 이용하여 RF 채널을 변경할 수 있다.
그리고, 파라마터 검출부(550)는 서비스에 관련된 정보를 출력하고, 서비스 복호부(580)는 그 서비스 관련 정보에 따라 수신 신호의 서비스 데이터를 복호하여 출력할 수 있다.
디맵퍼(570)는 예시한 다중화부(2475a, 2475b)를 포함할 수 있고, 에러 정정 부호의 코드 레잇과 심볼 매핑 방식에 따라 MSB와 LSB의 위치가 바뀐 비트들의 순서를 복원한 비트 열을 출력할 수 있다.
이하에서는 위에서 개시한 적어도 하나의 RF 밴드를 가지는 신호 프레임의 제 1 파일럿 신호를 변조하는 방법 및 변조된 제 1 파일럿 신호를 수신하는 방법 및 장치에 대해 개시한다.
인터리빙된 PLP서비스 스트림은 신호 프레임 중 시간적으로 분리된 영역에 전송된다. 그리고, 인터리빙된 PLP서비스 스트림은 RF 밴드가 복수인 경우 주파수 영역으로 분리된 영역에도 분리되어 전송될 수 있다. 따라서, PLP를 송수신할 경우 diversity gain을 얻을 수 있다. 서비스마다 에러 정정 모드와 심볼 매핑 방식이 달라지거나 서비스 내에서 에러 정정 모드 및 심볼 매핑 방식이 달라질 수 있다.
이러한 특징을 가질 수 있는 신호 프레임의 시작 위치에는 제 1 파일럿 신호와 제 2 파일럿신호가 프리엠블 신호로서 전송된다.
위에서 설명한 바와 같이 신호 프레임에 포함된 제 1 파일럿 신호는 위에서 설명한 구조를 가지는 신호 프레임을 식별 정보를 포함할 수 있다. 그리고, 신호 프레임이 다중 경로로 전송되는지 등에 대한 전송 구조 및 제 1 파일럿 신호에 뒤따르는 신호의 FFT 모드 등에 대한 정보를 포함할 수 있다. 수신측은 제 1 파일럿 신호로부터 예시한 신호 프레임을 검출하고, 정수 캐리어 주파수 오프셋 추정과 데이터 심볼에 대한 FFT 모드 정보를 얻을 수 있다.
도 53은 제 1파일럿 신호의 구조에 대한 실시예를 나타낸 도면이다. A로 표시한부분이 제 1 파일럿 신호의 유효 부분이다. B 는 시간 영역에서 A의 제 1 부분과 동일한 cyclic prefix이고, C는 시간 영역의 A의 제 2 부분과 동일한 cyclic suffix 를 나타낸다. 제 1 부분은 A의 후반부로부터, 제 2 부분은 A의 전반부로부터 복사할 수 있다.
B와 C는 A의 제 1 부분 및 제 2 부분을 각각 복사하고, 복사한 부분을 주파수 변위(frequency shift)시켜 얻을 수 있다. B와 C의 A와의 관계는 다음과 같다.
위 식에서 fSH는 주파수 변위(frequency shift)의 단위값을 나타낸다. 따라서, B와 C 구간의 주파수 변위값은 각각 B 및 C구간의 길이에 반비례할 수 있다.
이와 같이 제 1 파일럿 신호를 cyclic prefix(B)와 cyclic suffix(C)를 각각 주파수 변위시키면 PLP를 구성하는 데이터 심볼과 프리엠블을 구성하는 심볼이 동일한 FFT 모드로 변조될 경우, 데이터 심볼을 프리엠블로 검출할 가능성이 낮고, 프리엠블을 잘못 검출할 가능성이 줄어든다. 그리고, 아날로그 TV 신호와 같이 continuous wave (CW) interference가 있는 경우, correlation 연산에서 발생하는 noise DC componet에 의해 프리엠블을 잘못 검출할 가능성이 줄어든다. 또한, PLP를 구성하는 데이터 심볼에 적용되는 FFT의 크기가 프리엠블에 적용되는 FFT의 크기보다 커질 경우, 프리엠블의 유효 심볼 부분인 A와 같거나 큰 길이의 딜레이 스프레드(delay spread) 채널에서도 프리엠블 검출 성능이 높아질 수 있다. 그리고, cyclic prefix(B)와 cyclic suffix(C)을 프리엠블에 동시에 사용하므로 correlation 연산으로 미세 캐리어 주파수 오프셋(fractional carrier frequency offset)을 추정할 수 있다.
도 54는 도 53에서 예시한 프리엠블 신호를 검출하고, 타이밍 오프셋과 주파수 오프셋을 추정하는 실시예를 나타낸다. 이 실시예는 프레임 검출부 221 나 프레임동기부 222에 포함될 수 있다.
실시예는 제 1 지연부 601, 켤레복소수 산출부 603, 제 1 곱셈부605, 제 2 곱셈부607, 제 1 필터611 , 제 2 지연부 615, 제 3 곱셈부 609, 제 2 필터 613, 제 4곱셈부617, 및 피크검출부 619및 위상측정부 621 를 포함할수 있다.
제 1 지연부 601은 수신 신호를 지연시킬 수 있다. 예를 들어, 제 1 지연부601는 수신 신호를 제 1 파일럿 신호의 유효 심볼 부분인 A길이 만큼 지연시킬 수 있다.
켤레복소수 산출부 603은 지연된 제 1 파일럿 신호의 컬레 복소수를 산출하여 출력할 수 있다.
제 1 곱셈부 605는 켤레복소수 산출부 603가 출력한 신호와 수신 신호를 곱셈 연산하여 출력한다.
제 1 파일럿 신호가 유효 부분 A의 주파수변위 부분인 B와 C를 포함하고 있으므로 각각 주파수 변위량을 변위시켜 상관값을 얻을 수 있다. 제 1 파일럿 신호에서 B는 A로부터frequency shift-up(또는 frequency shift-down)된 구간이고, C도 A로부터frequency shift-up(또는 frequency shift-down)된 구간이라고 할 수 있다.
예를 들어, 켤레복소수 산출부 603의 출력을이용하면 제 1 곱셈부 605의 출력은 B(또는 B의 켤레복수소)와 A(또는 A의 켤레복소수)의 상관 결과를 포함할 수 있다.
제 2 곱셈부 607는 제 1 곱셈부 605로부터 출력된 신호에 B구간에 적용된 주파수 변위량(ejπfSHt 로 표시)을 곱하여 출력할 수 있다.
그리고, 제 1 필터 611는 제 2 곱셈부 607가 출력한 신호를 대해 일정 구간동안moving average를 수행한다. moving average 구간은 cyclic prefix(B) 길이 또는 cyclic suffix(C)의 길이가 될 수 있다. 이 실시예에서, 제 1 필터 611는 B구간의 길이에 포함된 신호에 대해 평균을 산출할 수 있다. 그러면, 제 1 필터 611가 출력한 결과에서 평균을 산출한 구간에 포함된 A와 C의 상관값은 거의 0이 되고, B위치 신호와 A의 상관 결과는 남는다. B 위치의 신호는 제 2 곱셈부 607가 주파수 변위값을 곱하였으므로 A의 뒤부분을 복사한 신호가 된다.
제 2 곱셈부 609는 제 1 곱셈부 605로부터 출력된 신호에 C구간에 적용된 주파수 변위량(-ejπfSHt 로 표시)을 곱하여 출력할 수 있다.
그리고, 제 2 필터 613는 제 3 곱셈부 609가 출력한 신호를 대해 일정 구간동안moving average를 수행한다. moving average 구간은 cyclic prefix(B) 길이 또는 cyclic suffix(C)의 길이가 될 수 있다. 이 실시예에서, 제 2 필터 613는 C구간의 길이에 포함된 신호에 대해 평균을 산출할 수 있다. 그러면, 제 2 필터 613가 출력한 결과에서, 평균을 산출한 구간에 포함된 A와 B의 상관 결과는 거의 0이 되고, C 위치의 신호와 A의 상관 결과는 남는다. C 위치의 신호는 제 3 곱셈부 609가 주파수 변위값을 곱하였으므로 A의 앞부분을 복사한 신호가 된다.
제 1 필터 611와 제 2 필터 613가 moving average하는 구간의 길이(TB)는 다음과 같이 나타낼 수 있다.
여기서, k는 정수값을 나타낸다. 바꾸와 말하면 B와 C구간에서 사용되는 주파수 변위의 단위값 fSH는 k/TB로 결정될 수 있다.
제 2 지연부 615는 제 1 필터 611가 출력한신호들을 지연시킬 수 있다. 예를 들어, 제 2 지연부 615는 B 구간 길이만큼 제 1 필터 611가 필터링한 신호를 지연하여 출력한다.
제 4곱셈부 617은 제 2 지연부 615가 지연시킨 신호와 제 2 필터 613이 필터링한 신호를 곱하여 출력한다.
피크검출부 619는 제 4 곱셈부 617가 곱한 신호로부터 피크값이 발생한 위치를 검출하여 위상 측정부 621로 출력한다. 그리고, 피크값 및 그 위치는 타이밍 오프셋 추정에도 사용될 수 있다.
위상측정부 621는 피크검출부 619가 출력한피크값 및 그 위치를 이용하여 변화된 위상을 측정하여 출력할 수 있다. 위상값은 주파수 오프셋 (fractionalcarrier frequency offset)추정에 이용될 수 있다.
한편, 위에서 제 2 곱셈부 607와 제 3 곱셈부가 609가 주파수 변위를 시키는데 사용하는 주파수를 발생시키는oscillator는 임의의 위상 오차를 발생시킬 수 있다.
이와 같은 경우에도 위의 실시예의 제 4 곱셈부617는 oscillator의 위상 오차를 없앨 수 있다. 즉, 제 1 필터부(611)와 제 2 필터부(613)가 출력하는 결과들과 제 4 곱셈부 617가 출력하는 결과는 대략 아래의 수식으로 표현될 수 있다.
여기서, yMAF1, yMAF2는 제 1 필터부 611와 제 2 필터부 613의 출력을 각각 나타내고, yProd는 제 4 곱셈부 617의 출력을나타낸다. 그리고, a1과 a2는 각각 상관결과의 크기를 나타내고, Δf와 θ는 각각 주파수 오프셋과 oscillator의 위상 오차를 나타낸다.
따라서, yMAF1, yMAF2는 서로 부호가 다른 oscillator의 위상 오차를 각각 포함할 수 있지만, 제 4 곱셈부617의 결과에서는 oscillator의 위상 오차가 제거된다. 따라서, 신호 수신 장치의 oscillator의 위상 오차에 관계없이 Equation 3의 (3)의 위상값으로부터 주파수 오프셋 Δf을 추정할수 있다.
주파수 오프셋은 다음과 식으로 표현될 수 있다.
여기서, 추정되는 주파수 오프셋 Δf는 0 <=Δf <0.5이다.
도 55는 제 1파일럿 신호의 구조에 대한 다른 실시예를 나타낸 도면이다. 제 1 파일럿신호는 유효 부분(A)의 전반부의 주파수 변위를 cyclic prefix (B)로 유효 부분의 후반부의 주파수 변위를 cyclic suffix (C)로 할 수 있다. B와 C를 생성하는 A의 유효 부분의 길이들은 예를 들어 A 길이의 각각 1/2의 길이가 될 수 있는데, 그 길이들은 서로 달라질 수도 있다.
도 56은 도 55에서 예시한 제 1 파일럿 신호를 검출하고, 그 검출 결과를 이용하여 타이밍 오프셋과 주파수 오프셋을 측정하는 실시예를 나타낸다. 이 실시예에서 설명의 편의상 B와 C는 각각 A 길이의 1/2 길이를 주파수 변이한 cyclic prefix 또는 cyclic suffix 로 한다.
이 도면에서 예시한 예는 제 1 지연부 601, 켤레복소수 산출부 603, 제 1 곱셈부 605, 제 2 곱셈부607, 제 1 필터 611 , 제 2 지연부 615, 제 3 곱셈부 609, 제 2 필터 613, 제 4 곱셈부 617, 및 피크검출부 619 및 위상측정부 621를 포함할수 있다. 즉, 도 54의 실시예와 동일하지만, 각 구성 요소의 특징이 B와 C가 생성된 A의 길이에 따라 달라질 수 있다. 제 1 파일럿 신호에서 B는 A로부터 frequency shift-up(또는 frequency shift-down)된 구간이고, C도 A로부터frequency shift-up(또는 frequency shift-down)된 구간이라고 할 수 있다.
제 1 지연부 601 은 수신 신호를 지연시킬 수 있다. 예를 들어, 제 1 지연부 601는 수신 신호를 제 1 파일럿 신호의 유효 심볼 부분인 A길이의 1/2 만큼 지연시킬 수 있다.
켤레복소수 산출부 603은 지연된 제 1 파일럿 신호의 컬레 복소수를 산출하여 출력할 수 있다.
제 1 곱셈부 605는 켤레복소수 산출부 603가 출력한 신호와 수신 신호를 곱셈 연산하여 출력한다.
제 2 곱셈부 607는 제 1 곱셈부 605로부터 출력된 신호에 B구간에 적용된 주파수 변위량(ejπfSHt 로 표시)을 곱하여 출력할 수 있다.
그리고, 제 1 필터 611는 제 2 곱셈부 607가 출력한 신호를 대해 일정 구간동안moving average를 수행한다. moving average 구간은 cyclic prefix(B) 길이가 될 수 있다. 이 실시예에서, 제 1 필터 611는 B구간의 길이에 포함된 신호에 대해 평균을 산출할 수 있다. 그러면, 제 1 필터 611가 출력한 결과에서 평균을 산출한 구간에 포함된 A와 C의 상관값은 거의 0이 되고, B위치 신호와 A의 상관 결과는 남는다. B 위치의 신호는 제 2 곱셈부 607가 주파수 변위값을 곱하였으므로 A의 뒤부분을 복사한 신호가 된다.
제 3 곱셈부 609는 제 1 곱셈부605로부터 출력된 신호에 C구간에 적용된 주파수 변위량(-ejπfSHt 로 표시)을 곱하여출력할 수 있다.
그리고, 제 2 필터 613는 제 3 곱셈부 609가 출력한 신호를 대해 일정 구간동안moving average를 수행한다. moving average 구간은 cyclic suffix(C)의 길이가 될 수 있다. 이 실시예에서, 제 2 필터 613는 C구간의 길이에 포함된 신호에 대해 평균을 산출할 수 있다. 그러면, 제 2 필터 613가 출력한 결과에서, 평균을 산출한 구간에 포함된 A와 B의 상관 결과는 거의 0이 되고, C 위치의 신호와 A의 상관 결과는 남는다. C 위치의 신호는 제 3 곱셈부 609가 주파수 변위값을 곱하였으므로 A의 앞부분을 복사한 신호가 된다.
제 2 지연부 615는 제 1 필터 611가 출력한신호들을 지연시킬 수 있다. 예를 들어, 제 2 지연부 615는 B 구간 길이 + 1/2A의 길이만큼 제 1 필터 611가 필터링한 신호를 지연하여 출력한다.
제 4곱셈부 617은 제 2 지연부 615가 지연시킨 신호와 제 2 필터 613이 필터링한 신호를 곱하여 출력한다.
피크검출부 619는 제 4 곱셈부 617가 곱한 신호로부터 피크값이 발생한 위치를 검출하여 위상 측정부 621로 출력한다. 그리고, 피크값 및 그 위치는 타이밍 오프셋 추정에도 사용될 수 있다.
위상측정부 621는 피크검출부 619가 출력한피크값 및 그 위치를 이용하여 변화된 위상을 측정하여 출력할 수 있다. 위상값은 주파수 오프셋 (fractionalcarrier frequency offset)추정에 이용될 수 있다.
설명한 바와 같이, 위에서 제 2 곱셈부 607와 제 3 곱셈부 609가 주파수 변위를 시키는데 사용하는 주파수를 발생시키는 oscillator는 임의의 위상 오차를 발생시킬 수 있다. 그러나, 이 실시예도 제 4 곱셈부 617는 oscillator의 위상 오차를 없앨 수 있다.
제 1 필터부(611)와 제 2 필터부(613)가 출력하는 결과들과 제 4 곱셈부 617가 출력하는 결과는 대략 아래의 수식으로 표현될 수 있다.
여기서, yMAF1, yMAF2는 제 1 필터부 611와 제 2 필터부613의 출력을 각각 나타내고, yProd는 제 4 곱셈부 617의 출력을 나타낸다. 그리고, a1과 a2는 각각 상관결과의 크기를 나타내고, Δf와 θ는 각각 주파수 오프셋과 oscillator의 위상 오차를 나타낸다.
따라서, yMAF1, yMAF2는 서로 부호가 다른 oscillator의 위상 오차를 각각 포함할 수 있지만, 제 4 곱셈부617의 결과에서는 oscillator의 위상 오차가 제거된다. 따라서, 신호 수신 장치의 oscillator의 위상 오차에 관계없이 주파수 오프셋 Δf을 추정할수 있다.
여기서 추정되는 주파수 오프셋은 다음과 식으로 표현될 수 있다.
여기서, 추정되는 주파수 오프셋 Δf는 0 <=Δf <1이다.
즉, [수학식 4]에서 추정되는 주파수 오프셋은, 0.5 <=Δf <1 범위에서는 phase alising을 발생시킬 수 있지만, [수학식 6]에서 추정되는 주파수 오프셋은 phase alising을 발생시키지 않는다. 따라서, 주파수 오프셋을 더욱 정확하게 측정할 수 있다 . 예시한 제 1 파일럿 신호의 구조는 데이터 심볼과 제 2 주파수 신호에도 사용될 수도 있다. 이와 같은 구조를 사용하면, CW interference 등의 오프셋 추정 성능을 높이고, 수신기의 수신 성능을 향상시킬 수 있다.
도 57은 예시한 제 1 파일럿 신호를 검출하고, 그 검출 결과를 이용하여 타이밍 오프셋과 주파수 오프셋을 측정하는 또 다른 실시예를 나타낸다.
이 도면의 실시예는 제 1 지연부601, 제 3 지연부 602, 제 1 켤레복소수 산출부 603, 제 2 켤레복소수 산출부 604, 제 1 곱셈부605, 제 5곱셈부606, 제 2 곱셈부 607, 제 1 필터611 , 제 2 지연부 615, 제 3 곱셈부 609, 제 2 필터 613, 제 4곱셈부617, 및 피크검출부 619및 위상측정부 621 를 포함할수 있다.
이 도면의 실시예에서 제 1 지연부 601은 수신 신호를 지연시킬 수 있다. 예를 들어 제 1 지연부 601는 cyclic suffix 의 길이 만큼 수신 신호를 지연시킬 수 있다.
제 3 지연부 602는 제 1 지연부 601가 지연시킨 신호를 지연시킬 수 있다.
예를 들어 제 3 지연부는 cyclic prefix의 길이와cyclic suffix 의 길이의 차이만큼 신호를 더 지연시킨다.
제 1 켤레복소수 산출부 603은 제 3 지연부602가 지연시킨 신호의 컬레 복소수를 산출하여 출력할 수 있다. 제 2 켤레복소수 산출부 604은 제 1 지연부 601가 지연시킨 신호의 컬레 복소수를 산출하여 출력할 수 있다.
제 1 곱셈부 605는 제 1 켤레복소수 산출부 603가 출력한 신호와 수신 신호를 곱셈 연산하여 출력한다. 제 5 곱셈부 606는 제 2 켤레복소수 산출부 604가 산출한 켤레복소수와 수신 신호를 곱셈 연산하여 출력한다.
제 2 곱셈부 607는 제 1 곱셈부 605로부터 출력된 신호에 B구간에 적용된 주파수 변위량(ejπfSHt 로 표시)을 곱하여 출력할 수 있다.
그리고, 제 1 필터 611는 제 2 곱셈부 607가 출력한 신호를 대해 일정 구간동안moving average를 수행한다. moving average 구간은 제 1 파일럿 신호의 유효 구간(A)의 길이가 될 수 있다.
제 3 곱셈부 609는 제 2 곱셈부 604로부터 출력된 신호에 C구간에 적용된 주파수 변위량(-ejπfSHt 로 표시)을 곱하여출력할 수 있다.
그리고, 제 2 필터 613는 제 3 곱셈부 609가 출력한 신호를 대해 일정 구간동안 moving average를 수행한다. moving average 구간은 제 1 파일럿 신호의 유효 구간(A)의 길이가 될 수 있다.
제 2 지연부 615는 제 1 필터 611가 출력한신호들을 지연시킬 수 있다. 예를 들어, 제 2 지연부 615는 제 1 파일럿신호의 유효 구간(A)만큼 제 1 필터 611가 필터링한 신호를 지연하여 출력한다.
제 4곱셈부 617은 제 2 지연부 615가 지연시킨 신호와 제 2 필터 613이 필터링한 신호를 곱하여 출력한다. 제 4 곱셈부 617는 oscillator의 위상 오차를 없앨 수 있다.
피크검출부 619와 위상측정부 621의 동작은 위의 실시예에서 설명한 바와 같다. 제 는 제 4 곱셈부 617가 곱한 신호로부터 피크값이 발생한 위치를 검출하여 위상 측정부 621로 출력한다. 그리고, 피크값 및 그 위치는 타이밍 오프셋 추정에도 사용될 수 있다.
도 58은 신호 송신 방법의 일 실시예를 나타낸 도면이다.
서비스 스트림을 PLP 로 변조한다(S110). 서비스를 전달하는 트랜스포트 스트림, GSE 패킷과 같은 서비스 스트림이 인코딩 및 심볼 매핑을 포함한 변조가 수행된다. 변조된 서비스 스트림이 적어도 하나의 신호 프레임에 분산되고 적어도 하나의 물리 채널를 통해 PLP로 전송될 수 있다. 예를 들어 서비스 스트림이 PLP로 변조되는 과정은 이하의 S110a 내지 S110d 과정을 따를 수 있다.
트랜스포트 스트림, GSE 패킷과 같은 서비스 스트림을 에러 정정 부호화한다(S110a). 서비스 스트림에 따라 에러 정정 부호화 방식을 달리할 수 있다.
에러 정정 부호화 방식은 LDPC 에러 정정 부호화 스킴이 사용될 수 있고 다양한 코드 레잇으로 에러 정정 부호화될 수 있다. 특정 에러 정정 코드 레잇에 따라 에러 정정 부호화된 비트들은 에러 정정 부호 모드에 따라 에러 정정 부호 블록에 포함될 수 있다. 에러 정정 부호화 방식이 LDPC인 경우 normal 모드(64800비트) 및 short 모드(16200비트)가 사용될 수 있다.
에러 정정 부호화된 서비스 스트림을 인터리빙한다(S110b). 에러 정정 부호 블록에 포함되는 비트들을 메모리에 저장하고 읽는 방향을 달리하여 인터리빙을 수행할 수 있다. 에러 정정 부호 모드에 따라 메모리의 row의 개수와 column의 개수를 달리할 수 있다. 에러 정정 부호 블록 단위로 인터리빙될 수 있다.
인터리빙된 서비스 스트림의 비트를 심볼 매핑한다(S110c). 심볼 매핑 방식은 서비스 스트림마다 또는 서비스 스트림 내에서 달라질 수 있다. 예를 들어 심볼 매핑 방식은 higher order 심볼 매핑 방식과 lower order 심볼 매핑 방식이 사용될 수 있다. 심볼 매핑할 경우 에러 정정 부호의 코드 레잇 또는 심볼 매핑 방식에 따라 인터리빙된 비트 스트림을 역다중화하고, 역다중화된 서브 스트림들에 포함된 비트를 이용하여 심볼 매핑할 수 있다. 그러면 심볼 매핑되는 셀 워드 내에 비트의 순서가 섞일 수 있다.
상기 매핑된 심볼들을 인터리빙한다(S110d). 매핑된 심볼들이 에러 정정 부호 블록 단위로 인터리빙될 수 있다. 타임 인터리버(132a, 13 2b)는 심볼을 에러 정정 부호 블록 단위로 인터리빙할 수 있다. 즉, 서비스 스트림은 심볼 레벨에서 다시 인터리빙될 수 있다.
이와 같이 변조한 PLP를 적어도 하나의 신호 프레임에 배치하고, 각 신호 프레임에 제 1 파일럿 신호를 포함하는 프리엠블을 배치한다(S150). PLP를 신호 프레임에 배치하는 과정은 다음과 같다.
서비스 스트림의 인터리빙된 심볼들을 분할하고, 분할된 심볼들을 적어도 하나의 주파수 대역을 가지며 각 주파수 대역에서 시간적으로 분할된 슬롯들을 포함하는 신호 프레임에 할당하고, 상기 신호 프레임의 시작 부분에 제 1 파일럿 신호를 포함하는 프리엠블을 배치한다. 서비스 스트림의 인터리빙된 심볼들은 서비스를 제공하는 서비스 스트림은 PLP에 대응될 수 있다. PLP를 이루는 심볼 열은 분할되어 신호 프레임에 할당될 수 있다. PLP들은 , 다수의 주파수 대역에 배치될 경우 PLP를 이루는 심볼들은 적어도 하나의 주파수 대역을 가지는 적어도 하나의 신호 프레임에 할당될 수 있는데 각 주파수 대역들 사이에서 쉬프트된 슬롯들에 배치될 수 있다. 서비스 스트림에 포함된 비트들은 인터리빙된 에러 정정 부호 블록 단위로 신호 프레임에 배치될 수 있다.
신호 프레임을 OFDM 방식에 따라 시간 영역으로 변환시킨다(S160).
그리고, 시간 영역의 제 1 파일럿 신호에, 상기 제 1 파일럿 신호의 유효 부분의 제 1 부분이 주파수 변위된 cyclic prefix와 제 2 부분이 주파수 변위된 cyclic suffix를 삽입한다(S170). 주파수 영역에서 프리엠블이 삽입되지 않았다면 시간 영역에서 제 1 파일럿 신호와 제 2 파일럿 신호를 포함하는 프리엠블이 삽입될 수도 있다. 따라서, 시간 영역의 제 1 파일럿 신호는 유효 부분과 그 유효 부분의 제 1 부분의 cyclic prefix와 유효 부분의 제 2 부분의 cyclic suffix 를 포함할 수 있다. 제 1 부분은 유효 부분의 마지막 부분이거나 최초 앞부분일 수 있다. 그리고 제 2 부분은 유효 부분의 최초 앞부분이거나 마지막 부분일 수 있다.
그리고, 제 1 파일럿 신호를 포함하는 신호 프레임을 적어도 하나의 RF 채널 전송한다(S180).
제 1 파일럿 신호가, 그 파일럿 신호의 유효 부분이 주파수 변위된cyclic prefix와 cyclic suffix를 포함하므로, 제 1 파일럿 신호의 구조로서 신호 프레임을 식별을 명확하게 할 수 있다. 그리고, 제1 파일럿 신호 구조를 이용하여 타이밍 오프셋이나 주파수 오프셋 등 추정하고 보상할 수 있다.
도 59는 신호 수신 방법의 일 실시예를 나타낸 도면이다.
신호 프레임을 전송하는 특정 주파수 대역으로부터 신호를 수신한다(S210). 신호 프레임은 적어도 하나의 주파수 대역을 통해 수신될 수 있는데, 특정 주파수로부터 신호를 수신할 수 있다.
수신 신호로부터, 유효 부분의 제 1 부분이 주파수 변위된 cyclic prefix 및 상기 유효부분의 제 2 부분이 주파수 변위된 cyclic suffix를 포함하는 제 1 파일럿 신호를 식별하고, 상기 제 1 파일럿 신호를 이용하여 PLP가 포함된 신호 프레임을 OFDM 방식으로 복조한다(S220). 제 1 파일럿 신호를 이용한 복조 과정은 아래 도면에서 상세히 예시한다.
식별한 신호 프레임을 파싱한다(S230). 신호 프레임은 적어도 하나의 주파수 대역을 포함할 수 있다. 신호 프레임에는 서비스 스트림이 매핑된 심볼을 포함하는 에러 정정 부호 블록들에 대응하는 제 1 PLP가, 다른 서비스 스트림의 에러 정정 부호 블록에 대응하는 제 2 PLP와 함께 OFDM 심볼들에 할당될 수 있다. 신호 프레임이 다수의 주파수 대역을 포함할 경우 PLP의 에러 정정 부호 블록은 다수의 주파수 대역에 시간적으로 쉬프트된 OFDM 심볼들에 할당될 수 있다.
파싱된 신호 프레임으로부터 얻은 PLP 로부터 서비스 스트림을 얻을 수 있는데(S240), 이 과정은 S240a 내지 S240c에 기술된다.
상기 파싱한 신호 프레임으로부터 서비스 스트림이 매핑된 심볼을 디인터리빙한다(S240a). 서비스 스트림의 심볼 레벨에서 디인터리빙될 수 있다. 예를 들어, 타임 디인터리버(245a, 245b)는 서비스 스트림이 매핑된 심볼을 포함하는 에러 정정 부호 블록들을 디인터리방할 수 있다.
그리고, 디인터리빙된 심볼을 디맵핑하여 서비스 스트림을 얻는다(S240b). 심볼 디맵핑할 경우, 심볼을 디맵핑한 다수의 서브 스트림들을 출력하고, 출력한 서브 스트림들을 다중화하여 에러 정정 부호화된 서비스 스트림을 출력할 수 있다. 다중화 방식은 심볼의 심볼 매핑 방식과 에러 정정 부호화 코드 레잇에 따라 달라질 수 있다. 심볼 디맵핑 방식은 하나의 서비스 스트림에서 달라질 수도 있고, 서비스 스트림마다 달라질 수도 있다.
상기 서비스 스트림을 디인터리빙 시킨 후 디인터리빙된 스트림을 에러 정정 복호화한다(S240c).
본 발명의 신호 송수신 장치 및 신호 송수신 방법에 따르면 전송 신호를 용이하게 검출하고 복원할 수 있다. 또한 전체적인 송수신 시스템의 신호 송수신 성능을 높일 수 있는 효과가 있다.
도 60은 복조 과정에서 제 1 파일럿신호을 식별하여 오프셋을 추정하는 실시예를 예시한 흐름도이다.
제 1 파일럿 신호는 그 신호 내의 유효 구간 내의 제 1 부분을 주파수 변위(frequency shift)시킨 cyclic prefix와 제 2 부분을 주파수 변위(frequency shift)시킨 cyclic suffix를 포함한다. 제 1 파일럿 신호를 이용하여 타이밍 오프셋과 주파수 오프셋을 다음과 같이 산출할 수 있다.
수신 신호를 지연시킨다(S311). 예를 들어 지연 구간은 제 1 파일럿 신호의 유효 구간이나 그 구간의 1/2이 될 수 있다. 또는 지연 구간은 cyclic prefix 의 길이 또는 cyclic suffix의 길이가 될 수도 있다.
지연된 신호의 켤레 복소수를 산출한다(S313).
그리고, 수신 신호와 지연된 신호의 켤레 복소수를 곱한다(S315). 켤레 복소수와 곱한 지연된 신호는 위에서 예시한 길이를 가지는 신호가 될 수 있다. 지연된 신호가cyclic prefix또는 cyclic suffix의 길이일 경우, 각각 지연된 신호에 대해 켤레 복소수를 산출할 수 있다.
켤레복소수를 곱한 신호를 cyclic prefix 의 주파수 변위에 따라 역 변위시킨다(S317). 즉, cyclic prefix 신호의 주파수 변위량의 역 변위량으로 켤레복소수를 곱한 신호를 변위시킨다. 즉, frequency shift-up 되었다면 frequency shift-down을 수행한다(또는 frequency shift-down 되었다면 frequency shift-up을 수행한다.
그리고, cyclic prefix의 주파수 변위에 따라 역 변위된 신호에 대해 평균을 산출한다(S319). 실시예에 따라 평균을 산출하는 구간은 cyclic prefix의 길이 또는 제 1 파일럿 신호의 유효 길이 (A)가 될 수도 있다. 평균은 입력된 수신 신호에 따라 동일 길이의 신호에 대해 산출되므로 수신 신호를 따라 moving average 값이 출력될 수 있다.
평균을 산출한 신호를 지연시킨다(S321). 실시예에 따라 지연구간은 상기 cyclic prefix길이와 유효 구간의 1/2의 길이의 합이 될 수도 있고 cyclic prefix길이가 될 수도 있고, 제 1 파일럿 신호의 유효 길이(A)가 될 수 있다.
한편, S315에서 곱한 신호를 cyclic suffix의 주파수 변위에 따라 역 변위시킨다(S323). cyclic suffix 신호의 주파수 변위량의 역 변위량으로 켤레복소수를 곱한 신호를 변위시킨다. 즉, frequency shift-up 되었다면 frequency shift-down을 수행한다. (또는 frequency shift-down 되었다면 frequency shift-up을 수행한다.
cyclic suffix의 주파수 변위에 따라 역 변위된 신호에 대해 평균을 산출한다(S325). 실시예에 따라 위에서 설명한 바와 유사하게 산출된 cyclic suffix의 길이 또는 제 1 파일럿 신호의 유효 길이에 해당하는 신호에 대해 moving average를 수행한다.
S 321의 지연된 신호와 S325의 평균이 산출된 신호를 곱한다(S327).
곱한 결과의 피크 위치를 검출하고(S329), 그 피크를 이용하여 신호의 위상을 측정한다(S331). 검출된 피크는 타이밍 오프셋을 추정하는데 사용될 수 있고, 측정된 위상은 주파수 오프셋을 추정하는데 사용될 수 있다.
이 흐름도에서 cyclic suffix길이와 cyclic prefix의 길이와 주파수 역 변위량들은 서로 바뀌어 연산될 수 있다.
이하에서는 위에서 예시한 비트 인터리빙 방식에 따른 신호 송수신 방법의 실시예를 개시한다.
도 61은 본 발명에 따른 신호 송수신 방법의 또 다른 실시예를 예시한다.
서비스를 포함하는 트랜스포트 스트림을 에러 정정 부호화한다(S411).
에러 정정 부호화된 트랜스포트 스트림의 비트를 심볼 매핑 방식에 따라 메모리에 저장하는 방식과 읽는 방식을 달리하여 인터리빙시킨다(S413). 이 경우, 비트 인터리빙은 심볼 매핑 방식에 따라 다수의 행과 열을 가지는 메모리에 비트를 메모리의 열단위로 저장하되, 심볼 매핑 방식에 따라 각 열에서 저장되는 첫 비트의 위치들 사이에 오프셋이 발생하도록 저장하고, 각 열에서는 그 첫 비트가 저장되는 위치로부터 circular addressing 방식에 따른 저장 위치에 비트를 저장한다.
저장된 비트를 읽을 경우, 심볼 매핑 방식에 따라 메모리에 저장된 비트들을 행단위로 읽되, 심볼 매핑 방식에 따라 각 행에서 읽는 첫 비트의 위치들을 오프셋이 발생하도록 하고, 각 열에서 그 첫 비트를 읽는 위치로부터 circular addressing 방식에 따라 비트들을 읽는다.
인터리빙된 비트를 위의 심볼 매핑 방식에 따라 심볼 매핑한다(S415).
그리고, 매핑한 심볼들을 적어도 하나의 RF 채널로 전송되는 신호 프레임들에 할당하여 배치하고, 신호 프레임들에 그 신호 프레임들을 각각 식별할 수 있는 제 1 파일럿 신호를 포함하는 프리엠블을 배치한다(S417).
신호 프레임을 변조하여 전송한다(S419).
위와 같은 신호를 수신하고 처리하는 방법은 다음과 같다.
제 1 RF채널로부터 적어도 하나의 RF 채널로 전송되는 신호 프레임을 포함하는 수신 신호를 수신하고, 상기 신호 프레임의 프리엠블의 제 1 파일럿 신호로부터 상기 신호 프레임을 식별한다(S421).
신호 프레임을 복조하고, 복조한 신호 프레임을 파싱하여 다수의 시간 슬롯들 중 제 1 트랜스포트 스트림의 심볼들을 출력한다(S423).
심볼 매핑 방식에 따라 심볼을 디맵핑하여 비트 스트림을 출력한다(S425).
출력한 비트 스트림을 심볼 디맵핑 방식에 따라 메모리에 저장하는 방식과 읽는 방식을 달리하여 디인터리빙한다(S427). 비트 디인터리빙은 S413 단계에 대응되는 디인터리빙 방식을 사용한다. 심볼 매핑 방식에 따라 다수의 행과 열을 가지는 메모리에 비트를 메모리의 열단위로 저장하되, 심볼 매핑 방식에 따라 각 열에서 저장되는 첫 비트의 위치들 사이에 오프셋이 발생하도록 저장하고, 각 열에서는 그 첫 비트가 저장되는 위치로부터 circular addressing 방식에 따른 저장 위치에 비트를 저장한다.
저장된 비트를 읽을 경우, 심볼 매핑 방식에 따라 메모리에 저장된 비트들을 행단위로 읽되, 심볼 매핑 방식에 따라 각 행에서 읽는 첫 비트의 위치들을 오프셋이 발생하도록 하고, 각 열에서 그 첫 비트를 읽는 위치로부터 circular addressing 방식에 따라 비트들을 읽는다.
디인터리빙된 비트를 에러 정정 복호화한다(S429).
이하의 실시예는 송수신하는 레이어 1 정보 및 레이어 2 정보 중 적어도 어느 하나에대해 에러 발생에 대응하도록 부호화하는 실시예를 개시한다.
도 62는 신호 송신 장치의 다른 실시예를 나타낸 도면이다. 도 62에서 예시한 신호 송신 장치의 실시예는 입력 프로세서(input processor)(110), 코딩변조부(coding and modulation)(120), 프레임 빌더(frame builder)(130), 다중경로신호부호부(mulit- path signal processor)(140), 다중경로신호부호부(140)의 복수의 경로에 대응되는 수의 변조부들(150a, ..., 150r), 복수의 아날로그 프로세서들(analog processor) (160a,...,160r)을 포함한다. 이 도면의 실시예는 도 4에서 예시한 실시예와 유사하다. 다만, 이 도면의실시예는 레이어 1 정보 및 레이어 2 정보를 부호화하고 인터리빙하는 정보 생성부 1301 및 정보 코딩부 1303을 더 포함한다. 정보 생성부 1301 및 정보 코딩부 1303의 예를 상세히개시한다.
설명한 바와 같이 레이어 1 정보는 신호 프레임의 PLP 구성에 대한 정보를 포함하고, 제 2 파일럿 신호에 포함될 수 있다. 그리고 레이어 2 정보는 신호 프레임에 포함된 PLP가 전송하는 서비스를 기술할 수 있고, 제 2 파일럿 신호 또는 commom PLP에 전송될 수 있다. 예를 들어, 신호 프레임에 포함되는 제 2 파일럿 신호와 common PLP는, 신호 프레임이 다수의 RF 채널로 전송된다고 하더라도, 모든 RF 채널에 동일한 값이 전송된다. 따라서, frequency diversity gain을 얻지 못하므로, 에러 정정 부호나 인터리빙에 따라 정보 복구 능력이 높도록 처리될 수 있다. .
정보 생성부 1301은 프레임 빌더 130가 신호 프레임을 구성(configure)할 경우 해당 신호 프레임에 포함될 레이어 1 정보 및 레이어 2 정보를 생성할 수 있다. 정보 생성부 1301은 신호 프레임에서 각 서비스를 전송하는 트랜스포트 스트림이 전송될 위치와 그 트랜스포트 스트림에 대한 변조 및 코딩 정보를 발생시킬 수 있다.
정보 코딩부 1303은 정보 생성부 1301가 생성한 레이어 1 정보 및 레이러 2 정보를 그 변조 및 코딩 정보에 따라 부호화시킬 수 있다. 프레임 빌더 130는 정보 코딩부1303가 인코딩한 레이어 1 정보를 제 2 파일럿 신호의위치에, 레이어 2 정보를 제 2 파일럿 신호 또는 common PLP에 삽입한다. 따라서, 레이어 1 정보 및 레이어 2 정보는, 정보 코딩부 1303에 의해 전송 채널의 오류에도 강인하게 보호될 수 있다.
도 63은 정보 코딩부 1303의 실시예를 예시한 도면이다. 정보 코딩부 1301은 제 1 인코더 1311, 제 1 인터리버 1313, 제 2 인코더 1315 및 제 2 인터리버 1317을 포함할 수 있다.
제 1 인코더 1311는 아웃터 코더로서, 입력 데이터(레이어 1 정보 및 레이어 2 정보)에 대해 제 1 에러 정정 부호를 수행한다. 예를 들어 BCH 에러 정정 부호 방식으로 입력 데이터를 에러 정정 부호화할 수 있다. 제 1 인코더 1311의 에러 정정 부호화는 제 2 인코더에 의한 에러 정정 부호화 방식에 따른 error floor를 억제하기 위해 수행된다.
제 1 인터리버 1313은 아웃터 인터리버로서, 제 1 인코더 1311가 출력하는 데이터를 인터리빙할 수 있다. 제 1 인터리버 1313는 burst error를 줄일 수 있다.
제 2 인코더 1315는 인너 코더로서, 제 1 인터리버 1313가 출력한 데이터에 대해 제 2 에러 정정 부호를 수행한다. 예를 들어 제 2 인코더 1315는 제 1 인터리버 1313가 인터리빙한 데이터를 LDPC 에러 정정 부호 방식으로 인코딩할 수 있다.
제 2 인코더 1315는 입력 데이터를 부호화 할 경우, 에러 정정할데이터에shortening 및 pucturing 을 수행할 수 있다. 예를 들어 레이어 1 정보 및 레이어2 정보는, 서비스를 전송하는 트랜스포트 스트림 데이터보다 양이 적기 때문에 short length의 code가 사용될 수 있다. 따라서, 제 2 인코더 1315는 코드 레잇이 낮은 mother code로부터 shortening 및 pucturing을 수행하여 short length의 에러 정정 코드를 출력할 수 있다. mother code는 LDPC나 convolution code 를 사용할 수 있다. 즉, shortening 및 pucturing을 수행하면. 레이어 1 정보와 같이 크기가 작은 경우, 패이로드의 데이터 심볼과 동일한 coderate으로 에러 정정 부호화할 수 있도록 작은 크기의 codeword를 발생시킬 수 있다.
제 2 인코더 1315는 에러 정정 부호화할 입력 데이터에 대해 zero padding을 수행하여 에러 정정 부호를 위한 입력 비트의 수를 맞춘다 (shortening). 제 2 인코더 1315가 에러 정정을 수행한 경우 padding된 0을 제억하고, 생성된 parity bit의 일부를 puncturing하여 코드 레잇을 조절한다 (puncturing).
제 2 인터리버 1317는 인너 인터리버로서, 제 2 인코더 1315가 인코딩한 데이터에 대해 비트 인터리빙을 수행한다. 비트 인터리빙 방식에 대해서는 도 20 내지 도 28에서 예시한 방식을 따를 수 있다.
도 64는 신호 수신 장치의 다른 실시예를 개시한다. 이 도면의실시예는 도 39에서 예시한 신호 수신 장치와 유사하다. 따라서, 신호 수신 장치의 실시예는 제 1 신호 수신부(210a), 제 n 신호 수신부(210n), 제 1 복조부(220a), 제 n 복조부(220n), 다중경로신호복호부(230), 프레임파서(240), 디코딩복조부(250) 및 출력 프로세서(260)를 포함한다. 하지만, 도면의 실시예는 레이어 1 정보 및 레이어 2 정보를 복호하여 추출하는 정보 복호부2401 및 정보 추출부 2403을 포함한다.
프레임 파서 240는 신호 프레임을 파싱할 수 있다. 프레임 파서 240는 제 1 파일럿 신호와 제 2 파일럿 신호를 포함하는 신호 프레임의 프리엠블을 파싱할수 있다. 그리고, 프레임 파서 240는 commom PLP를 파싱할 수 있다.
프레임 파서 240는 제 2 파일럿 신호과 common PLP에 포함된 레이어 1 정보 및 레이어 2 정보를 정보 복호부 2401을 출력한다. 정보 복호부 2401는 레이어1 정보 및 레이어 2 정보를 복호한다. 정보 복호부 2401 의 상세한 예는 후술한다. 그리고, 정보 추출부2403는 복호한 레이어 1 정보 및 레이어 2 정보를 추출하여 레이어 1 정보는 프레임 파서 240 및 시스템컨트롤러(미도시)로 출력한다. 프레임 파서 240는 추출된 레이어 1 정보를 이용하여 신호 프레임에 포함된PLP 의 구성을 알 수 있고, 레이어 1 정보에 따라 사용자가 선택한PLP를 출력할 수 있다.
도 65는 레이어 1 정보 및 레이어 2 정보를 복호화하는 구체적인 실시예를 개시한 도면이다. 이 실시예는 제 1 디인터리버(2411), 제 1 디코딩부(2413), 제 2 디인터리버(2415) 및 제 2 디코딩부(2417)를 포함할 수 있다.
제 1 디인터리버(2411)는 레이어 1 정보 및 레이어 2 정보를 포함하는 입력 데이터에 대해 인너 디인터리빙을 수행한다. 제 1 디인터리버(2411)의 디인터리빙 방식은 도 20 내지 도 28에서 설명한 비트 인터리빙 방식을 따를 수 있다.
제 1 디코딩부(2413)는 디인터리빙된 데이터에 대해 제 1 에러 정정 부호 방식에 따라 에러 정정 복호를 수행한다. 이 경우, shortening 및 pucturing된 레이어 1 정보 및 레이어 2 정보를 포함하는 데이터를 복호할 수 있다.
예를 들어, 제 1 디코딩부(2413)는 제 1 디인터리버(2411)가 출력한 데이터의 parity bit에 대해 depuncturing를 수행한다. 그리고, 제 1 디코딩부(2413)는depunctured된 데이터에 0을 추가하여 에러 정정 복호를 수행한다. 그리고, 제 1 디코딩부(2413)는 추가된 0을 제거하여 shortened된 데이터를 출력한다.
제 2 디인터리버(2415)는 제 1 디코딩부(2413)가 에러 정정한 데이터에 대해 다시 디인터리빙을 수행하고, 제 2 디코딩부(2417)은 제 2 디인터리버(2415)가 출력한 데이터에 대해 제 2 에러 정정 부호 방식에 따라 에러 정정 복호를 수행한다. 제 2 디코딩부(2417) 레이어 1 정보 및 레이어 2 정보에 대한 로우(raw) 데이터를 출력할 수 있다.
위의 실시예에서 레이어 1 정보 및 레이어 2 정보는 shortening 및 puncturing 기법을 사용하여 에러 정정 부호화/복호화되는 예를 개시하였으나, 레이어 1 정보 또는 레이어 2 정보 중 적어도어느 하나에 대해 위에서 설명한 에러 정정 부호화/복호화가 수행될 수도 있다. 예를 들어 레이어 1 정보에 대해서만 shortening 및 puncturing 기법이 사용될 수도 있다. 이러한 경우에는 레이어 1 정보만 도 63 및 도 65의 실시예를 따를 수 있다. 그리고, 레이어 2 정보는 도 6 및 도 49의 실시예를 따를 수 있다. 그리고, 그 반대의 경우에도 가능하다.
도 66은 신호 송수신 방법의 실시예를 개시한 도면이다. 이하에서는 레이어 1 정보를 처리하는 실시예를 개시하지만, 레이어 2 정보도 개시하는 이 실시예와 유사하게 common PLP에 배치되어 전송될 수 있다. 이하에서 레이어 1 정보를 복호 및 부호하는 실시예를 상세히 개시하면 다음과 같다.
신호 프레임에 삽입될 레이어 1 정보를 생성한다(S501). 레이어 1 정보는 신호 프레임을 식별하는 정보와 신호 프레임의 PLP 구성에 대한 정보를 포함할 수 있다. PLP 구성에 대한 정보는 다수의 신호 프레임에 포함된 수퍼 프레임에 포함된 PLP에 대한 정보 및 수퍼 프레임에 대한 각 신호 프레임에 대한 정보를포함할 수 있다. PLP는 트랜스포트 스트림이 전송되기 위해 개별적으로 부호화되고 변조되는 단위가 될 수 있다. PLP는 위의 신호 프레임의 적어도 하나의 RF 채널에 할당될 수 있고, 다수의 신호 프레임에 할당될 수 있다.
레이어 1 정보를 에러 정정 부호화하되, shortening 기법 및 puncturing 기법에 따라 에러 정정 부호화를 수행한다(S503). 신호 프레임에 삽입될 레이어 1 정보는 그 크기가 작으므로 에러 정정 부호의 short length에 따른 coding 방식으로 부호화될 수 있다.
레이어 1 정보가 에러 정정 부호된 비트를 인터리빙한다(S505).
에러 정정 부호화는 제 1 에러 정정 부호 및 제 2 에러 정정 부호 과정이 수행될 수 있다. 그러면 인터리빙은 제 1 에러 정정 부호 후 제 1 인터리빙을 수행하고, 제 2 에러 정정 부호 후 제 2 인터리빙을 수행한다. 제 2 에러 정정 부호로서 LDPC 에러 정정 방식이 사용될 수 있다.
에러 정정 부호화할 입력 데이터에 대해 zero padding을 수행하여 에러 정정 부호를 위한 입력 비트의 수를 맞춘다 (shortening). 제 2 에러 정정을 수행한 경우 padding된 0을 제거하고, 생성된 parity bit의 일부를 puncturing하여 코드 레잇을 조절한다 (puncturing).
인터리빙된 레이어 1 정보의 비트들을, 신호 프레임의 프리엠블에 배치하고, 신호 프레임의 시간 슬롯들에 각각 부호화된 PLP들을 할당하여 배치한다(S507). 신호 프레임은 적어도 하나의 RF 채널로 전송될 PLP를 포함할 수 있다.
신호 프레임을 변조하여 적어도 하나의 RF 채널로 전송한다(S509).
신호를 수신할 경우, 적어도 하나의 RF 채널을 포함하는 RF 대역으로 전송되는 신호 프레임을 제 1 RF 채널로부터 수신한다(S511).
수신 신호의 신호 프레임을 복조한다(S513).
신호 프레임을 파싱하고, 레이어 1 정보가 포함된 신호 프레임의 프리엠블을 파싱하여 출력한다(S515).
레이어 1 정보에 대한 비트를 디인터리빙한다(S517).
디인터리빙된 비트를 shortening 기법 및 puncturing 기법의 역방식에 따라 에러 정정 복호화를 수행한다(S519). 이 단계에서 예를 들어, 디인터리빙된 비트를 depuncture 하고, 에러 정정 부호 방식의 형식에 맞게 0을 adding 한다. 0이 adding된 데이터에 대해 에러 정정 복호를 수행하고, added 된 0은 제거(remove)된다.
에러 정정 복호된 레이어 1 정보를 이용하여 신호 프레임을 파싱하고 신호 프레임으로부터 PLP를 얻는다(S521).
이와 같이 수행하면 diversity gain을 얻을 수 없는 신호 프레임의 프리엠블에 대해 에러 정정 부호를 수행하므로 프레임블에 포함된 정보의 오류를 정정할 수 있다. 따라서, 정확한 프리엠블에 포함된 정보에 대한 수신 성능을 높일 수 있다.
이하에서는 신호 프레임의 프리엠블을 효율적으로 이용할 수 있는 실시예를 개시한다.
도 67은 신호 프레임을 예시한 도면이다. 신호 프레임의 프리엠블은 제 1 파일럿 신호(P1)과 제2 파일럿 신호(P2)을 포함한다. 그리고, 신호 프레임은 적어도 하나의 PLP가 포함된 데이터 심볼들을 포함할 수 있다. 제 1 파일럿 신호는 신호 프레임을 식별 정보를 포함할 수 있는데, 제 1 파일럿 신호의 구조는 위에서 예시하였다.
그리고, 제 2 파일럿 신호는 레이어 1 정보를 포함할 수 있다. 레이어 1정보는 레이어 1 (L1) 프리-시그널링 신호와 레이어 1 (L1)는 포스트-시그널링 신호를 포함할 수 있다. L1 프리-시그널링 신호는 L1 포스트-시그널링 신호를 수신하고 복호할 수 있는 정보(예를 들면 L1 포스트-시그널링 신호의 변조 방법 및 크기에 대한 정보)를 포함할 수 있다.
L1 포스트-시그널링 신호는 PLP 스케줄링에 대한 정보를 포함할 수 있다. 예를 들어 L1 포스트-시그널링 신호는 신호 프레임에 어떤 PLP가 어떤 위치에 배치되어 있는지에 대한 정보를 포함한다. L1 포스트-시그널링 신호에 대한 정보는 추후 상세히 설명한다.
그리고, 제 2 파일럿 신호 영역에는 레이어 1 정보가 채워진 영역(L1)과 레이어 1 정보가 설정되는 영역의 잔여 부분인 제 3 데이터 영역(other data)이 포함될 수 있다. 제 3 데이터 영역은 가변하는 레이어 1 정보의 크기를 맞추기 위해 패딩 데이터가 포함될 수도 있지만, 효율적인 데이터 전송을 위해 PLP가 포함될 수 있다. 이와 관련된 내용은 추후 상술한다.
도 68은 제 2 파일럿 신호(P2)에 구조를 예시한 도면이다. 제 2 파일럿 신호는 L1 프리-시그널링 신호, L1 포스트-시그널링 신호 및 제 3 데이터 영역을 포함한다.
L1 포스트-시그널링 신호는 일반적인 프레임인 변수인 static 파트, 수퍼 프레임에 대한 변수인 configurable 파트, 신호 프레임에 대한 변수인 dynamic 파트를 포함할 수 있다.
dynamic 파트는 다음과 같은 정보를 포함할 수 있다.
Frame_id 필드는 신호 프레임의 식별자를 나타낸다.
Notif_size 필드는 신호 프레임이 긴급 재난 상황이나 서비스 변경 등을 알리는 NOTIFICATION 메시지를 포함할 경우, NOTIFICATION 메시지의 크기를 나타낸다.
NUM_PLP 필드는 신호 프레임이 포함하는 PLP의 개수를 나타낸다.
PLP_LOOP는 PLP의 개수에 따라 각 PLP에 대한 상세한 정보, 예를 들면 각 PLP 의 위치 정보 등을 포함하는 LOOP를 나타낸다. PLP_LOOP에 포함될 수 있는 정보는 아래에서 상술한다.
CRC_32는 레이어 1 정보를 수신하여 에러 정정 복호할 수 있는 cyclic redundancy check 코드를 나타낸다.
한편, 제 2 파일럿 신호의 레이어 1 정보 영역의 제 3 데이터 영역은 패딩 데이터가 채워질 수 도 있다. 그러나 이러한 레이어 1 정보 영역의 제 3 데이터 영역은 잔여 영역이 될 수 있으므로, 그 잔여 영역에 패딩 데이터를 추가하면 데이터 전송 비율이 떨어질 수 있다. 또는 제 3 데이터 영역이 데이터 전송에 오버 헤드가 될 수 있다.
따라서, 이하에서는 레이어 1 정보 설정 영역의 잔여 영역인 제 3 데이터 영역에 데이터 PLP 가 전송되도록 하는 실시예를 개시한다. 그리고, 제 3 데이터 영역에 PLP가 포함될 경우, 그 PLP를 시그널링 시키는 실시예를 개시한다.
예를 들어 레이어 2 정보는 신호 프레임에 포함되는 PLP이 전달하는 서비스를 기술하는 정보(예를 들면, PSI/SI 정보와 같은 서비스 기술 정보)를 포함할 수 있다. 이러한 레이어 2 정보는 모든 신호 프레임에 공통 PLP로 포함될 수 있는데, 이러한 PLP를 common PLP(PLP0)라고 호칭한다.
레이어 1 정보 설정 영역의 잔여 영역인 제 3 데이터 영역은 common PLP를 전송할 수 있다. 또는 서비스들을 전송하는 트랜스포트 스트림들이 개별적으로 에러 정정 부호화되고, 심볼 매핑된 data PLPs들이 레이어 1 정보 설정 영역의 잔여 영역인 제 3 데이터 영역에 포함될 수 있다.
위와 같은 레이어 1 정보 설정 영역의 잔여 영역인 제 3 데이터 영역은 common PLP 또는 data PLP를 포함할 수 있는데, 제 3 데이터 영역에 common PLP 또는 data PLP의 전체가 포함되지 못할 경우, 이후의 신호 프레임의 패이로드 영역에 제 3 데이터 영역에 위치한 common PLP 또는 data PLP의 연속한 데이터가 위치할 수 있다.
한편, 위에서 개시한 바와 같이 PLP_LOOP는 각 PLP가 적어도 하나의 신호 프레임에 할당된 경우 각 신호 프레임에서의 위치 정보를 포함할 수 있다. 이 때 LOOP에서 식별되는 PLP의 순서는 신호 프레임에 배치된 PLP의 순서와 다를 수 있다.
PLP_LOOP 는 현재 식별하고 있는 신호 프레이메 포함된 각 PLP 식별자(PLP_ID)를 포함한다. 그리고, 각 PLP 식별자에 대해 신호 프레임에서의 그 PLP의 시작 위치를 나타낸 PLP 시작 주소 정보(PLP_START)를 포함할 수 있다.
예를 들어 PLP 시작 주소 OFDM 심볼에 포함된 셀(캐리어) 번호로 나타낼 수 있다. 제 3 데이터 영역에 포함된 common PLP 또는 데이터 PLP의 주소를 시그널링할 경우, 제 3 데이터 영역의 마지막 OFDM 심볼에 포함된 셀 번호들 중 common PLP 또는 데이터 PLP가 시작하는 위치를 PLP 시작 주소로 시그널링할 수 있다.
따라서, 제 3 데이터 영역에 패딩 데이터를 채워서 전송할 경우 패이로드의 첫 번째 셀이 항상 PLP 시작 주소가 된다. 그러나, 레이어 1 정보 설정 영역의 잔여 영역인 제 3 데이터 영역에 common PLP 또는 데이터 PLP가 위치할 경우, 레이어 1 정보 설정 영역의 잔여 영역인 마지막 OFDM symbol의 첫번째 셀을 address 0으로 설정할 수 있다. 따라서, 제 3 데이터 영역에 common PLP 또는 data PLP가 포함될 경우, L1 포스트-시그널링의 dynamic 파트의 PLP 시작 주소로 common PLP 또는 data PLP의 위치를 시그널링할 수 있다.
설명한 바와 같이 L1 프리-시그널링은 L1 포스트-시그널링의 크기에 대한 정보를 포함하기 때문에 수신기는 L1 포스트-시그널링의 종료 위치를 알 수 있다. 그리고, 수신기는 제 2 파일럿 신호의 dynamic 파트의 PLP시작 주소(PLP_START) 또는 L1 프리-시그널링 정보 중 L1 포스트-시그널링의 크기를 이용하여 설정된 레이어 1 정보에 연속한 common PLP 또는 data PLP의 시작 위치를 알 수 있다. 따라서, 제 2 파일럿 신호에 패딩 데이터 없이 효율적으로 데이터를 전송할 수 있다.
위와 같은 정보를 제 2 파일럿 신호를 송수신하는 장치를 위에서 설명한 도면을 다시 참조하여 설명한다.
도 62를 참조하면, 정보 생성부 1301는 제 2 파일럿 신호 중 신호 프레임에 적용되는 dynamic 파트 중 PLP 시작 주소에, 제 3 데이터 영역의 OFDM 심볼의 셀 번호들 중 data PLP또는 common PLP가 시작하는 셀의 번호를 설정할 수 있다.
레이어 1 정보 설정 영역의 잔여 영역인 제 3 데이터 영역에 위치한 PLP가 data PLP인 경우, 프레임 파서 130는 코딩 변조부 120 가 출력한 적어도 하나의 PLP를 레이어 1 정보의 제 3 데이터 영역에 위치하도록 배치한다.
또는, 레이어 1 정보의 제 3 데이터 영역에 위치한 PLP가 data PLP인 경우 common PLP인 경우, 프레임 파서 130는 정보 코딩부 1303이 출력하는 common PLP를 신호 프레임내 레이어 1 정보의 제 3 데이터 영역에 배치한다.
변조부 (150a, 150r) 제 2 파일럿 신호의 제 3 데이터 영역에 PLP를 포함하고, 레이어 1 정보의 dynamic 파트에 그 PLP의 시작 주소를 포함한 신호 프레미을 변조한다.
그리고, 아날로그 프로세서 (160a, 160r)은 변조한 프레임을 RF 채널로 전송한다.
이외의 송신 장치에 포함된 블록에 대한 상세한 설명은 도 4 및 도 62와 같다.
다시 도 64를 참조하면 프레임 파서 240는 제 2 파일럿 신호를 파싱하여 정보 디코딩부 2401로 출력한다. 정보 디코딩부 2401는 제 2 파일럿 신호의 레이어 1 정보를 복호하여 레이어 1 정보의 dynamic 파트로부터, 제 3 데이터 영역에 포함된 data PLP또는 common PLP의 시작 주소를 얻을 수 있다.
정보 추출부 2403가 그 시작 주소를 추출하면, 프레임 파서 240는 레이어 1 정보의 제 3 데이터 영역에 포함된 data PLP또는 common PLP을 신호 프레임로부터 파싱한다. 그리고, 디코딩 복조부 250는 data PLP 또는 common PLP를 복호하고, 출력 프로세서 260은 복호한 PLP를 트랜스포트 스트림 또는 PSI/SI와 같은 서비스 기술 정보로 출력할 수 있다.
도 69는 본 발명에 따른 신호 송수신 방법의 실시예를 나타낸 도면이다.
레이어 1 정보를 할당하기 위한 레이어 1 정보 영역 중 잔여 영역인 제 3 데이터 영역을 포함하는 제 2 파일럿 신호를 생성한다(S531). 즉, 제 2 파일럿 신호는 레이어 1 정보를 할당하기 위한 레이어 1 정보 영역에 배치될 수 있다.
생성된 제 2 파일럿 신호의 레이어 1 정보의 다이나믹 파트는, 제 3 데이터 영역에 포함될 PLP 의 시작 주소를 포함할 수 있다. 또는 제 2 파일럿 신호 중 레이어 1 프리 시그널링 정보는 레이어 1 포스트 시그널링 정보의 크기가 설정될 수 있는데, 신호 수신시 그 레이어 1 포스트 시그널링 정보의 크기에 따라 제 3 데이터 영역의 PLP 시작 주소를 찾을 수 있다.
생성한 제 2 파일럿 신호를 신호 프레임의 프리엠블에 배치하고, 상기 신호 프레임의 제 3 데이터 영역(즉, 레이어 1 영역의 잔여 영역)과 데이터 심볼 영역에 PLP를 배치한다(S533).
신호 프레임을 변조하여 적어도 하나의 RF 채널로 전송한다(S535).
신호를 수신할 경우, 특정 RF 채널로부터 신호를 수신한다(S541).
수신 신호를 복조한다(S543).
상기 수신 신호의 신호 프레임을 파싱한다(S545). 레이어 1 정보는 L1 프리 시그널링 정보와 L1 포스트 시그널링 정보를 포함하고, L1 프리 시그널링 정보는 L1 포스트 시그널링 정보의 크기가 설정될 수있고, L1 포스트 시그널링 정보는 PLP의 시작 주소를 포함할 수 있다. PLP의 시작 주소는 레이어 1 정보를 위한 OFDM 심볼에 포함된 셀의 수를 가리킬 수 있다.
상기 신호 프레임의 레이어 1 영역(즉, 제 3 데이터 영역)에 위치한 PLP를 얻는다(S547). L1 포스트 시그널링 정보의 크기와 PLP의 시작 주소 중 어느 하나를 이용하면 제 3 데이터 영역의 PLP를 얻을 수 있다.
PLP로부터 트랜스포트 스트림을 얻는다(S549).
따라서, 신호 프레임의 프리엠블에 PLP가 전송되도록 하여, 신호 프레임을 효율적으로 사용할 수 있고, 프리엠블 중 레이어 1 정보에 프리엠블에 포함된 PLP의 위치를 시그널링할 수 있다.
본 발명의 신호 송수신 장치 및 신호 송수신 방법에 따르면 선택한 서비스를 전송하는 트랜스포트 스트림을 포함하는 PLP 를 용이하여 얻을 수 있다. 그리고, 신호 송수신 시스템의 신호 송수신 성능을 높일 수 있다.
본 발명의 신호 송수신 장치 및 신호 송수신 방법에 따르면 PLP를 구성하는 데이터 심볼과 프리엠블을 구성하는 심볼이 동일한 FFT 모드로 변조될 경우, 데이터 심볼을 프리엠블로 검출할 가능성이 낮고, 프리엠블을 잘못 검출할 가능성이 줄어든다. 그리고, 아날로그 TV 신호와 같이 continuous wave (CW) interference가 있는 경우, correlation 에서 발생하는 noise DC componet에 의해 프리엠블을 잘못 검출할 가능성이 줄어든다.
본 발명의 신호 송수신 장치 및 신호 송수신 방법에 따르면, PLP를 구성하는 데이터 심볼에 적용되는 FFT의 크기가 프리엠블에 적용되는 FFT의 크기보다 커질 경우, 프리엠블의 유효 심볼 부분인 A와 같거나 큰 길이의 딜레이 스프레드(delay spread) 채널에서도 프리엠블 검출 성능이 높아질 수 있다. 그리고, cyclic prefix (B)와 cyclic suffix (C)을 프리엠블에 동시에 사용하므로 미세 캐리어 주파수 오프셋(fractional carrier frequency offset)을 추정할수 있다.
개시한 실시예 중 파일럿 신호의 구조는 반드시 PLP를 포함하는 신호 프레임에 사용될 필요가 없으며, 어떤 신호 프레임에 대해서도 상기 파일럿 신호를 삽입한 신호를 송수신하면 기술한 효과를 얻을 수 있다.
Claims (10)
- 제 1 방송 서비스 데이터를 QAM 매핑하는 단계;
제 2 방송 서비스 데이터를 QAM 매핑하는 단계;
상기 매핑된 제 1 방송 서비스 데이터 및 상기 매핑된 제 2 방송 서비스 데이터를 결합하는 단계, 여기서 상기 매핑된 제 1 방송 서비스 데이터 및 상기 매핑된 제 2 방송 서비스 데이터는 서로 다른 파워 레벨들로 결합됨;
상기 결합된 데이터를 타임 인터리빙하는 단계;
상기 타임 인터리빙된 데이터를 포함하는 신호 프레임을 생성하는 단계;
상기 생성된 신호 프레임 내의 데이터를 OFDM (Orthogonal Frequency Division Multiplexing) 방식에 따라 변조하는 단계; 및
상기 변조된 데이터를 포함하는 방송 신호를 전송하는 단계를 포함하고,
제 1 파일럿 신호는 상기 신호 프레임의 앞 부분에 위치하고, 제 2 파일럿 신호는 상기 제 1 파일럿 신호의 뒷 부분에 위치하고, 상기 제 2 파일럿 신호는 상기 타임 인터리빙된 데이터의 일부를 포함하고,
상기 제 1 파일럿 신호는 유효 부분, 제 1 부분 및 제 2 부분을 포함하고, 상기 제 1 부분 및 상기 제 2 부분은 상기 유효 부분의 일부분을 기반으로 생성되는 것을 포함하고,
상기 매핑된 제 1 방송 서비스 데이터 및 상기 매핑된 제 2 방송 서비스 데이터는 서로 다른 QAM 오더에 의해 매핑되는 신호 송신 방법. - 제 1 항에 있어서,
시그널링 정보를 인코딩하는 단계를 더 포함하는 신호 송신 방법. - 제 2 항에 있어서,
상기 시그널링 정보는 제 1 시그널링 정보 및 제 2 시그널링 정보를 포함하고, 상기 제 1 시그널링 정보는 상기 제 2 시그널링 정보의 크기 정보를 포함하고, 상기 제 2 시그널링 정보는 상기 결합된 데이터와 관련된 정보를 포함하는 신호 송신 방법. - 제 1 항에 있어서,
상기 제 1 방송 서비스 데이터 및 상기 제 2 방송 서비스 데이터를 각각 비트 인터리빙하는 단계를 포함하는 신호 송신 방법. - 제 4 항에 있어서,
상기 비트 인터리빙하는 단계는
상기 제 1 방송 서비스 데이터 및 상기 제 2 방송 서비스 데이터를 각각 가로 방향으로 메모리에 쓰는 단계; 및
상기 쓰여진 제 1 방송 서비스 데이터 및 상기 쓰여진 제 2 방송 서비스 데이터를 각각 세로 방향으로 상기 메모리로부터 읽어 나가는 단계를 더 포함하는 신호 송신 방법. - 제 1 방송 서비스 데이터를 QAM 매핑하는 제 1 매퍼;
제 2 방송 서비스 데이터를 QAM 매핑하는 제 2 매퍼;
상기 매핑된 제 1 방송 서비스 데이터 및 상기 매핑된 제 2 방송 서비스 데이터를 결합하는 결합부, 여기서 상기 매핑된 제 1 방송 서비스 데이터 및 상기 매핑된 제 2 방송 서비스 데이터는 서로 다른 파워 레벨들로 결합됨;
상기 결합된 데이터를 타임 인터리빙하는 타임 인터리버;
상기 타임 인터리빙된 데이터를 포함하는 신호 프레임을 생성하는 프레임 빌더;
상기 생성된 신호 프레임 내의 데이터를 OFDM (Orthogonal Frequency Division Multiplexing) 방식에 따라 변조하는 변조부; 및
상기 변조된 데이터를 포함하는 방송 신호를 전송하는 전송부를 포함하고,
제 1 파일럿 신호는 상기 신호 프레임의 앞 부분에 위치하고, 제 2 파일럿 신호는 상기 제 1 파일럿 신호의 뒷 부분에 위치하고, 상기 제 2 파일럿 신호는 상기 타임 인터리빙된 데이터의 일부를 포함하고,
상기 제 1 파일럿 신호는 유효 부분, 제 1 부분 및 제 2 부분을 포함하고, 상기 제 1 부분 및 상기 제 2 부분은 상기 유효 부분의 일부분을 기반으로 생성되는 것을 포함하고,
상기 매핑된 제 1 방송 서비스 데이터 및 상기 매핑된 제 2 방송 서비스 데이터는 서로 다른 QAM 오더에 의해 매핑되는 신호 송신 장치. - 제 6 항에 있어서,
시그널링 정보를 인코딩하는 인코더를 더 포함하는 신호 송신 장치. - 제 7 항에 있어서,
상기 시그널링 정보는 제 1 시그널링 정보 및 제 2 시그널링 정보를 포함하고, 상기 제 1 시그널링 정보는 상기 제 2 시그널링 정보의 크기 정보를 포함하고, 상기 제 2 시그널링 정보는 상기 결합된 데이터와 관련된 정보를 포함하는 신호 송신 장치. - 제 6 항에 있어서,
상기 제 1 방송 서비스 데이터를 비트 인터리빙하는 제 1 비트 인터리버; 및
상기 제 2 방송 서비스 데이터를 비트 인터리빙하는 제 2 비트 인터리버를 포함하는 신호 송신 장치. - 제 9 항에 있어서,
상기 제 1 비트 인터리버 및 상기 제 2 비트 인터리버는,
상기 제 1 방송 서비스 데이터 및 상기 제 2 방송 서비스 데이터를 각각 가로 방향으로 메모리에 쓰고 상기 쓰여진 제 1 방송 서비스 데이터 및 상기 쓰여진 제 2 방송 서비스 데이터를 각각 세로 방향으로 상기 메모리로부터 읽어 나가는 것을 더 포함하는 신호 송신 장치.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US2582308P | 2008-02-04 | 2008-02-04 | |
US61/025,823 | 2008-02-04 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020150189581A Division KR101634196B1 (ko) | 2008-02-04 | 2015-12-30 | 신호 송수신 방법 및 신호 송수신 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20160076509A KR20160076509A (ko) | 2016-06-30 |
KR101759949B1 true KR101759949B1 (ko) | 2017-07-20 |
Family
ID=43596949
Family Applications (6)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2020140000015U KR20140001148U (ko) | 2008-02-04 | 2014-01-02 | 신호 송수신 방법 및 신호 송수신 장치 |
KR1020140030528A KR101580164B1 (ko) | 2008-02-04 | 2014-03-14 | 신호 송수신 방법 및 신호 송수신 장치 |
KR1020140167416A KR101580166B1 (ko) | 2008-02-04 | 2014-11-27 | 신호 송수신 방법 및 신호 송수신 장치 |
KR1020150070395A KR101596849B1 (ko) | 2008-02-04 | 2015-05-20 | 신호 송수신 방법 및 신호 송수신 장치 |
KR1020150189581A KR101634196B1 (ko) | 2008-02-04 | 2015-12-30 | 신호 송수신 방법 및 신호 송수신 장치 |
KR1020160076845A KR101759949B1 (ko) | 2008-02-04 | 2016-06-20 | 신호 송수신 방법 및 신호 송수신 장치 |
Family Applications Before (5)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2020140000015U KR20140001148U (ko) | 2008-02-04 | 2014-01-02 | 신호 송수신 방법 및 신호 송수신 장치 |
KR1020140030528A KR101580164B1 (ko) | 2008-02-04 | 2014-03-14 | 신호 송수신 방법 및 신호 송수신 장치 |
KR1020140167416A KR101580166B1 (ko) | 2008-02-04 | 2014-11-27 | 신호 송수신 방법 및 신호 송수신 장치 |
KR1020150070395A KR101596849B1 (ko) | 2008-02-04 | 2015-05-20 | 신호 송수신 방법 및 신호 송수신 장치 |
KR1020150189581A KR101634196B1 (ko) | 2008-02-04 | 2015-12-30 | 신호 송수신 방법 및 신호 송수신 장치 |
Country Status (2)
Country | Link |
---|---|
KR (6) | KR20140001148U (ko) |
ES (1) | ES2353578T3 (ko) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102206538B1 (ko) * | 2013-09-27 | 2021-01-22 | 삼성전자주식회사 | 송신 장치, 수신 장치 및 그 제어 방법 |
KR102004274B1 (ko) | 2014-06-10 | 2019-10-01 | 엘지전자 주식회사 | 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법 |
EP3197080A4 (en) | 2014-08-21 | 2018-05-16 | LG Electronics Inc. | Apparatus for transmitting broadcast signal, apparatus for receiving broadcast signal, method for transmitting broadcast signal, and method for receiving broadcast signal |
CN107005723B (zh) | 2014-12-31 | 2021-01-26 | Lg 电子株式会社 | 发送广播信号的装置、接收广播信号的装置、发送广播信号的方法以及接收广播信号的方法 |
JP6453463B2 (ja) | 2015-01-27 | 2019-01-16 | エルジー エレクトロニクス インコーポレイティド | 放送信号送信装置、放送信号受信装置、放送信号送信方法、及び放送信号受信方法 |
KR102326036B1 (ko) * | 2015-03-02 | 2021-11-12 | 삼성전자주식회사 | 송신 장치 및 그의 쇼트닝 방법 |
US10340952B2 (en) | 2015-03-02 | 2019-07-02 | Samsung Electronics Co., Ltd. | Transmitter and shortening method thereof |
US10177951B2 (en) | 2015-06-09 | 2019-01-08 | Samsung Electronics Co., Ltd. | Method for determining reserved tones and transmitter for performing PAPR reduction using tone reservation |
KR101833041B1 (ko) | 2015-06-09 | 2018-02-27 | 삼성전자주식회사 | 예약 톤 설계 방법 및 톤 예약 방식을 이용하여 papr 저감을 수행하는 송신기 |
EP4340508A3 (en) * | 2015-06-19 | 2024-10-09 | Panasonic Intellectual Property Corporation of America | Transmitting method, receiving method, transmitting apparatus and receiving apparatus |
JP2017011689A (ja) * | 2015-06-19 | 2017-01-12 | パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカPanasonic Intellectual Property Corporation of America | 送信方法、受信方法、送信装置、及び受信装置 |
CA210154S (en) * | 2019-10-28 | 2022-06-03 | Nipro Corp | Culture container |
WO2024098113A1 (en) * | 2022-11-11 | 2024-05-16 | Hullbot Pty Ltd | Underwater vehicles for navigating relative to a structure |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20050103099A (ko) * | 2004-04-24 | 2005-10-27 | 삼성전자주식회사 | 이동통신 시스템에서 방송 서비스 제공 장치 및 방법 |
PL2363987T3 (pl) * | 2004-12-23 | 2014-03-31 | Electronics & Telecommunications Res Inst | Urządzenie do nadawania i odbierania danych do zapewnienia szybkiej komunikacji danych oraz stosowny sposób |
-
2008
- 2008-12-19 ES ES09178373T patent/ES2353578T3/es active Active
-
2014
- 2014-01-02 KR KR2020140000015U patent/KR20140001148U/ko not_active Application Discontinuation
- 2014-03-14 KR KR1020140030528A patent/KR101580164B1/ko active IP Right Review Request
- 2014-11-27 KR KR1020140167416A patent/KR101580166B1/ko active IP Right Review Request
-
2015
- 2015-05-20 KR KR1020150070395A patent/KR101596849B1/ko active IP Right Grant
- 2015-12-30 KR KR1020150189581A patent/KR101634196B1/ko active IP Right Grant
-
2016
- 2016-06-20 KR KR1020160076845A patent/KR101759949B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
ES2353578T3 (es) | 2011-03-03 |
KR20160076509A (ko) | 2016-06-30 |
KR101634196B1 (ko) | 2016-06-28 |
KR20140061326A (ko) | 2014-05-21 |
KR20160006151A (ko) | 2016-01-18 |
KR101596849B1 (ko) | 2016-02-23 |
KR20150063994A (ko) | 2015-06-10 |
KR101580164B1 (ko) | 2015-12-24 |
KR20140001148U (ko) | 2014-02-24 |
KR101580166B1 (ko) | 2016-01-04 |
KR20150005872A (ko) | 2015-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101759948B1 (ko) | 신호 송수신 방법 및 신호 송수신 장치 | |
KR101701862B1 (ko) | 신호 송수신 방법 및 신호 송수신 장치 | |
KR100937429B1 (ko) | 신호 송수신 방법 및 신호 송수신 장치 | |
KR101759949B1 (ko) | 신호 송수신 방법 및 신호 송수신 장치 | |
KR101727048B1 (ko) | 신호 송수신 방법 및 신호 송수신 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A107 | Divisional application of patent | ||
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
AMND | Amendment | ||
B701 | Decision to grant |