JP7314359B2 - インターリービング深度を調整するための装置及び方法 - Google Patents

インターリービング深度を調整するための装置及び方法 Download PDF

Info

Publication number
JP7314359B2
JP7314359B2 JP2022085429A JP2022085429A JP7314359B2 JP 7314359 B2 JP7314359 B2 JP 7314359B2 JP 2022085429 A JP2022085429 A JP 2022085429A JP 2022085429 A JP2022085429 A JP 2022085429A JP 7314359 B2 JP7314359 B2 JP 7314359B2
Authority
JP
Japan
Prior art keywords
interleaving
depth
interleaving depth
codewords
residual
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022085429A
Other languages
English (en)
Other versions
JP2022116176A (ja
Inventor
チャン スン パク，
ヨン スウ キム，
ジェ ウク シム，
ヨン ジュン ホン，
ヒョ ソン ファン，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2022116176A publication Critical patent/JP2022116176A/ja
Application granted granted Critical
Publication of JP7314359B2 publication Critical patent/JP7314359B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/2707—Simple row-column interleaver, i.e. pure block interleaving
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2789—Interleaver providing variable interleaving, e.g. variable block sizes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/152—Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/618—Shortening and extension of codes

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Description

本発明は、インターリービング深度を調整（制御）（ｃｏｎｔｒｏｌ）するための装置及び方法に関し、より具体的に、デジタル通信システムでインターリービングを行う時にインターリービング深度を調整（制御）する装置及び方法に関する。
デジタル無線通信システムに対する研究は、ノイズをはじめて様々な非理想的なチャネル環境を克服しようとする試みがあり、さらに速い速度及びさらに高い信頼度を有する送受信信号処理に対する様々な方式が研究されてきた。
特に、送信しようとするデジタルビット情報をより効率よく変復調方式を用いて送受信する研究が多く行われてきた。
また、デジタル通信システムで通信信頼度を向上させることのできる効果的な技術の１つとして、誤り訂正符号（ｅｒｒｏｒ ｃｏｒｒｅｃｔｉｎｇ ｃｏｄｅ）技術がある。
ランダムノイズなどをはじめて様々な非理想的な通信チャネル環境により送信されたビット情報がそのまま受信機に受信されることができずに誤りが生じることがある。
この場合、誤り発生を検出して訂正することにより、本来に送信しようとしたビット情報を復元し、これによって通信の信頼度が向上しされ得る。
さらに、コードワードのブロックをインターリービングする方式もデジタル通信システムにおいて通信信頼度を向上させることのできる方法の１つである。
しかし、コードワードブロックをインターリーブする方法は、デジタル通信システムにおける通信の信頼性を向上させるために必要とされます。
インターリービング方式は、予め設定されたインターリービング深度にコードワードブロックをインターリービングして送信することで、誤りの発生に強いデジタル通信を可能にする。
デジタル通信システムでインターリービングを行う時にインターリービング深度を調整（制御）する装置及び方法を提供する。
上記目的を達成するためになされた本発明によるインターリービング深度制御方法は、コードワードの総数と基本インターリービング深度に対してモジュロ演算（ｍｏｄｕｌｏ ｏｐｅｒａｔｉｏｎ）を行うステップと、前記基本インターリービング深度が前記コードワードの総数未満であり、前記モジュロ演算の結果と前記基本インターリービング深度との和が最大インターリービング深度よりも大きい場合、（ＮＢ－２）個のインターリービングブロックに第１インターリービングを適用し、（ＮＢ－１）番目のインターリービングブロックに第２インターリービングを適用し、（ＮＢ）番目のインターリービングブロックに第３インターリービングを適用するステップと、を有し、前記第１インターリービングのインターリービング深度は、前記第２インターリービングと前記第３インターリービングそれぞれのインターリービング深度とは異なることを特徴とする。
前記第１インターリービングのインターリービング深度は、前記基本インターリービング深度であることが好ましい。
前記第２インターリービングのインターリービング深度は、前記和を２に割った結果と同一であるか大きい整数の内の最も小さい整数であり、前記第３インターリービングのインターリービング深度は、前記和を２に割った結果と同一であるか小さい整数の内の最も大きな整数であることが好ましい。
前記基本インターリービング深度が、前記コードワードの総数よりも小さく、前記モジュロ演算の結果と前記基本インターリービング深度との和が前記最大インターリービング深度以下である場合、前記（ＮＢ－２）個のインターリービングブロックに前記第１インターリービングを適用し、前記（ＮＢ－１）番目のインターリービングブロックと前記（ＮＢ）番目のインターリービングブロックに対するコードワードに第４インターリービングを適用するステップをさらに有することことが好ましい。
前記第１インターリービングのインターリービング深度は、前記基本インターリービング深度であり、前記第４インターリービングのインターリービング深度は、前記和であることことが好ましい。
前記基本インターリービング深度は、単一シンボルにマッピングされるビット数である変調サイズに基づいて選択されることが好ましい。
上記目的を達成するためになされた本発明によるコンピュータプログラムは、非一時的なコンピュータ読み取り可能な記録媒体に記録されたコンピュータプログラムであって、前記コンピュータプログラムは、本発明のインターリービング深度制御方法を実行するようにプロセッサを制御するよう構成されることを特徴とする。
上記目的を達成するためになされた本発明によるデジタル通信装置は、インターリービング深度制御を備えたデジタル通信装置であって、コードワードの総数と基本インターリービング深度にモジュロ演算を実行し、前記基本インターリービング深度が前記コードワードの総数未満であり、前記モジュロ演算の結果と前記基本インターリービング深度との和が最大インターリービング深度よりも大きい場合、（ＮＢ－２）個のインターリービングブロックに第１インターリービングを適用し、（ＮＢ－１）番目のインターリービングブロックに第２インターリービングを適用し、（ＮＢ）番目のインターリービングブロックに第３インターリービングを適用するプロセッサを有し、前記第１インターリービングのインターリービング深度は、前記第２インターリービングと前記第３インターリービングそれぞれのインターリービング深度とは異なることを特徴とする。
前記第１インターリービングのインターリービング深度は、前記基本インターリービング深度であることが好ましい。
前記第２インターリービングのインターリービング深度は、前記和を２に割った結果と同一であるか大きい整数の内の最も小さい整数であり、前記第３インターリービングのインターリービング深度は、前記和を２に割った結果と同一であるか小さい整数の内の最も大きな整数であることが好ましい。
前記プロセッサは、前記基本インターリービング深度が前記コードワードの総数よりも小さく、前記モジュロ演算の結果と前記基本インターリービング深度との和が前記最大インターリービング深度以下である場合、前記（ＮＢ－２）個のインターリービングブロックに前記第１インターリービングを適用し、前記（ＮＢ－１）番目のインターリービングブロックと前記（ＮＢ）番目のインターリービングブロックに対するコードワードに第４インターリービングを適用することが好ましい。
前記第１インターリービングのインターリービング深度は、前記基本インターリービング深度であり、前記第４インターリービングのインターリービング深度は、前記和であることが好ましい。
前記基本インターリービング深度は、単一シンボルにマッピングされるビット数である変調サイズに基づいて選択されることが好ましい。
本発明に係るインターリービング深度を調整するための装置及び方法によれば、様々な長さのパケットを送受信する通信システムにおいて、特定パケットのサイズにおける性能劣化の現象を防止してパケットサイズに関わらず均等な信頼度のアドバンテージが確保することができる。
本発明の一実施形態によるインターリービング深度制御装置の構成の一例を示すブロック図である。 本発明の一実施形態によるインターリービング深度制御方法を説明するためのフローチャートである。 本発明の一実施形態によるデインターリービング深度制御方法を説明するためのフローチャートである。 本発明の一実施形態によるインターリービング方法を説明するためのフローチャートである。 本発明の一実施形態によるインターリービング方法においてインターリービング深度制御方法を説明するためのフローチャートである。 本発明の一実施形態による残余コードワード数とインターリービング深度との和が最大インターリービング深度以下である場合のインターリービング深度制御を示す図である。 本発明の一実施形態による残余コードワード数とインターリービング深度との和が最大インターリービング深度よりも大きい場合のインターリービング深度制御を示す図である。 本発明の一実施形態によるインターリービング手続を説明するための図である。
以下、一部の実施形態を添付の図面を参照しながら詳細に説明する。
しかし、このような実施形態によって権利範囲が制限されたり限定されることはない。
各図面に示す同一の参照符号は同一の部材を示す。
以下の説明で用いる用語は、関連する技術分野において一般的かつ普遍的なものを選択したが、技術の発達及び／又は変化、慣例、技術者の選好などに応じて他の用語が存在し得る。したがって、下記の説明で用いられる用語は、技術的な思想を限定するものと理解されることなく、実施形態を説明するための例示的な用語として理解されなければならない。
図１は、本発明の一実施形態によるインターリービング深度制御装置の構成の一例を示すブロック図である。
インターリービング深度制御装置１００は、多重ビット変復調方式を誤り訂正符号技術と結合させる場合、信頼度を最大化するためにインターリービング深度を制御（又は調整、以下では調整と表現する）することができる。
多重ビット変復調技術は、複数のビットシーケンスを１シンボルに処理し、このシンボルを再びコードシーケンスに帯域拡散を行う。
このような多重ビット変復調技術によって送信率及び信頼度を向上することができる。
１シンボルに処理された複数のビット情報が一個のシンボル送信時間の間に送信されるため、同一の送信時間に単一ビットのみを送信する方法に比べて送信率が向上し得る。
また、各シンボルにマッチングされるコードシーケンスを相関（ｃｏｒｒｅｌａｔｉｏｎ）特性などが向上するように設計して信頼度を向上させることができる。
例えば、送信長さ「２」に該当する互いに異なるビットシーケンス［００］、［０１］、［１０］及び［１１］を送信しようとするとき、それぞれのビットシーケンスをコード長さ４に該当する［１１１１］、［１－１１－１］、［１１－１－１］及び［１－１－１１］のコードシーケンスに拡散して送信する。
また、誤り訂正符号技術は、デジタル通信システムで通信信頼度を向上させるために誤り発生を検出して訂正する。
これによって本来送信しようとしたビット情報を復元することがき、通信の信頼度を向上させ得る。
誤り訂正符号は、大きくブロックコード及び畳み込みコードに分類される。
畳み込みコードは、ブール多項式関数（ｂｏｏｌｅａｎ ｐｏｌｙｎｏｍｉａｌ ｆｕｎｃｔｉｏｎ）のスライドアプリケーションを用いてデータストリームにパリティシンボルを生成する誤り訂正符号の種類である。
スライドアプリケーションは、エンコーダの畳み込みと表現される。
ブロックコードは広範囲に用いられるコードであり、一定長さのブロック単位で符号化が行われる。
送信しようとする一定長さのメッセージビット情報に冗長ビットのパリティビットを追加して一定長さのエンコーディングされたビットシーケンスを構成することができる。
例えば、送信しようとするオリジナルビット情報に該当するｋ個のメッセージビットに冗長ビットに該当する（ｎ－ｋ）個のパリティビットを追加した後、全体的にｎ個のビットシーケンスブロックを構成して送信する。
ビットシーケンスブロックは（ｎ、ｋ）ブロックコードと表現し、コードワードは、エンコーダの出力であるｎビットシーケンスであり得る。
上述したメッセージビットは、変更されることなくパリティビットのみが追加される形態に送信されるが、これを組織符号（ｓｙｓｔｅｍａｔｉｃ ｃｏｄｅ）という。
組織符号は、入力データがエンコーディングされた出力に埋め込まれた誤り訂正符号である。
組織符号は、パリティデータがソースブロックに単に付加されてもよく、正確に受信されれば、受信機は本来のソースシンボルを復元する必要がないという長所を有する。
それぞれの誤り訂正符号は誤り復元能力を有する。
例えば、ｎ個のビットで構成された１つのコードワードが受信機に受信される場合、ノイズなどの非理想的なチャネル環境により誤りビット数が最大ｔ個まで発生しても、本来送信しようとするビット情報を完全に復元することができる。
この場合、ｔ－誤り復元能力を有する誤り訂正符号といえる。
誤り訂正符号は、インターリービング信号処理を経て送信する。
インターリービングは、複数のコードワードを順次送信せずにかき混ぜて送信する方式である。
あるコードワード内で復元可能な最大誤りビット数が決定されているため、隣接するビット間の誤りが復元可能な最大誤りビット数よりも多く発生する場合、インターリービング方式を適用しなければ、誤り復元を実行することができない場合もある。
例えば、１個のコードワードはｎ個のビットを有し、ｎ個のビットを有するコードワードがｄ個がある場合、ｄ個のコードワードを１個のインターリービングブロックに形成してｄ×ｎインターリービングブロックに対してインターリービングする。
ここで、ｄ値はインターリービング深度である。
インターリービング深度制御装置１００は、取得部１１０、第１比較部１２０、第２比較部１３０、深度制御部１４０、インターリービングブロック決定部１５０、及びインターリービング実行部１６０を含む。
取得部１１０は、最大インターリービング深度（ｄｍａｘ）以下に選択されたインターリービング深度（ｄ）と全コードワード数（ＭＢ）に対するモジュロ演算を行って、残余コードワード数（ｄＲ）を取得する。
例えば、モジュロ演算は、１つの数字を他の数字に割った後の残りを求める。
与えられた２個の正数、「ａ」（被除数）と「ｎ」（除数）があると仮定する。
「ａ ｍｏｄｕｌｏ ｎ」は、ａをｎに割ったユークリッド除法の残りである。
最大インターリービング深度（ｄｍａｘ）は、システムで許容可能な最大のインターリービング深度に設定されてもよい。
インターリービングを行うためのインターリービング深度（ｄ）は、最大インターリービング深度内で選択されてもよい。
また、他の一実施形態によれば、インターリービング深度（ｄ）は、単一のシンボルにマッピングされるビット数である変調サイズに基づいて選択されてもよい。
また、変調サイズが複数である場合、最大インターリービング深度は、複数の変調サイズのうち大きさが最も大きい変調サイズに設定されてもよい。
例えば、変調サイズが１、２、３、及び５である場合、最大インターリービング深度は５に設定されてもよい。
上述したように、最大インターリービング深度は、システムで許容可能な範囲で設定され得る。
選択されたインターリービング深度によって全コードワードに対してインターリービングを行う。
全コードワード数（ＭＢ）がインターリービング深度の整数倍である場合にインターリービング深度を制御しなくても、全コードワードに対してインターリービング深度を適用してインターリービングを行うことができる。
ただし、全コードワード数がインターリービング深度の整数倍ではない場合、インターリービングが実行されるインターリービングブロックのうち、残余コードワードの含まれる残余インターリービングブロックに対してはインターリービング深度を適用できないこともある。
この場合、インターリービング深度を制御することなく、残余コードワードに対してインターリービングを実行していないか、ゼロパディングコードワードなどを用いてインターリービングが行われるため、送信率及び信頼度の側面で効率的ではない。
したがって、全コードワード数とインターリービング深度を以下に示す数式（１）のようにモジュロ演算して残余コードワード数を求める必要がある。
（数１）

ｄＲ＝ｍｏｄ（ＭＢ、ｄ） ・・・数式（１）
第１比較部１２０は、残余コードワード数が“０”ではない場合、全コードワード数とインターリービング深度とを比較する。
上述したように、残余コードワード数が“０”ではない場合、インターリービング深度を調整（制御）する必要がある。
一方、残余コードワード数が“０”である場合、インターリービング深度を制御する必要がなく、インターリービング実行部１６０は従来のインターリービング深度を適用して全体コードワードに対してインターリービングを行う。
したがって、インターリービング深度の制御可否を判断するために第１比較部１２０は、全コードワード数とインターリービング深度とを比較する。
深度制御部１４０は、第１比較部１２０の比較結果に応じてインターリービング深度を調整（制御）する。
比較の結果、インターリービング深度が全コードワード数よりも大きい場合、インターリービング深度を残余コードワード数に調整する。
これによって、残余コードワード数に調整されたインターリービング深度を残余コードワードに適用してインターリービングを行うことができる。
第２比較部１３０は、インターリービング深度が全コードワード数以下である場合、残余コードワード数とインターリービング深度との和と、最大インターリービング深度とを比較する。
インターリービング深度が全コードワード数よりも大きい場合、インターリービングが実行されるインターリービングブロックが１個だけ存在する。
したがって、上述したように、深度制御部１４０は、インターリービング深度を残余コードワード数に調整してインターリービングブロックに適切なインターリービング深度に調整することができる。
一方、インターリービング深度が全コードワード数以下である場合、インターリービングが実行されるインターリービングブロックが少なくとも２個存在する。
したがって、第２比較部１３０の残余コードワード数とインターリービング深度との和と、最大インターリービング深度とを比較結果に基づいて、深度制御部１４０はインターリービング深度を異なって調整する。
インターリービングブロック決定部１５０は、インターリービング深度が全コードワード数よりも大きい場合、全体コードワードを１つのインターリービングブロックに決定する。
一方、インターリービング深度が全コードワード数以下である場合、インターリービングブロック決定部１５０は、インターリービング深度と、又は残余コードワード数とインターリービング深度との和と、最大インターリービング深度との比較結果に基づいてインターリービングブロックを決定する。
深度制御部１４０は、残余コードワード数（ｄＲ）及びインターリービング深度（ｄ）の和が最大インターリービング深度（ｄｍａｘ）以下である場合、インターリービングブロックのうち、最終インターリービングブロックに適用するインターリービング深度を残余コードワード数とインターリービング深度との和で調整する。
残余コードワード数とインターリービング深度との和が最大インターリービング深度以下である場合、インターリービングブロック決定部１５０は、残余コードワードと調整以前のインターリービング深度サイズだけのコードワードを最終インターリービングブロックとして決定する。
ここで、調整前のインターリービング深度サイズだけのコードワードは、残余コードワードの直前のコードワードであり得る。
最終インターリービングブロックのインターリービング深度が最大インターリービング深度以下であるため、インターリービング深度制御装置１００は、インターリービング深度を残余コードワード数とインターリービング深度との和で調整し、最終インターリービングブロックに対してインターリービングを行うことができる。
残余コードワード数とインターリービング深度との和が最大インターリービング深度よりも大きい場合、インターリービングブロック決定部１５０は、残余コードワードを２個のインターリービングブロックに決定する。
ここで、決定された２個のインターリービングブロックは、全コードワードのうち最後に対応するため、以下では最終の２個のインターリービングブロックと命名する。
残余コードワード数とインターリービング深度との和が最大インターリービング深度よりも大きい場合、深度制御部１４０は、インターリービングブロックのうち最終の２個のインターリービングブロックのそれぞれに適用するインターリービング深度を残余コードワード数とインターリービング深度との和に基づいて調整する。
残余コードワード数とインターリービング深度との和が最大インターリービング深度よりも大きい場合、１つのインターリービングブロックに形成してインターリービングを行うことができない。
その結果、ブロックが区分される必要がある。
この場合に、深度制御部１４０は、区分される最終の２個のインターリービングブロックのそれぞれに適用されるインターリービング深度を残余コードワード数とインターリービング深度の平均以上の整数の内の最も小さい数に調整する。
また、深度制御部１４０は、区分される最終の２個のインターリービングブロックのそれぞれに適用されるインターリービング深度を残余コードワード数とインターリービング深度の平均以下である整数の内の最も大きい整数に調整する。
一例として、インターリービング深度が４であり、残余コードワード数が２であり、最大インターリービング深度が５である場合、残余コードワード数とインターリービング深度の平均は３である。
この場合、最終の２個のインターリービングブロックのそれぞれに適用されるインターリービング深度は各々３に調整されてもよい。
異なる一例として、インターリービング深度が５であり、残余コードワード数が２であり、最大インターリービング深度が５である場合、残余コードワード数とインターリービング深度の平均は３．５である。
この場合、最終の２個のインターリービングブロックのそれぞれに適用されるインターリービング深度は４及び３に調整されてもよい。
上述したようにインターリービング深度制御装置１００は、最大許容可能な最大インターリービング深度を活用するが、不要にインターリービング深度が増加することになると、送受信間の時間遅延の増加につながることから控えるようにする。
また、残余コードワードによる特定インターリービングブロックのインターリービング深度が最初に設定されたインターリービング深度対比過度に減少することを防止することで、パケット誤り率の低下を克服できる。
本発明の一実施形態によるインターリービング方法は下記に示す表１のように示すことができる。
Figure 0007314359000001
ここで、ｄＲ＝ｍｏｄ（ＭＢ、ｄ）であり、
Figure 0007314359000002
であり、
Figure 0007314359000003
はχよりも大きいか同一の整数のうち最も小さい数であり、
Figure 0007314359000004
はχよりも小さいか同一の整数のうち最も大きい整数である。
表１に示すインターリービング手続きを適用すると、
例えば、ＭＢ＝１４、ｄ＝３、ｄｍａｘ＝５である場合に、ｄＲ＝２、ＮＢ＝５が得られる。
したがって、初めて３個のインターリービングブロックは全てインターリービング深度が３に設定され、最後の１個のインターリービングブロックはインターリービング深度が（ｄ＋ｄＲ）である５に設定されてインターリービングを実行することができる。
各インターリービングブロックにおけるインターリービング深度値をローベクトルのように表現し、これをインターリービング深度シーケンスに簡略化して表現すれば下記に示す表２のとおりである。
Figure 0007314359000005
 ここで、ｏｎｅｓ（ｍ）はｍ個の元素を有するオール・ウォンローベクトル（ａｌｌ－ｏｎｅ ｒｏｗ ｖｅｃｔｏｒ）である。
表２で示すインターリービング深度シーケンスを適用すると、例えば、インターリービング深度シーケンスが［ｄ・ｏｎｅｓ（ＮＢ－２）、ｄ＋ｄＲ］である場合、初めて（ＮＢ－２）個のインターリービングブロックはインターリービング深度を（ｄ）に適用し、最後のインターリービングブロックはインターリービング深度を（ｄ＋ｄＲ）に適用する。
インターリービング実行部１６０は、インターリービング深度及び制御されたインターリービング深度を適用して、少なくとも１つのコードワードをインターリービングする。
上述したようなインターリービング深度制御装置１００は、インターリービングが実行される送信端を中心に説明したが、これに制限されることはない。
受信端では、送信端で実行されるインターリービングと反対となる信号処理に該当するデインターリービングを実行することができ、デインターリービング深度制御装置の構成及び方法は送信端と同一であるか、実質的に同一である。
図２は、本発明の一実施形態によるインターリービング深度制御方法を説明するためのフローチャートである。
図２を参照すると、ステップＳ２１０において、本方法は、インターリービング深度（ｄ）及び最大インターリービング深度（ｄｍａｘ）を設定又は定義する。
最大インターリービング深度は、システムで許容可能な最大のインターリービング深度に設定され得る。
インターリービングを行うためのインターリービング深度は、最大インターリービング深度内で設定され得る。
例えば、変調サイズが複数である場合、最大インターリービング深度は、複数の変調サイズのうち大きさが最も大きい変調サイズに設定され得る。
例えば、変調サイズが１、２、３、及び５である場合、最大インターリービング深度は５に設定されてもよい。
また、他の一実施形態によると、インターリービング深度は、単一シンボルにマッピングされるビット数である変調サイズに基づいて設定され得る。
インターリービングが実行される前に設定されるインターリービング深度を基本インターリービング深度と称する。
ステップＳ２２０において、本方法は、インターリービング深度（ｄ）と全コードワード数（ＭＢ）をモジュロ演算して残余コードワード数（ｄＲ）を取得する。
残余コードワード数が“０”の場合、設定されたインターリービング深度を調整（制御）しなくても、本方法は、全コードワードに対してインターリービング深度を適用してインターリービングを行う。
ただし、全コードワード数が“０”ではない場合、インターリービングが実行されるインターリービングブロックのうち、最終ブロックに含まれる残余コードワードに対しては、インターリービング深度（ｄ）ではインターリービングを効率よく実行することができない。
残余コードワードに対してインターリービングを行わない場合には、残余コードワードに対してパケット誤りが発生することがある。
また、ゼロパディングコードワードを用いてインターリービングを行う場合、無意味なビット情報を追加的に送信しなければならないため、送信率の側面で損害が発生する。
したがって、全コードワード数とインターリービング深度をモジュロ演算して残余コードワード数を求め、インターリービング深度を制御する必要がある。
最大インターリービング深度内で残余コードワードが含まれる特定インターリービングブロックに対してインターリービング深度を調整（制御）することによって、残余コードワード数に調整（制御）されたインターリービング深度を適用し、全体コードワードについてのインターリービングを行う。
ステップＳ２３０で、本方法は、取得された残余コードワード数（ｄＲ）が“０”であるか否かを判断する。
残余コードワード数が“０”であるか否かに応じて、インターリービング深度を調整（制御）するか否かが決定される。
上述したように残余コードワード数が“０”の場合にはインターリービング深度を調整（制御）することなく、インターリービング深度を適用して全コードワードに対してインターリービングを行う。
一方、残余コードワード数が“０”ではない場合に、残余コードワードを含む特定インターリービングブロックに対してインターリービング深度を調整（制御）する。
ステップＳ２３５で、本方法は、残余コードワード数が“０”である場合、全コードワードにインターリービング深度（ｄ）を適用する。
上述したように残余コードワード数が“０”である場合、全コードワード数がインターリービング深度の整数倍である場合として、全コードワードが（ｎ×ｄ）インターリービングブロックに決定される。
したがって、各インターリービングブロックに対してインターリービング深度を適用してインターリービングを行うことができる。
ステップＳ２４０で、本方法は残余コードワード数が“０”ではない場合にインターリービング深度（ｄ）と全コードワード数（ＭＢ）とを比較する。
上述したように、残余コードワード数が“０”ではない場合には、残余コードワードを含む残余インターリービングブロックに対してインターリービング深度を調整（制御）する。
本方法は、インターリービング深度と全コードワード数とを比較することによってインターリービングブロックの数が１個であるか、又は少なくとも２個であるかを判断する。
本方法は、インターリービング深度を調整（制御）する１つの基準として上記比較を行う。
ステップＳ２４５で、本方法は、インターリービング深度が全コードワード数よりも大きい場合、インターリービング深度（ｄ）を残余コードワード数（ｄＲ）に調整（制御）する。
インターリービング深度が全コードワード数よりも大きい場合にはインターリービングブロックが１つのみ存在する。
この場合、全コードワード数は、残余コードワード数と一致するため、インターリービング深度を適用して効率よくインターリービングを行うことはできない。
したがって、本方法は、インターリービング深度を残余コードワード数に調整（制御）し、調整（制御）されたインターリービング深度を適用して全コードワードに対してインターリービングを行う。
ステップＳ２５０で、本方法は、インターリービング深度が全体コードワード数以下である場合、インターリービング深度と残余コードワード数との和（ｄ＋ｄＲ）と最大インターリービング深度（ｄｍａｘ）を比較する。
インターリービング深度が全体コードワード数以下である場合、インターリービングが実行されるインターリービングブロックは少なくとも２個が存在する。
この場合、インターリービング深度と残余コードワード数との和と、最大インターリービング深度との比較によって、残余コードワードが含まれる残余インターリービングブロックと残余インターリービングブロックの前のインターリービング深度が適用されるインターリービングブロックを１つのブロックに合わせるか否かを決定する。
ステップＳ２５５で、本方法は、インターリービング深度と残余コードワード数との和が最大インターリービング深度以下である場合、最終インターリービングブロックに適用されるインターリービング深度をインターリービング深度と残余コードワード数との和（ｄ＋ｄＲ）で調整（制御）する。
この場合、残余コードワードと残余コードワードの前の基本インターリービング深度の大きさだけのコードワードのインターリービング深度値を和しても最大インターリービング深度以下であるため、該当コードワードを１つの最終インターリービングブロックに合わせてインターリービングを実行することができる。
したがって、本方法は、最終インターリービングブロックに適用されるインターリービング深度をインターリービング深度と残余コードワード数との和で調整（制御）してインターリービングを行うことができる。
ステップＳ２６０で、本方法はインターリービング深度と残余コードワード数との和が最大インターリービング深度よりも大きい場合、最終の２個のインターリービングブロックのそれぞれに適用されるインターリービング深度をインターリービング深度と残余コードワード数との和に基づいて調整（制御）する。
この場合には、最終の２個のインターリービングブロックを合わせても一回にインターリービングを行うことができない。
したがって、本方法は、最終の２個のインターリービングブロックのそれぞれに適用されるインターリービング深度を最初に設定されたインターリービング深度と比較して過度に減少しないように調整（制御）する。
具体的には、インターリービング深度と残余コードワード数との和が最大インターリービング深度よりも大きい場合、最終の２個のインターリービングブロックのそれぞれに適用されるインターリービング深度は（ｄ＋ｄＲ）／２以上の整数の内の最も小さい整数、及び（ｄ＋ｄＲ）／２以下の整数の内の最も大きい整数に制御される。
（ｄ＋ｄＲ）／２は、残余コードワード数と基本インターリービング深度の平均を示す。
このように制御されるインターリービング深度値が最初に設定されたインターリービング深度値に比べて過度に減少することを防止することで、パケット誤り率の低下を克服することができる。
図３は、本発明の一実施形態によるデインターリービング深度制御方法を説明するためのフローチャートである。
ステップＳ３１０で、本方法は、デインターリービング深度（ｄ）及び最大デインターリービング深度（ｄｍａｘ）を設定又は定義する。
システムに対する最大デインターリービング深度において、許容可能な最大のデインターリービング深度に設定され得る。
例えば、変調サイズが複数である場合、最大デインターリービング深度複数の変調サイズのうち大きさが最も大きい変調サイズに設定される。
デインターリービングを行うためのデインターリービング深度は、最大デインターリービング深度内で設定され得る。
また、他の一実施形態では、デインターリービング深度は、全コードワードに適用されたインターリービング深度と同一に調整（制御）されて設定されてもよい。
ステップＳ３２０で、本方法は、デインターリービング深度（ｄ）と全コードワード数（ＭＢ）に対するモジュロ演算を行って残余コードワード数（ｄＲ）を取得する。
残余コードワード数が“０”である場合、設定されたデインターリービング深度を調整（制御）しなくても、全コードワードに対してデインターリービング深度にデインターリービングが実行される。
ステップＳ３３０で、本方法は、取得された残余コードワード数（ｄＲ）が“０”であるか否かを判断する。
残余コードワード数が“０”であるか否かに応じて、デインターリービング深度を調整（制御）するか否かが決定される。
ステップＳ３３５で、本方法は、残余コードワード数が“０”である場合、デインターリービング深度を最初に設定されたデインターリービング深度に定義する。
残余コードワード数が“０”である場合は、全コードワード数がデインターリービング深度の整数倍である場合であり、全コードワードが（ｎ×ｄ）デインターリービングブロックに決定される。
したがって、本方法は、各デインターリービングブロックに対してデインターリービング深度を適用してデインターリービングを行うことができる。
ステップＳ３４０で、本方法は、残余コードワード数が“０”ではない場合、デインターリービング深度（ｄ）と全コードワード数（ＭＢ）とを比較する。
上述したように、デインターリービング深度制御方法は、残余コードワード数が“０”ではない場合には残余コードワードを含む特定デインターリービングブロックに対してインターリービング深度を調整（制御）する。
本方法は、デインターリービング深度と全体コードワード数とを比較することによって、デインターリービングブロックの数が１個であるか又は少なくとも２個であるかを判断する。
上記比較によってデインターリービング深度を制御する１つの基準として利用される。
ステップＳ３４５で、本方法は、デインターリービング深度が全体コードワード数よりも大きい場合、デインターリービング深度（ｄ）を残余コードワード数（ｄＲ）に調整（制御）する。
デインターリービング深度が全コードワード数よりも大きい場合に、デインターリービングブロックが１個だけ存在する。
この場合、全コードワード数は、残余コードワード数と一致することからデインターリービング深度が適用されるデインターリービングブロックを形成することができない。
したがって、本方法は、デインターリービング深度を残余コードワード数に調整（制御）し、全コードワードに対して１つのデインターリービングブロックを形成し得る。
本方法は、残余コードワード数に調整（制御）されたデインターリービング深度が適用されるデインターリービングブロックに対してデインターリービングを行う。
ステップＳ３５０で、本方法は、デインターリービング深度が全体コードワード数以下である場合、デインターリービング深度と残余コードワード数との和（ｄ＋ｄＲ）と最大デインターリービング深度（ｄｍａｘ）を比較する。
デインターリービング深度が全体コードワード数以下である場合、デインターリービングが実行されるデインターリービングブロックは少なくとも２個存在する。
ステップＳ３５５で、本方法は、デインターリービング深度と残余コードワード数との和が最大デインターリービング深度以下である場合、最終デインターリービングブロックに適用されるデインターリービング深度をデインターリービング深度と残余コードワード数との和で調整（制御）する。
ステップＳ３６０で、本方法は、デインターリービング深度と残余コードワード数との和が最大デインターリービング深度よりも大きい場合、最終の２個のデインターリービングブロックのそれぞれに適用されるデインターリービング深度をデインターリービング深度と残余コードワード数との和に基づいて調整（制御）する。
具体的には、ステップＳ３６０で、デインターリービング深度と残余コードワード数との和が最大デインターリービング深度よりも大きい場合、最終の２個のインターリービングブロックのそれぞれに適用されるインターリービング深度は（ｄ＋ｄＲ）／２以上の整数の内の最も小さい整数、及び（ｄ＋ｄＲ）／２以下の整数の内の最も大きい整数に調整（制御）される。
上述したが、（ｄ＋ｄＲ）／２は、残余コードワード数と基本インターリービング深度の平均を示す。
本発明の一実施形態によれば、上述したように、受信端において、送信機でデータを記録して読み出す方向と反対である信号処理に該当するデインターリービングを行ってもよい。
デインターリービングの実行時にもデインターリービング深度制御方法は、インターリービング深度制御方法のように実行され得る。
図４は、本発明の一実施形態によるインターリービング方法を説明するためのフローチャートである。
ステップＳ４１０で、本方法は、少なくとも１つのコードワード数及び最大インターリービング深度に基づいて少なくとも１つのコードワードに対する第１インターリービング深度を選択する。
第１インターリービング深度は、全体又は一部コードワードに対してインターリービングを行うために調整（制御）されるインターリービング深度であり得る。
第１インターリービング深度を選択する具体的な方法に対しては図５を参照して後述する。
ステップＳ４２０で、本方法は、選択された第１インターリービング深度を適用し、少なくとも１つのコードワードをインターリービングする。
少なくとも１つのコードワードは、第１インターリービング深度に対応するインターリービングブロックを含み、インターリービングブロックに対応する第１インターリービング深度を適用してインターリービングを行うことができる。
図５は、本発明の一実施形態によるインターリービング方法においてインターリービング深度制御方法を説明するためのフローチャートである。
ステップＳ５１０で、本方法は、少なくとも１つのコードワード数及び基本インターリービング深度（ｄ）に対するモジュロ演算の結果値である残余コードワード数（ｄＲ）を取得する。
基本インターリービング深度は、最大インターリービング深度内で選択され得る。
他の一実施形態では、基本インターリービング深度は、単一シンボルにマッピングされるビット数である変調サイズに基づいて選択され得る。
ステップＳ５２０で、本方法は、基本インターリービング深度と残余コードワード数との和（ｄ＋ｄＲ）と最大インターリービング深度（ｄｍａｘ）を比較する。
本方法は基本インターリービング深度と残余コードワード数との和と最大インターリービング深度の比較によって、残余コードワードが含まれる残余インターリービングブロックと残余インターリービングブロックの前ブロックを１つのブロックに合わせるか否かを決定する。
ステップＳ５３０（Ｙ）、ステップＳ５３０（Ｎ）、で、本方法は、比較結果に関わらずインターリービングブロックを決定する。
ただし、比較結果に応じてインターリービングブロックが相違して決定され得る。
例えば、残余コードワード数と基本インターリービング深度との和が最大インターリービング深度以下である場合、本方法は、残余コードワードを含む残余インターリービングブロックと残余インターリービングブロック前のインターリービングブロックを合わせてもよい。
一方、残余コードワード数と基本インターリービング深度との和が最大インターリービング深度よりも大きい場合、本方法は残余インターリービングブロックと残余インターリービングブロック前のインターリービングブロックのそれぞれのインターリービング深度を調整（制御）して最終の２個のインターリービングブロックに決定する。
ステップＳ５５０で、本方法は、残余コードワード数と基本インターリービング深度との和が最大インターリービング深度以下である場合、インターリービングブロックのうち最終インターリービングブロックに適用する第１インターリービング深度を残余コードワード数と基本インターリービング深度との和として選択する。
上述したように、最終インターリービングブロックは、残余インターリービングブロックと残余インターリービングブロック前のインターリービングブロックが合わせられてもよい。
したがって、最終インターリービングブロックに対してインターリービングを行うためには、残余コードワード数と基本インターリービング深度との和の大きさを有するよう、第１インターリービング深度が調整（制御）され得る。
ステップＳ５４０で、本方法は、残余コードワード数と基本インターリービング深度との和が最大インターリービング深度よりも大きい場合、インターリービングブロックのうち最終の２個のインターリービングブロックのそれぞれに適用する第１インターリービング深度を、残余コードワード数と基本インターリービング深度との和に基づいて選択する。
より具体的には、ステップＳ５４０で、本方法は、残余コードワード数と基本インターリービング深度との和が最大インターリービング深度よりも大きい場合、最終の２個のインターリービングブロックのそれぞれに適用されるインターリービング深度は（ｄ＋ｄＲ）／２以上の整数の内の最も小さい整数、及び（ｄ＋ｄＲ）／２以下の整数の内の最も大きい整数で調整（制御）する。
上述したが、（ｄ＋ｄＲ）／２は、残余コードワード数と基本インターリービング深度の平均を示す。
この場合には、最終の２個のインターリービングブロックを和しても一回にインターリービングを行うことができない。
したがって、最終の２個のインターリービングブロックのそれぞれに適用されるインターリービング深度を最初に設定されたインターリービング深度対比過度に減少しないように調整（制御）することができる。
本発明の一実施形態によれば、単一シンボルにマッピングされるビット数を変調サイズが１から５までの任意の値を有する多重ビット変復調システムにおける例を説明する。
この場合、インターリービング深度（ｄ）の値は、変調サイズに設定することが効果的であり、最大インターリービング深度（ｄｍａｘ）は５に設定する。
この場合、（ｄＲ）値が“０”ではなく、（ＭＢ）＞（ｄ）である場合に限定すれば、下記に示す表３のようにインターリービング深度を示すことができる。
Figure 0007314359000006
 ここで、Ｎ／Ａは該当する順序のインターリービングブロックが存在しないことを意味する。
図６及び図７では、本発明の一実施形態による残余コードワード数とインターリービング深度との和と最大インターリービング深度との比較によりインターリービング深度を調整（制御）する方法について具体的に説明する。
図６は、本発明の一実施形態による残余コードワード数とインターリービング深度との和が最大インターリービング深度以下である場合のインターリービング深度制御を示す図である。
全コードワードは、インターリービング深度である３が適用されるインターリービングブロック（符号６１０）及び残余インターリービングブロック（符号６２０）にインターリービングブロックが決定される。
インターリービングブロック（符号６１０）は３ロー（ｒｏｗ）で構成されているため、インターリービング深度が適用されてインターリービングが実行され得る。
ただし、残余インターリービングブロック（符号６２０）は１ローを含み、インターリービング深度である３よりも小さい。
その結果、インターリービング深度が適用されることができない。
インターリービングを実行することなく、残余インターリービングブロック（符号６１０）を送信する場合には、残余インターリービングブロック（符号６２０）のパケット誤り率が増加する。
また、２個のゼロパディングコードワードを追加して３ローに構成した後、インターリービング深度を適用してインターリービングする場合には、無意味なコードワードを送信することで送信率が減少する。
本実施形態によれば、残余コードワード数とインターリービング深度との和が最大インターリービング深度以下である場合、インターリービング深度を残余コードワード数とインターリービング深度との和に調整（制御）される。
この場合、残余コードワード数とインターリービング深度との和である４にインターリービング深度を調整（制御）することができる。
そのため、全コードワードを４ローのインターリービングブロック（符号６３０）に構成してインターリービングを行う。
インターリービング深度の増加につれて時間遅延が発生する可能性はあるものの、パケット誤り率の低下を克服することができる。
図７は、説明するための一実施形態による残余コードワード数とインターリービング深度との和が最大インターリービング深度よりも大きい場合のインターリービング深度制御を示す図である。
図７の、本実施形態では、全コードワード数が６であり、インターリービング深度が５であり、最大インターリービング深度が５である場合のインターリービング深度制御方法を示す。
全コードワードは、インターリービング深度である５が適用されるインターリービングブロック（符号７１０）、及び残余インターリービングブロック（符号７２０）にインターリービングブロックが決定される。
インターリービングブロック（符号７１０）は５ローで構成されているため、インターリービング深度が適用されてインターリービングが実行され得る。
ただし、残余インターリービングブロック（符号７２０）は１ローを含み、インターリービングブロック（符号７１０）のインターリービング深度である５よりも小さいので、インターリービング深度が適用されることができない。
インターリービングを実行することなく、残余インターリービングブロック（符号７２０）を送信する場合には、残余インターリービングブロック（符号７２０）のパケット誤り率が増加する。
また、４個のゼロパディングコードワードを追加して５ローに構成した後、インターリービング深度を適用してインターリービングを行う場合には、無意味なコードワードを送信して送信率が減少する。
本実施形態によれば、残余コードワード数とインターリービング深度との和が最大インターリービング深度よりも大きい場合には２個のインターリービングブロック（符号７１０、７２０）それぞれに適用するインターリービング深度は残余コードワード数と基本インターリービング深度の平均以上の整数の内の最も小さい数に調整（制御）される。
また、２個のインターリービングブロック（符号７１０、７２０）それぞれに適用するインターリービング深度は、残余コードワード数と基本インターリービング深度の平均以下である整数の内の最も大きい整数に調整（制御）される。
この場合、残余コードワード数とインターリービング深度の平均である３にインターリービング深度が調整（制御）される。
そのため、全コードワードを３ローの２個のインターリービングブロック（符号７３０、７４０）に構成して、インターリービングが実行され得る。
２個のインターリービングブロック（符号７１０、７２０）それぞれに適用されるインターリービング深度を最初に設定されたインターリービング深度と比較して過度に減少しないように調整（制御）することができる。
上述したような多重ビット変復調方式の具体的なシステムは下記に示す表４のように示すことができる。
Figure 0007314359000007
 例示的な例では、ＴＯＯＫ（ｔｅｒｎａｒｙ ｏｎ ｏｆｆ ｋｅｙｉｎｇ）は、交換可能にＴＡＳＫ（ｔｅｒｎａｒｙ ａｍｐｌｉｔｕｄｅ ｓｈｉｆｔ ｋｅｙｉｎｇ）として使用されます。
表４で、「Ｍ」は多重ビット変調／復調時にシンボルにマッピングされるビット数を示し、基本インターリービング深度は「Ｍ」と同一の値に設定する。
本実施形態による基本インターリービング深度（ｄ）を適用してインターリービングを行う信号処理過程は次の通りである。
コードワードがＢＣＨ（Ｂｏｓｅ Ｃｈａｕｄｈｕｒｉ Ｈｏｃｑｕｅｎｇｈｅｍ）エンコーダから取得されれば、ビット－レベルインターリービングは、エンコーディングされたデータ上で実行され、コードワードにかけたビット（ｂｉｔｓ ａｃｒｏｓｓ ｃｏｄｅｗｏｒｄｓ）は適切に選択された深度にインターリービングされる。
上記動作は、シンボル誤りに対してビット誤りを保護し得る。インターリービング深度は、変調サイズに基づいて選択され得る。
本実施形態によれば、表４に示すシステムにおいて、各インターリービングブロックにおけるインターリービング深度値をローベクトルに表現したインターリービング深度シーケンスは下記に示す表５に示すことができる。
Figure 0007314359000008
図８は、本発明の一実施形態によるインターリービング手続きを説明するための図である。
本実施形態によるビット－レベルインターリービングは、データシンボル誤りがある場合、エンコーディングされたデータがビット誤りに耐えるよう短絡されたＢＣＨコードと共に使用され得る。
コードワード長さが（Ｎｓｈｏｒｔ）であり、インターリービング深度が（ｄ）である場合、本実施形態によるインターリービング手続きは次の通りである。
（１）コードワードの（ｄ）ブロックを収集
ｄ個のＢＣＨコードワードが収集され、それぞれのＢＣＨコードワードは（Ｎｓｈｏｒｔ）個のビットを有する。
（２）（ｄ×（Ｎｓｈｏｒｔ））次元のアレイ（符号８１０）にＢＣＨコードワードのビットをロー－ワイズ（ｒｏｗ－ｗｉｓｅ）に書き込む。
ｄ個のＢＣＨコードワードそれぞれのビットは（ｄ×（Ｎｓｈｏｒｔ））次元のアレイに書き込まれてもよい。
ｄ個のＢＣＨコードワードは１つのアレイ（符号８１０）に形成されてもよい。
アレイ（符号８１０）は、ｄ個のＢＣＨコードワードのビットに基づいて構成する。
（３）カラム－ワイズ（ｃｏｌｕｍｎ－ｗｉｓｅ）でアレイを読み出し、順次にデータを出力する。
アレイ（符号８１０）に用いられたビットはｂ１、１、ｂ２、１、．．．、ｂｄ、１、ｂ１、２、ｂ２、２、．．．、ｂｄ、２、ｂ１、３、．．．、ｂｄ、Ｎｓｈｏｒｔ（符号８２０）の順に送信される。
ビットが読み出される順にビットは受信機に送信される。
本明細書に記載のユニット、取得器、比較器、判定器、実行器、及び制御装置は、ハードウェアコンポーネントを使用して実施することができる。
例えば、ハードウェアコンポーネントとして、比較器、受信機、送信機、プロセッサ、増幅器、バンドパスフィルタ、デジタルオーディオコンバータ、および処理装置を含むものでもよいがそれに限定されるものではない。
また、ハードウェア構成要素、ソフトウェア構成要素、又はハードウェア構成要素、及びソフトウェア構成要素の組み合わせでも具現される。
例えば、プロセッサ、コントローラ、ＡＬＵ（ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ）、デジタル信号プロセッサ（ｄｉｇｉｔａｌ ｓｉｇｎａｌ ｐｒｏｃｅｓｓｏｒ）、マイクロコンピュータ、ＦＰＡ（ｆｉｅｌｄ ｐｒｏｇｒａｍｍａｂｌｅ ａｒｒａｙ）、ＰＬＵ（ｐｒｏｇｒａｍｍａｂｌｅ ｌｏｇｉｃ ｕｎｉｔ）、マイクロプロセッサー、又は命令（ｉｎｓｔｒｕｃｔｉｏｎ）を実行して応答する異なる装置のように、１つ以上の汎用コンピュータ又は特殊目的のコンピュータを用いて具現される。
処理装置は、オペレーティングシステム（ＯＳ）及びオペレーティングシステム上で実行される１つ以上のソフトウェアアプリケーションを実行する。
また、処理装置は、ソフトウェアの実行に応答してデータをアクセス、格納、操作、処理、及び生成する。
理解の便宜のために、処理装置が１つ使用されるものとして説明する場合もあるが、当該技術分野で通常の知識を有する者は、処理装置が複数の処理要素（ｐｒｏｃｅｓｓｉｎｇ ｅｌｅｍｅｎｔ）及び／又は複数類型の処理要素を含むことが分かる。
例えば、処理装置は、複数のプロセッサ又は１つのプロセッサ及び１つのコントローラを含む。また、並列プロセッサ（ｐａｒａｌｌｅｌ ｐｒｏｃｅｓｓｏｒ）のような、他の処理構成も可能である。
上述したように、本発明を限定された実施形態と図面によって説明したが、本発明は、上記の実施形態に限定されることなく、本発明が属する分野における通常の知識を有する者であれば、このような実施形態から多様な修正及び変形が可能である。
従って、本発明の範囲は、開示された実施形態に限定されるものではなく、特許請求の範囲だけではなく特許請求の範囲と均等なものなどによって定められるものである。
１００ インターリービング深度制御装置
１１０ 取得部
１２０ 第１比較部
１３０ 第２比較部
１４０ 深度制御部
１５０ インターリービングブロック決定部
１６０ インターリービング実行部

Claims (13)

  1. インターリービング深度制御方法であって、
    コードワードの総数と基本インターリービング深度に対してモジュロ演算（ｍｏｄｕｌｏ ｏｐｅｒａｔｉｏｎ）を行うステップと、
    前記基本インターリービング深度が前記コードワードの総数未満であり、前記モジュロ演算の結果と前記基本インターリービング深度との和が最大インターリービング深度よりも大きい場合、（ＮＢ－２）個のインターリービングブロックに第１インターリービングを適用し、（ＮＢ－１）番目のインターリービングブロックに第２インターリービングを適用し、（ＮＢ）番目のインターリービングブロックに第３インターリービングを適用するステップと、を有し、
    前記第１インターリービングのインターリービング深度は、前記第２インターリービングと前記第３インターリービングそれぞれのインターリービング深度とは異なることを特徴とするインターリービング深度制御方法。
  2. 前記第１インターリービングのインターリービング深度は、前記基本インターリービング深度であることを特徴とする請求項１に記載のインターリービング深度制御方法。
  3. 前記第２インターリービングのインターリービング深度は、前記和を２に割った結果と同一であるか大きい整数の内の最も小さい整数であり、
    前記第３インターリービングのインターリービング深度は、前記和を２に割った結果と同一であるか小さい整数の内の最も大きな整数であることを特徴とする請求項１に記載のインターリービング深度制御方法。
  4. 前記基本インターリービング深度が、前記コードワードの総数よりも小さく、前記モジュロ演算の結果と前記基本インターリービング深度との和が前記最大インターリービング深度以下である場合、前記（ＮＢ－２）個のインターリービングブロックに前記第１インターリービングを適用し、前記（ＮＢ－１）番目のインターリービングブロックと前記（ＮＢ）番目のインターリービングブロックに対するコードワードに第４インターリービングを適用するステップをさらに有することを特徴とする請求項１に記載のインターリービング深度制御方法。
  5. 前記第１インターリービングのインターリービング深度は、前記基本インターリービング深度であり、
    前記第４インターリービングのインターリービング深度は、前記和であることを特徴とする請求項４に記載のインターリービング深度制御方法。
  6. 前記基本インターリービング深度は、単一シンボルにマッピングされるビット数である変調サイズに基づいて選択されることを特徴とする請求項１に記載のインターリービング深度制御方法。
  7. 非一時的なコンピュータ読み取り可能な記録媒体に記録されたコンピュータプログラムであって、
    前記コンピュータプログラムは、請求項１に記載のインターリービング深度制御方法を実行するようにプロセッサを制御するよう構成されることを特徴とするコンピュータプログラム。
  8. インターリービング深度制御を備えたデジタル通信装置であって、
    コードワードの総数と基本インターリービング深度にモジュロ演算を実行し、前記基本インターリービング深度が前記コードワードの総数未満であり、前記モジュロ演算の結果と前記基本インターリービング深度との和が最大インターリービング深度よりも大きい場合、（ＮＢ－２）個のインターリービングブロックに第１インターリービングを適用し、（ＮＢ－１）番目のインターリービングブロックに第２インターリービングを適用し、（ＮＢ）番目のインターリービングブロックに第３インターリービングを適用するプロセッサを有し、
    前記第１インターリービングのインターリービング深度は、前記第２インターリービングと前記第３インターリービングそれぞれのインターリービング深度とは異なることを特徴とするデジタル通信装置。
  9. 前記第１インターリービングのインターリービング深度は、前記基本インターリービング深度であることを特徴とする請求項８に記載のデジタル通信装置。
  10. 前記第２インターリービングのインターリービング深度は、前記和を２に割った結果と同一であるか大きい整数の内の最も小さい整数であり、
    前記第３インターリービングのインターリービング深度は、前記和を２に割った結果と同一であるか小さい整数の内の最も大きな整数であることを特徴とする請求項８に記載のデジタル通信装置。
  11. 前記プロセッサは、前記基本インターリービング深度が前記コードワードの総数よりも小さく、前記モジュロ演算の結果と前記基本インターリービング深度との和が前記最大インターリービング深度以下である場合、前記（ＮＢ－２）個のインターリービングブロックに前記第１インターリービングを適用し、前記（ＮＢ－１）番目のインターリービングブロックと前記（ＮＢ）番目のインターリービングブロックに対するコードワードに第４インターリービングを適用することを特徴とする請求項８に記載のデジタル通信装置。
  12. 前記第１インターリービングのインターリービング深度は、前記基本インターリービング深度であり、
    前記第４インターリービングのインターリービング深度は、前記和であることを特徴とする請求項１１に記載のデジタル通信装置。
  13. 前記基本インターリービング深度は、単一シンボルにマッピングされるビット数である変調サイズに基づいて選択されることを特徴とする請求項８に記載のデジタル通信装置。
JP2022085429A 2014-03-14 2022-05-25 インターリービング深度を調整するための装置及び方法 Active JP7314359B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
KR10-2014-0030396 2014-03-14
KR20140030396 2014-03-14
KR10-2015-0023065 2015-02-16
KR1020150023065A KR102370903B1 (ko) 2014-03-14 2015-02-16 인터리빙 깊이를 조절하기 위한 장치 및 방법
JP2020124679A JP7080933B2 (ja) 2014-03-14 2020-07-21 インターリービング深度を調整するための装置及び方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2020124679A Division JP7080933B2 (ja) 2014-03-14 2020-07-21 インターリービング深度を調整するための装置及び方法

Publications (2)

Publication Number Publication Date
JP2022116176A JP2022116176A (ja) 2022-08-09
JP7314359B2 true JP7314359B2 (ja) 2023-07-25

Family

ID=54246042

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2016574885A Active JP6739354B2 (ja) 2014-03-14 2015-03-11 インターリービング深度を調整するための装置及び方法
JP2020124679A Active JP7080933B2 (ja) 2014-03-14 2020-07-21 インターリービング深度を調整するための装置及び方法
JP2022085429A Active JP7314359B2 (ja) 2014-03-14 2022-05-25 インターリービング深度を調整するための装置及び方法

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2016574885A Active JP6739354B2 (ja) 2014-03-14 2015-03-11 インターリービング深度を調整するための装置及び方法
JP2020124679A Active JP7080933B2 (ja) 2014-03-14 2020-07-21 インターリービング深度を調整するための装置及び方法

Country Status (4)

Country Link
EP (1) EP3117526A4 (ja)
JP (3) JP6739354B2 (ja)
KR (1) KR102370903B1 (ja)
CN (2) CN106134086B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111030780B (zh) * 2019-12-16 2022-07-12 中国科学院国家空间科学中心 一种可配置并行比特分组交织器及交织方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020188905A1 (en) 2001-06-08 2002-12-12 Broadcom Corporation System and method for interleaving data in a communication device
WO2012157284A1 (ja) 2011-05-18 2012-11-22 パナソニック株式会社 並列ビットインターリーバ

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1314319B1 (it) * 1999-12-23 2002-12-09 Siemens Inf & Comm Networks Metodo di interlacciamento di un flusso di bit in un sistema ditelefonia radiomobile
US6337642B1 (en) * 1999-12-28 2002-01-08 Texas Instruments Incorporated Method for efficient interleaving of variable length packets with maximized block size
KR20050052184A (ko) * 2003-11-29 2005-06-02 삼성전자주식회사 저밀도 패리티 검사 부호화를 위한 인터리빙 방법
US7529984B2 (en) * 2004-11-16 2009-05-05 Infineon Technologies Ag Seamless change of depth of a general convolutional interleaver during transmission without loss of data
US7873893B2 (en) * 2007-02-28 2011-01-18 Motorola Mobility, Inc. Method and apparatus for encoding and decoding data
US7688908B2 (en) * 2007-03-12 2010-03-30 Samsung Electronics Co., Ltd. System and method for processing wireless high definition video data using a shortened last codeword
US9184874B2 (en) * 2008-03-31 2015-11-10 Qualcomm Incorporated Storing log likelihood ratios in interleaved form to reduce hardware memory
CN102437896B (zh) * 2011-11-10 2014-08-27 北京市北康晟电子技术有限公司 一种比特交织及星座映射的方法及装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020188905A1 (en) 2001-06-08 2002-12-12 Broadcom Corporation System and method for interleaving data in a communication device
WO2012157284A1 (ja) 2011-05-18 2012-11-22 パナソニック株式会社 並列ビットインターリーバ

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Kiran Bynam et al.，Samsung and IMEC physical layer merged proposal，IEEE 802.15-14/0178r0，IEEE, インターネット＜URL:https://mentor.ieee.org/802.15/dcn/14/15-14-0178-00-004q-samsung-imec-physical-layer-merger-proposal.pdf＞，2014年03月18日
Kiran Bynam et al.，Samsung physical layer proposal，IEEE 802.15-13/0623r0，IEEE, インターネット＜URL:https://mentor.ieee.org/802.15/dcn/13/15-13-0623-00-004q-samsung-s-physical-layer-proposal.pdf＞，2013年10月31日
Part 15.4: Low-Rate Wireless Personal Area Networks (WPANs), Amendment 5: Amendment for an Ultra Low Power Physical Layer，P802.15.4qTM/D8.0 Draft Standard for Local and 3 metropolitan area networks，IEEE, インターネット＜URL:https://ieeexplore.ieee.org/document/713855＞，2015年12月

Also Published As

Publication number Publication date
EP3117526A4 (en) 2018-02-21
CN111294156A (zh) 2020-06-16
JP7080933B2 (ja) 2022-06-06
EP3117526A1 (en) 2017-01-18
JP2017513425A (ja) 2017-05-25
CN106134086A (zh) 2016-11-16
KR102370903B1 (ko) 2022-03-08
JP2020198613A (ja) 2020-12-10
CN106134086B (zh) 2020-02-28
JP2022116176A (ja) 2022-08-09
CN111294156B (zh) 2023-03-24
JP6739354B2 (ja) 2020-08-12
KR20150107603A (ko) 2015-09-23

Similar Documents

Publication Publication Date Title
CA2997304C (en) Bit interleaver for low-density parity check codeword having length of 64800 and code rate of 4/15 and quadrature phase shift keying, and bit interleaving method using same
WO2019026981A2 (en) ENCODER, DECODER AND TRANSMITTER
US11018699B2 (en) Method and apparatus for controlling interleaving depth
CA2882459C (en) Bit interleaver for low-density parity check codeword having length of 64800 and code rate of 4/15 and 64-symbol mapping, and bit interleaving method using same
WO2018141212A1 (zh) 一种信息的传输方法、译码方法和装置
US8612842B2 (en) Apparatus for generating a checksum
EP3713096B1 (en) Method and device for decoding staircase code, and storage medium
US20200403639A1 (en) Data Processing Method and Apparatus
JP7314359B2 (ja) インターリービング深度を調整するための装置及び方法
CA2880078C (en) Bit interleaver for low-density parity check codeword having length of 64800 and code rate of 2/15 and quadrature phase shift keying, and bit interleaving method using same
US11128320B2 (en) Encoding method, decoding method, encoding apparatus, and decoding apparatus
CN110741562B (zh) 向量信令码信道的流水线式前向纠错
JP6807030B2 (ja) データ処理装置、およびデータ処理方法
US8413026B2 (en) Forward error correction with configurable latency
KR20150107561A (ko) 블록 코드에 대하여 저복잡도로 고차 신드롬을 계산하는 고차 신드롬 계산기 및 고차 신드롬 계산 방법
KR20150110320A (ko) 길이가 64800이며, 부호율이 3/15인 ldpc 부호어 및 1024-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220525

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230606

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230613

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230712

R150 Certificate of patent or registration of utility model

Ref document number: 7314359

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150