WO2012141561A2 - 전자소자와 그 제조방법 - Google Patents

전자소자와 그 제조방법 Download PDF

Info

Publication number
WO2012141561A2
WO2012141561A2 PCT/KR2012/002886 KR2012002886W WO2012141561A2 WO 2012141561 A2 WO2012141561 A2 WO 2012141561A2 KR 2012002886 W KR2012002886 W KR 2012002886W WO 2012141561 A2 WO2012141561 A2 WO 2012141561A2
Authority
WO
WIPO (PCT)
Prior art keywords
carbon layer
thin film
electronic device
layer
nanostructure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/KR2012/002886
Other languages
English (en)
French (fr)
Other versions
WO2012141561A3 (ko
Inventor
이규철
정건욱
이철호
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SNU R&DB Foundation
Original Assignee
SNU R&DB Foundation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020110034856A external-priority patent/KR101309308B1/ko
Application filed by SNU R&DB Foundation filed Critical SNU R&DB Foundation
Priority to US14/110,400 priority Critical patent/US20140021444A1/en
Publication of WO2012141561A2 publication Critical patent/WO2012141561A2/ko
Publication of WO2012141561A3 publication Critical patent/WO2012141561A3/ko
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile

Definitions

  • the present invention relates to an electronic device and a method of manufacturing the same.
  • Graphene is a material in which carbon atoms are connected to each other and have a honeycomb two-dimensional planar structure.
  • the experimental method of obtaining graphene is the first known method of mechanical separation of graphene from graphite in 2004 by Manchester K. Geim and others. There is a study on. Recently, a technique for growing graphene on a large substrate up to 30 inches by using chemical vapor deposition (CVD) has emerged.
  • Graphite, ie, graphite has two or more layered structures. In other words, if only one layer of graphite is separated, it becomes graphene.
  • Graphene has excellent thermal and electrical conductivity, good chemical / mechanical stability, and transparency.
  • graphene has a high electron mobility, low resistivity, wide surface area, and commercially advantageous than carbon nanotubes (carbon nanotube).
  • graphene or graphite of a layered structure comprising graphene can be easily separated from the original substrate and transferred to another substrate.
  • graphene has excellent physical and chemical properties as described above, there has been a limitation in using graphene as an electronic device. In particular, it is very difficult to grow a structure or a thin film on the graphene because the surface of the graphene is very chemically stable and less reactive. Therefore, it is difficult to manufacture various electronic devices such as optical devices or memory devices by integrating devices in which various functional thin films are formed on graphene.
  • the present invention was derived under the background art, and an object of the present invention is to provide an electronic device in which a thin film is formed on a carbon layer including graphene and a method of manufacturing the same.
  • the problem to be solved by the present application is not limited to the problem described above, another problem that is not described will be clearly understood by those skilled in the art from the following description.
  • a carbon layer including graphene (graphene) or graphite (graphite); And a thin film formed on the carbon layer.
  • a carbon layer including graphene or graphite A thin film formed on the carbon layer; And a drain electrode formed on the thin film.
  • a carbon layer including graphene or graphite; A thin film formed on the carbon layer; And a source electrode formed on the thin film.
  • a carbon layer including graphene or graphite; A thin film formed on the carbon layer; And an source electrode, a drain electrode, and a gate electrode formed on the thin film.
  • preparing a carbon layer comprising graphene or graphite Forming a nanostructure on the carbon layer; And it provides a method of manufacturing an electronic device comprising the step of forming a thin film covering the nanostructure.
  • the electronic device and the manufacturing method thereof by forming a thin film on the carbon layer containing graphene or graphite, it is possible to manufacture a variety of electronic devices such as optical devices, memory devices.
  • the carbon layer may be separated from the lower substrate and attached to another substrate.
  • FIG. 1 is a view showing an electronic device in which a thin film is grown vertically on a carbon layer according to an embodiment of the present invention.
  • FIG. 2 to 6 is a view showing a configuration in which the thin film on the carbon layer according to an embodiment of the present invention includes one or more nanostructures.
  • FIG. 7 is a view showing the configuration of a multilayer film layer uniformly covering the surface of the nanostructure constituting the electronic device according to an embodiment of the present invention.
  • etching portion 8-9 illustrate an etching portion having one or more predetermined shapes (including circles, triangles, squares, pentagrams, hexagons, and lines) on a carbon layer in accordance with embodiments of the present invention.
  • FIG 10 is a view showing an example in which the etching portion according to an embodiment of the present invention acts as a seed layer in which the thin film is grown.
  • FIG 11 is a view showing an example in which the nanostructures grown in the etching unit according to an embodiment of the present invention acts as a seed layer of the thin film.
  • FIG. 12 is a view showing an example in which the thin film grown in the etching unit according to an embodiment of the present invention includes a plurality of thin films.
  • FIG. 13 to 15 illustrate examples in which a mask layer having one or more openings is formed between a carbon layer and a thin film according to an exemplary embodiment of the present invention.
  • 16 is a view showing a multilayer film layer uniformly covering a thin film constituting an electronic device according to an embodiment of the present invention.
  • FIG. 17 is a diagram illustrating an example in which a multilayer film layer according to an embodiment of the present invention forms a thin film and a plurality of junctions.
  • FIG. 18 is a diagram illustrating an example in which a junction part forms a quantum well structure according to an embodiment of the present invention.
  • FIG. 19 is a view illustrating an example in which a junction according to an embodiment of the present invention forms a p-n junction.
  • an electronic device includes a carbon layer, a thin film, a drain electrode, a source electrode, and a gate electrode.
  • 27 to 28 illustrate examples in which an electronic device according to an embodiment of the present invention includes a carbon layer, a thin film, a dielectric, a drain electrode, a source electrode, and a gate electrode.
  • the electronic device includes a carbon layer 10 and a thin film 20 formed on the carbon layer 10, and a substrate 30 may be provided below the carbon layer 10.
  • a substrate 30 may be provided below the carbon layer 10.
  • an electronic device should be understood as a concept of referring to various devices including a memory device, a detection device, a diode, a transistor, a light emitting device, a light receiving device, a solar electronic device, or a part of these devices.
  • Carbon layer 10 includes graphene (graphene) or graphite (graphite).
  • Graphene is composed of one layer of honeycomb planar structure with carbon atoms connected to each other.
  • Graphene may have a variety of structures, which may vary depending on the amount of 5-membered and / or 7-membered rings that may be included in graphene. As described above, graphite may be understood as graphene having two or more layered structures.
  • the thin film 20 may be formed on the carbon layer 10.
  • the nanostructure 40 is introduced into the thin film 20, which will be described later.
  • the thickness of the thin film 20 may be, for example, 10 nm to 100 ⁇ m, and may be made of a metal or a semiconductor material.
  • the carbon layer 10 may be located on the substrate 30. However, when the carbon layer 10 has sufficient mechanical strength, the substrate 30 is not necessarily required. In this case, the carbon layer 10 itself may serve as a substrate without having a separate substrate 30. .
  • the carbon layer 10 may be detachable from the substrate 30.
  • the carbon layer 10 and the structure thereon may be separated from the substrate 30 and transferred.
  • the selection of the substrate 30 may be restricted depending on the type of electronic device.
  • graphene is easily separated and transferable, there is no limitation of the substrate 30 selection. That is, the graphene and the structure thereon may be separated from the original substrate 30 and transferred onto another substrate having desired properties. For example, a transition such as a flexible and changeable polymer substrate, a transparent substrate, or a substrate having excellent thermal conductivity is free.
  • the carbon layer 10 and the substrate 30 may be separated by only mechanical force, which is called a mechanical lift-off.
  • the carbon layer 10 and structures thereon may be separated from the substrate by mechanical lift off and transferred to other substrates, such as sapphire substrates, glass substrates, metal substrates, and resin substrates.
  • substrates such as sapphire substrates, glass substrates, metal substrates, and resin substrates.
  • the carbon layer 10 includes a plurality of layers of graphene (that is, graphite), it is also possible to separate the carbon layer 10 into two or more portions each containing one or more layers of graphene.
  • the substrate 30 may be any material such as metal, glass, resin, or the like.
  • silicon, silicon carbide, gallium arsenide, spinel, indium phosphide, gallium phosphide, aluminum phosphide, gallium nitride, indium nitride, aluminum nitride, zinc oxide, magnesium oxide, aluminum oxide, titanium oxide , Sapphire, quartz, pyrex may be used, but is not limited to these materials.
  • the thin film 20 on the carbon layer 10 may include one or more nanostructures 40.
  • the nanostructure 40 may serve as a seed layer on which the thin film 20 grows, and may be provided at any point on the carbon layer 10.
  • the nanostructure 40 may be formed by growing upward from the carbon layer 10. This is because the nanostructure 40 does not have to be formed perpendicularly to the carbon layer 10, but rather the portion where the nanostructure 40 is in contact with the carbon layer 10. It can be formed in any direction by a bottom-up method with respect to. Of course, it is also possible that the nanostructure 40 is formed to extend vertically on the plate surface of the carbon layer 10.
  • the nanostructure 40 manufactured by the stacking method may grow to excellent crystallites having a very low dislocation density despite a difference in material constants (lattice constant or thermal expansion coefficient, etc.) from the carbon layer 10. Therefore, it has better crystallinity and electrical and optical properties than the structure manufactured by the top-down method based on the thin film deposition and etching process. Therefore, it is possible to manufacture an electronic device having excellent electrical and optical properties.
  • the nanostructure 40 is a structure of approximately micro or nano scale, and is not particularly limited in size or shape.
  • the diameter (including thickness) of the nanostructure 40 may be 1 nm to 500 nm, and the height of the nanostructure 40 may be 10 nm to 100 ⁇ m.
  • the ratio of the length to the diameter (including thickness) of the nanostructure 40 may be 1 to 1000.
  • the "nanostructure” is not necessarily limited to nanoscale structures, and has unique characteristics at the nanoscale, and has a size and a function capable of forming a microelectronic device, and may be larger than nanosize. It should be understood to include more or less large structures.
  • the nanostructure 40 may include, for example, nanorods 41 (see FIG. 3), nano needles 42 (see FIG. 4), nanotubes 43 (see FIG. 5). And nano walls 44 (see FIG. 6), or combinations thereof.
  • the shape of the nanostructure 40 is not limited to this example.
  • the material of the nanostructure 40 may be a metal or a semiconductor, but is not particularly limited, for example, zinc oxide, zinc oxide, zinc cadmium oxide, magnesium magnesium cadmium oxide, zinc beryllium oxide, magnesium magnesium beryllium, zinc manganese oxide. , Zinc magnesium magnesium, gallium nitride, aluminum aluminide, gallium aluminum nitride, or indium gallium nitride.
  • the thin film 20 is formed to cover (cover) the nanostructure 40. That is, the nanostructure 40 is introduced into the thin film 20, and the nanostructure 40 serves as a seed layer for forming the thin film 20. It is very difficult to stack a thin film on graphene or graphite, but if the nanostructure 40 is formed on the graphene or graphite, and the thin film 20 is formed using the nanostructure 40 as a seed, an electronic device is manufactured. Becomes very easy.
  • the thin film 20 may be made of a metal or a semiconductor material.
  • the material of the thin film 20 may be nitride such as gallium nitride or oxide such as zinc oxide, but is not particularly limited thereto.
  • the thin film 20 may be made of a gallium nitride, aluminum nitride, gallium nitride, or indium gallium nitride, which is a semiconductor material, but is not limited thereto.
  • the thin film 20 is preferably made of a material similar to the nanostructure 40 in terms of crystal structure and lattice constant for matching with the nanostructure 40.
  • the nanostructure 40 constituting the electronic device may further include a multilayer film layer 50 covering the surface.
  • the multilayer film layer 50 may be a functional layer or an insulating layer for implementing the function of the electronic device.
  • the multilayer film layer 50 may have a thickness of 0.1 nm to 100 ⁇ m.
  • damage which is a seed layer in which the nanostructure 40 is grown, may be formed on the carbon layer 10.
  • the formation of damage will be described later.
  • the damage may be an etched portion, and the shape thereof is not particularly limited, but may be, for example, a circle, a triangle, a rectangle, a pentagon, a hexagon, and a line shape as illustrated in FIGS. 8 to 9.
  • the damage may be formed by a plurality of etching portions, and the distance between each etching portion may be, for example, 1 nm to 10 ⁇ m.
  • the plurality of etching portions may have different shapes from each other.
  • damage may directly act as a seed layer in which the thin film 20 grows, and as shown in FIG. 11, the nanostructure 40 grown in damage is a seed layer of the thin film 20. It may work.
  • the thin film 20 grown from damage may be formed of a plurality of thin films spaced apart from each other.
  • the electronic device may further include a mask layer having one or more openings between the carbon layer 10 and the thin film 20. Only the carbon layer (marked with hatch) and the mask layer are shown in FIGS. 13 to 15, and the nanostructure 40 may be grown in an upward direction through an opening on the mask layer.
  • the openings of the mask layer can have any shape, for example circle, triangle, rectangle, pentagon, hexagon and line shape.
  • a plurality of openings of the mask layer may be formed, and the distance between the openings may be, for example, 1 nm to 10 ⁇ m.
  • a multilayer film layer 50 may be formed on the thin film 20.
  • the multilayer film layer 50 may uniformly cover the thin film 20, and there is no particular limitation on the thickness thereof, for example, 0.1 nm to 1000 nm.
  • the multilayer film layer 50 may form a thin film 20 and a plurality of bonding portions.
  • the junction of the multilayer film layer 50 and the thin film 20 may have a quantum well structure as shown in FIG. 18, in which case the multilayer film layer 50 has a small band gap material and the thin film 20 has a band gap. It is formed of large material.
  • the junction of the multilayer film layer 50 and the thin film 20 may form a p-n junction composed of a p-type material 60 and an n-type material 61 as shown in FIG. 19. Since the structure, function, material, and formation method of the quantum well structure and the p-n junction are well known in the art, detailed descriptions thereof will be omitted.
  • a substrate 30 on which a carbon layer 10 including graphene or graphite is formed is prepared, and a mask layer is coated on the carbon layer 10 (see FIGS. 1 and 13).
  • the method of forming the carbon layer 10 on the substrate 30 may be chemical vapor deposition (CVD), but is not limited thereto.
  • CVD chemical vapor deposition
  • graphene may be physically or chemically separated from graphite.
  • RTCVD rapid heating chemical vapor deposition
  • PECVD plasma chemical vapor deposition
  • ICPCVD inductively coupled plasma chemical vapor deposition
  • MOCVD organic metal chemical vapor deposition
  • the carbon layer 10 is positioned on the substrate 30, but the carbon layer 10 itself may be used as the substrate without using the substrate 30.
  • the mask layer is patterned to form a plurality of openings (see FIGS. 13 to 15).
  • the method of patterning the mask layer is well known in the semiconductor manufacturing process, for example, using methods such as e-beam lithography, photolithography, laser interference lithography or nanoimprint. Can be.
  • a patterning method using a template such as anodized aluminum oxide or block copolymer may be used.
  • the damage is generated on the surface of the carbon layer 10 through the openings formed in the mask layer (see FIGS. 8 and 9).
  • the damage may be generated by using a gas plasma, an ion beam, an electron beam, a proton beam, or a neutron beam, but is not limited thereto.
  • Types of gas used for the gas plasma include O 2 , N 2 , Cl 2 , H, Ar, CF 4 , SF 6 , BCl 3 , ozone, and the like, but are not limited thereto.
  • the mask layer is removed (see FIGS. 2 and 4). That is, the damage is a seed layer for growing the nanostructure 40.
  • CVD chemical vapor deposition
  • sputtering thermal or electron beam evaporation including an organometallic chemical vapor deposition method (thermal or electron beam evaporation)
  • a physical growth method such as pulse laser deposition, and a vapor-phase transport process using a metal catalyst such as gold may be used.
  • a catalyst-free MOCVD a catalyst-free contamination can be prevented by not using a catalyst, and a nanostructure 40 having excellent electrical and optical performance can be manufactured.
  • the position and density control of the nanostructure 40 through the patterning and the generation of damage so far but it is not necessary to perform this method.
  • nanostructure 40 it is not necessary to grow the nanostructure 40 based on the damage generated on the carbon layer 10 as a starting point.
  • the thin film 20 is formed to completely cover the nanostructure 40 (see FIG. 2).
  • the method of forming the thin film 20 may be, for example, a chemical vapor deposition method. Since the method of forming the thin film is well known in the art, a detailed description thereof will be omitted.
  • the source electrode, the drain electrode, the gate electrode, etc. are formed on the upper side or the lower side of the thin film 20, and the method of forming the thin film 20 on the carbon layer 10 is the same as in the previous embodiment and thus overlaps The description will be omitted.
  • a method of forming a source electrode or the like is well known in the art, a method of manufacturing an electronic device will not be described separately in connection with the present embodiment.
  • a source electrode and a drain electrode are used, but they are not necessarily transistor electrodes. That is, the source electrode and the drain electrode may be used simply to distinguish the names of the electrodes. In this case, for example, the source electrode may mean the first electrode and the drain electrode may mean the second electrode. Therefore, it should be understood that the electronic device shown in the following embodiments can be widely applied to a light emitting device, a light receiving device, a detection device, a memory device, a transistor, a diode, and the like.
  • the electronic device includes a carbon layer 10 including a graphene or graphite, a thin film 20, a drain electrode 70, and a source electrode 80.
  • the electronic device includes a source electrode 80, a carbon layer 10 formed on the source electrode 80, a thin film 20 formed on the carbon layer 10, and a thin film 20. It may be made of a drain electrode 70 formed in.
  • the electronic device includes a carbon layer 10, a source electrode 80 formed on the carbon layer 10, a thin film 20 formed on the source electrode 80, and a thin film 20. It may be made of a drain electrode 70 formed on.
  • the electronic device has a carbon layer 10 having an end portion, a drain electrode 70 formed above the carbon layer 10, and a carbon layer 10 spaced apart from the drain electrode 70. It may be made of a source electrode 80 formed on the end of the).
  • the source electrode 80 may be positioned above or below the carbon layer 10 or above the thin film 20.
  • the carbon layer 10 itself can also be used as the source electrode 80 (see FIG. 23).
  • the carbon layer 10 may be patterned to form one source electrode 80 in one electronic device. In this case, since the source electrodes 80 are electrically insulated from each other, a voltage applied to each electronic device. Can be adjusted.
  • the electronic device may include a carbon layer 10, a thin film 20, a drain electrode 70, and a source electrode 80 including graphene or graphite, wherein the thin film (
  • the source electrode 80 may be positioned on the 20, and the drain electrode 70 may be located above or below the carbon layer 10.
  • the carbon layer 10 itself may be used as the source electrode 80.
  • the electronic device includes a carbon layer 10 including a graphene or graphite, a thin film 20, a drain electrode 70, a source electrode 80, and a gate electrode 90. can do.
  • Each electrode may be positioned on the thin film 20, and the carbon layer 10 is patterned to form the drain electrode 70 and the source electrode 80. Or as the gate electrode 90.
  • the electronic device includes a carbon layer 10, a thin film 20, a dielectric 100, a drain electrode 70, a source electrode 80, and a gate electrode including graphene or graphite. 90 may be included.
  • the source electrode 80 and the drain electrode 70 may be positioned on the thin film 20, and may be used as the drain electrode 70 or the source electrode 80 of the electronic device by patterning the carbon layer 10.
  • the dielectric material 100 may be positioned on the thin film 20, and the gate electrode 90 is positioned on the dielectric material 100.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 전자소자와 그 제조방법에 관한 것이다. 본 발명에 의하면, 그래핀(graphene) 또는 그래파이트(graphite)를 포함하는 탄소층 및 이 탄소층 위에 형성된 박막을 포함하는 것을 특징으로 하는 전자소자가 제공된다.

Description

전자소자와 그 제조방법
본 발명은 전자소자와 그 제조방법에 관한 것이다.
그래핀(graphene)은 탄소원자들이 서로 연결되어 벌집모양의 2차원 평면 구조를 갖는 소재이다. 그래핀을 실험적으로 얻는 방법은, 2004년 맨체스터 대학(Manchester University)의 가임(Ander K. Geim) 등이 그래파이트로부터 그래핀을 역학적으로 분리해낸 것이 최초로 알려져 있으며, 그 이후 그래핀의 물리적, 화학적 성질에 대한 연구가 이어지고 있다. 최근에는 화학기상증착법(CVD)을 이용하여 30인치에 이르는 대형 기판에 그래핀을 성장하는 기술도 등장하였다. 이러한 그래핀이 두 층 이상 층상구조를 가지는 것이 그래파이트(graphite), 즉 흑연이다. 즉, 그래파이트의 한 층만을 분리하면 그래핀이 된다.
그래핀은 열 및 전기 전도도가 매우 우수하고, 화학적/기계적 안정성이 뛰어나며, 투명하다. 또한, 그래핀은 전자 이동도가 높고, 비저항이 낮으며, 표면적이 넓고, 상업적인 면에서도 탄소나노튜브(carbon nanotube)보다 유리하다. 또한, 그래핀 또는 그래핀을 포함하는 층상 구조의 그래파이트는 원래의 기판으로부터 쉽게 분리되어 다른 기판으로 이동(전이; transfer)할 수 있다.
이와 같이 그래핀이 우수한 물리, 화학적인 특성을 갖고 있음에도 불구하고, 그래핀을 전자소자로 이용하는 데에는 제한이 있었다. 특히, 그래핀의 표면은 화학적으로 매우 안정하고 반응성이 떨어지기 때문에, 그래핀 상에 구조물 또는 박막을 성장시키기가 매우 힘들었다. 따라서, 그래핀 상에 다양한 기능성 박막을 형성한 소자를 집적하여, 광소자 또는 메모리 소자 등의 각종 전자소자를 제조하는 것이 곤란하였다.
본 발명은 전술한 배경기술 하에서 도출된 것으로, 그래핀을 포함한 탄소층 상에 박막을 형성한 전자소자 및 그 제조방법을 제공하는 것을 목적으로 한다. 그러나, 본원이 해결하고자 하는 과제는 이상에서 기술한 과제로 제한되지 않으며, 기술되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기한 기술적 과제를 해결하기 위한 본 발명의 일실시예에 의하면, 그래핀(graphene) 또는 그래파이트(graphite)를 포함하는 탄소층; 및 상기 탄소층 위에 형성된 박막을 포함하는 것을 특징으로 하는 전자소자가 제공된다.
본 발명의 다른 실시예에 의하면, 그래핀 또는 그래파이트를 포함하는 탄소층; 상기 탄소층 위에 형성된 박막; 및 상기 박막 상에 형성된 드레인 전극을 포함하는 것을 특징으로 하는 전자소자가 제공된다.
본 발명의 또 다른 실시예에 의하면, 그래핀 또는 그래파이트를 포함하는 탄소층; 상기 탄소층 위에 형성된 박막; 및 상기 박막 상에 형성된 소스 전극을 포함하는 것을 특징으로 하는 전자소자가 제공된다.
본 발명의 또 다른 실시예에 의하면, 그래핀 또는 그래파이트를 포함하는 탄소층; 상기 탄소층 위에 형성된 박막; 및 상기 박막 상에 형성된 소스 전극, 드레인 전극 및 게이트 전극을 포함하는 것을 특징으로 하는 전자소자가 제공된다.
본 발명의 또 다른 실시예에 의하면, 그래핀 또는 그래파이트를 포함하는 탄소층을 마련하는 단계; 상기 탄소층 상에 나노 구조물을 형성하는 단계; 및 상기 나노 구조물을 덮는 박막을 형성하는 단계를 포함하는 것을 특징으로 하는 전자소자의 제조방법이 제공된다.
본 발명의 실시예에 의한 전자소자 및 그 제조방법에 의하면, 그래핀 또는 그래파이트를 포함하는 탄소층 상에 박막을 형성함으로써, 광소자나 메모리 소자 등의 각종 전자소자를 제조할 수 있게 된다. 이러한 전자소자에서는 탄소층이 하층 기판과 분리되어 다른 기판에 부착될 수 있다. 또한, 금속촉매를 사용하지 않아도 불순물이 적은 고순도/고품질의 전자소자를 제공할 수 있다.
도 1은 본 발명의 실시예에 따른 탄소층 상에 수직으로 박막이 성장된 전자소자를 나타낸 도면.
도 2 내지 도 6은 본 발명의 실시예에 따른 탄소층 상의 박막이 하나 이상의 나노 구조물을 포함하는 구성을 나타낸 도면.
도 7은 본 발명의 실시예에 따른 전자소자를 구성하는 나노 구조물의 표면을 균일하게 덮은 다층 필름층의 구성을 나타낸 도면.
도 8 내지 도 9는 본 발명의 실시예에 따른 탄소층 상에 하나 이상의 소정의 모양(원, 삼각형, 사각형, 오각형, 육각형 및 선을 포함)을 가지는 식각부를 나타낸 도면.
도 10은 본 발명의 실시예에 따른 식각부가 박막이 성장하는 씨드층으로 작용하는 예를 나타낸 도면.
도 11은 본 발명의 실시예에 따른 식각부에서 성장한 나노 구조물이 박막의 씨드층으로 작용하는 예를 나타낸 도면.
도 12은 본 발명의 실시예에 따른 식각부에서 성장한 박막이 복수의 박막들을 포함하는 예를 나타낸 도면.
도 13 내지 도 15는 본 발명의 실시예에 따른 탄소층과 박막 사이에 하나 이상의 개구부를 가지는 마스크층이 구성되는 예를 나타낸 도면.
도 16은 본 발명의 실시예에 따른 전자소자를 구성하는 박막을 균일하게 덮은 다층 필름층을 나타낸 도면.
도 17은 본 발명의 실시예에 따른 다층 필름층이 박막과 복수의 접합부를 형성하는 예를 나타낸 도면.
도 18은 본 발명의 실시예에 따른 접합부가 양자 우물 구조를 형성하는 예를 나타낸 도면.
도 19은 본 발명의 실시예에 따른 접합부가 p-n 접합부를 형성하는 예를 나타낸 도면.
도 20 내지 도 24는 본 발명의 실시예에 따른 전자소자를 개략적으로 나타낸 도면.
도 25 내지 도 26은 본 발명의 실시예에 따른 전자소자가 탄소층, 박막, 드레인 전극, 소스 전극 및 게이트 전극을 포함하는 예를 나타낸 도면.
도 27 내지 도 28은 본 발명의 실시예에 따른 전자소자가 탄소층, 박막, 유전체, 드레인 전극, 소스 전극 및 게이트 전극을 포함하는 예를 나타낸 도면.
이하에서는 첨부한 도면을 참조하여 본 발명을 설명하기로 한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며, 따라서 여기에서 설명하는 실시예로 한정되는 것은 아니다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 부재를 사이에 두고 "간접적으로 연결"되어 있는 경우도 포함한다. 또한, 어떤 부분이 다른 부분 "상"에 존재한다고 할 때, 이는 어떤 부분이 다른 부분의 바로 위에(즉, 접촉하여) 존재하는 경우뿐 아니라, 그 중간에 다른 부재가 존재하는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 구비할 수 있다는 것을 의미한다.
이하 첨부된 도면을 참고하여 본 발명의 실시예를 상세히 설명하기로 한다.
도 1에 도시한 바와 같이, 전자소자는 탄소층(10) 및 이 탄소층(10) 상에 형성된 박막(20)을 포함하며, 탄소층(10)의 하부에는 기판(30)이 마련될 수 있다. 본 발명에 있어서 전자소자는 메모리소자, 검출소자, 다이오드, 트랜지스터, 발광소자, 수광소자, 태양전자소자 등을 포함하는 각종의 디바이스, 또는 이들 디바이스의 일부 부분을 칭하는 개념으로 이해되어야 한다
탄소층(10)은 그래핀(graphene) 또는 그래파이트(graphite)를 포함한다. 그래핀은 탄소원자가 서로 연결돼 벌집모양의 평면구조를 갖는 하나의 층으로 이루어진다. 그래핀은 다양한 구조를 가질 수 있는데, 이러한 구조는 그래핀 내에 포함될 수 있는 5 원환 및/또는 7 원환의 함량에 따라 달라질 수 있다. 전술한 바와 같이, 그래파이트는 그래핀이 두 층 이상 층상구조를 가지는 것으로 이해할 수 있다.
박막(20)은 탄소층(10) 상에 형성될 수 있다. 박막(20)의 내부에는 나노 구조물(40)이 인입되며, 이에 대해서는 후술하기로 한다. 박막(20)의 두께는 예컨대 10nm 내지 100μm일 수 있으며, 금속 또는 반도체 물질로 이루어질 수 있다.
탄소층(10)은 기판(30) 상에 위치할 수 있다. 그러나, 탄소층(10)이 충분한 기계적 강도를 갖는 경우 기판(30)이 반드시 필요한 것은 아니며, 이 경우 별도의 기판(30)을 두지 않고 탄소층(10) 자체가 기판의 역할을 하게 할 수도 있다.
또한, 탄소층(10)은 기판(30)과 분리가능할 수 있다. 이로써, 탄소층(10) 및 그 상측의 구조물은 기판(30)과 분리되어 전이(transfer)될 수 있다. 이는 전자소자의 제조시 매우 유리하다. 예컨대, 전자소자의 종류에 따라서 기판(30)의 선택에 제약이 생길 수 있다. 그러나 그래핀은 쉽게 분리되어 전이 가능하므로, 기판(30) 선택의 제약이 없다. 즉, 그래핀 및 그 위의 구조물을 원래의 기판(30)과 분리하여 원하는 특성을 갖는 다른 기판 상으로 전이할 수 있다. 예컨대, 유연하고 변경 가능한 고분자 기판이라든가, 투명한 기판, 또는 열전도성이 우수한 기판으로 옮기는 등의 전이가 자유롭다. 탄소층(10)과 기판(30)은 역학적 힘만으로도 분리될 수 있으며, 이를 역학적 리프트오프(mechanical lift-off)라 한다. 탄소층(10) 및 그 상측의 구조물들을 역학적 리프트 오프에 의해 기판으로부터 분리하여 다른 기판, 예컨대 사파이어 기판, 유리 기판, 금속 기판, 및 수지 기판으로 전이할 수 있다. 한편, 탄소층(10)이 복수층의 그래핀(즉, 그래파이트)을 포함할 경우, 탄소층(10)이 각각 한 층이상의 그래핀을 포함하는 2개 이상의 부분으로 분리되는 것도 가능하다.
기판(30)은 금속, 유리, 수지 등의 어떠한 재료도 가능하다. 예컨대, 기판(30)의 재료로서, 실리콘, 실리콘카바이드, 비소화갈륨, 스피넬, 인화인듐, 인화갈륨, 인화알루미늄, 질화갈륨, 질화인듐, 질화알루미늄, 산화아연, 산화마그네슘, 산화알루미늄, 산화티타늄, 사파이어, 쿼츠, 파이렉스를 사용할 수 있으나, 이러한 재료로 한정되는 것은 아니다.
도 2에 도시한 바와 같이, 탄소층(10) 상의 박막(20)은 하나 이상의 나노 구조물(40)을 포함할 수 있다.
나노 구조물(40)은 박막(20)이 성장하는 씨드층으로 작용할 수 있으며, 탄소층(10) 상의 임의의 지점에 마련될 수 있다. 나노 구조물(40)은 탄소층(10)에서 상측으로 성장하여 형성될 수 있다. 이는 나노 구조물(40)이 탄소층(10)에 대해 반드시 수직으로 형성되어야 하는 것이 아니라, 나노 구조물(40)이 탄소층(10)과 접하는 부분을 시점으로 하여, 탄소층(10)의 판면에 대해 상방으로 쌓아가기(bottom-up) 방법에 의해 임의의 방향으로 형성될 수 있다는 것을 의미한다. 물론, 나노 구조물(40)이 탄소층(10)의 판면에서 수직으로 연장되도록 형성되는 것도 가능하다.
쌓아가기 방법에 의해 제조된 나노 구조물(40)은 탄소층(10)과의 물질 상수(격자 상수나 열팽창 계수 등)의 차이에도 불구하고, 매우 낮은 전위 밀도를 가진 우수한 결정질로 성장할 수 있다. 따라서, 박막 증착과 식각 공정에 기반한 깎아내기(top-down) 방법으로 제조된 구조물보다 우수한 결정성과 전기적 및 광학적 성질을 가진다. 따라서, 전기적 성질 및 광학적 성질이 우수한 전자소자의 제조가 가능하다.
나노 구조물(40)은 대략 마이크로(micro) 또는 나노(nano) 스케일의 구조물로서, 그 크기 또는 형상에 특별한 제한이 있는 것은 아니다. 예컨대, 나노 구조물(40)의 직경(두께 포함)은 1nm 내지 500nm일 수 있으며, 나노 구조물(40)의 높이는 10nm 내지 100μm일 수 있다. 또한, 나노 구조물(40)의 직경(두께 포함)에 대한 길이의 비는 1 내지 1000일 수 있다. 본 발명에 있어서 "나노 구조물"은 반드시 나노 사이즈의 구조물로만 한정되는 것은 아니며, 나노 스케일에서의 독특한 특성을 지니며, 미세 전자소자를 형성할 수 있는 정도의 크기와 기능을 갖는다면, 나노 사이즈보다 다소 크거나 작은 구조물도 포함하는 것으로 이해해야 한다.
도 3 내지 도 6에 도시된 바와 같이, 나노 구조물(40)은 예컨대 나노 막대(41)(도 3 참조), 나노 바늘(42)(도 4 참조), 나노 튜브(43)(도 5 참조) 및 나노 벽(44)(도 6 참조)일 수 있으며, 이들의 조합일 수도 있다. 그러나, 나노 구조물(40)의 형상이 이러한 예로 한정되는 것은 아니다.
나노 구조물(40)의 재료는 금속 또는 반도체일 수 있으나, 특별히 한정되지는 않으며, 예컨대 산화아연, 산화아연마그네슘, 산화아연카드뮴, 산화아연마그네슘카드뮴, 산화아연베릴륨, 산화아연마그네슘베릴륨, 산화아연망간, 산화아연마그네슘망간, 질화갈륨, 잘화알루미늄, 질화갈륨알루미늄, 또는 질화인듐갈륨일 수 있다.
박막(20)은 나노 구조물(40)을 덮도록(피복하도록) 형성된다. 즉, 박막(20) 내에 나노 구조물(40)이 인입되어 있는 형태가 되며, 나노 구조물(40)은 박막(20)을 형성하기 위한 씨드(seed)층의 역할을 하게 된다. 그래핀 또는 그래파이트 상에 박막을 적층하는 것은 매우 힘드나, 그래핀 또는 그래파이트 상에 나노 구조물(40)을 형성하고, 이 나노 구조물(40)을 씨드로 하여 박막(20)을 형성하면 전자소자의 제조가 매우 용이해진다.
박막(20)은 금속 또는 반도체 물질로 이루어질 수 있다. 예컨대, 박막(20)의 재료는 질화갈륨 등의 질화물, 산화아연 등의 산화물 등이 될 수 있으나, 특별히 이에 한정되는 것은 아니다. 또한, 박막(20)은 반도체 물질인 질화갈륨, 질화알루미늄, 질화갈륨알루미늄, 또는 질화인듐갈륨으로 제조될 수 있으나, 이러한 재료로 한정되는 것은 아니다. 박막(20)은, 나노 구조물(40)과의 정합을 위해 결정구조 및 격자상수가 나노 구조물(40)과 유사한 재료로 제조되는 것이 바람직하다.
도 7에 도시한 바와 같이, 전자소자를 구성하는 나노 구조물(40)은 표면을 덮은 다층 필름층(50)을 더 포함할 수 있다. 다층 필름층(50)은 전자소자의 기능을 구현하기 위한 기능층이거나 절연층일 수 있다. 다층 필름층(50)은 0.1nm ~ 100μm의 두께를 가질 수 있다.
한편, 탄소층(10) 상에는 나노 구조물(40)이 성장하는 씨드층인 데미지(damage)가 형성될 수 있다. 데미지의 형성에 대해서는 후술하기로 한다. 데미지는 식각부일 수 있으며, 그 형상에는 특별한 제한이 없으나, 예컨대, 도 8 내지 9에 도시한 바와 같이, 원, 삼각형, 사각형, 오각형, 육각형 및 선 형상일 수 있다. 데미지는 복수의 식각부로 형성될 수 있으며, 각 식각부 사이의 거리는 예컨대 1nm 내지 10μm일 수 있다. 복수의 식각부는 서로 상이한 형상을 가질 수 있다.
도 10에 도시한 바와 같이, 데미지는 박막(20)이 성장하는 씨드층으로 직접 작용할 수 있으며, 도 11에 도시한 바와 같이, 데미지에서 성장한 나노 구조물(40)이 박막(20)의 씨드층으로 작용할 수도 있다.
또한, 도 12에 도시한 바와 같이, 데미지에서 성장한 박막(20)은 서로 이격된 복수의 박막으로 형성될 수도 있다.
또한, 도 13 내지 15에서 도시한 바와 같이, 전자소자는 탄소층(10)과 박막(20) 사이에 하나 이상의 개구부를 가지는 마스크층을 더 포함할 수 있다. 도 13 내지 15에는 탄소층(빗금으로 표시)과 마스크층만이 도시되어 있으며, 이 마스크층 상의 개구부를 통해 나노 구조물(40)이 상측 방향으로 성장될 수 있다. 마스크층의 개구부는 임의의 형상을 가질 수 있으며, 예컨대 원, 삼각형, 사각형, 오각형, 육각형 및 선 형상일 수 있다. 마스크층의 개구부는 복수개 형성될 수 있으며, 개구부 사이의 거리는 예컨대 1nm 내지 10μm일 수 있다.
도 16에 도시한 바와 같이, 박막(20) 상에는 다층 필름층(50)이 형성될 수 있다. 다층 필름층(50)은 박막(20)을 균일하게 피복할 수 있으며, 그 두께에 특별한 제한은 없으나, 예컨대 0.1nm ~ 1000nm일 수 있다.
도 17에 도시한 바와 같이, 다층 필름층(50)은 박막(20)과 복수의 접합부를 형성할 수 있다. 다층 필름층(50)과 박막(20)의 접합부는 도 18에 도시한 바와 같이 양자 우물 구조일 수 있으며, 이 경우 다층 필름층(50)은 밴드갭이 작은 물질이며 박막(20)은 밴드갭이 큰 물질로 형성된다. 다층 필름층(50)과 박막(20)의 접합부는 도 19에 도시한 바와 같이 p-type 물질(60)과 n-type 물질(61)로 구성되는 p-n 접합부를 형성할 수 있다. 양자 우물 구조 및 p-n 접합부의 구조, 기능, 재료, 및 형성 방법 등은 종래 잘 알려져 있으므로, 상세한 설명은 생략하기로 한다.
이상 본 발명의 일실시예에 의한 전자소자의 구성을 설명하였으며, 이하에서는 도 1 내지 도 19를 참조하여 전자소자의 제조방법을 설명하기로 한다.
먼저, 그래핀 또는 그래파이트을 포함하는 탄소층(10)이 상측에 형성된 기판(30)을 준비하고, 탄소층(10) 상에 마스크층을 도포한다(도 1 및 도 13 참조). 기판(30) 상에 탄소층(10)을 형성하는 방법은 화학기상증착법(CVD)일 수 있으나, 이러한 방법으로 한정되는 것은 아니다. 예컨대, 그래파이트로부터 물리적 또는 화학적으로 그래핀을 분리하여 사용할 수도 있다. 한편, 화학기상증착법으로는 일반적인 CVD법 이외에도, RTCVD(급속가열 화학기상증착법, PECVD(플라즈마 화학기상증착법), ICPCVD(유도결합형 플라즈마 화학기상증착법), MOCVD(유기금속 화학기상증착법) 등이 사용될 수 있다.
한편, 본 실시예에서는 기판(30) 상에 탄소층(10)이 위치하는 것으로 설명하였으나, 기판(30)을 사용하지 않고 탄소층(10) 자체를 기판으로서 사용하는 것도 가능하다.
다음으로, 마스크층을 패터닝하여 복수개의 개구부를 형성한다(도 13 내지 15 참조). 마스크층을 패터닝하는 방법은 반도체 제조공정에서 잘 알려져 있으며, 예컨대 전자빔 리소그래피(e-beam lithography), 포토리소그래피(photolithography), 레이저 간섭 리소그래피(laser interference lithography) 또는 나노임프린트(nanoimprint) 등의 방법을 사용할 수 있다. 또한, 양극산화알루미늄(anodic aluminum oxide) 또는 블록공중합체(block copolymer) 등의 탬플릿(template)을 이용한 패터닝 방법도 사용할 수 있다.
다음으로, 마스크층에 형성된 개구부를 통해 탄소층(10)의 표면에 데미지(damage)를 생성시킨다(도 8 및 9 참조). 데미지를 생성하는 방법으로는 가스 플라즈마를 사용하거나 이온빔(ion beam), 전자빔, 양성자빔, 또는 중성자빔을 사용하는 방법이 있으나, 이에 한정되는 것은 아니다. 가스 플라즈마에 이용되는 가스의 종류로는 O2, N2, Cl2, H, Ar, CF4, SF6, BCl3, 오존 등이 있으나, 이에 한정되는 것은 아니다.
다음으로, 데미지로부터 나노 구조물(40)를 성장시킨 후, 마스크층을 제거한다(도 2 및 4 참조). 즉, 데미지는 나노 구조물(40)을 성장시키는 씨드층이 된다.
탄소층(10) 상에 나노 구조물(40)를 성장시키는 방법으로는, 유기금속 화학기상증착법을 포함하는 화학기상증착법(CVD), 스퍼터링(sputtering), 열 또는 전자빔 증발법(thermal or electron beam evaporation), 펄스레이저 증착법(pulse laser deposition) 등과 같은 물리적 성장법, 및 금과 같은 금속촉매를 이용하는 기상 이송법(vapor-phase transport process) 등을 사용할 수 있다. 무촉매 유기금속 화학기상증착법(catalyst-free MOCVD)을 사용할 경우, 촉매를 사용하지 않음으로 인해 촉매에 의한 오염을 방지할 수 있으며, 전기적, 광학적 성능이 우수한 나노 구조물(40)의 제조가 가능하다.
이와 같이, 그래핀 또는 그래파이트를 포함하는 탄소층(10)의 표면에 인위적으로 데미지를 줌으로써, 이 데미지를 기점으로 핵성성(nucleation) 및 성장(growth)이 일어나게 된다. 따라서, 그래핀 상에 나노 구조물(40)을 생성하는 것이 가능할 뿐만 아니라, 나노 구조물(40)의 위치 및 밀도 조절도 용이하게 이루어진다.
한편, 지금까지는 패터닝 및 데미지의 생성을 통해 나노 구조물(40)의 위치 및 밀도 조절을 행하였으나, 반드시 이러한 방법을 행할 필요가 있는 것은 아니다. 예컨대, 마스크층을 사용하지 않고 탄소층(10) 상에 직접 가스 플라즈마 식각을 행하여 무작위적으로 탄소층(10)에 데미지를 형성하는 것도 가능하다. 또한, 마스크층을 사용하지 않고 탄소층(10) 상에 이온빔을 주사하는 것도 가능하며, 이 경우 이온빔의 주사 위치를 조절하면 마스크층을 사용하지 않고서도 나노 구조물(40)의 위치 및 밀도 조절을 행하는 것이 가능하다.
또한, 반드시 탄소층(10) 상에 데미지를 생성시켜 이를 기점으로 나노 구조물(40)을 성장시켜야 하는 것도 아니다. 예컨대, 온도 및 압력 등의 공정 조건을 적절히 선택함으로써 탄소층(10) 상에 직접 나노 구조물(40)을 성장시키는 것도 가능하다.
다음으로, 나노 구조물(40)을 완전히 피복하도록 박막(20)을 형성한다(도 2 참조). 박막(20)의 형성 방법은 예컨대 화학적기상증착법일 수 있으며, 이러한 박막 형성 방법은 종래 잘 알려져 있으므로 상세한 설명은 생략한다.
이하에서는 도 20 내지 도 28을 참조하여 본 발명의 다른 실시예에 따른 전자소자를 설명하기로 한다. 본 실시예에서는 박막(20)의 상측 또는 하측에 소스 전극, 드레인 전극, 게이트 전극 등이 형성되며, 탄소층(10) 상에 박막(20)을 형성하는 방법은 앞의 실시예와 동일하므로 중복되는 설명은 생략한다. 또한, 소스 전극 등을 형성하는 방법은 종래 잘 알려져 있으므로, 본 실시예에 관련하여 전자소자의 제조방법을 따로 설명하지는 않는다.
또한, 본 실시예에서는 편의상 소스 전극, 드레인 전극 등의 용어를 사용하여 표현하였으나, 이들이 반드시 트랜지스터용 전극인 것은 아니다. 즉, 소스 전극과 드레인 전극은 단순히 전극의 명칭을 구별하기 위해 사용되는 경우도 있으며, 이 경우 예컨대 소스 전극은 제1 전극을, 드레인 전극은 제2 전극을 의미하기도 한다. 따라서, 이하의 실시예에서 나타내는 전자소자는 발광소자, 수광소자, 검출소자, 메모리소자, 트랜지스터, 다이오드 등에 폭넓게 적용될 수 있는 것으로 이해되어야 한다.
도 20 내지 23에서 도시한 바와 같이, 전자소자는 그래핀 또는 그래파이트를 포함하는 탄소층(10), 박막(20), 드레인 전극(70), 및 소스 전극(80)을 포함한다.
도 20에 도시된 바와 같이, 전자소자는 소스 전극(80), 소스 전극(80) 상에 형성된 탄소층(10), 탄소층(10) 상에 형성된 박막(20), 및 박막(20) 상에 형성된 드레인 전극(70)으로 이루어질 수 있다.
또한, 도 21에 도시한 바와 같이, 전자소자는 탄소층(10), 탄소층(10) 상에 형성된 소스 전극(80), 소스 전극(80) 상에 형성된 박막(20), 박막(20) 상에 형성된 드레인 전극(70)으로 이루어질 수도 있다.
또한, 도 22에 도시한 바와 같이, 전자소자는 단부가 마련된 탄소층(10), 탄소층(10)의 상측에 형성된 드레인 전극(70), 이 드레인 전극(70)과 이격되어 탄소층(10)의 단부 상에 형성된 소스 전극(80)으로 이루어질 수도 있다.
이와 같이, 소스 전극(80)은 탄소층(10) 위 또는 아래, 또는 박막(20) 위에 위치할 수 있다. 그러나, 탄소층(10) 자체를 소스 전극(80)으로서 사용할 수도 있다(도 23 참조). 또한, 탄소층(10)을 패터닝하여 하나의 전자소자에 하나의 소스 전극(80)을 형성할 수도 있으며, 이 경우 소스 전극(80)들은 상호 전기적으로 절연되므로, 각각의 전자소자에 인가되는 전압을 조절할 수 있다.
도 24에서 도시한 바와 같이, 전자소자는 그래핀 또는 그래파이트를 포함하는 탄소층(10), 박막(20), 드레인 전극(70), 및 소스 전극(80)을 포함할 수 있으며, 여기서 박막(20) 위에는 소스 전극(80)이 위치하고, 드레인 전극(70)은 탄소층(10) 위 또는 아래에 위치할 수 있다. 또한 , 탄소층(10) 자체가 소스 전극(80)으로서 사용될 수도 있다.
도 25 내지 26에서 도시한 바와 같이, 전자소자는 그래핀 또는 그래파이트를 포함하는 탄소층(10), 박막(20), 드레인 전극(70), 소스 전극(80) 및 게이트 전극(90)을 포함할 수 있다. 각 전극(드레인 전극(70), 소스 전극(80), 게이트 전극(90))은 박막(20) 위에 위치할 수 있으며, 탄소층(10)은 패터닝되어 드레인 전극(70), 소스 전극(80) 또는 게이트 전극(90)으로서 사용될 수도 있다.
도 27 내지 28에서 도시한 바와 같이, 전자소자는 그래핀 또는 그래파이트를 포함하는 탄소층(10), 박막(20), 유전체(100), 드레인 전극(70), 소스 전극(80) 및 게이트 전극(90)을 포함할 수 있다. 소스 전극(80)과 드레인 전극(70)은 박막(20) 위에 위치할 수 있으며, 탄소층(10)을 패터닝하여 전자소자의 드레인 전극(70) 또는 소스 전극(80)으로 사용할 수도 있다. 유전체(100)는 박막(20) 위에 위치할 수 있으며, 유전체(100) 위에는 게이트 전극(90)이 위치한다.
전술한 본 발명의 설명은 예시를 위한 것이며, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.
본 발명의 범위는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (29)

  1. 그래핀(graphene) 또는 그래파이트(graphite)를 포함하는 탄소층; 및
    상기 탄소층 위에 형성된 박막을 포함하는 것을 특징으로 하는 전자소자.
  2. 제1항에 있어서,
    상기 탄소층 상에 마련된 나노 구조물을 더 포함하며,
    상기 박막은 상기 나노 구조물을 덮는 것을 특징으로 하는 전자소자.
  3. 제2항에 있어서,
    상기 나노 구조물은 상기 탄소층의 판면에서 수직으로 연장되어 있는 것을 특징으로 하는 전자소자.
  4. 제2항에 있어서,
    상기 나노 구조물은 나노 막대, 나노 바늘, 나노 튜브, 나노 벽 중 어느 하나인 것을 특징으로 하는 전자소자.
  5. 제2항에 있어서,
    상기 나노 구조물은 상기 박막이 성장하는 씨드층인 것을 특징으로 하는 전자소자.
  6. 제2항에 있어서,
    상기 나노 구조물의 표면 상에 마련된 다층 필름층을 더 포함하는 것을 특징으로 하는 전자소자.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 탄소층 하부에 마련된 기판을 더 포함하는 것을 특징으로 하는 전자소자.
  8. 제7항에 있어서,
    상기 기판과 상기 탄소층은 분리가능한 것인 전자소자.
  9. 제2항 내지 제6항 중 어느 한 항에 있어서,
    상기 탄소층 상에는 상기 나노 구조물이 성장하는 씨드층인 데미지(damage)가 형성되어 있는 것을 특징으로 하는 전자소자.
  10. 제9항에 있어서,
    상기 데미지의 모양은 원, 삼각형, 사각형, 오각형, 육각형, 선형상 중 적어도 어느 하나인 것을 특징으로 하는 전자소자.
  11. 제9항에 있어서,
    상기 데미지는 식각부인 것을 특징으로 하는 전자소자.
  12. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 탄소층과 상기 박막 사이에 위치하며 적어도 하나의 개구부를 갖는 마스크층을 더 포함하는 것을 특징으로 하는 전자소자.
  13. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 박막 상에 마련된 다층 필름층을 더 포함하는 것을 특징으로 하는 전자소자.
  14. 제13항에 있어서,
    상기 다층 필름층은 상기 박막과 복수의 접합부를 형성하는 것을 특징으로 하는 전자소자.
  15. 제14항에 있어서,
    상기 접합부는 양자 우물 구조로 형성된 것을 특징으로 하는 전자소자.
  16. 제14항에 있어서,
    상기 접합부는 P-N 접합부로 형성된 것을 특징으로 하는 전자소자.
  17. 그래핀(graphene) 또는 그래파이트(graphite)를 포함하는 탄소층;
    상기 탄소층 위에 형성된 박막; 및
    상기 박막 상에 형성된 드레인 전극을 포함하는 것을 특징으로 하는 전자소자.
  18. 제17항에 있어서,
    소스 전극을 더 포함하며, 상기 소스 전극은 상기 탄소층 아래에, 또는 상기 탄소층과 상기 박막 사이에, 또는 상기 박막 상에 형성된 것을 특징으로 하는 전자소자.
  19. 그래핀(graphene) 또는 그래파이트(graphite)를 포함하는 탄소층;
    상기 탄소층 위에 형성된 박막; 및
    상기 박막 상에 형성된 소스 전극을 포함하는 것을 특징으로 하는 전자소자.
  20. 제19항에 있어서,
    드레인 전극을 더 포함하며, 상기 드레인 전극은 상기 탄소층 아래에, 또는 상기 탄소층과 상기 박막 사이에 형성된 것을 특징으로 하는 전자소자.
  21. 그래핀(graphene) 또는 그래파이트(graphite)를 포함하는 탄소층;
    상기 탄소층 위에 형성된 박막; 및
    상기 박막 상에 형성된 소스 전극, 드레인 전극 및 게이트 전극을 포함하는 것을 특징으로 하는 전자소자.
  22. 제21항에 있어서,
    상기 박막과 상기 게이트 전극 사이에 형성된 유전체를 더 포함하는 것을 특징으로 하는 전자소자.
  23. 그래핀(graphene) 또는 그래파이트(graphite)를 포함하는 탄소층을 마련하는 단계;
    상기 탄소층 상에 나노 구조물을 형성하는 단계; 및
    상기 나노 구조물을 덮는 박막을 형성하는 단계를 포함하는 것을 특징으로 하는 전자소자의 제조방법.
  24. 제23항에 있어서,
    상기 탄소층을 마련하는 단계는, 기판 상에 상기 그래핀 또는 그래파이트를 포함하는 탄소층을 형성하는 단계인 것을 특징으로 하는 전자소자의 제조방법.
  25. 제23항 또는 제24항에 있어서,
    상기 나노 구조물을 형성하는 단계는,
    상기 탄소층 상에 데미지(damage)를 생성하는 단계; 및
    상기 데미지를 씨드층으로 하여 나노 구조물을 성장시키는 단계를 포함하는 것을 특징으로 하는 전자소자의 제조방법.
  26. 제25항에 있어서,
    상기 데미지를 생성하는 단계는,
    상기 탄소층 상에 마스크층을 형성하는 단계;
    상기 마스크층을 패터닝하여 복수개의 개구부를 형성하는 단계; 및
    상기 개구부를 통해 상기 탄소층에 데미지를 생성하는 단계를 포함하는 것을 특징으로 하는 전자소자의 제조방법.
  27. 제26항에 있어서,
    상기 마스크층을 패터닝하여 복수개의 개구부를 형성하는 단계는, 전자빔 리소그래피, 포토리소그래피, 레이저 간섭 리소그래피, 나노임프린트, 및 탬플릿 중 하나 이상의 방법을 이용하는 단계인 것을 특징으로 하는 전자소자의 제조방법.
  28. 제25항에 있어서,
    상기 데미지를 생성하는 단계는, 가스 플라즈마, 이온빔, 전자빔, 양성자빔, 및 중성자빔 중 하나 이상의 방법을 이용하는 단계인 것인 전자소자의 제조방법.
  29. 제23항 또는 제24항에 있어서,
    상기 나노 구조물은 나노 막대, 나노 바늘, 나노 튜브, 나노 벽 중 어느 하나인 것을 특징으로 하는 전자소자의 제조방법.
PCT/KR2012/002886 2010-05-31 2012-04-16 전자소자와 그 제조방법 Ceased WO2012141561A2 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/110,400 US20140021444A1 (en) 2010-05-31 2012-04-16 Electronic device and manufacturing method thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020110034856A KR101309308B1 (ko) 2010-04-14 2011-04-14 전자소자와 그 제조방법
KR10-2011-0034856 2011-04-14

Publications (2)

Publication Number Publication Date
WO2012141561A2 true WO2012141561A2 (ko) 2012-10-18
WO2012141561A3 WO2012141561A3 (ko) 2013-03-07

Family

ID=47010079

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2012/002886 Ceased WO2012141561A2 (ko) 2010-05-31 2012-04-16 전자소자와 그 제조방법

Country Status (1)

Country Link
WO (1) WO2012141561A2 (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5353009B2 (ja) * 2008-01-08 2013-11-27 富士通株式会社 半導体装置の製造方法および半導体装置
JP5115735B2 (ja) * 2008-09-04 2013-01-09 富士電機株式会社 炭化珪素半導体基板とその製造方法
JP5107191B2 (ja) * 2008-09-11 2012-12-26 株式会社カネカ グラファイト複合フィルム

Also Published As

Publication number Publication date
WO2012141561A3 (ko) 2013-03-07

Similar Documents

Publication Publication Date Title
WO2012047068A2 (ko) 발광소자 및 그 제조방법
Seo et al. Low dimensional freestanding semiconductors for flexible optoelectronics: materials, synthesis, process, and applications
Lee et al. A printable form of single‐crystalline gallium nitride for flexible optoelectronic systems
CN101779271B (zh) 垂直排列的硅线阵列的结构及其形成方法
CN103608937B (zh) 超小型led元件及其制造方法
JP5378417B2 (ja) ナノデバイス、これを含むトランジスタ、ナノデバイス及びこれを含むトランジスタの製造方法
WO2012047069A2 (ko) 발광소자 및 그 제조방법
Hong et al. One-dimensional semiconductor nanostructures grown on two-dimensional nanomaterials for flexible device applications
WO2012057504A2 (ko) 태양전지 및 그 제조 방법
KR20090086199A (ko) 반도체 상호 접속부에서의 제어된 버클링 구조물들과 인장 가능한 전자장치용 나노막들
CN102067324A (zh) 聚合物嵌入式半导体棒阵列
WO2012161451A2 (ko) 반도체 박막 구조 및 그 형성 방법
WO2013032268A1 (ko) 전자 소자 및 그 제조 방법
CN100592546C (zh) 独立式静电掺杂碳纳米管器件及其制造方法
Wang et al. Fabrication techniques of graphene nanostructures
WO2017150848A1 (ko) 나노 로드 제조방법 및 이에 의해 제조된 나노 로드
Huang et al. InAs nanowires grown by metal–organic vapor-phase epitaxy (MOVPE) employing PS/PMMA diblock copolymer nanopatterning
CN107086180A (zh) 一种单根纳米线多通道复用薄膜晶体管器件的制备方法
KR101309308B1 (ko) 전자소자와 그 제조방법
WO2014126300A1 (ko) 나노 구조체 및 이를 포함하는 나노 디바이스
CN112366521B (zh) 一种在平面超晶格纳米线上组装量子点激光器的方法
CN100483613C (zh) 量子点制作方法
WO2013025043A1 (ko) 광소자 및 그 제조방법
WO2016178452A1 (ko) 그래핀을 촉매로 한 실리콘의 화학적 식각 방법
WO2012141561A2 (ko) 전자소자와 그 제조방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12771924

Country of ref document: EP

Kind code of ref document: A2

WWE Wipo information: entry into national phase

Ref document number: 14110400

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12771924

Country of ref document: EP

Kind code of ref document: A2