WO2012133099A1

WO2012133099A1 - 配線板及びその製造方法

Info

Publication number: WO2012133099A1
Application number: PCT/JP2012/057318
Authority: WO
Inventors: 竹中　芳紀
Original assignee: Ibiden Co Ltd
Current assignee: Ibiden Co Ltd
Priority date: 2011-03-25
Filing date: 2012-03-22
Publication date: 2012-10-04
Anticipated expiration: 2013-09-25
Also published as: US9888581B2; CN103460820A; TW201247074A; US20150319866A1; US20120306608A1; US9113569B2

Abstract

　配線板（１０００）が、第１面（Ｆ１）及びその反対側の第２面（Ｆ２）を有するコア基板（１００ａ）と、コア基板（１００ａ）の第１面（Ｆ１）上に形成されている第１導体パターンと、コア基板（１００ａ）の第１面（Ｆ１）及び第１導体パターン上に形成されている第１絶縁層（１１０ａ～１５０ａ）と、コア基板（１００ａ）の第２面（Ｆ２）上に形成されている第２導体パターンと、コア基板（１００ａ）の第２面（Ｆ２）及び第２導体パターン上に形成されている第２絶縁層（２１０ａ～２５０ａ）と、コア基板（１００ａ）の第２面（Ｆ２）上に設けられ、第２導体パターンの少なくとも一部により形成されるインダクタ部（１０）と、を有する。そして、第２絶縁層（２１０ａ～２５０ａ）のいずれかの厚みは、第１絶縁層（１１０ａ～１５０ａ）よりも薄い。

Description

配線板及びその製造方法

　本発明は、配線板及びその製造方法に関する。

　特許文献１には、螺旋状のインダクタを内蔵する配線板が開示されている。

特開２００９－１６５０４号公報

　特許文献１に開示された配線板では、螺旋状のインダクタの内側に導体パターンが配置されていない。これは、インダクタの内側に導体を形成すると、インダクタの電気特性を確保するのが困難になるためであると考えられる。その結果、インダクタの内側には、樹脂が充填されている。

　コア基板の両面にビルドアップ部（第１ビルドアップ部、第２ビルドアップ部）を有する配線板では、その一方のビルドアップ部（例えば第２ビルドアップ部）に、螺旋状のインダクタを内蔵することも考えられる。しかしながら、前述のようにインダクタの内側に導体を形成することは難しいことから、インダクタを内蔵する第２ビルドアップ部における導体の割合（体積比）は、インダクタを内蔵しない第１ビルドアップ部における導体の割合（体積比）よりも小さくなり易い。そして、これらの割合の差が大きくなると、第１ビルドアップ部と第２ビルドアップ部とで熱収縮の度合が相違し、配線板が反り易くなる。また、配線板が反ると、配線板上に電子部品を実装しにくくなる。

　本発明は、こうした実情に鑑みてなされたものであり、配線板の反りを抑制することを目的とする。また、本発明は、配線板とこれに実装される電子部品との電気的な接続の信頼性を高めることを他の目的とする。

　本発明に係る配線板は、第１面及びその反対側の第２面を有するコア基板と、前記コア基板の前記第１面上に形成されている第１導体パターンと、前記コア基板の前記第１面及び前記第１導体パターン上に形成されている第１絶縁層と、前記コア基板の前記第２面上に形成されている第２導体パターンと、前記コア基板の前記第２面及び前記第２導体パターン上に形成されている第２絶縁層と、前記コア基板の前記第２面上に設けられ、前記第２導体パターンの少なくとも一部により形成されるインダクタ部と、を有する配線板であって、前記第２絶縁層のいずれかの厚みは、前記第１絶縁層よりも薄い。

　前記インダクタ部は、異なる層に位置する複数の前記第２導体パターンと、前記第２絶縁層の内部に設けられて前記異なる層に位置する第２導体パターン同士を接続するビア導体と、からなる、ことが好ましい。

　前記第２絶縁層の各々は、前記第１絶縁層のいずれよりも薄い、ことが好ましい。

　前記インダクタ部は、半導体素子の投影領域内に設けられている、ことが好ましい。

　前記インダクタ部は、平面視略環状に形成される、ことが好ましい。

　前記インダクタ部は、螺旋状に形成される、ことが好ましい。

　前記インダクタ部を構成する導体パターンの各々は、略Ｕ状又は略Ｌ状の導体からなる、ことが好ましい。

　前記第１絶縁層及び前記第２絶縁層は、いずれも樹脂からなる、ことが好ましい。

　前記第１絶縁層の各々が、厚さＴ１を有し、前記第２絶縁層の各々が、厚さＴ２を有し、Ｔ２／Ｔ１が、約１～約３の範囲にある、ことが好ましい。

　少なくとも前記半導体素子の投影領域においては、前記コア基板の前記第１面上に形成されるビルドアップ部における前記第１導体パターンの割合（体積比）をＷ１とし、前記コア基板の前記第２面上に形成されるビルドアップ部における前記第２導体パターンの割合（体積比）をＷ２とするとき、Ｗ２／Ｗ１が、約０．９～約１．２の範囲にある、ことが好ましい。

　前記コア基板には、該コア基板を貫通するスルーホールが形成され、前記スルーホールには、めっきからなる導体が充填され、前記コア基板の前記第１面上に形成される導体パターンと前記コア基板の前記第２面上に形成される導体パターンとは、前記スルーホール内の導体を介して、相互に電気的に接続される、ことが好ましい。

　前記スルーホール内の導体の最大幅は、約１５０μｍ以下である、ことが好ましい。

　前記インダクタ部は、互いに並列接続される複数のインダクタからなる、ことが好ましい。

　本発明に係る配線板の製造方法は、第１面及びその反対側の第２面を有するコア基板を用意することと、前記コア基板の前記第１面上に第１導体パターンを形成することと、前記コア基板の前記第１面及び前記第１導体パターン上に第１絶縁層を形成することと、前記コア基板の前記第２面上に第２導体パターンを形成することと、前記コア基板の前記第２面及び前記第２導体パターン上に第２絶縁層を形成することと、前記コア基板の前記第２面上に、前記第２導体パターンの少なくとも一部からなるインダクタ部を形成することと、を有する配線板の製造方法であって、前記第２絶縁層のいずれかの厚みを、前記第１絶縁層よりも薄くする。

　本発明によれば、配線板の反りを抑制することが可能になる。また、本発明によれば、この効果に加えて又はこの効果に代えて、配線板とこれに実装される電子部品との電気的な接続の信頼性を高めることが可能になるという効果が奏される場合がある。

本発明の実施形態に係る配線板を示す断面図である。本発明の実施形態に係るスルーホール導体を示す断面図である。本発明の実施形態に係る配線板の各導体層、各絶縁層、及び各ビア導体の寸法を示す断面図である。本発明の実施形態に係るインダクタユニットを示す断面図である。本発明の実施形態に係るインダクタユニットを示す斜視図である。本発明の実施形態に係るインダクタユニットを示す回路図である。本発明の実施形態に係るインダクタユニットを構成する第１インダクタを示す斜視図である。本発明の実施形態に係るインダクタユニットを構成する第２インダクタを示す斜視図である。本発明の実施形態に係るインダクタユニットの一端に設けられる外部接続端子の配置を示す図である。本発明の実施形態に係るインダクタユニットの他端が接続される接続導体（スルーホール導体）の配置を示す図である。本発明の実施形態の配線板に内蔵されるインダクタが構成する回路の一例を示す図である。本発明の実施形態に係る配線板におけるインダクタユニットと電子部品の実装領域（投影領域）との第１の関係を示す図である。本発明の実施形態に係る配線板におけるインダクタユニットと電子部品の実装領域（投影領域）との第２の関係を示す図である。本発明の実施形態に係る配線板におけるインダクタユニットと電子部品の実装領域（投影領域）との第３の関係を示す図である。本発明の実施形態に係る配線板の実装領域の直下において第１ビルドアップ部の導体層が有する導体パターンの一例を示す図である。本発明の実施形態に係る配線板の実装領域の直下において第２ビルドアップ部の導体層が有する導体パターンの一例を示す図である。本発明の実施形態に係る配線板の製造方法において、配線板のコア部を形成する第１の工程を説明するための図である。図１２の工程の後の第２の工程を説明するための図である。図１３の工程の後の第３の工程を説明するための図である。図１４の工程の後の第４の工程を説明するための図である。図１５の工程の後の第５の工程を説明するための図である。本発明の実施形態に係る配線板の製造方法において、配線板のビルドアップ部の第１階層を形成する第１の工程を説明するための図である。図１７の工程の後の第２の工程を説明するための図である。図１８の工程の後の第３の工程を説明するための図である。図１９の工程の後の第４の工程を説明するための図である。図２０の工程の後の第５の工程を説明するための図である。図２１の工程の後の第６の工程を説明するための図である。本発明の実施形態に係る配線板の製造方法において、配線板のビルドアップ部の第２階層を形成する工程を説明するための図である。本発明の実施形態に係る配線板の製造方法において、配線板のビルドアップ部の第３階層を形成する工程を説明するための図である。本発明の実施形態に係る配線板の製造方法において、配線板のビルドアップ部の第４階層を形成する工程を説明するための図である。本発明の実施形態に係る配線板の製造方法において、配線板のビルドアップ部の第５階層を形成する工程を説明するための図である。本発明の実施形態に係る配線板の導体層を厚くする第１の方法を説明するための図である。本発明の実施形態に係る配線板の導体層を厚くする第２の方法を説明するための図である。本発明の実施形態に係る配線板の導体層を薄くする方法を説明するための図である。本発明の実施形態における第１ビルドアップ部の導体層と第２ビルドアップ部の導体層との第１の構成を示す図である。本発明の実施形態における第１ビルドアップ部の導体層と第２ビルドアップ部の導体層との第２の構成を示す図である。本発明の実施形態における第１ビルドアップ部の導体層と第２ビルドアップ部の導体層との第３の構成を示す図である。本発明の他の実施形態において、コア基板の両面（各主面）でビルドアップ部の階層数が異なる配線板の一例を示す断面図である。

　以下、本発明の実施形態について、図面を参照しつつ詳細に説明する。なお、図中、矢印Ｚ１、Ｚ２は、それぞれ配線板の主面（表裏面）の法線方向に相当する配線板の積層方向（又は配線板の厚み方向）を指す。一方、矢印Ｘ１、Ｘ２及びＹ１、Ｙ２は、それぞれ積層方向に直交する方向（又は各層の側方）を指す。配線板の主面は、Ｘ－Ｙ平面となる。また、配線板の側面は、Ｘ－Ｚ平面又はＹ－Ｚ平面となる。直上又は直下は、Ｚ方向（Ｚ１側又はＺ２側）を意味する。

　相反する法線方向を向いた２つの主面を、第１面（Ｚ１側の面）、第２面（Ｚ２側の面）という。積層方向において、コアに近い側を下層（又は内層側）、コアから遠い側を上層（又は外層側）という。ビルドアップ部では、導体層と絶縁層（層間絶縁層）とが交互に積層されることによって、絶縁層とその絶縁層上に形成される導体層とのペアを単位とする階層が形成される。コア基板の両側において、コア基板上の絶縁層及び導体層を第１階層といい、さらに上層に向かって順に、第２階層、第３階層、…という。

　導体層は、一乃至複数の導体パターンで構成される層である。導体層は、電気回路を構成する導体パターン、例えば配線（グランドも含む）、パッド、又はランド等を含む場合もあれば、電気回路を構成しない平面状の導体パターン等を含む場合もある。

　開口部には、孔や溝のほか、切欠や切れ目等も含まれる。孔は貫通孔に限られず、非貫通の孔も含めて、孔という。孔には、ビアホール及びスルーホールが含まれる。以下、ビアホール内（壁面又は底面）に形成される導体をビア導体といい、スルーホール内（壁面）に形成される導体をスルーホール導体という。

　開口部内に形成される導体（ビア導体やスルーホール導体等）のうち、開口部の内面（壁面又は底面）に形成された導体膜をコンフォーマル導体といい、開口部に充填された導体をフィルド導体という。

　めっきには、電解めっき等の湿式めっきのほか、ＰＶＤ（Physical Vapor Deposition）やＣＶＤ（Chemical Vapor Deposition）等の乾式めっきも含まれる。

　孔又は柱体（突起）の「幅」は、特に指定がなければ、円の場合には直径を意味し、円以外の場合には２√（断面積／π）を意味する。また、寸法が均一でない場合（凹凸がある場合又はテーパしている場合など）は、原則として、その寸法の平均値（異常値を除いた有効値のみの平均）を用いる。ただし、最大値など、平均値以外の値を用いることを明記している場合は、この限りでない。

　環とは、線の両端をつないで出来る平面形状をいい、円だけでなく、多角形なども含む。

　本実施形態の配線板１０００は、図１に示すように、コア部Ｃと、第１ビルドアップ部Ｂ１と、第２ビルドアップ部Ｂ２と、を有する。配線板１０００の表面には、例えば電子部品２００が実装される。電子部品２００は、例えば半導体素子からなる。ただしこれに限定されず、任意の電子部品２００を実装することができる。

　コア部Ｃは、基板１００ａを有する。基板１００ａは、絶縁性を有し、配線板１０００のコア基板に相当する。基板１００ａは、例えばエポキシ樹脂からなり、詳しくは例えばガラスクロス（心材）にエポキシ樹脂を含浸させたものからなる。心材としては、例えばガラス繊維又はアラミド繊維等の無機材料を用いることが好ましい。ただしこれに限定されず、基板１００ａ（コア基板）の材料は任意であり、例えばエポキシ樹脂以外の樹脂からなってもよく、また、心材を含んでいなくてもよい。以下、基板１００ａの表裏面（２つの主面）の一方を第１面Ｆ１、他方を第２面Ｆ２という。

　コア部Ｃは、基板１００ａの第１面Ｆ１上に導体層１０１を、また、基板１００ａの第２面Ｆ２上に導体層１０２を、それぞれ有する。導体層１０１、１０２にはそれぞれ、スルーホール導体１０３のランドが含まれる。

　基板１００ａ（コア基板）には、基板１００ａを貫通するスルーホール１０３ａが形成され、スルーホール１０３ａに導体（例えば銅のめっきからなる導体）が充填されることにより、スルーホール導体１０３が形成される。導体層１０１の導体パターンと導体層１０２の導体パターンとは、スルーホール１０３ａ内の導体（スルーホール導体１０３）を介して、相互に電気的に接続される。

　スルーホール導体１０３の形状は、例えば図２に示すように、砂時計状（鼓状）である。すなわち、スルーホール導体１０３は括れ部１０３ｂを有し、スルーホール導体１０３の幅は、第１面Ｆ１から括れ部１０３ｂに近づくにつれて徐々に小さくなり、また、第２面Ｆ２から括れ部１０３ｂに近づくにつれて徐々に小さくなる。しかしこれに限られず、スルーホール導体１０３の形状は任意であり、例えば略円柱であってもよい。

　スルーホール１０３ａ内の導体（スルーホール導体１０３）の幅は、約１５０μｍ以下であることが好ましい。なお、スルーホール導体１０３の幅とは、スルーホール導体１０３の幅の最大値（最大幅）を意味する。本実施形態では、スルーホール１０３ａの開口端部の幅ｄ１１、ｄ１３が相当する。本実施形態では、スルーホール導体１０３の一端の幅ｄ１１は例えば１００μｍであり、スルーホール導体１０３の他端の幅ｄ１３は例えば１００μｍであり、スルーホール導体１０３の括れ部１０３ｂの幅ｄ１２は例えば７０μｍである。

　第１ビルドアップ部Ｂ１は、基板１００ａの第１面Ｆ１上に形成され、第２ビルドアップ部Ｂ２は、基板１００ａの第２面Ｆ２上に形成される。第１ビルドアップ部Ｂ１は、導体層１１１、１２１、１３１、１４１、１５１と絶縁層１１０ａ、１２０ａ、１３０ａ、１４０ａ、１５０ａとが交互に積層されて構成され、第２ビルドアップ部Ｂ２は、導体層２１１、２２１、２３１、２４１、２５１と絶縁層２１０ａ、２２０ａ、２３０ａ、２４０ａ、２５０ａとが交互に積層されて構成される。本実施形態では、第１ビルドアップ部Ｂ１の階層数と第２ビルドアップ部Ｂ２の階層数とが同じ（５つ）である。詳しくは、絶縁層１１０ａ、２１０ａ及び導体層１１１、２１１が第１階層、絶縁層１２０ａ、２２０ａ及び導体層１２１、２２１が第２階層、絶縁層１３０ａ、２３０ａ及び導体層１３１、２３１が第３階層、絶縁層１４０ａ、２４０ａ及び導体層１４１、２４１が第４階層、絶縁層１５０ａ、２５０ａ及び導体層１５１、２５１が第５階層となる。

　絶縁層１１０ａ～１５０ａ及び２１０ａ～２５０ａはそれぞれ、層間絶縁層に相当する。本実施形態では、絶縁層１１０ａ～１５０ａ及び絶縁層２１０ａ～２５０ａがいずれも、エポキシ樹脂と無機フィラーとを含む。ただしこれに限定されず、各絶縁層の材料は任意であり、例えばエポキシ樹脂以外の樹脂からなってもよく、また、心材を含んでいてもよい。

　第１ビルドアップ部Ｂ１は、層間接続としてビア導体１１２、１２２、１３２、１４２、１５２（それぞれフィルド導体）を有し、第２ビルドアップ部Ｂ２は、層間接続としてビア導体２１２、２２２、２３２、２４２、２５２（それぞれフィルド導体）を有する。詳しくは、絶縁層１１０ａ、１２０ａ、１３０ａ、１４０ａ、１５０ａにはそれぞれ、ビアホール１１２ａ、１２２ａ、１３２ａ、１４２ａ、１５２ａが形成され、これらビアホール１１２ａ等に例えば銅のめっきが充填されることにより、ビア導体１１２、１２２、１３２、１４２、１５２が形成される。また、絶縁層２１０ａ、２２０ａ、２３０ａ、２４０ａ、２５０ａにはそれぞれ、ビアホール２１２ａ、２２２ａ、２３２ａ、２４２ａ、２５２ａが形成され、これらビアホール２１２ａ等に例えば銅のめっきが充填されることにより、ビア導体２１２、２２２、２３２、２４２、２５２が形成される。

　各ビルドアップ部においては、異なる階層にある導体層（詳しくは、上下に隣接する２つの導体層の各導体パターン）が、層間の絶縁層に形成されたビアホール内の導体（ビア導体）で相互に電気的に接続される。具体的には、第１ビルドアップ部Ｂ１では、導体層１１１、１２１、１３１、１４１、１５１が、各層間に位置するビア導体１２２、１３２、１４２、１５２を介して、互いに電気的に接続される。また、第２ビルドアップ部Ｂ２では、導体層２１１、２２１、２３１、２４１、２５１が、各層間に位置するビア導体２２２、２３２、２４２、２５２を介して、互いに電気的に接続される。また、導体層１１１は、ビア導体１１２を介して、基板１００ａ上の導体層１０１と電気的に接続され、導体層２１１は、ビア導体２１２を介して、基板１００ａ上の導体層１０２と電気的に接続される。

　図３に、各導体層、各絶縁層、及び各ビア導体の寸法を示す。

　本実施形態では、絶縁層２１０ａ～２５０ａの各々が、絶縁層１１０ａ～１５０ａのいずれよりも薄い。具体的には、絶縁層１１０ａの厚さＴ１１２、絶縁層１２０ａの厚さＴ１２２、絶縁層１３０ａの厚さＴ１３２、絶縁層１４０ａの厚さＴ１４２、及び絶縁層１５０ａの厚さＴ１５２はいずれも、同一の厚さ（以下、Ｔ１という）、例えば２０～３０μｍの範囲にある。また、絶縁層２１０ａの厚さＴ２１２、絶縁層２２０ａの厚さＴ２２２、絶縁層２３０ａの厚さＴ２３２、絶縁層２４０ａの厚さＴ２４２、及び絶縁層２５０ａの厚さＴ２５２はいずれも、同一の厚さ（以下、Ｔ２という）、例えば１０～２０μｍの範囲にある。Ｔ２／Ｔ１は、約１～約３の範囲にある。Ｔ２／Ｔ１が約１～約３の範囲の場合、各ビルドアップ部における導体層（導体パターン）の割合が所望の範囲となり、配線板の反りを効果的に抑制することが可能となる。さらに、Ｚ方向で隣り合う導体パターン間の絶縁性も確保することが可能となる。なお、上述の絶縁層の厚さは、Ｚ方向で隣り合う導体パターン間の距離を意味する。

　同一階層同士を比較すると、全ての階層で、第２ビルドアップ部Ｂ２中の絶縁層が第１ビルドアップ部Ｂ１中の絶縁層よりも薄い。詳しくは、厚さＴ１１２＞厚さＴ２１２、厚さＴ１２２＞厚さＴ２２２、厚さＴ１３２＞厚さＴ２３２、厚さＴ１４２＞厚さＴ２４２、厚さＴ１５２＞厚さＴ２５２となっている。

　導体層１１１～１５１の各々及び導体層２１１～２５１の各々は、全て同じ厚さを有する。具体的には、導体層１１１の厚さＴ１１１、導体層１２１の厚さＴ１２１、導体層１３１の厚さＴ１３１、導体層１４１の厚さＴ１４１、導体層１５１の厚さＴ１５１、導体層２１１の厚さＴ２１１、導体層２２１の厚さＴ２２１、導体層２３１の厚さＴ２３１、導体層２４１の厚さＴ２４１、及び導体層２５１の厚さＴ２５１はいずれも、同一の厚さ、例えば５～２０μｍの範囲にある。

　導体層１０１の厚さＴ１０１は、第１ビルドアップ部Ｂ１中の導体層１１１等よりも厚く、例えば２０～３０μｍの範囲にある。また、導体層１０２の厚さＴ２０１は、第２ビルドアップ部Ｂ２中の導体層２１１等よりも厚く、例えば２０～３０μｍの範囲にある。

　第２ビルドアップ部Ｂ２を構成する層間絶縁層に形成されたビアホール内の導体（ビア導体２１２～２５２）の各々は、第１ビルドアップ部Ｂ１を構成する層間絶縁層に形成されたビアホール内の導体（ビア導体１１２～１５２）のいずれよりも深さが浅い。

　本実施形態の配線板１０００は、インダクタユニット１０（インダクタ部）を内蔵する。以下、図４～図７Ｂを参照して、インダクタユニット１０の構成について説明する。各図中、導体パターン２１ａ及び２１ｂは導体層１０２に含まれ、導体パターン１１ａ及び１１ｂは導体層２１１に含まれ、導体パターン１２ａ及び１２ｂは導体層２２１に含まれ、導体パターン１３ａ及び１３ｂは導体層２３１に含まれ、導体パターン１４ａ及び１４ｂは導体層２４１に含まれ、導体パターン２２は導体層２５１に含まれる。接続導体３０ａ及び３０ｂはスルーホール導体１０３に相当し、接続導体３１ａ及び３１ｂはビア導体２１２に相当し、接続導体３２ａ及び３２ｂはビア導体２２２に相当し、接続導体３３ａ及び３３ｂはビア導体２３２に相当し、接続導体３４ａ及び３４ｂはビア導体２４２に相当し、接続導体３５ａ及び３５ｂはビア導体２５２に相当する。

　本実施形態のインダクタユニット１０では、図４～図７Ｂに示すように、４層の導体パターン１１ａ～１４ａ及び１１ｂ～１４ｂで、１巻きのインダクタが複数（例えば２つ）形成されている。具体的には、インダクタユニット１０は、第１インダクタ１０ａと、第２インダクタ１０ｂと、を有する。第１インダクタ１０ａと、第２インダクタ１０ｂとは、図６に示されるように、互いに並列接続されている。

　第１インダクタ１０ａは、図７Ａに示すように、第２ビルドアップ部Ｂ２（図１参照）中の導体、詳しくは接続導体３１ａ～３５ａ（ビア導体２１２～２５２）と、接続導体３２ａ～３４ａで相互に電気的に接続される導体層２１１～２４１の導体パターン１１ａ～１４ａと、から構成される。また、第２インダクタ１０ｂは、図７Ｂに示すように、第２ビルドアップ部Ｂ２（図１参照）中の導体、詳しくは接続導体３１ｂ～３５ｂ（ビア導体２１２～２５２）と、接続導体３２ｂ～３４ｂで相互に電気的に接続される導体層２１１～２４１の導体パターン１１ｂ～１４ｂと、から構成される。

　インダクタユニット１０（第１インダクタ１０ａ及び第２インダクタ１０ｂ）を構成する導体パターン間の絶縁層２２０ａ～２４０ａの各々は、前述のように、絶縁層１１０ａ～１５０ａのいずれよりも薄い（図３参照）。また、インダクタユニット１０（第１インダクタ１０ａ及び第２インダクタ１０ｂ）を構成する導体層２１１～２４１の導体パターンを電気的に接続するビアホール内の導体（ビア導体２２２～２４２）の各々は、絶縁層１１０ａ～１５０ａに形成されたビアホール内の導体（ビア導体１１２～１５２）のいずれよりも薄い（図３参照）。

　本実施形態では、第１インダクタ１０ａ及び第２インダクタ１０ｂがそれぞれ、図７Ａ及び図７Ｂに示すように、螺旋状、且つ、平面視略環状（詳しくは、略四角形状）に形成される。

　インダクタユニット１０（第１インダクタ１０ａ及び第２インダクタ１０ｂ）を構成する導体パターン１１ａ～１４ａ及び１１ｂ～１４ｂの各々は、略Ｕ状又は略Ｌ状の導体からなる。異なる階層にあってビアホール内の導体（接続導体３２ａ～３４ａ及び３２ｂ～３４ｂ）で相互に電気的に接続される導体パターンのペアは、互いに略逆向きの略Ｕ状又は略Ｌ状に形成されている。詳しくは、第１インダクタ１０ａでは、図７Ａに示すように、導体パターン１１ａ及び１２ａのペア、導体パターン１２ａ及び１３ａのペア、導体パターン１３ａ及び１４ａのペアがそれぞれ、互いに略逆向きの略Ｕ状又は略Ｌ状に形成されている。また、第２インダクタ１０ｂでは、図７Ｂに示すように、導体パターン１１ｂ及び１２ｂのペア、導体パターン１２ｂ及び１３ｂのペア、導体パターン１３ｂ及び１４ｂのペアがそれぞれ、互いに略逆向きの略Ｕ状又は略Ｌ状に形成されている。

　第１インダクタ１０ａでは、図７Ａに示すように、略Ｌ状の導体パターン１１ａの一端が、接続導体３２ａを介して、略Ｌ状の導体パターン１２ａの一端に接続され、導体パターン１２ａの他端が、接続導体３３ａを介して、略Ｕ状の導体パターン１３ａの一端に接続され、導体パターン１３ａの他端が、接続導体３４ａを介して、略Ｕ状の導体パターン１４ａの一端に接続されている。また、導体パターン１１ａの他端（導体パターン１２ａと接続されない端部）には接続導体３１ａが形成され、導体パターン１４ａの他端（導体パターン１３ａと接続されない端部）には接続導体３５ａが形成される。このように、本実施形態では、互いに直列に接続された導体パターン１１ａ～１４ａによって、ターン数が２の第１インダクタ１０ａが形成されている。

　第２インダクタ１０ｂでは、図７Ｂに示すように、略Ｌ状の導体パターン１１ｂの一端が、接続導体３２ｂを介して、略Ｌ状の導体パターン１２ｂの一端に接続され、導体パターン１２ｂの他端が、接続導体３３ｂを介して、略Ｕ状の導体パターン１３ｂの一端に接続され、導体パターン１３ｂの他端が、接続導体３４ｂを介して、略Ｕ状の導体パターン１４ｂの一端に接続されている。また、導体パターン１１ｂの他端（導体パターン１２ｂと接続されない端部）には接続導体３１ｂが形成され、導体パターン１４ｂの他端（導体パターン１３ｂと接続されない端部）には接続導体３５ｂが形成される。このように、本実施形態では、互いに直列に接続された導体パターン１１ｂ～１４ｂによって、ターン数が２の第２インダクタ１０ｂが形成されている。

　図４～図６に示されるように、第１インダクタ１０ａを構成する導体パターン１１ａは、接続導体３１ａを介して、導体層１０２の導体パターン２１ａに接続され、第２インダクタ１０ｂを構成する導体パターン１１ｂは、接続導体３１ｂを介して、導体層１０２の導体パターン２１ｂに接続される。第１インダクタ１０ａを構成する導体パターン１４ａは接続導体３５ａを介して、また、第２インダクタ１０ｂを構成する導体パターン１４ｂは接続導体３５ｂを介して、それぞれ導体パターン２２に接続される。第１インダクタ１０ａと第２インダクタ１０ｂとは、導体パターン２２を介して、相互に電気的に接続される（図６参照）。

　導体パターン２２上（例えば略全面）には、例えば図８Ａに示すように、必要な数だけ半田バンプ２６０ｃ（外部接続端子）が設けられる。また、導体層１０２の導体パターン２１ａには、例えば図８Ｂに示すように、接続導体３０ａ（スルーホール導体１０３）が接続され、導体層１０２の導体パターン２１ｂには接続導体３０ｂ（スルーホール導体１０３）が接続される。小径のスルーホール導体１０３が第１インダクタ１０ａ及び第２インダクタ１０ｂに接続されることで、インダクタユニット１０（インダクタ部）のＬ値が向上し易くなる。

　第１インダクタ１０ａ又は第２インダクタ１０ｂは、例えば図９に示すように、コンデンサ２０ａ及び抵抗素子２０ｂと接続されることで、平滑回路を構成することができる。コンデンサ２０ａ及び抵抗素子２０ｂは、例えば第１ビルドアップ部Ｂ１又は第２ビルドアップ部Ｂ２に形成することができる。これにより、電子部品２００（図１）の近傍で電圧を平滑化することが可能になり、電子部品２００の供給電圧の損失を低減し易くなる。なお、コンデンサ２０ａ及び抵抗素子２０ｂは、電子部品２００として配線板１０００の表面に実装してもよい（図１参照）。

　本実施形態の配線板１０００では、図１に示すように、導体層１５１は、第１面Ｆ１側の最外の導体層となり、導体層２５１は、第２面Ｆ２側の最外の導体層となる。導体層１５１、２５１上にはそれぞれ、ソルダーレジスト１６０、２６０が形成される。ただし、ソルダーレジスト１６０、２６０にはそれぞれ、開口部１６０ａ、２６０ａが形成されている。開口部１６０ａに露出する導体層１５１上には耐食層１６０ｂが形成され、開口部２６０ａに露出する導体層２５１上には耐食層２６０ｂが形成される。

　本実施形態では、耐食層１６０ｂ及び２６０ｂがそれぞれ、例えばＮｉ／Ｐｄ／Ａｕ膜からなる。耐食層１６０ｂ及び２６０ｂは、例えば無電解めっきにより形成することができる。また、ＯＳＰ処理を行うことにより、有機保護膜からなる耐食層１６０ｂ及び２６０ｂを形成してもよい。なお、耐食層１６０ｂ及び２６０ｂは必須の構成ではなく、必要がなければ割愛してもよい。

　耐食層１６０ｂ上には半田バンプ１６０ｃが設けられ、耐食層２６０ｂ上には半田バンプ２６０ｃが設けられる。半田バンプ１６０ｃは、例えば電子部品２００（図１）を実装するための外部接続端子となり、半田バンプ２６０ｃは、例えば他の配線板（マザーボード等）と電気的に接続するための外部接続端子となる。ただしこれに限られず、半田バンプ１６０ｃ、２６０ｃの用途は任意である。

　本実施形態の配線板１０００は、図１及び図１０Ａに示すように、片面（例えば第１面Ｆ１側）に、電子部品２００を実装するための領域（実装領域Ｒ１）を有する。インダクタユニット１０（第１インダクタ１０ａ及び第２インダクタ１０ｂ）は、実装領域Ｒ１の直下（電子部品２００の投影領域）に位置する。図１０Ａには、１つの実装領域Ｒ１の直下に１つのインダクタユニット１０が配置される例を示しているが、これに限定されない。例えば図１０Ｂに示すように、１つの実装領域Ｒ１の直下に２つのインダクタユニット１０が配置されてもよい。また、図１０Ｃに示すように、配線板１０００の少なくとも片面に複数（例えば２つ）の実装領域Ｒ１に設けられ、それら実装領域Ｒ１の各々の直下に、インダクタユニット１０が配置されてもよい。

　図１１Ａには、実装領域Ｒ１の直下（電子部品２００の投影領域）において第１ビルドアップ部Ｂ１の導体層が有する導体パターンの一例を示し、図１１Ｂには、実装領域Ｒ１の直下（電子部品２００の投影領域）において第２ビルドアップ部Ｂ２の導体層が有する導体パターンの一例を示す。

　第１ビルドアップ部Ｂ１における導体層１１１～１５１（図１参照）の導体パターンは、図１１Ａに示されるように、実装領域Ｒ１の直下においては主に配線を構成し、例えば９μｍ／１２μｍのＬ（ライン）／Ｓ（スペース）で形成される。

　第２ビルドアップ部Ｂ２における導体層２１１～２４１（図１参照）の導体パターンは、図１１Ｂに示されるように、実装領域Ｒ１の直下においては主にインダクタユニット１０（第１インダクタ１０ａ及び第２インダクタ１０ｂ）を構成し、螺旋状の第１インダクタ１０ａ及び第２インダクタ１０ｂの内側の領域Ｒ２には導体パターンが配置されず、樹脂（絶縁層２２０ａ～２４０ａ）が充填されている。このため、実装領域Ｒ１の直下においては、Ｘ－Ｙ平面の単位面積あたりの存在比は、絶縁層１１０ａ～１５０ａよりも絶縁層２１０ａ～２５０ａの方が大きくなる。

　本実施形態では、絶縁層２１０ａ～２５０ａの各々が、絶縁層１１０ａ～１５０ａのいずれよりも薄い（図３参照）ため、Ｚ方向の単位厚さあたりの存在比は、絶縁層２１０ａ～２５０ａよりも絶縁層１１０ａ～１５０ａの方が大きくなる。これにより、実装領域Ｒ１の直下（電子部品２００の投影領域）においては、第１ビルドアップ部Ｂ１における導体層１１１～１５１（図１参照）の割合（体積比）をＷ１とし、第２ビルドアップ部Ｂ２における導体層２１１～２５１（図１参照）の割合（体積比）をＷ２としたとき、Ｗ２／Ｗ１が、約０．９～約１．２の範囲にある。その結果、第１ビルドアップ部Ｂ１と第２ビルドアップ部Ｂ２とで熱収縮の度合が略同じになり、配線板１０００は反りにくくなる。そして、配線板１０００上に電子部品２００を実装し易くなる。

　なお、比率Ｗ２／Ｗ１を１に近づけるためには、Ｘ－Ｙ平面において、第１ビルドアップ部Ｂ１における導体層の存在比を、第２ビルドアップ部Ｂ２における導体層の存在比（図１１Ｂ参照）と同程度にすることも考えられる。しかしこの手法によると、設計自由度の低下を招き、あるいは配線スペースの確保が難しくなるなど、新たな課題を生じ得る。この点、本実施形態の上記構成によれば、設計自由度は高く維持され、配線スペースも確保し易い。

　本実施形態の配線板１０００は、例えば電子部品又は他の配線板と電気的に接続することができる。例えば図１に示すように、半田等により、配線板１０００の一側のパッドに電子部品２００（例えばＩＣチップ）を実装することができる。また、他側のパッドにより、配線板１０００を図示しない他の配線板（例えばマザーボード）に実装することができる。本実施形態の配線板１０００は、携帯電話又は小型コンピュータ等の回路基板として用いることができる。

　本実施形態の配線板１０００は、例えば以下のような方法で製造することができる。

　まず、図１２に示すように、両面銅張積層板１００を用意する。両面銅張積層板１００は、第１面Ｆ１及びその反対側の第２面Ｆ２を有する基板１００ａ（コア基板）と、基板１００ａの第１面Ｆ１上に形成された銅箔１００１と、基板１００ａの第２面Ｆ２上に形成された銅箔１００２と、から構成される。基板１００ａは、例えばガラスクロス（心材）にエポキシ樹脂を含浸させてなる。

　続けて、図１３に示すように、例えばＣＯ_２レーザを用いて、第１面Ｆ１側からレーザを両面銅張積層板１００に照射することにより孔１０４ａを形成し、第２面Ｆ２側からレーザを両面銅張積層板１００に照射することにより孔１０４ｂを形成する。孔１０４ａと孔１０４ｂとは最終的にはつながって、両面銅張積層板１００を貫通する砂時計状（鼓状）のスルーホール１０３ａとなる（図２参照）。孔１０４ａと孔１０４ｂとの境界は括れ部１０３ｂ（図２）に相当する。第１面Ｆ１に対するレーザ照射と第２面Ｆ２に対するレーザ照射とは、同時に行っても、片面ずつ行ってもよい。スルーホール１０３ａを形成した後には、スルーホール１０３ａについてデスミアを行うことが好ましい。デスミアにより、不要な導通（ショート）が抑制される。また、レーザ光の吸収効率を高めるため、レーザ照射に先立って銅箔１００１、１００２の表面を黒化処理してもよい。なお、スルーホール１０３ａの形成は、ドリル又はエッチングなど、レーザ以外の方法で行ってもよい。ただし、レーザ加工であれば、微細な加工をし易い。

　続けて、例えばパネルめっき法により、図１４に示すように、銅箔１００１、１００２上及びスルーホール１０３ａ内に、例えば銅の無電解めっき膜１００３及び例えば銅の電解めっき１００４を形成する。具体的には、まず無電解めっきを行って、無電解めっき膜１００３を形成する。続けてめっき液を用いて、無電解めっき膜１００３をシード層として電解めっきを行って、電解めっき１００４を形成する。これにより、スルーホール１０３ａに無電解めっき膜１００３及び電解めっき１００４が充填され、スルーホール導体１０３が形成される。なお、無電解めっき膜１００３の接着性を高めるなどのため、無電解めっきに先立ち、例えばパラジウム（Ｐｄ）を主成分とする触媒をスルーホール１０３ａの壁面等に付与してもよい。

　続けて、図１５に示すように、例えばエッチングレジスト１０１１、１０１２を用いて、基板１００ａの第１面Ｆ１及び第２面Ｆ２に形成された各導体層のパターニングを行う。具体的には、導体層１０１、１０２（図１６参照）に対応したパターンを有するエッチングレジスト１０１１、１０１２で各導体層を覆い、各導体層の、エッチングレジスト１０１１、１０１２で覆われない部分（エッチングレジスト１０１１、１０１２の開口部１０１１ａ、１０１２ａで露出する部位）を、湿式又は乾式のエッチングで除去する。これにより、図１６に示すように、基板１００ａの第１面Ｆ１、第２面Ｆ２上にそれぞれ、導体層１０１、１０２が形成される。その結果、基板１００ａ及び導体層１０１、１０２から構成されるコア部Ｃが完成する。本実施形態では、導体層１０１、１０２がそれぞれ、銅箔と、無電解めっき銅と、電解めっき銅と、からなる。

　続けて、図１７に示すように、例えばラミネートにより、片面に銅箔１０１３を有する絶縁層１１０ａ（樹脂付き銅箔）を基板１００ａの第１面Ｆ１上に圧着し、片面に銅箔１０１４を有する絶縁層２１０ａ（樹脂付き銅箔）を基板１００ａの第２面Ｆ２上に圧着する。

　本実施形態では、絶縁層１１０ａが、絶縁層２１０ａよりも厚い。絶縁層１１０ａ（硬化後）の厚さは２０～３０μｍの範囲にあり、絶縁層２１０ａ（硬化後）の厚さは１０～２０μｍの範囲にある。

　続けて、図１８に示すように、例えばレーザにより、絶縁層１１０ａ及び銅箔１０１３にビアホール１１２ａを形成し、絶縁層２１０ａ及び銅箔１０１４にビアホール２１２ａを形成する。ビアホール１１２ａは導体層１０１に至り、ビアホール２１２ａは導体層１０２に至る。その後、必要に応じて、デスミアを行う。

　続けて、図１９に示すように、例えば化学めっき法により、銅箔１０１３、１０１４上及びビアホール１１２ａ、２１２ａ内に、例えば銅の無電解めっき膜１０１５、１０１６を形成する。なお、無電解めっきに先立って、例えば浸漬により、パラジウム等からなる触媒を、絶縁層１１０ａ及び２１０ａの表面等に吸着させてもよい。

　続けて、図２０に示すように、リソグラフィ技術又は印刷等により、無電解めっき膜１０１５上に開口部１０１７ａを有するめっきレジスト１０１７を、無電解めっき膜１０１６上に開口部１０１８ａを有するめっきレジスト１０１８を、それぞれ形成する。開口部１０１７ａ、１０１８ａはそれぞれ、導体層１１１、２１１（図２２参照）に対応したパターンを有する。

　続けて、図２１に示すように、例えばパターンめっき法により、めっきレジスト１０１７、１０１８の開口部１０１７ａ、１０１８ａに、それぞれ例えば銅の電解めっき１０１９、１０２０を形成する。具体的には、陽極にめっきする材料である銅を接続し、陰極に被めっき材である無電解めっき膜１０１５、１０１６を接続して、めっき液に浸漬する。そして、両極間に直流の電圧を印加して電流を流し、無電解めっき膜１０１５、１０１６の表面に銅を析出させる。これにより、ビアホール１１２ａ、２１２ａにそれぞれ電解めっき１０１９、１０２０が充填され、例えば銅のめっきからなるビア導体１１２、２１２が形成される。

　その後、例えば所定の剥離液により、めっきレジスト１０１７及び１０１８を除去し、続けて不要な無電解めっき膜１０１５、１０１６及び銅箔１０１３、１０１４を除去することにより、図２２に示すように、導体層１１１及び２１１が形成される。その結果、第１ビルドアップ部Ｂ１及び第２ビルドアップ部Ｂ２の第１階層が完成する。

　なお、無電解めっき膜１０１５、１０１６の材料は銅に限られず任意であり、例えばニッケル、チタン、又はクロムであってもよい。また、電解めっきのためのシード層は無電解めっき膜に限られず、無電解めっき膜１０１５、１０１６に代えて、スパッタ膜又はＣＶＤ膜等をシード層として用いてもよい。

　続けて、第１階層と同様にして、図２３に示すように、第１ビルドアップ部Ｂ１及び第２ビルドアップ部Ｂ２の第２階層を形成する。第２階層でも、第１階層と同様、絶縁層１２０ａが、絶縁層２２０ａよりも厚くなる。絶縁層１２０ａ（硬化後）の厚さは２０～３０μｍの範囲にあり、絶縁層２２０ａ（硬化後）の厚さは１０～２０μｍの範囲にある。

　続けて、第１階層と同様にして、図２４に示すように、第１ビルドアップ部Ｂ１及び第２ビルドアップ部Ｂ２の第３階層を形成する。第３階層でも、第１階層と同様、絶縁層１３０ａが、絶縁層２３０ａよりも厚くなる。絶縁層１３０ａ（硬化後）の厚さは２０～３０μｍの範囲にあり、絶縁層２３０ａ（硬化後）の厚さは１０～２０μｍの範囲にある。

　続けて、第１階層と同様にして、図２５に示すように、第１ビルドアップ部Ｂ１及び第２ビルドアップ部Ｂ２の第４階層を形成する。第４階層でも、第１階層と同様、絶縁層１４０ａが、絶縁層２４０ａよりも厚くなる。絶縁層１４０ａ（硬化後）の厚さは２０～３０μｍの範囲にあり、絶縁層２４０ａ（硬化後）の厚さは１０～２０μｍの範囲にある。

　続けて、第１階層と同様にして、図２６に示すように、第１ビルドアップ部Ｂ１及び第２ビルドアップ部Ｂ２の第５階層を形成する。第５階層でも、第１階層と同様、絶縁層１５０ａが、絶縁層２５０ａよりも厚くなる。絶縁層１５０ａ（硬化後）の厚さは２０～３０μｍの範囲にあり、絶縁層２５０ａ（硬化後）の厚さは１０～２０μｍの範囲にある。

　本実施形態では、第２ビルドアップ部Ｂ２の第１～第５階層が形成されることで、第２ビルドアップ部Ｂ２中の導体が、インダクタユニット１０（第１インダクタ１０ａ及び第２インダクタ１０ｂ）を構成する（図４～図７Ｂ参照）。

　続けて、絶縁層１５０ａ上に、開口部１６０ａを有するソルダーレジスト１６０を形成し、絶縁層２５０ａ上に、開口部２６０ａを有するソルダーレジスト２６０を形成する（図１参照）。導体層１５１、２５１はそれぞれ、開口部１６０ａ、２６０ａに位置する部位（パッド等）を除いて、ソルダーレジスト１６０、２６０で覆われる。ソルダーレジスト１６０及び２６０は、例えばスクリーン印刷、スプレーコーティング、ロールコーティング、又はラミネート等により、形成することができる。

　続けて、スパッタリング等により、導体層１５１、２５１上、詳しくはソルダーレジスト１６０、２６０に覆われないパッド（図１参照）の表面にそれぞれ、例えばＮｉ／Ａｕ膜からなる耐食層１６０ｂ、２６０ｂを形成する。また、ＯＳＰ処理を行うことにより、有機保護膜からなる耐食層１６０ｂ及び２６０ｂを形成してもよい。

　以上の工程により、本実施形態の配線板１０００（図１）が完成する。その後、必要があれば、電気テストを行う。

　本実施形態の製造方法は、配線板１０００の製造に適している。こうした製造方法であれば、低コストで、良好な配線板１０００が得られると考えられる。

　以上、本発明の実施形態について説明したが、本発明は上記実施形態によって限定されるものではない。

　第１ビルドアップ部Ｂ１と第２ビルドアップ部Ｂ２との間で絶縁層の厚みに差を付ける方法は任意である。

　例えば図２７Ａに示すように、絶縁層２０００を厚くする場合には、絶縁層２０００上に別の絶縁膜２０００ａを貼り付けてもよい。例えば図２７Ｂに示すように、ＣＶＤ等で絶縁体２０００ｂを絶縁層２０００上に成長させてもよい。

　絶縁層２０００を薄くする場合には、例えば図２８に示すように、エッチング又はレーザ等により絶縁層２０００の一部２０００ｃを化学的に除去してもよいし、あるいは研磨等により絶縁層２０００の一部２０００ｃを機械的に削ってもよい。

　第１ビルドアップ部Ｂ１の絶縁層及び第２ビルドアップ部Ｂ２の絶縁層がそれぞれ１層（例えば絶縁層２００１）からなる場合には、例えば図２９Ａに示すように、両者の厚みを異ならせることで、両者の厚みに差を付けることができる。また、第１ビルドアップ部Ｂ１の絶縁層及び第２ビルドアップ部Ｂ２の絶縁層がそれぞれ複数の層（例えば絶縁層２００１及び２００２）からなる場合には、少なくとも一層の厚みを異ならせることで、両者の厚みに差を付けることができる。例えば図２９Ｂに示すように、絶縁層２００１の厚みは同じにして、絶縁層２００２のみの厚みを異ならせることで、両者の厚みに差を付けることができる。また、第１ビルドアップ部Ｂ１の絶縁層と第２ビルドアップ部Ｂ２の絶縁層との層数を異ならせることで、両者の厚みに差を付けることもできる。例えば図２９Ｃに示すように、第１ビルドアップ部Ｂ１の絶縁層を１層で構成する一方、第２ビルドアップ部Ｂ２の絶縁層を２層で構成することによって、両者の厚みに差を付けてもよい。

　上記実施形態では、第１ビルドアップ部Ｂ１の導体層の各々及び第２ビルドアップ部Ｂ２の導体層の各々が全て同じ厚さを有していたが、これに限定されない。例えば第１ビルドアップ部Ｂ１の導体層の各々が、第２ビルドアップ部Ｂ２の導体層のいずれよりも厚くてもよいし、逆に、第２ビルドアップ部Ｂ２の導体層の各々が、第１ビルドアップ部Ｂ１の導体層のいずれよりも厚くてもよい。

　上記実施形態では、第２ビルドアップ部Ｂ２の絶縁層の各々が、第１ビルドアップ部Ｂ１の絶縁層のいずれよりも厚かったが、これに限定されない。

　上記実施形態において、基板１００ａ（コア基板）の第２面Ｆ２側に形成された第２絶縁層（絶縁層２１０ａ～２５０ａ）のいずれかの厚みが、基板１００ａ（コア基板）の第１面Ｆ１側に形成された第１絶縁層（絶縁層１１０ａ～１５０ａ）よりも薄ければ、比率Ｗ２／Ｗ１を１に近づけることが可能になり、配線板１０００は反りにくくなる。またその結果、配線板１０００上に電子部品２００（図１参照）等を実装し易くなる。

　配線板１０００の反りを抑制する上では、第２ビルドアップ部Ｂ２中のインダクタユニット１０（インダクタ部）を構成する導体パターン間の絶縁層２２０ａ～２４０ａの各々が、絶縁層１１０ａ～１５０ａのいずれよりも薄いことが、より好ましい（図１参照）。

　また、第２ビルドアップ部Ｂ２中のインダクタユニット１０（インダクタ部）を構成するビア導体２１２～２５２の各々を、第１ビルドアップ部Ｂ１中のビア導体１１２～１５２のいずれよりも薄くすることで、インダクタユニット１０（インダクタ部）の品質（Ｑ値）が向上し易くなる（図１参照）。

　配線板１０００の反りを抑制する上では、同一階層同士（上記実施形態では、第１階層同士、第２階層同士、第３階層同士、第４階層同士、又は第５階層同士）を比較すると、少なくとも１つの階層で、第２ビルドアップ部Ｂ２の絶縁層が第１ビルドアップ部Ｂ１の絶縁層よりも薄いことが、より好ましい（図１参照）。

　上記実施形態では、第１ビルドアップ部Ｂ１の階層数と第２ビルドアップ部Ｂ２の階層数とが同じであったが、両者の階層数は異なっていてもよい。例えば図３０に示すように、第２ビルドアップ部Ｂ２の階層数（例えば５つ）が第１ビルドアップ部Ｂ１の階層数（例えば３つ）より多くてもよい。この場合も、第２ビルドアップ部Ｂ２の絶縁層２１０ａ～２５０ａの少なくとも１つを、第１ビルドアップ部Ｂ１の絶縁層１１０ａ～１３０ａのいずれかよりも薄くすることで、比率Ｗ２／Ｗ１を１に近づけることが可能になり、配線板１０００は反りにくくなる。またその結果、配線板１０００上に電子部品２００（図１参照）等を実装し易くなる。

　上記実施形態では、インダクタユニット１０が、互いに並列に接続された第１インダクタ１０ａ及び第２インダクタ１０ｂ（図６参照）から構成される場合について説明したが、これに限定されない。インダクタユニット１０は、１つのインダクタから構成されていてもよい。また、第１インダクタ１０ａ及び第２インダクタ１０ｂのターン数は２ターンに限られず任意であり、例えば３ターン以上であってもよい。

　その他の点についても、上記配線板１０００の構成、及びその構成要素の種類、性能、寸法、材質、形状、層数、又は配置等は、本発明の趣旨を逸脱しない範囲において任意に変更することができる。

　例えば先の図２６に示した状態から、さらにビルドアップを行って、多層化してもよい。

　また、各導体層の材料は、上記のものに限定されず、用途等に応じて変更可能である。例えば導体層の材料として、銅以外の金属又は非金属の導体を用いてもよい。ビア導体及びスルーホール導体の材料も、同様に任意である。各絶縁層の材料も任意である。ただし、層間絶縁層を構成する樹脂としては、熱硬化性樹脂又は熱可塑性樹脂が好ましい。熱硬化性樹脂としては、エポキシ樹脂やポリイミドのほか、例えばＢＴ樹脂、アリル化フェニレンエーテル樹脂（Ａ－ＰＰＥ樹脂）、アラミド樹脂などを用いることができる。また、熱可塑性樹脂としては、例えば液晶ポリマー（ＬＣＰ）、ＰＥＥＫ樹脂、ＰＴＦＥ樹脂（フッ素樹脂）などを用いることができる。これらの材料は、例えば絶縁性、誘電特性、耐熱性、又は機械的特性等の観点から、必要性に応じて選ぶことが望ましい。また、上記樹脂には、添加剤として、硬化剤、安定剤、フィラーなどを含有させることができる。また、各導体層及び各絶縁層は、異種材料からなる複数の層から構成されていてもよい。

　開口部内の各導体（例えばビア導体及びスルーホール導体）は、フィルド導体に限られず、コンフォーマル導体であってもよい。

　各インダクタの形状も、平面視略四角形状の螺旋状に限られず任意であり、例えば平面視略円状の螺旋状であってもよい。

　配線板１０００の製造方法は上記実施形態に示した順序や内容に限定されるものではなく、本発明の趣旨を逸脱しない範囲において任意に順序や内容を変更することができる。また、用途等に応じて、必要ない工程を割愛してもよい。

　例えば各導体層の形成方法は任意である。例えばパネルめっき法、パターンめっき法、フルアディティブ法、セミアディティブ（ＳＡＰ）法、サブトラクティブ法、転写法、及びテンティング法のいずれか１つ、又はこれらの２以上を任意に組み合わせた方法で、導体層を形成してもよい。

　また、各絶縁層（層間絶縁層）の形成方法も任意である。例えばプリプレグに代えて、液状又はフィルム状の熱硬化性樹脂もしくはそれらの混合物、又はＲＣＦ（Resin Coated copper Foil）などを用いることもできる。

　また、レーザに代えて、例えば湿式又は乾式のエッチングで加工してもよい。エッチングで加工する場合には、予め除去したくない部分をレジスト等で保護しておくことが好ましい。

　上記実施形態や変形例等は、任意に組み合わせることができる。用途等に応じて適切な組み合わせを選ぶことが好ましい。図２９Ａ～図２９Ｃに示した各構造は、図１に示した配線板１０００に適用してもよいし、図３０に示した配線板に適用してもよい。

　以上、本発明の実施形態について説明したが、設計上の都合やその他の要因によって必要となる様々な修正や組み合わせは、「請求項」に記載されている発明や「発明を実施するための形態」に記載されている具体例に対応する発明の範囲に含まれると理解されるべきである。

　本発明に係る配線板は、携帯電話などの回路基板に適している。本発明に係る配線板の製造方法は、そうした配線板の製造に適している。

　１０　インダクタユニット
　１０ａ　第１インダクタ
　１０ｂ　第２インダクタ
　１１ａ～１４ａ、１１ｂ～１４ｂ　導体パターン
　２０ａ　コンデンサ
　２０ｂ　抵抗素子
　２１ａ、２１ｂ、２２　導体パターン
　３０ａ、３０ｂ　接続導体
　３１ａ～３５ａ　接続導体
　３１ｂ～３５ｂ　接続導体
　１００　両面銅張積層板
　１００ａ　基板
　１０１、１０２　導体層
　１０３　スルーホール導体
　１０３ａ　スルーホール
　１０３ｂ　括れ部
　１０４ａ、１０４ｂ　孔
　１１０ａ～１５０ａ　絶縁層
　１１１～１５１　導体層
　１１２～１５２　ビア導体
　１１２ａ～１５２ａ　ビアホール
　１６０、２６０　ソルダーレジスト
　１６０ａ、２６０ａ　開口部
　１６０ｂ、２６０ｂ　耐食層
　１６０ｃ、２６０ｃ　半田バンプ
　２００　電子部品
　２１０ａ～２５０ａ　絶縁層
　２１１～２５１　導体層
　２１２～２５２　ビア導体
　２１２ａ～２５２ａ　ビアホール
　１０００　配線板
　１００１、１００２　銅箔
　１００３　無電解めっき膜
　１００４　電解めっき
　１００５ａ　エッチングレジスト
　１００５ｂ　めっきレジスト
　１０１１、１０１２　エッチングレジスト
　１０１１ａ、１０１２ａ　開口部
　１０１３、１０１４　銅箔
　１０１５、１０１６　無電解めっき膜
　１０１７、１０１８　めっきレジスト
　１０１７ａ、１０１８ａ　開口部
　１０１９、１０２０　電解めっき
　２０００　絶縁層
　２０００ａ　絶縁膜
　２０００ｂ　絶縁体
　２０００ｃ　一部
　２００１　絶縁層
　２００２　絶縁層
　Ｂ１　第１ビルドアップ部
　Ｂ２　第２ビルドアップ部
　Ｃ　コア部
　Ｆ１　第１面
　Ｆ２　第２面
　Ｒ１　実装領域
　Ｒ２　領域

Claims

　第１面及びその反対側の第２面を有するコア基板と、
　前記コア基板の前記第１面上に形成されている第１導体パターンと、
　前記コア基板の前記第１面及び前記第１導体パターン上に形成されている第１絶縁層と、
　前記コア基板の前記第２面上に形成されている第２導体パターンと、
　前記コア基板の前記第２面及び前記第２導体パターン上に形成されている第２絶縁層と、
　前記コア基板の前記第２面上に設けられ、前記第２導体パターンの少なくとも一部により形成されるインダクタ部と、
　を有する配線板であって、
　前記第２絶縁層のいずれかの厚みは、前記第１絶縁層よりも薄い、
　ことを特徴とする配線板。
　前記インダクタ部は、異なる層に位置する複数の前記第２導体パターンと、前記第２絶縁層の内部に設けられて前記異なる層に位置する第２導体パターン同士を接続するビア導体と、からなる、
　ことを特徴とする請求項１に記載の配線板。
　前記第２絶縁層の各々は、前記第１絶縁層のいずれよりも薄い、
　ことを特徴とする請求項１又は２に記載の配線板。
　前記インダクタ部は、半導体素子の投影領域内に設けられている、
　ことを特徴とする請求項１乃至３のいずれか一項に記載の配線板。
　前記インダクタ部は、平面視略環状に形成される、
　ことを特徴とする請求項１乃至４のいずれか一項に記載の配線板。
　前記インダクタ部は、螺旋状に形成される、
　ことを特徴とする請求項１乃至５のいずれか一項に記載の配線板。
　前記インダクタ部を構成する導体パターンの各々は、略Ｕ状又は略Ｌ状の導体からなる、
　ことを特徴とする請求項１乃至６のいずれか一項に記載の配線板。
　前記第１絶縁層及び前記第２絶縁層は、いずれも樹脂からなる、
　ことを特徴とする請求項１乃至７のいずれか一項に記載の配線板。
　前記第１絶縁層の各々が、厚さＴ１を有し、
　前記第２絶縁層の各々が、厚さＴ２を有し、
　Ｔ２／Ｔ１が、約１～約３の範囲にある、
　ことを特徴とする請求項１乃至８のいずれか一項に記載の配線板。
　少なくとも前記半導体素子の投影領域においては、前記コア基板の前記第１面上に形成されるビルドアップ部における前記第１導体パターンの割合（体積比）をＷ１とし、前記コア基板の前記第２面上に形成されるビルドアップ部における前記第２導体パターンの割合（体積比）をＷ２とするとき、Ｗ２／Ｗ１が、約０．９～約１．２の範囲にある、
　ことを特徴とする請求項４に記載の配線板。
　前記コア基板には、該コア基板を貫通するスルーホールが形成され、
　前記スルーホールには、めっきからなる導体が充填され、
　前記コア基板の前記第１面上に形成される導体パターンと前記コア基板の前記第２面上に形成される導体パターンとは、前記スルーホール内の導体を介して、相互に電気的に接続される、
　ことを特徴とする請求項１乃至１０のいずれか一項に記載の配線板。
　前記スルーホール内の導体の最大幅は、約１５０μｍ以下である、
　ことを特徴とする請求項１１に記載の配線板。
　前記インダクタ部は、互いに並列接続される複数のインダクタからなる、
　ことを特徴とする請求項１乃至１２のいずれか一項に記載の配線板。
　第１面及びその反対側の第２面を有するコア基板を用意することと、
　前記コア基板の前記第１面上に第１導体パターンを形成することと、
　前記コア基板の前記第１面及び前記第１導体パターン上に第１絶縁層を形成することと、
　前記コア基板の前記第２面上に第２導体パターンを形成することと、
　前記コア基板の前記第２面及び前記第２導体パターン上に第２絶縁層を形成することと、
　前記コア基板の前記第２面上に、前記第２導体パターンの少なくとも一部からなるインダクタ部を形成することと、
　を有する配線板の製造方法であって、
　前記第２絶縁層のいずれかの厚みを、前記第１絶縁層よりも薄くする、
　ことを特徴とする配線板の製造方法。
　前記インダクタ部は、異なる層に位置する複数の前記第２導体パターンと、前記第２絶縁層の内部に設けられて前記異なる層に位置する第２導体パターン同士を接続するビア導体と、からなる、
　ことを特徴とする請求項１４に記載の配線板の製造方法。
　前記第２絶縁層の各々は、前記第１絶縁層のいずれよりも薄い、
　ことを特徴とする請求項１４又は１５に記載の配線板の製造方法。
　前記インダクタ部は、半導体素子の投影領域内に設けられている、
　ことを特徴とする請求項１４乃至１６のいずれか一項に記載の配線板の製造方法。