JP2021158377A - インダクタ、インダクタの製造方法、受動素子および半導体装置 - Google Patents

Abstract

【課題】高出力、かつ、小型のインダクタを提供する。【解決手段】インダクタ１００は、第１面１１０Ａ及び第１面と反対側の第２面１１０Ｂを有する基板１１０と、第１面及び第２面の少なくとも一方に設けられた環状の溝１２５、２２５と、環状の溝に設けられた配線１３０、２３０と、含む。環状の溝は、基板の第１面側に設けられた第１の環状の溝と、基板の第２面側に設けられた第２の環状の溝と、を含む。インダクタはさらに、第１の環状の溝に設けられた第１の配線と、第２の環状の溝に設けられた第２の配線と、基板に設けられた貫通孔１１５と、基板に設けられ、第１の配線および第２の配線と接続された貫通電極１２０と、を含む。【選択図】図１

Description

本開示は、インダクタ、インダクタの製造方法、受動素子および半導体装置に関する。

インダクタ（コイル）は、多くの電子デバイスでの電力調整用途、周波数制御用途、信号調整用途で使用される。最近では、インダクタは、スマートフォンなどの携帯型端末にも広く用いられており、小型のインダクタに対するニーズが強い。例えば、特許文献１にはグリーンシートを用いた小型インダクタの製造方法が開示されている。また、特許文献２にはシリコン基板を用いた小型インダクタの製造方法が開示されている。

特開２０１１−２４９８３６号公報 特表２０１６−５０９３７３号公報

しかしながら、特許文献１に開示されている製造方法では、インダクタの巻き数を増やすために、積層された配線が必要であり、インダクタの小型化が難しい。また、特許文献２に開示されている製造方法では、配線幅が大きく、高出力のインダクタを製造するときに、インダクタが大きくなってしまう。

このような課題に鑑み、本開示の実施形態における目的は、高出力かつ小型のインダクタを提供することにある。

本開示の一実施形態によると、第１面、および第１面と反対側の第２面を有する基板と、第１面および第２面の少なくとも一方に設けられた環状の溝と、環状の溝に設けられた配線と、を含み、環状の溝は、基板の第１面側に設けられた第１の環状の溝と、基板の第２面側に設けられた第２の環状の溝と、を含み、第１の環状の溝に設けられた第１の配線と、第２の環状の溝に設けられた第２の配線と、基板に設けられた貫通孔と、基板に設けられ、第１の配線および第２の配線と接続された貫通電極と、を含む、インダクタが提供される。

上記インダクタにおいて、第１の環状の溝と、第２の環状の溝とは、重なる領域を有してもよい。

上記インダクタにおいて、基板は、高抵抗材料を含んでもよい。

上記インダクタにおいて、環状の溝は、渦巻き形状を有してもよい。

上記インダクタにおいて、環状の溝は、同一の面上に複数の渦巻き形状を有してもよい。

上記インダクタにおいて、環状の溝の周りに設けられた複数の孔と、複数の孔に設けられ、配線と同じ材料を含む構造体と、を有してもよい。

上記インダクタにおいて、貫通電極および配線は、銅を含んでもよい。

本開示の一実施形態によると、複数の上記インダクタを含み、複数の上記インダクタの一と、複数の上記インダクタの他の一とは、重なって配置され、電気的に接続される、インダクタが提供される。

本開示の一実施形態によると、上記インダクタと、断面視において、配線と同一面に一方の電極を有する容量素子と、を含む、受動素子が提供される。

本開示の一実施形態によると、第１面、および第１面の反対側に第２面を有する基板を用い、第１面および第２面の少なくとも一方に環状の溝を形成し、環状の溝を塞ぐように、レジストを形成し、基板に貫通孔を形成し、基板の貫通孔に貫通電極を形成し、レジストを除去し、環状の溝に配線を形成することを含む、インダクタの製造方法が提供される。

上記インダクタの製造方法において、貫通電極および配線は、銅を含んでもよい。

上記インダクタの製造方法において、環状の溝の周りに複数の孔を形成し、複数の孔に、配線と同じ材料を含む構造体を形成してもよい。

上記インダクタの製造方法において、配線および構造体は、めっき法により形成されてもよい。

本開示の一実施形態によると、上記インダクタと、半導体回路基板と、を含む、半導体装置が提供される。

本開示の一実施形態によると、高出力かつ小型のインダクタを提供することができる。

本開示の一実施形態に係るインダクタを説明する上面図および断面図である。 本開示の一実施形態に係るインダクタの製造方法を説明する断面図である。 本開示の一実施形態に係るインダクタの製造方法を説明する断面図である。 本開示の一実施形態に係るインダクタの製造方法を説明する断面図である。 本開示の一実施形態に係るインダクタを説明する上面図および断面図である。 本開示の一実施形態に係るインダクタを説明する上面図および断面図である。 本開示の一実施形態に係るインダクタを含む受動素子を説明する上面図および断面図である。 本開示の一実施形態に係るインダクタを説明する上面図および断面図である。 本開示の一実施形態に係るインダクタを含んだ半導体装置を説明する断面図である。 本開示の一実施形態に係るインダクタを含んだ半導体装置を含む電気機器を説明する斜視図である。 本開示の一実施形態に係るインダクタを説明する上面図および断面図である。 本開示の一実施形態に係るインダクタを説明する上面図および断面図である。 本開示の一実施形態に係るインダクタを説明する上面図および断面図である。 本開示の一実施形態に係るインダクタを説明する上面図および断面図である。 本開示の一実施形態に係るインダクタを説明する上面図および断面図である。 本開示の一実施形態に係るインダクタを説明する上面図および断面図である。 本開示の一実施形態に係るインダクタを説明する上面図および断面図である。 本開示の一実施形態に係るインダクタを説明する上面図および断面図である。

以下、本開示の各実施形態に係るインダクタおよび配線基板の製造方法等について、図面を参照しながら詳細に説明する。なお、以下に示す各実施形態は本開示の実施形態の一例であって、本開示はこれらの実施形態に限定して解釈されるものではない。なお、本実施形態で参照する図面において、同一部分または同様な機能を有する部分には同一の符号または類似の符号（数字の後に−１、−２等を付しただけの符号）を付し、その繰り返しの説明は省略する場合がある。また、図面の寸法比率は説明の都合上実際の比率とは異なったり、構成の一部が図面から省略されたりする場合がある。

＜第１実施形態＞
（１−１．インダクタの構成）
図１（Ａ）はインダクタ１００の上面図であり、図１（Ｂ）はインダクタ１００のＡ１−Ａ２間の断面図である。図１（Ａ）および図１（Ｂ）に示すように、インダクタ１００は、基板１１０、貫通電極１２０、溝１２５、配線１３０、配線１４０、溝２２５、配線２３０および配線２４０を備える。

基板１１０は、第１面１１０Ａ（上面）、および第１面の反対側に第２面１１０Ｂ（下面）を有し、さらに貫通孔１１５および溝（後述する溝１２５、溝２２５）を有する。貫通電極１２０は、貫通孔１１５に設けられる。

基板１１０には、高抵抗な材料が用いられる。例えば、基板１１０には、ガラス基板（石英ガラス基板、ソーダガラス基板、ホウ珪酸ガラス基板、無アルカリガラス基板など）が用いられる。なお、基板１１０は、ガラス基板に限定されず、サファイア基板、シリコン基板、炭化シリコン基板、アルミナ（Ａｌ_２Ｏ_３）基板、窒化アルミニウム（ＡｌＮ）基板、ジルコニア（ＺｒＯ_２）基板、アクリルまたはポリカーボネートなどを含む樹脂基板、またはこれらの基板が積層されたものが用いられてもよい。また、シリコン基板の場合、体積抵抗率が１０００Ω・ｃｍ以上であってもよい。また、基板１１０の板厚は、１００μｍ以上８００μｍ以下、好ましくは２００μｍ以上５００μｍ以下として適宜設定される。なお、ガラス基板を用いた場合、基板の透磁率は、空芯の透磁率に類似する。

図１（Ａ）に示すように、貫通電極１２０は、この例では上面視において四角形状を有する。また、貫通電極１２０には、銅（Ｃｕ）を含む材料が用いられる。なお、貫通電極１２０には、銅（Ｃｕ）に限定されず、他の金属材料が用いられてもよい。

溝１２５は、第１面１１０Ａ側に設けられる。溝２２５は、第１面１１０Ｂ側に設けられる。また、溝１２５および溝２２５は、それぞれ環状に設けられる。なお、溝１２５および溝２２５は、閉じた環状の形状でもよいし、開いた環状の形状でもよい。この例では、溝１２５および溝２２５は、渦巻き形状を有する。また、この例では、貫通孔１１５は、溝１２５および溝２２５の内側に設けられる。なお、貫通孔１１５は、これに限定されず、溝１２５および溝２２５の外側に配置されてもよい。

また、溝１２５と溝２２５とは、重なる領域を有してもよい。図１（Ａ）および図１（Ｂ）では、溝１２５と溝２２５とは、略全体において重なっている。これにより、第１面１１０Ａおよび第２面１１０Ｂに省スペースにインダクタを設けることができる。

配線１３０および配線２３０は、インダクタのコイルとしての機能を有する。配線１３０は、溝１２５に設けられる。同様に、配線２３０は、溝２２５に設けられる。配線１３０および配線２３０は、貫通電極１２０と接続される。

配線１３０は、渦電流損失を低減させるために、抵抗が低いことが好ましい。配線１３０には、貫通電極１２０と同様に銅（Ｃｕ）を含む材料が用いられる。配線１３０の線幅は、１０μｍ以上１００μｍ未満として適宜設定される。配線２３０には、配線１３０と同様の材料および構造が用いられる。

配線１４０は、基板１１０の第１面１１０Ａ上に設けられる。配線１４０は、配線１３０と電気的に接続される。配線２４０は、第２面１１０Ｂ上に設けられる。また、配線２４０は、配線２３０と電気的に接続される。配線１４０および配線２４０には、例えば銅（Ｃｕ）が用いられる。

（１−２．インダクタの製造方法）
次に、図１に示したインダクタ１００の製造方法を図２〜図４を用いて説明する。

図２（Ａ）に示すように、第１面（上面）および第１面（上面）の反対側に第２面（下面）を有する基板１１０を用いる。例えば、基板１１０には、ガラス基板（石英ガラス基板、ソーダガラス基板、ホウ珪酸ガラス基板、無アルカリガラス基板）が用いられる。基板１１０には、ガラス基板の他、サファイア基板、シリコン基板（例えば体積抵抗率は１０００Ω・ｃｍ以上）、炭化シリコン基板、アルミナ（Ａｌ_２Ｏ_３）基板、窒化アルミニウム（ＡｌＮ）基板、ジルコニア（ＺｒＯ_２）基板、アクリルまたはポリカーボネートなどを含む樹脂基板、またはこれらの基板が積層されたものが用いられてもよい。

次に、図２（Ｂ）に示すように、基板１１０に溝１２５を形成する。この例では、溝１２５は、渦巻き状に形成される。溝１２５は、基板１１０に対してレーザー照射法（レーザーアブレーション法と呼ぶことができる）を用いることにより形成される。レーザーには、エキシマレーザー、ネオジウム：ヤグレーザー（Ｎｄ：ＹＡＧ）レーザー、フェムト秒レーザー等が用いられる。エキシマレーザーを用いる場合、紫外領域の光が照射される。例えば、エキシマレーザーにおいて塩化キセノンを用いる場合、波長が３０８ｎｍの光が照射される。また、Ｎｄ：ＹＡＧレーザーを用いる場合、波長が１０６４ｎｍの基本波、波長が５３２ｎｍの第２高調波、または波長が３５５ｎｍの第３高調波等が照射される。なお、レーザーによる照射径は、例えば１０μｍ以上１００μｍ未満として適宜設定される。

なお、溝１２５の形成は、レーザー照射法に限定されず、反応性イオンエッチング法、深堀り反応性イオンエッチング法などのドライエッチング法や、ウェットエッチング法を用いてもよいし、レーザー照射法とウェットエッチング法を組み合わせて用いてもよい。ウェットエッチング法のためのエッチング液としては、フッ化水素酸（ＨＦ）、硫酸（Ｈ_２ＳＯ_４）、硝酸（ＨＮＯ_３）、塩酸（ＨＣｌ）のいずれか、またはこれらのうちの混合物を用いることができる。例えば、ガラス基板の場合、フッ化水素酸が用いられる。レーザー照射法とウェットエッチング法を組み合わせた場合、具体的には、レーザー照射によって基板１１０の溝１２５が形成されるべき領域に変質層を形成する。続いて、ガラス基板をフッ化水素酸などに浸漬して、変質層をエッチングする。これによって、基板１１０に溝１２５が形成される。

次に、基板１１０の第２面１１０Ｂに溝２２５を形成する。溝２２５は、溝１２５と同様の方法により形成される。また、溝２２５は、溝１２５と同様に渦巻き状に形成される。

次に、図３（Ａ）に示すように、基板１１０の第１面１１０Ａに、溝１２５を塞ぐようにレジスト１３５を形成する。同様に、基板１１０の第２面１１０Ｂに溝２２５を塞ぐように、レジスト２３５を形成する。レジスト１３５およびレジスト２３５には、例えば、ドライフィルムレジストが用いられる。

次に、図３（Ｂ）に示すように、貫通孔１１５を形成する。貫通孔１１５は、溝１２５と同様の方法により形成される。例えば、ガラス基板に対して貫通孔１１５を形成する場合、ＴＧＶ（Ｔｈｒｏｕｇｈ Ｇｌａｓｓ Ｖｉａ）法とも呼ぶことができる。貫通孔１１５の孔径は、１０μｍ以上１００μｍ未満の範囲で適宜変えることができる。

次に、図４（Ａ）に示すように、貫通孔１１５に貫通電極１２０を形成する。この例では、貫通電極１２０には、電解めっき法により充填形成された銅（Ｃｕ）が用いられる。なお銅（Ｃｕ）の他、ニッケル（Ｎｉ）、金（Ａｕ）、銀（Ａｇ）、錫（Ｓｎ）などが用いられてもよい。例えば、銅（Ｃｕ）を用いて、貫通電極１２０を形成する場合、基板１１０の第１面、第２面および貫通孔１１５にスパッタリング法により銅（Ｃｕ）の薄膜を形成する。次に、上記銅（Ｃｕ）薄膜をシード層として、電解めっき法により銅（Ｃｕ）膜を形成する。最後に、基板１１０の第１面および第２面に形成された銅（Ｃｕ）膜を化学機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法により、基板１１０の第１面および第２面上の銅（Ｃｕ）を除去することにより、貫通電極１２０が形成される。なお、基板１１０に高抵抗シリコン基板を用いる場合、貫通孔形成後、熱酸化工程を経て、溝および貫通部に酸化シリコン（ＳｉＯ_２）膜を形成しても
よい。このとき、酸化シリコン膜の膜厚は、５００ｎｍ以上２μｍ未満であることが望ましい。酸化シリコン膜を形成した後、金属層が形成される。

貫通電極１２０を形成した後、レジスト１３５およびレジスト２３５を剥離除去する。レジスト１３５およびレジスト２３５は、物理的に除去してもよいし、剥離液を用いて化学的に除去してもよい。

次に、図４（Ｂ）に示すように、溝１２５に配線１３０を形成する。同様に、溝２２５に配線２３０を形成する。配線１３０および配線２３０は、貫通電極１２０と同様の方法に形成される。

次に、基板１１０の第１面１１０Ａ上に配線１４０を形成する。配線１４０には、電解めっき法により形成された銅（Ｃｕ）膜が用いられる。なお、この方法に限定されず、スパッタリング法、蒸着法、印刷法およびフォトリソグラフィ法を適宜組み合わせて用いてもよい。

以上述べた製造方法を用いることで、インダクタ１００を形成することができる。なお、貫通電極１２０の径は、レーザー照射時のレーザーのスポット径、照射回数、照射時間、またはエッチングの処理条件（例えばエッチング液の種類、濃度、時間、混合比率など
）を管理することにより制御することができる。また、配線１３０の線幅は、溝１２５の幅により決定される。溝１２５は、基板１１０を貫通させずに形成されるものであり、基板を貫通した溝よりも細く制御することができる。配線１３０の幅が細くなることにより、配線１３０によって構成されるコイルの巻き数を増やすことができる。これにより、インダクタのインダクタンスを向上させることができる。インダクタンスの向上は、インダクタのＱ値を高めることにつながる。また、配線１３０の幅が細くなることにより、配線の高密度化が容易となり、インダクタの小型化が可能となる。したがって、上述の構造および製造方法を用いることにより、高出力かつ小型化したインダクタを提供することが可能となる。また、溝１２５に配線１３０が設けられる構成とすることにより、材料コストの削減が可能となる。

また、インダクタ１００の配線１３０の線幅が細くなることにより、電磁誘導が小さくなり、配線１３０において生じる渦電流損失を低減させることが可能となる。

また、インダクタ１００は、配線１３０および配線２３０の一方をインダクタとして用い、他方をノイズカット用のガードトレースとして用いることができる。具体的には、配線１３０は、インダクタとして用いられ、配線２３０は、ガードトレースとして用いられる。なお、配線２３０は、適宜定電位線（例えばＧＮＤ線）に接続されてもよい。これにより、ノイズカットが効果的に行われ、高品質なインダクタを提供することができる。

また、インダクタ１００は、配線１３０と配線２３０とが断面視において縦方向に重なって（つまり立体的に）配置されている。このとき、同一平面に設けられた２つのインダクタよりも結合係数を高めることができる。たとえば、配線１３０をトランス（変圧器）の一部として用い、配線２３０をチョークコイルとして用いてもよい。

＜第２実施形態＞
次に、構造の異なるインダクタについて説明する。なお、第１実施形態において示した構造、材料、および方法については、その説明を援用する。

図５（Ａ）は、インダクタ１００−１の上面図であり、および図５（Ｂ）はインダクタ１００−１のＡ１−Ａ２間の断面図である。インダクタ１００−１は、基板１１０、貫通電極１２０、溝１２５−１、配線１３０−１（配線１３０−１Ｌおよび配線１３０−１Ｒ）、配線１４０、溝２２５−１および配線２３０−１を有する。

配線１３０−１および配線２３０−１は、インダクタのコイルとしての機能を有する。配線１３０−１は、インダクタ１００の配線１３０と異なり、第１面１１０Ａにおいて、２つの渦巻き形状を有する。同様に、配線２３０−１は、インダクタ１００の配線２３０と異なり、第２面において、２つの渦巻き形状を有する。

配線１３０−１と配線２３０−１とは、重なる領域を有する。図５（Ａ）および図５（Ｂ）に示すように、この例では渦巻き形状の部分において重なる。

上記構造を有することにより、インダクタ１００−１は、配線１３０および配線２３０の一方をインダクタとして用いて、他方をノイズカット用のガードトレースとして用いることができる。具体的には、配線１３０−１がインダクタのコイルとして用いられ、配線２３０−１がガードトレースとして用いられる。また、このとき、配線２３０−１はチョークコイルとして用いられてもよい。さらに、配線１３０−１はトランスとして用いられてもよい。このとき、配線１３０−１Ｌは入力側の一次コイルとして用いられ、配線１３０−１Ｒは出力側の二次コイルとして用いられる。以上により、小型であり、高出力であり、かつ複数の機能を有するインダクタを提供することができる。なお、配線２３０−１
は、適宜定電位線に接続されてもよい。

＜第３実施形態＞
次に、構造の異なるインダクタについて説明する。なお、第１および第２実施形態において示した構造、材料、および方法については、その説明を援用する。

図６（Ａ）は、インダクタ１００−２の上面図であり、図６（Ｂ）はインダクタ１００−２のＡ１−Ａ２間の断面図である。インダクタ１００−２は、基板１１０、溝１２５−２、配線１３０−２、孔１３２、構造体１３３、配線１４０および絶縁層１５０を有する。

絶縁層１５０には、有機樹脂が用いられる。例えば、絶縁層１５０にはポリイミド、アクリル、エポキシ、ベンゾシクロブテン（ＢＣＢ）などの有機樹脂が用いられる。また、絶縁層１５０には、有機樹脂の他、シリカを含む有機無機ハイブリッド樹脂を用いてもよいし、プラズマＣＶＤ法により形成された酸化シリコン（ＳｉＯ_２）、窒化シリコン（ＳｉＮ_ｘ）、酸窒化ケイ素（ＳｉＯ_ｘＮ_ｙ）、酸化アルミニウム（Ａｌ_２Ｏ_３）、窒化アルミニウム（ＡｌＮ_ｘ）、五酸化タンタル（Ｔａ_２Ｏ_５）等の無機膜を用いてもよい。

インダクタ１００−２において、配線１３０は環状（渦巻き状）に設けられた溝１２５に設けられる。一方、図６（Ａ）および図６（Ｂ）に示すように、構造体１３３は、複数設けられた孔１３２に設けられる。孔１３２は、溝１２５の周り、具体的には配線１３０−２の外側および内側に設けられる。また、溝１２５と、孔１３２とは、同時に形成されてもよい。

また、構造体１３３には、配線１３０−２と同じの材料が含まれてもよい。配線１３０−２に銅（Ｃｕ）が用いられている場合、構造体１３３にも銅（Ｃｕ）が用いられる。このとき、配線１３０−２と、構造体１３３とは同時に形成されることが望ましい。配線１３０−２と、構造体１３３とを同時に形成する場合には、この例では、スパッタリング法によりシード層を形成後、電解めっき法により形成することが望ましい。電解めっき法により銅（Ｃｕ）膜を形成した後、配線１３０−２および構造体１３３はＣＭＰ法により平坦化される。上述の方法において、構造体１３３はダミーメタルとして用いられる。なお、構造体１３３の形状は図６（Ａ）のように同じ形状で図示されているが、これに限定される事は無く、異なるパタ−ンを含んでいてもよい。目安として配線幅と同じ程度の長さである事が生産上望ましい。

上記の構造および方法を用いることにより、インダクタ１００−２は、小型化かつ高出力のインダクタを提供することができ、さらに配線１３０の均一化、具体的にはめっき法による形成時の銅（Ｃｕ）膜の膜厚の均一化およびＣＭＰ法による銅膜の研磨量の均一化が可能となる。

なお、溝１２５は、渦巻き形状に限定されず、枠状でもよい。図７（Ａ）は、インダクタ１００−３の上面図であり、図７（Ｂ）はインダクタ１００−３のＡ１−Ａ２間の断面図である。溝が枠状の場合、基板に対する配線の面積割合が小さいため、膜厚の均一化が困難である。しかしながら、構造体１３３が設けられることにより、配線１３０の膜厚を均一化させることができ、より効果を奏することができる。

＜第４実施形態＞
次に、構造の異なるインダクタについて説明する。なお、第１〜第３実施形態において示した構造、材料、および方法については、その説明を援用する。

図８（Ａ）は、インダクタ１００−４の上面図であり、図８（Ｂ）はインダクタ１００−４のＡ１−Ａ２間の断面図である。インダクタ１００−４は、基板１１０、貫通電極１２０、溝１２５、配線１３０、配線１４０、溝２２５−４、配線２３０−４、絶縁層２５０および配線２４０−４を有する。配線２３０−４の一部は、インダクタのコイルではなく容量素子の一方の電極として機能してもよい。また、配線２４０−４は、容量素子の他方の電極として機能してもよい。この場合、インダクタ１００−４は、インダクタと容量素子とを含む受動素子であるということができる。この場合、インダクタ１００−４は、小型のＬＣ回路として機能することができる。

＜第５実施形態＞
本実施形態では、第１〜４実施形態で説明したインダクタを含んだ半導体装置について説明する。

図９は、半導体装置５００の断面図である。図９において、半導体装置５００は、インダクタ６００（例えば第１実施形態のインダクタ１００）およびトランジスタを含むチップ化された半導体回路基板６１０と、配線基板７００と、パッケージ基板８００とを有する。半導体回路基板６１０は、中央演算処理装置（ＣＰＵ：Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）としての機能、および記憶装置としての機能を有する。配線基板７００は、インターポーザとしての機能を有する。インダクタ６００および半導体回路基板６１０と、配線基板７００とは、金バンプ６５０などを用いて接続される。また、インダクタ６００と、半導体回路基板６１０との間はモールド樹脂によって封止されていてもよい。また、配線基板７００と、パッケージ基板８００とは、錫、銀などを含むはんだバンプ７５０などを用いて接続される。また、配線基板７００と、パッケージ基板８００との間隙には、アンダーフィル樹脂が充填されることにより封止されてもよい。半導体装置５００において、インダクタ６００は、電圧安定用途に用いてもよいし、ノイズ消去用途に用いてもよいし、信号フィルタとして用いてもよい。

＜第６実施形態＞
本実施形態では、第５実施形態において説明した半導体装置５００を電気機器に適用した例について説明する。

図１０は、電気機器を説明する図である。インダクタ６００を含んだ半導体装置５００は、例えば、携帯端末（携帯電話、スマートフォンおよびノート型パーソナルコンピュータ、ゲーム機器等）、情報処理装置（デスクトップ型パーソナルコンピュータ、サーバ、カーナビゲーション等）、家庭用電気機器（電子レンジ、エアコン、洗濯機、冷蔵庫）、自動車等、様々な電気機器に搭載される。図１０（Ａ）はスマートフォン４０００であり、筐体４００１、表示部４００３、マイク４００５、スピーカー４００７、ボタン４００９、カメラ４０１１等を有する。図１０（Ｂ）は携帯用ゲーム機５０００であり、筐体５００１、表示部５００３、表示部５００５、ボタン５００７、ボタン５００９、ボタン５０１０、スピーカー５０１１、マイク５０１３、カメラ５０１５等を有する。図１０（Ｃ）は、ノート型パーソナルコンピュータ６０００であり、筐体６００１、表示部６００３、キーボード６００５、タッチパッド６００７、ボタン６００９、カメラ６０１１等を有する。

これらの電気機器において、インダクタ６００を含んだ半導体装置５００は、電圧を安定化させる電源回路部、アプリケーションプログラムを実行して各種機能を実現するＣＰＵ等で構成される制御部などの機能を有することができる。

（変形例１）
本開示の第１実施形態では、インダクタの配線（コイル）が四角形の渦巻き形状を有する例を示したが、これに限定されない。図１１（Ａ）は、インダクタ１００−５の上面図であり、図１１（Ｂ）はインダクタ１００−５のＡ１−Ａ２間の断面図である。図１２（Ａ）は、インダクタ１００−６の上面図であり、図１２（Ｂ）はインダクタ１００−６のＡ１−Ａ２間の断面図である。図１１に示すように、同心円の渦巻き形状を有してもよいし、図１２に示すように六角形の渦巻き形状を有してもよい。また、この他にも、インダクタの配線の形状として方形、楕円、非円形状、八角形の巻き線形状を有してもよい。

（変形例２）
本開示の第１実施形態では、基板は一つとして説明したが、これに限定されない。図１３（Ａ）は、インダクタ１００−７の上面図であり、図１３（Ｂ）はインダクタ１００−７のＡ１−Ａ２間の断面図である。図１３（Ａ）および図１３（Ｂ）に示すように、インダクタ１００−７は、基板１１０、貫通電極１２０、配線１３０、配線２３０、配線２４０、絶縁層１５０、配線１４０の他、配線１４１、基板１１１、貫通電極１２１、配線１３１および配線２３１を有する。インダクタ１００−７は、外側の配線（つまり配線１３１および配線２３０）は、ノイズカット用のガードトレースとして用いられる。これにより、配線１３０および配線２３１は、インダクタとして機能させることができ、渦電流損失を低減させることができる。また、立体的にコイルが配置されており、結合係数を高めることができ、Ｑ値を高めることができる。つまり、高出力のインダクタを提供することができる。

（変形例３）
また、本開示の第１実施形態では、インダクタ１００は、溝を有する例を示したが、これに限定されない。図１４（Ａ）は、インダクタ１００−８の上面図であり、図１４（Ｂ）はインダクタ１００−８のＡ１−Ａ２間の断面図である。インダクタ１００−８において、溝は貫通するものであってもよい。この場合、他の実施例のインダクタと組み合わせて用いてもよい。

（変形例４）
本開示の第１実施形態では、貫通電極１２０を形成する際に、貫通孔１１５が充填されるめっきが行われる例を示したが、これに限定されない。図１５（Ａ）は、インダクタ１００−９の上面図であり、図１５（Ｂ）はインダクタ１００−９のＡ１−Ａ２間の断面図である。インダクタ１００−９において、貫通電極は、コンフォーマルめっき法により形成されてもよい。この場合、貫通孔１１５、溝１２５および溝２２５に対して同時にめっき処理によりが行われ、貫通電極１２０−９、配線１３０および配線２３０が形成される。これにより、インダクタの製造工程を短縮することができる。

（変形例５）
本開示の第１実施形態では、基板内に環形状の配線が設けられる例を示したが、これに限定されない。図１６（Ａ）は、インダクタ１００−１０の上面図であり、図１６（Ｂ）はインダクタ１００−１０のＡ１−Ａ２間の断面図である。インダクタ１００−１０は、基板１１０、溝１２５、配線１３０、絶縁層１５０および配線１４０−１０を有する。配線１４０−１０は、蛇状の形状を有する。配線１４０−１０は、インダクタとして、機能させてもよいし、抵抗素子または容量素子として機能させてもよい。

（変形例６）
本開示の第３実施形態では、インダクタ１００−２は、貫通電極１２０、配線２３０が有していないが、適宜設けられてもよい。図１７（Ａ）は、インダクタ１００−１１の上面図であり、図１７（Ｂ）はインダクタ１００−１１のＡ１−Ａ２間の断面図である。インダクタ１００−１１は、基板１１０、溝１２５、配線１３０、孔１３２−１１、構造体１３３−１１、配線１４０および絶縁層１５０の他、溝２２５、配線２３０、孔２３２、構造体２３３、配線２４０および絶縁層２５０を有する。インダクタ１００−１１において、構造体１３３はそれぞれ分離しているものに限定されない。構造体１３３−１１は配線１３０を囲むように（例えば枠状に）設けられてもよい。この場合、構造体１３３−１１はノイズカット用のガードトレースとして用いてもよい。また、構造体１３３−１１は、適宜定電位線（例えばＧＮＤ線）に接続されてもよい。なお、貫通電極１２０が適宜配置されてもよい。

図１８（Ａ）は、インダクタ１００−１０の上面図であり、図１８（Ｂ）はインダクタ１００−１２のＡ１−Ａ２間の断面図である。インダクタ１００−１２は、基板１１０、溝１２５−１２、配線１３０−１２、孔１３２−１２、構造体１３３−１２、配線１４０および絶縁層１５０を有する。配線１３０−１２および構造体１３３−１２は、貫通して設けられてもよい。

１００・・・インダクタ、１１０・・・基板、１１１・・・基板、１１５・・・貫通孔、１２０・・・貫通電極、１２５・・・溝、１３０・・・配線、１３１・・・配線、１３２・・・孔、１３３・・・構造体、１３５・・・レジスト、１４０・・・配線、１４１・・・配線、１５０・・・絶縁層、２２５・・・溝、２３０・・・配線、２３１・・・配線、２３５・・・レジスト、２４０・・・配線、６００・・・インダクタ、６１０・・・半導体回路基板、６５０・・・金バンプ、７００・・・配線基板、７５０・・・はんだバンプ、８００・・・パッケージ基板、４０００・・・スマートフォン、４００１・・・筐体、４００３・・・表示部、４００５・・・マイク、４００７・・・スピーカー、４００９・・・ボタン、４０１１・・・カメラ、５０００・・・携帯用ゲーム機、５００１・・・筐体、５００３・・・表示部、５００５・・・表示部、５００７・・・ボタン、５００９・・・ボタン、５０１０・・・ボタン、５０１１・・・スピーカー、５０１３・・・マイク、５０１５・・・カメラ、６０００・・・ノート型パーソナルコンピュータ、６００１・・・筐体、６００３・・・表示部、６００５・・・キーボード、６００７・・・タッチパッド、６００９・・・ボタン、６０１１・・・カメラ

Claims (13)

1. 第１面、および前記第１面と反対側の第２面を有する基板と、
   前記第１面および前記第２面の少なくとも一方に設けられた環状の溝と、
   前記環状の溝に設けられた配線と、
   を含み、
   前記環状の溝は、前記基板の前記第１面側に設けられた第１の環状の溝と、前記基板の前記第２面側に設けられた第２の環状の溝と、を含み、
   前記第１の環状の溝に設けられた第１の配線と、
   前記第２の環状の溝に設けられた第２の配線と、
   前記基板に設けられた貫通孔と、
   前記基板の前記貫通孔に設けられ、前記第１の配線および前記第２の配線と接続された貫通電極と、
   前記環状の溝の周りに設けられた複数の孔と、
   前記複数の孔に設けられ、前記配線と同じ材料を含む構造体と、を含み、
   前記複数の孔の一部は、枠状に設けられる、
   インダクタ。
2. 前記第１の環状の溝と、前記第２の環状の溝とは、重なる領域を有する、
   請求項１に記載のインダクタ。
3. 前記基板は、高抵抗材料を含む、
   請求項１または２に記載のインダクタ。
4. 前記環状の溝は、渦巻き形状を有する、
   請求項１乃至３のいずれか一に記載のインダクタ。
5. 前記環状の溝は、同一の面上に複数の渦巻き形状を有する、
   請求項４に記載のインダクタ。
6. 前記貫通電極および前記配線は、銅を含む、
   請求項１に記載のインダクタ。
7. 複数の請求項１乃至６のいずれか一に記載のインダクタを含み、
   前記複数の前記インダクタの一と、前記複数の前記インダクタの他の一とは、重なって配置され、電気的に接続される、
   インダクタ。
8. 請求項１乃至６のいずれか一に記載のインダクタと、
   断面視において、前記配線と同一面に一方の電極を有する容量素子と、を含む、
   受動素子。
9. 第１面、および前記第１面の反対側に第２面を有する基板を用い、
   前記第１面および前記第２面の少なくとも一方に環状の溝を形成し、
   前記環状の溝を塞ぐように、レジストを形成し、
   前記基板に貫通孔を形成し、
   前記レジストを除去し、
   前記基板の前記貫通孔に貫通電極を形成し、
   前記環状の溝に配線を形成し、
   前記環状の溝の周りに複数の孔を形成し、
   前記複数の孔に、前記配線と同じ材料を含む構造体を形成すること、を含み、
   前記複数の孔の一部は、枠状に形成される、
   インダクタの製造方法。
10. 前記貫通電極および前記配線は、銅を含む、
    請求項９に記載のインダクタの製造方法。
11. 前記配線および前記構造体は、めっき法により形成される、
    請求項９または１０に記載のインダクタの製造方法。
12. 請求項１乃至７のいずれか一に記載のインダクタと、半導体回路基板と、を含む、
    半導体装置。
13. インダクタであって、
    前記インダクタは、
    第１面、および前記第１面と反対側の第２面を有する第１基板と、
    前記第１面と対向する第３面、および前記第３面と反対側の第４面を有する第２基板と、
    前記第１面に設けられた第１の環状の溝と、
    前記第２面に設けられた第２の環状の溝と、
    前記第３面に設けられた第３の環状の溝と、
    前記第４面に設けられた第４の環状の溝と、
    前記第１の環状の溝に設けられた第１配線と、
    前記第２の環状の溝に設けられた第２配線と、
    前記第３の環状の溝に設けられた第３配線と、
    前記第４の環状の溝に設けられた第４配線と、
    前記第１基板に設けられた第１貫通孔と、
    前記第１基板の前記第１貫通孔に設けられ、前記第１配線および前記第２配線と接続された第１貫通電極と、
    前記第２基板に設けられた第２貫通孔と、
    前記第２基板の前記第２貫通孔に設けられ、前記第３配線および前記第４配線と接続された第２貫通電極と、を含み、
    前記第１の環状の溝と、前記第３の環状の溝とは、重なる領域を有し、
    前記第１配線および前記第３配線は、前記インダクタ用の配線として機能し、
    前記第２配線および前記第４配線は、ノイズカット用のガードトレースとして機能する、
    インダクタ。

Images