WO2012090534A1 - 発光素子およびその製造方法 - Google Patents

発光素子およびその製造方法 Download PDF

Info

Publication number
WO2012090534A1
WO2012090534A1 PCT/JP2011/065299 JP2011065299W WO2012090534A1 WO 2012090534 A1 WO2012090534 A1 WO 2012090534A1 JP 2011065299 W JP2011065299 W JP 2011065299W WO 2012090534 A1 WO2012090534 A1 WO 2012090534A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
light emitting
upper electrode
semiconductor laminate
light
Prior art date
Application number
PCT/JP2011/065299
Other languages
English (en)
French (fr)
Inventor
伸仁 布谷
赤池　康彦
佳代 井上
近藤　且章
徳彦 松永
Original Assignee
株式会社 東芝
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社 東芝 filed Critical 株式会社 東芝
Priority to CN201180062905.6A priority Critical patent/CN103283042B/zh
Publication of WO2012090534A1 publication Critical patent/WO2012090534A1/ja
Priority to US13/929,465 priority patent/US8816378B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure

Definitions

  • Embodiments of the present invention relate to a light emitting device and a method of manufacturing the same.
  • a metal film may act as a reflective material.
  • the characteristics of the reflector greatly affect the characteristics of the LED element.
  • the metal film for example, a gold (Au) alloy containing zinc (Zn) in the case of a p-type semiconductor layer and germanium (Ge) in the case of an n-type semiconductor layer in order to ensure electrical connection with the semiconductor layer.
  • Au alloys are used.
  • an alloy layer is formed between the semiconductor layer and the metal. The alloy layer absorbs light and causes a decrease in reflectance.
  • a transparent electrode such as indium tin oxide (ITO) between the Au alloy and the semiconductor layer and not form an alloy layer.
  • the pad electrode which is the upper electrode of the LED
  • a measure for example, there is a measure to provide a block layer for interrupting the current flowing between the upper and lower electrodes under the upper electrode and a measure to provide a lower narrowing layer for restricting the current connection point under the upper electrode.
  • the problem to be solved by the present invention is to provide a high luminance light emitting device and a method of manufacturing the same.
  • a light emitting device includes a semiconductor laminate including a light emitting layer, a first upper electrode directly connected to the semiconductor laminate on the semiconductor laminate, and the first upper electrode on the semiconductor laminate. At least one second upper electrode connected to the semiconductor stack via the first contact layer and extended from the first upper electrode, and a lower electrode provided below the semiconductor stack. .
  • the light emitting element is provided between the semiconductor laminate and the lower electrode, and is provided between a transparent conductive layer that transmits light emitted from the light emitting layer, the transparent conductive layer, and the lower electrode.
  • a current blocking layer selectively provided with at least one slit as viewed in a direction perpendicular to the major surface of the light emitting layer.
  • a step of forming a semiconductor laminate including a light emitting layer on a semiconductor substrate, and current blocking in which at least one slit is selectively formed on the semiconductor laminate A step of forming a layer, a step of forming a transparent conductive layer on the current blocking layer, a step of forming a first light reflecting layer portion on the transparent conductive layer, and a step of providing on a supporting substrate Bonding the second light reflecting layer portion to the first light reflecting layer portion, removing the semiconductor substrate from the semiconductor stack, and directly forming the first upper electrode on the semiconductor stack. Forming at least one second upper electrode connected to the first upper electrode through the first contact layer.
  • the slits are selectively formed in the current blocking layer around the second upper electrode as viewed in a direction perpendicular to the main surface of the light emitting layer.
  • FIG. 1 is a schematic sectional view of an essential part of the light emitting device according to the first embodiment.
  • FIG. 2 is a schematic plan view of an essential part of the light emitting device according to the first embodiment. In FIG. 1, the XX ′ cross section of FIG. 2 is shown.
  • the light emitting device 1 is a thin film type LED device having an upper and lower electrode structure.
  • the light emitting element 1 includes a semiconductor laminate 10, a support substrate 20, a light reflecting layer 30, a transparent conductive layer 40, a current blocking layer 50, an upper electrode 60, and a lower electrode 70.
  • the semiconductor stack 10 includes a light emitting layer (active layer) 14.
  • the light emitting layer 14 is formed in a layer shape, and has a first major surface which is an upper surface and a second major surface which is a lower surface.
  • the first main surface side is the upper side
  • the second main surface side is the lower side.
  • the upper electrode 60 is provided on the semiconductor stacked body 10 on the first main surface side.
  • the lower electrode 70 is provided under the semiconductor stacked body 10 on the second main surface side.
  • the transparent conductive layer 40 is provided between the semiconductor laminate 10 on the second main surface side and the lower electrode 70.
  • the transparent conductive layer 40 is a layer that transmits light emitted from the light emitting layer 14.
  • the light reflecting layer 30 is provided between the transparent conductive layer 40 and the lower electrode 70.
  • the current blocking layer 50 is provided between the semiconductor laminate 10 on the second main surface side and the transparent conductive layer 40.
  • N-type current diffusion layers 16 are stacked in this order.
  • the upper electrode 60 side is a first main surface
  • the lower electrode 70 side is a second main surface.
  • the semiconductor layers are stacked in the order of the p-type semiconductor layer and the n-type semiconductor layer from the support substrate 20 side to the upper electrode 60 side, but the embodiment is not limited to this order.
  • it may be a semiconductor laminate in which an n-type semiconductor layer is provided below the light emitting layer 14 and a p-type semiconductor layer is provided above the light emitting layer 14.
  • the main component of the contact layer 11 is GaAs, GaAlAs, GaP or the like.
  • the main components of the current diffusion layer 12, the cladding layer 13, the light emitting layer 14, the cladding layer 15, and the current diffusion layer 16 are InGaAlP.
  • the quaternary “InGaAlP” is represented by a composition formula In x (Ga y Al 1-y ) 1 -x P (where 0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1). It is a material.
  • the material of each semiconductor layer includes one to which a p-type impurity or an n-type impurity is added.
  • the support substrate 20 is a conductive substrate.
  • the material of the support substrate 20 is a semiconductor such as silicon (Si) or germanium (Ge) or a metal such as aluminum (Al) or copper (Cu).
  • a diffusion prevention layer 21 is provided on the support substrate 20.
  • the diffusion prevention layer 21 is a layer in which a metal film 22 such as titanium (Ti) and a metal film 23 such as platinum (Pt) are laminated in this order from the support substrate 20 side to the upper electrode 60 side.
  • the diffusion prevention layer 21 is a barrier layer that suppresses the diffusion of the component of the light reflection layer 30 to the support substrate 20 or suppresses the diffusion of the component of the support substrate 20 to the light reflection layer 30.
  • a light reflection layer 30 is provided on the diffusion prevention layer 21.
  • the light reflection layer 30 is a layer obtained by bonding the first light reflection layer portion 31 on the semiconductor stack 10 side and the second light reflection layer portion 32 on the support substrate 20 side.
  • a space 31s is selectively provided in the first light reflection layer portion 31, a space 31s is selectively provided.
  • the space 31s is located below a slit 50h described later.
  • the light reflection layer 30 is made of metal or a compound of metal.
  • the slits 50h may be referred to as grooves or gaps.
  • a transparent conductive layer 40 that transmits light emitted from the light emitting layer 14 is provided on the light reflecting layer 30.
  • the transparent conductive layer 40 has conductivity and light transmittance higher than those of the layers constituting the semiconductor laminate 10.
  • the material of the transparent conductive layer 40 is, for example, indium tin oxide (ITO).
  • ITO indium tin oxide
  • the transparent conductive layer 40 is provided between the light reflecting layer 30 and the semiconductor laminate 10.
  • an intermediate layer (intermediate film) 45 containing at least one of oxygen (O) and carbon (C) may be provided on the surface where the transparent conductive layer 40 contacts the semiconductor laminate 10.
  • this intermediate layer 45 may be, for example, silicon dioxide (SiO 2 ).
  • the intermediate layer 45 is provided between the semiconductor laminate 10 and the transparent conductive layer 40.
  • the presence of the intermediate layer 45 makes it difficult for the constituent elements of the semiconductor layer and the transparent conductive layer 40 to be mixed with each other. For this reason, it becomes difficult to form an alloy layer (composition mixed layer) like the conventional ohmic junction on the semiconductor layer side. If this alloy layer is present, this alloy layer becomes a light absorption layer, and the luminance of the light emitting device is reduced. In the light emitting element 1, it is difficult to form this alloy layer, so the luminance is improved.
  • the reflectivities of the reflective metal under the ohmic junction through the current blocking layer 50 and the slit 50 h described later are equal.
  • the reflectance of the light emitting element 1 is increased because there is no insulator.
  • the light emitting element 1 more stable and good ohmic contact adhesion can be obtained.
  • the refractive index of the transparent conductive layer 40 is lower than the refractive index of the semiconductor stack 10.
  • the thickness of the transparent conductive layer 40 is 30 nm (nanometers) or more and 100 nm or less.
  • the thickness of the transparent conductive layer 40 is larger than 100 nm, the light emitted from the light emitting layer 14 is absorbed by the transparent conductive layer 40, and the luminance of the light emitting element 1 may be reduced.
  • the thickness of the transparent conductive layer 40 is smaller than 30 nm, the electrical connectivity between the transparent conductive layer 40 and the semiconductor laminate 10 is reduced, and the contact resistance between the transparent conductive layer 40 and the semiconductor laminate 10 is increased. It will Therefore, the thickness of the transparent conductive layer 40 is preferably 30 nm or more and 100 nm or less.
  • a current blocking layer 50 for suppressing current flowing between the upper electrode 60 and the lower electrode 70 is provided on the light reflecting layer 30.
  • the material of the current blocking layer 50 is an insulator such as SiO 2 , Si 3 N 4 , Al 2 O 3 or the like.
  • the refractive index of the current blocking layer 50 is lower than the refractive index of the semiconductor stack 10.
  • the thickness of the current blocking layer 50 is 100 nm or less.
  • the thickness of the current blocking layer 50 is desirably 100 nm or less.
  • the current blocking layer 50 is selectively opened by the slits 50 h.
  • the transparent conductive layer 40 is connected to the contact layer 11 through the slit 50 h. That is, the upper electrode 60 and the lower electrode 70 are electrically connected via the slit 50 h.
  • the position and planar dimensions of the slit 50 h are standardized according to the required performance of the light emitting element.
  • the slits 50 h may have a shape communicated as illustrated in FIG. 2, or may have a partially disconnected shape.
  • a slit 50 h having a relatively short length (longitudinal length) is disposed along the second upper electrode portion 62 around the second upper electrode portion 62.
  • the upper electrode 60 is provided on the semiconductor laminate 10 on the first main surface side of the light emitting layer 14.
  • the upper electrode 60 has a first upper electrode portion 61 and at least one second upper electrode portion 62 extended from the first upper electrode portion 61.
  • the planar shape of the first upper electrode portion 61 is, for example, circular.
  • the first upper electrode portion 61 is a pad electrode connected to a connection terminal outside the light emitting element 1.
  • the second upper electrode portion 62 is a thin electrode.
  • the second upper electrode portion 62 is an extraction electrode.
  • the second upper electrode portion 62 diffuses the current (electron current) supplied to the first upper electrode portion 61 from the center of the current diffusion layer 16 to the end of the current diffusion layer 16.
  • the first upper electrode portion 61 is provided directly on the semiconductor stack 10.
  • the first upper electrode portion 61 and the semiconductor laminate 10 are directly connected.
  • a Schottky barrier is formed between the first upper electrode portion 61 and the current diffusion layer 16. Since the Schottky barrier is formed, the first upper electrode portion 61 and the semiconductor stack 10 do not have an electrical connection, or between the first upper electrode portion 61 and the semiconductor stack 10
  • the current flowing through the second upper electrode portion 62 is smaller than the current flowing between the second upper electrode portion 62 and the semiconductor stack 10.
  • a contact layer 63 is interposed between the second upper electrode portion 62 and the semiconductor stack 10.
  • the second upper electrode portion 62 and the semiconductor stack 10 have an electrical connection.
  • the material of the contact layer 63 is, for example, GaAs, GaAlAs, or the like.
  • the contact layer 63 is a first contact layer
  • the contact layer 11 is a second contact layer
  • the contact layer 17 is a third contact layer.
  • At least one slit 50 h is provided around the second upper electrode portion 62.
  • the slit 50 h is not provided immediately below the upper electrode 60.
  • the planar shape of the semiconductor stack 10 may be polygonal or circular.
  • FIG. 2 exemplifies a semiconductor laminate 10 having a square planar shape.
  • the second upper electrode portion 62 is connected to a first electrode portion 62a extended substantially perpendicularly from the first upper electrode portion 61 toward the outer periphery of the plane of the semiconductor stack 10, and to the first electrode portion 62a.
  • a second electrode portion 62 b extending substantially in parallel to the outer periphery of the plane of the semiconductor stack 10.
  • the second upper electrode portion 62 includes a first electrode portion 62 a extending substantially perpendicularly to the side 10 s of the polygon from the first upper electrode portion 61, and a first electrode portion 62 a. And a second electrode portion 62b extended substantially parallel to the side 10s. The end of the second electrode portion 62 b extends to the four corners of the current diffusion layer 16.
  • the slits 50 h are selectively provided around the second electrode portion 62 b.
  • a distance d1 between the second electrode portion 62b and the slit 50h is 10 ⁇ m (micron meter) or more as viewed in a direction perpendicular to the first main surface of the light emitting layer 14.
  • the distance d1 is a distance between the end of the second electrode portion 62b and the end of the slit 50h, which face each other when viewed in the direction perpendicular to the first main surface of the light emitting layer 14. If the distance d1 is smaller than 10 ⁇ m, the light emitted from the upper side of the slit 50h is blocked by the second upper electrode portion 62, and the luminance of the light emitting element 1 may be reduced. Therefore, the distance d1 is preferably 10 ⁇ m or more.
  • the area of a square whose one side is the width of the slit 50 h is 1000 ( ⁇ m) 2 or less. If this area is larger than 1000 ( ⁇ m) 2 , the current density flowing through the slit 50 h is reduced. Therefore, the luminance of the light emitting element 1 may be reduced. Therefore, it is desirable that the above-mentioned area is 1000 ( ⁇ m) 2 or less.
  • the total area A (cm 2 ) of the transparent conductive layer 40 in contact with the semiconductor laminate 10 through the slits 50 h is the semiconductor laminate 10 as viewed in the direction perpendicular to the first main surface of the light emitting layer 14. 5% or more and 15% or less of the area.
  • a total area A (cm 2 ) of the transparent conductive layer 40 in contact with the semiconductor laminate 10 through the slits 50 h is represented by the following equation (1).
  • the contact resistance between the transparent conductive layer 40 and the semiconductor stack 10 is ⁇ c ( ⁇ ⁇ cm 2 ), and the current value is Ic (A) over the total area A.
  • the voltage between the contact layer 11 and the light reflecting layer 30 is Vc (V)
  • the allowable voltage at the contact interface between the transparent conductive layer 40 and the semiconductor laminate 10 is Vmax (V).
  • Vc Ic ⁇ ( ⁇ c / A)
  • the total area A (cm 2 ) is expressed by equation (1).
  • the first light reflection layer portion 31 is made of gold (Au), silver (Ag), aluminum (Al), zinc (Zn), zirconium (Zr), silicon (Si), germanium (Ge), platinum (Pt), rhodium (Rh), nickel (Ni), palladium (Pd), copper (Cu), tin (Sn), carbon (C), magnesium (Mg), chromium (Cr), tellurium (Te), selenium (Se), titanium It contains at least one element selected from the group of (Ti), oxygen (O), hydrogen (H), tungsten (W) and molybdenum (Mo).
  • the second light reflection layer portion 32 is gold (Au) or a gold (Au) alloy, and as a gold alloy, silver (Ag), aluminum (Al), zinc (Zn), zirconium (Zr), silicon (Si), germanium (Ge), platinum (Pt), rhodium (Rh), nickel (Ni), palladium (Pd), copper (Cu), tin (Sn), carbon (C), magnesium (Mg), chromium At least one selected from the group of (Cr), tellurium (Te), selenium (Se), titanium (Ti), oxygen (O), hydrogen (H), tungsten (W) and molybdenum (Mo) is included.
  • the second light reflecting layer portion 32 may be a multilayer.
  • gold (Au), silver (Ag), aluminum (Al), zinc (Zn), zirconium (Zr), silicon (Si), germanium (Ge), platinum (Pt) are formed in each of the layers.
  • FIG. 3 is a view for explaining the effect of the light emitting element, in which (a) is a schematic sectional view of the main part of the light emitting element according to the reference example, and (b) is a schematic sectional view of the main part of the light emitting device of the first embodiment.
  • FIG. 1 In the light emitting element 100 according to the reference example shown in FIG. 3A, the above-described second upper electrode portion 62 is not provided. In the light emitting element 100, only the first upper electrode portion 61 is provided on the semiconductor stack 10 via the contact layer 63.
  • the light emitting element 100 when a voltage is applied between the first upper electrode portion 61 and the lower electrode 70, holes and electrons injected into the light emitting layer 14 are recombined, and the light emitting layer 14 It emits light of a predetermined wavelength.
  • the resistivity of the compound semiconductor constituting the semiconductor laminate 10 is relatively high.
  • the first upper electrode portion 61 is flat and the electric field is concentrated at the end of the first upper electrode portion 61.
  • the current Ic flowing between the first upper electrode portion 61 and the lower electrode 70 preferentially flows through the opening 500 h near the first upper electrode portion 61.
  • the current Ic is as shown by an arrow Ic shown in FIG.
  • the current Ic is concentrated at the opening 500 h near the first upper electrode portion 61.
  • the light emitting portion of the light emitting layer 14 may be localized and high luminance may not be obtained.
  • the upper electrode 60 includes the first upper electrode portion 61 and the second upper electrode portion 62.
  • the first upper electrode portion 61 and the semiconductor stack 10 do not have an electrical connection, and the second upper electrode portion 62 and the semiconductor stack 10 have an electrical connection.
  • a slit 50 h is provided around the second upper electrode portion 62.
  • the current Ic does not flow between the first upper electrode portion 61 and the lower electrode 70, It flows through the slit 50 h between the second upper electrode portion 62 extended in the plane of the semiconductor stack 10 and the lower electrode 70.
  • the slits 50 h are provided not directly below the second upper electrode portion 62 but around the second upper electrode portion 62. Therefore, the current Ic flowing in the light emitting element 1 is diffused as shown by an arrow Ic shown in FIG. 3 (b). Therefore, in the light emitting element 1, local current concentration like the light emitting element 100 does not easily occur. Furthermore, the current density flowing in the slit 50h is increased. Therefore, in the light emitting element 1, the high-density current Ic is efficiently dispersed, and luminance higher than that of the light emitting element 100 can be obtained.
  • FIG. 4 is a schematic cross-sectional view of the main parts for explaining the manufacturing process of the light emitting device, in which (a) is a manufacturing process including the growth process of the semiconductor laminate, and (b) is a diffusion preventing layer on the support substrate It is a manufacturing-process figure which forms a reflecting film through.
  • the current diffusion layer 16, the cladding layer 15, the light emitting layer 14, the cladding layer 13, the current diffusion layer 12, and the contact layer 11 are formed on a semiconductor substrate 80 such as GaAs.
  • a semiconductor substrate 80 such as GaAs.
  • Epitaxial growth is carried out in this order by MOCVD (Metal Organic Chemical Vapor Deposition) method.
  • MOCVD Metal Organic Chemical Vapor Deposition
  • the current blocking layer 50 in which at least one slit 50 h is selectively formed is formed on the semiconductor substrate 80.
  • the slits 50 h are formed by light photolithography.
  • the slits 50 h are selectively formed around the position of the second upper electrode portion 62 to be formed in a later step, as viewed in the direction perpendicular to the main surface of the semiconductor stack 10.
  • the transparent conductive layer 40 is formed on the current blocking layer 50.
  • the transparent conductive layer 40 and the contact layer 11 are connected via the slit 50 h.
  • the transparent conductive layer 40 may be annealed.
  • selective etching is performed on the oxide film before forming the current blocking layer 50 having the slits 50 h, and after cleaning with a chemical solution, the transparent conductive layer 40 is formed.
  • the transparent conductive layer 40 is subjected to a series of treatments for stabilizing the transparent conductive layer 40, such as heat treatment at 400 ° C. or higher, the thickness between the transparent conductive layer 40 and the semiconductor laminate 10 is An oxygen-rich intermediate layer 45 of 10 nm or less is formed.
  • the first light reflection layer portion 31 is formed on the transparent conductive layer 40.
  • the bottom surface of the slit 50 h and the surface of the current blocking layer 50 are covered with the transparent conductive layer 40 and the first light reflecting layer portion 31 having a uniform thickness. For this reason, the recessed part 31r is formed in the 1st light reflection layer part 31 on the slit 50h.
  • the metal film 22 and the metal film 23 are stacked in this order on the support substrate 20.
  • the diffusion prevention layer 21 is formed on the support substrate 20.
  • the second light reflection layer portion 32 is formed on the diffusion prevention layer 21.
  • the manufacturing process shown in FIG. 4 (a) and the manufacturing process shown in FIG. 4 (b) may be performed simultaneously, and before the manufacturing process shown in FIG. 4 (a), FIG. 4 (b)
  • the production process shown by may be advanced. After the manufacturing process shown in FIG. 4A, the manufacturing process shown in FIG. 4B may be advanced.
  • FIG. 5 is a cross-sectional schematic view of the relevant part for explaining the manufacturing process of the light emitting device, and (a) is a manufacturing process diagram for bonding the first light reflecting layer and the second light reflecting layer, (b ) Is a manufacturing process diagram for removing the semiconductor substrate.
  • the 1st light reflection layer part 31 and the 2nd light reflection layer are made to make the 1st light reflection layer part 31 and the 2nd light reflection layer part 32 oppose.
  • the part 32 is joined.
  • the light reflection layer 30 is formed.
  • the recess 31 r described above is closed with the second light reflecting layer portion 32 as a lid, and a space 31 s is formed in the light reflecting layer 30.
  • the semiconductor substrate 80 is removed from the semiconductor stack 10.
  • the semiconductor substrate 80 is removed by wet etching, for example.
  • the first upper electrode portion 61 is directly formed on the semiconductor stack 10. Furthermore, at least one second upper electrode portion 62 is formed on the semiconductor stack 10 with the contact layer 63 interposed therebetween.
  • the first upper electrode portion 61 or the second upper electrode portion 62 is selectively formed on the semiconductor stack 10 by, for example, optical photography, sputtering film formation, or the like.
  • the second upper electrode portion 62 is connected to the first upper electrode portion 61 and has a shape drawn from the first upper electrode portion 61. In addition, it does not matter before and after each step of forming the first upper electrode portion 61 and the second upper electrode portion 62.
  • FIG. 6 is a schematic cross-sectional view of main parts of a light emitting device according to a second embodiment. 6 corresponds to the XX ′ cross section of FIG.
  • the material of the first light reflecting layer portion 35 is different from the material of the first light reflecting layer portion 31 of the light emitting element 1.
  • the first light reflection layer portion 35 is silver (Ag) or a silver (Ag) alloy, and as the silver alloy, gold (Au), aluminum (Al), zinc (Zn), zirconium (Zr), silicon, etc. (Si), germanium (Ge), platinum (Pt), rhodium (Rh), nickel (Ni), palladium (Pd), copper (Cu), tin (Sn), carbon (C), magnesium (Mg), chromium At least one element selected from the group of (Cr), tellurium (Te), selenium (Se), titanium (Ti), oxygen (O), hydrogen (H), tungsten (W), molybdenum (Mo) It is done.
  • a barrier layer 36 is further provided between the first light reflecting layer portion 35 and the second light reflecting layer portion 32.
  • the barrier layer 36 contains at least one element selected from the group of nickel (Ni), platinum (Pt), and titanium (Ti).
  • a bonding layer 37 containing gold (Au) is further provided between the barrier layer 36 and the second light reflecting layer portion 32.
  • Au gold
  • the bonding layer 37 and the second light reflecting layer portion 32 are bonded to form the first light reflecting layer portion 35, the barrier layer 36, the bonding layer 37, and the second light reflecting layer portion 32.
  • a light reflection layer 30 is provided.
  • the same effect as the light emitting element 1 is exerted.
  • the material of the first light reflection layer portion 35 is made of silver (Ag) or silver (Ag) alloy, whereby the linear expansion of the semiconductor substrate 80 and the first light reflection layer portion 35 is achieved. The difference in coefficients is reduced compared to the light emitting element 1. For this reason, warpage and cracking of the semiconductor substrate 80 during the manufacturing process are suppressed.
  • the silver (Ag) film has a high reflectance even at a light wavelength of 600 nm or less, as compared to the gold (Au) film.
  • the light reflecting layer 30 of the light emitting element 2 has a higher reflectance than the light reflecting layer 30 of the light emitting element 1.
  • FIG. 7 is a schematic cross-sectional view of main parts of a light emitting device according to a third embodiment.
  • FIG. 7 corresponds to the XX ′ cross section of FIG.
  • the area of the semiconductor stack 10 is smaller than the area of the support substrate 20 when viewed in the direction perpendicular to the first main surface of the light emitting layer 14.
  • a diffusion preventing layer 21 On the supporting substrate 20, a diffusion preventing layer 21, a light reflecting layer 30, a transparent conductive layer 40, and a current blocking layer 50, which are substantially the same as the area of the supporting substrate 20, are provided.
  • the light emitting elements 3 are cut along the dicing lines 90 and singulated as shown in FIG.
  • a fracture layer may be formed in the semiconductor laminate 10. If the fractured layer is formed in the semiconductor laminate 10, the life of the light emitting device may be shortened due to the influence of the strain of the fractured layer.
  • the side surface of the semiconductor stack 10 is located inside the dicing line 90. This makes it difficult for the dicing blade to contact the semiconductor laminate 10. As a result, the fractured layer is less likely to be formed in the semiconductor laminate 10. Accordingly, the life of the light emitting element 3 is longer than that of the light emitting element 1.
  • FIG. 8 is a schematic cross-sectional view of main parts of a light emitting device according to a fourth embodiment.
  • FIG. 8 corresponds to the XX ′ cross section of FIG.
  • the current blocking layer 50 in which the slits 50 h are selectively provided is provided on the semiconductor stack 10. That is, the current blocking layer 50 is provided between the semiconductor stack 10 on the first main surface side of the light emitting layer 14 and the upper electrode 60.
  • the contact layer 17 is provided on the current diffusion layer 16.
  • a current blocking layer 50 having a slit 50 h is provided on the contact layer 17.
  • a transparent conductive layer 40 is provided on the current blocking layer 50. The transparent conductive layer 40 and the contact layer 17 are electrically connected via the slits 50 h.
  • An insulating layer 65 is interposed between the first upper electrode portion 61 of the upper electrode 60 and the transparent conductive layer 40. Therefore, there is no electrical connection between the first upper electrode portion 61 and the transparent conductive layer 40.
  • the second upper electrode portion 62 of the upper electrode 60 is in contact with the transparent conductive layer 40. Therefore, the second upper electrode portion 61 and the transparent conductive layer 40 have an electrical connection.
  • the second light reflecting layer portion 32 and the first light reflecting layer portion 38 are in contact with each other.
  • a transparent conductive layer 41 is interposed between the first light reflection layer portion 38 and the semiconductor laminate 10.
  • An intermediate layer 46 having the same component as the intermediate layer 45 is interposed between the transparent conductive layer 41 and the contact layer 11.
  • the current Ic does not flow between the first upper electrode portion 61 and the lower electrode 70.
  • the current flows between the second upper electrode portion 62 extended in the plane of the semiconductor stack 10 and the lower electrode 70 through the slit 50 h.
  • the slits 50 h are provided not directly below the second upper electrode portion 62 but around the second upper electrode portion 62. Therefore, the current Ic flowing in the light emitting element 4 is diffused as indicated by an arrow Ic. Therefore, in the light emitting element 4, local current concentration as in the light emitting element 100 does not easily occur. Furthermore, the current density flowing in the slit 50h is increased. Therefore, in the light emitting element 4, the high-density current Ic is efficiently dispersed, and luminance higher than that of the light emitting element 100 can be obtained.
  • an insulating layer may be interposed between the first upper electrode portion 61 and the semiconductor stack 10.
  • the elements included in each of the specific examples described above and their arrangements, materials, conditions, shapes, sizes, and the like are not limited to those illustrated, and can be changed as appropriate.
  • a structure in which the support substrate 20 is removed is also included in the light emitting elements 1 to 4.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

　実施形態によれば、発光素子は、発光層を含む半導体積層体と、半導体積層体の上で、半導体積層体に直接的に接続された第１上部電極と、半導体積層体の上で、半導体積層体に第１コンタクト層を介して接続され、第１上部電極から延出された、少なくとも１つの第２上部電極と、半導体積層体の下に設けられた下部電極と、を備える。発光素子は、半導体積層体と、下部電極と、の間に設けられ、発光層から発せられる光を透過する透明導電層と、透明導電層と、下部電極と、の間に設けられた光反射層と、半導体積層体と、透明導電層と、の間および半導体積層体と、第１上部電極および第２上部電極と、の間の少なくともいずれかに設けられ、発光層の主面に対して垂直な方向からみて少なくとも１つのスリットが選択的に設けられた電流阻止層と、を備える。

Description

発光素子およびその製造方法
　本発明の実施形態は、発光素子およびその製造方法に関する。
　発光素子、例えば、ＬＥＤ（Light Emitting Diode）素子では、金属膜が反射材として作用することがある。反射材の特性は、ＬＥＤ素子の特性に大きく影響を及ぼす。金属膜としては、半導体層との電気的接続を確保するため、例えば、ｐ形半導体層であれば亜鉛（Ｚｎ）を含む金（Ａｕ）合金、ｎ形半導体層であればゲルマニウム（Ｇｅ）を含むＡｕ合金が用いられている。しかし、Ａｕ合金と、半導体層との電気的接続を確保するために熱処理を施すと、半導体層と金属との間で合金層が形成される。この合金層は、光を吸収し、反射率を低下させる要因になっていた。これを回避するために、酸化インジウム錫（ＩＴＯ）などの透明電極を、Ａｕ合金と半導体層との間に介在させ、合金層を生成させない方策も考えられる。
　一方、ＬＥＤの上部電極であるパッド電極は、活性層で発光した光を遮るため、なるべくパッド電極の下には電流を流さないことが望ましい。その方策としては、例えば、上部電極の下において、上下電極間に流れる電流を遮断するブロック層を設ける方策、上部電極の下において、電流接続箇所を制約する下部狭窄層を設ける方策がある。但し、ＬＥＤ素子のさらなる輝度向上のためには、これらの方策について改善の余地がある。
特表２００５－５１３７８７号公報
　本発明が解決しようとする課題は、高輝度の発光素子およびその製造方法を提供することである。
　実施形態の発光素子は、発光層を含む半導体積層体と、前記半導体積層体の上で、前記半導体積層体に直接的に接続された第１上部電極と、前記半導体積層体の上で、前記半導体積層体に第１コンタクト層を介して接続され、前記第１上部電極から延出された、少なくとも１つの第２上部電極と、前記半導体積層体の下に設けられた下部電極と、を備える。発光素子は、前記半導体積層体と、前記下部電極と、の間に設けられ、前記発光層から発せられる光を透過する透明導電層と、前記透明導電層と、前記下部電極と、の間に設けられた光反射層と、前記半導体積層体と、前記透明導電層と、の間および前記半導体積層体と、前記第１上部電極および第２上部電極と、の間の少なくともいずれかに設けられ、前記発光層の主面に対して垂直な方向からみて少なくとも１つのスリットが選択的に設けられた電流阻止層と、を備える。
　実施形態の発光素子の製造方法は、半導体基板の上に、発光層を含む半導体積層体を形成する工程と、前記半導体積層体の上に、少なくとも１つのスリットが選択的に形成された電流阻止層を形成する工程と、前記電流阻止層の上に、透明導電層を形成する工程と、前記透明導電層の上に、第１光反射層部を形成する工程と、支持基板の上に設けられた第２光反射層部を前記第１光反射層部に接合する工程と、前記半導体積層体から前記半導体基板を除去する工程と、前記半導体積層体の上に、第１上部電極を直接的に形成し、さらに、第１コンタクト層を介して前記第１上部電極に接続する第２上部電極を少なくとも１つ形成する工程と、を備える。前記発光層の主面に対して垂直な方向からみて、前記スリットを、前記第２上部電極の周辺の前記電流阻止層に選択的に形成する。
第１実施形態に係る発光素子の要部断面模式図である。 第１実施形態に係る発光素子の要部平面模式図である。 発光素子の作用効果を説明する図であり、（ａ）は、参考例に係る発光素子の要部断面模式図、（ｂ）は、第１実施形態の発光素子の要部断面模式図である。 発光素子の製造過程を説明する要部断面模式図であり、（ａ）は、半導体積層体の成長過程を含む製造過程図、（ｂ）は、支持基板の上に拡散防止層を介して反射膜を形成する製造過程図である。 発光素子の製造過程を説明する要部断面模式図であり、（ａ）は、第１光反射層部と、第２光反射層部と、を接合する製造過程図、（ｂ）は、半導体基板を除去する製造過程図である。 第２実施形態に係る発光素子の要部断面模式図である。 第３実施形態に係る発光素子の要部断面模式図である。 第４実施形態に係る発光素子の要部断面模式図である。
　以下、図面を参照しつつ、実施形態について説明する。以下の説明では、同一の部材には同一の符号を付し、一度説明した部材については適宜その説明を省略する。　
　（第１実施形態）　
　図１は、第１実施形態に係る発光素子の要部断面模式図である。　
　図２は、第１実施形態に係る発光素子の要部平面模式図である。　
　図１には、図２のＸ－Ｘ’断面が示されている。
　第１実施形態に係る発光素子１は、上下電極構造を有する薄膜型ＬＥＤ素子である。　
　発光素子１は、半導体積層体１０と、支持基板２０と、光反射層３０と、透明導電層４０と、電流阻止層５０と、上部電極６０と、下部電極７０と、を備える。半導体積層体１０は、発光層（活性層）１４を含んでいる。
　発光層１４は、層状に形成され、上面である第１主面と、下面である第２主面と、を有する。本明細書では、第１主面側を上側、第２主面側を下側とする。上部電極６０は、第１主面側の半導体積層体１０の上に設けられている。下部電極７０は、第２主面側の半導体積層体１０の下に設けられている。透明導電層４０は、第２主面側の半導体積層体１０と、下部電極７０と、の間に設けられている。透明導電層４０は、発光層１４から発せられる光を透過する層である。光反射層３０は、透明導電層４０と、下部電極７０と、の間に設けられている。電流阻止層５０は、第２主面側の半導体積層体１０と、透明導電層４０と、の間に設けられている。
　半導体積層体１０においては、支持基板２０側から上部電極６０側に、ｐ形のコンタクト層１１、ｐ形の電流拡散層１２、ｐ形のクラッド層１３、発光層１４、ｎ形のクラッド層１５、ｎ形の電流拡散層１６がこの順に積層されている。発光層１４の主面については、上部電極６０側を第１主面、下部電極７０側を第２主面とする。発光層１４内で、正孔と電子とが再結合すると、発光層１４は、所定の波長の光を発する。例えば、発光層１４は、赤色の光を発する。なお、上記の例示では、支持基板２０側から上部電極６０側に、ｐ形の半導体層、ｎ形の半導体層の順に半導体層を積層したが、実施形態は、この順序に限られない。例えば、発光層１４の下側にｎ形の半導体層が設けられ、発光層１４の上側にｐ形の半導体層が設けられた半導体積層体であってもよい。
　コンタクト層１１の主成分は、ＧａＡｓ、ＧａＡｌＡｓ、ＧａＰ等である。電流拡散層１２、クラッド層１３、発光層１４、クラッド層１５、および電流拡散層１６の主成分は、ＩｎＧａＡｌＰである。本明細書において、四元の「ＩｎＧａＡｌＰ」とは、Ｉｎｘ（ＧａｙＡｌ１－ｙ）１－ｘＰ（ただし、０≦ｘ≦１、０≦ｙ≦１）なる組成式で表される材料である。各半導体層の材質には、ｐ形不純物またはｎ形不純物が添加されたものも含むものとする。
　支持基板２０は、導電性基板である。支持基板２０の材質は、ケイ素（Ｓｉ）、ゲルマニウム（Ｇｅ）等の半導体もしくはアルミニウム（Ａｌ）、銅（Ｃｕ）等の金属である。支持基板２０の上には、拡散防止層２１が設けられている。拡散防止層２１は、支持基板２０側から上部電極６０側に、チタン（Ｔｉ）等の金属膜２２、白金（Ｐｔ）等の金属膜２３がこの順に積層された層である。拡散防止層２１は、光反射層３０の成分が支持基板２０に拡散するのを抑制し、または支持基板２０の成分が光反射層３０に拡散するのを抑制するバリア層である。拡散防止層２１を光反射層３０と、支持基板２０と、の間に設けることによって、光反射層３０の反射率が確保される。
　拡散防止層２１の上には、光反射層３０が設けられている。光反射層３０は、半導体積層体１０側の第１光反射層部３１と、支持基板２０側の第２光反射層部３２と、を接合した層である。第１光反射層部３１には、選択的に空間３１ｓが設けられている。空間３１ｓは、後述するスリット５０ｈの下に位置している。光反射層３０は、金属や金属の化合物からなる。スリット５０ｈについては、溝、または隙間と称してもよい。
　光反射層３０の上には、発光層１４から発せられる光を透過する透明導電層４０が設けられている。透明導電層４０は、半導体積層体１０を構成する各層よりも高い導電率と光透過率を有する。透明導電層４０の材質は、例えば、酸化インジウム錫（Indium Tin Oxide：ＩＴＯ）である。透明導電層４０は、光反射層３０と、半導体積層体１０と、の間に設けられている。透明導電層４０においては、透明導電層４０が半導体積層体１０と接する面において、酸素（Ｏ）、炭素（Ｃ）のうち少なくともいずれかを含有させた中間層（中間膜）４５を設けてもよく、この中間層４５は、たとえば二酸化ケイ素（ＳｉＯ２）であってもよい。
　中間層４５は、半導体積層体１０と透明導電層４０との間に設けられている。　
　この中間層４５の存在により、半導体層と透明導電層４０との各構成元素が互いに混ざり難くなる。このため、半導体層側に従来のオーミック接合のような合金層（組成混合層）が生成し難くなる。仮に、この合金層が存在すると、この合金層が光吸収層となって、発光素子の輝度を低下してしまう。発光素子１では、この合金層が形成し難くなるため、輝度が向上する。
　さらに、後述する電流阻止層５０およびスリット５０ｈを介したオーミック接合部の下の反射金属による反射率は同等である。あるいは、スリット５０ｈにおいて、絶縁体がない分、発光素子１の反射率は高くなる。ひいては、発光素子１においては、より安定で良好なオーミックコンタクト密着性が得られる。その結果、半導体層と透明導電層４０との剥がれがなく、素子電圧が安定する。
　発光層１４から発せられる光の波長において、透明導電層４０の屈折率は、半導体積層体１０の屈折率よりも低い。透明導電層４０の厚みは、３０ｎｍ（ナノメートル）以上、１００ｎｍ以下である。透明導電層４０の厚みが１００ｎｍより大きくなると、発光層１４から発せられる光が透明導電層４０によって吸収されてしまい、発光素子１の輝度が低下するおそれがある。透明導電層４０の厚みが３０ｎｍより小さくなると、透明導電層４０と、半導体積層体１０と、の電気的接続性が薄れ、透明導電層４０と、半導体積層体１０と、の接触抵抗が高くなってしまう。従って、透明導電層４０の厚みは、３０ｎｍ以上、１００ｎｍ以下であることが望ましい。
　光反射層３０の上には、上部電極６０と、下部電極７０と、の間に流れる電流を抑制するする電流阻止層５０が設けられている。電流阻止層５０の材質は、ＳｉＯ２、Ｓｉ３Ｎ４、Ａｌ２Ｏ３等の絶縁体である。発光層１４から発せられる光の波長において、電流阻止層５０の屈折率は、半導体積層体１０の屈折率よりも低い。
　電流阻止層５０の厚みは、１００ｎｍ以下である。電流阻止層５０の厚みが１００ｎｍより大きくなると、発光層１４から発せられる光が電流阻止層５０によって吸収されてしまい、発光素子１の輝度が低下するおそれがある。従って、電流阻止層５０の厚みは、１００ｎｍ以下であることが望ましい。
　電流阻止層５０は、スリット５０ｈよって選択的に開口されている。これにより、透明導電層４０はスリット５０ｈを介して、コンタクト層１１に接続されている。すなわち、スリット５０ｈを介して、上部電極６０と、下部電極７０と、の電気的接続がなされている。スリット５０ｈの位置、平面寸法は、要求される発光素子の性能に応じて規格化される。発光層１４の第１主面に対して垂直な方向からみたとき、スリット５０ｈは、図２に例示されるごとく連通した形状であってもよく、あるいは部分的に途切れた形状でもよい。部分的に途切れた場合は、例えば、比較的短い長さ（長手方向の長さ）のスリット５０ｈが第２上部電極部６２に沿って、第２上部電極部６２の周辺に配置される。この場合は、スリット５０ｈは複数個になる。
　上部電極６０は、発光層１４の第１主面側の半導体積層体１０の上に設けられている。上部電極６０は、第１上部電極部６１と、第１上部電極部６１から延出された、少なくとも１つの第２上部電極部６２と、を有する。第１上部電極部６１の平面形状は、例えば、円形である。第１上部電極部６１は、発光素子１外の接続端子に接続されるパッド電極である。第２上部電極部６２は、細い電極である。第２上部電極部６２は、引き出し電極である。第２上部電極部６２は、第１上部電極部６１に投入された電流（電子電流）を電流拡散層１６の中心から電流拡散層１６の端まで拡散させる。
　第１上部電極部６１は、半導体積層体１０上に直接的に設けられている。第１上部電極部６１と、半導体積層体１０と、は直接的に接続されている。第１上部電極部６１と、電流拡散層１６と、の間には、ショットキーバリアが形成されている。ショットキーバリアが形成されるために、第１上部電極部６１と、半導体積層体１０と、は、電気的接続がなく、あるいは、第１上部電極部６１と、半導体積層体１０と、の間に流れる電流は、第２上部電極部６２と、半導体積層体１０と、の間に流れる電流よりも小さくなる。
　一方、第２上部電極部６２と、半導体積層体１０と、の間には、コンタクト層６３が介在している。第２上部電極部６２と、半導体積層体１０と、は、電気的接続がある。コンタクト層６３の材質は、例えば、ＧａＡｓ、ＧａＡｌＡｓ等である。　
　なお、本明細書では、コンタクト層６３を第１コンタクト層、コンタクト層１１を第２コンタクト層、コンタクト層１７を第３コンタクト層とする。
　発光層１４の第１主面に対して垂直な方向から発光素子１をみた場合（図２参照）、スリット５０ｈは、第２上部電極部６２の周辺に、少なくとも１つ設けられている。スリット５０ｈは、上部電極６０の直下には設けられていない。
　また、半導体積層体１０の平面形状は、多角形でもよく円形でもよい。例えば、図２には、平面形状が四角形の半導体積層体１０が例示されている。第２上部電極部６２は、第１上部電極部６１から半導体積層体１０の平面の外周部に向かって略垂直に延出された第１電極部６２ａと、第１電極部６２ａに接続され、半導体積層体１０の平面の外周に対し略平行に延在する第２電極部６２ｂと、を有する。
　例えば、図２の例示では、第２上部電極部６２は、第１上部電極部６１から、多角形の辺１０ｓに対し略垂直に延出された第１電極部６２ａと、第１電極部６２ａに接続され、辺１０ｓに対し略平行に延出された第２電極部６２ｂと、を有する。第２電極部６２ｂの末端は、電流拡散層１６の四隅にまで延在している。スリット５０ｈは、第２電極部６２ｂの周辺に、選択的に設けられている。
　発光層１４の第１主面に対して垂直な方向からみて、第２電極部６２ｂと、スリット５０ｈと、の間の距離ｄ１は、１０μｍ（ミクロンメートル）以上である。距離ｄ１は、発光層１４の第１主面に対して垂直な方向からみて、互いに対向する、第２電極部６２ｂの端と、スリット５０ｈの端と、の間の距離である。距離ｄ１が１０μｍより小さくなると、スリット５０ｈの上方から発せられる光が第２上部電極部６２によって遮蔽され、発光素子１の輝度が低下するおそれがある。従って、距離ｄ１は、１０μｍ以上であることが望ましい。
　また、発光層１４の第１主面に対して垂直な方向からみて、スリット５０ｈの幅の長さを一辺とする四角の面積は、１０００（μｍ）２以下である。この面積が１０００（μｍ）２より大きくなると、スリット５０ｈを介して流れる電流密度が減少してしまう。このため、発光素子１の輝度が低下するおそれがある。従って、上述した面積は、１０００（μｍ）２以下であることが望ましい。
　また、透明導電層４０がスリット５０ｈを介して半導体積層体１０と接する総面積Ａ（ｃｍ２）は、発光層１４の第１主面に対して垂直な方向からみたときの半導体積層体１０の面積の５％以上、１５％以下である。
　また、透明導電層４０がスリット５０ｈを介して半導体積層体１０と接する総面積Ａ（ｃｍ２）は、以下の（１）式で表される。　
　例えば、透明導電層４０と、半導体積層体１０と、の接触抵抗をρｃ（Ω・ｃｍ２）とし、総面積Ａを介して電流値を、Ｉｃ（Ａ）とする。また、コンタクト層１１と、光反射層３０と、の間の電圧を、Ｖｃ（Ｖ）とし、透明導電層４０と、半導体積層体１０と、の接触界面における許容電圧を、Ｖmax（Ｖ）とする。この場合、Ｖｃ＝Ｉｃ×（ρｃ／Ａ）、Ｖmax＞Ｖｃであり、総面積Ａ（ｃｍ２）は、（１）式により表される。
　
　Ａ＞Ｉｃ×ρｃ／Ｖmax　・・・（１）式　
　
　第１光反射層部３１は、金（Ａｕ）、銀（Ａｇ）、アルミニウム（Ａｌ）、亜鉛（Ｚｎ）、ジルコニウム（Ｚｒ）、ケイ素（Ｓｉ）、ゲルマニウム（Ｇｅ）、白金（Ｐｔ）、ロジウム（Ｒｈ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、銅（Ｃｕ）、錫（Ｓｎ）、炭素（Ｃ）、マグネシウム（Ｍｇ）、クロム（Ｃｒ）、テルル（Ｔｅ）、セレン（Ｓｅ）、チタン（Ｔｉ）、酸素（Ｏ）、水素（Ｈ）、タングステン（Ｗ）、モリブデン（Ｍｏ）の群から選択される少なくとも１つの元素を含む。
　また、第２光反射層部３２は、金（Ａｕ）もしくは金（Ａｕ）合金であり、金合金には、銀（Ａｇ）、アルミニウム（Ａｌ）、亜鉛（Ｚｎ）、ジルコニウム（Ｚｒ）、ケイ素（Ｓｉ）、ゲルマニウム（Ｇｅ）、白金（Ｐｔ）、ロジウム（Ｒｈ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、銅（Ｃｕ）、錫（Ｓｎ）、炭素（Ｃ）、マグネシウム（Ｍｇ）、クロム（Ｃｒ）、テルル（Ｔｅ）、セレン（Ｓｅ）、チタン（Ｔｉ）、酸素（Ｏ）、水素（Ｈ）、タングステン（Ｗ）、モリブデン（Ｍｏ）の群から選択される少なくとも１つが含まれる。
　また、第２光反射層部３２は、多層であってもよい。この場合、多層のそれぞれの層には、金（Ａｕ）、銀（Ａｇ）、アルミニウム（Ａｌ）、亜鉛（Ｚｎ）、ジルコニウム（Ｚｒ）、ケイ素（Ｓｉ）、ゲルマニウム（Ｇｅ）、白金（Ｐｔ）、ロジウム（Ｒｈ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、銅（Ｃｕ）、錫（Ｓｎ）、炭素（Ｃ）、マグネシウム（Ｍｇ）、クロム（Ｃｒ）、テルル（Ｔｅ）、セレン（Ｓｅ）、チタン（Ｔｉ）、酸素（Ｏ）、水素（Ｈ）、タングステン（Ｗ）、モリブデン（Ｍｏ）の群から選択される少なくとも１つの元素が含まれる。
　光反射層３０の耐熱性、耐薬品性を向上させるには、光反射層３０の材質として、上述した合金を用いることが望ましい。
　次に、発光素子１の効果について説明する。　
　発光素子１の効果を説明する前に、参考例に係る発光素子１００の作用について説明する。
　図３は、発光素子の効果を説明する図であり、（ａ）は、参考例に係る発光素子の要部断面模式図、（ｂ）は、第１実施形態の発光素子の要部断面模式図である。　
　図３（ａ）に示す参考例に係る発光素子１００においては、上述した第２上部電極部６２が設けられていない。発光素子１００においては、半導体積層体１０の上に、コンタクト層６３を介して、第１上部電極部６１のみが設けられている。
　発光素子１００において、第１上部電極部６１と、下部電極７０と、の間に、電圧を印加すると、発光層１４内に注入された正孔と電子とが再結合し、発光層１４は、所定の波長の光を発する。
　しかし、半導体積層体１０を構成する化合物半導体の抵抗率は比較的高い。さらに、第１上部電極部６１は、平板状であり、電界が第１上部電極部６１の端に集中してしまう。このため、第１上部電極部６１と、下部電極７０と、の間に流れる電流Ｉｃは、優先的に第１上部電極部６１近傍の開口部５００ｈを介して流れてしまう。例えば、電流Ｉｃは、図３（ａ）に示す矢印Ｉｃのようになる。
　電流Ｉｃは、第１上部電極部６１近傍の開口部５００ｈに集中している。その結果、発光素子１００においては、発光層１４の発光部分が局所的になり、高い輝度が得られない可能性がある。
　これに対し、発光素子１においては、上部電極６０は、第１上部電極部６１と、第２上部電極部６２と、を有する。第１上部電極部６１と、半導体積層体１０と、は、電気的接続がなく、第２上部電極部６２と、半導体積層体１０と、は、電気的接続がある。さらに、発光素子１を上からみた場合、第２上部電極部６２の周辺に、スリット５０ｈが設けられている。
　発光素子１において、第１上部電極部６１と、下部電極７０と、の間に、電圧を印加すると、電流Ｉｃは、第１上部電極部６１と、下部電極７０と、の間では流れず、半導体積層体１０の平面内に延在させた第２上部電極部６２と、下部電極７０と、の間でスリット５０ｈを介して流れる。
　スリット５０ｈは、第２上部電極部６２の直下にはなく、第２上部電極部６２の周辺に設けられている。このため、発光素子１内に流れる電流Ｉｃは、図３（ｂ）に示す矢印Ｉｃのように拡散する。従って、発光素子１においては、発光素子１００のような局所的な電流集中が起き難くなる。さらに、スリット５０ｈ内を流れる電流密度が増加する。従って、発光素子１においては、高密度の電流Ｉｃが効率よく分散されて、発光素子１００よりも高い輝度が得られる。
　次に、発光素子１の製造方法について説明する。　
　図４は、発光素子の製造過程を説明する要部断面模式図であり、（ａ）は、半導体積層体の成長過程を含む製造過程図、（ｂ）は、支持基板の上に拡散防止層を介して反射膜を形成する製造過程図である。
　まず、図４（ａ）に示すように、ＧａＡｓ等の半導体基板８０の上に、電流拡散層１６、クラッド層１５、発光層１４、クラッド層１３、電流拡散層１２、およびコンタクト層１１を、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法によって、およそこの順にエピタキシャル成長させる。これにより、半導体基板８０の上に、発光層１４を含む半導体積層体１０が形成される。
　続いて、半導体基板８０の上に、少なくとも１つのスリット５０ｈが選択的に形成された電流阻止層５０を形成する。スリット５０ｈは、光フォトリソグラフィによって形成される。スリット５０ｈは、半導体積層体１０の主面に対して垂直な方向からみて、後工程で形成される第２上部電極部６２の位置の周辺に選択的に形成される。
　続いて、電流阻止層５０の上に、透明導電層４０を形成する。透明導電層４０と、コンタクト層１１と、は、スリット５０ｈを介して接続される。透明導電層４０の導電率を上昇させるために、透明導電層４０にアニール処理を施してもよい。　
　ここで、スリット５０ｈを有する電流阻止層５０を形成する前の酸化膜に選択的なエッチング加工を施し、薬液で洗浄した後、透明導電層４０を形成する。さらに、透明導電層４０に、４００℃以上の熱処理を施す等、透明導電層４０を安定化させるための一連の処理を施すと、透明導電層４０と半導体積層体１０との間に、厚みが１０ｎｍ以下の酸素リッチな中間層４５が形成される。
　続いて、透明導電層４０の上に、第１光反射層部３１を形成する。スリット５０ｈの底面および電流阻止層５０の表面は、均一な厚みの透明導電層４０および第１光反射層部３１によって被覆される。このため、スリット５０ｈの上の第１光反射層部３１には、凹部３１ｒが形成される。
　一方、図４（ｂ）に示すように、支持基板２０の上に、金属膜２２、金属膜２３を、この順に積層する。これにより、支持基板２０の上に、拡散防止層２１が形成される。さらに、拡散防止層２１の上に、第２光反射層部３２を形成する。　
　なお、図４（ａ）で示す製造過程と、図４（ｂ）で示す製造過程と、は同時に進行させてもよく、図４（ａ）で示す製造過程の前に、図４（ｂ）で示す製造過程を進行させてもよい。また、図４（ａ）で示す製造過程の後に、図４（ｂ）で示す製造過程を進行させてもよい。
　図５は、発光素子の製造過程を説明する要部断面模式図であり、（ａ）は、第１光反射層部と、第２光反射層部と、を接合する製造過程図、（ｂ）は、半導体基板を除去する製造過程図である。
　次に、図５（ａ）に示すように、第１光反射層部３１と、第２光反射層部３２と、を対向させて、第１光反射層部３１と、第２光反射層部３２と、を接合する。これにより、光反射層３０が形成される。上述した凹部３１ｒは、第２光反射層部３２が蓋となって塞がれ、光反射層３０内に空間３１ｓが形成される。
　次に、図５（ｂ）に示すように、半導体積層体１０から半導体基板８０を除去する。半導体基板８０は、例えば、湿式エッチングにより除去される。
　そして、この後は、図１に示すように、半導体積層体１０の上に、第１上部電極部６１を直接的に形成する。さらに、半導体積層体１０上に、コンタクト層６３を介して、第２上部電極部６２を少なくとも１つ形成する。第１上部電極部６１または第２上部電極部６２は、例えば、光フォトグラフィ、スパッタリング成膜等によって半導体積層体１０上に選択的に形成される。第２上部電極部６２は、第１上部電極部６１に接続され、第１上部電極部６１から引き出された形状になる。なお、第１上部電極部６１と、第２上部電極部６２と、を形成するそれぞれの工程の前後は問わない。
　（第２実施形態）　
　図６は、第２実施形態に係る発光素子の要部断面模式図である。　
　図６は、図２のＸ－Ｘ’断面に対応している。　
　第２実施形態に係る発光素子２においては、第１光反射層部３５の材料が発光素子１の第１光反射層部３１の材料とは異なっている。
　例えば、第１光反射層部３５は、銀（Ａｇ）もしくは銀（Ａｇ）合金であり、銀合金には、金（Ａｕ）、アルミニウム（Ａｌ）、亜鉛（Ｚｎ）、ジルコニウム（Ｚｒ）、ケイ素（Ｓｉ）、ゲルマニウム（Ｇｅ）、白金（Ｐｔ）、ロジウム（Ｒｈ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、銅（Ｃｕ）、錫（Ｓｎ）、炭素（Ｃ）、マグネシウム（Ｍｇ）、クロム（Ｃｒ）、テルル（Ｔｅ）、セレン（Ｓｅ）、チタン（Ｔｉ）、酸素（Ｏ）、水素（Ｈ）、タングステン（Ｗ）、モリブデン（Ｍｏ）の群から選択される少なくとも１つの元素が含まれている。
　発光素子２においては、第１光反射層部３５と、第２光反射層部３２と、の間に、バリア層３６がさらに設けられている。バリア層３６には、ニッケル（Ｎｉ）、白金（Ｐｔ）、チタン（Ｔｉ）の群から選択される少なくとも１つの元素が含まれている。　
　発光素子２においては、バリア層３６と、第２光反射層部３２と、の間に金（Ａｕ）を含む接合層３７がさらに設けられている。　
　発光素子２においては、接合層３７と、第２光反射層部３２と、が接合されて、第１光反射層部３５、バリア層３６、接合層３７、および第２光反射層部３２を有する光反射層３０が設けられている。
　発光素子２においても、発光素子１と同様の効果を奏する。　
　さらに、発光素子２においては、第１光反射層部３５の材質を銀（Ａｇ）もしくは銀（Ａｇ）合金にしたことにより、半導体基板８０と、第１光反射層部３５と、の線膨張係数の差が発光素子１に比べ縮まる。このため、製造プロセス中の半導体基板８０の反り、割れが抑制される。
　また、金（Ａｕ）被膜に比べ、銀（Ａｇ）被膜は、光波長が６００ｎｍ以下でも高い反射率を有する。これにより、発光層１４が赤色よりも短波長側の光を発光する場合でも、発光素子２の光反射層３０は、発光素子１の光反射層３０に比べ、高い反射率を有する。
　（第３実施形態）　
　図７は、第３実施形態に係る発光素子の要部断面模式図である。　
　図７は、図２のＸ－Ｘ’断面に対応している。　
　第３実施形態に係る発光素子３においては、発光層１４の第１主面に対して垂直な方向からみて、半導体積層体１０の面積は、支持基板２０の面積よりも小さくなっている。　
　支持基板２０の上には、支持基板２０の面積と略等しい拡散防止層２１、光反射層３０、透明導電層４０、および電流阻止層５０が設けられている。
　発光素子３は、ダイシングライン９０に沿って切断され、図７に示すように個片化される。ダイシングの際、ダイシング刃が半導体積層体１０に接触すると、半導体積層体１０内に破砕層が形成される可能性がある。仮に、破砕層が半導体積層体１０内に形成されると、破砕層のひずみの影響によって、発光素子の寿命が短くなる可能性がある。
　発光素子３においては、ダイシングライン９０よりも内側に、半導体積層体１０の側面が位置している。これにより、ダイシング刃が半導体積層体１０に接触し難くなる。その結果、破砕層が半導体積層体１０内に形成され難くなる。従って、発光素子３においては、発光素子１に比べて、さらに寿命が長くなる。
　（第４実施形態）　
　図８は、第４実施形態に係る発光素子の要部断面模式図である。　
　図８は、図２のＸ－Ｘ’断面に対応している。
　第４実施形態に係る発光素子４においては、スリット５０ｈが選択的に設けられた電流阻止層５０が半導体積層体１０の上に設けられている。すなわち、発光層１４の第１主面側の半導体積層体１０と、上部電極６０と、の間に、電流阻止層５０が設けられている。
　発光素子４においては、電流拡散層１６の上に、コンタクト層１７が設けられている。コンタクト層１７の上には、スリット５０ｈを有する電流阻止層５０が設けられている。電流阻止層５０の上には、透明導電層４０が設けられている。透明導電層４０と、コンタクト層１７と、は、スリット５０ｈを介して電気的接続がなされている。
　上部電極６０の第１上部電極部６１と、透明導電層４０と、の間には、絶縁層６５が介在している。従って、第１上部電極部６１と、透明導電層４０と、は、電気的接続がない。一方、上部電極６０の第２上部電極部６２は、透明導電層４０に接している。従って、第２上部電極部６１と、透明導電層４０と、は、電気的接続がある。　
　発光素子４においては、第２光反射層部３２と、第１光反射層部３８と、が接合している。第１光反射層部３８と、半導体積層体１０と、の間には、透明導電層４１が介在している。透明導電層４１と、コンタクト層１１と、の間には、中間層４５と同一成分の中間層４６が介在している。
　このような構造でも、第１上部電極部６１と、下部電極７０と、の間に、電圧を印加すると、電流Ｉｃは、第１上部電極部６１と、下部電極７０と、の間では流れず、半導体積層体１０の平面内に延在させた第２上部電極部６２と、下部電極７０と、の間でスリット５０ｈを介して流れる。
　スリット５０ｈは、第２上部電極部６２の直下にはなく、第２上部電極部６２の周辺に設けられている。このため、発光素子４内に流れる電流Ｉｃは、矢印Ｉｃのように拡散する。従って、発光素子４においては、発光素子１００のような局所的な電流集中が起き難くなる。さらに、スリット５０ｈ内を流れる電流密度が増加する。従って、発光素子４においては、高密度の電流Ｉｃが効率よく分散されて、発光素子１００よりも高い輝度が得られる。
　以上、具体例を参照しつつ実施形態について説明した。しかし、実施形態はこれらの具体例に限定されるものではない。すなわち、これら具体例に、当業者が適宜設計変更を加えたものも、実施形態の特徴を備えている限り、実施形態の範囲に包含される。例えば、第１上部電極部６１と、半導体積層体１０と、の間に絶縁層を介在させてもよい。前述した各具体例が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。例えば、支持基板２０を取り除いた構造も発光素子１～４に含まれる。
　また、前述した各実施形態が備える各要素は、技術的に可能な限りにおいて複合させることができ、これらを組み合わせたものも実施形態の特徴を含む限り実施形態の範囲に包含される。　
　その他、実施形態の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても実施形態の範囲に属するものと了解される。
　本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

Claims (20)

  1. 　発光層を含む半導体積層体と、
    　前記半導体積層体の上で、前記半導体積層体に直接的に接続された第１上部電極と、
    　前記半導体積層体の上で、前記半導体積層体に第１コンタクト層を介して接続され、前記第１上部電極から延出された、少なくとも１つの第２上部電極と、
    　前記半導体積層体の下に設けられた下部電極と、
    　前記半導体積層体と、前記下部電極と、の間に設けられ、前記発光層から発せられる光を透過する透明導電層と、
    　前記透明導電層と、前記下部電極と、の間に設けられた光反射層と、
    　前記半導体積層体と、前記透明導電層と、の間および前記半導体積層体と、前記第１上部電極および第２上部電極と、の間の少なくともいずれかに設けられ、前記発光層の主面に対して垂直な方向からみて少なくとも１つのスリットが選択的に設けられた電流阻止層と、
    　を備えたことを特徴とする発光素子。
  2. 　前記半導体積層体と前記透明導電層との間に、酸素および炭素の少なくともいずれかが含有された中間膜をさらに備えたことを特徴とする請求項１記載の発光素子。
  3. 　前記発光層の主面に対して垂直な方向からみて、
    　前記第２上部電極は、前記第１上部電極から前記半導体積層体の平面の外周部に向かって延出された第１電極部と、前記第１電極部に接続され前記平面の外周に対し略平行に延在する第２電極部と、を有することを特徴とする請求項１記載の発光素子。
  4. 　前記第２電極部の周辺に、前記スリットが選択的に設けられていることを特徴とする請求項１記載の発光素子。
  5. 　前記下部電極と、前記光反射層と、の間に、支持基板がさらに設けられていることを特徴とする請求項１記載の発光素子。
  6. 　前記発光層から発せられる光の波長において、前記電流阻止層の屈折率は、前記半導体積層体の屈折率よりも低いことを特徴とする請求項１記載の発光素子。
  7. 　前記第１上部電極および前記第２上部電極の少なくともいずれかの直下には、前記スリットが設けられていないことを特徴とする請求項１記載の発光素子。
  8. 　前記発光層の主面に対して垂直な方向からみて、前記第２電極部と、前記スリットと、の間の距離は、１０μｍ以上であることを特徴とする請求項１記載の発光素子。
  9. 　前記発光層の主面に対して垂直な方向からみて、前記スリットの幅の長さを一辺とする四角の面積は、１０００（μｍ）２以下であることを特徴とする請求項１記載の発光素子。
  10. 　前記電流阻止層の厚みは、１００ｎｍ以下であることを特徴とする請求項１記載の発光素子。
  11. 　前記発光層から発せられる光の波長において、前記透明導電層の屈折率は、前記半導体積層体の屈折率よりも低いことを特徴とする請求項１記載の発光素子。
  12. 　前記透明導電層が前記スリットを介して前記半導体積層体と接する総面積Ａ（ｃｍ２）は、
    　前記発光層の主面に対して垂直な方向からみたときの前記半導体積層体の面積の５％以上、１５％以下であることを特徴とする請求項１記載の発光素子。
  13. 　前記透明導電層の厚みは、３０ｎｍ以上、１００ｎｍ以下であることを特徴とする請求項１記載の発光素子。
  14. 　前記光反射層は、前記半導体積層体側に設けられた第１光反射層部と、前記支持基板側に設けられた第２光反射層部と、を接合させた層であることを特徴とする請求項５記載の発光素子。
  15. 　前記第１光反射層部と、前記第２光反射層部と、の間にバリア層がさらに設けられ、
    　前記バリア層には、ニッケル（Ｎｉ）、白金（Ｐｔ）、チタン（Ｔｉ）の群から選択される少なくとも１つの元素が含まれることを特徴とする請求項１４記載の発光素子。
  16. 　前記バリア層と、前記第２光反射層部と、の間に金（Ａｕ）を含む接合層がさらに設けられている特徴とする請求項１５記載の発光素子。
  17. 　前記支持基板は、導電性基板であることを特徴とする請求項５記載の発光素子。
  18. 　前記スリットの下の前記光反射層に空間がさらに形成されていることを特徴とする請求項１記載の発光素子。
  19. 　前記発光層の主面に対して垂直な方向からみて、前記半導体積層体の面積は、前記支持基板の面積よりも小さいことを特徴とする請求項５記載の発光素子。
  20. 　半導体基板の上に、発光層を含む半導体積層体を形成する工程と、
    　前記半導体積層体の上に、少なくとも１つのスリットが選択的に形成された電流阻止層を形成する工程と、
    　前記電流阻止層の上に、透明導電層を形成する工程と、
    　前記透明導電層の上に、第１光反射層部を形成する工程と、
    　支持基板の上に設けられた第２光反射層部を前記第１光反射層部に接合する工程と、
    　前記半導体積層体から前記半導体基板を除去する工程と、
    　前記半導体積層体の上に、第１上部電極を直接的に形成し、さらに、第１コンタクト層を介して前記第１上部電極に接続する第２上部電極を少なくとも１つ形成する工程と、
    　を備え、
    　前記発光層の主面に対して垂直な方向からみて、前記スリットを、前記第２上部電極の周辺の前記電流阻止層に選択的に形成することを特徴とする発光素子の製造方法。
PCT/JP2011/065299 2010-12-27 2011-07-04 発光素子およびその製造方法 WO2012090534A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201180062905.6A CN103283042B (zh) 2010-12-27 2011-07-04 发光元件以及其制造方法
US13/929,465 US8816378B2 (en) 2010-12-27 2013-06-27 Light emitting element and method for manufacturing same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010290135A JP5404596B2 (ja) 2010-12-27 2010-12-27 発光素子およびその製造方法
JP2010-290135 2010-12-27

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/929,465 Continuation US8816378B2 (en) 2010-12-27 2013-06-27 Light emitting element and method for manufacturing same

Publications (1)

Publication Number Publication Date
WO2012090534A1 true WO2012090534A1 (ja) 2012-07-05

Family

ID=46382660

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/065299 WO2012090534A1 (ja) 2010-12-27 2011-07-04 発光素子およびその製造方法

Country Status (5)

Country Link
US (1) US8816378B2 (ja)
JP (1) JP5404596B2 (ja)
CN (1) CN103283042B (ja)
TW (1) TWI456792B (ja)
WO (1) WO2012090534A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8816378B2 (en) 2010-12-27 2014-08-26 Kabushiki Kaisha Toshiba Light emitting element and method for manufacturing same
US9318664B2 (en) 2011-12-28 2016-04-19 Kabushiki Kaisha Toshiba Semiconductor light emitting element and method for manufacturing same
CN110265517A (zh) * 2013-07-17 2019-09-20 晶元光电股份有限公司 发光元件

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6068091B2 (ja) * 2012-10-24 2017-01-25 スタンレー電気株式会社 発光素子
JP2014116397A (ja) * 2012-12-07 2014-06-26 Stanley Electric Co Ltd 発光素子
CN104576870B (zh) * 2013-10-22 2018-11-16 晶元光电股份有限公司 发光元件
KR102200005B1 (ko) * 2014-06-17 2021-01-11 엘지이노텍 주식회사 발광소자
KR102223036B1 (ko) * 2014-08-18 2021-03-05 삼성전자주식회사 나노구조 반도체 발광소자
JP5893699B1 (ja) * 2014-09-25 2016-03-23 泰谷光電科技股▲ふん▼有限公司 発光ダイオードの透明導電層構成
CN104241471A (zh) * 2014-10-11 2014-12-24 聚灿光电科技(苏州)有限公司 一种垂直结构的led芯片及其制造方法
JP6685240B2 (ja) 2015-01-27 2020-04-22 株式会社半導体エネルギー研究所 乗員保護装置
JP6668863B2 (ja) * 2016-03-22 2020-03-18 日亜化学工業株式会社 発光素子
JP6826395B2 (ja) * 2016-08-26 2021-02-03 ローム株式会社 半導体発光素子
JP2018037690A (ja) * 2017-12-05 2018-03-08 晶元光電股▲ふん▼有限公司Ｅｐｉｓｔａｒ Ｃｏｒｐｏｒａｔｉｏｎ 発光素子
JP2020010056A (ja) * 2019-09-11 2020-01-16 晶元光電股▲ふん▼有限公司Ｅｐｉｓｔａｒ Ｃｏｒｐｏｒａｔｉｏｎ 半導体発光部品

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032665A (ja) * 2004-07-16 2006-02-02 Hitachi Cable Ltd 発光ダイオード
JP2009076490A (ja) * 2007-09-18 2009-04-09 Hitachi Cable Ltd 発光装置
JP2009088318A (ja) * 2007-10-01 2009-04-23 Showa Denko Kk 半導体発光素子および半導体発光素子の製造方法
JP2010205969A (ja) * 2009-03-04 2010-09-16 Stanley Electric Co Ltd 光半導体装置及びその製造方法
JP2010232263A (ja) * 2009-03-26 2010-10-14 Showa Denko Kk 発光ダイオード及びその製造方法、並びにランプ

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6784462B2 (en) 2001-12-13 2004-08-31 Rensselaer Polytechnic Institute Light-emitting diode with planar omni-directional reflector
CA2466141C (en) 2002-01-28 2012-12-04 Nichia Corporation Nitride semiconductor device having support substrate and its manufacturing method
US7344903B2 (en) * 2003-09-17 2008-03-18 Luminus Devices, Inc. Light emitting device processes
CN100495588C (zh) * 2003-11-18 2009-06-03 日本板硝子株式会社 带有透明导电膜的透明基体的制造方法
JP2005197296A (ja) * 2003-12-26 2005-07-21 Shin Etsu Handotai Co Ltd 発光素子及びその製造方法
CN100561758C (zh) * 2004-10-22 2009-11-18 首尔Opto仪器股份有限公司 氮化镓化合物半导体发光元件及其制造方法
JP2007335757A (ja) * 2006-06-16 2007-12-27 Hitachi Cable Ltd 基板接合用治具、発光素子用ウェハの製造方法、発光素子用ウェハ、発光素子用チップ、及び発光素子
JP2010263050A (ja) * 2009-05-01 2010-11-18 Showa Denko Kk 発光ダイオード及びその製造方法、並びに発光ダイオードランプ
JP5404596B2 (ja) 2010-12-27 2014-02-05 株式会社東芝 発光素子およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032665A (ja) * 2004-07-16 2006-02-02 Hitachi Cable Ltd 発光ダイオード
JP2009076490A (ja) * 2007-09-18 2009-04-09 Hitachi Cable Ltd 発光装置
JP2009088318A (ja) * 2007-10-01 2009-04-23 Showa Denko Kk 半導体発光素子および半導体発光素子の製造方法
JP2010205969A (ja) * 2009-03-04 2010-09-16 Stanley Electric Co Ltd 光半導体装置及びその製造方法
JP2010232263A (ja) * 2009-03-26 2010-10-14 Showa Denko Kk 発光ダイオード及びその製造方法、並びにランプ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8816378B2 (en) 2010-12-27 2014-08-26 Kabushiki Kaisha Toshiba Light emitting element and method for manufacturing same
US9318664B2 (en) 2011-12-28 2016-04-19 Kabushiki Kaisha Toshiba Semiconductor light emitting element and method for manufacturing same
CN110265517A (zh) * 2013-07-17 2019-09-20 晶元光电股份有限公司 发光元件
CN110265517B (zh) * 2013-07-17 2024-03-29 晶元光电股份有限公司 发光元件

Also Published As

Publication number Publication date
TWI456792B (zh) 2014-10-11
CN103283042B (zh) 2016-08-24
JP5404596B2 (ja) 2014-02-05
CN103283042A (zh) 2013-09-04
US20130292729A1 (en) 2013-11-07
US8816378B2 (en) 2014-08-26
JP2012138479A (ja) 2012-07-19
TW201228020A (en) 2012-07-01

Similar Documents

Publication Publication Date Title
WO2012090534A1 (ja) 発光素子およびその製造方法
JP5305790B2 (ja) 半導体発光素子
US9123864B2 (en) Semiconductor light-emitting element
US10008635B2 (en) Semiconductor light-emitting element
JP4449405B2 (ja) 窒化物半導体発光素子およびその製造方法
JP5762112B2 (ja) 発光素子、および発光素子の製造方法
JP2006100500A (ja) 半導体発光素子及びその製造方法
JP2012182440A (ja) 半導体発光素子及び半導体発光装置
WO2013051326A1 (ja) 窒化物半導体発光素子、及び窒化物半導体発光素子の製造方法
JP2008218878A (ja) ＧａＮ系ＬＥＤ素子および発光装置
JP2012038950A (ja) 半導体発光素子及びその製造方法
JP5514283B2 (ja) 半導体発光素子及び半導体発光装置
TW201637240A (zh) 半導體發光元件及其製造方法
JP2017157650A (ja) 半導体発光素子
JP5708285B2 (ja) 半導体発光素子及び半導体発光装置
JP5608762B2 (ja) 半導体発光素子
JP5353809B2 (ja) 半導体発光素子及び発光装置
US10396248B2 (en) Semiconductor light emitting diode
JP2012064759A (ja) 半導体発光装置、半導体発光装置の製造方法
JP5851001B2 (ja) 半導体発光素子
KR101591966B1 (ko) 반도체 발광소자 및 이의 제조방법
JP2018206818A (ja) 発光素子及びその製造方法
KR102408890B1 (ko) 질화물 반도체 발광소자 및 그 제조 방법
TWI811725B (zh) 發光元件
JP2018206817A (ja) 発光素子

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11852317

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11852317

Country of ref document: EP

Kind code of ref document: A1