WO2012029602A1 - シリアルデータ通信方法及びシリアルデータ通信装置 - Google Patents

シリアルデータ通信方法及びシリアルデータ通信装置 Download PDF

Info

Publication number
WO2012029602A1
WO2012029602A1 PCT/JP2011/069030 JP2011069030W WO2012029602A1 WO 2012029602 A1 WO2012029602 A1 WO 2012029602A1 JP 2011069030 W JP2011069030 W JP 2011069030W WO 2012029602 A1 WO2012029602 A1 WO 2012029602A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
clock signal
serial data
data communication
noise
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2011/069030
Other languages
English (en)
French (fr)
Inventor
雅博 今井
伸明 ▲高▼橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to US13/819,301 priority Critical patent/US8971469B2/en
Publication of WO2012029602A1 publication Critical patent/WO2012029602A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines

Definitions

  • the present invention relates to a serial data communication method and a serial data communication device.
  • the present invention relates to a serial data communication method and a serial data communication apparatus using the I2C method.
  • I2C Inter-Integrated Circuit
  • SPI Serial Peripheral Interface
  • I2C is a serial transmission interface specification proposed and published by Philips.
  • the I2C bus is constituted by two signal lines (not including GND) of a clock signal line SCL and a data signal line SDA, and a plurality of slave devices can be connected to the bus.
  • the master device designates the address of the slave device determined individually, selects the slave device, and then communicates with the slave device.
  • FIG. 6 is a block diagram for explaining data transmission using the I2C bus.
  • the master device 52 and the slave devices 53 and 54 are connected by the SCL 55 and the SDA 56.
  • the SCL 55 is a clock signal line for transmitting a clock signal
  • the SDA 56 is a data signal line for transmitting data, an address, and the like.
  • Each of the slave device 53 and the slave device 54 has an address, and the master device 52 communicates with the slave device after designating the address and selecting the slave device.
  • HLHLHL should be sampled as serial transmission data at the timing of t6, but noise is superimposed on the clock signal, and t1, t2, t2 ′,..., as shown in FIG. There is a possibility that HLLHLHL is sampled as serial transmission data at timing t6.
  • the present invention has been made in view of the above problems, and an object of the present invention is to provide a serial data communication method and a serial data communication apparatus capable of reducing malfunction caused by noise.
  • the serial data communication method of the present invention is: A serial data communication method using a data line and a clock line, At least one of the data signal communicated through the data line and the clock signal communicated through the clock line is latched and captured by a signal having a frequency higher than that of the clock signal.
  • the serial data communication device of the present invention provides: A serial data communication device in which a master device and a slave device are connected by at least a data line and a clock line, Noise obtained by latching at least one of a data signal communicated on the data line and a clock signal communicated on the clock line with a second clock signal having a higher frequency than the clock signal.
  • a removal unit is provided.
  • the serial data communication method of the present invention is a serial data communication method using a data line and a clock line, and at least one of a data signal communicated by the data line and a clock signal communicated by the clock line. Is latched with a signal having a frequency higher than that of the clock signal.
  • the serial data communication device of the present invention is a serial data communication device in which a master device and a slave device are connected by at least a data line and a clock line, the data signal communicated by the data line, A noise removing unit is provided that latches and captures at least one of the clock signals communicated by the clock line with a second clock signal having a frequency higher than that of the clock signal. .
  • A)-(c) is a circuit diagram, respectively, (a) relates to an example of a configuration of a noise removing unit according to an embodiment of the present invention, and (b) is a noise removing unit according to an embodiment of the present invention. (C) relates to another example of the configuration of the noise removing unit according to the embodiment of the present invention.
  • A) to (c) are signal waveform diagrams, respectively, (a) is for explaining that noise is removed by the noise removing unit shown in (a) of FIG.
  • FIG. 3 is a diagram showing how noise is removed by the noise removing unit shown in FIG. It is for explaining that.
  • It is a block diagram for demonstrating the electronic device which concerns on the Example of this invention. It is a block diagram for demonstrating transmission of the data using an I2C bus.
  • (A) and (b) are signal waveform diagrams, respectively, for explaining that noise is superimposed on the clock signal and an error occurs in sampling of the data signal.
  • FIGS. 1 to 5 An embodiment of the present invention will be described with reference to FIGS. 1 to 5 as follows.
  • FIG. 1 is a block diagram showing the configuration of the serial data communication apparatus according to the present embodiment.
  • the serial data communication apparatus 10 includes a master device 12 and slave devices 13 and 14.
  • the master device 12 and the slave devices 13 and 14 are connected by an I2C bus composed of SCL15 and SDA16.
  • the SCL 15 is a wiring for transmitting a serial communication clock signal
  • the SDA 16 is a wiring for transmitting a serial communication data signal.
  • the slave device 13 and the slave device 14 each have an address, and the master device 12 communicates with the slave device after selecting the slave device by designating the address via the SDA 16.
  • a noise removing unit 26 (see FIG. 2) is provided on the signal input side from the master device 12.
  • the noise removing unit 26 removes noise from the serial communication clock signal or serial communication data signal respectively input from the master device 12 via the SCL 15 and SDA 16 and outputs the signal from which the noise has been removed to the slave device. 13 to provide to other parts.
  • the noise removing unit 26 receives a noise removing clock signal having a frequency higher than that of the serial communication clock signal.
  • the data signal for serial communication is latched to eliminate noise.
  • the noise removal clock signal is provided from the master device 12 via the wiring 17.
  • FIG. 2 is a block diagram showing a configuration of the slave device 13 according to the present embodiment.
  • the slave device 13 includes an I2C unit 20, a register group 21, and a functional block 22.
  • the slave device 13 stores the data written from the master device 12 in the register group 21 and executes a function implemented in the function block 22 based on the data.
  • the I2C unit 20 operates according to the interface specifications of the I2C bus.
  • the I2C unit 20 includes a unidirectional buffer 24, a bidirectional buffer 25, a noise removal unit 26, an I2C transmission unit 27, an I2C control unit 28, an I2C reception unit 29, a register reading unit 30, and a register writing unit 31. .
  • the unidirectional buffer 24 operates so as to transfer the input signal to the internal circuit when the serial communication clock signal is input from the master device 12 via the SCL 15.
  • the bidirectional buffer 25 When the serial communication data signal is input from the master device 12 via the SDA 16, the bidirectional buffer 25 operates to transfer the input signal to the internal circuit by entering a high impedance state. Further, when data is output to the master device 12, the data signal is transferred to the master device 12 by entering a low level output state or a high impedance state.
  • the noise removing unit 26 operates so as to remove noise superimposed on the serial communication clock signal or the serial communication data signal.
  • the noise removing clock signal input to the noise removing unit 26 is a clock signal having a higher frequency than the serial communication clock signal.
  • the noise removing unit 26 is provided with a synchronizing unit (not shown), and outputs the serial communication data signal in synchronization with the serial communication clock signal or the noise removing clock signal.
  • the serial communication clock signal is also output in synchronization with a system clock signal (not shown).
  • the I2C transmission unit 27 receives data stored in the register group 21 via the register reading unit 30. Then, the data is transmitted from the SDA 16 via the noise removing unit 26 and the bidirectional buffer 25.
  • the I2C control unit 28 controls the bidirectional buffer 25 and switches input / output at a predetermined timing. Accordingly, the timing at which the I2C transmission unit 27 transmits data to the master device 12 and the timing at which the I2C reception unit 29 transmits data to a register writing unit 31 described later are also controlled.
  • the I2C receiving unit 29 determines whether the slave address included in the data received from the master device 12 matches the slave address of the slave device 13. When the received slave address does not match the slave address of the slave device 13, or when the slave address is busy and data cannot be received, the bidirectional buffer 25 is set to high impedance for the I2C control unit 28. Then, a command to communicate “NACK” is transmitted to the master device 12.
  • the I2C receiving unit 29 writes the data to the register of the register group 21 via the register writing unit 31.
  • the register group 21 is constituted by a large number of registers, and data transferred from the master device 12 is written therein. Then, by reading out the data with a read unit (not shown) provided between the register group 21 and the function block 22, the function block 22 realizes a function mounted on itself. Examples of the function of the functional block 22 include a liquid crystal display circuit, an imaging circuit including a CCD circuit, and the like.
  • the noise removing unit 26 latches the serial communication clock signal or the serial communication data signal input from the master device 12 via the SCL 15 and SDA 16, respectively, with the noise removing clock signal having a frequency higher than that of the serial communication clock signal. And capture.
  • FIG. 3A is a circuit diagram showing an example of the configuration of the noise removing unit 26 according to the present embodiment.
  • the noise removing unit 26 is composed of one D-flip flop circuit, and latches the serial communication clock signal or the serial communication data signal by the noise removing clock signal. And noise can be removed.
  • FIG. 4 (a) is a signal waveform diagram for explaining that noise is removed by the noise removing unit 26 shown in FIG. 3 (a).
  • Signal 1 is a serial communication clock signal or serial communication data signal to be originally input, and signal clk is a noise elimination clock signal having a frequency sufficiently higher than that of signal 1.
  • the signal 1a When noise is superimposed on the signal 1 to become the signal 1a as shown in FIG. 4A, the signal 1a is input to the input (D) terminal of the D flip-flop circuit shown in FIG.
  • the clock signal clk having a high frequency is input to the clock (CK) terminal
  • the value of the signal 1a is output from the output (Q) terminal at the rising edge of the clock signal clk and until the next rising edge of the clock signal clk. Therefore, the signal 2a from which the noise superimposed on the signal 1 is removed is output from the output terminal of the D-flip flop circuit. That is, the noise removal unit 26 formed of one D-flip-flop circuit can latch the serial communication clock signal or the serial communication data signal once to remove noise that is not generated at the rising edge of the clock signal clk. it can.
  • the signal after latching is compared with the signal before latching, and if they are at the same level, this part of the signal is determined as a valid signal. It is good also as a structure hold
  • FIG. 3B is a circuit diagram illustrating another example of the configuration of the noise removing unit 26.
  • the noise removing unit 26 is composed of a D-flip flop circuit, a D-flip flop circuit, a NOR circuit, a data selector circuit, and a D-flip flop circuit.
  • FIG. 4 (b) is a signal waveform diagram for explaining that noise is removed by the noise removing unit 26 shown in FIG. 3 (b).
  • Signal 1 is a serial communication clock signal or serial communication data signal to be originally input, and signal clk is a noise elimination clock signal having a frequency sufficiently higher than that of signal 1.
  • the signal 1b When noise is superimposed on the signal 1 to become the signal 1b as shown in FIG. 4B, the signal 1b is first input to the input (D) of the D-flip flop circuit shown in FIG. 3B.
  • the value of the signal 1b When a high-frequency clock signal clk is input to the clock (CK) terminal, the value of the signal 1b is output from the output (Q) terminal at the rising edge of the clock signal clk, and the next rising edge of the clock signal clk As a result, the signal 2b shown in FIG. 4B is output from the output terminal of the D flip-flop circuit.
  • the signal 4b is input to the S terminal of the data selector circuit shown in FIG. 3B as the select signal and the signals 2b and 5b are respectively input to the A terminal and the B terminal, the signal 4b is at the high level.
  • the value of the signal 2b is output from the output (Y) terminal
  • the signal 4b is at the low level
  • the value of the signal 5b is output from the output (Y) terminal, resulting in the output terminal of the data selector circuit.
  • the D-flip flop circuit is provided to remove noise (not shown) generated in the noise removing unit 26 by latching the signal 5b once again with the clock signal clk having a high frequency. Is.
  • the noise for one period can be removed.
  • FIG. 3C is a circuit diagram showing another example of the configuration of the noise removing unit 26.
  • the noise removing unit 26 is composed of a D-flip flop circuit, a D-flip flop circuit, a NOR circuit, and a D-flip flop circuit.
  • FIG. 4 is a signal waveform diagram for explaining that noise is removed by the noise removing unit 26 shown in (c) of FIG.
  • Signal 1 is a serial communication clock signal or serial communication data signal to be originally input, and signal clk is a noise elimination clock signal having a frequency sufficiently higher than that of signal 1.
  • the signal 1c When noise is superimposed on the signal 1 and becomes the signal 1c as shown in FIG. 4 (c), the signal 1c is first input to the input (D) of the D-flip-flop circuit shown in FIG. 3 (c).
  • the value of the signal 1c When a high-frequency clock signal clk is input to the clock (CK) terminal, the value of the signal 1c is output from the output (Q) terminal at the rising edge of the clock signal clk, and the next rising edge of the clock signal clk As a result, the signal 2c shown in FIG. 4C is output from the output terminal of the D flip-flop circuit.
  • the signal 2c is input to the input (D) terminal of the D flip-flop circuit shown in FIG. 3C and the signal 4c is input to the clock (CK) terminal
  • the signal 2c is detected at the rising edge of the signal 4c. 4 is output from the output (Q) terminal and held until the next rising edge of the clock signal 4c.
  • the signal 5c shown in FIG. 4C is output from the output terminal of the D-flip flop circuit. Is done.
  • the noise removal unit 26 configured by the circuit shown in FIG. 3C latches the serial communication clock signal or the serial communication data signal several times, and removes the superimposed noise from the signal 1. be able to.
  • a serial communication clock signal input from the master device 12 via the SCL 15 and SDA 16 by providing the noise removing unit 26 including the above circuit on the input side of the signal from the master device 12.
  • noise removal can be performed on the data signal for serial communication.
  • noise removal is performed on the serial communication clock signal or serial communication data signal by providing one noise removal unit 26 composed of the circuit as described above.
  • the present invention is not limited to this. Instead, noise removal may be performed on each of the serial communication clock signal and the serial communication data signal by providing two noise removal units 26.
  • the circuit configuration shown in FIGS. 3A and 3B has been described as an example of the configuration of the noise removing unit 26.
  • the present invention is not limited to this, and the frequency is not limited thereto. As long as it is configured to be able to remove the noise superimposed on the signal by latching using the high clock signal clk, it can be provided as necessary.
  • the noise removal unit 26 is provided only in the slave device 13 to perform noise removal.
  • the noise removal unit 26 may be provided in each of the slave devices 13 and 14. That is, the noise removal unit 26 may be provided in a slave device that needs to remove noise to remove noise superimposed on the signal.
  • the noise removal clock signal is provided from the master device 12, but the present invention is not limited to this.
  • the noise removal unit 26 is provided on the input side of the signal from the master device 12 of the slave device 13.
  • the SDA 16 performs bidirectional signal transmission. 12 may be provided on the input side of the signal from the slave device 13 to remove noise superimposed on the signal input from the master device 12 via the SDA 16.
  • signals transmitted via SDA include signals that serve as commands such as start condition and stop condition, malfunction due to noise is likely to occur.
  • the output unit of each signal unit is configured as an open collector or open drain device, and realizes an H level with a pull-up resistor. Therefore, the impedance of each signal is high, and malfunction due to noise is likely to occur.
  • the present invention is particularly effective in the serial communication system using the I2C method as in the present embodiment.
  • the present invention is not necessarily limited to the I2C system, and is effective in a serial data communication method that easily generates noise.
  • the SCL (clock line) is unidirectional, but the clock may be transmitted between the master device and the slave device via the bidirectional SCL. Since the bidirectional SCL has a high impedance and is liable to malfunction due to noise, the present invention is particularly effective.
  • an electronic device for example, a mobile phone
  • a liquid crystal display device as a serial data communication device
  • FIG. 5 is a block diagram for explaining the electronic apparatus according to the present embodiment.
  • the electronic device 110 includes a master device 112, a liquid crystal display device 113 as a slave device, and an imaging device 114.
  • the master device 112, the liquid crystal display device 113, and the imaging device 114 are connected by an I2C bus including the SCL 115 and the SDA 116.
  • a noise removing unit 126 is provided on the input side of the signal from the master device 112 of the liquid crystal display device 113.
  • the noise removing unit 126 removes noise from the serial communication data signal or the serial communication clock signal input from the master device 112 via the SCL 115 and SDA 116.
  • the noise removal unit 126 latches the serial communication data signal or the serial data communication clock signal with the high frequency noise removal clock signal, and removes the noise superimposed on the serial communication data signal or the serial communication clock signal. realizable. Since the noise removal unit 126 can be composed of the circuits already described, description thereof is omitted here.
  • noise removal clock signal and the display data transfer clock signal input to the liquid crystal display device 113 are combined and provided from the master device 112 via the wiring 118.
  • the frequency of the clock signal for serial communication is usually 400 kHz or less, but the clock signal for display data transfer depends on the display resolution, but in the case of VGA (640 ⁇ 480), Since it is 20 MHz, which is sufficiently higher than the frequency of the clock signal for serial communication, it can also be used as a noise removal clock signal.
  • the noise removal clock signal and the display data transfer clock signal are used together, but the display data transfer clock signal may be divided and used as the noise removal clock signal.
  • the display data transfer clock signal of about 20 MHz can be divided by 8, and the clock signal of about 2.5 MHz can be used as a noise removal clock signal.
  • liquid crystal display device 113 and the imaging device 114 are provided with other signals from the master device 112 via the wiring 118 and the wiring 119, respectively.
  • examples of other signals input to the liquid crystal display device 113 include a display data signal, a vertical synchronization signal, and a horizontal synchronization signal.
  • the serial data communication method of the present invention includes: Compare the above signal after latching with the corresponding signal before latching, For the part where the signal level matches, the level of the signal is determined by the matched level, It is preferable to determine the level of the signal where the level of the signal does not match, assuming that the level matched immediately before is maintained.
  • the noise can be more reliably removed by maintaining this part at the level that was matched immediately before.
  • the serial data communication method of the present invention includes: The communication may be performed by the I2C method.
  • noise is particularly likely to occur.
  • noise can be effectively removed.
  • the serial data communication device of the present invention is
  • the noise removal unit is preferably provided with a flip-flop circuit.
  • the serial data communication device of the present invention is The noise removal unit Compare the above signal after latching with the corresponding signal before latching, For the part where the signal level matches, the level of the signal is determined by the matched level, It is preferable to determine the level of the signal where the level of the signal does not match, assuming that the level matched immediately before is maintained.
  • the noise can be more reliably removed by maintaining this portion at the level that was matched immediately before.
  • the serial data communication device of the present invention is It has multiple slave devices, The plurality of slave devices may share at least one of the data line and the clock line.
  • the serial data communication device of the present invention is The communication may be performed by the I2C method.
  • noise is particularly likely to occur, but according to the above configuration, noise can be effectively removed.
  • the serial data communication device of the present invention is The clock signal may be communicated bidirectionally on the clock line.
  • the present invention is particularly effective.
  • the serial data communication device of the present invention is
  • the data signal may serve as a command depending on the phase relationship with the clock signal.
  • the present invention when the data signal plays a command role, if noise is superimposed on the data signal, the risk of malfunction increases, so the present invention is particularly effective.
  • the serial data communication device of the present invention is
  • the slave device may include a display device.
  • the serial data communication device of the present invention is The display device receives a display data transfer clock signal,
  • the display data transfer clock signal is preferably the second clock signal.
  • the serial data communication device of the present invention is
  • the second clock signal is preferably a signal obtained by dividing the display data transfer clock signal input to the display device.
  • the present invention can be suitably used for electronic devices connected by an I2C bus.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Dc Digital Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

　マスタデバイス（１２）とスレーブデバイス（１３・１４）とが、ＳＤＡ（１６）とＳＣＬ（１５）により接続され、ＳＤＡ（１６）で通信されるシリアル通信用データ信号とＳＣＬ（１５）で通信されるシリアル通信用クロック信号の中で少なくとも一方を、シリアル通信用クロック信号よりも周波数の高いノイズ除去用クロック信号によってラッチして取り込む。

Description

シリアルデータ通信方法及びシリアルデータ通信装置
　本発明はシリアルデータ通信方法及びシリアルデータ通信装置に関するものである。特に、Ｉ２Ｃ方式を用いたシリアルデータ通信方法、シリアルデータ通信装置に関するものである。
　Ｉ２Ｃ（Ｉｎｔｅｒ－Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ）やＳＰＩ（Ｓｅｒｉａｌ　Ｐｅｒｉｐｈｅｒａｌ　Ｉｎｔｅｒｆａｃｅ）方式は、同期式シリアル伝送方式として、非同期式シリアル伝送（ＲＳ-２３２Ｃなどのシリアル伝送）に比べて、高速で通信でき、複数のスレーブデバイスを接続することもできるため多用されている。
　具体的には、Ｉ２Ｃはフィリップス社により提案され公開されたシリアル伝送インタフェース仕様である。Ｉ２Ｃバスはクロック信号線ＳＣＬ、データ信号線ＳＤＡの２本（ＧＮＤは含まず）の信号線で構成され、バスには複数のスレーブデバイスを接続できる。マスタデバイスは個別に決められたスレーブデバイスのアドレスを指定してスレーブデバイスを選択してからそのスレーブデバイスと通信する。
　図６は、Ｉ２Ｃバスを用いたデータの伝送を説明するためのブロック図である。
　図６に示すように、マスタデバイス５２とスレーブデバイス５３・５４とが、ＳＣＬ５５及びＳＤＡ５６によって接続されている。ここで、ＳＣＬ５５は、クロック信号を送信するためのクロック信号線であり、ＳＤＡ５６は、データやアドレス等を送信するためのデータ信号線である。スレーブデバイス５３とスレーブデバイス５４はそれぞれアドレスを持っており、マスタデバイス５２はアドレスを指定してスレーブデバイスを選択してからそのスレーブデバイスと通信する。
日本国公開特許公報「特開２００８－１９７７５２号（２００８年８月２５日公開）」
　しかしながら、Ｉ２Ｃバスを介してマスタデバイス５２とスレーブデバイス５３・５４との間で通信を行うと、クロック信号或いはデータ信号にノイズが重畳しやすく、誤動作が発生しやすいとの問題が生じる。
　例えば、マスタデバイスとスレーブデバイスとの間で通信を行なう際に、図７の（ａ）に示すように、ｔ１、ｔ２.．ｔ６のタイミングで、シリアル伝送のデータとしてＨＬＨＬＨＬをサンプリングするべきであるが、クロック信号にノイズが重畳して、図７の（ｂ）に示すように、ｔ１、ｔ２、ｔ２´.．ｔ６のタイミングで、シリアル伝送のデータとして、ＨＬＬＨＬＨＬをサンプリングしてしまう可能性がある。
　本発明は、上記の問題点に鑑みてなされたものであり、その目的は、ノイズによる誤動作を低減することができるシリアルデータ通信方法及びシリアルデータ通信装置を提供することにある。
　上記の課題を解決するために、本発明のシリアルデータ通信方法は、
　データ線とクロック線とを用いるシリアルデータ通信方法であって、
　上記データ線で通信されるデータ信号と、上記クロック線で通信されるクロック信号のうち、少なくとも一方の信号を、上記クロック信号よりも周波数が高い信号でラッチして取り込むことを特徴とする。
　上記方法によれば、クロック信号とデータ信号のうち、少なくとも一方の信号に重畳したノイズを除去することができるため、誤動作の発生を低減することができる。
　上記の課題を解決するために、本発明のシリアルデータ通信装置は、
　マスタデバイスとスレーブデバイスとが、少なくともデータ線とクロック線とで接続されたシリアルデータ通信装置であって、
　上記データ線で通信されるデータ信号と、上記クロック線で通信されるクロック信号のうち、少なくとも一方の信号を、上記クロック信号よりも周波数が高い信号である第２クロック信号でラッチして取り込むノイズ除去部が設けられていることを特徴とする。
　上記構成によれば、クロック信号とデータ信号のうち、少なくとも一方の信号に重畳したノイズを除去することができるため、誤動作の発生を低減することができる。
　本発明のシリアルデータ通信方法は、データ線とクロック線とを用いるシリアルデータ通信方法であって、上記データ線で通信されるデータ信号と、上記クロック線で通信されるクロック信号のうち、少なくとも一方の信号を、上記クロック信号よりも周波数が高い信号でラッチして取り込むことを特徴とする。
　一方、本発明のシリアルデータ通信装置は、マスタデバイスとスレーブデバイスとが、少なくともデータ線とクロック線とで接続されたシリアルデータ通信装置であって、上記データ線で通信されるデータ信号と、上記クロック線で通信されるクロック信号のうち、少なくとも一方の信号を、上記クロック信号よりも周波数が高い信号である第２クロック信号でラッチして取り込むノイズ除去部が設けられていることを特徴とする。
　それゆえ、ノイズによる誤動作を低減することができるシリアル通信方法及びシリアル通信装置を提供することができる。
本発明の実施の形態に係るシリアルデータ通信装置の構成を示すブロック図である。 本発明の実施の形態に係るスレーブデバイスの構成を示すブロック図である。 （ａ）～（ｃ）はそれぞれ回路図であり、（ａ）は本発明の実施の形態に係るノイズ除去部の構成の一例に関し、（ｂ）は本発明の実施の形態に係るノイズ除去部の構成の他の一例に関し、（ｃ）は本発明の実施の形態に係るノイズ除去部の構成の他の一例に関している。 （ａ）～（ｃ）はそれぞれ信号波形図であり、（ａ）は、図３の（ａ）に示すノイズ除去部によりノイズが除去されることを説明するためのものであり、（ｂ）は、図３の（ｂ）に示すノイズ除去部によりノイズが除去されることを説明するためのものであり、（ｃ）は、図３の（ｃ）に示すノイズ除去部によりノイズが除去されることを説明するためのものである。 本発明の実施例に係る電子機器を説明するためのブロック図である。 Ｉ２Ｃバスを用いたデータの伝送を説明するためのブロック図である。 （ａ）及び（ｂ）はそれぞれ信号波形図であり、クロック信号にノイズが重畳し、データ信号のサンプリングにエラーが生じたことを説明するためのものである。
　本発明の一実施の形態について、図１～図５に基づいて説明すれば以下の通りである。
　なお、本発明の実施の形態では、シリアル通信方式としてＩ２Ｃ方式を用いた場合を例として記載する。
　（全体構成）
　以下、図１に基づいてシリアルデータ通信装置の全体構成について説明する。
　図１は、本実施の形態に係るシリアルデータ通信装置の構成を示すブロック図である。
　図１に示すように、シリアルデータ通信装置１０は、マスタデバイス１２とスレーブデバイス１３・１４から構成されている。
　マスタデバイス１２とスレーブデバイス１３・１４とは、ＳＣＬ１５及びＳＤＡ１６からなるＩ２Ｃバスによって接続されている。ここで、ＳＣＬ１５は、シリアル通信用クロック信号を送信するための配線であり、ＳＤＡ１６は、シリアル通信用データ信号を送信するための配線である。
　スレーブデバイス１３とスレーブデバイス１４はそれぞれアドレスを持っており、マスタデバイス１２は、ＳＤＡ１６を介してアドレスを指定してスレーブデバイスを選択してからそのスレーブデバイスと通信する。
　スレーブデバイス１３において、マスタデバイス１２からの信号の入力側にノイズ除去部２６（図２参照）が設けられている。このノイズ除去部２６は、マスタデバイス１２からＳＣＬ１５及びＳＤＡ１６を介してそれぞれ入力されるシリアル通信用クロック信号或いはシリアル通信用データ信号に対してノイズの除去を行い、ノイズが除去された信号をスレーブデバイス１３の他の部に提供するためのものである。
　なお、後で詳述するように、ノイズ除去部２６には、シリアル通信用クロック信号よりも周波数の高いノイズ除去用クロック信号が入力され、このノイズ除去用クロック信号によって、シリアル通信用クロック信号或いはシリアル通信用データ信号をラッチし、ノイズの除去を実現する。このノイズ除去用クロック信号は、マスタデバイス１２から配線１７を介して提供される。
　また、スレーブデバイス１３・１４には、マスタデバイス１２から配線１８を介してその他の信号が提供される。
　（スレーブデバイス構成）
　以下、図２に基づいてスレーブデバイス１３の構成について説明する。
　図２は、本実施の形態に係るスレーブデバイス１３の構成を示すブロック図である。
　図２に示すように、スレーブデバイス１３は、Ｉ２Ｃ部２０、レジスタ群２１、及び機能ブロック２２を備えている。該スレーブデバイス１３は、マスタデバイス１２から書き込まれたデータをレジスタ群２１に記憶し、当該データに基づいて機能ブロック２２に実装された機能を実行するものである。
　Ｉ２Ｃ部２０は、Ｉ２Ｃバスのインタフェース仕様に応じて動作を行なうものである。Ｉ２Ｃ部２０は、単方向バッファ２４、双方向バッファ２５、ノイズ除去部２６、Ｉ２Ｃ送信部２７、Ｉ２Ｃ制御部２８、Ｉ２Ｃ受信部２９、レジスタ読み出し部３０、及びレジスタ書込み部３１とを備えている。
　単方向バッファ２４は、マスタデバイス１２からＳＣＬ１５を介してシリアル通信用クロック信号の入力があった場合、入力された該信号を内部回路に転送するように動作する。
　双方向バッファ２５は、マスタデバイス１２からＳＤＡ１６を介してシリアル通信用データ信号の入力があった場合、ハイインピーダンス状態になることで、入力された該信号を内部回路に転送するように動作する。また、マスタデバイス１２にデータを出力する場合は、ローレベル出力状態もしくはハイインピーダンス状態になることでデータ信号をマスタデバイス１２に転送するように動作する。
　ノイズ除去部２６は、シリアル通信用クロック信号或いはシリアル通信用データ信号に重畳したノイズを除去するするように動作する。なお、ノイズ除去部２６に入力されるノイズ除去用クロック信号は、シリアル通信用クロック信号よりも周波数の高いクロック信号である。また、ノイズ除去部２６には、同期化部（図示せず）が設けられており、シリアル通信用データ信号をシリアル通信用クロック信号あるいはノイズ除去用クロック信号と同期化させて出力する。スレーブデバイス１３がマスタデバイスとなりシリアル通信用クロック信号を出力する場合は、シリアル通信用クロック信号についても、システムクロック信号（図示せず）と同期化させて出力する。
　Ｉ２Ｃ送信部２７は、マスタデバイス１２がスレーブデバイス１３に畜積されるデータを読み出す場合、レジスタ群２１に畜積されるデータをレジスタ読み出し部３０を介して受け取る。そして、ノイズ除去部２６及び双方向バッファ２５を介して、ＳＤＡ１６から上記データを送信する。
　Ｉ２Ｃ制御部２８は、双方向バッファ２５を制御しており、所定のタイミングで入出力を切り替える。また、それに伴い、Ｉ２Ｃ送信部２７がマスタデバイス１２にデータを送信するタイミング及びＩ２Ｃ受信部２９が後述するレジスタ書込み部３１にデータを送信するタイミングも併せて制御する。
　Ｉ２Ｃ受信部２９は、マスタデバイス１２から受信したデータに含まれるスレーブアドレスがスレーブデバイス１３のスレーブアドレスと一致するかどうか判断する。そして、受信したスレーブアドレスがスレーブデバイス１３のスレーブアドレスと一致しない場合、またはスレーブアドレスがビジー状態でデータの受信が不可能な場合、Ｉ２Ｃ制御部２８に対して、双方向バッファ２５をハイインピーダンスとし、マスタデバイス１２に「ＮＡＣＫ」を通信する旨の指令を送信する。
　また、Ｉ２Ｃ受信部２９はマスタデバイス１２から受信したデータをスレーブデバイス１３に蓄積する場合、レジスタ書込み部３１を介して、レジスタ群２１のレジスタに当該データを書き込む。
　レジスタ群２１は、多数のレジスタによって構成され、マスタデバイス１２から転送されたデータが書き込まれる。そして当該データをリード部（レジスタ群２１と機能ブロック２２の間に備えられる、図示せず）で読み出すことにより、機能ブロック２２は、自身に実装された機能を実現する。なお、機能ブロック２２の機能としては例えば、液晶表示回路、ＣＣＤ回路を含んだ撮像回路などが挙げられる。
　ノイズ除去部２６は、マスタデバイス１２からＳＣＬ１５及びＳＤＡ１６を介してそれぞれ入力されるシリアル通信用クロック信号或いはシリアル通信用データ信号を、シリアル通信用クロック信号よりも周波数の高いノイズ除去用クロック信号によってラッチして取り込む。
　以下、図３の（ａ）～（ｃ）に基づいてノイズ除去部２６の構成について具体的に説明する。
　図３の（ａ）は、本実施の形態に係るノイズ除去部２６の構成の一例を示す回路図である。
　図３の（ａ）に示すように、ノイズ除去部２６は、一つのＤ－フリップフロップ回路から構成されており、ノイズ除去用クロック信号によって、シリアル通信用クロック信号或いはシリアル通信用データ信号をラッチし、ノイズを除去することができる。
　図４の（ａ）は、図３の（ａ）に示すノイズ除去部２６によりノイズが除去されることを説明するための信号波形図である。
　信号１は本来入力されるべきシリアル通信用クロック信号或いはシリアル通信用データ信号であり、信号ｃｌｋは信号１よりも充分に周波数の高いノイズ除去用クロック信号である。
　信号１にノイズが重畳し、図４の（ａ）に示すように信号１ａになってしまった場合、該信号１ａを図３の（ａ）に示すＤ－フリップフロップ回路の入力（Ｄ）端子に入力し、周波数の高いクロック信号ｃｌｋをクロック（ＣＫ）端子に入力すると、クロック信号ｃｌｋの立ち上がりエッジで信号１ａの値が出力（Ｑ）端子から出力され、次のクロック信号ｃｌｋの立ち上がりエッジまで保持されるため、Ｄ－フリップフロップ回路の出力端子から信号１に重畳したノイズが除去された信号２ａが出力される。即ち、一つのＤ－フリップフロップ回路からなるノイズ除去部２６によって、シリアル通信用クロック信号或いはシリアル通信用データ信号を１回ラッチしてクロック信号ｃｌｋの立ち上がりで発生していないノイズを除去することができる。
　なお、さらに確実にノイズを除去するために、ラッチ後信号とラッチ前信号とを比較して、同じレベルである場合、この部分の信号を有効な信号として確定し、異なる場合、有効な信号のレベルに保持する構成としてもよい。例えば、信号２ａと信号１ａとを比較する場合、Ａ部分では同じレベルであるため、この部分のＨレベルの信号を有効な信号として確定し、Ｂ部分で異なるレベルであるため、直前に確定されたＨレベルの信号を保持してもよい。上記構成であれば、さらに確実にノイズを除去することができる。
　図３の（ｂ）はノイズ除去部２６の構成の他の一例を示す回路図である。
　図３の（ｂ）に示すように、ノイズ除去部２６は、Ｄ－フリップフロップ回路、Ｄ－フリップフロップ回路、ＮＯＲ回路、データセレクタ回路、Ｄ－フリップフロップ回路から構成されている。
　図４の（ｂ）は図３の（ｂ）に示すノイズ除去部２６によりノイズが除去されることを説明するための信号波形図である。
　信号１は本来入力されるべきシリアル通信用クロック信号或いはシリアル通信用データ信号であり、信号ｃｌｋは信号１よりも充分に周波数の高いノイズ除去用クロック信号である。
　信号１にノイズが重畳し、図４の（ｂ）に示すように信号１ｂになってしまった場合、まず該信号１ｂを図３の（ｂ）に示すＤ－フリップフロップ回路の入力（Ｄ）端子に入力し、周波数の高いクロック信号ｃｌｋをクロック（ＣＫ）端子に入力すると、クロック信号ｃｌｋの立ち上がりエッジで信号１ｂの値が出力（Ｑ）端子から出力され、次のクロック信号ｃｌｋの立ち上がりエッジまで保持されるため、結果的にＤ－フリップフロップ回路の出力端子から図４の（ｂ）に示す信号２ｂが出力される。
　次に、該信号２ｂを図３の（ｂ）に示すＤ－フリップフロップ回路の入力（Ｄ）端子に入力し、周波数の高いクロック信号ｃｌｋをクロック（ＣＫ）端子に入力すると、クロック信号ｃｌｋの立ち上がりエッジで信号２ｂの値が出力（Ｑ）端子から出力され、次のクロック信号ｃｌｋの立ち上がりエッジまで保持されるため、結果的にＤ－フリップフロップ回路の出力端子から図４の（ｂ）に示す信号３ｂが出力される。
　次に、該信号３ｂと信号２ｂを図３の（ｂ）に示すＮＯＲ回路の入力端子に入力すると、結果的にＮＯＲ回路の出力端子から図４の（ｂ）に示す信号４ｂが出力される。
　次に、該信号４ｂをセレクト信号として図３の（ｂ）に示すデータセレクタ回路のＳ端子に入力し、信号２ｂと信号５ｂをＡ端子とＢ端子にそれぞれ入力すると、信号４ｂがハイレベルである場合、信号２ｂの値を出力（Ｙ）端子から出力し、信号４ｂがローレベルである場合、信号５ｂの値を出力（Ｙ）端子から出力するため、結果的にデータセレクタ回路の出力端子から図４の（ｂ）に示す信号５ｂが出力される。
　次に、該信号５ｂを図３の（ｂ）に示すＤ－フリップフロップ回路の入力（Ｄ）端子に入力し、周波数の高いクロック信号ｃｌｋをクロック（ＣＫ）端子に入力すると、クロック信号ｃｌｋの立ち上がりエッジで信号５ｂの値が出力（Ｑ）端子から出力され、次のクロック信号ｃｌｋの立ち上がりエッジまで保持されるため、結果的にＤ－フリップフロップ回路の出力端子から図３の（ｂ）に示す信号６ｂが出力される。ここで、このＤ－フリップフロップ回路は、信号５ｂをもう一度周波数の高いクロック信号ｃｌｋでラッチすることにより、ノイズ除去部２６の内部で発生したノイズ（図示せず）を除去するために設けられたものである。
　このように、図３の（ｂ）に示す回路から構成されたノイズ除去部２６により、シリアル通信用クロック信号或いはシリアル通信用データ信号を何回かラッチして、信号１に重畳したクロック信号ｃｌｋの一周期分のノイズを除去することができる。
　図３の（ｃ）はノイズ除去部２６の構成の他の一例を示す回路図である。
　図３の（ｃ）に示すように、ノイズ除去部２６は、Ｄ－フリップフロップ回路、Ｄ－フリップフロップ回路、ＮＯＲ回路、Ｄ－フリップフロップ回路から構成されている。
　図４の（ｃ）は図３の（ｃ）に示すノイズ除去部２６によりノイズが除去されることを説明するための信号波形図である。
　信号１は本来入力されるべきシリアル通信用クロック信号或いはシリアル通信用データ信号であり、信号ｃｌｋは信号１よりも充分に周波数の高いノイズ除去用クロック信号である。
　信号１にノイズが重畳し、図４の（ｃ）に示すように信号１ｃになってしまった場合、まず該信号１ｃを図３の（ｃ）に示すＤ－フリップフロップ回路の入力（Ｄ）端子に入力し、周波数の高いクロック信号ｃｌｋをクロック（ＣＫ）端子に入力すると、クロック信号ｃｌｋの立ち上がりエッジで信号１ｃの値が出力（Ｑ）端子から出力され、次のクロック信号ｃｌｋの立ち上がりエッジまで保持されるため、結果的にＤ－フリップフロップ回路の出力端子から図４の（ｃ）に示す信号２ｃが出力される。
　次に、該信号２ｃを図３の（ｃ）に示すＤ－フリップフロップ回路の入力（Ｄ）端子に入力し、周波数の高いクロック信号ｃｌｋをクロック（ＣＫ）端子に入力すると、クロック信号ｃｌｋの立ち上がりエッジで信号２ｃの値が出力（Ｑ）端子から出力され、次のクロック信号ｃｌｋの立ち上がりエッジまで保持されるため、結果的にＤ－フリップフロップ回路の出力端子から図４の（ｃ）に示す信号３ｃが出力される。
　次に、該信号３ｃと信号２ｃを図３の（ｃ）に示すＮＯＲ回路の入力端子に入力すると、結果的にＮＯＲ回路の出力端子から図４の（ｃ）に示す信号４ｃが出力される。
　次に、該信号２ｃを図３の（ｃ）に示すＤ－フリップフロップ回路の入力（Ｄ）端子に入力し、信号４ｃをクロック（ＣＫ）端子に入力すると、信号４ｃの立ち上がりエッジで信号２ｃの値が出力（Ｑ）端子から出力され、次のクロック信号４ｃの立ち上がりエッジまで保持されるため、結果的にＤ－フリップフロップ回路の出力端子から図４の（ｃ）に示す信号５ｃが出力される。
　このように、図３の（ｃ）に示す回路から構成されたノイズ除去部２６により、シリアル通信用クロック信号或いはシリアル通信用データ信号を何回かラッチして、信号１に重畳ノイズを除去することができる。
　ここで、図３の（ｂ）あるいは図３の（ｃ）に示す回路構成を利用することにより、同じ形のノイズを除去することができる。
　スレーブデバイス１３において、マスタデバイス１２からの信号の入力側に、上記のような回路からなるノイズ除去部２６を設けることにより、マスタデバイス１２からＳＣＬ１５及びＳＤＡ１６を介して入力されるシリアル通信用クロック信号あるいはシリアル通信用データ信号に対してノイズ除去を行うことができる。
　本実施の形態においては、上記のような回路からなるノイズ除去部２６を一つ設けることにより、シリアル通信用クロック信号あるいはシリアル通信用データ信号に対してノイズ除去を行っているが、これに限定されることなく、ノイズ除去部２６を２つ設けることにより、シリアル通信用クロック信号、シリアル通信用データ信号それぞれに対してノイズ除去を行っても良い。
　また、本実施の形態においては、ノイズ除去部２６の構成として、図３の（ａ）及び図３の（ｂ）に示す回路構成を例として説明したが、これに限定されることなく、周波数の高いクロック信号ｃｌｋを用いてラッチすることにより信号に重畳したノイズを除去することができる構成であれば必要に応じて適宜設けることができる。
　また、本実施の形態においては、スレーブデバイス１３のみにノイズ除去部２６を設けてノイズ除去を行なっているが、スレーブデバイス１３・１４それぞれにノイズ除去部２６を設けてもよい。即ち、ノイズ除去が必要なスレーブデバイスにノイズ除去部２６を設けて信号に重畳したノイズを除去すればいい。
　また、本実施の形態においては、ノイズ除去用クロック信号はマスタデバイス１２から提供されるが、これに限定されることはない。
　また、本実施の形態においては、スレーブデバイス１３の、マスタデバイス１２からの信号の入力側にノイズ除去部２６を設けたが、Ｉ２Ｃ方式ではＳＤＡ１６は双方向で信号の伝送を行なうため、マスタデバイス１２の、スレーブデバイス１３からの信号の入力側にノイズ除去部２６を設けて、マスタデバイス１２からＳＤＡ１６を介して入力される信号に重畳したノイズを除去してもよい。
　ここで、本実施の形態のように、Ｉ２Ｃ方式を用いて、マスタデバイスとスレーブデバイスとの間でデータの伝送を行なうと、ノイズの影響を特に受けやすい。具体的な理由は以下のとおりである。
　（１）双方向のＳＤＡを介してマスタデバイスとスレーブデバイスとの間でデータの伝送を行なうため、ＳＤＡのインピーダンスが高く、ノイズによる誤動作をしやすい。
　（２）ＳＤＡを介して伝送する信号にはスタートコンディションやストップコンディションのようなコマンドの役割をする信号も含まれるため、ノイズによる誤動作をしやすい。
　（３）データ信号やクロック信号は、複数のスレーブデバイスに共通なため、各信号部の出力部は、オープンコレクタやオープンドレインデバイスとして構成され、プルアップ抵抗でＨレベルを実現するする。そのため、各信号のインピーダンスは高く、ノイズによる誤動作をしやすい。
　（４）データ信号やクロック信号は、複数のスレーブデバイスに共通なため、他のスレーブデバイスとの通信を誤認識して誤動作しやすい。
　（５）シリアル通信のために、スタートパルスのような同期信号やイネーブル信号を有していないため、ノイズによる誤動作をしやすい。
　上記の理由から、本実施の形態のようなＩ２Ｃ方式を用いたシリアル通信システムにおいて本発明は特に有効である。
　しかしながら、本発明は必ずしもＩ２Ｃ方式に限定されることなく、ノイズが発生しやすいシリアルデータ通信方法においては有効である。
　なお、本実施の形態においては、ＳＣＬ（クロック線）は単方向になっているが、双方向のＳＣＬを介してマスタデバイスとスレーブデバイスとの間でクロックの伝送を行なってもよい。双方向のＳＣＬはインピーダンスが高く、ノイズによる誤動作をしやすくなるため、本発明は特に有効である。
　（実施例１）
　以下、図５に基づいて本発明の一実施例について説明すれば以下の通りである。
　なお、本実施例では、シリアルデータ通信装置として液晶表示装置を備えた電子機器（例えば携帯電話）を例として記載する。
　図５は、本実施例に係る電子機器を説明するためのブロック図である。
　図５に示すように、電子機器１１０は、マスタデバイス１１２と、スレーブデバイスとしての液晶表示装置１１３と撮像装置１１４とを備えている。
　マスタデバイス１１２と、液晶表示装置１１３、撮像装置１１４とは、ＳＣＬ１１５及びＳＤＡ１１６からなるＩ２Ｃバスによって接続されている。
　液晶表示装置１１３の、マスタデバイス１１２からの信号の入力側にノイズ除去部１２６が設けられている。このノイズ除去部１２６はマスタデバイス１１２からＳＣＬ１１５及びＳＤＡ１１６を介して入力されるシリアル通信用データ信号あるいはシリアル通信用クロック信号に対してノイズ除去を行う。
　ノイズ除去部１２６は、周波数の高いノイズ除去用クロック信号によって、シリアル通信用データ信号あるいはシリアルデータ通信用クロック信号をラッチし、シリアル通信用データ信号あるいはシリアル通信用クロック信号に重畳したノイズの除去を実現できる。ノイズ除去部１２６は、既に説明した回路から構成することができるためここでは説明を省略する。
　なお、ノイズ除去用クロック信号と液晶表示装置１１３に入力される表示データ転送用クロック信号は兼用され、マスタデバイス１１２から配線１１８を介して提供される。
　ここで、例えば、Ｉ２Ｃ方式では、シリアル通信用クロック信号の周波数は、通常４００ｋＨｚ以下となるが、表示データ転送用クロック信号は、表示解像度次第であるが、ＶＧＡ（６４０×４８０）の場合、約２０ＭＨｚとなり、充分にシリアル通信用クロック信号の周波数より高いため、ノイズ除去用クロック信号として兼用することができる。
　これにより、配線を追加することなく、ノイズ除去用クロック信号を提供することができる。
　本実施例では、ノイズ除去用クロック信号と表示データ転送用クロック信号とを兼用しているが、表示データ転送用クロック信号を分周してノイズ除去用クロック信号として利用してもよい。
　例えば、約２０ＭＨｚの上記表示データ転送用クロック信号を８分周して、約２．５ＭＨｚのクロック信号をノイズ除去用クロック信号として利用することができる。
　また、液晶表示装置１１３と撮像装置１１４には、マスタデバイス１１２からそれぞれ配線１１８と配線１１９を介してその他の信号が提供される。
　ここで、液晶表示装置１１３に入力されるその他の信号の例として、例えば表示データ信号、垂直同期信号、水平同期信号などがある。
　本発明のシリアルデータ通信方法は、
　ラッチ後の上記信号を、ラッチ前の該当する信号と比較して、
　信号のレベルが一致する部分は、当該一致したレベルで当該信号のレベルを確定し、
　信号のレベルが一致しない部分は、直前で一致したレベルが維持されているとして、当該信号のレベルを確定することが好ましい。
　上記方法によれば、ノイズの発生によりラッチ後の信号とラッチ前のレベルが一致しない場合、この部分を直前で一致したレベルに維持することにより、さらに確実にノイズを除去することができる。
　本発明のシリアルデータ通信方法は、
　上記通信がＩ２Ｃ方式で行われても良い。
　Ｉ２Ｃ方式では、特にノイズが発生しやすくなるが、上記方法によれば、有効にノイズを除去することができる。
　本発明のシリアルデータ通信装置は、
　上記ノイズ除去部には、フリップフロップ回路が設けられていることが好ましい。
　上記構成によれば、簡単な構成でクロック信号とデータ信号のうち、少なくとも一方の信号に重畳したノイズを除去することができるため、誤動作の発生を低減することができる。
　本発明のシリアルデータ通信装置は、
　上記ノイズ除去部が、
　ラッチ後の上記信号を、ラッチ前の該当する信号と比較して、
　信号のレベルが一致する部分は、当該一致したレベルで当該信号のレベルを確定し、
　信号のレベルが一致しない部分は、直前で一致したレベルが維持されているとして、当該信号のレベルを確定することが好ましい。
　上記構成によれば、ノイズの発生によりラッチ後の信号とラッチ前のレベルが一致しない場合、この部分を直前で一致したレベルに維持することにより、さらに確実にノイズを除去することができる。
　本発明のシリアルデータ通信装置は、
　複数個のスレーブデバイスを備えており、
　上記複数個のスレーブデバイスが、上記データ線及び上記クロック線のうちの、少なくとも一方を共用していてもよい。
　複数のスレーブデバイスでデータ線あるいはクロック線を共用していると、信号にノイズが重畳した場合、他のデバイスの通信を誤認識して誤動作するリスクが高くなるため、本発明が特に有効になる。
　本発明のシリアルデータ通信装置は、
　上記通信がＩ２Ｃ方式で行われてもよい。
　Ｉ２Ｃ方式では、特にノイズが発生しやすくなるが、上記構成によれば、有効にノイズを除去することができる。
　本発明のシリアルデータ通信装置は、
　上記クロック線において、上記クロック信号が双方向に通信されていてもよい。
　双方向のクロック線はインピーダンスが高く、ノイズが重畳しやすいため、本発明が特に有効になる。
　本発明のシリアルデータ通信装置は、
　上記データ信号は、上記クロック信号との位相関係により、コマンドの役割を果たしてもよい。
　上記構成によれば、データ信号がコマンドの役割を果たす場合、データ信号にノイズが重畳すると、誤動作のリスクが高くなるため、本発明は特に有効である。
　また、コマンド用の別の信号線が不要であり、信号線数を少なくすることができる。
　本発明のシリアルデータ通信装置は、
　上記スレーブデバイスに表示装置が含まれてもよい。
　本発明のシリアルデータ通信装置は、
　上記表示装置には、表示データ転送用クロック信号が入力されており、
　上記表示データ転送用クロック信号が、上記第２クロック信号であることが好ましい。
　上記構成によれば、別途クロック信号を設ける必要がない。また、信号線数を少なくすることができる。
　本発明のシリアルデータ通信装置は、
　上記第２クロック信号は上記表示装置に入力される表示データ転送用クロック信号を分周した信号であることが好ましい。
　上記構成によれば、別途クロック信号を設ける必要がなく、また信号線数を少なくすることができる。
　本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
　本発明は、Ｉ２Ｃバスにより接続された電子機器に好適に利用することができる。
　１０　　　　　　　　　　　シリアルデータ通信装置
　１２　　　　　　　　　　　マスタデバイス
　１３・１４　　　　　　　　スレーブデバイス
　１５　　　　　　　　　　　ＳＣＬ
　１６　　　　　　　　　　　ＳＤＡ
　１７・１８　　　　　　　　配線
　２０　　　　　　　　　　　Ｉ２Ｃ部
　２１　　　　　　　　　　　レジスタ群
　２２　　　　　　　　　　　機能ブロック
　２４　　　　　　　　　　　単方向バッファ
　２５　　　　　　　　　　　双方向バッファ
　２６　　　　　　　　　　　ノイズ除去部
　２７　　　　　　　　　　　Ｉ２Ｃ送信部
　２８　　　　　　　　　　　Ｉ２Ｃ制御部
　２９　　　　　　　　　　　Ｉ２Ｃ受信部
　１１０　　　　　　　　　　電子機器
　１１２　　　　　　　　　　マスタデバイス
　１１３　　　　　　　　　　液晶表示装置
　１１４　　　　　　　　　　撮像装置
　１１５　　　　　　　　　　ＳＣＬ
　１１６　　　　　　　　　　ＳＤＡ
　１１７・１１８・１１９　　配線
　１２６　　　　　　　　　　ノイズ除去部

Claims (13)

  1. 　データ線とクロック線とを用いるシリアルデータ通信方法であって、
    　上記データ線で通信されるデータ信号と、上記クロック線で通信されるクロック信号のうち、少なくとも一方の信号を、上記クロック信号よりも周波数が高い信号でラッチして取り込むことを特徴とするシリアルデータ通信方法。
  2. 　ラッチ後の上記信号を、ラッチ前の該当する信号と比較して、
    　信号のレベルが一致する部分は、当該一致したレベルで当該信号のレベルを確定し、
    　信号のレベルが一致しない部分は、直前で一致したレベルが維持されているとして、当該信号のレベルを確定することを特徴とする請求項１に記載のシリアルデータ通信方法。
  3. 　上記通信がＩ２Ｃ方式で行われることを特徴とする請求項１又は２に記載のシリアルデータ通信方法。
  4. 　マスタデバイスとスレーブデバイスとが、少なくともデータ線とクロック線とで接続されたシリアルデータ通信装置であって、
    　上記データ線で通信されるデータ信号と、上記クロック線で通信されるクロック信号のうち、少なくとも一方の信号を、上記クロック信号よりも周波数が高い信号である第２クロック信号でラッチして取り込むノイズ除去部が設けられていることを特徴とするシリアルデータ通信装置。
  5. 　上記ノイズ除去部には、フリップフロップ回路が設けられていることを特徴とする請求項４に記載のシリアルデータ通信装置。
  6. 　上記ノイズ除去部が、
    　ラッチ後の上記信号を、ラッチ前の該当する信号と比較して、
    　信号のレベルが一致する部分は、当該一致したレベルで当該信号のレベルを確定し、
    　信号のレベルが一致しない部分は、直前で一致したレベルが維持されているとして、当該信号のレベルを確定することを特徴とする請求項４に記載のシリアルデータ通信装置。
  7. 　複数個のスレーブデバイスを備えており、
    　上記複数個のスレーブデバイスが、上記データ線及び上記クロック線のうちの、少なくとも一方を共用していることを特徴とする請求項４から６のいずれか１項に記載のシリアルデータ通信装置。
  8. 　上記通信がＩ２Ｃ方式で行われることを特徴とする請求項４から７のいずれか１項に記載のシリアルデータ通信装置。
  9. 　上記クロック線において、上記クロック信号が双方向に通信されていることを特徴とする請求項４から８のいずれか１項に記載のシリアルデータ通信装置。
  10. 　上記データ信号は、上記クロック信号との位相関係により、コマンドの役割を果たすことを特徴とする請求項４から９のいずれか１項に記載のシリアルデータ通信装置。
  11. 　上記スレーブデバイスに表示装置が含まれていることを特徴とする請求項４から１０のいずれか１項に記載のシリアルデータ通信装置。
  12. 　上記表示装置には、表示データ転送用クロック信号が入力されており、
    　上記表示データ転送用クロック信号が、上記第２クロック信号であることを特徴とする請求項１１に記載のシリアルデータ通信装置。
  13. 　上記第２クロック信号は上記表示装置に入力される表示データ転送用クロック信号を分周した信号であることを特徴とする請求項１１又は１２に記載のシリアルデータ通信装置。
PCT/JP2011/069030 2010-08-31 2011-08-24 シリアルデータ通信方法及びシリアルデータ通信装置 Ceased WO2012029602A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US13/819,301 US8971469B2 (en) 2010-08-31 2011-08-24 Serial data communication method and serial data communication device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010194792 2010-08-31
JP2010-194792 2010-08-31

Publications (1)

Publication Number Publication Date
WO2012029602A1 true WO2012029602A1 (ja) 2012-03-08

Family

ID=45772695

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/069030 Ceased WO2012029602A1 (ja) 2010-08-31 2011-08-24 シリアルデータ通信方法及びシリアルデータ通信装置

Country Status (2)

Country Link
US (1) US8971469B2 (ja)
WO (1) WO2012029602A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2984661B1 (fr) * 2011-12-19 2013-12-20 Valeo Sys Controle Moteur Sas Procede de communication entre au moins un premier systeme et au moins un deuxieme systeme par l'intermediaire d'une liaison serie synchrone full duplex
US9996488B2 (en) 2013-09-09 2018-06-12 Qualcomm Incorporated I3C high data rate (HDR) always-on image sensor 8-bit operation indicator and buffer over threshold indicator
US10353837B2 (en) 2013-09-09 2019-07-16 Qualcomm Incorporated Method and apparatus to enable multiple masters to operate in a single master bus architecture
US9690725B2 (en) 2014-01-14 2017-06-27 Qualcomm Incorporated Camera control interface extension with in-band interrupt
KR20160070171A (ko) 2013-10-09 2016-06-17 퀄컴 인코포레이티드 CCIe 프로토콜을 통한 에러 검출 능력
US9684624B2 (en) * 2014-01-14 2017-06-20 Qualcomm Incorporated Receive clock calibration for a serial bus
EP3187097A4 (en) * 2014-12-25 2018-06-13 Olympus Corporation Communication system
CN106598891B (zh) * 2015-10-15 2021-04-30 恩智浦美国有限公司 集成电路间i2c总线系统中的从设备报警信号
JP6976729B2 (ja) * 2017-06-08 2021-12-08 ソニーセミコンダクタソリューションズ株式会社 通信装置、通信方法、プログラム、および、通信システム
US20190171611A1 (en) * 2017-12-05 2019-06-06 Qualcomm Incorporated Protocol-framed clock line driving for device communication over master-originated clock line
US11177856B2 (en) * 2020-02-03 2021-11-16 Qualcomm Incorporated Crosstalk amelioration systems and methods in a radio frequency front end (RFFE) communication system
CN113312297A (zh) * 2021-06-22 2021-08-27 张玉禄 一种spi从接口、安全芯片及spi闪存电子装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008118683A (ja) * 2006-11-03 2008-05-22 Silicon Image Inc ユニットインターバルに含めるオーバーサンプルデータの決定方法
JP2008526073A (ja) * 2004-12-23 2008-07-17 エヌエックスピー ビー ヴィ データ信号を受信および／または復号するインターフェース回路ならびに方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6920552B2 (en) * 2001-03-16 2005-07-19 Broadcom Corporation Network interface with double data rate and delay locked loop
TWI270783B (en) * 2005-02-24 2007-01-11 Via Tech Inc Method and circuitry for extracting clock in clock data recovery system
JP5160100B2 (ja) 2007-02-08 2013-03-13 シャープ株式会社 データ通信誤動作防止装置、電子機器、データ通信誤動作防止装置の制御方法、データ通信誤動作防止装置の制御プログラム、及び当該プログラムを記録した記録媒体
KR101418015B1 (ko) * 2008-02-20 2014-07-09 삼성전자주식회사 스큐 조정 회로 및 방법
KR101580897B1 (ko) * 2008-10-07 2015-12-30 삼성전자주식회사 디스플레이 드라이버, 이의 동작 방법, 및 상기 디스플레이 드라이버를 포함하는 장치
US20130304999A1 (en) 2010-10-06 2013-11-14 Sharp Kabushiki Kaisha Electronic device and serial data communication method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008526073A (ja) * 2004-12-23 2008-07-17 エヌエックスピー ビー ヴィ データ信号を受信および／または復号するインターフェース回路ならびに方法
JP2008118683A (ja) * 2006-11-03 2008-05-22 Silicon Image Inc ユニットインターバルに含めるオーバーサンプルデータの決定方法

Also Published As

Publication number Publication date
US20130170575A1 (en) 2013-07-04
US8971469B2 (en) 2015-03-03

Similar Documents

Publication Publication Date Title
WO2012029602A1 (ja) シリアルデータ通信方法及びシリアルデータ通信装置
US9778677B2 (en) Bit-timing symmetrization
JP4071868B2 (ja) データ伝送装置
US9001950B2 (en) Information processing apparatus, serial communication system, method of initialization of communication therefor, and serial communication apparatus
JP6808641B2 (ja) パルスベースのマルチワイヤリンクのためのクロックおよびデータ復元
JP6054006B2 (ja) 通信システム
JP2011138466A (ja) Ｉ２ｃ／ｓｐｉ制御インターフェース回路構造、集積回路構造およびバス構造
US8132036B2 (en) Reducing latency in data transfer between asynchronous clock domains
CN111949069B (zh) 用于异步数据传送的电路
WO2012171582A1 (en) Resolving address conflicts in a bus system
US20090119439A1 (en) Structure compatible with i2c bus and system management bus and timing buffering apparatus thereof
SG189197A1 (en) Electronic device and serial data communication method
CN112292673A (zh) I3c从机接口、具有i3c从机接口的集成电路及用于运行i3c从机接口的方法
WO2021259229A1 (zh) 模块间通信方法及系统
US20140258584A1 (en) Bus relay apparatus, integrated circuit apparatus, cable, connector, electronic appliance, and bus relay method
US10977206B2 (en) Data communication device and method for data communication
CN114911743A (zh) Spi从机设备、spi主机设备和相关的通信方法
JP2008107937A (ja) バスリピータ
CN119002789B (zh) Io采样方法和装置、电子设备
JP5920370B2 (ja) 電子制御装置
JP5742334B2 (ja) データ転送システム、データ転送装置及びデータ転送方法
JP4759494B2 (ja) シリアルデータ通信方式およびシリアルデータ通信装置
CN112749021B (zh) 通信系统以及运作方法
JP5041402B2 (ja) インタフェース回路および電子機器
US20080147921A1 (en) Data transfer between a master and slave

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11821619

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 13819301

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11821619

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP