CN113312297A - 一种spi从接口、安全芯片及spi闪存电子装置 - Google Patents
一种spi从接口、安全芯片及spi闪存电子装置 Download PDFInfo
- Publication number
- CN113312297A CN113312297A CN202110689325.5A CN202110689325A CN113312297A CN 113312297 A CN113312297 A CN 113312297A CN 202110689325 A CN202110689325 A CN 202110689325A CN 113312297 A CN113312297 A CN 113312297A
- Authority
- CN
- China
- Prior art keywords
- spi
- chip
- interface
- flash memory
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 69
- 230000006870 function Effects 0.000 claims abstract description 21
- 235000015429 Mirabilis expansa Nutrition 0.000 claims abstract 3
- 244000294411 Mirabilis expansa Species 0.000 claims abstract 3
- 235000013536 miso Nutrition 0.000 claims abstract 3
- 238000004806 packaging method and process Methods 0.000 claims abstract 2
- 230000006854 communication Effects 0.000 claims description 45
- 238000004891 communication Methods 0.000 claims description 44
- 238000000034 method Methods 0.000 abstract description 11
- 238000007789 sealing Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 17
- 230000005540 biological transmission Effects 0.000 description 13
- 230000006872 improvement Effects 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 238000007726 management method Methods 0.000 description 2
- 230000006386 memory function Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 108010079923 lambda Spi-1 Proteins 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Storage Device Security (AREA)
Abstract
本申请公开了一种SPI从接口、安全芯片及SPI闪存电子装置,在标准全双工SPI从接口基础上至少增加了一种1线输入模式;在该1线输入模式下,只有从接口的输入信号MOSI数据线传输数据,SPI从接口的输出信号MISO数据线保持输出高阻态。采用该SPI从接口的安全芯片构成的安全SPI闪存电子装置是指具有密码服务功能的SPI设备。具体实现方法是,通过SIP封装方式,将本发明公开的SPI接口安全芯片与普通SPI闪存合封在一起。合封打线方法是:本发明的安全芯片的SPI接口信号与普通SPI闪存晶片的SPI接口信号,全都一一引出到对应管脚。利用具有改进SPI接口的安全芯片能简化普通电子装置的安全升级、显著降低升级成本。
Description
技术领域
本申请实施例涉及SPI通信接口技术、电子装置数据加密、敏感信息保护技术领域,特别涉及一种SPI从接口,带有该种从接口的安全芯片及带有该种安全芯片的安全SPI闪存电子装置。
背景技术
目前,我们信息化网络中分布了各种电子装置,这些电子装置都在面临通过增加密码模块实现安全改造的局面,通过SPI接口增加密码模块是一种常见的方法。
然而,上述在电子装置中通过SPI总线接口,添加支持SPI接口的密码模块来实现电子装置安全升级的方法普遍存在一些实际的问题,例如由于主控芯片与SPI接口器件的连接方式固定且唯一,当需要增加密码模块进行安全升级时,必须为SPI接口密码模块增加一条SPI片选信号,重新设计PCB印制电路以提供附加的密码模块相关电路接入,当主控芯片没有多余的片选信号可用时甚至需要更换主控芯片,这不仅导致了安全升级工程量大,还极大增加了升级成本。
以安全SPI闪存电子装置为例,现有的电子装置通常由普通SPI闪存直接接到SPI各接口,如果要想对该电子装置进行安全升级,必须要采用多余接口外接密码模块来实现,当不存在其他接口时,必须要重新设计电路板,显然占用了大量工作量及升级成本。
发明内容
本申请提供了一种SPI从接口、安全芯片及SPI闪存电子装置,利用具有该电路结构的安全芯片可非常简便的实现普通电子装置的安全升级,对现有电子装置的电路影响非常小。
第一方面,本申请提供了一种SPI从接口,所述SPI从接口配置普通SPI通信协议,以及,至少一种1线输入SPI从接口通信模式;所述1线输入SPI从接口通信模式包括时钟信号SCK、片选信号CSn、MOSI数据信号以及MISO信号;
所述MISO信号保持高阻态;
当多个SPI从设备共用SPI总线时,所述MOSI数据信号中包括用于提供给SPI主设备选择连接至指定SPI从设备的特征码。
第二方面,本申请提供了一种安全芯片,包括:
第一方面所述的SPI从接口。
在一些实施例中,所述安全芯片支持多个SPI从设备共用SPI总线接口,并支持SPI主设备通过特征码来选择其中之一进行通信。
在一些实施例中,所述SPI从接口支持1/2/4/8数据线中的任意一种或多种组合。
在一些实施例中,所述安全芯片还包括:
辅助通信接口,所述辅助通信接口为usb、uart、i ic、gpio、7816、SWP、1Wire中至少一种,被配置为安全芯片提供数据交换功能。
在一些实施例中,所述安全芯片还包括:
辅助功能端口,被配置为提供电源、接地、时钟服务。
在一些实施例中,还包括密码服务功能模块,其包括:
CPU、算法协处理器、内部存储器、防护传感器、噪声源、电源管理模块、时钟产生电路以及上电复位电路之中的一种或多种。
第三方面,本申请提供了一种安全SPI闪存电子装置,所述电子装置包括:
普通SPI闪存;
第二方面所述的安全芯片,所述安全芯片与所述普通SPI闪存以采用封装方式合封;
SPI通信接口,所述SPI通信接口包括时钟端口,数据端口和片选信号端口;其中,所述安全芯片和普通SPI闪存分别共用时钟端口、数据端口、所述片选信号端口。
所述普通SPI闪存的存储介质为Norflash或Nandflash。
本申请提供的SPI从接口、安全芯片及安全SPI闪存电子装置中,因多个SPI从设备共用一个片选信号,SPI主设备就不再仅仅以片选信号来选择从设备,而是通过发送特征码的方式来选择从设备,只有当从设备接收到的特征码与本身匹配时,才处理接收到的数据,并按照约定的协议执行相关操作。通信过程中,改进型SPI接口设备的MISO接口信号保持高阻态,不影响其他SPI设备通过MISO信号传输数据,因此MISO信号线不会出现数据冲突,不影响标准SPI接口设备的正常通信。
所述安全芯片被配置为依据输入的特征码是否匹配,决定是否处理后续数据,并按协议要求执行相关操作。
所述安全SPI闪存与普通闪存的管脚保持一致,现有电子装置在不改变PCB印制电路板的情况下,仅需将普通SPI闪存更换为本申请中的安全SPI闪存电子装置即可实现安全升级。使得现有电子装置的安全改造简单易行、成本可控、性能优异,为电子装置的安全改造提供有力支持,促进产业发展。
附图说明
图1为普通SPI总线信号连接示意图;
图2为改进型SPI总线信号连接示意图;
图3为SPI从接口1线输入模式数据传输示意图;
图4为SPI从接口特征码及数据传输示意图;
图5为2线SPI从接口按照MSB传输模式信号线与数据位的关系图;
图6为4线SPI从接口按照MSB传输模式信号线与数据位的关系图;
图7为8线SPI从接口按照MSB传输模式信号线与数据位的关系图;
图8为本申请一种SPI接口安全芯片的结构示意图;
图9为一般电子装置中主控芯片与SPI从器件的连接方式图;
图10为本申请SPI接口安全芯片与普通SPI从器件共用SPI总线的连接方式图;
图11为本申请多个SPI接口安全芯片共用SPI总线的连接方式图;
图12为本申请一种安全SPI闪存电子装置的结构示意图。
具体实施方式
下面,结合附图以及具体实施方式,对本发明做进一步描述:
需要说明的是,SPI是串行外设接口(Serial Peripheral Interface)的缩写,是Motorola公司推出的一种同步串行接口技术,包含SCK(时钟)、CSn(片选)、MISO(主入从出数据线)、MOSI(主出从入数据线)等信号线,是一种全双工、同步的通信总线,为标准SPI,又称作SPI 1线模式。
如图1所示出的,为普通SPI总线信号连接示意图;
传输数据时,SPI主设备与SPI从设备之间可采用图中的形式连接,其中,时钟信号SCK,来自SPI主设备,单向,为片选和数据信号的时序参考源;片选信号CSn,来自SPI主设备,单向。片选使能时,表示对应的从设备被主设备选择。数据线MOSI用于传输数据,来自主设备,单向。数据线MISO用于传输数据,来自从设备,单向。该总线为全双工,主设备在发送数据的同时也会收到来自从设备发送的数据,主设备在接收数据的同时也会发送数据到从设备。
而在本申请实施例中提出的改进型SPI接口,在兼容标准SPI的基础上增添了1线接收、2线接收、2线发送、4线接收、4线发送、8线接收、8线发送等半双工通信模式。
1线接收模式为半双工通信,当选用1线接收模式时,在不增加片选信号的情况下,可实现多个所述改进型SPI接口设备共用SPI接口,或者至少一个改进型SPI接口设备与一个普通SPI接口设备共用SPI接口总线,所有共用SPI接口的设备的时钟SCK信号线为线与关系、片选CSn信号线为线与关系、数据MOSI信号线为线与关系、数据MISO信号线为线与关系。SPI主通过片选信号使能SPI总线后,再通过发送特征码来选择SPI从设备;特征码可以表现为命令、地址、特殊字段数据等;比如以所传输的前几个字节作为特征码。每个设备都分配一个或者一组特征码,只有接收的特征码与本身特征码匹配,SPI从设备才会做出相应的操作;若特征码不匹配,其MISO接口信号保持高阻态,以便不影响其他SPI设备通过MISO信号传输数据,因此MISO信号线不会出现数据冲突,保证所有SPI接口设备都可正常通信。
当采用1线接收通信模式时,SPI接口各个信号的逻辑关系图3所示。
当选用2线、4线、8线半双工通信模式时,所有共用SPI接口的设备都为半双工通信模式。SPI主通过片选信号使能SPI总线后,再通过发送特征码来选择SPI从设备;特征码可以表现为命令、地址、特殊字段数据等;比如以所传输的前几个字节作为特征码。每个设备都分配一个或者一组特征码,只有接收的特征码与本身特征码匹配,SPI从设备才会做出相应的操作;若特征码不匹配,其数据D0~D7接口信号保持输入或者高阻态,以便不影响其他SPI设备传输数据,保证所有SPI接口设备都可正常通信。选用2线、4线、8线半双工通信模式可大大提高数据传输效率,因此在实际应用中,根据实际需求,SPI接口支持1/2/4/8数据线可以采用任意一种或几种的任意组合。
相对应的,由图2所示出的改进型SPI总线信号连接示意图中,时钟信号SCK,来自SPI主设备,单向,为片选和数据信号的时序参考源;片选信号CSn,来自SPI主设备,单向;片选使能时,表示对应的从设备被主设备选通。数据线MOSI/D0用于传输数据,双方向。数据线MISO/D1用于传输数据,双方向。数据线D2-D7均用于传输数据,双方向。该总线在SPI标准模式下为全双工,MOSI数据从主传向从,MISO数据由从传向主;该总线在1线半双工模式下为半双工,MOSI数据从主传向从,MISO数据保持高阻;其他模式均为半双工,每次通信时数据线都是相同方向,具体方向由主从双方协商决定。
当采用2/4/8线数据线通信时,其数据线与所传输的数据位之间的关系分别如图5、图6和图7所示。
图4为SPI总线传输特征码及数据的时序图;
在本实施例中,普通SPI闪存(SPI闪存存储器,SPI flash memory,简称SPI闪存)是采用SPI作为通信接口的闪存存储器,具有接口信号少、芯片面积小、不同容量命令相互兼容等特点,广泛应用于现有的电子设备中,主要用来存储控制程序及数据等信息。目前SPI闪存存储器普遍支持1/2/4/8线数据通信模式的一种或者几种。闪存(flash)又分为Norflash和Nandflash等类型。
实施例一
参见图8,为本申请一种SPI接口安全芯片的结构示意图;
由图8可知,本申请实施例提供了一种SPI接口安全芯片,包括:
至少一个SPI从接口100,所述SPI从接口100至少支持1线接收模式;所述1线接收模式为半双工通信,包含SCK信号101、CSn片选信号102、MOSI信号103、MISO信号104;通信时SCK信号101、CSn片选信号102、MOSI信号103功能与标准SPI从接口完全相同,不同点在于MISO信号104可配置为输出高阻态。其中,在1线输入模式下,输出使能信号105被配置为禁止输出状态,此时MISO信号保持高阻态。
控制单元500,可以是CPU、DSP、控制逻辑。
此外,在一些实施例中,所述安全芯片还包括:
辅助通信接口200,所述辅助通信接口200为usb、uart、i ic、gpio、7816、SWP、1Wire中至少一种,被配置为安全芯片提供数据交换功能。
辅助功能端口700,可以是提供电源、接地、时钟等功能的端口。
密码服务功能模块600,被配置为通过所述SPI从接口100对外提供密码服务。不限于包括CPU、算法协处理器、内部存储器、防护传感器、噪声源、电源管理模块、时钟产生电路以及上电复位电路;这些模块可组成一个SOC芯片。使得本申请的安全芯片可通过SPI接口或者其他通信接口对外提供密码服务。
由上述技术方案可知,使用上述安全芯片,在不增加片选信号的情况下,可实现多个所述安全芯片或者至少一个所述安全芯片与其他SPI接口设备共用SPI接口总线,在不增加SPI接口资源的情况下,便可增加密码模块。具体的,上述安全芯片的使用方法如图10所示进行说明:
普通电子装置其SPI接口连接方式类似图9所示,每个SPI接口器件对应一个片选信号。使用本发明所述安全芯片对此类电子装置进行安全升级,在使用时其连接方式如图10所示。安全芯片10与其他SPI接口器件完全共用SPI总线,包括片选信号;当片选信号有效时,安全芯片10和SPI接口器件同时被选中;安全芯片10上电后首先配置为1线接收模式,保持输出数据线上为高阻态;SPI主通过片选信号使能SPI总线后,再通过发送特征码来选择SPI从设备;特征码可以表现为命令、地址、特殊字段数据等;比如以所传输的前几个字节作为特征码。每个设备都分配一个或者一组特征码,只有接收的特征码与本身特征码匹配,SPI从设备才会做出相应的操作;若特征码不匹配,其数据D0~D7接口信号保持输入或者高阻态,以便不影响其他SPI设备传输数据,保证所有SPI接口设备都可正常通信。
图11为多个所述安全芯片共用SPI接口总线的连接方式,其使用方式与上面类似。
由上述技术方案可知,本申请提供了一种SPI接口安全芯片,包括至少一个SPI从接口100,所述SPI从接口100至少支持1线输入模式;所述1线输入模式为半双工通信模式,包含SCK信号101、CSn片选信号102、MOSI信号103、MISO信号104,通信时SCK信号101、CSn片选信号102、MOSI信号103功能与标准SPI从接口完全相同,不同点在于MISO信号104可配置为输出高阻态;密码服务功能模块,被配置为通过所述SPI从接口对外提供密码服务。本申请提供的安全芯片,在不更换主控芯片的情况下,仅需用所述安全芯片共用现有SPI接口,便可实现安全升级,提供密码服务功能,分时复用SPI接口通信,极大地减少了安全升级的成本。
实施例二
参见图12,为本申请提供的一种安全SPI闪存电子装置的结构示意图;
由图12可知,对应于上述安全芯片,本申请还提供了一种安全SPI闪存电子装置,所述电子装置包括:
普通SPI闪存30;
前述实施例提供的安全芯片10,所述安全芯片10与所述普通SPI闪存30以采用封装方式合封;
SPI通信接口,所述SPI通信接口包括时钟端口41,数据端口42和片选信号端口43;其中,所述安全芯片10和普通SPI闪存30共用时钟端口41,数据端口42以及片选信号端口43;
所述安全芯片10被分配一个特征码,用作身份标识;该特征码可占用SPI闪存的命令及地址字段,其长度也可保持一致,该特征码有别于SPI闪存有效的命令和地址数值;
其中,安全SPI闪存是指具有密码服务功能的SPI闪存,其SPI通信接口信号与普通闪存的SPI通信接口信号保持一致。安全SPI闪存电子装置在保持普通SPI闪存功能的同时还能提供密码服务功能,可解决现有提供密码服务的电子装置改造工程量大、结构复杂、成本高、难实现等问题。
所述电子装置具体的实现方法为:将安全芯片10与普通SPI闪存30通过SIP封装方式合封在一起,对外提供与普通SPI闪存30相同的SPI通信接口,该接口包括用于接收时钟信号的时钟端口41、用于连接数据总线的数据端口42、用于接收片选信号的片选信号端口43。SIP封装具体连线方案为,安全芯片10的时钟信号11与闪存的SPI接口时钟信号31均连接时钟端口41,安全芯片数据总线12和闪存数据总线32均与数据端口42连接,安全芯片的SPI片选信号13和普通SPI闪存30的片选信号33均与合封后的安全SPI闪存片选信号端口43相连;安全芯片10被设置一个特征码,该特征码在SPI通信上占用SPI闪存的命令及地址字段,其长度也保持一致,该特征码有别于SPI闪存有效的命令和地址数值;安全芯片10首先通过判断特征码是否匹配,若不匹配则保持静默,若特征码匹配,再依据后续命令要求执行相应的操作;可提供数据加解密、数据签名验签、获取随机数等密码服务功能。这样,在SPI接口不增加信号线的情况下,既保留了原有的闪存功能,又添加了密码服务模块。现有使用SPI闪存的电子装置,若要进行安全升级改造,由于共用了同一套完全相同的SPI通信接口,只需将普通SPI闪存更换为所述安全SPI闪存即可,其PCB印制电路板以及其他电路均不须改动。
本申请提供的电子装置实现密码服务功能的具体方法如下:
安全芯片分配一个特征码,该特征码在SPI通信上占用SPI闪存的命令及地址字段,其长度也保持一致,该特征码有别于SPI闪存有效的命令和地址数值;
上电后,安全芯片首先被配置为1线接收模式,MISO信号线保持高阻态;
当主控芯片需要访问SPI闪存时,其发送SPI闪存对应的命令码、地址或者后面带有数据。SPI闪存按照命令要求执行相关操作,实现SPI闪存数据存储、数据读、信息查询等。此时安全芯片的MISO信号线保持高阻态,不影响主控与SPI闪存之间的数据交互;
当主控芯片需要访问安全芯片时,发送安全芯片相匹配的特征码或者后面带有数据。安全芯片解析到特征码匹配后,则按照命令要求执行相关操作,为主控芯片提供各种数据服务,包括密码服务等。此时,SPI闪存因其命令、地址不匹配,会保持静默,不影响主控与安全芯片之间的数据交互。
按照上述流程,安全SPI闪存可通过SPI接口提供普通闪存功能和安全芯片的密码服务功能。
由上述技术方案可知,本申请提供了一种安全SPI闪存电子装置,包括:普通SPI闪存;安全芯片,所述安全芯片与所述普通SPI闪存以采用封装方式合封;SPI通信接口,所述SPI通信接口包括时钟端口,数据端口和片选信号端口;其中,所述安全芯片和普通SPI闪存分别共用时钟端口、数据端口、片选信号端口;所述安全芯片分配一个特征码,该特征码在SPI通信上占用SPI闪存的命令及地址字段,其长度也保持一致,该特征码有别于SPI闪存有效的命令和地址数值。
现有电子装置在不改变PCB印制电路板的情况下,仅需将普通SPI闪存更换为安全SPI闪存即可实现安全升级。使得现有电子装置的安全改造简单易行、成本可控、性能优异,为电子装置的安全改造提供有力支持,促进产业发展。
本领域技术人员在考虑说明书及实践这里公开的发明后,将容易想到本发明的其它实施方案。本申请旨在涵盖本发明的任何变型、用途或者适应性变化,这些变型、用途或者适应性变化遵循本发明的一般性原理并包括本发明未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的,本发明的真正范围和精神由下面的权利要求指出。
应当理解的是,本发明并不局限于上面已经描述并在附图中示出的精确结构,并且可以在不脱离其范围进行各种修改和改变。本发明的范围仅由所附的权利要求来限制。
Claims (9)
1.一种SPI从接口,其特征在于,所述SPI从接口配置普通SPI通信协议,以及,至少一种1线输入SPI从接口通信模式;所述1线输入SPI从接口通信模式包括时钟信号SCK、片选信号CSn、MOSI数据信号以及MISO信号;
所述MISO信号保持高阻态;
当多个SPI从设备共用SPI总线时,所述MOSI数据信号中包括用于提供给SPI主设备选择连接至指定SPI从设备的特征码。
2.一种安全芯片,其特征在于,所述安全芯片包括:
权利要求1所述的SPI从接口(100)。
3.根据权利要求2所述的安全芯片,其特征在于,所述安全芯片支持多个SPI从设备共用SPI总线接口,并支持SPI主设备通过特征码来选择其中之一进行通信。
4.根据权利要求2所述的安全芯片,其特征在于,所述SPI从接口(100)支持1/2/4/8数据线中的任意一种或多种组合。
5.根据权利要求2所述的安全芯片,其特征在于,所述安全芯片还包括:
辅助通信接口(200),所述辅助通信接口(200)为usb、uart、iic、gpio、7816、SWP、1Wire中至少一种,被配置为安全芯片提供数据交换功能。
6.根据权利要求2所述的安全芯片,其特征在于,所述安全芯片还包括:
辅助功能端口(700),被配置为提供电源、接地、时钟服务。
7.根据权利要求2所述的安全芯片,其特征在于,还包括密码服务功能模块(600),其包括:
CPU、算法协处理器、内部存储器、防护传感器、噪声源、电源管理模块、时钟产生电路以及上电复位电路之中的一种或多种。
8.一种安全SPI闪存电子装置,其特征在于,所述电子装置包括:
普通SPI闪存(30);
如权利要求2至7中任意一项所述的安全芯片(10),所述安全芯片(10)与所述普通SPI闪存(30)以采用封装方式合封;
SPI通信接口,所述SPI通信接口包括时钟端口(41),数据端口(42)和片选信号端口(43);其中,所述安全芯片(10)和普通SPI闪存(30)分别共用时钟端口(41)、数据端口(42)、所述片选信号端口(43)。
9.根据权利要求8所述的电子装置,其特征在于,所述普通SPI闪存(30)的存储介质为Norflash或Nandflash。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110689325.5A CN113312297A (zh) | 2021-06-22 | 2021-06-22 | 一种spi从接口、安全芯片及spi闪存电子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110689325.5A CN113312297A (zh) | 2021-06-22 | 2021-06-22 | 一种spi从接口、安全芯片及spi闪存电子装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN113312297A true CN113312297A (zh) | 2021-08-27 |
Family
ID=77379895
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110689325.5A Pending CN113312297A (zh) | 2021-06-22 | 2021-06-22 | 一种spi从接口、安全芯片及spi闪存电子装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113312297A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114880270A (zh) * | 2022-06-02 | 2022-08-09 | 厦门紫光展锐科技有限公司 | Spi设备及其数据传输方法 |
Citations (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040093450A1 (en) * | 2000-05-17 | 2004-05-13 | Andreas David C. | Serial device daisy chaining method and apparatus |
CN1588337A (zh) * | 2004-09-15 | 2005-03-02 | 北京中星微电子有限公司 | 串行通信总线外部设备接口 |
US20080183928A1 (en) * | 2007-01-29 | 2008-07-31 | Microsemi Corp. - Analog Mixed Signal Group Ltd. | Addressable Serial Peripheral Interface |
US20130097363A1 (en) * | 2011-10-13 | 2013-04-18 | Nuvoton Technology Corporation | Memory control device |
US20130170575A1 (en) * | 2010-08-31 | 2013-07-04 | Sharp Kabushiki Kaisha | Serial data communication method and serial data communication device |
CN103365791A (zh) * | 2012-04-10 | 2013-10-23 | 北京兆易创新科技股份有限公司 | 一种nand闪存 |
US20140095855A1 (en) * | 2012-09-28 | 2014-04-03 | Hung Huynh | Secure system flash sharing |
US20150160868A1 (en) * | 2013-12-11 | 2015-06-11 | Seiko Epson Corporation | Detection device, sensor, electronic apparatus, and moving object |
US20150378959A1 (en) * | 2014-06-30 | 2015-12-31 | Echelon Corporation | Multi-protocol serial nonvolatile memory interface |
US20170185548A1 (en) * | 2015-12-25 | 2017-06-29 | Fujitsu Limited | Transmission system that includes master device and a plurality of slave devices |
US20180276157A1 (en) * | 2017-03-24 | 2018-09-27 | Analog Devices Global | Serial peripheral interface daisy chain mode system and apparatus |
CN108768450A (zh) * | 2018-06-01 | 2018-11-06 | 威创集团股份有限公司 | 通信方法和系统、计算机存储介质 |
CN111124976A (zh) * | 2018-11-01 | 2020-05-08 | 紫光同芯微电子有限公司 | 一种具有通信和防止漏电功能的智能卡及其工作方法 |
CN111832090A (zh) * | 2020-07-24 | 2020-10-27 | 张玉禄 | 一种基于多通道spi程序读写接口的安全电子装置 |
CN112965926A (zh) * | 2021-03-05 | 2021-06-15 | 张玉禄 | 一种spi接口安全芯片及spi接口电子装置 |
-
2021
- 2021-06-22 CN CN202110689325.5A patent/CN113312297A/zh active Pending
Patent Citations (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040093450A1 (en) * | 2000-05-17 | 2004-05-13 | Andreas David C. | Serial device daisy chaining method and apparatus |
CN1588337A (zh) * | 2004-09-15 | 2005-03-02 | 北京中星微电子有限公司 | 串行通信总线外部设备接口 |
US20080183928A1 (en) * | 2007-01-29 | 2008-07-31 | Microsemi Corp. - Analog Mixed Signal Group Ltd. | Addressable Serial Peripheral Interface |
US20130170575A1 (en) * | 2010-08-31 | 2013-07-04 | Sharp Kabushiki Kaisha | Serial data communication method and serial data communication device |
US20130097363A1 (en) * | 2011-10-13 | 2013-04-18 | Nuvoton Technology Corporation | Memory control device |
CN103365791A (zh) * | 2012-04-10 | 2013-10-23 | 北京兆易创新科技股份有限公司 | 一种nand闪存 |
US20140095855A1 (en) * | 2012-09-28 | 2014-04-03 | Hung Huynh | Secure system flash sharing |
US20150160868A1 (en) * | 2013-12-11 | 2015-06-11 | Seiko Epson Corporation | Detection device, sensor, electronic apparatus, and moving object |
US20150378959A1 (en) * | 2014-06-30 | 2015-12-31 | Echelon Corporation | Multi-protocol serial nonvolatile memory interface |
US20170185548A1 (en) * | 2015-12-25 | 2017-06-29 | Fujitsu Limited | Transmission system that includes master device and a plurality of slave devices |
US20180276157A1 (en) * | 2017-03-24 | 2018-09-27 | Analog Devices Global | Serial peripheral interface daisy chain mode system and apparatus |
CN108768450A (zh) * | 2018-06-01 | 2018-11-06 | 威创集团股份有限公司 | 通信方法和系统、计算机存储介质 |
CN111124976A (zh) * | 2018-11-01 | 2020-05-08 | 紫光同芯微电子有限公司 | 一种具有通信和防止漏电功能的智能卡及其工作方法 |
CN111832090A (zh) * | 2020-07-24 | 2020-10-27 | 张玉禄 | 一种基于多通道spi程序读写接口的安全电子装置 |
CN112965926A (zh) * | 2021-03-05 | 2021-06-15 | 张玉禄 | 一种spi接口安全芯片及spi接口电子装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114880270A (zh) * | 2022-06-02 | 2022-08-09 | 厦门紫光展锐科技有限公司 | Spi设备及其数据传输方法 |
CN114880270B (zh) * | 2022-06-02 | 2024-05-28 | 厦门紫光展锐科技有限公司 | Spi设备及其数据传输方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101725536B1 (ko) | Pcie 프로토콜 스택을 이용하는 저전력 phy의 동작을 위한 디바이스, 방법 및 시스템 | |
CN109902043B (zh) | 一种基于fpga的国密算法加速处理系统 | |
AU2004325175B2 (en) | Joint IC card and wireless transceiver module for mobile communication equipment | |
US20080270654A1 (en) | Bus System for Selectively Controlling a Plurality of Identical Slave Circuits Connected to the Bus and Method Therefore | |
US7337966B2 (en) | Transmission interface | |
CN112965926B (zh) | 一种spi接口安全芯片及spi接口电子装置 | |
US6931470B2 (en) | Dual access serial peripheral interface | |
WO2006013641A1 (ja) | 集積回路装置及び信号伝送システム | |
CN111008171B (zh) | 一种带串行flash接口控制的通信ip电路 | |
US20020114415A1 (en) | Apparatus and method for serial data communication between plurality of chips in a chip set | |
CN105095139A (zh) | 集成电路总线系统及其数据操作和传输方法 | |
US8840031B2 (en) | Smart card and a method for operating a smart card | |
US9128811B2 (en) | Assigning addresses to devices on an interconnect | |
CN113312297A (zh) | 一种spi从接口、安全芯片及spi闪存电子装置 | |
WO2014023247A1 (zh) | 嵌入式设备和基于该设备进行数据通信的控制方法 | |
CN101299207B (zh) | 微处理器系统总线与微处理器接口总线的转换装置及方法 | |
CN111832090A (zh) | 一种基于多通道spi程序读写接口的安全电子装置 | |
CN111913904B (zh) | 向利用主从通信协议的多个从属装置自动分配互不相同地址的方法及用于其的装置 | |
US8832471B2 (en) | Power management system utilizing a transaction terminator | |
CN114996184B (zh) | 兼容实现spi或i2c从机的接口模块及数据传输方法 | |
CN101848559A (zh) | 信息传输的实现系统和智能卡 | |
KR100738032B1 (ko) | 대용량 메모리 지원 스마트 카드 및 지원 방법 | |
CN107851082B (zh) | 用于在总线处运行的集成电路和用于运行该集成电路的方法 | |
CN112445728A (zh) | 一种支持多种硬件接口的机器人开发板ros通讯系统 | |
CN114265472B (zh) | 一种电子设备及配置文件加载方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |