CN112965926B - 一种spi接口安全芯片及spi接口电子装置 - Google Patents

一种spi接口安全芯片及spi接口电子装置 Download PDF

Info

Publication number
CN112965926B
CN112965926B CN202110244211.XA CN202110244211A CN112965926B CN 112965926 B CN112965926 B CN 112965926B CN 202110244211 A CN202110244211 A CN 202110244211A CN 112965926 B CN112965926 B CN 112965926B
Authority
CN
China
Prior art keywords
spi
interface
chip
module
spi interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110244211.XA
Other languages
English (en)
Other versions
CN112965926A (zh
Inventor
张玉禄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN202110244211.XA priority Critical patent/CN112965926B/zh
Publication of CN112965926A publication Critical patent/CN112965926A/zh
Application granted granted Critical
Publication of CN112965926B publication Critical patent/CN112965926B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4295—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using an embedded synchronisation

Abstract

本申请公开了一种SPI接口安全芯片及SPI接口电子装置，安全芯片支持SPI从接口，SPI片选输入端口可与安全芯片其他一个或多个输出端口分时选通或者空置，选通路径由内部逻辑状态控制。安全SPI接口电子装置是指具有密码服务功能的SPI设备。具体实现方法是，通过SIP封装方式，将本发明公开的SPI接口安全芯片与普通SPI设备合封在一起。合封打线方法是：安全芯片的SPI接口信号全都引出到对应管脚，普通SPI设备的SPI时钟信号、数据信号也都引出到对应管脚，但普通SPI接口电子装置的SPI片选信号不引出到芯片相应管脚上，而是与本发明的安全芯片对应的输出端口相连接，由安全芯片控制。利用具有该电路结构的安全芯片能简化普通电子装置的安全升级、显著降低升级成本。

Description

一种SPI接口安全芯片及SPI接口电子装置
技术领域
本申请实施例涉及电子装置数据加密、敏感信息保护技术领域，特别涉及一种SPI接口安全芯片及带有该种安全芯片的安全SPI闪存电子装置及安全SPI接口复合电子装置。
背景技术
目前，我们信息化网络中分布了各种电子装置，这些电子装置都在面临通过增加密码模块实现安全改造的局面。通过在电子装置中添加密码模块是安全升级的主要方法，在现有技术中，密码模块与主控单元的连接方式多种多样，比如通过usb接口、spi控制接口、iic接口、uart、iis接口、7816、甚至是高速的pcie、sata等接口。
然而，上述在电子装置中添加密码模块来实现电子装置安全升级的方法普遍存在一些实际的问题，例如由于主控芯片与SPI接口器件的连接方式固定且唯一，当需要进行安全升级时，必须要重新设计PCB印制电路以提供附加的密码模块相关电路接入，当主控芯片没有多余的接口时甚至需要更换主控芯片，这不仅导致了安全升级工程量大，还极大增加了升级成本。
以安全SPI闪存电子装置为例，现有的电子装置通常由普通SPI闪存直接接到SPI各接口，如果要想对该电子装置进行安全升级，必须要采用多余接口外接密码模块来实现，当不存在其他接口时，必须要重新设计电路板，显然占用了大量工作量及升级成本。
发明内容
本申请提供了一种SPI接口安全芯片及SPI接口电子装置，利用具有该电路结构的安全芯片可非常简便的实现普通电子装置的安全升级，对现有电子装置的电路影响非常小。
第一方面，本申请提供了一种SPI接口安全芯片，包括：
至少一个SPI从接口，所述SPI从接口包含SPI片选信号输入端口；
与任意一个SPI从接口相连接的信号选通控制电路；所述信号选通控制电路设有一个或多个输出端口；
片选信号选通逻辑，与所述信号选通控制电路连接，被配置为根据所述SPI从接口输入的指令或预设指令控制所述信号选通控制电路分时选通至对应的输出端口；
密码服务功能模块，被配置为通过所述SPI从接口对外提供密码服务。
在一些实施例中，所述SPI从接口支持1/2/4/8数据线中的任意一种或多种组合。
在一些实施例中，所述SPI从接口支持时钟上升沿采样和下降沿采样中的至少一种。
在一些实施例中，所述安全芯片还包括：
辅助通信接口，所述辅助通信接口为usb、uart、iic、gpio、7816、SWP、1Wire中至少一种，被配置为安全芯片提供数据交换功能。
在一些实施例中，所述安全芯片还包括：
辅助功能端口，被配置为提供电源、接地、时钟服务。
在一些实施例中，所述密码服务功能模块包括：
CPU、算法协处理器、内部存储器、防护传感器、噪声源、电源管理模块、时钟产生电路以及上电复位电路之中的一种或多种。
对于通信接口资源紧张的电子装置，本申请提供可以在不更换主控芯片的情况下，仅需用所述安全芯片接管现有SPI接口，便可实现安全升级，提供密码服务功能，同时还可扩展多个SPI设备，分时复用SPI接口通信。
第二方面，本申请提供了一种安全SPI闪存电子装置，包括：
普通SPI闪存；
本申请第一方面所述的安全芯片，所述安全芯片与所述普通SPI闪存以采用封装方式合封；
SPI通信接口，所述SPI通信接口包括时钟端口，数据端口和片选信号端口；其中，所述安全芯片和普通SPI闪存分别共用时钟端口，数据端口；所述片选信号端口与所述安全芯片连接；
所述安全芯片的输出端连接至所述普通SPI闪存的片选信号输入端；所述安全芯片被配置为根据输入的命令，判断是否将片选信号接入普通SPI闪存。
第三方面，本申请还提供了一种安全SPI接口复合电子装置，包括：
普通SPI闪存、SPI接口Wifi通信模组、SPI接口蓝牙通信模组、SPI接口指纹模组、SPI接口触控模组、SPI接口实时时钟模组、SPI接口显示控制模块、SPI接口电池管理模组、SPI接口A/D转换器之中的一种或者任意组合；
本申请第一方面所述的安全芯片，所述安全芯片与所述普通SPI闪存、SPI接口Wifi通信模组、SPI接口蓝牙通信模组、SPI接口指纹模组、SPI接口触控模组、SPI接口实时时钟模组、SPI接口显示控制模块、SPI接口电池管理模组、SPI接口A/D转换器中的一种或者任意组合均采用封装方式合封；
SPI通信接口，所述SPI通信接口包括时钟端口，数据端口和片选信号端口；其中，所述安全芯片和普通SPI闪存、SPI接口Wifi通信模组、SPI接口蓝牙通信模组、SPI接口指纹模组、SPI接口触控模组、SPI接口实时时钟模组、SPI接口显示控制模块、SPI接口电池管理模组、SPI接口A/D转换器中的任意一种均共用时钟端口、数据端口；所述片选信号端口与所述安全芯片连接；
所述安全芯片的输出端连接至所述普通SPI闪存、SPI接口Wifi通信模组、SPI接口蓝牙通信模组、SPI接口指纹模组、SPI接口触控模组、SPI接口实时时钟模组、SPI接口显示控制模块、SPI接口电池管理模组、SPI接口A/D转换器中任意一种的片选信号输入端；所述安全芯片被配置为根据输入的命令，判断是否将片选信号接入普通SPI闪存、SPI接口Wifi通信模组、SPI接口蓝牙通信模组、SPI接口指纹模组、SPI接口触控模组、SPI接口实时时钟模组、SPI接口显示控制模块、SPI接口电池管理模组以及SPI接口A/D转换器。
现有电子装置在不改变PCB印制电路板的情况下，仅需将普通SPI接口设备更换为本申请中的安全SPI闪存电子装置或安全SPI接口复合电子装置即可实现安全升级。使得现有电子装置的安全改造简单易行、成本可控、性能优异，为电子装置的安全改造提供有力支持，促进产业发展。
附图说明
图1为普通SPI总线信号连接示意图；
图2为扩展SPI总线信号连接示意图；
图3为SPI接口使能后数据传输示意图；
图4为接收方在时钟上升沿采样数据线上的数据时序示意图；
图5为接收方在时钟下降沿采样数据线上的数据时序示意图；
图6为接收方在时钟上升沿和下降沿均采样数据线上的数据时序示意图；
图7为2线SPI接口按照MSB传输模式信号线与数据位的关系图；
图8为4线SPI接口按照MSB传输模式信号线与数据位的关系图；
图9为8线SPI接口按照MSB传输模式信号线与数据位的关系图；
图10为本申请一种SPI接口安全芯片的结构示意图；
图11为片选信号路径选通后输出信号与片选信号的跟随逻辑图；
图12为一般电子装置中主控芯片与SPI从器件的连接方式图；
图13为图10所述安全芯片在一种实施例下的应用实例图；
图14为本申请中多组命令实现选通路径切换命令的一种实施例时序图；
图15为本申请一种安全SPI闪存电子装置的结构示意图；
图16为图15所示电子装置在一种应用下的内部状态转换图；
图17为本申请一种安全SPI接口复合电子装置的结构示意图。
具体实施方式
下面，结合附图以及具体实施方式，对本发明做进一步描述：
需要说明的是，SPI是串行外设接口(Serial Peripheral Interface)的缩写，是Motorola公司推出的一种同步串行接口技术，包含SCK(时钟)、CSn(片选)、MISO(主入从出数据线)、MOSI(主出从入数据线)等信号线，是一种全双工、同步的通信总线，为标准SPI，又称作SPI 1线模式。
如图1所示出的，为普通SPI总线信号连接示意图；
传输数据时，SPI主设备与SPI从设备之间可采用图中的形式，其中，时钟信号SCK，来自SPI主设备，单向，为片选和数据信号的时序参考源；片选信号CS，来自SPI主设备，单向。SPI主设备可有多个CS，一个片选CS信号对应一个从设备。片选使能时，表示对应的从设备被主设备选择。数据线MOSI用于传输数据，来自主设备，单向。数据线MISO用于传输数据，来自从设备，单向。该总线为全双工，主设备在发送数据的同时也会收到来自从设备发送的数据，主设备在接收数据的同时也会发送数据到从设备。
而在本申请实施例中提出的SPI接口是在标准SPI的基础上增加数据线而形成的总线形式，其通信模式从全双工改为半双工，数据线为2/4/8线可选。选用2线、4线、8线模式通信时，将大大提高数据传输能力，因此在实际应用中，根据实际需求，SPI接口支持1/2/4/8数据线可以采用任意一种或几种的任意组合。
另外，在实现SPI功能的硬件配置上，目前凡是对性能有一定要求的电子装置，都要求其主控单元具有较高的主频和数据处理能力，与此性能相匹配，此类主控单元基本都支持高速SPI程序存储器读写接口，以便快速读出指令代码；此类SPI程序读写接口时钟频率最高可达100MHz以上。
相对应的，由图2所示出的SPI总线信号连接示意图中，此时SPI从设备具有多个，并且每个片选CS信号对应一个从设备；其中，时钟信号SCK，来自多通道SPI主设备，单向，为片选和数据信号的时序参考源；片选信号CS，来自SPI主设备，单向。SPI主设备可有多个CS，一个片选CS信号对应一个从设备。片选使能时，表示对应的从设备被主设备选通。数据线MOSI/D0用于传输数据，双方向。数据线MISO/D1用于传输数据，双方向。数据线D2-D7均用于传输数据，双方向。该总线为半双工，每次通信时数据线都是相同方向，具体方向由主从双方协商决定。
当采用2/4/8线数据线通信时，其数据线与所传输的数据位之间的关系分别如图7、图8和图9所示。
进一步的，为了提高数据传输效率，在一些实施例中，SPI接口支持时钟上升沿采样和下降沿采样中一种或两种。图3为SPI接口使能后数据传输示意图。
具体的，如图4所示出的为接收方在时钟上升沿采样数据线上的数据时序示意图，此种情况要求传输的数据在时钟上升沿到来之前必须稳定；其中接收方即可以是主设备也可以是从设备。
还可以如图5所示出的为接收方在时钟下降沿采样数据线上的数据时序示意图，此种情况要求传输的数据在时钟下降沿到来之前必须稳定；
还可以如图6所示出的为接收方在时钟上升沿和下降沿均采样数据线上的数据时序示意图，此种情况要求传输的数据在任何一个时钟沿到来之前都必须稳定。双沿采样可有效提高数据传输效率，在相同时钟频率的情况下，数据传输效率提高一倍。
在本实施例中，普通SPI闪存(SPI闪存存储器，SPI flash memory，简称SPI闪存)是采用SPI作为通信接口的闪存存储器，具有接口信号少、芯片面积小、不同容量命令相互兼容等特点，广泛应用于现有的电子设备中，主要用来存储控制程序及数据等信息。目前SPI闪存存储器普遍支持1/2/4/8线数据通信模式的一种或者几种。闪存(flash)又分为Norflash和Nandflash等类型。
实施例一
参见图10，为本申请一种SPI接口安全芯片的结构示意图；
由图10可知，本申请实施例提供了一种SPI接口安全芯片，包括：
至少一个SPI从接口100，所述SPI从接口100包含SPI片选信号输入端口；
与任意一个SPI从接口100相连接的信号选通控制电路500；所述信号选通控制电路500设有一个或多个输出端口300；其中信号选通控制电路500负责SPI片选信号选通的实现，SPI从接口100输入的片选信号101可与芯片其他多个输出端口信号301/302/303分时选通，一旦与某个输出端口选通，则被选通的输出端口逻辑信号与输入的片选信号保持实时跟随，两者逻辑值保持一致；此外，SPI从接口还可保持空置状态，即不与任何一个输出端口选通，此时只有安全芯片可以通信，其他器件都处于非选通状态，确保SPI接口数据线不会发生冲突。信号跟随时序图如图11所示。
选通路径可以在多个输出端口信号之间切换，具体选通路径由芯片内部控制逻辑400状态决定，该控制逻辑状态可通过芯片通信接口发送命令设置，也可按照预置的顺序切换。片选信号选通逻辑400，与所述信号选通控制电路500连接，被配置为根据所述SPI从接口100输入的指令或预设指令控制所述信号选通控制电路500分时选通至对应的输出端口300。
密码服务功能模块600，被配置为通过所述SPI从接口100对外提供密码服务。不限于包括CPU、算法协处理器、内部存储器、防护传感器、噪声源、电源管理模块、时钟产生电路以及上电复位电路；这些模块可组成一个SOC芯片。使得本申请的安全芯片可通过SPI接口或者其他通信接口对外提供密码服务。
此外，在一些实施例中，所述安全芯片还包括：
辅助通信接口200，所述辅助通信接口200为usb、uart、iic、gpio、7816、SWP、1Wire中至少一种，被配置为安全芯片提供数据交换功能。
辅助功能端口700，可以是提供电源、接地、时钟等功能的端口。
由上述技术方案可知，使用上述安全芯片，可实现在安全芯片与多个SPI接口器件之间分时、共用SPI接口总线，在不增加SPI接口资源的情况下，便可增加密码模块并能实现SPI从设备的扩展。具体的，上述安全芯片的使用方法如图12所示进行说明：
普通电子装置其SPI接口连接方式类似图12所示，使用本发明所述安全芯片对此类电子装置进行安全升级，在使用时其连接方式如图13所示。各个SPI接口电子器件的片选信号交由安全芯片10接管，原有SPI接口器件1的时钟信号和数据信号线与主控芯片20保持原来的连接关系，同时还可以增添SPI接口器件2和器件3；安全芯片10上电默认选通一路SPI片选信号或者选通安全芯片自身。此时电子装置的主控芯片20可与默认选通SPI器件进行数据交互，实现对默认SPI器件的访问；同时安全芯片10监听SPI总线上传输的数据，并解析是否属于通道切换命令。
安全芯片10若监听到选通路径切换指令(或者按照预置的规则)，则按照切换指令意图改变内部状态，将SPI片选输入信号与对应的输出端口信号连通，选通对应的路径。此时电子装置主控芯片20与被选通SPI器件建立新的通信，可对选通SPI器件进行访问；安全芯片10保持对SPI接口数据的监听，但不会发送数据到SPI数据总线上。
若安全芯片10收到关闭其他路径的相关命令(或者按照预置的规则)，则改变内部状态，使其他SPI元器件的片选信号都处于禁止状态，此时安全芯片10与主控芯片20之间建立数据通信通道，安全芯片10可作为密码模块为电子装置提供密码服务。
电子装置根据需要发送相关指令(或者按照预置的顺序)，在安全芯片10和多个SPI元器件之间随时切换，分时复用SPI总线，实现对不同元器件的访问。
为避免SPI通信数据误识别为切换命令，命令长度可适当增加或由连续多组命令拼接实现。具体示例图如图14所示。
由上述技术方案可知，本申请提供了一种SPI接口安全芯片，包括至少一个SPI从接口，所述SPI从接口包含SPI片选信号输入端口；与任意一个SPI从接口相连接的信号选通控制电路；所述信号选通控制电路设有一个或多个输出端口；片选信号选通逻辑，与所述信号选通控制电路连接，被配置为根据所述SPI从接口输入的指令或预设指令控制所述信号选通控制电路分时选通至对应的输出端口；密码服务功能模块，被配置为通过所述SPI从接口对外提供密码服务。本申请提供的安全芯片，在不更换主控芯片的情况下，仅需用所述安全芯片接管现有SPI接口，便可实现安全升级，提供密码服务功能，同时还可扩展多个SPI设备，分时复用SPI接口通信，极大地减少了安全升级的成本。
实施例二
参见图15，为本申请提供的一种安全SPI闪存电子装置的结构示意图；
由图15可知，对应于上述安全芯片，本申请还提供了一种安全SPI闪存电子装置，所述电子装置包括：
普通SPI闪存30；
前述实施例提供的安全芯片10，所述安全芯片10与所述普通SPI闪存30以采用封装方式合封；
SPI通信接口，所述SPI通信接口包括时钟端口41，数据端口42和片选信号端口43；其中，所述安全芯片10和普通SPI闪存30分别共用时钟端口41，数据端口42；所述片选信号端口43与所述安全芯片10连接；
所述安全芯片10的输出端连接至所述普通SPI闪存30的片选信号输入端；所述安全芯片10被配置为根据输入的命令，判断是否将片选信号接入普通SPI闪存30。
其中，安全SPI闪存是指具有密码服务功能的SPI闪存。该装置实现安全SPI闪存操作时，其SPI通信接口信号与普通闪存的SPI通信接口信号保持一致。安全SPI闪存电子装置在保持普通SPI闪存功能的同时还能提供密码服务功能，可解决现有提供密码服务的电子装置改造工程量大、结构复杂、成本高、难实现等问题。
所述电子装置具体的实现方法为：将安全芯片10与普通SPI闪存30通过SIP封装方式合封在一起，对外提供与普通SPI闪存30相同的SPI通信接口，该接口包括用于接收时钟信号的时钟端口41、用于连接数据总线的数据端口42、用于接收片选信号的片选信号端口43。SIP封装具体连线方案为，安全芯片10的时钟信号11与闪存的SPI接口时钟信号31均连接时钟端口41，安全芯片数据总线12和闪存数据总线32均与数据端口42连接，安全芯片的SPI片选信号13与合封后的安全SPI闪存片选信号端口43相连，普通SPI闪存30的片选信号33与安全芯片相应的输出端口14相连，由安全芯片10控制是否将安全芯片的SPI片选信号13直连过来。安全芯片10通过判断SPI接口上传输的命令决定是否接管普通SPI闪存30的片选信号33，使得两者分时复用SPI接口总线。这样，在SPI接口不增加信号线的情况下，既保留了原有的闪存功能，又添加了密码服务模块。现有使用SPI闪存的电子装置，若要进行安全升级改造，由于共用了同一套完全相同的SPI通信接口，只需将普通SPI闪存更换为所述安全SPI闪存即可，其PCB印制电路板以及其他电路均不须改动。
本发明的安全SPI闪存电子装置支持的命令包括如下几类：
本发明所述安全SPI闪存内部状态及切换方式如图16所示，安全SPI闪存内部状态在禁止密码服务S1、开启密码服务S2之间切换，分别由启动密码服务命令C1和关闭密码服务命令C2设置。
本申请提供的电子装置实现密码服务功能的具体方法如下：
上电后安全SPI闪存默认处于状态S1，安全芯片将输入的片选信号透传给普通SPI闪存芯片，通过SPI接口可对SPI闪存执行读、写、控制等操作。此时，安全芯片仅仅监听SPI接口上传输的所有数据，不发送数据到SPI接口上。
当SPI接口出现启用密码服务的命令C1时，安全芯片和普通SPI闪存均会接收到这一组命令数据，SPI闪存会认为非法指令而忽略该数据，安全芯片则能正确解析为开启密码服务的命令，根据指令设置，关闭SPI片选信号透传功能，将SPI闪存的片选信号设置为无效状态，切换到S2开启密码服务状态。此时，安全SPI闪存可通过SPI接口提供密码服务功能。
当SPI接口出现关闭密码服务命令C2时，安全芯片将识别出关闭密码服务功能的命令，并切换到S1禁止密码服务的状态，开启普通SPI闪存片选信号透传功能，再次将普通SPI闪存的片选信号与SPI接口片选输入信号直接相连，此时安全芯片内部可继续进行密码运算等工作，但不再往SPI接口上发送数据，直到再次开启密码服务功能。
按照上述流程，安全SPI闪存可通过SPI接口提供普通闪存功能和安全芯片的密码服务功能。
由上述技术方案可知，本申请提供了一种安全SPI闪存电子装置，包括：普通SPI闪存；安全芯片，所述安全芯片与所述普通SPI闪存以采用封装方式合封；SPI通信接口，所述SPI通信接口包括时钟端口，数据端口和片选信号端口；其中，所述安全芯片和普通SPI闪存分别共用时钟端口，数据端口；所述片选信号端口与所述安全芯片连接；所述安全芯片的输出端连接至所述普通SPI闪存的片选信号输入端；所述安全芯片被配置为根据输入的命令，判断是否将片选信号接入普通SPI闪存。
现有电子装置在不改变PCB印制电路板的情况下，仅需将普通SPI闪存更换为安全SPI闪存即可实现安全升级。使得现有电子装置的安全改造简单易行、成本可控、性能优异，为电子装置的安全改造提供有力支持，促进产业发展。
实施例三
参见图17，为本申请提供的一种安全SPI接口复合电子装置的结构示意图；
与实施例二的不同之处在于，所述电子装置包括：
普通SPI闪存、SPI接口Wifi通信模组、SPI接口蓝牙通信模组、SPI接口指纹模组、SPI接口触控模组、SPI接口实时时钟模组、SPI接口显示控制模块、SPI接口电池管理模组、SPI接口A/D转换器之中的一种或者任意组合；
所述安全芯片与所述普通SPI闪存、SPI接口Wifi通信模组、SPI接口蓝牙通信模组、SPI接口指纹模组、SPI接口触控模组、SPI接口实时时钟模组、SPI接口显示控制模块、SPI接口电池管理模组、SPI接口A/D转换器中的一种或者任意组合均采用封装方式合封；
所述安全芯片和普通SPI闪存、SPI接口Wifi通信模组、SPI接口蓝牙通信模组、SPI接口指纹模组、SPI接口触控模组、SPI接口实时时钟模组、SPI接口显示控制模块、SPI接口电池管理模组、SPI接口A/D转换器中的任意一种均共用时钟端口41、数据端口42；
所述安全芯片的输出端连接至所述普通SPI闪存、SPI接口Wifi通信模组、SPI接口蓝牙通信模组、SPI接口指纹模组、SPI接口触控模组、SPI接口实时时钟模组、SPI接口显示控制模块、SPI接口电池管理模组、SPI接口A/D转换器中任意一种的片选信号输入端；所述安全芯片被配置为根据输入的命令，判断是否将片选信号接入普通SPI闪存、SPI接口Wifi通信模组、SPI接口蓝牙通信模组、SPI接口指纹模组、SPI接口触控模组、SPI接口实时时钟模组、SPI接口显示控制模块、SPI接口电池管理模组以及SPI接口A/D转换器。
在本实施例中，由于采用了上述实施例一中所述的安全芯片，使得该安全芯片可与多个SPI接口设备一并封装至同一个电子装置内，需要说明的是，附图17中仅以三个接口设备为例进行说明，实际可以是任意其它个数，图中的SPI接口设备1-n可以是普通SPI闪存、SPI接口Wifi通信模组、SPI接口蓝牙通信模组、SPI接口指纹模组、SPI接口触控模组、SPI接口实时时钟模组、SPI接口显示控制模块、SPI接口电池管理模组、SPI接口A/D转换器中的任意一种。
采用上述电子装置，即可以完成对不同SPI接口设备的分时选通，或者切换至空置状态等操作，更适用于多种场景需求。
本实施例中电子装置的实现方法、使用流程及效果可参见实施例二中的描述，在此不再赘述。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本发明的其它实施方案。本申请旨在涵盖本发明的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本发明的一般性原理并包括本发明未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本发明的真正范围和精神由下面的权利要求指出。
应当理解的是，本发明并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本发明的范围仅由所附的权利要求来限制。

Claims (10)

1.一种SPI接口安全芯片，其特征在于，所述安全芯片包括：
至少一个SPI从接口(100)，所述SPI从接口(100)包含SPI片选信号输入端口；
与任意一个SPI从接口(100)相连接的信号选通控制电路(500)；所述信号选通控制电路(500)设有一个或多个输出端口(300)；
片选信号选通逻辑(400)，与所述信号选通控制电路(500)连接，被配置为根据所述SPI从接口(100)输入的指令或预设指令控制所述信号选通控制电路(500)分时选通至对应的输出端口(300)或者空置；
密码服务功能模块(600)，被配置为通过所述SPI从接口(100)对外提供密码服务；
所述SPI从接口负责SPI主设备与SPI从设备之间的通信，所述SPI片选信号输入端口用于输入SPI片选输入信号，SPI片选信号输入端口与片选信号输出端口(300)连接，以使SPI主设备与片选信号输出端口(300)连接的SPI从设备器件建立通信；所述SPI从设备器件与安全芯片共用时钟信号和数据信号线。
2.根据权利要求1所述的安全芯片，其特征在于，所述SPI从接口(100)支持1/2/4/8数据线中的任意一种或多种组合。
3.根据权利要求1所述的安全芯片，其特征在于，所述SPI从接口(100)支持时钟上升沿采样和下降沿采样中的至少一种。
4.根据权利要求1所述的安全芯片，其特征在于，所述安全芯片还包括：
辅助通信接口(200)，所述辅助通信接口(200)为usb、uart、iic、gpio、7816、SWP、1Wire中至少一种，被配置为安全芯片提供数据交换功能。
5.根据权利要求1所述的安全芯片，其特征在于，所述安全芯片还包括：
辅助功能端口(700)，被配置为提供电源、接地、时钟服务。
6.根据权利要求1所述的安全芯片，其特征在于，所述密码服务功能模块(600)包括：
CPU、算法协处理器、内部存储器、防护传感器、噪声源、电源管理模块、时钟产生电路以及上电复位电路之中的一种或多种。
7.一种安全SPI闪存电子装置，其特征在于，所述电子装置包括：
普通SPI闪存(30)；
如权利要求1至6中任意一项所述的安全芯片(10)，所述安全芯片(10)与所述普通SPI闪存(30)以采用封装方式合封；
SPI通信接口，所述SPI通信接口包括时钟端口(41)，数据端口(42)和片选信号端口(43)；其中，所述安全芯片(10)和普通SPI闪存(30)分别共用时钟端口(41)、数据端口(42)；所述片选信号端口(43)与所述安全芯片(10)的片选信号输入端口连接；
所述安全芯片(10)的输出端连接至所述普通SPI闪存(30)的片选信号输入端；所述安全芯片(10)被配置为根据输入的命令，判断是否将片选信号接入普通SPI闪存(30)。
8.根据权利要求7所述的电子装置，其特征在于，所述普通SPI闪存(30)的存储介质为Norflash或Nandflash。
9.一种安全SPI接口复合电子装置，其特征在于，所述电子装置包括：
普通SPI闪存、SPI接口Wifi通信模组、SPI接口蓝牙通信模组、SPI接口指纹模组、SPI接口触控模组、SPI接口实时时钟模组、SPI接口显示控制模块、SPI接口电池管理模组、SPI接口A/D转换器之中的一种或者任意组合；
如权利要求1至6中任意一项所述的安全芯片，所述安全芯片与所述普通SPI闪存、SPI接口Wifi通信模组、SPI接口蓝牙通信模组、SPI接口指纹模组、SPI接口触控模组、SPI接口实时时钟模组、SPI接口显示控制模块、SPI接口电池管理模组、SPI接口A/D转换器中的一种或者任意组合均采用封装方式合封；
SPI通信接口，所述SPI通信接口包括时钟端口(41)，数据端口(42)和片选信号端口(43)；其中，所述安全芯片和普通SPI闪存、SPI接口Wifi通信模组、SPI接口蓝牙通信模组、SPI接口指纹模组、SPI接口触控模组、SPI接口实时时钟模组、SPI接口显示控制模块、SPI接口电池管理模组、SPI接口A/D转换器中的任意一种均共用时钟端口(41)、数据端口(42)；所述片选信号端口(43)与所述安全芯片的片选信号输入端口连接；
所述安全芯片的片选信号输出端口(300)连接至所述普通SPI闪存、SPI接口Wifi通信模组、SPI接口蓝牙通信模组、SPI接口指纹模组、SPI接口触控模组、SPI接口实时时钟模组、SPI接口显示控制模块、SPI接口电池管理模组、SPI接口A/D转换器中任意一种的片选信号输入端；所述安全芯片被配置为根据输入的命令，判断是否将片选信号接入普通SPI闪存、SPI接口Wifi通信模组、SPI接口蓝牙通信模组、SPI接口指纹模组、SPI接口触控模组、SPI接口实时时钟模组、SPI接口显示控制模块、SPI接口电池管理模组以及SPI接口A/D转换器。
10.根据权利要求9所述的电子装置，其特征在于，所述普通SPI闪存的存储介质为Norflash或Nandflash。
CN202110244211.XA 2021-03-05 2021-03-05 一种spi接口安全芯片及spi接口电子装置 Active CN112965926B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110244211.XA CN112965926B (zh) 2021-03-05 2021-03-05 一种spi接口安全芯片及spi接口电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110244211.XA CN112965926B (zh) 2021-03-05 2021-03-05 一种spi接口安全芯片及spi接口电子装置

Publications (2)

Publication Number Publication Date
CN112965926A CN112965926A (zh) 2021-06-15
CN112965926B true CN112965926B (zh) 2024-04-30

Family

ID=76276752

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110244211.XA Active CN112965926B (zh) 2021-03-05 2021-03-05 一种spi接口安全芯片及spi接口电子装置

Country Status (1)

Country Link
CN (1) CN112965926B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113312297A (zh) * 2021-06-22 2021-08-27 张玉禄 一种spi从接口、安全芯片及spi闪存电子装置
CN113534995B (zh) * 2021-06-24 2023-02-28 合肥松豪电子科技有限公司 一种spi接口共用的tddi芯片
CN117171076A (zh) * 2022-05-26 2023-12-05 华为技术有限公司 Spi通信防误识别方法、装置、电子设备及存储介质

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007011453A (ja) * 2005-06-28 2007-01-18 Pmr Inc 郵便物情報管理システム及び郵便物情報管理方法
CN2864830Y (zh) * 2005-12-23 2007-01-31 航天信息股份有限公司 防伪税控芯片
JP2008217116A (ja) * 2007-02-28 2008-09-18 Pioneer Electronic Corp 電子会議システム
WO2009051952A2 (en) * 2007-10-17 2009-04-23 Micron Technology, Inc. System and method for setting access and modification for synchronous serial interface nand
CN101981885A (zh) * 2008-03-25 2011-02-23 上海贝尔股份有限公司 使用ipsec esp以支持用于基于udp的oma使能者的安全功能的方法和实体
CN102136082A (zh) * 2010-12-29 2011-07-27 上海爱信诺航芯电子科技有限公司 一种高速低功耗的安全sd卡
CN103500154A (zh) * 2013-09-11 2014-01-08 深圳市摩西尔电子有限公司 一种串行总线接口芯片、串行总线传输系统及方法
CN106326966A (zh) * 2016-08-09 2017-01-11 武汉天喻信息产业股份有限公司 一种基于多芯片卡安全认证的方法
WO2017148221A1 (zh) * 2016-03-01 2017-09-08 中兴通讯股份有限公司 串行外设接口的传输控制方法、装置及系统
CN208675215U (zh) * 2018-10-16 2019-03-29 安智技术服务(深圳)有限公司 安全通信模块
CN111488305A (zh) * 2020-03-27 2020-08-04 郑州信大捷安信息技术股份有限公司 一种安全芯片快速通信的实现方法及系统
CN111832090A (zh) * 2020-07-24 2020-10-27 张玉禄 一种基于多通道spi程序读写接口的安全电子装置
CN111881488A (zh) * 2020-08-03 2020-11-03 浙江大学 一种用于无人机飞行控制系统的硬件加密系统及方法
CN111917967A (zh) * 2019-05-07 2020-11-10 杭州眼云智家科技有限公司 门监控系统及其控制方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070235539A1 (en) * 2006-04-05 2007-10-11 Jarkko Sevanto Mobile device with near field communication module and secure chip
US20090144456A1 (en) * 2007-11-30 2009-06-04 Alexander David Gelf Interface Device for Securely Extending Computer Functionality

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007011453A (ja) * 2005-06-28 2007-01-18 Pmr Inc 郵便物情報管理システム及び郵便物情報管理方法
CN2864830Y (zh) * 2005-12-23 2007-01-31 航天信息股份有限公司 防伪税控芯片
JP2008217116A (ja) * 2007-02-28 2008-09-18 Pioneer Electronic Corp 電子会議システム
WO2009051952A2 (en) * 2007-10-17 2009-04-23 Micron Technology, Inc. System and method for setting access and modification for synchronous serial interface nand
CN101981885A (zh) * 2008-03-25 2011-02-23 上海贝尔股份有限公司 使用ipsec esp以支持用于基于udp的oma使能者的安全功能的方法和实体
CN102136082A (zh) * 2010-12-29 2011-07-27 上海爱信诺航芯电子科技有限公司 一种高速低功耗的安全sd卡
CN103500154A (zh) * 2013-09-11 2014-01-08 深圳市摩西尔电子有限公司 一种串行总线接口芯片、串行总线传输系统及方法
WO2017148221A1 (zh) * 2016-03-01 2017-09-08 中兴通讯股份有限公司 串行外设接口的传输控制方法、装置及系统
CN106326966A (zh) * 2016-08-09 2017-01-11 武汉天喻信息产业股份有限公司 一种基于多芯片卡安全认证的方法
CN208675215U (zh) * 2018-10-16 2019-03-29 安智技术服务(深圳)有限公司 安全通信模块
CN111917967A (zh) * 2019-05-07 2020-11-10 杭州眼云智家科技有限公司 门监控系统及其控制方法
CN111488305A (zh) * 2020-03-27 2020-08-04 郑州信大捷安信息技术股份有限公司 一种安全芯片快速通信的实现方法及系统
CN111832090A (zh) * 2020-07-24 2020-10-27 张玉禄 一种基于多通道spi程序读写接口的安全电子装置
CN111881488A (zh) * 2020-08-03 2020-11-03 浙江大学 一种用于无人机飞行控制系统的硬件加密系统及方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
一种3线制半双工SPI接口设计;汪永琳;丁一;;半导体技术(05);全文 *

Also Published As

Publication number Publication date
CN112965926A (zh) 2021-06-15

Similar Documents

Publication Publication Date Title
CN112965926B (zh) 一种spi接口安全芯片及spi接口电子装置
US7725638B2 (en) Application processor circuit incorporating both SD host and slave functions and electronic device including same
KR101725536B1 (ko) Pcie 프로토콜 스택을 이용하는 저전력 phy의 동작을 위한 디바이스, 방법 및 시스템
CN112540951A (zh) 一种适用于电力系统控制保护装置的专用主控芯片
US6931470B2 (en) Dual access serial peripheral interface
CN104956347A (zh) 将一种互连协议的枚举和/或配置机制用于不同的互连协议
CN113065172A (zh) 一种多设备共用spi接口总线的方法
US20070067539A1 (en) Enhanced CCID circuits and systems utilizing USB and PCI functions
CN102637453B (zh) 一种包括串行输入输出接口的相变存储器
CN104834620A (zh) 串行外设接口spi总线电路、实现方法以及电子设备
CN101369948B (zh) 一种实现低功耗的通信系统
JPH0689245A (ja) 通信・エミュレート回路
WO2014023247A1 (zh) 嵌入式设备和基于该设备进行数据通信的控制方法
CN110750490A (zh) 可编程边缘计算芯片模组及数据处理方法
CN102445981B (zh) 数据传输系统以及数据传输方法
CN112116054A (zh) 一种多芯片集成卡
EP2460278B1 (en) Transaction terminator
US7281246B1 (en) Method for loading user interface software
CN113312297A (zh) 一种spi从接口、安全芯片及spi闪存电子装置
KR20140065074A (ko) 모바일 디바이스 및 유에스비 허브
CN113612769B (zh) 数据安全型连接器
CN103530256B (zh) CPCIe和PCI协议数据的处理装置及方法
CN213122983U (zh) 基于fpga实现的片上系统
CN111679995B (zh) 一种基于1553b总线的空间计算机嵌入式管理执行单元
JP2024508592A (ja) Ｕｓｂインタフェースの多重化方法、回路、電子機器及び記憶媒体

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant