CN111488305A - 一种安全芯片快速通信的实现方法及系统 - Google Patents
一种安全芯片快速通信的实现方法及系统 Download PDFInfo
- Publication number
- CN111488305A CN111488305A CN202010231053.XA CN202010231053A CN111488305A CN 111488305 A CN111488305 A CN 111488305A CN 202010231053 A CN202010231053 A CN 202010231053A CN 111488305 A CN111488305 A CN 111488305A
- Authority
- CN
- China
- Prior art keywords
- chip
- security
- clock signal
- state
- security chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 90
- 238000004891 communication Methods 0.000 title claims abstract description 29
- 230000008569 process Effects 0.000 claims abstract description 71
- 230000003993 interaction Effects 0.000 claims abstract description 14
- 238000012545 processing Methods 0.000 claims description 47
- 238000001514 detection method Methods 0.000 claims description 14
- 230000008859 change Effects 0.000 claims description 8
- 230000002618 waking effect Effects 0.000 claims description 8
- 125000004122 cyclic group Chemical group 0.000 claims description 6
- 230000001934 delay Effects 0.000 claims description 6
- 230000002093 peripheral effect Effects 0.000 claims description 6
- 230000005540 biological transmission Effects 0.000 claims description 3
- 238000005516 engineering process Methods 0.000 description 4
- 235000015429 Mirabilis expansa Nutrition 0.000 description 2
- 244000294411 Mirabilis expansa Species 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 235000013536 miso Nutrition 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000006855 networking Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Storage Device Security (AREA)
Abstract
本发明提出一种安全芯片快速通信的实现方法，包括：主控芯片通过检测时钟信号状态判断安全芯片的状态，在休眠状态下，唤醒安全芯片后，进入写入安全芯片过程；在写入安全芯片过程中，通过主控芯片将片选信号置低，并设置时钟信号的方向为输入后，向安全芯片发送指令信息；发送完成后，将片选信号置高，并设置时钟信号的方向为输出后，安全芯片执行指令信息；以及主控芯片通过检测时钟信号状态判断安全芯片是否执行完成，若执行完成，则进入读取安全芯片过程；在读取安全芯片过程中，主控芯片将片选信号置低，并设置时钟信号的方向为输入后，从安全芯片读取执行结果；读取完成后，将片选信号置高，并设置时钟信号的方向为输出后，等待下一次交互。
Description
技术领域
本发明涉及安全通信技术领域，具体涉及一种安全芯片快速通信的实现方法及系统。
背景技术
随着现代社会的日益信息化、数字化与网络化，人们对信息安全技术的需求越来越广泛和深入，信息安全技术的应用领域从传统的军事、政治部门逐步扩展到社会经济生活的各个角落，信息安全产品成为整个社会良性运转的重要保障。近几十年了集成电路技术有了突飞猛进的发展，各种集成电路构成了现代电子设备的基石，信息安全技术也依赖于相应的安全芯片作为硬件载体。安全芯片是很多信息系统的重要组件,系统的原始信息经过安全芯片的处理才能够进行安全地传输和交换。
目前，随着安全需求的增加，安全芯片需要处理的数据量也极大增加。相应的，由于数据多导致处理速度降低，安全芯片的处理效率也随之下降。安全芯片的主要功能是加密和认证运算，每种运算消耗的时间不固定，主控芯片为了向安全芯片发送指令信息、读取正确的执行结果，只能采取较长延时或者不断地从安全芯片读取信息来判断安全芯片状态，这样必然会降低通讯效率。
因此如何提高主控芯片与安全芯片之间的通信效率是目前急需解决的问题。
发明内容
本发明针对上述问题，有必要提供一种安全芯片快速通信的实现方法及系统，其一方面能够通过检测SPI接口的时钟信号状态判断安全芯片的状态；另一方面通过将片选信号置低或置高，并设置时钟信号的方向为输入或输出后，进行指令信息的发送或读取，从而提高主控芯片与安全芯片之间的通信效率。
本发明第一方面提出一种安全芯片快速通信的实现方法，所述方法应用于安全芯片和主控芯片，所述安全芯片通过SPI接口与所述主控芯片连接进行信息交互，所述实现方法包括：唤醒安全芯片过程、写入安全芯片过程和读取安全芯片过程；
所述唤醒安全芯片过程：
S101，所述主控芯片通过检测SPI接口的时钟信号状态判断所述安全芯片的状态；
S102，所述安全芯片状态为空闲时，则直接进入所述写入安全芯片过程；
所述安全芯片状态为休眠时，则所述主控芯片控制SPI接口的片选信号状态变化，唤醒所述安全芯片后，进入所述写入安全芯片过程；
所述写入安全芯片过程：
S201，所述主控芯片将片选信号置低，选中所述安全芯片，再通过所述安全芯片将时钟信号的方向设置为输入；
S202，所述主控芯片向所述安全芯片发送指令信息，并在所述指令信息发送完成后，将片选信号置高，再通过所述安全芯片将时钟信号的方向设置为输出；
S203，所述安全芯片执行所述指令信息；
S204，所述主控芯片通过检测时钟信号状态判断所述安全芯片是否执行完成，若所述安全芯片未执行完成，则所述主控芯片继续检测时钟信号状态；若所述安全芯片执行完成时，则进入所述读取安全芯片过程；
所述读取安全芯片过程：
S301，所述主控芯片将片选信号置低，选中所述安全芯片，再通过所述安全芯片将时钟信号的方向设置为输入；
S302，所述主控芯片从所述安全芯片中读取所述指令信息的执行结果；
S303，所述主控芯片读取完成后，将片选信号置高，再通过所述安全芯片将时钟信号的方向设置为输出，等待下一次信息交互。
进一步的，所述S101具体包括：所述主控芯片检测SPI接口的时钟信号状态，若所述时钟信号状态为高电平，则表明所述安全芯片处于空闲状态；
若所述时钟信号状态为低电平，则进一步判断所述主控芯片是否预先发送过指令信息，若预先发送过，则表明所述安全芯片处于忙状态；否则，表明所述安全芯片处于休眠状态。
进一步的，所述S102中所述主控芯片控制SPI接口的片选信号状态变化，唤醒所述安全芯片具体包括：所述主控芯片将SPI接口的片选信号状态置低，延时预设时间后，将所述片选信号置高，唤醒所述安全芯片；其中，所述预设时间为大于500微秒。
进一步的，所述S204中，所述主控芯片检测所述时钟信号状态，若所述时钟信号状态为高电平，则表明所述安全芯片执行完成；若所述时钟信号状态为低电平，则表明所述安全芯片未执行完成。
进一步的，所述指令信息至少包括发送标识、数据长度、数据信息和设备序列号、循环冗余检验值；所述指令信息的执行结果至少包括接收标识、数据长度、数据信息和设备序列号、循环冗余校验值。
进一步的，所述主控芯片为主设备，所述安全芯片为从设备；所述安全芯片支持对称算法SM1、SM4、AES和非对称算法RSA、SM2以及摘要算法，根据所述主控芯片发送的所述指令信息，进行加密、认证处理。
本发明还提出一种安全芯片快速通信的实现系统，所述系统包括：主控芯片和安全芯片，所述主控芯片通过SPI接口与所述安全芯片进行连接，配合执行唤醒安全芯片过程、写入安全芯片过程和读取安全芯片过程；
所述主控芯片为主设备，所述安全芯片为从设备；所述SPI接口中主设备数据输入信号、主设备数据输出信号和片选信号的输入输出方向不变，时钟信号的输入输出方向根据所述安全芯片的状态进行设置；
所述主控芯片包括检测模块、信息发送模块、信息读取模块和第一处理模块，所述安全芯片包括信息执行模块和第二处理模块；SPI接口分别与所述检测模块、所述第一处理模块和所述第二处理模块连接；
在唤醒安全芯片过程中，所述检测模块，用于检测SPI接口的时钟信号状态；
所述第一处理模块，用于根据时钟信号判断所述安全芯片的状态，并在判断所述安全芯片状态为空闲时，使系统进入写入安全芯片过程，以及在判断所述安全芯片状态为休眠时，唤醒所述安全芯片并使系统进入所述写入安全芯片过程；
在所述写入安全芯片过程中，所述第一处理模块，用于在系统进入所述写入安全芯片过程后将所述片选信号置低；还用于在所述主控芯片发送指令信息完成后，将所述片选信号置高；以及用于在检测到所述安全芯片执行完成时使系统进入读取安全芯片过程，在检测到所述安全芯片未执行完成时使所述主控芯片继续等待；
所述第二处理模块，用于在所述片选信号置低后，设置所述时钟信号的方向为输入；还用于在所述片选信号置高后，设置所述时钟信号的方向为输出；
所述信息发送模块，用于在所述时钟信号的方向设置为输入后，将所述指令信息发送至所述安全芯片；
所述信息执行模块，用于在接收到所述信息发送模块发送的所述指令信息后，执行所述指令信息；
所述检测模块，用于在所述执行模块执行所述指令信息时，检测所述时钟信号状态；
所述第一处理模块，用于根据时钟信号判断所述安全芯片是否执行完成；
在所述读取安全芯片过程中，所述第一处理模块，用于在所述安全芯片执行完成后，将所述片选信号置低；还用于在所述主控芯片读取完成后，将所述片选信号置高；
所述第二处理模块，用于在所述片选信号置低后，设置所述时钟信号的方向为输入；还用于在所述片选信号置高后，设置所述时钟信号的方向为输出，并等待下一次信息交互；
所述信息读取模块，用于在所述时钟信号的方向设置为输入后，从所述安全芯片中读取所述指令信息的执行结果。
进一步的，所述第一处理模块根据时钟信号判断所述安全芯片的状态具体包括：若所述时钟信号状态为高电平，则判定所述安全芯片处于空闲状态；若所述时钟信号状态为低电平，则进一步判断所述主控芯片是否预先发送过指令信息，若预先发送过，则表明所述安全芯片处于忙状态；否则，表明所述安全芯片处于休眠状态。
进一步的，所述第一处理模块唤醒所述安全芯片具体包括：所述第一处理模块将片选信号状态置低，延时预设时间后，将所述片选信号置高，唤醒所述安全芯片；其中，所述预设时间为大于500微秒。
进一步的，所述第一处理模块，根据时钟信号判断所述安全芯片是否执行完成具体包括：若所述时钟信号状态为高电平，则表明所述安全芯片执行完成；若所述时钟信号状态为低电平，则表明所述安全芯片未执行完成。
本发明具有突出的实质性特点和显著的进步，具体的说：
（1）一方面，在唤醒安全芯片过程中，主控芯片通过检测SPI接口的时钟信号状态判断安全芯片的状态，若安全芯片状态为空闲，则进入写入安全芯片过程；若安全芯片状态为休眠，则控制SPI接口的片选信号状态变化，唤醒所述安全芯片后，进入所述写入安全芯片过程；另一方面，在主控芯片发送完成指令信息后，主控芯片通过检测时钟信号状态判断安全芯片是否执行完成；若安全芯片执行完成，则进入读取安全芯片过程；若安全芯片未执行完成，主控芯片继续等待并进行检测；其能够通过将时钟信号进行复用来快速获知安全芯片的状态，使得主控芯片不需要采取较长延时或不断地从安全芯片中读取相关信息来判断安全芯片的状态，因此减少了延时和读取信息的次数，提高了主控芯片和安全芯片之间的通信效率；
（2）一方面，在写入安全芯片过程中，通过主控芯片将片选信号置低，再通过所述安全芯片设置时钟信号的方向为输入后，由主控芯片向安全芯片发送指令信息；发送完成后，通过主控芯片将片选信号置高，再通过所述安全芯片设置时钟信号的方向为输出后，由安全芯片执行指令信息；另一方面，在读取安全芯片过程中，主控芯片将片选信号置低，再通过所述安全芯片设置时钟信号的方向为输入后，主控芯片从安全芯片中读取指令信息的执行结果；读取完成后，将片选信号置高，再通过所述安全芯片设置时钟信号的方向为输出后，等待下一次信息交互；其能够通过将片选信号置低或置高后，来改变时钟信号的方向为输入或输出，从而进行指令信息的发送、执行和执行结果的读取，避免需要不断地获取安全芯片的信息来进行操作，简化了信息交互的流程，提高了主控芯片和安全芯片之间的通信效率。
（3）主控芯片使用标准的SPI接口的4根线：主设备数据输入信号、主设备数据输出信号、片选信号和时钟信号与安全芯片进行连接，复用时钟信号作为安全芯片的状态线，没有额外增加IO作为状态线，通用性好，而且可以节省系统资源。
本发明的附加方面和优点将在下面的描述部分中变得明显，或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1示出本发明一种安全芯片快速通信的实现方法流程图；
图2示出本发明一种安全芯片快速通信的实现系统结构框图；
图3示出本发明主控芯片与安全芯片通过SPI接口连接的示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，当一个组件被认为是“连接”另一个组件，它可以是直接连接到另一个组件或者可能同时存在居中组件。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。
串行外设接口(英文全称：Serial Peripheral Interface，英文缩写：SPI)总线系统是一种同步串行外设接口，它可以使MCU与各种外围设备以串行方式进行通信以交换信息。通过在主控芯片和安全芯片上设置SPI接口，使主控芯片和安全芯片使用SPI进行通信。
SPI接口一般包括：时钟信号SCK、主设备输入信号MISO、主设备输出信号MOSI和片选信号CS。
如图1所示，本发明第一方面提出一种安全芯片快速通信的实现方法，所述方法应用于安全芯片和主控芯片，所述安全芯片通过SPI接口与所述主控芯片连接进行信息交互，所述实现方法包括：唤醒安全芯片过程、写入安全芯片过程和读取安全芯片过程；
所述唤醒安全芯片过程：
S101，所述主控芯片通过检测SPI接口的时钟信号状态判断所述安全芯片的状态；
S102，所述安全芯片状态为空闲时，则直接进入所述写入安全芯片过程；
所述安全芯片状态为休眠时，则所述主控芯片控制SPI接口的片选信号状态变化，唤醒所述安全芯片后，进入所述写入安全芯片过程；
所述写入安全芯片过程：
S201，所述主控芯片将片选信号置低，选中所述安全芯片，再通过所述安全芯片将时钟信号的方向设置为输入；
S202，所述主控芯片向所述安全芯片发送指令信息，并在所述指令信息发送完成后，将片选信号置高，再通过所述安全芯片将时钟信号的方向设置为输出；
S203，所述安全芯片执行所述指令信息；
S204，所述主控芯片通过检测时钟信号状态判断所述安全芯片是否执行完成，若所述安全芯片未执行完成，则所述主控芯片继续检测时钟信号状态；若所述安全芯片执行完成时，则进入所述读取安全芯片过程；
所述读取安全芯片过程：
S301，所述主控芯片将片选信号置低，选中所述安全芯片，再通过所述安全芯片将时钟信号的方向设置为输入；
S302，所述主控芯片从所述安全芯片中读取所述指令信息的执行结果；
S303，所述主控芯片读取完成后，将片选信号置高，再通过所述安全芯片将时钟信号的方向设置为输出，等待下一次信息交互。
需要说明的是，在主控芯片将片选信号置低或置高后，时钟信号的输入或输出方向由安全芯片自动进行设置改变，同时主控芯片进行其自身相关信息的配置来进行指令信息的发送或执行结果的读取。
具体的，所述S101具体包括：所述主控芯片检测SPI接口的时钟信号状态，若所述时钟信号状态为高电平，则表明所述安全芯片处于空闲状态；
若所述时钟信号状态为低电平，则进一步判断所述主控芯片是否预先发送过指令信息，若预先发送过，则表明所述安全芯片处于忙状态；否则，表明所述安全芯片处于休眠状态。
可以理解的是，在判断安全芯片处于忙或者休眠状态时，如果主控芯片给安全芯片发送过指令信息，则安全芯片会执行相关指令信息等操作，因此安全芯片会处于忙状态；如果主控芯片未给安全芯片发送过指令信息，则安全芯片处于休眠状态，不执行任何操作。
具体的，所述S102中所述主控芯片控制SPI接口的片选信号状态变化，唤醒所述安全芯片具体包括：所述主控芯片将SPI接口的片选信号状态置低，延时预设时间后，将所述片选信号置高，唤醒所述安全芯片；其中，所述预设时间为大于500微秒。
具体的，所述S204中，所述主控芯片检测所述时钟信号状态，若所述时钟信号状态为高电平，则表明所述安全芯片执行完成；若所述时钟信号状态为低电平，则表明所述安全芯片未执行完成。
具体的，所述指令信息至少包括发送标识、数据长度、数据信息和设备序列号、循环冗余检验值；所述指令信息的执行结果至少包括接收标识、数据长度、数据信息和设备序列号、循环冗余校验值。
具体的，所述主控芯片为主设备，所述安全芯片为从设备；所述安全芯片支持对称算法SM1、SM4、AES和非对称算法RSA、SM2以及摘要算法，根据所述主控芯片发送的所述指令信息，进行加密、认证处理。
如图2所示，本发明还提出一种安全芯片快速通信的实现系统，所述系统包括：主控芯片和安全芯片，所述主控芯片通过SPI接口与所述安全芯片进行连接，所述主控芯片为主设备，所述安全芯片为从设备；
如图3所示，所述SPI接口中主设备数据输入信号（MISO）、主设备数据输出信号（MOSI）和片选信号（CS）的输入输出方向不变，时钟信号（SCK）的输入输出方向根据所述安全芯片的状态进行设置；
所述主控芯片包括检测模块、信息发送模块、信息读取模块和第一处理模块，所述安全芯片包括信息执行模块和第二处理模块；SPI接口分别与所述检测模块、所述第一处理模块和所述第二处理模块连接；
在唤醒安全芯片过程中，所述检测模块，用于检测SPI接口的时钟信号状态；
所述第一处理模块，用于根据时钟信号判断所述安全芯片的状态，并在判断所述安全芯片状态为空闲时，使系统进入写入安全芯片过程，以及在判断所述安全芯片状态为休眠时，唤醒所述安全芯片并使系统进入所述写入安全芯片过程；
在所述写入安全芯片过程中，所述第一处理模块，用于在系统进入所述写入安全芯片过程后将所述片选信号置低；还用于在所述主控芯片发送指令信息完成后，将所述片选信号置高；以及用于在检测到所述安全芯片执行完成时使系统进入读取安全芯片过程，在检测到所述安全芯片未执行完成时使所述主控芯片继续等待；
所述第二处理模块，用于在所述片选信号置低后，设置所述时钟信号的方向为输入；还用于在所述片选信号置高后，设置所述时钟信号的方向为输出；
所述信息发送模块，用于在所述时钟信号的方向设置为输入后，将所述指令信息发送至所述安全芯片；
所述信息执行模块，用于在接收到所述信息发送模块发送的所述指令信息后，执行所述指令信息；
所述检测模块，用于在所述执行模块执行所述指令信息时，检测所述时钟信号状态；
所述第一处理模块，用于根据时钟信号判断所述安全芯片是否执行完成；
在所述读取安全芯片过程中，所述第一处理模块，用于在所述安全芯片执行完成后，将所述片选信号置低；还用于在所述主控芯片读取完成后，将所述片选信号置高；
所述第二处理模块，用于在所述片选信号置低后，设置所述时钟信号的方向为输入；还用于在所述片选信号置高后，设置所述时钟信号的方向为输出，并等待下一次信息交互；
所述信息读取模块，用于在所述时钟信号的方向设置为输入后，从所述安全芯片中读取所述指令信息的执行结果。
具体的，所述第一处理模块根据时钟信号判断所述安全芯片的状态具体包括：若所述时钟信号状态为高电平，则判定所述安全芯片处于空闲状态；若所述时钟信号状态为低电平，则进一步判断所述主控芯片是否预先发送过指令信息，若预先发送过，则表明所述安全芯片处于忙状态；否则，表明所述安全芯片处于休眠状态。
具体的，所述第一处理模块唤醒所述安全芯片具体包括：所述第一处理模块将片选信号状态置低，延时预设时间后，将所述片选信号置高，唤醒所述安全芯片；其中，所述预设时间为大于500微秒。
具体的，所述第一处理模块，根据时钟信号判断所述安全芯片是否执行完成具体包括：若所述时钟信号状态为高电平，则表明所述安全芯片执行完成；若所述时钟信号状态为低电平，则表明所述安全芯片未执行完成。
本发明一方面，在唤醒安全芯片过程中，主控芯片通过检测SPI接口的时钟信号状态判断安全芯片的状态，若安全芯片状态为空闲，则进入写入安全芯片过程；若安全芯片状态为休眠，则控制SPI接口的片选信号状态变化，唤醒所述安全芯片后，进入所述写入安全芯片过程；另一方面，在主控芯片发送完成指令信息后，主控芯片通过检测时钟信号状态判断安全芯片是否执行完成；若安全芯片执行完成，则进入读取安全芯片过程；若安全芯片未执行完成，主控芯片继续等待并进行检测；其能够通过将时钟信号进行复用来快速获知安全芯片的状态，使得主控芯片不需要采取较长延时或不断地从安全芯片中读取相关信息来判断安全芯片的状态，因此减少了延时和读取信息的次数，提高了主控芯片和安全芯片之间的通信效率；
而且，本发明一方面，在写入安全芯片过程中，通过主控芯片将片选信号置低，再通过所述安全芯片设置时钟信号的方向为输入后，由主控芯片向安全芯片发送指令信息；发送完成后，通过主控芯片将片选信号置高，再通过所述安全芯片设置时钟信号的方向为输出后，由安全芯片执行指令信息；另一方面，在读取安全芯片过程中，主控芯片将片选信号置低，再通过所述安全芯片设置时钟信号的方向为输入后，主控芯片从安全芯片中读取指令信息的执行结果；读取完成后，将片选信号置高，再通过所述安全芯片设置时钟信号的方向为输出后，等待下一次信息交互；其能够通过将片选信号置低或置高后，来改变时钟信号的方向为输入或输出，从而进行指令信息的发送、执行和执行结果的读取，避免需要不断地获取安全芯片的信息来进行操作，简化了信息交互的流程，提高了主控芯片和安全芯片之间的通信效率。
此外，主控芯片使用标准的SPI接口的4根线：主设备数据输入信号、主设备数据输出信号、片选信号和时钟信号与安全芯片进行连接，复用时钟信号作为安全芯片的状态线，没有额外增加IO作为状态线，通用性好，而且可以节省系统资源。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种安全芯片快速通信的实现方法，所述方法应用于安全芯片和主控芯片，所述安全芯片通过SPI接口与所述主控芯片连接进行信息交互，其特征在于，所述实现方法包括：唤醒安全芯片过程、写入安全芯片过程和读取安全芯片过程；
所述唤醒安全芯片过程：
S101，所述主控芯片通过检测SPI接口的时钟信号状态判断所述安全芯片的状态；
S102，所述安全芯片状态为空闲时，则直接进入所述写入安全芯片过程；
所述安全芯片状态为休眠时，则所述主控芯片控制SPI接口的片选信号状态变化，唤醒所述安全芯片后，进入所述写入安全芯片过程；
所述写入安全芯片过程：
S201，所述主控芯片将片选信号置低，选中所述安全芯片，再通过所述安全芯片将时钟信号的方向设置为输入；
S202，所述主控芯片向所述安全芯片发送指令信息，并在所述指令信息发送完成后，将片选信号置高，再通过所述安全芯片将时钟信号的方向设置为输出；
S203，所述安全芯片执行所述指令信息；
S204，所述主控芯片通过检测时钟信号状态判断所述安全芯片是否执行完成，若所述安全芯片未执行完成，则所述主控芯片继续检测时钟信号状态；若所述安全芯片执行完成时，则进入所述读取安全芯片过程；
所述读取安全芯片过程：
S301，所述主控芯片将片选信号置低，选中所述安全芯片，再通过所述安全芯片将时钟信号的方向设置为输入；
S302，所述主控芯片从所述安全芯片中读取所述指令信息的执行结果；
S303，所述主控芯片读取完成后，将片选信号置高，再通过所述安全芯片将时钟信号的方向设置为输出，等待下一次信息交互。
2.根据权利要求1所述的安全芯片快速通信的实现方法，其特征在于，所述S101具体包括：所述主控芯片检测SPI接口的时钟信号状态，若所述时钟信号状态为高电平，则表明所述安全芯片处于空闲状态；
若所述时钟信号状态为低电平，则进一步判断所述主控芯片是否预先发送过指令信息，若预先发送过，则表明所述安全芯片处于忙状态；否则，表明所述安全芯片处于休眠状态。
3.根据权利要求1所述的安全芯片快速通信的实现方法，其特征在于，所述S102中所述主控芯片控制SPI接口的片选信号状态变化，唤醒所述安全芯片具体包括：所述主控芯片将SPI接口的片选信号状态置低，延时预设时间后，将所述片选信号置高，唤醒所述安全芯片；其中，所述预设时间为大于500微秒。
4.根据权利要求1所述的安全芯片快速通信的实现方法，其特征在于，所述S204中，所述主控芯片检测所述时钟信号状态，若所述时钟信号状态为高电平，则表明所述安全芯片执行完成；若所述时钟信号状态为低电平，则表明所述安全芯片未执行完成。
5.根据权利要求1所述的安全芯片快速通信的实现方法，其特征在于，所述指令信息至少包括发送标识、数据长度、数据信息和设备序列号、循环冗余检验值；所述指令信息的执行结果至少包括接收标识、数据长度、数据信息和设备序列号、循环冗余校验值。
6.根据权利要求1所述的安全芯片快速通信的实现方法，其特征在于，所述主控芯片为主设备，所述安全芯片为从设备；所述安全芯片支持对称算法SM1、SM4、AES和非对称算法RSA、SM2以及摘要算法，根据所述主控芯片发送的所述指令信息，进行加密、认证处理。
7.一种安全芯片快速通信的实现系统，其特征在于，所述系统包括：主控芯片和安全芯片，所述主控芯片通过SPI接口与所述安全芯片进行连接，配合执行唤醒安全芯片过程、写入安全芯片过程和读取安全芯片过程；
所述主控芯片为主设备，所述安全芯片为从设备；所述SPI接口中主设备数据输入信号、主设备数据输出信号和片选信号的输入输出方向不变，时钟信号的输入输出方向根据所述安全芯片的状态进行设置；
所述主控芯片包括检测模块、信息发送模块、信息读取模块和第一处理模块，所述安全芯片包括信息执行模块和第二处理模块；SPI接口分别与所述检测模块、所述第一处理模块和所述第二处理模块连接；
在唤醒安全芯片过程中，所述检测模块，用于检测SPI接口的时钟信号状态；
所述第一处理模块，用于根据时钟信号判断所述安全芯片的状态，并在判断所述安全芯片状态为空闲时，使系统进入写入安全芯片过程，以及在判断所述安全芯片状态为休眠时，唤醒所述安全芯片并使系统进入所述写入安全芯片过程；
在所述写入安全芯片过程中，所述第一处理模块，用于在系统进入所述写入安全芯片过程后将所述片选信号置低；还用于在所述主控芯片发送指令信息完成后，将所述片选信号置高；以及用于在检测到所述安全芯片执行完成时使系统进入读取安全芯片过程，在检测到所述安全芯片未执行完成时使所述主控芯片继续等待；
所述第二处理模块，用于在所述片选信号置低后，设置所述时钟信号的方向为输入；还用于在所述片选信号置高后，设置所述时钟信号的方向为输出；
所述信息发送模块，用于在所述时钟信号的方向设置为输入后，将所述指令信息发送至所述安全芯片；
所述信息执行模块，用于在接收到所述信息发送模块发送的所述指令信息后，执行所述指令信息；
所述检测模块，用于在所述执行模块执行所述指令信息时，检测所述时钟信号状态；
所述第一处理模块，用于根据时钟信号判断所述安全芯片是否执行完成；
在所述读取安全芯片过程中，所述第一处理模块，用于在所述安全芯片执行完成后，将所述片选信号置低；还用于在所述主控芯片读取完成后，将所述片选信号置高；
所述第二处理模块，用于在所述片选信号置低后，设置所述时钟信号的方向为输入；还用于在所述片选信号置高后，设置所述时钟信号的方向为输出，并等待下一次信息交互；
所述信息读取模块，用于在所述时钟信号的方向设置为输入后，从所述安全芯片中读取所述指令信息的执行结果。
8.根据权利要求7所述的安全芯片快速通信的实现系统，其特征在于，所述第一处理模块根据时钟信号判断所述安全芯片的状态具体包括：若所述时钟信号状态为高电平，则判定所述安全芯片处于空闲状态；若所述时钟信号状态为低电平，则进一步判断所述主控芯片是否预先发送过指令信息，若预先发送过，则表明所述安全芯片处于忙状态；否则，表明所述安全芯片处于休眠状态。
9.根据权利要求7所述的安全芯片快速通信的实现系统，其特征在于，所述第一处理模块唤醒所述安全芯片具体包括：所述第一处理模块将片选信号状态置低，延时预设时间后，将所述片选信号置高，唤醒所述安全芯片；其中，所述预设时间为大于500微秒。
10.根据权利要求7所述的安全芯片快速通信的实现系统，其特征在于，所述第一处理模块，根据时钟信号判断所述安全芯片是否执行完成具体包括：若所述时钟信号状态为高电平，则表明所述安全芯片执行完成；若所述时钟信号状态为低电平，则表明所述安全芯片未执行完成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010231053.XA CN111488305B (zh) | 2020-03-27 | 2020-03-27 | 一种安全芯片快速通信的实现方法及系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010231053.XA CN111488305B (zh) | 2020-03-27 | 2020-03-27 | 一种安全芯片快速通信的实现方法及系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111488305A true CN111488305A (zh) | 2020-08-04 |
| CN111488305B CN111488305B (zh) | 2021-12-17 |
Family
ID=71794577
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010231053.XA Active CN111488305B (zh) | 2020-03-27 | 2020-03-27 | 一种安全芯片快速通信的实现方法及系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111488305B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112883437A (zh) * | 2021-02-20 | 2021-06-01 | 南京南瑞信息通信科技有限公司 | 一种防止安全芯片卡死的串行数据通信方法和密码卡 |
| CN112965926A (zh) * | 2021-03-05 | 2021-06-15 | 张玉禄 | 一种spi接口安全芯片及spi接口电子装置 |
| CN115374463A (zh) * | 2022-10-20 | 2022-11-22 | 北京万协通信息技术有限公司 | 基于spi矩阵式通信的数据处理方法、装置、设备及介质 |
Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101206625A (zh) * | 2006-12-22 | 2008-06-25 | 普天信息技术研究院 | 一种数据处理主控设备、从设备、系统及方法 |
| CN102136046A (zh) * | 2010-12-29 | 2011-07-27 | 上海爱信诺航芯电子科技有限公司 | 一种高速低功耗的安全sd卡的通讯方法 |
| CN102507195A (zh) * | 2011-12-01 | 2012-06-20 | 北京理工大学 | 一种便携式发动机数据标定记录方法及装置 |
| CN103544786A (zh) * | 2012-07-11 | 2014-01-29 | 北京旋极信息技术股份有限公司 | 税控盘 |
| CN103577368A (zh) * | 2013-11-11 | 2014-02-12 | 东莞市泰斗微电子科技有限公司 | 一种基于spi协议的iic扩展通信方法及装置 |
| CN104238412A (zh) * | 2014-09-05 | 2014-12-24 | 上海理工大学 | 基于dsp驱动的光电隔离型类spi通道 |
| CN105320121A (zh) * | 2014-07-16 | 2016-02-10 | 联创汽车电子有限公司 | 电动助力转向安全监控系统 |
| US9830187B1 (en) * | 2015-06-05 | 2017-11-28 | Apple Inc. | Scheduler and CPU performance controller cooperation |
| US10126966B1 (en) * | 2015-08-27 | 2018-11-13 | Google Llc | Rotated memory storage for fast first-bit read access |
| US20180359117A1 (en) * | 2017-06-12 | 2018-12-13 | Qualcomm Incorporated | Virtual channel instantiation over vgi/vgmi |
| CN208675215U (zh) * | 2018-10-16 | 2019-03-29 | 安智技术服务(深圳)有限公司 | 安全通信模块 |
| CN110008169A (zh) * | 2019-04-11 | 2019-07-12 | 北京智芯微电子科技有限公司 | 安全芯片的通信方法 |
| CN110084054A (zh) * | 2019-05-08 | 2019-08-02 | 深圳豪杰创新电子有限公司 | 一种数据保密装置、方法、电子设备及存储介质 |
| CN110865954A (zh) * | 2019-11-25 | 2020-03-06 | 南京科远智慧科技集团股份有限公司 | 基于dma的spi设备间通信自动界定可变长帧结束的方法 |
-
2020
- 2020-03-27 CN CN202010231053.XA patent/CN111488305B/zh active Active
Patent Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101206625A (zh) * | 2006-12-22 | 2008-06-25 | 普天信息技术研究院 | 一种数据处理主控设备、从设备、系统及方法 |
| CN102136046A (zh) * | 2010-12-29 | 2011-07-27 | 上海爱信诺航芯电子科技有限公司 | 一种高速低功耗的安全sd卡的通讯方法 |
| CN102507195A (zh) * | 2011-12-01 | 2012-06-20 | 北京理工大学 | 一种便携式发动机数据标定记录方法及装置 |
| CN103544786A (zh) * | 2012-07-11 | 2014-01-29 | 北京旋极信息技术股份有限公司 | 税控盘 |
| CN103577368A (zh) * | 2013-11-11 | 2014-02-12 | 东莞市泰斗微电子科技有限公司 | 一种基于spi协议的iic扩展通信方法及装置 |
| CN105320121A (zh) * | 2014-07-16 | 2016-02-10 | 联创汽车电子有限公司 | 电动助力转向安全监控系统 |
| CN104238412A (zh) * | 2014-09-05 | 2014-12-24 | 上海理工大学 | 基于dsp驱动的光电隔离型类spi通道 |
| US9830187B1 (en) * | 2015-06-05 | 2017-11-28 | Apple Inc. | Scheduler and CPU performance controller cooperation |
| US10126966B1 (en) * | 2015-08-27 | 2018-11-13 | Google Llc | Rotated memory storage for fast first-bit read access |
| US20180359117A1 (en) * | 2017-06-12 | 2018-12-13 | Qualcomm Incorporated | Virtual channel instantiation over vgi/vgmi |
| CN208675215U (zh) * | 2018-10-16 | 2019-03-29 | 安智技术服务(深圳)有限公司 | 安全通信模块 |
| CN110008169A (zh) * | 2019-04-11 | 2019-07-12 | 北京智芯微电子科技有限公司 | 安全芯片的通信方法 |
| CN110084054A (zh) * | 2019-05-08 | 2019-08-02 | 深圳豪杰创新电子有限公司 | 一种数据保密装置、方法、电子设备及存储介质 |
| CN110865954A (zh) * | 2019-11-25 | 2020-03-06 | 南京科远智慧科技集团股份有限公司 | 基于dma的spi设备间通信自动界定可变长帧结束的方法 |
Non-Patent Citations (1)
| Title |
|---|
| 侯季健: ""人体步态信息采集系统设计"", 《中国优秀硕士学位论文全文数据库 信息科技辑》 * |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112883437A (zh) * | 2021-02-20 | 2021-06-01 | 南京南瑞信息通信科技有限公司 | 一种防止安全芯片卡死的串行数据通信方法和密码卡 |
| CN112965926A (zh) * | 2021-03-05 | 2021-06-15 | 张玉禄 | 一种spi接口安全芯片及spi接口电子装置 |
| CN112965926B (zh) * | 2021-03-05 | 2024-04-30 | 张玉禄 | 一种spi接口安全芯片及spi接口电子装置 |
| CN115374463A (zh) * | 2022-10-20 | 2022-11-22 | 北京万协通信息技术有限公司 | 基于spi矩阵式通信的数据处理方法、装置、设备及介质 |
| CN115374463B (zh) * | 2022-10-20 | 2023-01-10 | 北京万协通信息技术有限公司 | 基于spi矩阵式通信的数据处理方法、装置、设备及介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111488305B (zh) | 2021-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111488305B (zh) | 一种安全芯片快速通信的实现方法及系统 | |
| EP2757839B1 (en) | Power management method and apparatus for network access module | |
| CN107908589B (zh) | I3c验证从设备、主从设备的通信验证系统及方法 | |
| JPH08202469A (ja) | ユニバーサル非同期送受信回路を備えたマイクロ・コントローラユニット | |
| EP3036647B1 (en) | Method to minimize the number of irq lines from peripherals to one wire | |
| CN110880998A (zh) | 一种基于可编程器件的报文传输方法及装置 | |
| CN115941382A (zh) | 一种spi通信的流控方法、装置、终端设备及存储介质 | |
| CN104571464A (zh) | 一种多操作系统的省电模式控制方法、装置和终端 | |
| US11157290B2 (en) | Method and circuit for waking up I2C device | |
| CN112835839A (zh) | PCIe接口的设备枚举方法、装置、设备及存储介质 | |
| WO2022135060A1 (zh) | 终端设备及nfc时钟控制方法、nfc模块、介质 | |
| CN110990066B (zh) | 一种通信终端的睡眠唤醒方法 | |
| US20060026323A1 (en) | Information processing apparatus and SMI processing method thereof | |
| CN107402898B (zh) | 一种信息处理的方法及电子设备 | |
| CN112703704B (zh) | 通信装置、通信系统、通信方法及计算机可读取的记录介质 | |
| CN113867787A (zh) | 一种服务器网卡之间的切换系统和方法 | |
| CN111897763A (zh) | 控制方法、控制装置、电子设备 | |
| CN107977334B (zh) | 电子卡及其检测方法 | |
| CN106301712A (zh) | 一种同步通信方法及其应用设备、系统 | |
| CN116233096B (zh) | 一种提高7816通讯效率的方法及装置 | |
| US11860806B2 (en) | Microcontroller system with gpios | |
| CN110896349B (zh) | 一种密钥安全设备 | |
| CN116880327A (zh) | 主备平台级联方法、装置、设备及介质 | |
| CN111182514A (zh) | 一种实现管脚分时复用方法、装置、设备和介质 | |
| CN112805970A (zh) | 蓝牙连接控制方法及路由器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: A Implementation Method and System for Fast Communication of Security Chips Granted publication date: 20211217 Pledgee: Bank of Zhengzhou Co.,Ltd. Zhongyuan Science and Technology City Sub branch Pledgor: ZHENGZHOU XINDA JIEAN INFORMATION TECHNOLOGY Co.,Ltd. Registration number: Y2024980007004 |