CN115495405A - 一种双芯片间通信方法及装置 - Google Patents

Abstract

本发明提供一种双芯片间通信方法及装置，该方法包括：初始化主控制器和从控制器的SPI单通道，并建立两控制器间的同步通信；当主控制器接收到从控制器的预定信号后，启动主控制器与从控制器的SPI通信；其中，发送端将预发送帧数据在缓冲区填充完成后，通过指针切换帧缓冲区进行帧数据发送；实时检测主控制器与从控制器是否存在通信异常；若无通信异常情况，检测到主控制器或从控制器授信完成，则对下一帧数据进行处理。通过该方案可以避免芯片间SPI通信不同步问题，并保障芯片间通信正常、可靠。

Description

一种双芯片间通信方法及装置

技术领域

本发明属于通信领域，尤其涉及一种双芯片间通信方法及装置。

背景技术

汽车技术领域的快速发展为汽车的智能化提出更高，为了实现车载级产品的智能化，需要综合考虑成本、功能实现便利性等多方面因素，多芯片方案由于不仅可以提升车辆运算处理性能，而且对车辆冗余控制等有着重要作用，在智能驾驶等方面也日益得到广泛的应用。但多芯片间如何高效、可靠及稳定的通信成了多芯片解决方案中主要问题。

CPU间通信可以选取多种不同的串行通信方式，综合考虑通信速率、通信扩展性、兼容性及通信质量等因素，一般常见的芯片间通信是选用SPI通信。受限于不同CPU的SPI硬件资源等，常需要通过软件的合理设计达到节省紧缺端口资源的目的，而由于不同的CPU所运行的操作系统可能不同，CPU间通信存在无法精确同步，因此，在特定或极限情况下会存在无法准确正常送授信的问题。

发明内容

有鉴于此，本发明实施例提供了一种双芯片间通信方法及装置，用于解决现有芯片间SPI通信可能出现异常的问题。

在本发明实施例的第一方面，提供了一种双芯片间通信方法，包括：

初始化主控制器和从控制器的SPI单通道，并建立两控制器间的同步通信；

当主控制器接收到从控制器的预定信号后，启动主控制器与从控制器的SPI通信；

其中，主控制器和从控制器均设置送授信缓存空间、送授信锁状态、送授信更新状态、送授信帧类型，发送端将预发送帧数据在缓冲区填充完成后，通过指针切换帧缓冲区进行帧数据发送；

实时检测主控制器与从控制器是否存在通信异常；

若无通信异常情况，检测到主控制器或从控制器授信完成，则对下一帧数据进行处理。

在本发明实施例的第二方面，提供了一种双芯片间通信装置，至少包括主控制器、从控制器和SPI总线；

所述主控制器，用于初始SPI通道，建立与从控制器的同步通信，当接收到从控制器的预定信号后，启动与从控制器的SPI通信，实时检测与从控制器是否存在通信异常，若无通信异常情况，检测到从控制器授信完成后，则对下一帧数据进行处理；

所述从控制器，用于初始SPI通道，建立与主控制器的同步通信，发送预定信号到主控制器后，启动与主控制器的SPI通信，实时检测与主控制器是否存在通信异常，若无通信异常情况，检测到主控制器授信完成后，则对下一帧数据进行处理；

其中，主控制器和从控制器启动SPI通信时，均设置送授信缓存空间、送授信锁状态、送授信更新状态、送授信帧类型，发送端将预发送帧数据在缓冲区填充完成后，通过指针切换帧缓冲区进行帧数据发送。

在本发明实施例的第三方面，提供了一种电子设备，包括存储器、处理器以及存储在所述存储器中并可在所述处理器运行的计算机程序，所述处理器执行所述计算机程序时实现如本发明实施例第一方面所述方法的步骤。

在本发明实施例的第四方面，提供了一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，所述计算机程序被处理器执行时实现本发明实施例第一方面提供的所述方法的步骤。

本发明实施例中，通过多缓冲区结合缓冲区上锁机制，实现芯片间的送授信，并在送授信过程中，实时监测通信异常，从而既能实现不同系统CPU的同步通信，又能保障芯片间SPI通信正常、可靠。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述的附图仅仅是本发明的一些实施例，对本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获取其他附图。

图1为本发明一个实施例提供的一种双芯片间通信方法流程示意图；

图2为本发明一个实施例提供的一种双芯片间通信方法的另一流程示意图；

图3为本发明一个实施例提供的一种双芯片间通信装置的结构示意图。

具体实施方式

为使得本发明的发明目的、特征、优点能够更加的明显和易懂，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，下面所描述的实施例仅仅是本发明一部分实施例，而非全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

应当理解，本发明的说明书或权利要求书及上述附图中的术语“包括”以及其他相近意思表述，意指覆盖不排他的包含，如包含一系列步骤或单元的过程、方法或系统、设备没有限定于已列出的步骤或单元。此外，“第一”“第二”用于区分不同对象，并非用于描述特定顺序。

请参阅图1，本发明实施例提供的一种双芯片间通信方法的流程示意图，包括：

S101、初始化主控制器和从控制器的SPI单通道，并建立两控制器间的同步通信；

所述主控制器和从控制器可以为MCU(Microcontroller Unit，即单片机)或SOC(System on Chip，即片上系统)芯片等。

其中，初始化SPI单通道的硬件端口、片上外设时钟系统、DMA模块和关联外设机能的驱动。

SPI(Serial Peripheral Interface)单通道初始化主要是指硬件端口的初期化、片上外设时钟系统初期化、DMA(Direct Memory Access，即直接存储器访问)模块初期化，关联外设机能的驱动初期化等。

建立同步通信是主从控制器分别初始化其SPI单通道后，待从控制器初始化完成则通过特定的控制信号线通知主机其初期化操作准备就绪。具体是当从控制器端的SPI送授信准备工作完成，通过控制特定的通信允许信号线，如由高电平拉到低电平、由低电平拉到高电平等方式，控制输出特定方波脉冲信号等方式通知主控制器准备就绪。

S102、当主控制器接收到从控制器的预定信号后，启动主控制器与从控制器的SPI通信；

所述预定信号为从控制器端准备就绪信号，可以为方波脉冲等形式，当主控制器端接收到该信号后，可以启动两控制器间的通信。

具体的，所述启动主控制器与从控制器的SPI通信包括：

主控制器端启动SPI单通道通信外设和关联DMA模块，选通从控制器端并控制MOSI及CLK信号的输出；

从控制器端启动SPI单通道通信外设，并正式发送或接收数据。

其中，主控制器和从控制器均设置送授信缓存空间、送授信锁状态、送授信更新状态、送授信帧类型，发送端将预发送帧数据在缓冲区填充完成后，通过指针切换帧缓冲区进行帧数据发送。

所述送授信缓存空间是指用于存储送授信帧数据的缓存区；所述送授信锁状态是指驱动层跟应用层在使用送授信缓存资源时的互斥上锁状态；所述送授信更新状态是指应用层在填充送信缓存或接收授信缓存区完的状态；所述送授信帧类型是指用来区分单通道SPI中不同类型的数据帧。

在一个实施例中，如图2所示，送信端(发送端，也即主控制器)有生成送信请求任务后，将任务请求数据填充至CAN帧中，帧数据在缓冲区填充完成后，将数据帧的缓冲区地址反馈至驱动层，驱动层通过SPI总线将数据发送至从控制器(授信端)。主控制器端通过地址指针切换帧缓冲区，进行不同帧数据的发送。

具体的，将帧数据填充完成的缓冲区地址指向驱动层，驱动层通过SPI总线发送帧数据；

所述驱动层是用于设置SPI模块工作在特定模式下的软件层，所述特定模式至少可以包括通信频率、波特率、通信帧大小、通信帧定义及数据有效性校验方式。

所述应用层是指需要使用SPI通信中各字段具体数据的软件层。

所述数据有效性校验包括但不限于定义特定的帧格式，使用特定的帧头、帧尾、帧序列号、求和校验方法或CRC校验方法等。

S103、实时检测主控制器与从控制器是否存在通信异常；

所述通信异常是指主控制器与从控制器间数据通信异常，即帧数据传递异常。

其中，通信异常检测至少包括检测数据帧头有效性、授信数据和校验、数据帧中异常标志有效性判定。

若三种检测方式中检测出异常丢弃当前帧留用前回帧数据。

在一个实施例中，若主控制器端持续在特定时间段内检测到异常，则主动停止与从控制器端的通信并切断从控制器的电源供给，对从控制器再启动；

若从控制器端持续在特定时间段内检测到异常，则主动停止与主控制器端的通信，待主从控制器端重启SPI模块后，从控制器段再次发起通信请求。

针对异常监测，若主端持续特定时间段检测到异常，则将会主动停止从端的通信并切断从端的电源供给(此处需要硬件设计的配合，即从端的电源由主端通过特定的监测机制实施控制)，实施对从端系统的再启动进而达到恢复通信的目的。若从端持续特定时间段内检测到异常，则将会请求主端停止通信，待主从端重启SPI通信模块之后，从端再次发起开启通信的请求，达到恢复通信的目的。

其中，从控制器端请求主控制器端停止通信，主要是控制特定的通信允许信号线发送信号，包括如由低电平拉到高电平、由高电平拉到低电平等，即控制输出特定方波脉冲信号等手段。

S104、若无通信异常情况，检测到主控制器或从控制器授信完成，则对下一帧数据进行处理。

其中，当主控制器端数据传输完成，片选信号设置为无效时，从控制器端即产生帧结束中断。进入中断后，实施下一帧处理。

具体的，授信端驱动对接收到的帧数据进行和校验，校验通过则判断当前帧类型并保存，若当前帧类型对应的应用层已完成帧数据拷贝，则将授信缓冲区指针切换；

送信端驱动获取前回帧送信类型，并判断下一送信帧帧数据是否已填充至送信缓冲区，若帧数据填充完成并准备就绪，则送信端将送信缓冲区指针切换，以发送下一帧数据。

授信侧将驱动层及当前接收帧对于应用层的授信缓冲区指针交换，用于接收下一帧数据包；送信侧驱动将驱动层及应用层的送信缓冲区指针交换，下一帧送信为切替类型后的数据包。

授信及送信的缓冲区指针切替的条件包括但不限于授信侧数据和校验通过、授信侧应用层缓冲区有效数据(前回帧的驱动侧缓冲区)已经被相关应用取走、送信侧应用层缓冲区已经被相关应用填充完毕等。

进一步的，在系统即将进入睡眠之前，由从端通过SPI将睡眠条件反馈至主端，主端经过综合逻辑判定确认系统需进入睡眠，此时通过电源控制将从端系统电源切断，从端即停止工作，同步停止SPI送授信处理。

本实施例中，通过多缓冲区结合上锁机制方式，解决了主从机之间由于系统运行不同步引起送授信未严格交替导致的丢帧问题的发生。通过同步通信控制机制，结合特定的通信数据包定义，以及针对特定通信数据包异常检测机制，确保了通信异常的快速监测并实现了快速有效的恢复措施，主从端在CPU在负荷波动情况下的仍能达到理想的通信效果，从而保障了芯片间SPI通信正常、可靠。

同时，本实施例提供的通信方法，符合车规级ASILB等级要求，在满足功能要求的前提下，满足了车载级功能安全的严苛要求。在通过合理规划的软硬件件设计实现了单通道的多种类型帧数据的有效通信。

应理解，上述实施例中各步骤的序号大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本发明实施例的实施过程构成任何限定。

图3为本发明实施例提供的一种双芯片间通信装置的结构示意图，该装置包括主控制器、从控制器和SPI总线；

所述主控制器310，用于初始SPI通道，建立与从控制器的同步通信，当接收到从控制器的预定信号后，启动与从控制器的SPI通信，实时检测与从控制器是否存在通信异常，若无通信异常情况，检测到从控制器授信完成后，则对下一帧数据进行处理；

所述从控制器320，用于初始SPI通道，建立与主控制器的同步通信，发送预定信号到主控制器后，启动与主控制器的SPI通信，实时检测与主控制器是否存在通信异常，若无通信异常情况，检测到主控制器授信完成后，则对下一帧数据进行处理；

其中，主控制器和从控制器启动SPI通信时，均设置送授信缓存空间、送授信锁状态、送授信更新状态、送授信帧类型，发送端将预发送帧数据在缓冲区填充完成后，通过指针切换帧缓冲区进行帧数据发送。

其中，所述初始化SPI单通道包括：

初始化SPI单通道的硬件端口、片上外设时钟系统、DMA模块和关联外设机能的驱动。

其中，启动主控制器与从控制器的SPI通信包括：

主控制器端启动SPI单通道通信外设和关联DMA模块，选通从控制器端并控制MOSI及CLK信号的输出；

从控制器端启动SPI单通道通信外设，并正式发送或接收数据。

具体的，所述通过指针切换帧缓冲区进行帧数据发送包括：

将帧数据填充完成的缓冲区地址指向驱动层，驱动层通过SPI总线发送数据；

所述驱动层是用于设置SPI模块工作在特定模式下的软件层，所述特定模式包括通信频率、波特率、通信帧大小、通信帧定义及数据有效性校验方式。

优选的，检测主控制器与从控制器的通信异常包括：至少检测数据帧头有效性、授信数据和校验、数据帧中异常标志有效性判定。

优选的，主控制器与从控制器的异常处理机制包括：

若主控制器端持续在特定时间段内检测到异常，则主动停止与从控制器端的通信并切断从控制器的电源供给，对从控制器再启动；

若从控制器端持续在特定时间段内检测到异常，则主动停止与主控制器端的通信，待主从控制器端重启SPI模块后，从控制器段再次发起通信请求。

在一个实施例中，授信端驱动对接收到的帧数据进行和校验，校验通过则判断当前帧类型并保存，若当前帧类型对应的应用层已完成帧数据拷贝，则将授信缓冲区指针切换；

送信端驱动获取前回帧送信类型，并判断下一送信帧帧数据是否已填充至送信缓冲区，若帧数据填充完成并准备就绪，则送信端将送信缓冲区指针切换，以发送下一帧数据。

应理解，上述双芯片间通信装置可以为车辆的控制模块，通过双芯片实现对车辆的特定控制。本实施例中未示出的硬件部分，可以参考现有的车辆控制器。

所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统，装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

本领域普通技术人员可以理解实现上述实施例方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，所述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，实现步骤S101至S104中部分或全部过程，所述的存储介质包括如ROM/RAM等。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述或记载的部分，可以参见其它实施例的相关描述。

以上所述，以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (10)

1.一种双芯片间通信方法，其特征在于，包括：

初始化主控制器和从控制器的SPI单通道，并建立两控制器间的同步通信；

当主控制器接收到从控制器的预定信号后，启动主控制器与从控制器的SPI通信；

其中，主控制器和从控制器均设置送授信缓存空间、送授信锁状态、送授信更新状态、送授信帧类型，发送端将预发送帧数据在缓冲区填充完成后，通过指针切换帧缓冲区进行帧数据发送；

实时检测主控制器与从控制器是否存在通信异常；

若无通信异常情况，检测到主控制器或从控制器授信完成，则对下一帧数据进行处理。

2.根据权利要求1所述的方法，其特征在于，所述初始化主控制器和从控制器的SPI单通道包括：

初始化SPI单通道的硬件端口、片上外设时钟系统、DMA模块和关联外设机能的驱动。

3.根据权利要求1所述的方法，其特征在于，所述启动主控制器与从控制器的SPI通信包括：

主控制器端启动SPI单通道通信外设和关联DMA模块，选通从控制器端并控制MOSI及CLK信号的输出；

从控制器端启动SPI单通道通信外设，并正式发送或接收数据。

4.根据权利要求1所述的方法，其特征在于，所述通过指针切换帧缓冲区进行帧数据发送包括：

将帧数据填充完成的缓冲区地址指向驱动层，驱动层通过SPI总线发送数据；

所述驱动层是用于设置SPI模块工作在特定模式下的软件层，所述特定模式包括通信频率、波特率、通信帧大小、通信帧定义及数据有效性校验方式。

5.根据权利要求1所述的方法，其特征在于，所述实时检测主控制器与从控制器是否存在通信异常包括：

至少检测数据帧头有效性、授信数据和校验、数据帧中异常标志有效性判定。

6.根据权利要求1所述的方法，其特征在于，所述实时检测主控制器与从控制器是否存在通信异常包括：

若主控制器端持续在特定时间段内检测到异常，则主动停止与从控制器端的通信并切断从控制器的电源供给，对从控制器再启动；

若从控制器端持续在特定时间段内检测到异常，则主动停止与主控制器端的通信，待主从控制器端重启SPI模块后，从控制器段再次发起通信请求。

7.根据权利要求1所述的方法，其特征在于，所述检测到主控制器或从控制器授信完成，则对下一帧数据进行处理还包括：

授信端驱动对接收到的帧数据进行和校验，校验通过则判断当前帧类型并保存，若当前帧类型对应的应用层已完成帧数据拷贝，则将授信缓冲区指针切换；

送信端驱动获取前回帧送信类型，并判断下一送信帧帧数据是否已填充至送信缓冲区，若帧数据填充完成并准备就绪，则送信端将送信缓冲区指针切换，以发送下一帧数据。

8.一种双芯片间通信装置，其特征在于，至少包括主控制器、从控制器和SPI总线；

所述主控制器，用于初始SPI通道，建立与从控制器的同步通信，当接收到从控制器的预定信号后，启动与从控制器的SPI通信，实时检测与从控制器是否存在通信异常，若无通信异常情况，检测到从控制器授信完成后，则对下一帧数据进行处理；

所述从控制器，用于初始SPI通道，建立与主控制器的同步通信，发送预定信号到主控制器后，启动与主控制器的SPI通信，实时检测与主控制器是否存在通信异常，若无通信异常情况，检测到主控制器授信完成后，则对下一帧数据进行处理；

其中，主控制器和从控制器启动SPI通信时，均设置送授信缓存空间、送授信锁状态、送授信更新状态、送授信帧类型，发送端将预发送帧数据在缓冲区填充完成后，通过指针切换帧缓冲区进行帧数据发送。

9.根据权利要求8所述的装置，其特征在于，至少检测数据帧头有效性、授信数据和校验、数据帧中异常标志有效性判定，以判定主控制器与从控制器之间是否存在通信异常。

10.根据权利要求8所述的装置，其特征在于，若主控制器端持续在特定时间段内检测到异常，则主动停止与从控制器端的通信并切断从控制器的电源供给，对从控制器再启动；

若从控制器端持续在特定时间段内检测到异常，则主动停止与主控制器端的通信，待主从控制器端重启SPI模块后，从控制器段再次发起通信请求。

Images