KR20100026715A - 시스템 온 칩에서 인터페이스 전력 영역의 전력 제어를 위한 외부 인터페이스 호스트와의 응답 장치 및 방법 - Google Patents

시스템 온 칩에서 인터페이스 전력 영역의 전력 제어를 위한 외부 인터페이스 호스트와의 응답 장치 및 방법 Download PDF

Info

Publication number
KR20100026715A
KR20100026715A KR1020080085831A KR20080085831A KR20100026715A KR 20100026715 A KR20100026715 A KR 20100026715A KR 1020080085831 A KR1020080085831 A KR 1020080085831A KR 20080085831 A KR20080085831 A KR 20080085831A KR 20100026715 A KR20100026715 A KR 20100026715A
Authority
KR
South Korea
Prior art keywords
interface
power
host
external interface
chip
Prior art date
Application number
KR1020080085831A
Other languages
English (en)
Inventor
박태홍
변성수
이성규
이현석
백인권
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080085831A priority Critical patent/KR20100026715A/ko
Publication of KR20100026715A publication Critical patent/KR20100026715A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0038—System on Chip
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)

Abstract

본 발명은 시스템 온 칩(SoC: System on a Chip)에서 인터페이스 전력 영역의 전력을 제어하기 위한 장치 및 방법에 관한 것으로서, 상기 시스템 온 칩의 인터페이스 동작을 위해 외부 인터페이스 호스트와 연결되어 통신을 수행하는 인터페이스 전력 영역과, 상기 인터페이스 전력 영역이 상기 외부 인터페이스 호스트와 연결된 상태에서 상기 외부 인터페이스 호스트와 통신을 수행하지 않는 경우, 상기 인터페이스 전력 영역의 전력을 차단하도록 제어하는 전력 제어부와, 상기 인터페이스 전력 영역의 전력이 차단된 상태에서 상기 외부 인터페이스 호스트가 연결을 요청하는 경우, 상기 인터페이스 전력 영역이 활성화될 때까지 상기 외부 인터페이스 호스트의 연결 요청에 대한 응답 신호를 전송하는 인터페이스 제어부를 포함하여 응답 지연을 줄임으로써 인터페이스 전력 영역에 대한 누설 전류 및 소비 전력을 줄일 수 있는 이점이 있다.
SoC(System on a Chip), 전력 제어, 인터페이스, 지연, 응답 신호

Description

시스템 온 칩에서 인터페이스 전력 영역의 전력 제어를 위한 외부 인터페이스 호스트와의 응답 장치 및 방법{APPARATUS AND METHOD FOR REPLYING TO THE EXTERNAL INTERFACE HOST TO CONTROL THE INTERFACE POWER IN SYSTEM ON A CHIP}
본 발명은 시스템 온 칩(SoC: System on a Chip)에서 칩 내 인터페이스 전력 영역의 전력을 제어하기 위한 장치 및 방법에 관한 것으로서, 특히 SoC에서 칩 내 인터페이스 전력 영역의 전력을 제어하기 위해 외부 인터페이스 호스트와의 응답을 제어하기 위한 장치 및 방법에 관한 것이다.
반도체 공정의 미세화에 따라 칩의 집적도가 커지면서 칩의 전력 소비를 줄이기 위해 전력 영역 분리(Power Domain Dividing) 기술이 제시되고 있다. 상기 전력 영역 분리 기술은 반도체 내부를 다수 전력 영역으로 분할하여 상기 반도체의 동작 상태에 따라 사용하지 않는 전력 영역의 전력을 제어한다. 예를 들어, 공유 버스를 사용하는 경우, 공유 버스를 이용하여 하나의 외부 인터페이스 호스트에 다수 개의 인터페이스 장치(device)들이 연결된다. 이때, 각각의 인터페이스 장치는 외부 인터페이스 호스트와 통신을 수행하지 않는 시간 동안 전력 소모를 줄이기 위해 인터페이스 전력 영역의 전원을 차단한다.
도 1은 종래 기술에 따른 공유 버스 구조에서 인터페이스의 전력 사용을 도시하고 있다.
상기 도 1을 참조하면, 상기 도 1의 (a)는 공유 버스를 사용하는 인터페이스의 구성을 도시하고, 상기 도 1의 (b)는 공유 버스 구조에서 인터페이스의 전력 사용을 도시한다.
상기 도 1의 (a)에 도시된 바와 같이 하나의 외부 인터페이스 호스트(130)는 공유 버스를 이용하여 다수 개의 인터페이스 장치들(100, 110, 120)과 연결된다.
이 경우, 하나의 인터페이스 장치는 상기 도 1의 (b)에 도시된 바와 같이 전체 시간의 20 ~ 30%의 시간(140)만을 이용하여 상기 외부 인터페이스 호스트(130)와 통신을 수행한다. 따라서, 상기 인터페이스 장치의 칩 내 인터페이스 제어부는 상기 외부 인터페이스 호스트(130)와 통신을 수행하지 않는 나머지 시간(150) 동안 전력 소모를 줄이기 위해 칩 내부의 인터페이스 전력 영역의 전원을 차단한다.
상술한 바와 같이 인터페이스 장치의 동작을 위한 칩 내 인터페이스 제어부는 외부 인터페이스 호스트와 통신을 수행하지 않는 시간 동안 칩 내부의 인터페이스 전력 영역의 전원을 차단하여 전력 소모를 줄일 수 있다.
이에 따라, 외부 인터페이스 호스트가 연결을 요청하는 경우, 칩 내 인터페이스 제어부는 전원이 차단된 인터페이스 전력 영역으로 전원을 다시 공급한다. 이 경우, 상기 인터페이스 전력 영역으로 전원을 다시 공급하여 상기 인터페이스 전력 영역이 활성화될 때까지 상기 외부 인터페이스 호스트의 연결 요청에 대한 응답이 지연되는 문제가 발생한다.
외부 인터페이스 호스트의 연결 요청에 대한 응답이 지연되는 경우, 상기 외부 인터페이스 호스트는 응답이 지연되는 동안 인터페이스 장치로의 연결 요청을 반복하므로 자원 효율이 저하되는 문제가 발생한다.
또한, 상기 연결 요청의 반복 횟수가 프로토콜에 정해진 반복 횟수를 넘거나 프로토콜에 연결 요청을 재시도하지 않도록 정의된 경우, 외부 인터페이스 호스트에서 연결을 요청한 인터페이스 장치와의 연결을 단절하는 문제가 발생한다.
따라서, 본 발명의 목적은 시스템 온 칩(SoC: System on a Chip)에서 인터페이스 전력 영역의 전력을 제어하기 위한 장치 및 방법을 제공함에 있다.
본 발명의 다른 목적은 시스템 온 칩에서 인터페이스 전력 영역의 전력을 제어하는 경우 외부 인터페이스 호스트의 연결 요청에 대한 응답 지연을 줄이기 위한 장치 및 방법을 제공함에 있다.
본 발명의 목적들을 달성하기 위한 본 발명의 제 1 견지에 따르면, 시스템 온 칩(SoC: System on a Chip)에서 인터페이스 전력 영역의 전력을 제어하기 위한 장치는, 상기 시스템 온 칩의 인터페이스 동작을 위해 외부 인터페이스 호스트와 연결되어 통신을 수행하는 인터페이스 전력 영역과, 상기 인터페이스 전력 영역이 상기 외부 인터페이스 호스트와 연결된 상태에서 상기 외부 인터페이스 호스트와 통신을 수행하지 않는 경우, 상기 인터페이스 전력 영역의 전력을 차단하도록 제어하는 전력 제어부와, 상기 인터페이스 전력 영역의 전력이 차단된 상태에서 상기 외부 인터페이스 호스트가 연결을 요청하는 경우, 상기 인터페이스 전력 영역이 활성화될 때까지 상기 외부 인터페이스 호스트의 연결 요청에 대한 응답 신호를 전송하는 인터페이스 제어부를 포함하여 구성되는 것을 특징으로 한다.
본 발명의 제 2 견지에 따르면, 시스템 온 칩(SoC: System on a Chip)에서 인터페이스 전력 영역의 전력을 제어하기 위한 방법은, 상기 시스템 온 칩의 인터페이스 동작을 위해 외부 인터페이스 호스트와 칩 내 인터페이스 전력 영역이 연결된 상태에서 상기 외부 인터페이스 호스트와 통신을 수행하지 않는 경우, 상기 인터페이스 전력 영역의 전력을 차단하는 과정과, 상기 외부 인터페이스 호스트가 전력이 차단된 인터페이스 전력 영역으로 연결을 요청하는 경우, 상기 전력이 차단된 인터페이스 전력 영역이 활성화될 때까지 인터페이스 제어부를 이용하여 상기 외부 인터페이스 호스트의 연결 요청에 대한 응답 신호를 전송하는 과정을 포함하여 구성되는 것을 특징으로 한다.
상술한 바와 같이 인터페이스 전력 영역의 전원이 차단된 경우, 칩 내 전력 제어부에서 외부 인터페이스 호스트의 연결 요청에 대한 상기 인터페이스 전력 영역의 응답을 가상적으로 상기 외부 인터페이스 호스트로 제공하여 응답 지연을 줄임으로써 인터페이스 전력 영역에 대한 누설 전류 및 소비 전력을 줄일 수 있는 이점이 있다.
이하 본 발명의 바람직한 실시 예를 첨부된 도면을 참조하여 상세히 설명한다. 그리고, 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단된 경우 그 상세한 설명은 생략한다.
이하 본 발명은 시스템 온 칩(SoC: System on a Chip)에서 인터페이스 전력 영역의 전력을 제어하기 위해 외부 인터페이스 호스트의 연결 요청에 대한 응답 지연을 줄이기 위한 기술에 대해 설명한다. 이하 설명에서 인터페이스는 칩 내 인터페이스 전력 영역을 의미한다.
다수 개의 인터페이스 장치들은 공유 버스를 이용하여 하나의 외부 인터페이스 호스트에 연결될 수 있다. 이때, 각각의 인터페이스 장치의 동작을 위한 칩 내 전력 제어부는 전력 소모를 줄이기 위해 전력 영역 분리 기술을 사용한다. 즉, 상기 칩 내 전력 제어부는 외부 인터페이스 호스트와 통신을 수행하지 않는 시간 동안 칩 내부의 인터페이스 전력 영역의 전원을 차단한다.
이에 따라, 외부 인터페이스 호스트에서 인터페이스 전력 영역의 전원을 차단한 인터페이스 장치로 연결을 요청하는 경우, 칩 내 전력 제어부는 인터페이스 전력 영역으로 전원을 다시 공급한다. 이때, 상기 칩 내 전력 제어부는 상기 외부 인터페이스 호스트의 연결 요청에 대한 응답 지연을 줄이기 위해 하기 도 2에 도시된 바와 같이 인터페이스 전력 영역을 대신하여 가상적으로 응답 신호를 전송하는 인터페이스 제어부를 포함한다.
도 2는 본 발명에 따른 인터페이스의 전력을 제어하기 위한 SoC의 구성을 도시하고 있다.
상기 도 2에 도시된 바와 같이 인터페이스 동작을 위한 SoC(200)는 전력 제어부(201), 인터페이스 제어부(203), 인터페이스(205) 및 연결 제어부(207)를 포함 하여 구성된다.
상기 전력 제어부(201)는 상기 SoC(200)의 동작에 따라 칩 내에서 전력 영역들의 전력을 제어한다. 예를 들어, 상기 인터페이스(205)를 사용하는 않는 경우, 상기 전력 제어부(201)는 전력 소모를 줄이기 위해 상기 인터페이스(205)의 전력을 차단하도록 제어한다. 이때, 미 도시되었지만 전원부는 상기 전력 제어부(201)의 제어에 따라 상기 인터페이스(205)로 제공하는 전력을 차단한다.
상기 전력 제어부(201)는 전력 영역들의 전력을 제어하기 위해 칩 내에서 전력을 지속적으로 제공받는다.
상기 인터페이스 제어부(203)는 전력이 차단된 인터페이스(205)를 대신하여 인터페이스 호스트(210)의 연결에 대응하는 응답 신호를 전송한다. 이때, 상기 인터페이스 제어부(203)는 상기 인터페이스(205)의 프로토콜에 따라 적응적으로 상기 인터페이스 호스트(210)의 연결에 대응하는 응답 신호를 전송한다.
또한, 상기 인터페이스 제어부(203)는 상기 인터페이스 호스트(210)부터 연결 요청 신호를 수신받으면 전력이 차단된 인터페이스(205)로의 전력 제공을 명령하는 인터럽트 신호를 발생시킨다. 예를 들어, 상기 인터페이스 제어부(203)는 상기 인터럽트 신호에 따라 상기 전력 제어부(201)가 상기 인터페이스(205)에 대한 전력 공급을 제어하도록 상기 인터럽트 신호를 상기 전력 제어부(201)로 전송한다. 다른 실시 예를 들어, 상기 인터페이스 제어부(203)는 상기 전원부에서 전력을 차단한 상기 인터페이스(205)로 전력을 다시 공급하도록 상기 인터럽트 신호를 상기 전원부로 전송할 수도 있다. 또 다른 실시 예를 들어, 상기 인터페이스 제어 부(203)는 상기 인터페이스 호스트(210)의 연결 요청을 상기 인터페이스(205)가 인식하여 활성 모드로 천이할 수 있도록 상기 인터럽트 신호를 상기 인터페이스(205)로 전송할 수도 있다.
상기 인터페이스(205)는 상기 SoC(200)가 인터페이스 동작을 할 수 있도록 상기 인터페이스 호스트(210)와 연결되어 통신을 수행한다. 이때, 상기 인터페이스(205)는 상기 전력 제어부(201)와 인터페이스 제어부(203)의 제어에 따라 활성 또는 비활성 모드로 동작한다. 예를 들어, 인터페이스 호스트(210)와 통신을 수행하지 않는 경우, 상기 인터페이스(205)는 상기 전력 제어부(201)의 제어에 따라 전력이 차단되어 비활성 모드로 동작한다. 한편, 인터페이스 호스트(210)에서 연결을 요청하는 경우, 상기 인터페이스(205)는 상기 인터페이스 호스트(203)에서 발생시킨 인터럽트 신호에 따라 전력을 제공받아 활성 모드로 천이한다.
상기 연결 제어부(207)는 상기 전력 제어부(201)의 제어에 따라 상기 인터페이스 제어부(203)와 상기 인터페이스(205) 및 상기 인터페이스 호스트(210)의 연결을 제어한다. 예를 들어, 상기 인터페이스(205)로 전력이 제공되는 경우, 상기 연결 제어부(207)는 상기 인터페이스(205)와 상기 인터페이스 호스트(210)가 연결되도록 제어한다. 한편, 상기 인터페이스(205)로의 전력이 차단된 경우, 상기 연결 제어부(207)는 상기 인터페이스 제어부(203)와 상기 인터페이스 호스트(210)가 연결되도록 제어한다.
상술한 실시 예에서 인터페이스 제어부(203)는 전력 제어부(201)에 포함되어 구성된다. 하지만 상기 인터페이스 제어부(203)는 칩 내에서 상기 전력 제어 부(201)와 별도로 구성될 수도 있다.
도 3은 본 발명에 따른 인터페이스와 인터페이스 호스트의 연결을 제어하기 위한 인터페이스 제어부의 구성을 도시하고 있다.
상기 도 3에 도시된 바와 같이 상기 인터페이스 제어부(203)는 주소 확인부(301), 인터럽트 발생부(303) 및 응답 제어부(305)를 포함하여 구성된다.
상기 주소 확인부(301)는 인터페이스로부터 상기 인터페이스가 인터페이스 호스트(210)로부터 할당받은 주소 정보를 제공받아 저장한다. 이후, 상기 주소 확인부(301)는 연결 제어부(207)를 통해 제공받은 상기 인터페이스 호스트(201)의 연결 요청 신호에서 상기 인터페이스 호스트(210)가 연결을 요청한 인터페이스의 주소를 확인한다.
상기 인터럽트 발생부(303)는 상기 주소 확인부(301)로부터 제공받은 인터페이스의 주소에 따라 해당 인터페이스로의 전력 제공을 명령하는 인터럽트 신호를 발생시킨다. 예를 들어, 상기 인터럽트 발생부(303)는 상기 전력 제어부(201)가 상기 인터페이스(205)에 대한 전력 공급을 제어하도록 상기 인터럽트 신호를 상기 전력 제어부(201)로 전송한다. 다른 실시 예를 들어, 상기 인터럽트 발생부(303)는 전원부에서 전력을 차단한 상기 인터페이스(205)로 전력을 다시 공급하도록 상기 인터럽트 신호를 상기 전원부로 전송할 수도 있다. 또 다른 실시 예를 들어, 상기 인터럽트 발생부(303)는 상기 인터페이스 호스트(210)의 연결 요청을 상기 인터페이스(205)가 인식하여 활성 모드로 천이할 수 있도록 상기 인터럽트 신호를 상기 인터페이스(205)로 전송할 수도 있다.
상기 응답 제어부(305)는 상기 주소 확인부(301)로부터 제공받은 인터페이스의 주소에 따라 해당 인터페이스의 프로토콜에 따라 적응적으로 상기 인터페이스 호스트(210)의 연결 요청 신호에 대한 응답 신호를 상기 인터페이스 호스트(201)로 전송한다.
이하 설명은 SoC에서 인터페이스의 전력을 제어하기 위한 방법에 대해 설명한다.
도 4는 본 발명의 실시 예에 따라 SoC에서 인터페이스의 전력을 제어하기 위한 절차를 도시하고 있다.
상기 도 4를 참조하면 SoC(200)는 401단계에서 인터페이스의 전력을 차단시킬 것인지 확인한다. 예를 들어, 인터페이스를 통해 인터페이스 호스트와 연결된 상태에서 상기 인터페이스 호스트와 통신을 수행하지 않는 경우, 상기 SoC(200)는 전력 제어부(201)를 이용하여 상기 인터페이스 호스트의 전력을 차단하도록 제어한다. 따라서, 상기 SoC(200)는 401단계에서 상기 인터페이스를 통해 상기 인터페이스 호스트와 통신을 수행하는지 확인한다.
만일, 상기 인터페이스의 전력을 차단한 경우, 상기 SoC(200)는 403단계로 진행하여 인터페이스 호스트와 인터페이스 제어부가 연결되도록 칩 내 연결 제어부를 제어한다.
이후, 상기 SoC(200)는 405단계로 진행하여 상기 인터페이스 호스트에서 통신을 수행하기 위해 연결을 요청하는지 확인한다. 즉, 상기 SoC(200)는 상기 인터페이스 호스트로부터 연결 요청 신호가 수신되는지 확인한다.
만일, 상기 인터페이스 호스트로부터 연결 요청 신호가 수신되는 경우, 상기 SoC(200)는 407단계로 진행하여 인터페이스 제어부를 이용하여 상기 인터페이스 호스트의 연결 요청 신호에 대한 응답 신호를 전송한다. 상기 SoC는 상기 인터페이스를 통해 상기 인터페이스 호스트와 통신을 수행한다. 따라서, 상기 인터페이스 호스트는 통신을 수행하기 위해 상기 인터페이스로 연결 요청 신호를 전송한다. 이때, 상기 인터페이스의 전력이 차단된 경우, 상기 인터페이스는 전력을 다시 제공받아 활성화될 때까지 상기 연결 요청 신호에 대한 응답 신호를 전송할 수 없다. 따라서, 상기 SoC(200)는 응답 지연을 줄이기 위해 인터페이스 제어부를 이용하여 가상적으로 응답 신호를 전송한다.
이후, 상기 SoC(200)는 409단계로 진행하여 상기 전력이 차단된 인터페이스로 전력을 제공하여 상기 인터페이스가 활성화되는지 확인한다.
만일, 상기 인터페이스가 활성화되지 않은 경우, 상기 SoC(200)는 상기 407단계로 되돌아가 인터페이스 제어부를 이용하여 상기 인터페이스 호스트의 연결 요청 신호에 대한 응답 신호를 전송한다.
한편, 상기 인터페이스가 활성화된 경우, 상기 SoC(200)는 411단계로 진행하여 인터페이스 호스트와 인터페이스가 연결되도록 칩 내 연결 제어부를 제어한다.
상기 인터페이스 호스트와 인터페이스를 연결한 후, 상기 SoC(200)는 413단계로 진행하여 상기 인터페이스를 통해 상기 인터페이스 호스트와 통신을 수행한다.
이후, 상기 SoC(200)는 본 알고리즘을 종료한다.
상술한 바와 같이 인터페이스의 전력이 차단된 상태에서 인터페이스 호스트로부터 연결 요청 신호가 수신되는 경우, SoC는 응답 지연을 줄이기 위해 인터페이스 제어부를 이용하여 상기 연결 요청 신호에 대한 응답 신호를 전송한다. 이때, 상기 인터페이스 제어부는 하기 도 5에 도시된 바와 같이 연결 요청 신호에 대한 응답 신호를 전송한다.
도 5는 본 발명의 실시 예에 따라 인터페이스 제어부에서 인터페이스의 전력을 제어하기 위한 절차를 도시하고 있다.
상기 도 5를 참조하면 상기 인터페이스 제어부(203)는 501단계에서 인터페이스 호스트로부터 연결 요청 신호가 수신되는지 확인한다.
만일, 상기 연결 요청 신호가 수신되는 경우, 상기 인터페이스 제어부(203)는 503단계로 진행하여 상기 연결 요청 신호에 포함된 인터페이스 주소를 통해 상기 인터페이스 호스트가 연결을 요청하는 칩 내 인터페이스를 확인한다. 상기 인터페이스 제어부는 SoC가 인터페이스를 통해 인터페이스 호스트에 연결될 때 상기 인터페이스가 상기 인터페이스 호스트로부터 할당받은 주소 정보를 저장한다. 따라서, 상기 인터페이스 제어부는 상기 저장한 주소 정보를 이용하여 상기 연결 요청 신호에 포함된 인터페이스 주소를 통해 상기 인터페이스 호스트가 연결을 요청하는 칩 내 인터페이스를 확인한다.
상기 인터페이스 호스트가 연결을 요청한 인터페이스를 확인한 후, 상기 인터페이스 제어부(203)는 505단계로 진행하여 상기 503단계에서 확인한 인터페이스의 전력 제공을 위한 인터럽트 신호를 발생한다. SoC에서 인터페이스의 전력이 차 단된 경우, 상기 SoC는 연결 제어부를 통해 인터페이스 호스트와 상기 인터페이스 제어부를 연결한다. 따라서, 상기 인터페이스 제어부는 상기 인터페이스 호스트로부터 연결 요청 신호가 수신되면 상기 인터페이스 호스트가 연결을 요청한 인터페이스의 전력이 차단된 것을 인식한다. 따라서, 상기 인터페이스 제어부는 상기 인터페이스 호스트가 연결을 요청한 인터페이스의 전력 제공을 위한 인터럽트 신호를 발생한다. 예를 들어, 상기 인터페이스 제어부는 상기 전력 제어부(201)가 인터페이스에 대한 전력 공급을 제어하도록 상기 인터럽트 신호를 상기 전력 제어부(201)로 전송한다. 다른 실시 예를 들어, 상기 인터페이스 제어부는 전원부에서 전력을 차단한 상기 인터페이스로 다시 전력을 공급하도록 상기 인터럽트 신호를 상기 전원부로 전송할 수도 있다. 또 다른 실시 예를 들어, 상기 인터페이스 제어부는 상기 인터페이스 호스트의 연결 요청을 상기 인터페이스가 인식하여 활성 모드로 천이할 수 있도록 상기 인터럽트 신호를 상기 인터페이스로 전송할 수도 있다.
상기 인터페이스의 전력 공급을 위한 인터럽트 신호를 전송한 후, 상기 인터페이스 제어부는 507단계로 진행하여 상기 503단계에서 확인한 인터페이스의 프로토콜에 따라 적응적으로 상기 인터페이스 호스트의 연결 요청 신호에 대한 응답 신호를 상기 인터페이스 호스트로 전송한다.
이후, 상기 인터페이스 제어부는 509단계로 진행하여 상기 인터럽트 신호에 따라 상기 인터페이스가 활성화되는지 확인한다.
만일, 상기 인터페이스가 활성화되지 않은 경우, 상기 인터페이스 제어부는 상기 507단계로 되돌아가 상기 인터페이스 호스트의 연결 요청 신호에 대한 응답 신호를 상기 인터페이스 호스트로 전송한다.
한편, 상기 인터페이스가 활성화된 경우, 상기 인터페이스 제어부는 본 알고리즘을 종료한다. 즉, 상기 인터페이스가 활성화되는 경우, SoC는 연결 제어부를 통해 인터페이스 호스트와 상기 인터페이스를 연결한다. 따라서, 이후 인터페이스 호스트는 상기 인터페이스와 통신을 수행하므로 상기 인터페이스 제어부는 본 알고리즘을 종료한다.
한편 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능하다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
도 1은 종래 기술에 따른 공유 버스 구조에서 인터페이스의 전력 사용을 도시하는 도면,
도 2는 본 발명에 따른 인터페이스의 전력을 제어하기 위한 SoC의 구성을 도시하는 도면,
도 3은 본 발명에 따른 인터페이스와 인터페이스 호스트의 연결을 제어하기 위한 인터페이스 제어부의 구성을 도시하는 도면,
도 4는 본 발명의 실시 예에 따라 SoC에서 인터페이스의 전력을 제어하기 위한 절차를 도시하는 도면, 및
도 5는 본 발명의 실시 예에 따라 인터페이스 제어부에서 인터페이스의 전력을 제어하기 위한 절차를 도시하는 도면.

Claims (15)

  1. 시스템 온 칩(SoC: System on a Chip)에서 인터페이스 전력 영역의 전력을 제어하기 위한 장치에 있어서,
    상기 시스템 온 칩의 인터페이스 동작을 위해 외부 인터페이스 호스트와 연결되어 통신을 수행하는 칩 내 인터페이스 전력 영역과,
    상기 인터페이스 전력 영역이 상기 외부 인터페이스 호스트와 연결된 상태에서 상기 외부 인터페이스 호스트와 통신을 수행하지 않는 경우, 상기 인터페이스 전력 영역의 전력을 차단하도록 제어하는 전력 제어부와,
    상기 인터페이스 전력 영역의 전력이 차단된 상태에서 상기 외부 인터페이스 호스트가 연결을 요청하는 경우, 상기 인터페이스 전력 영역이 활성화될 때까지 상기 외부 인터페이스 호스트의 연결 요청에 대한 응답 신호를 전송하는 인터페이스 제어부를 포함하여 구성되는 것을 특징으로 하는 장치.
  2. 제 1항에 있어서,
    상기 전력 제어부는, 상기 시스템 온 칩이 동작하는 동안 지속적으로 전력을 제공받는 것을 특징으로 하는 장치.
  3. 제 1항에 있어서,
    상기 인터페이스 제어부는,
    상기 인터페이스 전력 영역의 전력이 차단된 상태에서 상기 외부 인터페이스 호스트가 연결을 요청하는 경우, 칩 내 적어도 하나의 전력 영역들의 주소를 이용하여 상기 외부 인터페이스 호스트가 연결을 요청하는 인터페이스 전력 영역을 확인하는 주소 확인부와,
    상기 주소 확인부에서 확인한 인터페이스 전력 영역의 프로토콜에 따라 상기 외부 인터페이스 호스트의 연결 요청에 대한 응답 신호를 구성하여 상기 외부 인터페이스 호스트로 전송하는 응답 제어부를 포함하여 구성되는 것을 특징으로 하는 장치.
  4. 제 3항에 있어서,
    상기 주소 확인부는, 상기 칩 내 전력 영역들이 상기 외부 인터페이스 호스트로부터 할당받은 주소를 이용하여 상기 외부 인터페이스 호스트가 연결을 요청하는 인터페이스 전력 영역을 확인하는 것을 특징으로 하는 장치.
  5. 제 3항에 있어서,
    상기 인터페이스 제어부는,
    상기 주소 확인부에서 확인한 인터페이스 전력 영역의 전력 공급을 위한 인터럽트 신호를 발생하는 인터럽트 발생부를 더 포함하여 구성되는 것을 특징으로 하는 장치.
  6. 제 5항에 있어서,
    상기 인터럽트 발생부는, 상기 전력 제어부, 상기 주소 확인부에서 확인한 인터페이스, 전원부 중 어느 하나로 상기 인터럽트 신호를 전송하는 것을 특징으로 하는 장치.
  7. 제 1항에 있어서,
    상기 인터페이스 전력 영역의 동작 상태에 따라 상기 외부 인터페이스 호스트와 상기 인터페이스 전력 영역 및 상기 인터페이스 제어부의 연결을 제어하는 연결 제어부를 더 포함하여 구성되는 것을 특징으로 하는 장치.
  8. 제 7항에 있어서,
    상기 연결 제어부는, 상기 인터페이스 전력 영역이 활성 모드로 동작하는 경우, 상기 외부 인터페이스 호스트와 상기 인터페이스 전력 영역이 연결되도록 제어 하고,
    상기 인터페이스 전력 영역이 비활성 모드로 동작하는 경우, 상기 외부 인터페이스 호스트와 상기 인터페이스 제어부가 연결되도록 제어하는 것을 특징으로 하는 장치.
  9. 제 1항에 있어서,
    상기 전력 제어부 또는 상기 인터페이스 제어부의 제어에 따라 상기 인터페이스 전력 영역으로 전력을 제공하거나 차단하는 전원부를 더 포함하여 구성되는 것을 특징으로 하는 장치.
  10. 시스템 온 칩(SoC: System on a Chip)에서 인터페이스 전력 영역의 전력을 제어하기 위한 방법에 있어서,
    상기 시스템 온 칩의 인터페이스 동작을 위해 외부 인터페이스 호스트와 칩 내 인터페이스 전력 영역이 연결된 상태에서 상기 외부 인터페이스 호스트와 통신을 수행하지 않는 경우, 상기 인터페이스 전력 영역의 전력을 차단하는 과정과,
    상기 외부 인터페이스 호스트가 전력이 차단된 인터페이스 전력 영역으로 연결을 요청하는 경우, 상기 전력이 차단된 인터페이스 전력 영역이 활성화될 때까지 인터페이스 제어부를 이용하여 상기 외부 인터페이스 호스트의 연결 요청에 대한 응답 신호를 전송하는 과정을 포함하여 구성되는 것을 특징으로 하는 방법.
  11. 제 10항에 있어서,
    상기 인터페이스의 전력을 차단하는 경우, 상기 외부 인터페이스 호스트와 상기 인터페이스 제어부를 연결하는 과정을 더 포함하여,
    상기 인터페이스 제어부는, 상기 외부 인터페이스 호스트가 전력이 차단된 인터페이스 전력 영역으로 연결을 요청하는 신호가 수신되면 상기 전력이 차단된 인터페이스 전력 영역이 활성화될 때까지 상기 외부 인터페이스 호스트의 연결 요청에 대한 응답 신호를 전송하는 것을 특징으로 하는 방법.
  12. 제 10항에 있어서,
    상기 응답 신호를 전송하는 과정은,
    상기 외부 인터페이스 호스트가 전력이 차단된 인터페이스 전력 영역으로 연결을 요청하는 경우, 칩 내 인터페이스들의 주소를 이용하여 상기 외부 인터페이스 호스트에서 연결을 요청하는 인터페이스 전력 영역을 확인하는 과정과,
    상기 확인한 인터페이스 전력 영역의 프로토콜에 따라 상기 외부 인터페이스 호스트의 연결 요청에 대한 응답 신호를 구성하여 상기 외부 인터페이스 호스트로 전송하는 과정을 포함하는 것을 특징으로 하는 방법.
  13. 제 12항에 있어서,
    상기 칩 내 인터페이스들의 주소는, 칩 내 적어도 하나의 전력 영역들이 상기 외부 인터페이스 호스트와 연결될 때 상기 외부 인터페이스 호스트에서 할당한 주소인 것을 특징으로 하는 방법.
  14. 제 12항에 있어서,
    상기 외부 인터페이스 호스트에서 연결을 요청하는 인터페이스 전력 영역을 확인한 후, 상기 인터페이스 전력 영역의 전력 공급을 위한 인터럽트 신호를 발생시키는 과정을 더 포함하는 것을 특징으로 하는 방법.
  15. 제 10항에 있어서,
    상기 응답 신호를 전송한 후, 상기 전력이 차단된 인터페이스 전력 영역이 활성화되었는지 확인하는 과정과,
    상기 인터페이스 전력 영역이 활성화된 경우, 상기 외부 인터페이스 호스트와 상기 인터페이스 전력 영역을 연결하는 과정과,
    상기 인터페이스 전력 영역을 통해 상기 외부 인터페이스와 통신을 수행하는 과정을 더 포함하는 것을 특징으로 하는 방법.
KR1020080085831A 2008-09-01 2008-09-01 시스템 온 칩에서 인터페이스 전력 영역의 전력 제어를 위한 외부 인터페이스 호스트와의 응답 장치 및 방법 KR20100026715A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080085831A KR20100026715A (ko) 2008-09-01 2008-09-01 시스템 온 칩에서 인터페이스 전력 영역의 전력 제어를 위한 외부 인터페이스 호스트와의 응답 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080085831A KR20100026715A (ko) 2008-09-01 2008-09-01 시스템 온 칩에서 인터페이스 전력 영역의 전력 제어를 위한 외부 인터페이스 호스트와의 응답 장치 및 방법

Publications (1)

Publication Number Publication Date
KR20100026715A true KR20100026715A (ko) 2010-03-10

Family

ID=42178022

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080085831A KR20100026715A (ko) 2008-09-01 2008-09-01 시스템 온 칩에서 인터페이스 전력 영역의 전력 제어를 위한 외부 인터페이스 호스트와의 응답 장치 및 방법

Country Status (1)

Country Link
KR (1) KR20100026715A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120030763A (ko) * 2010-09-20 2012-03-29 삼성전자주식회사 계층적 전력 제어 회로, 이를 이용한 전력 제어 방법, 및 이를 포함하는 ＳｏＣ 장치
KR101371319B1 (ko) * 2012-04-12 2014-03-10 주식회사 이노피아테크 마이컴 및 시스템-온-칩을 이용하여 전력을 관리하는 장치 및 방법
KR20150095267A (ko) * 2014-02-13 2015-08-21 삼성전자주식회사 데이터 저장 장치, 그 동작 방법, 및 이를 포함하는 데이터 처리 시스템

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120030763A (ko) * 2010-09-20 2012-03-29 삼성전자주식회사 계층적 전력 제어 회로, 이를 이용한 전력 제어 방법, 및 이를 포함하는 ＳｏＣ 장치
KR101371319B1 (ko) * 2012-04-12 2014-03-10 주식회사 이노피아테크 마이컴 및 시스템-온-칩을 이용하여 전력을 관리하는 장치 및 방법
KR20150095267A (ko) * 2014-02-13 2015-08-21 삼성전자주식회사 데이터 저장 장치, 그 동작 방법, 및 이를 포함하는 데이터 처리 시스템

Similar Documents

Publication Publication Date Title
JP5301032B2 (ja) アクセスポイントを制御する方法、装置、及びシステム
US8266457B2 (en) Data processing device and method for switching states thereof
KR101603287B1 (ko) 시스템 온 칩 및 그것의 동작 방법
US20050188232A1 (en) Method of managing power consumption of a network interface
WO2018157689A1 (zh) 一种实现蓝牙安全设备低功耗待机的方法及蓝牙安全设备
CN104345869B (zh) 安全数字输入输出装置、系统及其控制方法
US8347139B2 (en) Power supply control device, a storage system, a control method of the power supply control device, a control method of a disk array unit and a computer readable medium thereof
CN109428727B (zh) 供电设备和以太网供电的节能方法
KR20100026715A (ko) 시스템 온 칩에서 인터페이스 전력 영역의 전력 제어를 위한 외부 인터페이스 호스트와의 응답 장치 및 방법
JP2018085075A (ja) 機能拡張装置、情報処理システム及び機能拡張装置の制御プログラム
US9882737B2 (en) Network system
US9667820B2 (en) Image processing system, image processing apparatus, control method of image processing apparatus, and program
CN102621898A (zh) 一种数字家电控制装置、控制方法和控制系统
WO2021136099A1 (zh) 数据传输方法、装置、设备及存储介质
CN116107817B (zh) 一种vpx服务器双计算模块冗余工作方法和系统
JP2008293314A (ja) 無停電電源装置用のネットワーク通信システム、並びに、無停電電源装置の負荷機器の稼動状態を制御するために通信するコントローラ群を無停電電源装置毎に組分けする方法
KR20150104435A (ko) 라우팅 처리기의 동작 모드 천이 방법
JP2000269996A (ja) システム並びに通信ユニット及び機器並びに論理マップ情報の生成方法及びツール装置
CN115442355A (zh) 远程设备控制系统、方法、电子装置和存储介质
KR101524143B1 (ko) 부분적 통신 네트워킹을 위한 전자 제어기 및 동작 제어 방법
CN1519679B (zh) 调整中央处理器工作频率的装置及其方法
CN107423113B (zh) 一种管理虚拟设备的方法、带外管理设备及备用虚拟设备
CN104811316A (zh) 一种宽带电力线通信设备的电源管理方法及装置
JP7044135B2 (ja) ネットワークユニット、保守システム、コンピュータプログラム及び蓄電素子データ送信方法
CN104284045A (zh) 图像形成装置及应答方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination