CN113065172A - 一种多设备共用spi接口总线的方法 - Google Patents
一种多设备共用spi接口总线的方法 Download PDFInfo
- Publication number
- CN113065172A CN113065172A CN202110374027.7A CN202110374027A CN113065172A CN 113065172 A CN113065172 A CN 113065172A CN 202110374027 A CN202110374027 A CN 202110374027A CN 113065172 A CN113065172 A CN 113065172A
- Authority
- CN
- China
- Prior art keywords
- spi
- spi interface
- flash memory
- interface
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 35
- 230000015654 memory Effects 0.000 claims description 35
- 230000006870 function Effects 0.000 claims description 14
- 230000000630 rising effect Effects 0.000 claims description 8
- 238000005070 sampling Methods 0.000 claims description 7
- 238000004806 packaging method and process Methods 0.000 claims description 3
- 239000000758 substrate Substances 0.000 claims description 2
- 238000004891 communication Methods 0.000 abstract description 13
- 238000013461 design Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 21
- 230000005540 biological transmission Effects 0.000 description 10
- 230000002093 peripheral effect Effects 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000006872 improvement Effects 0.000 description 2
- 108010079923 lambda Spi-1 Proteins 0.000 description 2
- 230000006386 memory function Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000006399 behavior Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
- G06F21/72—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in cryptographic circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Computer Security & Cryptography (AREA)
- Software Systems (AREA)
- Information Transfer Systems (AREA)
Abstract
本发明公开了一种多设备共用spi接口总线的方法，所有spi接口设备的时钟输入端口与spi接口时钟信号直接相连、每个数据端口分别与对应的spi接口数据信号直接相连，只有一个具有控制作用的spi设备的片选输入端口与spi接口片选信号线直接相连，其他设备的片选信号线通过一个选通电子装置间接与spi接口片选信号相连，选通电子装置的选通路径由直接与spi接口片选相连的spi设备控制。本发明涉及spi通信接口使用方法、密码模块使用、电子装置数据加密、敏感信息保护设计领域，具体是指一种多设备共用spi接口总线的方法。
Description
技术领域
本发明涉及spi通信接口使用方法、密码模块使用、电子装置数据加密、敏感信息保护设计领域，具体是指一种多设备共用spi接口总线的方法。
背景技术
spi是串行外设接口(Serial Peripheral Interface)的缩写，分为spi主、spi从设备两种类型，因其占用信号线相对较少，并且使用简单、运行可靠，因此，被广泛集成到了各种芯片中。一般在电子信息设备中起到主控作用的芯片大都集成有spi主接口，或者spi主接口和spi从设备接口全都支持，比如中央处理器(CPU)、应用处理器(AP)、MCU、DSP等大都集成有spi主接口；而起到辅助作用的芯片大都集成有spi从设备接口，比如spi密码模块、spi接口通信模块、spi闪存、spi接口ADC、spi接口RTC、spi接口wifi模块、spi接口LCD显示模块、spi接口指纹模块等，都集成有spi从设备接口。
因spi接口设备使用广泛、数量众多，而主控芯片的spi主接口数量有限，当电子信息设备所需的spi设备数量超过一定数量时，有些主控芯片难免捉襟见肘，只能更换为所支持的SPI接口数量更多的主控芯片，导致设计工作量增大，甚至项目周期延长。
为此，本发明提供一种多设备共用spi接口总线的方法，利用所述方法可非常简便的实现spi接口设备的扩展，在保持原电子装置spi主接口数量不变的情况下，扩充多个spi接口设备，并且对现有电子装置的电路结构影响非常小。
发明内容
针对上述情况，为克服现有技术的缺陷，本发明提供一种多设备共用spi接口总线的方法。
本发明采取的技术方案如下：本发明是一种多设备共用spi接口总线的方法，所有spi接口设备的时钟输入端口与spi接口时钟信号直接相连、每个数据端口分别与对应的spi接口数据信号直接相连，只有一个具有控制作用的spi设备的片选输入端口与spi接口片选信号线直接相连，其他设备的片选信号线通过一个选通电子装置间接与spi接口片选信号相连，选通电子装置的选通路径由直接与spi接口片选相连的spi设备控制。
进一步地，所述选通电子装置可由集成电路实现，或由单个分立器件实现，也可由多个分立器件组合实现。
进一步地，所述选通电子装置的待选输入信号可为一个或者多个，选通输出信号也可为一个或者多个。
进一步地，所述spi接口支持1/2/4/8数据线任意一种或任意组合。
进一步地，所述spi接口支持时钟上升沿采样和下降沿采样中一种或任意组合。
本发明还公开了一种spi闪存式密码模块的实现方法，将spi接口密码模块晶片、选通电子装置、普通spi闪存晶片通过印制基板电路实现信号连接，再封装成普通spi闪存的封装形式，所述spi闪存式密码模块spi接口信号端口位置与普通SPI闪存的端口位置完全相同，所述spi闪存式密码模块兼容普通spi闪存命令，其spi接口信号与普通闪存spi保持一致，没有增加或者减少信号。
进一步地，所述spi闪存其存储介质包括Norflash和Nandflash类型。
采用上述结构本发明取得的有益效果如下：采用所述多设备共用spi接口的方法实现的电子装置，在主控芯片spi主接口数量不变的情况下，即保留有现有功能，同时又增加了新的spi接口功能模块，实现电子装置功能升级。
spi接口资源紧张的电子装置，在不更换主控芯片的情况下，仅需用选用一个spi接口设备负责管控spi接口，并增加一组信号选通电路，一起配合实现对其他spi接口设备片选信号的选通控制，便可实现spi设备数量增加、电子装功能扩展，众多spi接口设备共用一个spi接口，分时通信。
利用一种spi闪存式密码模块的实现方法，不需要重新设计芯片，只需合理使用现有具有spi设备接口的密码模块芯片、选通电子装置、spi闪存晶片，通过封装技术便可实现spi闪存式密码模块。
使用所述spi闪存式密码模块，现有电子装置在不改变PCB印制电路板的情况下，仅需将普通spi闪存更换为所述spi闪存式密码模块即可实现安全升级。
使得现有电子装置的安全改造简单易行、成本可控、性能优异，为电子装置的安全改造提供有力支持，促进产业发展。
附图说明
图1为普通spi(1线spi)总线信号连接示意图；
图2为扩展spi(1/2/4/8线spi)总线信号连接示意图；
图3为spi接口使能后数据传输示意图；
图4为为接收方在时钟上升沿采样数据线上的数据时序示意图；
图5为接收方在时钟下降沿采样数据线上的数据时序示意图；
图6为接收方在时钟上升沿和下降沿均采样数据线上的数据时序示意图；
图7为2线spi接口按照MSB传输模式信号线与数据位的关系图；
图8为4线spi接口按照MSB传输模式信号线与数据位的关系图；
图9为8线spi接口按照MSB传输模式信号线与数据位的关系图；
图10为本发明一种多设备共用spi接口总线的方法提示器的实施例；
图11为片选信号路径选通后输出信号与片选信号的跟随逻辑图；
图12为一般电子装置中主控芯片与spi从器件的连接方式图；
图13为本发明一种多设备共用spi接口总线的方法应用实施例示例图；
图14为多组命令实现选通路径切换命令的一种实施例时序图；
图15为spi闪存密码模块的一种实施例示意图；
图16为spi闪存密码模块的一种实施例内部状态转换图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例；基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要理解的是，术语“上”、“下”、“前”、“后”、“左”、“右”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
如图1-16所示，首先需要说明的是，spi是串行外设接口(Serial PeripheralInterface)的缩写，是Motorola公司推出的一种同步串行接口技术，包含SCK(时钟)、CSn(片选)、MISO(主入从出数据线)、MOSI(主出从入数据线)等信号线，是一种全双工、同步的通信总线，为标准SPI，又称作SPI 1线模式。
如图1所示出的，为普通spi总线(又称作spi 1线模式)信号连接示意图；传输数据时，spi主设备与spi从设备之间可采用图中的形式，其中，时钟信号SCK，来自spi主设备，单向，为片选和数据信号的时序参考源。
片选信号CS，来自spi主设备，单向；spi主设备可有多个CS，一个片选CS信号对应一个从设备；片选使能时，表示对应的从设备被主设备选通。数据线MOSI用于传输数据，来自主设备，单向；数据线MISO用于传输数据，来自从设备，单向；该总线为全双工，主设备在发送数据的同时也会收到来自从设备发送的数据，主设备在接收数据的同时也会发送数据到从设备。
而在本发明中提出的1/2/4/8线spi是在标准spi的基础上扩展形成的spi总线，其1线模式为全双工，其2/4/8线通信模式从全双工改为半双工，数据线为2/4/8线可选，选用2线、4线、8线模式通信时，将能提高数据传输能力，因此在实际应用中，根据实际需求，扩展后的spi接口支持1/2/4/8数据线的任意一种或几种的任意组合。
相对应的，由图2所示出的扩展spi总线信号连接示意图，其中，时钟信号SCK，来自spi主设备，单向，为片选和数据信号的时序参考源；片选信号CS，来自spi主设备，单向。spi主设备可有多个CS，一个片选CS信号对应一个从设备。片选使能时，表示对应的从设备被主设备选通；数据线MOSI/D0用于传输数据，双方向；数据线MISO/D1用于传输数据，双方向。数据线D2用于传输数据，双方向。数据线D3用于传输数据，双方向。数据线D4用于传输数据，双方向。数据线D5用于传输数据，双方向；数据线D6用于传输数据，双方向；数据线D7用于传输数据，双方向；该总线为半双工，每次通信时数据线都是相同方向，具体方向由主从双方协商决定。
当采用2/4/8线数据线通信时，其数据线与所传输的数据位之间的关系如图7、图8、图9所示。为了提高数据传输效率，在一些实施例中，spi接口支持时钟上升沿采样和下降沿采样中一种或两种，具体的，如图4所示出的为接收方在时钟上升沿采样数据线上的数据时序示意图，此种情况要求传输的数据在时钟上升沿到来之前必须稳定；其中接收方即可以是主设备也可以是从设备。
可以如图5所示出的为接收方在时钟下降沿采样数据线上的数据时序示意图，此种情况要求传输的数据在时钟下降沿到来之前必须稳定；还可以如图6所示出的为接收方在时钟上升沿和下降沿均采样数据线上的数据时序示意图，此种情况要求传输的数据在任何一个时钟沿到来之前都必须稳定；双沿采样可有效提高数据传输效率，在相同时钟频率的情况下，数据传输效率提高一倍。
spi闪存存储器是采用spi作为通信接口的闪存存储器，具有接口信号少、芯片面积小、不同容量命令相互兼容等特点，广泛应用于现有的电子设备中，主要用来存储控制程序及数据等信息。目前spi闪存存储器普遍支持1/2/4/8线数据通信模式的一种或者几种。闪存(flash)又分为Norflash和Nandflash等类型。
本发明是一种多设备共用spi接口总线的方法，利用所述多设备共用spi接口的方法，可实现在多个spi接口器件之间分时、共用spi接口总线，在电子装置主控芯片不增加spi接口资源的情况下，便可实现spi从设备的扩展。
所述多设备共用spi接口方法如下：
普通电子装置其spi接口连接方式类似图12所示，使用本发明所述多设备共用SPI接口方法，其连接方式如图13所示。所有spi接口设备的时钟信号都直接与spi接口时钟信号601直接相连，所有spi接口设备数据信号都与spi接口对应的数据信号线分别直接相连。只有一个处于控制角色的spi设备100片选信号与spi接口片选信号603直接相连，其他spi接口设备的片选信号经由信号选通电子装置400选通后间接与spi接口片选信号603相连；spi接口设备100输出的用来配置选通电子装置400的控制控制信号104可能为一个或者多个信号线。spi接口设备100一直监听spi总线上传输的数据，并解析是否属于通道切换命令。
spi接口设备100若监听到选通其他设备的切换指令(或者按照预置的规则)，则按照切换指令意图改变本身内部状态，并通过输出信号线104发出配置信号，将信号选通电子装置配置为指定的选通路径，同时spi设备100处于监听静默状态，不返回任何数据。此时只有被选通的spi设备占用spi接口，并进行通信。
若spi接口设备100收到关闭其他路径的相关命令(或者按照预置的规则)，则改变内部状态，通过104端口发出控制信号，将信号选通电子装置所有路径都配置为断开状态，即使得其他spi设备的片选信号都处于禁止状态，此时spi接口设备100占用spi接口总线，可以进行数据交互。
spi接口设备100根据spi总线指令(或者按照预置的顺序)，可在多个spi元器件(包括自身)之间随时切换、分时复用spi总线，实现多设备共用同一个spi接口。
为避免spi通信数据误识别为切换命令，命令长度可适当增加或由连续多组命令拼接实现。具体示例图如图14所示。
一种SPI闪存式密码模块法，采用的具体方法如图15所示，将SPI接口密码模块晶片100、选通电子装置400、普通SPI闪存晶片200通过基板电路600按照所述方法实现信号连接，再封装成普通spi闪存的封装形式；普通spi闪存的片选信号203经选通电子装置400与SPI接口片选信号603相连，由密码模块的输出信号104控制选通电子装置400执行是否选通。
密码模块100通过判断spi接口上传输的命令决定是否接通普通spi闪存200的片选信号203，以此来控制spi通信接口的选通行为，确保spi闪存功能和密码服务功能分时复用SPI接口。
所述spi闪存式密码模块兼容普通spi闪存命令，其spi接口信号与普通闪存spi保持一致，没有增加或者减少信号。
这样，在spi接口不增加信号线的情况下，既保留了原有的闪存功能，又添加了密码服务模块。
现有使用SPI闪存的电子装置，若要进行安全升级改造，只需将普通spi闪存更换为所述spi闪存式密码模块即可，其PCB印制电路板以及其他电路均不须改动。
本发明所述安全spi闪存支持的命令应包括如下几类：
本发明所述spi闪存式密码模块内部状态及切换方式如图16所示，spi闪存式密码模块内部状态在禁止密码服务S1、开启密码服务S2之间切换，分别由启动密码服务命令C1和关闭密码服务命令C2设置。
本发明一种spi闪存式密码模块的实现方法的具体使用方法如下：
上电后所述spi闪存式密码模块默认处于状态S1，信号选通电子装置将输入的片选信号透传给普通spi闪存晶片，通过spi接口可对spi闪存执行读、写、控制等操作。此时，密码模块仅监听spi接口上传输的所有数据，不发送数据到spi接口上。
当spi接口出现启用密码服务的命令C1时，密码模块晶片和普通spi闪存均会接收到这一组命令数据，spi闪存会认为非法指令而忽略该数据，密码模块晶片则能正确解析为开启密码服务的命令，根据指令设置，发出控制信号配置选电子装置关闭spi片选信号透传功能，将spi闪存的片选信号设置为无效状态，密码模块本身切换到S2开启密码服务状态。此时，spi闪存式密码模块可通过SPI接口提供密码服务功能。
当spi接口出现关闭密码服务命令C2时，密码模块晶片将识别出关闭密码服务功能的命令，并切换到S1禁止密码服务的状态，发出控制信号配置选通电子装置开启普通spi闪存片选信号透传功能，再次将普通spi闪存的片选信号与spi接口片选输入信号直接相连，此时安全芯片内部可继续进行密码运算等工作，但不再往spi接口上发送数据，直到再次开启密码服务功能。
按照上述流程，spi闪存式密码模块可通过spi接口提供普通闪存功能和密码模块的密码服务功能。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。
以上显示和描述了本发明的基本原理和主要特征和本发明的优点，对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
Claims (7)
1.一种多设备共用spi接口总线的方法，其特征在于：所有spi接口设备的时钟输入端口与spi接口时钟信号直接相连、每个数据端口分别与对应的spi接口数据信号直接相连，只有一个具有控制作用的spi设备的片选输入端口与spi接口片选信号线直接相连，其他设备的片选信号线通过一个选通电子装置间接与spi接口片选信号相连，选通电子装置的选通路径由直接与spi接口片选相连的spi设备控制。
2.根据权利要求1所述的一种多设备共用spi接口总线的方法，其特征在于：所述选通电子装置可由集成电路实现，或由单个分立器件实现，也可由多个分立器件组合实现。
3.根据权利要求2所述的一种多设备共用spi接口总线的方法，其特征在于：所述选通电子装置的待选输入信号可为一个或者多个，选通输出信号也可为一个或者多个。
4.根据权利要求1所述的一种多设备共用spi接口总线的方法，其特征在于：所述spi接口支持1/2/4/8数据线任意一种或任意组合。
5.根据权利要求1所述的一种多设备共用spi接口总线的方法，其特征在于：所述spi接口支持时钟上升沿采样和下降沿采样中一种或任意组合。
6.一种spi闪存式密码模块的实现方法，其特征在于：将spi接口密码模块晶片、选通电子装置、普通spi闪存晶片通过印制基板电路实现信号连接，再封装成普通spi闪存的封装形式，所述spi闪存式密码模块spi接口信号端口位置与普通spi闪存的端口位置完全相同，所述spi闪存式密码模块兼容普通spi闪存命令，其spi接口信号与普通闪存spi保持一致，没有增加或者减少信号。
7.根据权利要求6所述的一种spi闪存式密码模块的实现方法，其特征在于：所述spi闪存其存储介质包括Norflash和Nandflash类型。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110374027.7A CN113065172A (zh) | 2021-04-07 | 2021-04-07 | 一种多设备共用spi接口总线的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110374027.7A CN113065172A (zh) | 2021-04-07 | 2021-04-07 | 一种多设备共用spi接口总线的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113065172A true CN113065172A (zh) | 2021-07-02 |
Family
ID=76565913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110374027.7A Pending CN113065172A (zh) | 2021-04-07 | 2021-04-07 | 一种多设备共用spi接口总线的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113065172A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114780476A (zh) * | 2022-04-15 | 2022-07-22 | 北京经纬恒润科技股份有限公司 | 一种支持多主多从的spi分时复用电路 |
| CN115525935A (zh) * | 2022-10-19 | 2022-12-27 | 北京万协通信息技术有限公司 | 多安全芯片的并发数据运算方法、装置、设备及存储介质 |
| WO2023226990A1 (zh) * | 2022-05-26 | 2023-11-30 | 华为技术有限公司 | Spi通信防误识别方法、装置、电子设备及存储介质 |
| CN117891771A (zh) * | 2024-03-14 | 2024-04-16 | 艾德克斯电子（南京）有限公司 | 一种多模组数据交互设备 |
-
2021
- 2021-04-07 CN CN202110374027.7A patent/CN113065172A/zh active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114780476A (zh) * | 2022-04-15 | 2022-07-22 | 北京经纬恒润科技股份有限公司 | 一种支持多主多从的spi分时复用电路 |
| CN114780476B (zh) * | 2022-04-15 | 2024-03-22 | 北京经纬恒润科技股份有限公司 | 一种支持多主多从的spi分时复用电路 |
| WO2023226990A1 (zh) * | 2022-05-26 | 2023-11-30 | 华为技术有限公司 | Spi通信防误识别方法、装置、电子设备及存储介质 |
| CN115525935A (zh) * | 2022-10-19 | 2022-12-27 | 北京万协通信息技术有限公司 | 多安全芯片的并发数据运算方法、装置、设备及存储介质 |
| CN117891771A (zh) * | 2024-03-14 | 2024-04-16 | 艾德克斯电子（南京）有限公司 | 一种多模组数据交互设备 |
| CN117891771B (zh) * | 2024-03-14 | 2024-05-28 | 艾德克斯电子（南京）有限公司 | 一种多模组数据交互设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113065172A (zh) | 一种多设备共用spi接口总线的方法 | |
| CN112965926B (zh) | 一种spi接口安全芯片及spi接口电子装置 | |
| US20020108011A1 (en) | Dual interface serial bus | |
| US8245942B2 (en) | Dual mode smart card and smart card controller | |
| EP0233373A2 (en) | Programmable communication card | |
| CN201590076U (zh) | 一种接口扩展电路及具有所述电路的移动终端 | |
| US20030154336A1 (en) | Dual access serial peripheral interface | |
| KR100614638B1 (ko) | 고속의 무선 통신에 적합한 하이브리드형 직렬 주변 장치 인터페이스 회로 및 그 방법 | |
| CN100524275C (zh) | 主控制器管脚复用电路及其控制方法 | |
| CN101369948B (zh) | 一种实现低功耗的通信系统 | |
| CN106339348B (zh) | 基于移动终端接口扩展的数据传输方法和装置 | |
| CN104917511B (zh) | 一种能兼容mipi和gpio控制的射频功放模组的接口电路 | |
| CN113641610A (zh) | 处理器接口电路及处理器接口分时复用方法、电子设备 | |
| KR100604543B1 (ko) | 모드간 전환 회로를 포함하는 듀얼모드 단말기 | |
| JPH06195476A (ja) | マイクロコントローラを組入れる集積回路およびそれによる電力消費を減じるための方法 | |
| KR20010101532A (ko) | 인터페이스 | |
| WO2005083577A2 (en) | Integrated circuit with two different bus control units | |
| US20070001017A1 (en) | Reduced complexity multifunction expansion card and method of operating the same | |
| KR100251712B1 (ko) | 전전자교환기에서 엑스.25 프로토콜 통신을 위한 엑스.25망정합장치 | |
| CN113312297A (zh) | 一种spi从接口、安全芯片及spi闪存电子装置 | |
| CN216210997U (zh) | 一种提升电路中spi信号质量的传输模块 | |
| KR20030013673A (ko) | 데이터 전송 속도 변환 장치 | |
| US11947484B2 (en) | Universal serial bus (USB) hub with host bridge function and control method thereof | |
| CN100524169C (zh) | 移动多媒体处理器中输入/输出区的方法和系统 | |
| KR100361511B1 (ko) | 다기능 직렬 통신 인터페이스 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20210702 |
|
| WD01 | Invention patent application deemed withdrawn after publication |