WO2012019867A1 - Chipträger, elektronisches bauelement mit chipträger und verfahren zur herstellung eines chipträgers - Google Patents

Chipträger, elektronisches bauelement mit chipträger und verfahren zur herstellung eines chipträgers Download PDF

Info

Publication number
WO2012019867A1
WO2012019867A1 PCT/EP2011/062156 EP2011062156W WO2012019867A1 WO 2012019867 A1 WO2012019867 A1 WO 2012019867A1 EP 2011062156 W EP2011062156 W EP 2011062156W WO 2012019867 A1 WO2012019867 A1 WO 2012019867A1
Authority
WO
WIPO (PCT)
Prior art keywords
chip carrier
chip
recess
semiconductor chip
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/EP2011/062156
Other languages
English (en)
French (fr)
Inventor
Seng-Teong Chang
Chee-Eng Ooi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of WO2012019867A1 publication Critical patent/WO2012019867A1/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/411—Chip-supporting parts, e.g. die pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/8506—Containers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07351—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting
    • H10W72/07353—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting changes in shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/331—Shapes of die-attach connectors
    • H10W72/334—Cross-sectional shape, i.e. in side view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Definitions

  • Chip carrier electronic component with chip carrier and method for producing a chip carrier
  • a chip carrier, an electronic component with a chip carrier and a method for producing a chip carrier are specified.
  • a light emitting diode typically has a light emitting semiconductor chip on one
  • Lead frame which is surrounded by a housing body.
  • the semiconductor chip is usually with a
  • soldering process such as a so-called reflow soldering process
  • At least one object of certain embodiments is to specify a chip carrier for a semiconductor chip. Another object of certain embodiments is to provide an electronic component with a chip carrier. Yet another object of certain embodiments is to provide a method of manufacturing a chip carrier.
  • a chip carrier has, in particular, a mounting region for mounting a semiconductor chip. At least one recess is arranged in a surface of the mounting area, wherein the recess has a lateral dimension that is smaller than a lateral dimension
  • Dimension of the recess and / or the semiconductor chip denote a characteristic length of the recess or of the semiconductor chip.
  • a characteristic length may be, for example, an edge length, a side length or a diameter.
  • Semiconductor chips also be designated a cross-sectional area. With lateral becomes here and in the following a direction
  • the semiconductor chip has a lateral dimension which is greater than a lateral dimension of the depression may in particular mean that the depression is completely covered by a semiconductor chip mounted on the mounting region.
  • the chip carrier is designed as a leadframe or at least as part of a leadframe. In particular, the chip carrier can thereby
  • a semiconductor chip is mounted on the mounting area, this can be achieved in particular by a connecting material, for example an electrically conductive adhesive,
  • the electrically conductive adhesive is particularly suitable a plastic material, more preferably epoxy or silicone or even a mixture thereof, with electrically conductive particles, particularly preferred
  • lead frames such as copper lead frames
  • a copper or copper alloy leadframe typically has a coefficient of thermal expansion in the range of less than 20 ppm / ° C, for example, about 17 ppm / ° C, while typical silver-filled, epoxy-based conductive adhesives have a coefficient of thermal expansion in the range of about 80 ppm / ° C.
  • Semiconductor chip heats up, for example during a
  • Chip carrier can benefit from the depression in the
  • the recess has a lateral dimension which increases from the surface of the mounting area into the chip carrier.
  • the downwardly increasing lateral dimension may be one of the aforementioned lateral dimensions.
  • the recess may have a cross section due to the increasing lateral dimension, which at the surface of the
  • Mounting area is smaller than inside the depression below the surface.
  • Cross-section down into the chip carrier into enlarging recess of the anchor effect can be further enhanced.
  • This may be possible, for example, in that in the case of the above-mentioned lead frame of a copper alloy in combination with a silver-filled Epoxidleitkleber with the aforementioned coefficients of thermal expansion of the Chip carrier expands less when heated than the bonding material.
  • Chip carrier included in widening recess Leitkleber has the desire to expand more than the chip carrier and thus the depression. Due to the fact that the depression becomes narrower in its upper side with respect to its cross-section, a holding effect or “holding mechanism” (“interlocking mechanism”) is created, which is a replacement of the
  • the recess has a circular cross-section. It can be
  • the recess may be formed, for example, spherical or ellipsoidal. By such a depression also an improvement of the anchor effect can be made possible.
  • the recess has a depth which is less than or equal to approximately half the thickness of the chip carrier. This may mean, in particular, that the depression projects into the chip carrier up to a half thickness or less. Thus, a sufficient amount of the chip carrier.
  • the recess may have a depth greater than 20% of the thickness of the chip carrier in order to advantageously achieve a strong anchor effect.
  • the depression on the surface has a lateral dimension of less than or equal to approximately 75% and particularly preferably of smaller or equal to about 50% of a lateral dimension of the semiconductor chip. If the depression is, for example, spherical or ellipsoidal, the depression thus has a circular or elliptical cross section, in particular the diameter of the depression may be less than or equal to approximately 75% and particularly preferably less than or equal to approximately 50% of an edge length of the semiconductor chip.
  • Mounting portion for example, have a diameter of 0.125 mm or even 0.100 mm, while the semiconductor chip may have an edge length of for example 0.2 mm to 1 mm or even several millimeters. Length and
  • Sizes can be given here and below in particular taking into account usual manufacturing tolerances, which may range from, for example, 0.010 mm to 0.050 mm or more, typically about 0.030 mm.
  • the depression may more preferably have a depth of about 0.065 mm.
  • several recesses may be arranged in the assembly area.
  • Such a plurality of depressions may increase and thus improve the above-described anchor effect between the chip carrier and a connecting material with which a semiconductor chip is mounted on the chip carrier.
  • the plurality of depressions can be arranged regularly, that is, for example, like a matrix, whereby a uniform distribution of forces can result.
  • An electronic component has a chip carrier which has one or more features of the aforementioned embodiments.
  • a semiconductor chip may be arranged on the mounting area above the recess of the chip carrier, which has a base area which is larger than a cross-sectional area of the recess. This may also mean, for example, that the semiconductor chip has an edge length that is greater than a diameter of the recess.
  • Mounting area and the semiconductor chip is on the surface of the mounting area and in the recess
  • Connecting material for example, an electrically conductive adhesive as described above, arranged.
  • Chip carrier may further be arranged a cover material which surrounds the semiconductor chip.
  • the cover material may be at least part of a housing that is molded onto the chip carrier.
  • the covering material may comprise or consist of a plastic material, for example an epoxide, a silicone or a silicone-epoxy hybrid material.
  • Covering material can be formed enveloping the chip carrier and the semiconductor chip, for example, by a molding process, such as transfer molding or injection molding. Furthermore, the cover material may be part of a housing, for example, a Kunststoffverguss from the aforementioned materials, which is arranged in a recess of a housing in which the semiconductor chip is disposed on the chip carrier.
  • the semiconductor chip is an optoelectronic semiconductor chip.
  • the semiconductor chip may be a light-emitting or light
  • Phosphide- or nitride-based compound Semiconductor material layer sequence has.
  • the semiconductor chip for example, a
  • the chip carrier may also have a plurality of mounting areas, wherein each mounting area may have a recess described above, and a semiconductor chip on each mounting area
  • a method for producing an aforementioned chip carrier has at least one method step, in which the recess is formed by means of an etching process in the surface of the mounting region of the chip carrier
  • Chip carrier is formed.
  • the etching process can be a wet-chemical or dry-chemical etching process which is suitable for etching and removing the chip carrier material, for example copper or a copper alloy of a chip carrier designed as a leadframe, in such a way that a depression is formed, for example, a chip carrier in
  • Imprinting processes is advantageous. In particular, it is not possible with conventional embossing or stamping methods,
  • Insert wells in the chip carrier which have smaller dimensions than the chip with very small chip sizes such as an edge length of only 0.2 mm.
  • mechanical means for example, it is only possible to depressions having a size of at least 0.2 mm times 0.2 mm into a lead frame. It is also possible only to impress depressions with a depth that has only 20% or less of the conductor frame thickness.
  • to introduce recesses by means of mechanical means in a lead frame which have a downward in the chip carrier increasing cross section, more embossing steps are still required in succession.
  • etching processes can be used to form the
  • Figure 1 is a schematic representation of a chip carrier
  • FIGS. 2A and 2B are schematic representations of
  • Figure 3 is a schematic representation of an electronic circuit
  • FIG. 1 shows a chip carrier 1 according to a
  • the chip carrier has copper or a copper alloy.
  • the chip carrier has a mounting region 10, on which a semiconductor chip 2 can be arranged by means of a connecting material 3, as indicated by the dashed and dotted lines. Furthermore, the connecting material 3, as indicated by the dashed and dotted lines. Furthermore, the connecting material 3, as indicated by the dashed and dotted lines. Furthermore, the connecting material 3, as indicated by the dashed and dotted lines. Furthermore, the connecting material 3, as indicated by the dashed and dotted lines. Furthermore, the dashed and dotted lines.
  • Chip carrier 1 in a surface 11 of the mounting portion 10 a recess 12.
  • the recess 12 is designed such that it has a lateral dimension that is smaller than a lateral dimension of the semiconductor chip 2, which can be mounted on the mounting portion 10.
  • the recess 12 is as described in the general part by means of an etching process in the mounting portion 10 of
  • Chip carrier 1 is formed.
  • the depression 12 on the surface 11 of the mounting region 10 has a lateral dimension, in particular a diameter, which increases into the chip carrier 1.
  • Thermal expansion coefficient which is greater than a thermal expansion coefficient of the chip carrier 1. Namely, when the chip carrier 1 is heated together with the bonding material 3 and the semiconductor chip 2 disposed thereon, the bonding material 3 extending on the chip body 3 expands
  • Chip carrier 1 anchored and held it. Due to the spherical or ellipsoidal shape of the recess 12, the holding forces occurring can be evenly distributed.
  • FIGS. 2A and 2B show further exemplary embodiments of chip carriers 1, which are designed as lead frames.
  • the chip carriers 1 are each shown in plan views of the surface 11 of the mounting portion 10.
  • the semiconductor chip 2 to be mounted for example, have an edge length of 0.2 mm by 0.2 mm, while the recess 12 a
  • formed chip carrier 1 may have a thickness of about 0.125 mm, while the recess 12 has a depth of about 0.065 mm +/- 0.030 mm.
  • the depression 12 may be arranged symmetrically in the mounting region 10 and thus also symmetrically to the semiconductor chip 2 to be mounted, and be arranged, for example, 0.235 mm and 0.3 mm from the corresponding edges of the chip carrier 1. It has been found that in such an embodiment of the
  • Chip carrier 1 a permanent and reliable connection between a semiconductor chip 2, which may have as small dimensions as 0.2 mm by 0.2 mm edge length,
  • the depression 12 on the surface 11 of the mounting region 10 may also have a diameter of 0.12 mm +/- 0.030 mm.
  • Chip carrier 1 has a plurality of depressions 12. Purely by way of example, in this embodiment, four
  • such a plurality of recesses 1 may be provided with the aforementioned dimensions, which are provided for mounting larger semiconductor chips 2, for example, with an edge length of up to 1 mm by 1 mm.
  • the chip carriers 1 shown can also have a plurality of mounting regions 10 each having one or more depressions 12.
  • FIG. 3 shows an exemplary embodiment of an electronic component 100 which has a chip carrier according to the previous exemplary embodiments.
  • the chip carrier 1 has, purely by way of example, the features of the chip carrier 1 shown in FIG. 2A.
  • a semiconductor chip 2 On the mounting region 10 of the chip carrier 1 is a semiconductor chip 2, in the illustrated embodiment, an optoelectronic semiconductor chip in the form of a light-emitting semiconductor chip, by means of a
  • Connecting material 3 mounted.
  • the connecting material 3 which in the embodiment shown, an electrically conductive adhesive in the form of an epoxy adhesive filled with
  • Silver particles is located between the surface 11 of the chip carrier 1 and the semiconductor chip 2 and also in the recess 12 of the chip carrier 1.
  • a cover 4 is arranged, which is a silicone, an epoxy or a silicone Epoxy hybrid material is and which is formed as a housing body to the chip carrier 1.

Landscapes

  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

Es wird ein Chipträger (1) angeben, der einen Montagebereich (10) zur Montage eines Halbleiterchips (2) und mindestens einer Vertiefung (12) in einer Oberfläche (11) des Montagebereichs (10) aufweist, wobei die Vertiefung (12) eine laterale Abmessung aufweist, die kleiner als eine laterale Abmessung des Halbleiterchips (2) ist. Weiterhin werden ein elektronisches Bauelement mit einem Chipträger und ein Verfahren zur Herstellung eines Chipträgers angegeben.

Description

Beschreibung
Chipträger, elektronisches Bauelement mit Chipträger und Verfahren zur Herstellung eines Chipträgers
Es werden ein Chipträger, ein elektronisches Bauelement mit einem Chipträger und ein Verfahren zur Herstellung eines Chipträgers angegeben.
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2010 033 868.0, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
Eine Licht emittierende Diode (LED) weist typischerweise einen Licht emittierenden Halbleiterchip auf einem
Leiterrahmen auf, der von einem Gehäusekörper umgeben ist. Der Halbleiterchip ist dabei üblicherweise mit einem
Lötmittel oder mittels eines elektrisch leitenden Klebstoffs auf dem Leiterrahmen montiert. Wird solche eine LED
weiterverarbeitet und insbesondere auf einem Träger wie etwa einer Leiterplatte aufgelötet, so kann es dabei beim dafür durchgeführten Lötprozess, etwa einem so genannten Reflow- Lötprozess, zu erhöhten Temperaturen, beispielsweise im
Bereich von typischerweise bis zu 260 °C, kommen, denen die Elemente der LED ausgesetzt sind. Hierbei hat man
festgestellt, dass es vorkommen kann, dass sich die
Verbindung zwischen dem Halbleiterchip und dem Leiterrahmen löst, was einen Bauteilausfall zur Folge hat.
Zumindest eine Aufgabe von bestimmten Aus führungs formen ist es, einen Chipträger für einen Halbleiterchip anzugeben. Eine weitere Aufgabe von bestimmten Aus führungs formen ist es, ein elektronisches Bauelement mit einem Chipträger anzugeben. Noch eine weitere Aufgabe von bestimmten Aus führungs formen ist es, ein Verfahren zur Herstellung eines Chipträgers anzugeben .
Diese Aufgaben werden durch Gegenstände und ein Verfahren mit den Merkmalen der unabhängigen Patentansprüche gelöst.
Vorteilhafte Aus führungs formen und Weiterbildungen der
Gegenstände und des Verfahrens sind in den abhängigen
Ansprüchen gekennzeichnet und gehen weiterhin aus der
nachfolgenden Beschreibung und aus den Zeichnungen hervor.
Ein Chipträger gemäß einer Aus führungs form weist insbesondere einen Montagebereich zur Montage eines Halbleiterchips auf. In einer Oberfläche des Montagebereichs ist mindestens eine Vertiefung angeordnet, wobei die Vertiefung eine laterale Abmessung aufweist, die kleiner ist als eine laterale
Abmessung des Halbleiterchips.
Insbesondere kann hier und im Folgenden eine laterale
Abmessung der Vertiefung und/oder des Halbleiterchips eine charakteristische Länge der Vertiefung beziehungsweise des Halbleiterchips bezeichnen. Eine solche charakteristische Länge kann beispielsweise eine Kantenlänge, eine Seitenlänge oder ein Durchmessers sein. Weiterhin kann mit einer
lateralen Abmessung der Vertiefung und/oder des
Halbleiterchips auch eine Querschnittsfläche bezeichnet sein. Mit lateral wird hier und im Folgenden eine Richtung
bezeichnet, die parallel zur Oberfläche des Montagebereichs verläuft. Dass der Halbleiterchip eine laterale Abmessung aufweist, die größer ist als eine laterale Abmessung der Vertiefung, kann insbesondere bedeuten, dass die Vertiefung von einem auf den Montagebereich montierten Halbleiterchip vollkommen überdeckt wird. Gemäß einer weiteren Aus führungs form ist der Chipträger als Leiterrahmen oder zumindest als Teil eines Leiterrahmens ausgebildet. Insbesondere kann der Chipträger dabei
beispielsweise aus Kupfer oder einer Kupferlegierung
hergestellt sein und kann dadurch eine hohe elektrische sowie thermische Leitfähigkeit und eine damit verbundene gute
Lötbarkeit aufweisen.
Wird ein Halbleiterchip auf dem Montagebereich montiert, so kann dies insbesondere durch ein Verbindungsmaterial, beispielsweise einen elektrisch leitenden Klebstoff,
ermöglicht werden. Als elektrisch leitender Klebstoff eignet sich insbesondere ein Kunststoffmaterial, besonders bevorzugt Epoxid oder auch Silikon oder auch eine Mischung daraus, die mit elektrisch leitenden Partikeln, besonders bevorzugt
Silberpartikeln, gefüllt ist.
Typischerweise weisen Leiterrahmen, beispielsweise Kupfer- Leiterrahmen, einen Wärmeausdehnungskoeffizienten auf, der vom Wärmeausdehnungskoeffizienten des Verbindungsmaterials verschieden ist. So weist ein Leiterrahmen aus Kupfer- oder einer Kupfer-Legierung beispielsweise typischerweise einen Wärmeausdehnungskoeffizienten im Bereich von weniger als 20 ppm/°C, beispielsweise von etwa 17 ppm/°C, auf, während typische Silber-gefüllte, Epoxid-basierte Leitkleber einen Wärmeausdehnungskoeffizienten im Bereich von etwa 80 ppm/°C aufweisen. Wird nun der Chipträger mit einem montierten
Halbleiterchip erwärmt, beispielsweise während eines
Lötprozesses, so dehnen sich das Verbindungsmaterial und der Chipträger unterschiedlich stark aus, wodurch es zu
Spannungen und ungünstigen Kräfteentwicklungen zwischen dem Halbleiterchip und dem Leiterrahmen kommt. Dieser Effekt kann insbesondere dann noch verstärkt werden, wenn der Leiterrahmen und der Halbleiterchip von einem Abdeck- beziehungsweise Gehäusematerial umgeben ist. Durch die
Spannungen und Kräfte kann bei bekannten Chipträgern eine Ablösung des Halbleiterchips vom Chipträger erfolgen, was zur Funktionsunfähigkeit führt. Beim hier beschriebenen
Chipträger kann mit Vorteil durch die Vertiefung im
Montagebereich eine Ankerwirkung des Verbindungsmaterials und damit des Halbleiterchips auf dem Chipträger erreicht werden, da sich das Verbindungsmaterial, also beispielsweise der elektrisch leitende Klebstoff, nicht nur zwischen dem
Montagebereich beziehungsweise der Oberfläche des
Montagebereichs und dem Halbleiterchip befindet, sondern auch innerhalb der Vertiefung, wodurch der negative Effekt der unterschiedlichen Wärmeausdehnungskoeffizienten zumindest teilweise verringert oder ganz verhindert werden kann.
Gemäß einer weiteren Aus führungs form weist die Vertiefung eine laterale Abmessung auf, die sich von der Oberfläche des Montagebereichs in den Chipträger hinein vergrößert. Die sich nach unten hin vergrößernde laterale Abmessung kann eine der vorgenannten lateralen Abmessungen sein. Insbesondere kann die Vertiefung durch die sich vergrößernde laterale Abmessung einen Querschnitt aufweisen, der an der Oberfläche des
Montagebereichs kleiner ist als innerhalb der Vertiefung unterhalb der Oberfläche. Die Erfinder haben herausgefunden, dass sich durch eine solche, sich hinsichtlich ihres
Querschnitts nach unten in den Chipträger hinein vergrößernde Vertiefung der Ankereffekt noch verstärkt werden kann. Dies kann beispielsweise dadurch möglich sein, dass im Falle des oben genannten Leiterrahmens aus einer Kupferlegierung in Kombination mit einem Silber-gefüllten Epoxidleitkleber mit den vorab genannten Wärmeausdehnungskoeffizienten sich der Chipträger bei einer Erwärmung weniger stark ausdehnt als das Verbindungsmaterial. Der in der sich nach unten in den
Chipträger hinein verbreiternden Vertiefung eingeschlossene Leitkleber hat das Bestreben, sich stärker auszudehnen als der Chipträger und damit auch die Vertiefung. Dadurch, dass die Vertiefung nach oben hin hinsichtlich ihres Querschnitts schmäler wird, entsteht ein Halteeffekt oder Haltemechanismus ( " interlocking mechanism"), der einer Ablösung des
Verbindungsmaterials vom Chipträger entgegenwirkt.
Gemäß einer weiteren Aus führungs form weist die Vertiefung einen kreisrunden Querschnitt auf. Dadurch kann es
beispielsweise möglich sein, dass es eine gleichmäßige
Kräfteverteilung zwischen einem in und über der Vertiefung angeordneten Verbindungsmaterial und dem Chipträger gibt. Insbesondere kann die Vertiefung beispielsweise kugelförmig oder ellipsoidförmig ausgebildet sein. Durch eine derartige Vertiefung kann ebenfalls eine Verbesserung des Ankereffekts ermöglicht werden.
Gemäß einer weiteren Aus führungs form weist die Vertiefung eine Tiefe auf, die kleiner oder gleich etwa der halben Dicke des Chipträgers ist. Das kann insbesondere bedeuten, dass die Vertiefung bis zu einer halben Dicke oder weniger in den Chipträger hineinragt. Somit kann eine ausreichende
Stabilität des Chipträgers trotz der Vertiefung weiterhin gewährleistet sein. Weiterhin kann die Vertiefung eine Tiefe von größer als 20 % der Dicke des Chipträgers aufweisen, um mit Vorteil einen starken Ankereffekt zu erreichen.
Gemäß einer weiteren Aus führungs form weist die Vertiefung an der Oberfläche eine laterale Abmessung von kleiner oder gleich etwa 75% und besonders bevorzugt von kleiner oder gleich etwa 50% einer lateralen Abmessung des Halbleiterchips auf. Ist die Vertiefung beispielsweise kugelförmig oder ellipsoidförmig ausgebildet, weist die Vertiefung also einen kreisrunden oder einen elliptischen Querschnitt auf, so kann insbesondere der Durchmesser der Vertiefung kleiner oder gleich etwa 75% und besonders bevorzugt kleiner oder gleich etwa 50% einer Kantenlänge des Halbleiterchips sein.
Insbesondere kann die Vertiefung an der Oberfläche des
Montagebereichs beispielsweise einen Durchmesser von 0,125 mm oder sogar von 0,100 mm aufweisen, während der Halbleiterchip eine Kantenlänge von beispielsweise 0,2 mm bis zu 1 mm oder sogar mehreren Millimetern aufweisen kann. Längen- und
Größenangaben können hier und im Folgenden insbesondere unter Berücksichtigung von üblichen Fertigungstoleranzen, die sich im Bereich von beispielsweise 0,010 mm bis 0,050 mm oder mehr, typischerweise etwa 0,030 mm, bewegen können, angegeben werden. Bei typischen Leiterrahmendicken von etwa 0,125 mm kann die Vertiefung besonders bevorzugt eine Tiefe von etwa 0,065 mm aufweisen.
Gemäß einer weiteren Aus führungs form können im Montagebereich mehrere Vertiefungen angeordnet sein. Durch eine derartige Mehrzahl von Vertiefungen kann es zu einer Steigerung und damit einer Verbesserung des oben beschriebenen Ankereffekts zwischen dem Chipträger und einem Verbindungsmaterial kommen, mit dem ein Halbleiterchip auf dem Chipträger montiert ist. Besonders bevorzugt kann die Mehrzahl der Vertiefungen regelmäßig, also beispielsweise matrixartig, angeordnet sein, wodurch sich eine gleichmäßige Kräfteverteilung ergeben kann.
Ein elektronisches Bauelement weist gemäß zumindest einer Aus führungs form einen Chipträger auf, der eines oder mehrere Merkmale der vorgenannten Aus führungs formen aufweist. Insbesondere kann auf dem Montagebereich über der Vertiefung des Chipträgers ein Halbleiterchip angeordnet sein, der eine Grundfläche aufweist, die größer als eine Querschnittsfläche der Vertiefung ist. Das kann beispielsweise auch bedeuten, dass der Halbleiterchip eine Kantenlänge aufweist, die größer ist als ein Durchmesser der Vertiefung. Zwischen dem
Montagebereich und dem Halbleiterchip ist auf der Oberfläche des Montagebereichs und in der Vertiefung ein
Verbindungsmaterial, beispielsweise ein elektrisch leitender Klebstoff wie vorab beschrieben, angeordnet.
Über dem Halbleiterchip und dem Montagebereich des
Chipträgers kann weiterhin ein Abdeckmaterial angeordnet sein, das den Halbleiterchip umschließt. Das Abdeckmaterial kann dabei gemäß einer weiteren Aus führungs form zumindest Teil eines Gehäuses sein, das an den Chipträger angeformt ist. Dazu kann das Abdeckmaterial ein Kunststoffmaterial umfassen oder daraus bestehen, beispielsweise ein Epoxid, ein Silikon oder ein Silikon-Epoxid-Hybrid-Material . Das
Abdeckmaterial kann beispielsweise durch einen Formprozess, etwa Spritzpressen oder Spritzgießen, an den Chipträger und den Halbleiterchip umhüllend angeformt. Weiterhin kann das Abdeckmaterial als Teil eines Gehäuses beispielsweise auch ein Kunststoffverguss aus den vorgenannten Materialien sein, der in einer Vertiefung eines Gehäuses angeordnet ist, in der auch der Halbleiterchip auf dem Chipträger angeordnet ist.
Gemäß einer weiteren Aus führungs form ist der Halbleiterchip ein optoelektronischer Halbleiterchip. Insbesondere kann der Halbleiterchip ein Licht emittierender oder Licht
empfangender Halbleiterchip sein, der eine Arsenid-,
Phosphid- oder Nitrid-basierte Verbindungs- Halbleitermaterialienschichtenfolge aufweist. Alternativ dazu kann der Halbleiterchip beispielsweise auch ein
elektronisches Bauelement wie etwa ein integrierter
Schaltkreis (IC-Chip), ein Transistor oder ein anderes diskretes Bauelement sein.
Gemäß einer weiteren Aus führungs form kann der Chipträger auch eine Mehrzahl von Montagebereichen aufweisen, wobei jeder Montagebereich eine vorab beschriebene Vertiefung aufweisen kann, und auf jedem Montagebereich ein Halbleiterchip
montiert werden kann.
Ein Verfahren zur Herstellung eines vorgenannten Chipträgers weist gemäß zumindest einer Aus führungs form zumindest einen Verfahrensschritt auf, bei dem die Vertiefung mittels eines Ätzprozesses in der Oberfläche des Montagebereichs des
Chipträgers ausgebildet wird. Der Ätzprozess kann dabei ein nasschemischer oder trockenchemischer Ätzprozess sein, der geeignet ist, das Chipträgermaterial, also beispielsweise Kupfer oder eine Kupferlegierung eines als Leiterrahmen ausgebildeten Chipträgers derart zu ätzen und zu entfernen, dass eine Vertiefung ausgebildet wird, die beispielsweise insbesondere einen sich in den Chipträger hinein
vergrößernden Querschnitt aufweist. Die Erfinder haben diesbezüglich herausgefunden, dass ein Ätzprozess im
Vergleich zu herkömmlichen Stempel- beziehungsweise
Einprägeprozessen vorteilhaft ist. Insbesondere ist es mit üblichen Präge- oder Stempelverfahren nicht möglich,
Vertiefungen in den Chipträger einzubringen, die bei sehr kleinen Chipgrößen wie etwa einer Kantenlänge von lediglich 0,2 mm geringere Abmessungen als der Chip aufweisen. Mit derartigen mechanischen Mitteln ist es beispielsweise nur möglich, Vertiefungen mit einer Größe von minimal 0,2 mm mal 0,2 mm in einen Leiterrahmen einzuprägen. Dabei ist es auch nur möglich, Vertiefungen mit einer Tiefe einzuprägen, die lediglich 20 % oder weniger der Leiterrahmendicke aufweist. Um beispielsweise Vertiefungen mittels mechanischer Mittel in einen Leiterrahmen einzubringen, die einen nach unten in den Chipträger sich vergrößernden Querschnitt aufweisen, sind weiterhin mehrere Prägeschritte nacheinander vonnöten.
Demgegenüber lassen sich Ätzprozesse zur Ausbildung der
Vertiefung kosten- und zeitsparend durchführen.
Weitere Vorteile und vorteilhafte Aus führungs formen und
Weiterbildungen ergeben sich aus den im Folgenden in
Verbindung mit den Figuren 1 bis 3 beschriebenen
Aus führungs formen .
Es zeigen:
Figur 1 eine schematische Darstellung eines Chipträgers
gemäß einem Ausführungsbeispiel,
Figuren 2A und 2B schematische Darstellungen von
Chipträgern gemäß weiteren Ausführungsbeispielen und
Figur 3 eine schematische Darstellung eines elektronischen
Bauelements mit einem Chipträger gemäß einem weiteren Ausführungsbeispiel.
In den Ausführungsbeispielen und Figuren können gleiche oder gleich wirkende Bestandteile jeweils mit den gleichen
Bezugszeichen versehen sein. Die dargestellten Elemente und deren Größenverhältnisse untereinander sind grundsätzlich nicht als maßstabsgerecht anzusehen, vielmehr können einzelne Elemente, wie beispielsweise Schichten, Bauteile, Bauelemente und Bereiche, zur besseren Darstellbarkeit und/oder zum besseren Verständnis übertrieben dick oder groß dimensioniert dargestellt sein.
In Figur 1 ist ein Chipträger 1 gemäß einem
Ausführungsbeispiel dargestellt, der als Teil eines
Leiterrahmens ausgebildet ist. Der Chipträger weist dabei Kupfer oder eine Kupferlegierung auf.
Der Chipträger weist einen Montagebereich 10 auf, auf dem ein Halbleiterchip 2 mittels eines Verbindungsmaterials 3 angeordnet werden kann, wie durch die gestrichelten und gepunkteten Linien angedeutet ist. Weiterhin weist der
Chipträger 1 in einer Oberfläche 11 des Montagebereichs 10 eine Vertiefung 12 auf. Die Vertiefung 12 ist dabei derart ausgebildet, dass sie eine laterale Abmessung aufweist, die kleiner als eine laterale Abmessung des Halbleiterchips 2 ist, der auf dem Montagebereich 10 montiert werden kann. Bei einer Erwärmung des Chipträgers 1 kann ein durch verschiedene Wärmeausdehnungskoeffizienten des Chipträgers 1 und des Verbindungsmaterials 3 hervorgerufenes Ablösen des
Verbindungsmaterials 3 und damit des Halbleiterchips 2 vom Chipträger 1 im Vergleich zu bekannten Chipträgern mit
Vorteil verhindert werden.
Die Vertiefung 12 wird wie im allgemeinen Teil beschreiben mittels eines Ätzprozesses im Montagebereich 10 des
Chipträgers 1 ausgebildet.
Insbesondere ist im gezeigten Ausführungsbeispiel die
Vertiefung 12 als kugelförmige oder ellipsoidförmige
Vertiefung ausgebildet, die eine Tiefe aufweist, die etwa der halben Dicke des Chipträgers 1 entspricht. Dabei weist die Vertiefung 12 an der Oberfläche 11 des Montagebereichs 10 eine laterale Abmessung, insbesondere einen Durchmesser, auf, der sich in den Chipträger 1 hinein vergrößert. Dadurch kann der oben im allgemeinen Teil beschriebene Ankereffekt bewirkt werden. Dies ist insbesondere mit Vorteil auch dann möglich, wenn das Verbindungsmaterial 3 beispielsweise einen
Wärmeausdehnungskoeffizienten aufweist, der größer als ein Wärmeausdehnungskoeffizient des Chipträgers 1 ist. Wird nämlich der Chipträger 1 zusammen mit dem Verbindungsmaterial 3 und dem darauf angeordneten Halbleiterchip 2 erwärmt, so dehnt sich das Verbindungsmaterial 3, das sich auf der
Oberfläche 11 und auch in der Vertiefung 12 des Chipträgers 1 befindet, insbesondere auch in der Vertiefung 12 stärker als der das Verbindungsmaterial 3 umgebende Chipträger 1 aus, wodurch das Verbindungsmaterial 3 am beziehungsweise im
Chipträger 1 verankert und damit gehalten wird. Durch die kugel- oder ellipsoidartige Form der Vertiefung 12 können die dabei auftretenden Haltekräfte gleichmäßig verteilt werden.
In den Figuren 2A und 2B sind weitere Ausführungsbeispiele für Chipträger 1 gezeigt, die als Leiterrahmen ausgebildet sind. Die Chipträger 1 sind dabei jeweils in Aufsichten auf die Oberfläche 11 des Montagebereichs 10 dargestellt.
Gemäß dem Ausführungsbeispiel in Figur 2A weist der
Chipträger 1 im Montagebereich 10 eine Vertiefung 12 auf, die eine kleinere Querschnittsfläche als ein darauf zu
montierender Halbleiterchip 2, angedeutet durch die
gestrichelte Linie, aufweist. Dabei kann der zu montierende Halbleiterchip 2 beispielsweise eine Kantenlänge von 0,2 mm mal 0,2 mm aufweisen, während die Vertiefung 12 einen
kreisrunden Querschnitt mit einem Durchmesser von etwa 0,100 mm +/- 0,050 mm aufweist. Der als Leiterrahmen
ausgebildete Chipträger 1 kann eine Dicke von etwa 0,125 mm aufweisen, während die Vertiefung 12 eine Tiefe von etwa 0,065 mm +/- 0,030 mm aufweist. Die Vertiefung 12 kann symmetrisch im Montagebereich 10 und damit auch symmetrisch zum zu montierenden Halbleiterchip 2 angeordnet sein und beispielsweise 0,235 mm und 0,3 mm von den entsprechenden Rändern des Chipträgers 1 angeordnet sein. Es hat sich gezeigt, dass bei einer derartigen Ausgestaltung des
Chipträgers 1 eine dauerhafte und zuverlässige Verbindung zwischen einem Halbleiterchip 2, der so geringe Abmessungen wie 0,2 mm mal 0,2 mm Kantenlänge aufweisen kann,
gewährleistet werden kann.
Gemäß einem weiteren Aus führungsbeispiel kann die Vertiefung 12 an der Oberfläche 11 des Montagebereichs 10 auch einen Durchmesser von 0,12 ) mm +/- 0,030 mm aufweisen .
Gemäß dem Ausführungsbeispiel in Figur 2B weist der
Chipträger 1 eine Mehrzahl von Vertiefungen 12 auf. Rein beispielhaft sind in diesem Ausführungsbeispiel vier
Vertiefungen 12 gezeigt, die matrixartig und damit
symmetrisch zum zu montierenden Halbleiterchip 2 angeordnet sind. Beispielsweise können derartige mehrere Vertiefungen 1. mit den vorgenannten Abmessungen vorgesehen sein, die zur Montage größerer Halbleiterchips 2, beispielsweise mit einer Kantenlänge von bis zu 1 mm mal 1 mm, vorgesehen sind.
Alternativ zu den vorgenannten Ausführungsbeispielen können die gezeigten Chipträger 1 auch mehrere Montagebereiche 10 mit jeweils einer oder mehreren Vertiefungen 12 aufweisen. In Figur 3 ist ein Ausführungsbeispiel für ein elektronisches Bauelement 100 gezeigt, das einen Chipträger gemäß den vorherigen Ausführungsbeispielen aufweist. Im gezeigten Ausführungsbeispiel weist der Chipträger 1 dabei rein beispielhaft die Merkmale des in Figur 2A gezeigten Chipträgers 1 auf. Auf dem Montagebereich 10 des Chipträgers 1 ist ein Halbleiterchip 2, im gezeigten Ausführungsbeispiel ein optoelektronischer Halbleiterchip in Form eines Licht emittierenden Halbleiterchips, mittels eines
Verbindungsmaterials 3 montiert. Das Verbindungsmaterial 3, das im gezeigten Ausführungsbeispiel ein elektrisch leitender Klebstoff in Form eines Epoxid-Klebstoffs gefüllt mit
Silberpartikeln ist, befindet sich zwischen der Oberfläche 11 des Chipträgers 1 und dem Halbleiterchip 2 sowie auch in der Vertiefung 12 des Chipträgers 1. Über dem Chipträger 1 und dem Halbleiterchip 2 ist ein Abdeckmaterial 4 angeordnet, das ein Silikon, ein Epoxid oder ein Silikon-Epoxid-Hybrid- Material ist und das als Gehäusekörper an den Chipträger 1 angeformt ist. Durch die Vertiefung kann, wie vorab
beschrieben, verhindert werden, dass sich das
Verbindungsmaterial 3 während eines Lötprozesses, bei dem das elektronische Bauelement 100 beispielsweise auf einem Träger aufgelötet wird, vom Chipträger 1 durch die dabei
entstehenden Spannungen und Kräfte ablöst.
Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den
Patentansprüchen oder Ausführungsbeispielen angegeben ist.

Claims

Chipträger (1), umfassend
einen Montagebereich (10) zur Montage eines Halbleiterchips (2) und
mindestens einer Vertiefung (12) in einer Oberfläche (11) des Montagebereichs (10), wobei die Vertiefung (12) eine laterale Abmessung aufweist, die kleiner als eine laterale Abmessung des Halbleiterchips (2) ist.
Chipträger (1) nach Anspruch 1, wobei sich die laterale Abmessung der Vertiefung (12) von der Oberfläche (11) des Montagebereichs (10) in den Chipträger (1) hinein vergrößert .
Chipträger (1) nach einem der vorherigen Ansprüche, wobei die Vertiefung (12) einen kreisrunden Querschnitt aufweist .
Chipträger (1) nach einem der vorherigen Ansprüche, wobei die Vertiefung (12) kugelförmig oder
ellipsoidförmig ausgebildet ist.
Chipträger (1) nach einem der vorherigen Ansprüche, wobei die Vertiefung (12) eine Tiefe aufweist, die kleiner oder gleich etwa der halben Dicke des
Chipträgers (1) ist.
Chipträger (1) nach einem der vorherigen Ansprüche, wobei die Vertiefung (12) an der Oberfläche eine
laterale Abmessung von kleiner oder gleich 75% einer lateralen Abmessung des Halbleiterchips (2) aufweist.
7. Chipträger (1) nach dem vorherigen Anspruch, wobei im Montagebereich (10) eine Mehrzahl von Vertiefungen (12) angeordnet ist.
8. Chipträger (1) nach dem vorherigen Anspruch, wobei die Mehrzahl von Vertiefungen (12) matrixartig angeordnet ist .
9. Chipträger (1) nach einem der vorherigen Ansprüche,
wobei der Chipträger (1) als Leiterrahmen ausgebildet ist .
10. Elektronisches Bauelement (100) mit einem Chipträger (1) nach einem der Ansprüche 1 bis 9, bei dem
- auf dem Montagebereich (10) über der Vertiefung (12) ein
Halbleiterchip (2) angeordnet ist, der eine Grundfläche aufweist, die größer als eine Querschnittsfläche der Vertiefung (12) ist,
- zwischen dem Montagebereich (10) und dem Halbleiterchip (2) auf der Oberfläche (11) des Montagebereichs (10) und in der Vertiefung (12) ein Verbindungsmaterial (3)
angeordnet ist und
- über dem Halbleiterchip (2) und dem Montagebereich (10) ein
Abdeckmaterial (4) angeordnet ist, das den
Halbleiterchip (2) umschließt.
11. Bauelement (100) nach dem vorherigen Anspruch, wobei der Halbleiterchip (2) ein optoelektronischer Halbleiterchip ist .
12. Bauelement (100) nach Anspruch 10 oder 11, wobei das
Verbindungsmaterial (3) ein elektrischer Leitkleber ist.
13. Bauelement (100) nach einem der Ansprüche 10 bis 12, wobei das Abdeckmaterial (4) zumindest Teil eines
Gehäuses ist, das an den Chipträger (1) angeformt ist. 14. Verfahren zur Herstellung eine Chipträgers (1) nach
einem der Ansprüche 1 bis 9, bei dem die Vertiefung (12) mittels eines Ätzprozesses in der Oberfläche (11) des Montagebereichs (10) ausgebildet wird.
PCT/EP2011/062156 2010-08-10 2011-07-15 Chipträger, elektronisches bauelement mit chipträger und verfahren zur herstellung eines chipträgers Ceased WO2012019867A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102010033868.0 2010-08-10
DE102010033868A DE102010033868A1 (de) 2010-08-10 2010-08-10 Chipträger, elektronisches Bauelement mit Chipträger und Verfahren zur Herstellung eines Chipträgers

Publications (1)

Publication Number Publication Date
WO2012019867A1 true WO2012019867A1 (de) 2012-02-16

Family

ID=44584141

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2011/062156 Ceased WO2012019867A1 (de) 2010-08-10 2011-07-15 Chipträger, elektronisches bauelement mit chipträger und verfahren zur herstellung eines chipträgers

Country Status (2)

Country Link
DE (1) DE102010033868A1 (de)
WO (1) WO2012019867A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103258948A (zh) * 2012-02-21 2013-08-21 Lg伊诺特有限公司 发光器件
US9472742B2 (en) 2014-05-28 2016-10-18 Lg Innotek Co., Ltd. Light emitting device and light unit having the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63288029A (ja) * 1987-05-20 1988-11-25 Nec Corp 樹脂封止型半導体装置
JPH03194958A (ja) * 1989-12-22 1991-08-26 Mitsubishi Electric Corp 集積回路用パッケージ
US5126820A (en) * 1985-02-01 1992-06-30 Advanced Micro Devices, Inc. Thermal expansion compensated metal lead frame for integrated circuit package
JP2000133764A (ja) * 1998-10-26 2000-05-12 Dainippon Printing Co Ltd 樹脂封止型半導体装置用の回路部材およびその製造方法
US20090152691A1 (en) * 2007-12-18 2009-06-18 National Semiconductor Corporation Leadframe having die attach pad with delamination and crack-arresting features

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050274970A1 (en) * 2004-06-14 2005-12-15 Lumileds Lighting U.S., Llc Light emitting device with transparent substrate having backside vias
US7329942B2 (en) * 2005-05-18 2008-02-12 Ching-Fu Tsou Array-type modularized light-emitting diode structure and a method for packaging the structure
KR100755658B1 (ko) * 2006-03-09 2007-09-04 삼성전기주식회사 발광다이오드 패키지

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5126820A (en) * 1985-02-01 1992-06-30 Advanced Micro Devices, Inc. Thermal expansion compensated metal lead frame for integrated circuit package
JPS63288029A (ja) * 1987-05-20 1988-11-25 Nec Corp 樹脂封止型半導体装置
JPH03194958A (ja) * 1989-12-22 1991-08-26 Mitsubishi Electric Corp 集積回路用パッケージ
JP2000133764A (ja) * 1998-10-26 2000-05-12 Dainippon Printing Co Ltd 樹脂封止型半導体装置用の回路部材およびその製造方法
US20090152691A1 (en) * 2007-12-18 2009-06-18 National Semiconductor Corporation Leadframe having die attach pad with delamination and crack-arresting features

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103258948A (zh) * 2012-02-21 2013-08-21 Lg伊诺特有限公司 发光器件
US9472742B2 (en) 2014-05-28 2016-10-18 Lg Innotek Co., Ltd. Light emitting device and light unit having the same

Also Published As

Publication number Publication date
DE102010033868A1 (de) 2012-02-16

Similar Documents

Publication Publication Date Title
DE112018005740B4 (de) Herstellung optoelektronischer Bauelemente und optoelektronisches Bauelement
EP2583318A1 (de) Oberflächenmontierbares optoelektronisches bauelement und verfahren zur herstellung eines oberflächenmontierbaren optoelektronischen bauelements
WO2015189216A1 (de) Oberflächenmontierbares halbleiterbauelement und verfahren zu dessen herstellung
DE112014005652B4 (de) Optoelektronisches Bauelement und Verfahren
DE102019119371B4 (de) Bauteil und verfahren zur herstellung eines bauteils
DE102019112979B4 (de) Clip mit Verriegelungsausnehmung, Package mit dem Clip und Verfahren zum Herstellen eines Packages
EP2593974A2 (de) Trägervorrichtung für einen halbleiterchip, elektronisches bauelement mit einer trägervorrichtung und optoelektronisches bauelement mit einer trägervorrichtung
DE102013215650A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE112016000474B9 (de) Optoelektronisches halbleiterbauteil, optoelektronische anordnung und verfahren zur herstellung eines optoelektronischen halbleiterbauteils
DE102013207111B4 (de) Optoelektronisches Bauelement
DE112014002023B4 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
WO2012019867A1 (de) Chipträger, elektronisches bauelement mit chipträger und verfahren zur herstellung eines chipträgers
WO2010102685A1 (de) Optoelektronisches halbleiterbauelement
WO2015059030A1 (de) Optoelektronisches bauelement und verfahren zu seiner herstellung
DE102004057804B4 (de) Gehäusekörper für einen Halbleiterchip aus gegossener Keramik mit reflektierender Wirkung und Verfahren zu dessen Herstellung
WO2022248247A1 (de) Optoelektronisches halbleiterbauteil und paneel
DE10319782B4 (de) Optoelektronisches Halbleiterbauelement mit einem Chipträgerelement
DE102014116080A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
WO2020074591A1 (de) Elektronisches bauteil und verfahren zum aufbringen von zumindest einem lötpad auf ein elektronisches bauteil
DE102004047061A1 (de) Gehäuse für mindestens einen optoelektronischen Halbleiterchip, Verfahren zum Herstellen einer von Vielzahl Gehäusen, optoelektronisches Bauelement und Verfahren zum Herstellen eines optoelektronischen Bauelements
DE102013212393A1 (de) Verfahren zum Herstellen eines optoelektronischen Bauelements
DE102016114478A1 (de) Verfahren zum herstellen eines trägers für ein optoelektronisches bauelement
DE10146854A1 (de) Elektronisches Bauteil mit wenigstens einem Halbleiterchip und Verfahren zu seiner Herstellung
DE102011011861A1 (de) Halbleiterchipgehäuseanordnung und Herstellungsverfahren
DE102020104396A1 (de) Optoelektronischer halbleiterchip, halbleiterbauteil und verfahren zur herstellung eines optoelektronischen halbleiterchips

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11745939

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11745939

Country of ref document: EP

Kind code of ref document: A1