WO2012019867A1 - Chip carrier, electronic component having a chip carrier, and method for producing a chip carrier - Google Patents

Chip carrier, electronic component having a chip carrier, and method for producing a chip carrier Download PDF

Info

Publication number
WO2012019867A1
WO2012019867A1 PCT/EP2011/062156 EP2011062156W WO2012019867A1 WO 2012019867 A1 WO2012019867 A1 WO 2012019867A1 EP 2011062156 W EP2011062156 W EP 2011062156W WO 2012019867 A1 WO2012019867 A1 WO 2012019867A1
Authority
WO
WIPO (PCT)
Prior art keywords
chip carrier
chip
recess
semiconductor chip
carrier
Prior art date
Application number
PCT/EP2011/062156
Other languages
German (de)
French (fr)
Inventor
Seng-Teong Chang
Chee-Eng Ooi
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Publication of WO2012019867A1 publication Critical patent/WO2012019867A1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Definitions

  • Chip carrier electronic component with chip carrier and method for producing a chip carrier
  • a chip carrier, an electronic component with a chip carrier and a method for producing a chip carrier are specified.
  • a light emitting diode typically has a light emitting semiconductor chip on one
  • Lead frame which is surrounded by a housing body.
  • the semiconductor chip is usually with a
  • soldering process such as a so-called reflow soldering process
  • At least one object of certain embodiments is to specify a chip carrier for a semiconductor chip. Another object of certain embodiments is to provide an electronic component with a chip carrier. Yet another object of certain embodiments is to provide a method of manufacturing a chip carrier.
  • a chip carrier has, in particular, a mounting region for mounting a semiconductor chip. At least one recess is arranged in a surface of the mounting area, wherein the recess has a lateral dimension that is smaller than a lateral dimension
  • Dimension of the recess and / or the semiconductor chip denote a characteristic length of the recess or of the semiconductor chip.
  • a characteristic length may be, for example, an edge length, a side length or a diameter.
  • Semiconductor chips also be designated a cross-sectional area. With lateral becomes here and in the following a direction
  • the semiconductor chip has a lateral dimension which is greater than a lateral dimension of the depression may in particular mean that the depression is completely covered by a semiconductor chip mounted on the mounting region.
  • the chip carrier is designed as a leadframe or at least as part of a leadframe. In particular, the chip carrier can thereby
  • a semiconductor chip is mounted on the mounting area, this can be achieved in particular by a connecting material, for example an electrically conductive adhesive,
  • the electrically conductive adhesive is particularly suitable a plastic material, more preferably epoxy or silicone or even a mixture thereof, with electrically conductive particles, particularly preferred
  • lead frames such as copper lead frames
  • a copper or copper alloy leadframe typically has a coefficient of thermal expansion in the range of less than 20 ppm / ° C, for example, about 17 ppm / ° C, while typical silver-filled, epoxy-based conductive adhesives have a coefficient of thermal expansion in the range of about 80 ppm / ° C.
  • Semiconductor chip heats up, for example during a
  • Chip carrier can benefit from the depression in the
  • the recess has a lateral dimension which increases from the surface of the mounting area into the chip carrier.
  • the downwardly increasing lateral dimension may be one of the aforementioned lateral dimensions.
  • the recess may have a cross section due to the increasing lateral dimension, which at the surface of the
  • Mounting area is smaller than inside the depression below the surface.
  • Cross-section down into the chip carrier into enlarging recess of the anchor effect can be further enhanced.
  • This may be possible, for example, in that in the case of the above-mentioned lead frame of a copper alloy in combination with a silver-filled Epoxidleitkleber with the aforementioned coefficients of thermal expansion of the Chip carrier expands less when heated than the bonding material.
  • Chip carrier included in widening recess Leitkleber has the desire to expand more than the chip carrier and thus the depression. Due to the fact that the depression becomes narrower in its upper side with respect to its cross-section, a holding effect or “holding mechanism” (“interlocking mechanism”) is created, which is a replacement of the
  • the recess has a circular cross-section. It can be
  • the recess may be formed, for example, spherical or ellipsoidal. By such a depression also an improvement of the anchor effect can be made possible.
  • the recess has a depth which is less than or equal to approximately half the thickness of the chip carrier. This may mean, in particular, that the depression projects into the chip carrier up to a half thickness or less. Thus, a sufficient amount of the chip carrier.
  • the recess may have a depth greater than 20% of the thickness of the chip carrier in order to advantageously achieve a strong anchor effect.
  • the depression on the surface has a lateral dimension of less than or equal to approximately 75% and particularly preferably of smaller or equal to about 50% of a lateral dimension of the semiconductor chip. If the depression is, for example, spherical or ellipsoidal, the depression thus has a circular or elliptical cross section, in particular the diameter of the depression may be less than or equal to approximately 75% and particularly preferably less than or equal to approximately 50% of an edge length of the semiconductor chip.
  • Mounting portion for example, have a diameter of 0.125 mm or even 0.100 mm, while the semiconductor chip may have an edge length of for example 0.2 mm to 1 mm or even several millimeters. Length and
  • Sizes can be given here and below in particular taking into account usual manufacturing tolerances, which may range from, for example, 0.010 mm to 0.050 mm or more, typically about 0.030 mm.
  • the depression may more preferably have a depth of about 0.065 mm.
  • several recesses may be arranged in the assembly area.
  • Such a plurality of depressions may increase and thus improve the above-described anchor effect between the chip carrier and a connecting material with which a semiconductor chip is mounted on the chip carrier.
  • the plurality of depressions can be arranged regularly, that is, for example, like a matrix, whereby a uniform distribution of forces can result.
  • An electronic component has a chip carrier which has one or more features of the aforementioned embodiments.
  • a semiconductor chip may be arranged on the mounting area above the recess of the chip carrier, which has a base area which is larger than a cross-sectional area of the recess. This may also mean, for example, that the semiconductor chip has an edge length that is greater than a diameter of the recess.
  • Mounting area and the semiconductor chip is on the surface of the mounting area and in the recess
  • Connecting material for example, an electrically conductive adhesive as described above, arranged.
  • Chip carrier may further be arranged a cover material which surrounds the semiconductor chip.
  • the cover material may be at least part of a housing that is molded onto the chip carrier.
  • the covering material may comprise or consist of a plastic material, for example an epoxide, a silicone or a silicone-epoxy hybrid material.
  • Covering material can be formed enveloping the chip carrier and the semiconductor chip, for example, by a molding process, such as transfer molding or injection molding. Furthermore, the cover material may be part of a housing, for example, a Kunststoffverguss from the aforementioned materials, which is arranged in a recess of a housing in which the semiconductor chip is disposed on the chip carrier.
  • the semiconductor chip is an optoelectronic semiconductor chip.
  • the semiconductor chip may be a light-emitting or light
  • Phosphide- or nitride-based compound Semiconductor material layer sequence has.
  • the semiconductor chip for example, a
  • the chip carrier may also have a plurality of mounting areas, wherein each mounting area may have a recess described above, and a semiconductor chip on each mounting area
  • a method for producing an aforementioned chip carrier has at least one method step, in which the recess is formed by means of an etching process in the surface of the mounting region of the chip carrier
  • Chip carrier is formed.
  • the etching process can be a wet-chemical or dry-chemical etching process which is suitable for etching and removing the chip carrier material, for example copper or a copper alloy of a chip carrier designed as a leadframe, in such a way that a depression is formed, for example, a chip carrier in
  • Imprinting processes is advantageous. In particular, it is not possible with conventional embossing or stamping methods,
  • Insert wells in the chip carrier which have smaller dimensions than the chip with very small chip sizes such as an edge length of only 0.2 mm.
  • mechanical means for example, it is only possible to depressions having a size of at least 0.2 mm times 0.2 mm into a lead frame. It is also possible only to impress depressions with a depth that has only 20% or less of the conductor frame thickness.
  • to introduce recesses by means of mechanical means in a lead frame which have a downward in the chip carrier increasing cross section, more embossing steps are still required in succession.
  • etching processes can be used to form the
  • Figure 1 is a schematic representation of a chip carrier
  • FIGS. 2A and 2B are schematic representations of
  • Figure 3 is a schematic representation of an electronic circuit
  • FIG. 1 shows a chip carrier 1 according to a
  • the chip carrier has copper or a copper alloy.
  • the chip carrier has a mounting region 10, on which a semiconductor chip 2 can be arranged by means of a connecting material 3, as indicated by the dashed and dotted lines. Furthermore, the connecting material 3, as indicated by the dashed and dotted lines. Furthermore, the connecting material 3, as indicated by the dashed and dotted lines. Furthermore, the connecting material 3, as indicated by the dashed and dotted lines. Furthermore, the connecting material 3, as indicated by the dashed and dotted lines. Furthermore, the dashed and dotted lines.
  • Chip carrier 1 in a surface 11 of the mounting portion 10 a recess 12.
  • the recess 12 is designed such that it has a lateral dimension that is smaller than a lateral dimension of the semiconductor chip 2, which can be mounted on the mounting portion 10.
  • the recess 12 is as described in the general part by means of an etching process in the mounting portion 10 of
  • Chip carrier 1 is formed.
  • the depression 12 on the surface 11 of the mounting region 10 has a lateral dimension, in particular a diameter, which increases into the chip carrier 1.
  • Thermal expansion coefficient which is greater than a thermal expansion coefficient of the chip carrier 1. Namely, when the chip carrier 1 is heated together with the bonding material 3 and the semiconductor chip 2 disposed thereon, the bonding material 3 extending on the chip body 3 expands
  • Chip carrier 1 anchored and held it. Due to the spherical or ellipsoidal shape of the recess 12, the holding forces occurring can be evenly distributed.
  • FIGS. 2A and 2B show further exemplary embodiments of chip carriers 1, which are designed as lead frames.
  • the chip carriers 1 are each shown in plan views of the surface 11 of the mounting portion 10.
  • the semiconductor chip 2 to be mounted for example, have an edge length of 0.2 mm by 0.2 mm, while the recess 12 a
  • formed chip carrier 1 may have a thickness of about 0.125 mm, while the recess 12 has a depth of about 0.065 mm +/- 0.030 mm.
  • the depression 12 may be arranged symmetrically in the mounting region 10 and thus also symmetrically to the semiconductor chip 2 to be mounted, and be arranged, for example, 0.235 mm and 0.3 mm from the corresponding edges of the chip carrier 1. It has been found that in such an embodiment of the
  • Chip carrier 1 a permanent and reliable connection between a semiconductor chip 2, which may have as small dimensions as 0.2 mm by 0.2 mm edge length,
  • the depression 12 on the surface 11 of the mounting region 10 may also have a diameter of 0.12 mm +/- 0.030 mm.
  • Chip carrier 1 has a plurality of depressions 12. Purely by way of example, in this embodiment, four
  • such a plurality of recesses 1 may be provided with the aforementioned dimensions, which are provided for mounting larger semiconductor chips 2, for example, with an edge length of up to 1 mm by 1 mm.
  • the chip carriers 1 shown can also have a plurality of mounting regions 10 each having one or more depressions 12.
  • FIG. 3 shows an exemplary embodiment of an electronic component 100 which has a chip carrier according to the previous exemplary embodiments.
  • the chip carrier 1 has, purely by way of example, the features of the chip carrier 1 shown in FIG. 2A.
  • a semiconductor chip 2 On the mounting region 10 of the chip carrier 1 is a semiconductor chip 2, in the illustrated embodiment, an optoelectronic semiconductor chip in the form of a light-emitting semiconductor chip, by means of a
  • Connecting material 3 mounted.
  • the connecting material 3 which in the embodiment shown, an electrically conductive adhesive in the form of an epoxy adhesive filled with
  • Silver particles is located between the surface 11 of the chip carrier 1 and the semiconductor chip 2 and also in the recess 12 of the chip carrier 1.
  • a cover 4 is arranged, which is a silicone, an epoxy or a silicone Epoxy hybrid material is and which is formed as a housing body to the chip carrier 1.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

The invention relates to a chip carrier (1) comprising a mounting region (10) for mounting a semiconductor chip (2) and at least one recess (12) in a surface (11) of the mounting region (10), wherein the recess (12) comprises a lateral dimension smaller than a lateral dimension of the semiconductor chip (2). The invention further relates to an electronic component having a chip carrier and to a method for producing a chip carrier.

Description

Beschreibung description
Chipträger, elektronisches Bauelement mit Chipträger und Verfahren zur Herstellung eines Chipträgers Chip carrier, electronic component with chip carrier and method for producing a chip carrier
Es werden ein Chipträger, ein elektronisches Bauelement mit einem Chipträger und ein Verfahren zur Herstellung eines Chipträgers angegeben. A chip carrier, an electronic component with a chip carrier and a method for producing a chip carrier are specified.
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2010 033 868.0, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird. This patent application claims the priority of German Patent Application 10 2010 033 868.0, the disclosure of which is hereby incorporated by reference.
Eine Licht emittierende Diode (LED) weist typischerweise einen Licht emittierenden Halbleiterchip auf einem A light emitting diode (LED) typically has a light emitting semiconductor chip on one
Leiterrahmen auf, der von einem Gehäusekörper umgeben ist. Der Halbleiterchip ist dabei üblicherweise mit einem Lead frame, which is surrounded by a housing body. The semiconductor chip is usually with a
Lötmittel oder mittels eines elektrisch leitenden Klebstoffs auf dem Leiterrahmen montiert. Wird solche eine LED Solder or by means of an electrically conductive adhesive mounted on the lead frame. Will such an LED
weiterverarbeitet und insbesondere auf einem Träger wie etwa einer Leiterplatte aufgelötet, so kann es dabei beim dafür durchgeführten Lötprozess, etwa einem so genannten Reflow- Lötprozess, zu erhöhten Temperaturen, beispielsweise im further processed and soldered in particular on a support such as a printed circuit board, it may in the process carried out soldering process, such as a so-called reflow soldering process, to elevated temperatures, for example in
Bereich von typischerweise bis zu 260 °C, kommen, denen die Elemente der LED ausgesetzt sind. Hierbei hat man Typically up to 260 ° C, to which the elements of the LED are exposed. Here you have
festgestellt, dass es vorkommen kann, dass sich die found that it can happen that the
Verbindung zwischen dem Halbleiterchip und dem Leiterrahmen löst, was einen Bauteilausfall zur Folge hat. Connection between the semiconductor chip and the lead frame dissolves, resulting in a component failure.
Zumindest eine Aufgabe von bestimmten Aus führungs formen ist es, einen Chipträger für einen Halbleiterchip anzugeben. Eine weitere Aufgabe von bestimmten Aus führungs formen ist es, ein elektronisches Bauelement mit einem Chipträger anzugeben. Noch eine weitere Aufgabe von bestimmten Aus führungs formen ist es, ein Verfahren zur Herstellung eines Chipträgers anzugeben . At least one object of certain embodiments is to specify a chip carrier for a semiconductor chip. Another object of certain embodiments is to provide an electronic component with a chip carrier. Yet another object of certain embodiments is to provide a method of manufacturing a chip carrier.
Diese Aufgaben werden durch Gegenstände und ein Verfahren mit den Merkmalen der unabhängigen Patentansprüche gelöst. These objects are achieved by objects and a method having the features of the independent claims.
Vorteilhafte Aus führungs formen und Weiterbildungen der Advantageous embodiments and refinements of the
Gegenstände und des Verfahrens sind in den abhängigen Objects and the procedure are in the dependent
Ansprüchen gekennzeichnet und gehen weiterhin aus der Claims and continue to go from the
nachfolgenden Beschreibung und aus den Zeichnungen hervor. following description and from the drawings.
Ein Chipträger gemäß einer Aus führungs form weist insbesondere einen Montagebereich zur Montage eines Halbleiterchips auf. In einer Oberfläche des Montagebereichs ist mindestens eine Vertiefung angeordnet, wobei die Vertiefung eine laterale Abmessung aufweist, die kleiner ist als eine laterale A chip carrier according to an embodiment has, in particular, a mounting region for mounting a semiconductor chip. At least one recess is arranged in a surface of the mounting area, wherein the recess has a lateral dimension that is smaller than a lateral dimension
Abmessung des Halbleiterchips. Dimension of the semiconductor chip.
Insbesondere kann hier und im Folgenden eine laterale In particular, here and in the following, a lateral
Abmessung der Vertiefung und/oder des Halbleiterchips eine charakteristische Länge der Vertiefung beziehungsweise des Halbleiterchips bezeichnen. Eine solche charakteristische Länge kann beispielsweise eine Kantenlänge, eine Seitenlänge oder ein Durchmessers sein. Weiterhin kann mit einer Dimension of the recess and / or the semiconductor chip denote a characteristic length of the recess or of the semiconductor chip. Such a characteristic length may be, for example, an edge length, a side length or a diameter. Furthermore, with a
lateralen Abmessung der Vertiefung und/oder des lateral dimension of the recess and / or the
Halbleiterchips auch eine Querschnittsfläche bezeichnet sein. Mit lateral wird hier und im Folgenden eine Richtung Semiconductor chips also be designated a cross-sectional area. With lateral becomes here and in the following a direction
bezeichnet, die parallel zur Oberfläche des Montagebereichs verläuft. Dass der Halbleiterchip eine laterale Abmessung aufweist, die größer ist als eine laterale Abmessung der Vertiefung, kann insbesondere bedeuten, dass die Vertiefung von einem auf den Montagebereich montierten Halbleiterchip vollkommen überdeckt wird. Gemäß einer weiteren Aus führungs form ist der Chipträger als Leiterrahmen oder zumindest als Teil eines Leiterrahmens ausgebildet. Insbesondere kann der Chipträger dabei referred to, which runs parallel to the surface of the mounting area. The fact that the semiconductor chip has a lateral dimension which is greater than a lateral dimension of the depression may in particular mean that the depression is completely covered by a semiconductor chip mounted on the mounting region. According to another embodiment, the chip carrier is designed as a leadframe or at least as part of a leadframe. In particular, the chip carrier can thereby
beispielsweise aus Kupfer oder einer Kupferlegierung for example, copper or a copper alloy
hergestellt sein und kann dadurch eine hohe elektrische sowie thermische Leitfähigkeit und eine damit verbundene gute be prepared and can thereby a high electrical and thermal conductivity and associated good
Lötbarkeit aufweisen. Have solderability.
Wird ein Halbleiterchip auf dem Montagebereich montiert, so kann dies insbesondere durch ein Verbindungsmaterial, beispielsweise einen elektrisch leitenden Klebstoff, If a semiconductor chip is mounted on the mounting area, this can be achieved in particular by a connecting material, for example an electrically conductive adhesive,
ermöglicht werden. Als elektrisch leitender Klebstoff eignet sich insbesondere ein Kunststoffmaterial, besonders bevorzugt Epoxid oder auch Silikon oder auch eine Mischung daraus, die mit elektrisch leitenden Partikeln, besonders bevorzugt be enabled. As the electrically conductive adhesive is particularly suitable a plastic material, more preferably epoxy or silicone or even a mixture thereof, with electrically conductive particles, particularly preferred
Silberpartikeln, gefüllt ist. Silver particles, is filled.
Typischerweise weisen Leiterrahmen, beispielsweise Kupfer- Leiterrahmen, einen Wärmeausdehnungskoeffizienten auf, der vom Wärmeausdehnungskoeffizienten des Verbindungsmaterials verschieden ist. So weist ein Leiterrahmen aus Kupfer- oder einer Kupfer-Legierung beispielsweise typischerweise einen Wärmeausdehnungskoeffizienten im Bereich von weniger als 20 ppm/°C, beispielsweise von etwa 17 ppm/°C, auf, während typische Silber-gefüllte, Epoxid-basierte Leitkleber einen Wärmeausdehnungskoeffizienten im Bereich von etwa 80 ppm/°C aufweisen. Wird nun der Chipträger mit einem montierten Typically, lead frames, such as copper lead frames, have a coefficient of thermal expansion that is different than the coefficient of thermal expansion of the bonding material. For example, a copper or copper alloy leadframe typically has a coefficient of thermal expansion in the range of less than 20 ppm / ° C, for example, about 17 ppm / ° C, while typical silver-filled, epoxy-based conductive adhesives have a coefficient of thermal expansion in the range of about 80 ppm / ° C. Now the chip carrier with a mounted
Halbleiterchip erwärmt, beispielsweise während eines Semiconductor chip heats up, for example during a
Lötprozesses, so dehnen sich das Verbindungsmaterial und der Chipträger unterschiedlich stark aus, wodurch es zu Soldering process, the bonding material and the chip carrier expand to different degrees, causing it to
Spannungen und ungünstigen Kräfteentwicklungen zwischen dem Halbleiterchip und dem Leiterrahmen kommt. Dieser Effekt kann insbesondere dann noch verstärkt werden, wenn der Leiterrahmen und der Halbleiterchip von einem Abdeck- beziehungsweise Gehäusematerial umgeben ist. Durch die Voltages and unfavorable forces develop between the semiconductor chip and the lead frame. This effect can especially when the lead frame and the semiconductor chip is surrounded by a cover or housing material. By the
Spannungen und Kräfte kann bei bekannten Chipträgern eine Ablösung des Halbleiterchips vom Chipträger erfolgen, was zur Funktionsunfähigkeit führt. Beim hier beschriebenen Voltages and forces can occur in known chip carriers, a detachment of the semiconductor chip from the chip carrier, which leads to inoperability. When described here
Chipträger kann mit Vorteil durch die Vertiefung im Chip carrier can benefit from the depression in the
Montagebereich eine Ankerwirkung des Verbindungsmaterials und damit des Halbleiterchips auf dem Chipträger erreicht werden, da sich das Verbindungsmaterial, also beispielsweise der elektrisch leitende Klebstoff, nicht nur zwischen dem Mounting area an anchor effect of the connecting material and thus the semiconductor chip can be achieved on the chip carrier, since the connecting material, so for example, the electrically conductive adhesive, not only between the
Montagebereich beziehungsweise der Oberfläche des Mounting area or the surface of the
Montagebereichs und dem Halbleiterchip befindet, sondern auch innerhalb der Vertiefung, wodurch der negative Effekt der unterschiedlichen Wärmeausdehnungskoeffizienten zumindest teilweise verringert oder ganz verhindert werden kann. Assembly area and the semiconductor chip, but also within the recess, whereby the negative effect of the different thermal expansion coefficients can be at least partially reduced or completely prevented.
Gemäß einer weiteren Aus führungs form weist die Vertiefung eine laterale Abmessung auf, die sich von der Oberfläche des Montagebereichs in den Chipträger hinein vergrößert. Die sich nach unten hin vergrößernde laterale Abmessung kann eine der vorgenannten lateralen Abmessungen sein. Insbesondere kann die Vertiefung durch die sich vergrößernde laterale Abmessung einen Querschnitt aufweisen, der an der Oberfläche des According to another embodiment, the recess has a lateral dimension which increases from the surface of the mounting area into the chip carrier. The downwardly increasing lateral dimension may be one of the aforementioned lateral dimensions. In particular, the recess may have a cross section due to the increasing lateral dimension, which at the surface of the
Montagebereichs kleiner ist als innerhalb der Vertiefung unterhalb der Oberfläche. Die Erfinder haben herausgefunden, dass sich durch eine solche, sich hinsichtlich ihres Mounting area is smaller than inside the depression below the surface. The inventors have found that by such, with regard to their
Querschnitts nach unten in den Chipträger hinein vergrößernde Vertiefung der Ankereffekt noch verstärkt werden kann. Dies kann beispielsweise dadurch möglich sein, dass im Falle des oben genannten Leiterrahmens aus einer Kupferlegierung in Kombination mit einem Silber-gefüllten Epoxidleitkleber mit den vorab genannten Wärmeausdehnungskoeffizienten sich der Chipträger bei einer Erwärmung weniger stark ausdehnt als das Verbindungsmaterial. Der in der sich nach unten in den Cross-section down into the chip carrier into enlarging recess of the anchor effect can be further enhanced. This may be possible, for example, in that in the case of the above-mentioned lead frame of a copper alloy in combination with a silver-filled Epoxidleitkleber with the aforementioned coefficients of thermal expansion of the Chip carrier expands less when heated than the bonding material. The one in the down in the
Chipträger hinein verbreiternden Vertiefung eingeschlossene Leitkleber hat das Bestreben, sich stärker auszudehnen als der Chipträger und damit auch die Vertiefung. Dadurch, dass die Vertiefung nach oben hin hinsichtlich ihres Querschnitts schmäler wird, entsteht ein Halteeffekt oder Haltemechanismus ( " interlocking mechanism"), der einer Ablösung des Chip carrier included in widening recess Leitkleber has the desire to expand more than the chip carrier and thus the depression. Due to the fact that the depression becomes narrower in its upper side with respect to its cross-section, a holding effect or "holding mechanism" ("interlocking mechanism") is created, which is a replacement of the
Verbindungsmaterials vom Chipträger entgegenwirkt. Counteracts connecting material from the chip carrier.
Gemäß einer weiteren Aus führungs form weist die Vertiefung einen kreisrunden Querschnitt auf. Dadurch kann es According to another embodiment, the recess has a circular cross-section. It can
beispielsweise möglich sein, dass es eine gleichmäßige For example, it may be possible for it to be uniform
Kräfteverteilung zwischen einem in und über der Vertiefung angeordneten Verbindungsmaterial und dem Chipträger gibt. Insbesondere kann die Vertiefung beispielsweise kugelförmig oder ellipsoidförmig ausgebildet sein. Durch eine derartige Vertiefung kann ebenfalls eine Verbesserung des Ankereffekts ermöglicht werden. Force distribution between a arranged in and over the recess connecting material and the chip carrier are. In particular, the recess may be formed, for example, spherical or ellipsoidal. By such a depression also an improvement of the anchor effect can be made possible.
Gemäß einer weiteren Aus führungs form weist die Vertiefung eine Tiefe auf, die kleiner oder gleich etwa der halben Dicke des Chipträgers ist. Das kann insbesondere bedeuten, dass die Vertiefung bis zu einer halben Dicke oder weniger in den Chipträger hineinragt. Somit kann eine ausreichende According to another embodiment, the recess has a depth which is less than or equal to approximately half the thickness of the chip carrier. This may mean, in particular, that the depression projects into the chip carrier up to a half thickness or less. Thus, a sufficient
Stabilität des Chipträgers trotz der Vertiefung weiterhin gewährleistet sein. Weiterhin kann die Vertiefung eine Tiefe von größer als 20 % der Dicke des Chipträgers aufweisen, um mit Vorteil einen starken Ankereffekt zu erreichen. Stability of the chip carrier continues to be ensured despite the depression. Furthermore, the recess may have a depth greater than 20% of the thickness of the chip carrier in order to advantageously achieve a strong anchor effect.
Gemäß einer weiteren Aus führungs form weist die Vertiefung an der Oberfläche eine laterale Abmessung von kleiner oder gleich etwa 75% und besonders bevorzugt von kleiner oder gleich etwa 50% einer lateralen Abmessung des Halbleiterchips auf. Ist die Vertiefung beispielsweise kugelförmig oder ellipsoidförmig ausgebildet, weist die Vertiefung also einen kreisrunden oder einen elliptischen Querschnitt auf, so kann insbesondere der Durchmesser der Vertiefung kleiner oder gleich etwa 75% und besonders bevorzugt kleiner oder gleich etwa 50% einer Kantenlänge des Halbleiterchips sein. According to a further embodiment, the depression on the surface has a lateral dimension of less than or equal to approximately 75% and particularly preferably of smaller or equal to about 50% of a lateral dimension of the semiconductor chip. If the depression is, for example, spherical or ellipsoidal, the depression thus has a circular or elliptical cross section, in particular the diameter of the depression may be less than or equal to approximately 75% and particularly preferably less than or equal to approximately 50% of an edge length of the semiconductor chip.
Insbesondere kann die Vertiefung an der Oberfläche des In particular, the depression on the surface of the
Montagebereichs beispielsweise einen Durchmesser von 0,125 mm oder sogar von 0,100 mm aufweisen, während der Halbleiterchip eine Kantenlänge von beispielsweise 0,2 mm bis zu 1 mm oder sogar mehreren Millimetern aufweisen kann. Längen- und Mounting portion, for example, have a diameter of 0.125 mm or even 0.100 mm, while the semiconductor chip may have an edge length of for example 0.2 mm to 1 mm or even several millimeters. Length and
Größenangaben können hier und im Folgenden insbesondere unter Berücksichtigung von üblichen Fertigungstoleranzen, die sich im Bereich von beispielsweise 0,010 mm bis 0,050 mm oder mehr, typischerweise etwa 0,030 mm, bewegen können, angegeben werden. Bei typischen Leiterrahmendicken von etwa 0,125 mm kann die Vertiefung besonders bevorzugt eine Tiefe von etwa 0,065 mm aufweisen. Sizes can be given here and below in particular taking into account usual manufacturing tolerances, which may range from, for example, 0.010 mm to 0.050 mm or more, typically about 0.030 mm. For typical conductor frame thicknesses of about 0.125 mm, the depression may more preferably have a depth of about 0.065 mm.
Gemäß einer weiteren Aus führungs form können im Montagebereich mehrere Vertiefungen angeordnet sein. Durch eine derartige Mehrzahl von Vertiefungen kann es zu einer Steigerung und damit einer Verbesserung des oben beschriebenen Ankereffekts zwischen dem Chipträger und einem Verbindungsmaterial kommen, mit dem ein Halbleiterchip auf dem Chipträger montiert ist. Besonders bevorzugt kann die Mehrzahl der Vertiefungen regelmäßig, also beispielsweise matrixartig, angeordnet sein, wodurch sich eine gleichmäßige Kräfteverteilung ergeben kann. According to another embodiment, several recesses may be arranged in the assembly area. Such a plurality of depressions may increase and thus improve the above-described anchor effect between the chip carrier and a connecting material with which a semiconductor chip is mounted on the chip carrier. Particularly preferably, the plurality of depressions can be arranged regularly, that is, for example, like a matrix, whereby a uniform distribution of forces can result.
Ein elektronisches Bauelement weist gemäß zumindest einer Aus führungs form einen Chipträger auf, der eines oder mehrere Merkmale der vorgenannten Aus führungs formen aufweist. Insbesondere kann auf dem Montagebereich über der Vertiefung des Chipträgers ein Halbleiterchip angeordnet sein, der eine Grundfläche aufweist, die größer als eine Querschnittsfläche der Vertiefung ist. Das kann beispielsweise auch bedeuten, dass der Halbleiterchip eine Kantenlänge aufweist, die größer ist als ein Durchmesser der Vertiefung. Zwischen dem An electronic component according to at least one embodiment has a chip carrier which has one or more features of the aforementioned embodiments. In particular, a semiconductor chip may be arranged on the mounting area above the recess of the chip carrier, which has a base area which is larger than a cross-sectional area of the recess. This may also mean, for example, that the semiconductor chip has an edge length that is greater than a diameter of the recess. Between the
Montagebereich und dem Halbleiterchip ist auf der Oberfläche des Montagebereichs und in der Vertiefung ein Mounting area and the semiconductor chip is on the surface of the mounting area and in the recess
Verbindungsmaterial, beispielsweise ein elektrisch leitender Klebstoff wie vorab beschrieben, angeordnet. Connecting material, for example, an electrically conductive adhesive as described above, arranged.
Über dem Halbleiterchip und dem Montagebereich des Above the semiconductor chip and the mounting area of the
Chipträgers kann weiterhin ein Abdeckmaterial angeordnet sein, das den Halbleiterchip umschließt. Das Abdeckmaterial kann dabei gemäß einer weiteren Aus führungs form zumindest Teil eines Gehäuses sein, das an den Chipträger angeformt ist. Dazu kann das Abdeckmaterial ein Kunststoffmaterial umfassen oder daraus bestehen, beispielsweise ein Epoxid, ein Silikon oder ein Silikon-Epoxid-Hybrid-Material . Das Chip carrier may further be arranged a cover material which surrounds the semiconductor chip. According to another embodiment, the cover material may be at least part of a housing that is molded onto the chip carrier. For this purpose, the covering material may comprise or consist of a plastic material, for example an epoxide, a silicone or a silicone-epoxy hybrid material. The
Abdeckmaterial kann beispielsweise durch einen Formprozess, etwa Spritzpressen oder Spritzgießen, an den Chipträger und den Halbleiterchip umhüllend angeformt. Weiterhin kann das Abdeckmaterial als Teil eines Gehäuses beispielsweise auch ein Kunststoffverguss aus den vorgenannten Materialien sein, der in einer Vertiefung eines Gehäuses angeordnet ist, in der auch der Halbleiterchip auf dem Chipträger angeordnet ist. Covering material can be formed enveloping the chip carrier and the semiconductor chip, for example, by a molding process, such as transfer molding or injection molding. Furthermore, the cover material may be part of a housing, for example, a Kunststoffverguss from the aforementioned materials, which is arranged in a recess of a housing in which the semiconductor chip is disposed on the chip carrier.
Gemäß einer weiteren Aus führungs form ist der Halbleiterchip ein optoelektronischer Halbleiterchip. Insbesondere kann der Halbleiterchip ein Licht emittierender oder Licht According to another embodiment, the semiconductor chip is an optoelectronic semiconductor chip. In particular, the semiconductor chip may be a light-emitting or light
empfangender Halbleiterchip sein, der eine Arsenid-, be a receiving semiconductor chip containing an arsenide,
Phosphid- oder Nitrid-basierte Verbindungs- Halbleitermaterialienschichtenfolge aufweist. Alternativ dazu kann der Halbleiterchip beispielsweise auch ein Phosphide- or nitride-based compound Semiconductor material layer sequence has. Alternatively, the semiconductor chip, for example, a
elektronisches Bauelement wie etwa ein integrierter electronic component such as an integrated
Schaltkreis (IC-Chip), ein Transistor oder ein anderes diskretes Bauelement sein. Circuit (IC chip), a transistor or other discrete component.
Gemäß einer weiteren Aus führungs form kann der Chipträger auch eine Mehrzahl von Montagebereichen aufweisen, wobei jeder Montagebereich eine vorab beschriebene Vertiefung aufweisen kann, und auf jedem Montagebereich ein Halbleiterchip According to a further disclosed embodiment, the chip carrier may also have a plurality of mounting areas, wherein each mounting area may have a recess described above, and a semiconductor chip on each mounting area
montiert werden kann. can be mounted.
Ein Verfahren zur Herstellung eines vorgenannten Chipträgers weist gemäß zumindest einer Aus führungs form zumindest einen Verfahrensschritt auf, bei dem die Vertiefung mittels eines Ätzprozesses in der Oberfläche des Montagebereichs des According to at least one embodiment, a method for producing an aforementioned chip carrier has at least one method step, in which the recess is formed by means of an etching process in the surface of the mounting region of the chip carrier
Chipträgers ausgebildet wird. Der Ätzprozess kann dabei ein nasschemischer oder trockenchemischer Ätzprozess sein, der geeignet ist, das Chipträgermaterial, also beispielsweise Kupfer oder eine Kupferlegierung eines als Leiterrahmen ausgebildeten Chipträgers derart zu ätzen und zu entfernen, dass eine Vertiefung ausgebildet wird, die beispielsweise insbesondere einen sich in den Chipträger hinein Chip carrier is formed. The etching process can be a wet-chemical or dry-chemical etching process which is suitable for etching and removing the chip carrier material, for example copper or a copper alloy of a chip carrier designed as a leadframe, in such a way that a depression is formed, for example, a chip carrier in
vergrößernden Querschnitt aufweist. Die Erfinder haben diesbezüglich herausgefunden, dass ein Ätzprozess im has enlarging cross-section. The inventors have found in this regard that an etching process in
Vergleich zu herkömmlichen Stempel- beziehungsweise Compared to conventional stamp or
Einprägeprozessen vorteilhaft ist. Insbesondere ist es mit üblichen Präge- oder Stempelverfahren nicht möglich, Imprinting processes is advantageous. In particular, it is not possible with conventional embossing or stamping methods,
Vertiefungen in den Chipträger einzubringen, die bei sehr kleinen Chipgrößen wie etwa einer Kantenlänge von lediglich 0,2 mm geringere Abmessungen als der Chip aufweisen. Mit derartigen mechanischen Mitteln ist es beispielsweise nur möglich, Vertiefungen mit einer Größe von minimal 0,2 mm mal 0,2 mm in einen Leiterrahmen einzuprägen. Dabei ist es auch nur möglich, Vertiefungen mit einer Tiefe einzuprägen, die lediglich 20 % oder weniger der Leiterrahmendicke aufweist. Um beispielsweise Vertiefungen mittels mechanischer Mittel in einen Leiterrahmen einzubringen, die einen nach unten in den Chipträger sich vergrößernden Querschnitt aufweisen, sind weiterhin mehrere Prägeschritte nacheinander vonnöten. Insert wells in the chip carrier, which have smaller dimensions than the chip with very small chip sizes such as an edge length of only 0.2 mm. With such mechanical means, for example, it is only possible to depressions having a size of at least 0.2 mm times 0.2 mm into a lead frame. It is also possible only to impress depressions with a depth that has only 20% or less of the conductor frame thickness. For example, to introduce recesses by means of mechanical means in a lead frame, which have a downward in the chip carrier increasing cross section, more embossing steps are still required in succession.
Demgegenüber lassen sich Ätzprozesse zur Ausbildung der In contrast, etching processes can be used to form the
Vertiefung kosten- und zeitsparend durchführen. Deepening cost and time saving perform.
Weitere Vorteile und vorteilhafte Aus führungs formen und Further advantages and advantageous embodiments and forms
Weiterbildungen ergeben sich aus den im Folgenden in Further developments emerge from the following in
Verbindung mit den Figuren 1 bis 3 beschriebenen Compound described with Figures 1 to 3
Aus führungs formen . Execution forms.
Es zeigen: Show it:
Figur 1 eine schematische Darstellung eines Chipträgers Figure 1 is a schematic representation of a chip carrier
gemäß einem Ausführungsbeispiel,  according to an embodiment,
Figuren 2A und 2B schematische Darstellungen von Figures 2A and 2B are schematic representations of
Chipträgern gemäß weiteren Ausführungsbeispielen und  Chip carriers according to further embodiments and
Figur 3 eine schematische Darstellung eines elektronischen Figure 3 is a schematic representation of an electronic
Bauelements mit einem Chipträger gemäß einem weiteren Ausführungsbeispiel.  Component with a chip carrier according to another embodiment.
In den Ausführungsbeispielen und Figuren können gleiche oder gleich wirkende Bestandteile jeweils mit den gleichen In the exemplary embodiments and figures, the same or equivalent components may each have the same
Bezugszeichen versehen sein. Die dargestellten Elemente und deren Größenverhältnisse untereinander sind grundsätzlich nicht als maßstabsgerecht anzusehen, vielmehr können einzelne Elemente, wie beispielsweise Schichten, Bauteile, Bauelemente und Bereiche, zur besseren Darstellbarkeit und/oder zum besseren Verständnis übertrieben dick oder groß dimensioniert dargestellt sein. Be provided with reference numerals. The illustrated elements and their proportions with each other are basically not to be regarded as true to scale, but rather individual Elements, such as layers, components, components and areas, for exaggerated representability and / or for better understanding to be shown exaggerated thick or large dimensions.
In Figur 1 ist ein Chipträger 1 gemäß einem 1 shows a chip carrier 1 according to a
Ausführungsbeispiel dargestellt, der als Teil eines Embodiment shown as part of a
Leiterrahmens ausgebildet ist. Der Chipträger weist dabei Kupfer oder eine Kupferlegierung auf. Lead frame is formed. The chip carrier has copper or a copper alloy.
Der Chipträger weist einen Montagebereich 10 auf, auf dem ein Halbleiterchip 2 mittels eines Verbindungsmaterials 3 angeordnet werden kann, wie durch die gestrichelten und gepunkteten Linien angedeutet ist. Weiterhin weist der The chip carrier has a mounting region 10, on which a semiconductor chip 2 can be arranged by means of a connecting material 3, as indicated by the dashed and dotted lines. Furthermore, the
Chipträger 1 in einer Oberfläche 11 des Montagebereichs 10 eine Vertiefung 12 auf. Die Vertiefung 12 ist dabei derart ausgebildet, dass sie eine laterale Abmessung aufweist, die kleiner als eine laterale Abmessung des Halbleiterchips 2 ist, der auf dem Montagebereich 10 montiert werden kann. Bei einer Erwärmung des Chipträgers 1 kann ein durch verschiedene Wärmeausdehnungskoeffizienten des Chipträgers 1 und des Verbindungsmaterials 3 hervorgerufenes Ablösen des Chip carrier 1 in a surface 11 of the mounting portion 10 a recess 12. The recess 12 is designed such that it has a lateral dimension that is smaller than a lateral dimension of the semiconductor chip 2, which can be mounted on the mounting portion 10. Upon heating of the chip carrier 1, a detachment of the chip carrier 1 caused by different thermal expansion coefficients of the chip carrier 1 and of the connecting material 3 can occur
Verbindungsmaterials 3 und damit des Halbleiterchips 2 vom Chipträger 1 im Vergleich zu bekannten Chipträgern mit Connecting material 3 and thus the semiconductor chip 2 from the chip carrier 1 in comparison to known chip carriers with
Vorteil verhindert werden. Advantage be prevented.
Die Vertiefung 12 wird wie im allgemeinen Teil beschreiben mittels eines Ätzprozesses im Montagebereich 10 des The recess 12 is as described in the general part by means of an etching process in the mounting portion 10 of
Chipträgers 1 ausgebildet. Chip carrier 1 is formed.
Insbesondere ist im gezeigten Ausführungsbeispiel die In particular, in the embodiment shown the
Vertiefung 12 als kugelförmige oder ellipsoidförmige Recess 12 as spherical or ellipsoidal
Vertiefung ausgebildet, die eine Tiefe aufweist, die etwa der halben Dicke des Chipträgers 1 entspricht. Dabei weist die Vertiefung 12 an der Oberfläche 11 des Montagebereichs 10 eine laterale Abmessung, insbesondere einen Durchmesser, auf, der sich in den Chipträger 1 hinein vergrößert. Dadurch kann der oben im allgemeinen Teil beschriebene Ankereffekt bewirkt werden. Dies ist insbesondere mit Vorteil auch dann möglich, wenn das Verbindungsmaterial 3 beispielsweise einen Recess formed, which has a depth of about the half thickness of the chip carrier 1 corresponds. In this case, the depression 12 on the surface 11 of the mounting region 10 has a lateral dimension, in particular a diameter, which increases into the chip carrier 1. Thereby, the anchor effect described above in the general part can be effected. This is particularly advantageously possible even if the connecting material 3, for example, a
Wärmeausdehnungskoeffizienten aufweist, der größer als ein Wärmeausdehnungskoeffizient des Chipträgers 1 ist. Wird nämlich der Chipträger 1 zusammen mit dem Verbindungsmaterial 3 und dem darauf angeordneten Halbleiterchip 2 erwärmt, so dehnt sich das Verbindungsmaterial 3, das sich auf der Thermal expansion coefficient which is greater than a thermal expansion coefficient of the chip carrier 1. Namely, when the chip carrier 1 is heated together with the bonding material 3 and the semiconductor chip 2 disposed thereon, the bonding material 3 extending on the chip body 3 expands
Oberfläche 11 und auch in der Vertiefung 12 des Chipträgers 1 befindet, insbesondere auch in der Vertiefung 12 stärker als der das Verbindungsmaterial 3 umgebende Chipträger 1 aus, wodurch das Verbindungsmaterial 3 am beziehungsweise im Surface 11 and also in the recess 12 of the chip carrier 1 is located, in particular in the recess 12 stronger than the bonding material 3 surrounding chip carrier 1, whereby the connecting material 3 on or in the
Chipträger 1 verankert und damit gehalten wird. Durch die kugel- oder ellipsoidartige Form der Vertiefung 12 können die dabei auftretenden Haltekräfte gleichmäßig verteilt werden. Chip carrier 1 anchored and held it. Due to the spherical or ellipsoidal shape of the recess 12, the holding forces occurring can be evenly distributed.
In den Figuren 2A und 2B sind weitere Ausführungsbeispiele für Chipträger 1 gezeigt, die als Leiterrahmen ausgebildet sind. Die Chipträger 1 sind dabei jeweils in Aufsichten auf die Oberfläche 11 des Montagebereichs 10 dargestellt. FIGS. 2A and 2B show further exemplary embodiments of chip carriers 1, which are designed as lead frames. The chip carriers 1 are each shown in plan views of the surface 11 of the mounting portion 10.
Gemäß dem Ausführungsbeispiel in Figur 2A weist der According to the embodiment in Figure 2A, the
Chipträger 1 im Montagebereich 10 eine Vertiefung 12 auf, die eine kleinere Querschnittsfläche als ein darauf zu Chip carrier 1 in the mounting area 10, a recess 12, which has a smaller cross-sectional area than one on it
montierender Halbleiterchip 2, angedeutet durch die mounted semiconductor chip 2, indicated by the
gestrichelte Linie, aufweist. Dabei kann der zu montierende Halbleiterchip 2 beispielsweise eine Kantenlänge von 0,2 mm mal 0,2 mm aufweisen, während die Vertiefung 12 einen dashed line having. In this case, the semiconductor chip 2 to be mounted, for example, have an edge length of 0.2 mm by 0.2 mm, while the recess 12 a
kreisrunden Querschnitt mit einem Durchmesser von etwa 0,100 mm +/- 0,050 mm aufweist. Der als Leiterrahmen circular cross section with a diameter of about 0.100 mm +/- 0.050 mm. The as a ladder frame
ausgebildete Chipträger 1 kann eine Dicke von etwa 0,125 mm aufweisen, während die Vertiefung 12 eine Tiefe von etwa 0,065 mm +/- 0,030 mm aufweist. Die Vertiefung 12 kann symmetrisch im Montagebereich 10 und damit auch symmetrisch zum zu montierenden Halbleiterchip 2 angeordnet sein und beispielsweise 0,235 mm und 0,3 mm von den entsprechenden Rändern des Chipträgers 1 angeordnet sein. Es hat sich gezeigt, dass bei einer derartigen Ausgestaltung des formed chip carrier 1 may have a thickness of about 0.125 mm, while the recess 12 has a depth of about 0.065 mm +/- 0.030 mm. The depression 12 may be arranged symmetrically in the mounting region 10 and thus also symmetrically to the semiconductor chip 2 to be mounted, and be arranged, for example, 0.235 mm and 0.3 mm from the corresponding edges of the chip carrier 1. It has been found that in such an embodiment of the
Chipträgers 1 eine dauerhafte und zuverlässige Verbindung zwischen einem Halbleiterchip 2, der so geringe Abmessungen wie 0,2 mm mal 0,2 mm Kantenlänge aufweisen kann, Chip carrier 1 a permanent and reliable connection between a semiconductor chip 2, which may have as small dimensions as 0.2 mm by 0.2 mm edge length,
gewährleistet werden kann. can be guaranteed.
Gemäß einem weiteren Aus führungsbeispiel kann die Vertiefung 12 an der Oberfläche 11 des Montagebereichs 10 auch einen Durchmesser von 0,12 ) mm +/- 0,030 mm aufweisen . According to another exemplary embodiment, the depression 12 on the surface 11 of the mounting region 10 may also have a diameter of 0.12 mm +/- 0.030 mm.
Gemäß dem Ausführungsbeispiel in Figur 2B weist der According to the embodiment in Figure 2B, the
Chipträger 1 eine Mehrzahl von Vertiefungen 12 auf. Rein beispielhaft sind in diesem Ausführungsbeispiel vier Chip carrier 1 has a plurality of depressions 12. Purely by way of example, in this embodiment, four
Vertiefungen 12 gezeigt, die matrixartig und damit Wells 12 are shown, the matrix-like and thus
symmetrisch zum zu montierenden Halbleiterchip 2 angeordnet sind. Beispielsweise können derartige mehrere Vertiefungen 1. mit den vorgenannten Abmessungen vorgesehen sein, die zur Montage größerer Halbleiterchips 2, beispielsweise mit einer Kantenlänge von bis zu 1 mm mal 1 mm, vorgesehen sind. are arranged symmetrically to be mounted semiconductor chip 2. For example, such a plurality of recesses 1 may be provided with the aforementioned dimensions, which are provided for mounting larger semiconductor chips 2, for example, with an edge length of up to 1 mm by 1 mm.
Alternativ zu den vorgenannten Ausführungsbeispielen können die gezeigten Chipträger 1 auch mehrere Montagebereiche 10 mit jeweils einer oder mehreren Vertiefungen 12 aufweisen. In Figur 3 ist ein Ausführungsbeispiel für ein elektronisches Bauelement 100 gezeigt, das einen Chipträger gemäß den vorherigen Ausführungsbeispielen aufweist. Im gezeigten Ausführungsbeispiel weist der Chipträger 1 dabei rein beispielhaft die Merkmale des in Figur 2A gezeigten Chipträgers 1 auf. Auf dem Montagebereich 10 des Chipträgers 1 ist ein Halbleiterchip 2, im gezeigten Ausführungsbeispiel ein optoelektronischer Halbleiterchip in Form eines Licht emittierenden Halbleiterchips, mittels eines As an alternative to the aforementioned exemplary embodiments, the chip carriers 1 shown can also have a plurality of mounting regions 10 each having one or more depressions 12. FIG. 3 shows an exemplary embodiment of an electronic component 100 which has a chip carrier according to the previous exemplary embodiments. In the exemplary embodiment shown, the chip carrier 1 has, purely by way of example, the features of the chip carrier 1 shown in FIG. 2A. On the mounting region 10 of the chip carrier 1 is a semiconductor chip 2, in the illustrated embodiment, an optoelectronic semiconductor chip in the form of a light-emitting semiconductor chip, by means of a
Verbindungsmaterials 3 montiert. Das Verbindungsmaterial 3, das im gezeigten Ausführungsbeispiel ein elektrisch leitender Klebstoff in Form eines Epoxid-Klebstoffs gefüllt mit  Connecting material 3 mounted. The connecting material 3, which in the embodiment shown, an electrically conductive adhesive in the form of an epoxy adhesive filled with
Silberpartikeln ist, befindet sich zwischen der Oberfläche 11 des Chipträgers 1 und dem Halbleiterchip 2 sowie auch in der Vertiefung 12 des Chipträgers 1. Über dem Chipträger 1 und dem Halbleiterchip 2 ist ein Abdeckmaterial 4 angeordnet, das ein Silikon, ein Epoxid oder ein Silikon-Epoxid-Hybrid- Material ist und das als Gehäusekörper an den Chipträger 1 angeformt ist. Durch die Vertiefung kann, wie vorab Silver particles is located between the surface 11 of the chip carrier 1 and the semiconductor chip 2 and also in the recess 12 of the chip carrier 1. About the chip carrier 1 and the semiconductor chip 2, a cover 4 is arranged, which is a silicone, an epoxy or a silicone Epoxy hybrid material is and which is formed as a housing body to the chip carrier 1. Through the recess, as in advance
beschrieben, verhindert werden, dass sich das described, prevents that from happening
Verbindungsmaterial 3 während eines Lötprozesses, bei dem das elektronische Bauelement 100 beispielsweise auf einem Träger aufgelötet wird, vom Chipträger 1 durch die dabei  Connecting material 3 during a soldering process, in which the electronic component 100 is soldered, for example on a support, from the chip carrier 1 by the case
entstehenden Spannungen und Kräfte ablöst. resulting stresses and forces replaced.
Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den The invention is not limited by the description based on the embodiments of these. Rather, the invention encompasses every new feature as well as every combination of features, which in particular includes any combination of features in the patent claims, even if this feature or combination itself is not explicitly described in the claims
Patentansprüchen oder Ausführungsbeispielen angegeben ist. Claims or embodiments is given.

Claims

Chipträger (1), umfassend  Chip carrier (1) comprising
einen Montagebereich (10) zur Montage eines Halbleiterchips (2) und a mounting portion (10) for mounting a semiconductor chip (2) and
mindestens einer Vertiefung (12) in einer Oberfläche (11) des Montagebereichs (10), wobei die Vertiefung (12) eine laterale Abmessung aufweist, die kleiner als eine laterale Abmessung des Halbleiterchips (2) ist. at least one depression (12) in a surface (11) of the mounting region (10), the depression (12) having a lateral dimension that is smaller than a lateral dimension of the semiconductor chip (2).
Chipträger (1) nach Anspruch 1, wobei sich die laterale Abmessung der Vertiefung (12) von der Oberfläche (11) des Montagebereichs (10) in den Chipträger (1) hinein vergrößert . The chip carrier (1) of claim 1, wherein the lateral dimension of the recess (12) increases from the surface (11) of the mounting area (10) into the chip carrier (1).
Chipträger (1) nach einem der vorherigen Ansprüche, wobei die Vertiefung (12) einen kreisrunden Querschnitt aufweist . Chip carrier (1) according to one of the preceding claims, wherein the recess (12) has a circular cross-section.
Chipträger (1) nach einem der vorherigen Ansprüche, wobei die Vertiefung (12) kugelförmig oder Chip carrier (1) according to one of the preceding claims, wherein the depression (12) is spherical or
ellipsoidförmig ausgebildet ist.  is formed ellipsoidal.
Chipträger (1) nach einem der vorherigen Ansprüche, wobei die Vertiefung (12) eine Tiefe aufweist, die kleiner oder gleich etwa der halben Dicke des The chip carrier (1) of any one of the preceding claims, wherein the recess (12) has a depth that is less than or equal to about half the thickness of the chip carrier
Chipträgers (1) ist.  Chip carrier (1) is.
Chipträger (1) nach einem der vorherigen Ansprüche, wobei die Vertiefung (12) an der Oberfläche eine Chip carrier (1) according to one of the preceding claims, wherein the recess (12) on the surface of a
laterale Abmessung von kleiner oder gleich 75% einer lateralen Abmessung des Halbleiterchips (2) aufweist. has lateral dimension of less than or equal to 75% of a lateral dimension of the semiconductor chip (2).
7. Chipträger (1) nach dem vorherigen Anspruch, wobei im Montagebereich (10) eine Mehrzahl von Vertiefungen (12) angeordnet ist. 7. chip carrier (1) according to the preceding claim, wherein in the mounting region (10) has a plurality of recesses (12) is arranged.
8. Chipträger (1) nach dem vorherigen Anspruch, wobei die Mehrzahl von Vertiefungen (12) matrixartig angeordnet ist . 8. chip carrier (1) according to the preceding claim, wherein the plurality of recesses (12) is arranged like a matrix.
9. Chipträger (1) nach einem der vorherigen Ansprüche, 9. chip carrier (1) according to one of the preceding claims,
wobei der Chipträger (1) als Leiterrahmen ausgebildet ist .  wherein the chip carrier (1) is designed as a lead frame.
10. Elektronisches Bauelement (100) mit einem Chipträger (1) nach einem der Ansprüche 1 bis 9, bei dem 10. An electronic component (100) with a chip carrier (1) according to one of claims 1 to 9, wherein
- auf dem Montagebereich (10) über der Vertiefung (12) ein - on the mounting area (10) above the recess (12)
Halbleiterchip (2) angeordnet ist, der eine Grundfläche aufweist, die größer als eine Querschnittsfläche der Vertiefung (12) ist, Semiconductor chip (2) is arranged, which has a base area which is greater than a cross-sectional area of the recess (12),
- zwischen dem Montagebereich (10) und dem Halbleiterchip (2) auf der Oberfläche (11) des Montagebereichs (10) und in der Vertiefung (12) ein Verbindungsmaterial (3)  between the mounting area (10) and the semiconductor chip (2) on the surface (11) of the mounting area (10) and in the recess (12) a connecting material (3)
angeordnet ist und  is arranged and
- über dem Halbleiterchip (2) und dem Montagebereich (10) ein - Above the semiconductor chip (2) and the mounting area (10) a
Abdeckmaterial (4) angeordnet ist, das den Covering material (4) is arranged, which the
Halbleiterchip (2) umschließt.  Semiconductor chip (2) encloses.
11. Bauelement (100) nach dem vorherigen Anspruch, wobei der Halbleiterchip (2) ein optoelektronischer Halbleiterchip ist . 11. The component (100) according to the preceding claim, wherein the semiconductor chip (2) is an optoelectronic semiconductor chip.
12. Bauelement (100) nach Anspruch 10 oder 11, wobei das 12. The component (100) according to claim 10 or 11, wherein the
Verbindungsmaterial (3) ein elektrischer Leitkleber ist. Connecting material (3) is an electrical conductive adhesive.
13. Bauelement (100) nach einem der Ansprüche 10 bis 12, wobei das Abdeckmaterial (4) zumindest Teil eines 13. The component (100) according to any one of claims 10 to 12, wherein the covering material (4) at least part of a
Gehäuses ist, das an den Chipträger (1) angeformt ist. 14. Verfahren zur Herstellung eine Chipträgers (1) nach  Housing is, which is integrally formed on the chip carrier (1). 14. Method for producing a chip carrier (1) according to
einem der Ansprüche 1 bis 9, bei dem die Vertiefung (12) mittels eines Ätzprozesses in der Oberfläche (11) des Montagebereichs (10) ausgebildet wird.  one of claims 1 to 9, wherein the recess (12) by means of an etching process in the surface (11) of the mounting portion (10) is formed.
PCT/EP2011/062156 2010-08-10 2011-07-15 Chip carrier, electronic component having a chip carrier, and method for producing a chip carrier WO2012019867A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102010033868A DE102010033868A1 (en) 2010-08-10 2010-08-10 Chip carrier, electronic component with chip carrier and method for producing a chip carrier
DE102010033868.0 2010-08-10

Publications (1)

Publication Number Publication Date
WO2012019867A1 true WO2012019867A1 (en) 2012-02-16

Family

ID=44584141

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2011/062156 WO2012019867A1 (en) 2010-08-10 2011-07-15 Chip carrier, electronic component having a chip carrier, and method for producing a chip carrier

Country Status (2)

Country Link
DE (1) DE102010033868A1 (en)
WO (1) WO2012019867A1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103258948A (en) * 2012-02-21 2013-08-21 Lg伊诺特有限公司 Light emitting device
US9472742B2 (en) 2014-05-28 2016-10-18 Lg Innotek Co., Ltd. Light emitting device and light unit having the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63288029A (en) * 1987-05-20 1988-11-25 Nec Corp Resin-sealed semiconductor device
JPH03194958A (en) * 1989-12-22 1991-08-26 Mitsubishi Electric Corp Integrated circuit package
US5126820A (en) * 1985-02-01 1992-06-30 Advanced Micro Devices, Inc. Thermal expansion compensated metal lead frame for integrated circuit package
JP2000133764A (en) * 1998-10-26 2000-05-12 Dainippon Printing Co Ltd Circuit member for resin-sealing semiconductor device and manufacture thereof
US20090152691A1 (en) * 2007-12-18 2009-06-18 National Semiconductor Corporation Leadframe having die attach pad with delamination and crack-arresting features

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050274970A1 (en) * 2004-06-14 2005-12-15 Lumileds Lighting U.S., Llc Light emitting device with transparent substrate having backside vias
US7329942B2 (en) * 2005-05-18 2008-02-12 Ching-Fu Tsou Array-type modularized light-emitting diode structure and a method for packaging the structure
KR100755658B1 (en) * 2006-03-09 2007-09-04 삼성전기주식회사 Light emitting diode package

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5126820A (en) * 1985-02-01 1992-06-30 Advanced Micro Devices, Inc. Thermal expansion compensated metal lead frame for integrated circuit package
JPS63288029A (en) * 1987-05-20 1988-11-25 Nec Corp Resin-sealed semiconductor device
JPH03194958A (en) * 1989-12-22 1991-08-26 Mitsubishi Electric Corp Integrated circuit package
JP2000133764A (en) * 1998-10-26 2000-05-12 Dainippon Printing Co Ltd Circuit member for resin-sealing semiconductor device and manufacture thereof
US20090152691A1 (en) * 2007-12-18 2009-06-18 National Semiconductor Corporation Leadframe having die attach pad with delamination and crack-arresting features

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103258948A (en) * 2012-02-21 2013-08-21 Lg伊诺特有限公司 Light emitting device
US9472742B2 (en) 2014-05-28 2016-10-18 Lg Innotek Co., Ltd. Light emitting device and light unit having the same

Also Published As

Publication number Publication date
DE102010033868A1 (en) 2012-02-16

Similar Documents

Publication Publication Date Title
DE112018005740B4 (en) Production of optoelectronic components and optoelectronic component
DE102012002605B4 (en) Method for producing an optoelectronic semiconductor component and optoelectronic semiconductor component
WO2011157522A1 (en) Surface-mountable optoelectronic component and method for producing a surface-mountable optoelectronic component
WO2015189216A1 (en) Surface-mountable semiconductor component and method for producing same
EP2396832A1 (en) Encapsulated opto-electronic semiconductor arrangement having solder stop layer and corresponding method
DE102019119371A1 (en) COMPONENT AND METHOD OF MANUFACTURING A COMPONENT
WO2015086665A1 (en) Optoelectronic component
WO2012007271A2 (en) Carrier device for a semiconductor chip, electronic component comprising a carrier device and optoelectronic component comprising a carrier device
EP2406827A1 (en) Optoelectronic semiconductor component
WO2012019867A1 (en) Chip carrier, electronic component having a chip carrier, and method for producing a chip carrier
DE102013207111B4 (en) Optoelectronic component
DE112014002023B4 (en) Optoelectronic component and process for its production
WO2015059030A1 (en) Optoelectronic component and method for the production thereof
WO2022248247A1 (en) Optoelectronic semiconductor component and panel
EP2260511B1 (en) Component arrangement and method for producing a component arrangement
DE102004057804B4 (en) Housing body for a semiconductor chip of cast ceramic with reflective effect and method for its production
DE102014116080A1 (en) Optoelectronic component and method for its production
DE10319782B4 (en) Optoelectronic semiconductor component with a chip carrier element
DE102019112979B4 (en) Clip with locking recess, package with the clip and method for producing a package
DE102016114478A1 (en) METHOD FOR MANUFACTURING A CARRIER FOR AN OPTOELECTRONIC COMPONENT
DE102004047061A1 (en) Housing for optoelectronic semiconductor chip e.g. light emitting diode, has electrical conductors with chip contact areas provided on sides of chip frame, which are turned away from chip carrier and extend from areas to sides of carrier
DE102006015241A1 (en) Quad flat non-leaded package semiconductor component, has expansion joint arranged in plastic housing and provided between border angle region and outer contact surfaces of outer contact and central region of housing
DE102013212393A1 (en) Method for producing an optoelectronic component
DE102020104396A1 (en) OPTOELECTRONIC SEMICONDUCTOR CHIP, SEMICONDUCTOR COMPONENT AND METHOD FOR MANUFACTURING AN OPTOELECTRONIC SEMICONDUCTOR CHIP
WO2020074591A1 (en) Electronic component and method for applying at least one solder pad to an electronic component

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11745939

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11745939

Country of ref document: EP

Kind code of ref document: A1