WO2011142470A1 - エピタキシャル炭化珪素単結晶基板及びその製造方法 - Google Patents

エピタキシャル炭化珪素単結晶基板及びその製造方法 Download PDF

Info

Publication number
WO2011142470A1
WO2011142470A1 PCT/JP2011/061124 JP2011061124W WO2011142470A1 WO 2011142470 A1 WO2011142470 A1 WO 2011142470A1 JP 2011061124 W JP2011061124 W JP 2011061124W WO 2011142470 A1 WO2011142470 A1 WO 2011142470A1
Authority
WO
WIPO (PCT)
Prior art keywords
doped layer
epitaxial
silicon carbide
crystal substrate
ratio
Prior art date
Application number
PCT/JP2011/061124
Other languages
English (en)
French (fr)
Inventor
崇 藍郷
弘志 柘植
泰三 星野
藤本　辰雄
勝野　正和
正史 中林
矢代　弘克
Original Assignee
新日本製鐵株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新日本製鐵株式会社 filed Critical 新日本製鐵株式会社
Priority to KR1020127025335A priority Critical patent/KR101430217B1/ko
Priority to CN201180018417.5A priority patent/CN102844474B/zh
Priority to US13/697,211 priority patent/US8901570B2/en
Priority to EP11780725.5A priority patent/EP2570522B1/en
Publication of WO2011142470A1 publication Critical patent/WO2011142470A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

オフ角度が１°以上６°以下の炭化珪素単結晶基板上に、ドーピング密度の面内均一性に優れた炭化珪素エピタキシャル膜を有するエピタキシャル炭化珪素単結晶基板。エピタキシャル膜が、０．５μｍ以下のドープ層と０．１μｍ以下のノンドープ層とを繰り返し成長させる。材料ガス中の珪素原子数に対する炭素原子数の比（Ｃ／Ｓｉ比）を１．５以上２．０以下としてドープ層を形成し、Ｃ／Ｓｉ比を０．５以上１．５未満としてノンドープ層を形成する。オフ角度の小さな炭化珪素単結晶基板上に、高品質でドーピング密度の面内均一性に優れた炭化珪素エピタキシャル膜を有するエピタキシャル炭化珪素単結晶基板が提供される。

Description

エピタキシャル炭化珪素単結晶基板及びその製造方法
　本発明は、エピタキシャル炭化珪素（ＳｉＣ）単結晶基板及びその製造方法に関するものである。
　炭化珪素（ＳｉＣ）は、耐熱性及び機械的強度に優れ、物理的、化学的に安定なことから、耐環境性半導体材料として注目されている。また、近年、高周波高耐圧電子デバイス等の基板としてＳｉＣ単結晶基板の需要が高まっている。
　ＳｉＣ単結晶基板を用いて、電力デバイス、高周波デバイス等を作製する場合には、通常、基板上に熱ＣＶＤ法（熱化学蒸着法）と呼ばれる方法を用いてＳｉＣ薄膜をエピタキシャル成長させたり、イオン注入法により直接ドーパントを打ち込んだりすることが一般的である。後者のイオン注入法の場合には、注入後に高温でのアニールが必要となるため、エピタキシャル成長による薄膜形成が多用されている。
　エピタキシャル膜上にデバイスを形成する場合、設計通りのデバイスを安定して製造するためには、エピタキシャル膜の膜厚およびドーピング密度、特にドーピング密度のウェーハ面内均一性が重要になる。近年、ウェーハの大口径化が進むとともに、デバイスの面積も大きくなっている。このような観点から、デバイス歩留まり向上のためには、ドーピング密度の均一性が、より重要となっている。現在の主流である、３および４インチウェーハ上ＳｉＣエピタキシャル膜において、ドーピング密度面内均一性は、標準偏差／平均値（σ／ｍｅａｎ）で表すと５~１０％であるが、上記した大口径ウェーハの場合には、この値を５％以下にすることが必要とされている。
　一方、基板の口径が３インチ以上の場合、基底面転位等の欠陥密度を下げ、またＳｉＣインゴットからの基板の収率を上げる等の観点から、基板のオフ角度としては、従来の８°から約４°乃至それ以下のものが用いられている。このような小さいオフ角度を持つ基板上のエピタキシャル成長の場合、成長時に流す材料ガス中の珪素原子数に対する炭素原子数の比（Ｃ／Ｓｉ比）は、従来よりも低くすることが一般的である。これは、オフ角度が小さくなるに従って表面のステップ数が減少し、ステップフロー成長が起こりにくくなって、ステップバンチングやエピタキシャル欠陥が増加しやすくなる傾向があるため、このような傾向を抑えるためである。しかしながら、上記のＣ／Ｓｉ比を低くすると、所謂サイトコンペティション（ｓｉｔｅ−ｃｏｍｐｅｔｉｔｉｏｎ）が顕著となり、エピタキシャル成長時に、雰囲気から窒素原子のような不純物の取り込みが大きくなる。取り込まれた窒素原子はＳｉＣ中でドナーとなり、電子を供給するため、キャリア密度が上昇する。他方、成長雰囲気中には、残留窒素が存在するため、不純物元素を添加せずに形成したノンドープ層であってもｓｉｔｅ−ｃｏｍｐｅｔｉｔｉｏｎは生じるため、Ｃ／Ｓｉ比を下げて成長したノンドープ層の残留キャリア密度は、従来のＣ／Ｓｉ比の場合よりも高くなる。この点について、図１を用いて以下で説明する。
　従来のようなオフ角度（８°）の基板の場合には、Ｃ／Ｓｉ比をＸ付近にして成長するが、その場合のノンドープ層の残留キャリア密度をＮＸとすると、約４°乃至それ以下のオフ角の基板上に成長させる場合に必要な低いＣ／Ｓｉ比Ｙ（通常１．０程度）で成長させた場合のノンドープ層の残留キャリア密度は、ＮＹ（通常０．８~１×１０１５ｃｍ−３程度）になる。一方、デバイス動作に必要なキャリアレベルＮＣは、例えば１~５×１０１５ｃｍ−３であって、これは、ほぼＮＹの程度であるため、Ｃ／Ｓｉ比がＹの時には、ドーピングを行わない状態で、既にデバイス動作に必要なドーピング値に近い値を持った層が得られていることになる。従って、意図的にドーピングガスである窒素を導入して、その層のキャリアレベルをデバイス動作に必要な値に制御するためには、制御すべきドーピング量が小さいため、８°オフ基板の場合に比べ、ドーピング密度の均一性を得ることが困難になる。さらに、厳密には、ウェーハ上の全ての部分でＣ／Ｓｉ比が一定ではないため、局所的にＣ／Ｓｉ比がＹより小さい場合が発生し、その場合には、図１から分かるように、残留キャリア密度がＮＣよりも大きくなる。
　図２ａにＣ／Ｓｉ比がＹの部分でドーピングを行った場合のドーピング密度プロファイルを示し、図２ｂに同一ウェーハ内でＣ／Ｓｉ比がＹより小さい部分（０．８~０．９程度）でドーピングを行った場合のドーピング密度プロファイルを示す。ＮＢ１とＮＢ２がそれぞれの部分での残留キャリア密度とすると、通常ＮＢ１は０．８~１×１０１５ｃｍ−３程度であり、ＮＢ２は１~３×１０１５ｃｍ−３程度であるため、ＮＢ１＜ＮＢ２≒ＮＣとなる。ウェーハ内の図２ａの部分において、ＮＣが得られるようにドーピングを行ったとすると、ＮＣ−ＮＢ１がドーピング量になるため、図２ｂの部分では、必然的にＮＣ−ＮＢ１＋ＮＢ２がドーピング値となる。従って、ＮＢ２−ＮＢ１が図２ａと図２ｂの部分でのドーピングばらつきとなり、これはＮＣの１０％程度よりも大きい値となり得る。このような現象が生じるのは、４°乃至それ以下のオフ角の基板上の成長に必要なＣ／Ｓｉ比Ｙ付近で、図１におけるグラフの傾きが大きくなっているためであり、つまりＹ付近ではＣ／Ｓｉ比の僅かなばらつきでもＮＢ２−ＮＢ１の値が大きくなり、ドーピング密度の面内分布均一性を大きく低下させることになる。
　したがって、今後デバイスへの応用が期待されるＳｉＣエピタキシャル成長基板であるが、基板のオフ角度を従来の８°から約４°乃至それ以下にすると、Ｃ／Ｓｉ比を下げて成長しなければならないことに起因するドーピング密度のウェーハ面内均一性が劣化し、デバイス応用上問題であった。
　ところで、本発明者らは、オフ角度が４°以下のＳｉＣ単結晶基板上に高品質のエピタキシャル膜を形成する方法として、エピタキシャル膜の材料ガス中に含まれる炭素と珪素の原子数比（Ｃ／Ｓｉ）を０．５以上１．０未満にして成長させた層（欠陥低減層）と、Ｃ／Ｓｉを１．０以上１．５以下にして成長させた層（活性層）とを形成する方法を提案している（特許文献１参照）。ところが、この方法は、三角形状のエピタキシャル欠陥や表面荒れの少ないエピタキシャル膜を得ることを目的とするものであり、ウェーハ面内におけるエピタキシャル膜のドーピング密度について、均一性を担保する直接の手段を教示する記載はない。
特開２００９−２５６１３８号公報
　本発明は、オフ角度が１°以上６°以下の基板を用いたエピタキシャル成長において、炭素と珪素の原子数比（Ｃ／Ｓｉ）を低くした場合でも、ばらつきを抑えて、ドーピング密度のウェーハ面内均一性に優れた高品質エピタキシャル膜を有したエピタキシャルＳｉＣ単結晶基板、及びその製造方法を提供することを目的とする。
　本発明者らは、エピタキシャル成長時に、不純物元素を添加せずに形成したノンドープ層と、不純物元素を添加しながら形成したドープ層とをそれぞれ複数層積層し、尚且つ、そのノンドープ層及びドープ層を成長させる際のＣ／Ｓｉ比と、それらの厚みを変えることが、上記課題の解決に極めて効果的なを見出した。
　本発明は上記知見に基づくものである。より詳しくは、本発明のエピタキシャル炭化珪素単結晶基板は、オフ角度が１°以上６°以下である炭化珪素単結晶基板上に、化学気相堆積法によって形成された炭化珪素エピタキシャル膜を有するエピタキシャル炭化珪素単結晶基板であって；該エピタキシャル膜が、不純物元素を添加しながら形成した厚さ０．５μｍ以下のドープ層と、不純物元素を添加せずに形成した厚さ０．１μｍ以下のノンドープ層とを交互に積層して、ドープ層及びノンドープ層をそれぞれ２層以上有してなることを特徴とするものである。
　本発明は、例えば、以下の態様を含むことができる。
　（１）オフ角度が１°以上６°以下である炭化珪素単結晶基板上に、化学気相堆積法によって形成された炭化珪素エピタキシャル膜を有するエピタキシャル炭化珪素単結晶基板であって、
　該エピタキシャル膜が、不純物元素を添加しながら形成した厚さ０．５μｍ以下のドープ層と、不純物元素を添加せずに形成した厚さ０．１μｍ以下のノンドープ層とを交互に積層して、ドープ層及びノンドープ層をそれぞれ２層以上有してなることを特徴とするエピタキシャル炭化珪素単結晶基板。
　（２）前記ドープ層が、エピタキシャル膜の材料ガス中に含まれる炭素と珪素の原子数比（Ｃ／Ｓｉ）を１．５以上２．０以下にして形成され、また、前記ノンドープ層が、エピタキシャル膜の材料ガス中に含まれる炭素と珪素の原子数比（Ｃ／Ｓｉ）を０．５以上１．５未満にして形成されたことを特徴とする上記（１）に記載のエピタキシャル炭化珪素単結晶基板。
　（３）前記ドープ層の厚さが前記ノンドープ層の厚さよりも大きいことを特徴とする上記（１）又は（２）に記載のエピタキシャル炭化珪素単結晶基板。
　（４）前記ドープ層のドーピング原子数密度が１×１０１５ｃｍ−３以上であることを特徴とする上記（１）~（３）のいずれかに記載のエピタキシャル炭化珪素単結晶基板。
　（５）オフ角度が１°以上６°以下である炭化珪素単結晶基板上に、化学気相堆積法によって炭化珪素エピタキシャル膜を形成して、エピタキシャル炭化珪素単結晶基板を製造する方法であって、
　エピタキシャル膜の材料ガス中に含まれる炭素と珪素の原子数比（Ｃ／Ｓｉ）を１．５以上２．０以下にして、不純物元素を添加しながら形成する厚さ０．５μｍ以下のドープ層と、
　エピタキシャル膜の材料ガス中に含まれる炭素と珪素の原子数比（Ｃ／Ｓｉ）を０．５以上１．５未満にして、不純物元素を添加せずに形成する厚さ０．１μｍ以下のノンドープ層と、を交互に成長させて、ドープ層及びノンドープ層をそれぞれ２層以上有するようにして炭化珪素エピタキシャル膜を形成することを特徴とするエピタキシャル炭化珪素単結晶基板の製造方法。
　本発明によれば、オフ角度が１°以上６°以下の基板上に形成したエピタキシャル膜において、ドーピング密度のウェーハ面内均一性に優れた、高品質なエピタキシャルＳｉＣ単結晶基板を提供することが可能である。
　また、本発明の製造方法は、ＣＶＤ法（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ：化学気相堆積法）を用いるため、装置構成が容易で制御性にも優れ、均一性、再現性の高いエピタキシャル膜が得られる。
　さらに、本発明のエピタキシャルＳｉＣ単結晶基板を用いたデバイスは、ドーピング密度のウェーハ面内均一性に優れた高品質エピタキシャル膜上に形成されるため、その特性及び歩留りが向上する。
Ｃ／Ｓｉ比と残留キャリア密度の関係を示す図である。 残留キャリア密度がデバイス動作に必要なキャリアレベルより低い部分でドーピングを行った場合のドーピング密度プロファイルの一例を示す図である。 残留キャリア密度がデバイス動作に必要なキャリアレベルとほぼ同等な部分でドーピングを行った場合のドーピング密度プロファイルの一例を示す図である。 従来のエピタキシャル成長を行う際の典型的な成長シーケンスの一例を示す図である。 従来のエピタキシャル成長を行う際のＣ／Ｓｉ比とＮ２ガス流量の変化を示す図である。 本発明の一方法によりエピタキシャル成長を行う際の成長シーケンスの一例を示す図である。 本発明の一方法によりエピタキシャル成長を行う際のＣ／Ｓｉ比とＮ２ガス流量の変化の一例を示す図である。 図２ａと同様の場所に本発明の一方法によりドーピングを行った場合のドーピング密度プロファイルの一例を示す図 図２ｂと同様の場所に本発明の一方法によりドーピングを行った場合のドーピング密度プロファイルの一例を示す図である。 本発明の一方法によりエピタキシャル成長を行った膜の表面状態の一例を示す光学顕微鏡写真である。 本発明の一方法によりエピタキシャル成長を行った膜の表面−裏面間の電流値分布の一例を示す図である。
　以下、本発明の具体的な内容について述べる。
　まず、ＳｉＣ単結晶基板上へのエピタキシャル成長について述べる。
　本発明で好適にエピタキシャル成長に使用可能な装置は、横型のＣＶＤ装置である。ＣＶＤ法は、装置構成が簡単であり、ガスのｏｎ／ｏｆｆで成長を制御できるため、エピタキシャル膜の制御性、再現性に優れた成長方法である。
　図３に、従来のエピタキシャル膜成長を行う際の典型的な成長シーケンスの１態様を、ガスの導入タイミングと併せて示す。まず、成長炉に基板をセットし、成長炉内を真空排気した後、水素ガスを導入して圧力を、好ましくは１×１０４~３×１０４Ｐａに調整する。その後、圧力を一定に保ちながら成長炉の温度を上げ、好ましい成長温度である１５５０~１６５０℃に達した後、材料ガス（例えば、ＳｉＨ４とＣ２Ｈ４およびドーピングガスであるＮ２）を導入して成長を開始する。ＳｉＨ４流量は好ましくは毎分４０~５０ｃｍ３、Ｃ２Ｈ４流量は好ましくは毎分２０~４０ｃｍ３であり、成長速度は好ましくは毎時６~７μｍである。
　このような好適な成長速度は、通常利用されるエピタキシャル層の膜厚が１０μｍ程度であるため、生産性を考慮して決定されたものである。
　一定時間成長し、所望の膜厚が得られた時点で材料ガス（すなわち、上記したＳｉＨ４、Ｃ２Ｈ４およびＮ２）の導入を止め、水素ガスのみ流した状態で温度を下げる。
　温度が常温まで下がった後、水素ガスの導入を止め、成長室内を真空排気し、不活性ガスを成長室に導入して、成長室を大気圧に戻してから、基板を取り出す。
　この従来方式で成長を行う場合のＣ／Ｓｉ比とＮ２ガス流量の変化の好適な一例を図４に示す。この図４に示した態様においては、成長開始から終了までＣ／Ｓｉ比とＮ２ガス流量は変化させず、一定である。
　次に、本発明の他の態様を図５の成長シーケンスで説明する。ＳｉＣ単結晶基板をセットし、成長を開始するまでは、図３の態様と同様である。成長開始直後は、ＳｉＨ４とＣ２Ｈ４の流量比が、好ましくはＣ／Ｓｉ比で１．５未満になるようにしてノンドープ層を０．１μｍ程度成長させる。その後ＳｉＨ４とＣ２Ｈ４の流量比がＣ／Ｓｉ比で、好ましくは１．５以上になるようにして、好ましくは０．２μｍ程度成長させるが、その時にドーピングガスである窒素を導入してドープ層とする。
　その後は、ノンドープ層とドープ層を繰り返し成長させて、所望の膜厚が得られた時点でＳｉＨ４、Ｃ２Ｈ４およびＮ２の導入を止める。その後の手順は、図３の場合と同様である。
　この図５の態様におけるＣ／Ｓｉ比とＮ２ガス流量の変化の一例を図６に示す。このように、低いＣ／Ｓｉ比でノンドープ層を成長させ、高いＣ／Ｓｉ比でドープ層を成長させることにより、ｓｉｔｅ−ｃｏｍｐｅｔｉｔｉｏｎが起こりにくい状態でドーピングが行えるため、制御性に優れたドーピングが可能になる。さらに、本発明では、ノンドープ層の厚さを全体的に薄くするため、前述したドーピング密度の面内不均一性も抑制することができる。この点について、図７を用いて、下記で一例を挙げながら説明する。
　図７ａは図２ａと同様の場所に、本発明を適用してドーピングした場合のドーピングプロファイルの一例であり、理想的なドーピングプロファイルが得られた時には、ドーピング密度は点線のようになる。つまり、ドーピングガスである窒素を導入しながら形成するドープ層では、Ｃ／Ｓｉ比を図１における値Ｙよりも高く、１．５以上にしているため、残留キャリア密度の影響を受けることなくＮＣが得られるようにドーピングされる。
　一方、ドーピングガスである窒素を導入せずに形成するノンドープ層では、Ｃ／Ｓｉ比が図１における値Ｙ（好ましくは、１．０程度）であるため、図２ａのＮＢ１の残留キャリア密度を示すようになる。しかし実際には、ドープ層とノンドープ層の間のドーピング密度変化は連続的であるため、実線のようなプロファイルになる。そして、実効的なドーピング密度はＮＣ１程度と考えられる。
　一方、図７ｂは図２ｂと同様の場所であり、図７ａと同様に点線が理想的なドーピングプロファイルを示す。この場合、Ｃ／Ｓｉ比が図１における値Ｙよりも高い（例えば、Ｃ／Ｓｉ比が１．５以上の）ドープ層のＮＣの値は残留不純物の影響を受けないため、図７ａのＮＣと同様になる。この場合、Ｃ／Ｓｉ比が図１における値Ｙよりも小さい値（例えば、０．８~０．９）になっているノンドープ層の残留キャリア密度は、残留不純物密度が高いため、図２ｂのＮＢ２と同じになる。そして、実効的なドーピング密度はＮＣ２程度と考えられる。従って、ＮＣ１とＮＣ２の差が小さくなり、ドーピング密度の面内均一性が改善される。
　本発明により、１°以上６°以下のオフ角を持った基板上のエピタキシャル膜において、ドーピングの面内均一性が高い良好なエピタキシャル膜が得られるようになるが、低いＣ／Ｓｉ比で成長するノンドープ層は、小さいオフ角を持つ基板上の成長に必須であるため、薄すぎるとエピタキシャル欠陥等が生じ膜質が劣化する可能性がある。また、厚すぎると全体のドーピング密度の面内均一性に悪影響を与えるとともに、基板に垂直に電流を流す現状のデバイスにおいては抵抗が高くなるという問題が発生する可能性がある。一方、高いＣ／Ｓｉ比で成長するドープ層は、ノンドープ層より薄いとドーピング密度の面内均一性の向上に対する寄与が小さくなる可能性があり、厚すぎると膜質の劣化につながる可能性がある。
　以上の状況を考慮し、発明者らが検討した結果、ノンドープ層の厚さは０．１μｍ以下であることが好適であり、より好適には０．０５~０．１μｍであることが判明した。ドープ層の厚さは０．５μｍ以下が好適であり、より好適には０．２~０．５μｍである。また、ノンドープ層に対するドープ層の厚さの比は２~１０程度が好ましい。さらに、ドープ層及びノンドープ層は、それぞれ２層以上有するようにするが、ノンドープ層とドープ層の積層回数は、多い方がエピタキシャル膜全体でのドーピング密度の平均化が進み、面内均一性の向上に効果的である。実際に必要とされるエピタキシャル膜全体の厚さも考慮すると、ノンドープ層とドープ層の積層回数は、それぞれが２０回程度より多いことが好適であり、より好適にはそれぞれが２０~４０回程度である。
　ノンドープ層とドープ層の積層順番に関しては、ＳｉＣ基板上に成長を開始する時は、小さいオフ角を持つ基板上の成長になるため、低いＣ／Ｓｉ比、すなわちノンドープ層が必要である。一方、最表面は、デバイスの電極と接触する部分であるため、ドープ層が必要である。
　また、ノンドープ層を成長する時のＣ／Ｓｉ比は、低オフ角基板上の成長を考慮すると０．５以上１．５未満であることが好ましい。Ｃ／Ｓｉ比が０．５未満では、過剰なＳｉ原子が基板表面に凝縮するＳｉドロップレットと呼ばれる欠陥が形成され易い傾向がある。他方、Ｃ／Ｓｉ比が１．５以上になると表面荒れやエピタキシャル欠陥が増加する傾向がある。より好適には、この場合のＣ／Ｓｉ比は、０．８~１．２である。
　一方、ドープ層を成長する時のＣ／Ｓｉ比は、低すぎるとｓｉｔｅ−ｃｏｍｐｅｔｉｔｉｏｎの影響が現れ易い傾向がある。他方、Ｃ／Ｓｉ比が高すぎると三角形欠陥等のエピタキシャル欠陥が増加する傾向がある。このため、この場合のＣ／Ｓｉ比は、１．５以上２．０以下が好適であり、より好適には１．５~１．８である。さらに、ドープ層のドーピング原子数密度は、図７ａ、図７ｂより、ＮＢ１およびＮＢ２より大きい事が好ましく、そのためには１×１０１５ｃｍ−３以上が好ましい。ドーピング原子数密度が高すぎると表面荒れが生じる可能性があるため、より好適には１×１０１５ｃｍ−３以上１×１０１７ｃｍ−３以下である。
　エピタキシャル膜全体の厚さについては、通常形成されるデバイスの耐圧、エピタキシャル膜の生産性等を考慮した場合、５μｍ以上５０μｍ以下が好ましい。より好適には１０~２０μｍである。また、基板のオフ角が１°以上６°以下であるのは、１°未満であるとオフ角が小さすぎて、本発明の効果を十分に発揮することができない可能性がある。他方、基板のオフ角が６°を超えると、Ｃ／Ｓｉ比が高い状態で成長でき、本発明を用いなくても面内均一性を上げられる可能性がある。
　そして、本発明によれば、ＳｉＣ単結晶基板にエピタキシャル膜を成長する際に、ノンドープ層とドープ層をそれぞれ複数層積層し、そのノンドープ層とドープ層を成長する時のＣ／Ｓｉ比および厚さを変えることで、ドーピング密度の面内均一性をσ／ｍｅａｎで５％以下にすることができる。ただしこの場合は、図７から分かるように、ノンドープ層とドープ層との積層部分のドーピング密度の平均値を、通常の容量−電圧測定から得られるドーピングプロファイルで求めることはできないため、エピタキシャル膜の表面と基板裏面にオーミック電極を形成し、電極間の電流値をドーピング密度と等価とみなし、その面内均一性で評価する。具体的には、裏面全面にＮｉでオーミック電極を作成し、表面にも２００μｍ角程度のＮｉオーミック電極を作成する。表面と裏面のオーミック電極に電圧を印加し、たとえば１０Ｖ印加時の電流値を測定する。
　本発明においてエピタキシャル膜を形成する際に添加する不純物元素は、上述した態様では、主に窒素を例に説明したが、窒素以外にも、例えばアルミニウム等を不純物として用いてドープ層を形成するようにしてもよい。また、エピタキシャル膜の材料ガスについては、上述した態様ではＳｉＨ４とＣ２Ｈ４を例に説明したが、これら以外の珪素源や炭素源を用いてもよいことは勿論である。
　このようにして成長されたエピタキシャル膜を有する本発明の基板上に好適に形成されるデバイスの例としては、ショットキーバリアダイオード、ＰＩＮダイオード、ＭＯＳダイオード、ＭＯＳトランジスタ等が挙げられ、特に、ＳｉＣの低損失性を活かす点からは、電力制御用に用いられるデバイスが本発明の基板に好適な例である。また、このような高ドーピング層と低ドーピング層を有するエピタキシャル膜においては、それぞれの層の格子定数が異なるため界面でひずみが発生し、基板からの基底面転位が刃状転位に変換される確率が増加する。そのため、このようにして成長されたエピタキシャル膜の表面に存在する基底面転位密度としては、２０個／ｃｍ２以下が期待できる。更に、転位密度が低減して膜の品質が向上するため、ショットキーバリアダイオードを形成した際のダイオードの性能を示すｎ値も１．０１~１．０３程度が得られると予想される。
（実施例１）
　３インチ（７６ｍｍ）ウェーハ用ＳｉＣ単結晶インゴットから、約４００μｍの厚さでスライスし、粗削りとダイヤモンド砥粒による通常研磨を実施して、４Ｈ型のポリタイプを有するＳｉＣ単結晶基板を用意した。この基板はｎ型であり、抵抗率は約０．０２Ω・ｃｍであった。
　この基板のＳｉ面に、エピタキシャル成長を実施した。基板のオフ角は４°である。成長の手順は、以下の通りであった。
　成長炉に基板をセットし、成長炉内を真空排気した後、水素ガスを毎分１５０Ｌ導入しながら圧力を１．０×１０４Ｐａに調整した。その後、圧力を一定に保ちながら成長炉の温度を１６００℃まで上げ、ＳｉＨ４流量を毎分４０ｃｍ３、Ｃ２Ｈ４流量を毎分２２ｃｍ３（Ｃ／Ｓｉ比１．１）にしてノンドープ層の成長を開始した。
　ノンドープ層を０．１μｍ成長させた後、ＳｉＨ４流量を毎分４０ｃｍ３、Ｃ２Ｈ４流量を毎分３０ｃｍ３（Ｃ／Ｓｉ比１．５）にし、さらにドーピングガスであるＮ２流量を毎分３０ｃｍ３にして（ドーピング原子数密度１×１０１６ｃｍ−３）、ドープ層を０．２μｍ成長させた。
　その後、Ｎ２の導入を止め、再びノンドープ層を０．１μｍ成長させて、更に、Ｎ２流量を毎分３０ｃｍ３にしてドープ層を０．２μｍ成長させて、以降このようにして、ノンドープ層とドープ層をそれぞれ合計３０回成長させ、最上層がドープ層となるようにした。
　このようにしてエピタキシャル成長を行った膜の光学顕微鏡写真を図８に示す。図８より、表面荒れや欠陥の少ない良好な膜が得られていることが分かる。上述したように、このエピタキシャル膜にＮｉのオーミック電極を形成し、ドーピング密度を電流値により評価した結果を図９に示す。均一性は良好であり、σ／ｍｅａｎで表した面内均一性は４．５％であった。
（実施例２）
　実施例１と同様にスライス、粗削り、通常研磨を行った、４Ｈ型のポリタイプを有する３インチ（７６ｍｍ）のＳｉＣ単結晶基板のＳｉ面に、エピタキシャル成長を実施した。基板のオフ角は４°である。この基板はｎ型であり、抵抗率は約０．０２Ω・ｃｍであった。
　成長開始までの手順、温度等は、実施例１と同様であった。本実施例における成長の手順は、以下の通りであった。
　ＳｉＨ４流量を毎分４０ｃｍ３、Ｃ２Ｈ４流量を毎分２２ｃｍ３（Ｃ／Ｓｉ比１．１）にしてノンドープ層の成長を開始した。ノンドープ層を０．０５μｍ成長させた後、ＳｉＨ４流量を毎分４０ｃｍ３、Ｃ２Ｈ４流量を毎分３０ｃｍ３（Ｃ／Ｓｉ比１．５）にし、さらにドーピングガスであるＮ２流量を毎分３ｃｍ３にして（ドーピング原子数密度１×１０１５ｃｍ−３）、ドープ層を０．５μｍ成長させた。
　その後、Ｎ２の導入を止め、再びノンドープ層を０．０５μｍ成長させて、更に、Ｎ２流量を毎分３ｃｍ３にしてドープ層を０．５μｍ成長させて、以降このようにして、ノンドープ層とドープ層をそれぞれ合計２０回成長させた。このようにしてエピタキシャル成長を行った膜は、表面荒れや欠陥の少ない良好な膜であり、電流値で評価した面内均一性のσ／ｍｅａｎは３．５％であった。
（実施例３）
　実施例１と同様にスライス、粗削り、通常研磨を行った、４Ｈ型のポリタイプを有する３インチ（７６ｍｍ）のＳｉＣ単結晶基板のＳｉ面に、エピタキシャル成長を実施した。基板のオフ角は４°である。この基板はｎ型であり、抵抗率は約０．０２Ω・ｃｍであった。
　成長開始までの手順、温度等は、実施例１と同様であった。本実施例における成長の手順は、以下の通りであった。
　ＳｉＨ４流量を毎分４０ｃｍ３、Ｃ２Ｈ４流量を毎分１０ｃｍ３（Ｃ／Ｓｉ比０．５）にしてノンドープ層の成長を開始した。ノンドープ層を０．１μｍ成長させた後、ＳｉＨ４流量を毎分４０ｃｍ３、Ｃ２Ｈ４流量を毎分４０ｃｍ３（Ｃ／Ｓｉ比２．０）にし、さらにドーピングガスであるＮ２流量を毎分３０ｃｍ３（ドーピング原子数密度１×１０１６ｃｍ−３）にしてドープ層を０．２μｍ成長させた。
　その後、Ｎ２の導入を止め、再びノンドープ層を０．１μｍ成長させて、更に、Ｎ２流量を毎分３０ｃｍ３にしてドープ層を０．２μｍ成長させた。以降このようにして、ノンドープ層とドープ層をそれぞれ合計３０回成長させた。
　このようにしてエピタキシャル成長を行った膜は、表面荒れや欠陥の少ない良好な膜であり、電流値で評価した面内均一性のσ／ｍｅａｎは４．７％であった。
（実施例４）
　実施例１と同様にスライス、粗削り、通常研磨を行った、４Ｈ型のポリタイプを有する３インチ（７６ｍｍ）のＳｉＣ単結晶基板のＳｉ面に、エピタキシャル成長を実施した。基板のオフ角は４°である。この基板はｎ型であり、抵抗率は約０．０２Ω・ｃｍであった。
　成長開始までの手順、温度等は、実施例１と同様であった。本実施例における成長の手順は、以下の通りであった。
　ＳｉＨ４流量を毎分４０ｃｍ３、Ｃ２Ｈ４流量を毎分１０ｃｍ３（Ｃ／Ｓｉ比０．５）にしてノンドープ層の成長を開始した。ノンドープ層を０．０５μｍ成長させた後、ＳｉＨ４流量を毎分４０ｃｍ３、Ｃ２Ｈ４流量を毎分４０ｃｍ３（Ｃ／Ｓｉ比２．０）にし、さらにドーピングガスであるＮ２流量を毎分３００ｃｍ３（ドーピング原子数密度１×１０１７ｃｍ−３）にして、ドープ層を０．５μｍ成長させた。
　その後、Ｎ２の導入を止め、再びノンドープ層を０．０５μｍ成長させて、更に、Ｎ２流量を毎分３００ｃｍ３にしてドープ層を０．５μｍ成長させた。以降このようにして、ノンドープ層とドープ層をそれぞれ合計２０回成長させた。
　このようにしてエピタキシャル成長を行った膜は、表面荒れや欠陥の少ない良好な膜であり、電流値で評価した面内均一性のσ／ｍｅａｎは４．０％であった。
（実施例５）
　実施例１と同様にスライス、粗削り、通常研磨を行った、４Ｈ型のポリタイプを有する３インチ（７６ｍｍ）のＳｉＣ単結晶基板のＳｉ面に、エピタキシャル成長を実施した。基板のオフ角は１°である。この基板はｎ型であり、抵抗率は約０．０２Ω・ｃｍであった。
　成長開始までの手順、温度等は、実施例１と同様であった。本実施例における成長の手順は、以下の通りであった。
　ＳｉＨ４流量を毎分４０ｃｍ３、Ｃ２Ｈ４流量を毎分１０ｃｍ３（Ｃ／Ｓｉ比０．５）にしてノンドープ層の成長を開始した。ノンドープ層を０．１μｍ成長させた後、ＳｉＨ４流量を毎分４０ｃｍ３、Ｃ２Ｈ４流量を毎分３０ｃｍ３（Ｃ／Ｓｉ比１．５）にし、さらにドーピングガスであるＮ２流量を毎分３０ｃｍ３（ドーピング原子数密度１×１０１６ｃｍ−３）にして、ドープ層を０．２μｍ成長させた。
　その後、Ｎ２の導入を止め、再びノンドープ層を０．１μｍ成長させて、更に、Ｎ２流量を毎分３０ｃｍ３にしてドープ層を０．２μｍ成長させた。以降このようにして、ノンドープ層とドープ層をそれぞれ合計３０回成長させた。
　このようにしてエピタキシャル成長を行った膜は、表面荒れや欠陥の少ない良好な膜であり、電流値で評価した面内均一性のσ／ｍｅａｎは４．８％であった。
（実施例６）
　実施例１と同様にスライス、粗削り、通常研磨を行った、４Ｈ型のポリタイプを有する３インチ（７６ｍｍ）のＳｉＣ単結晶基板のＳｉ面に、エピタキシャル成長を実施した。基板のオフ角は６°である。この基板はｎ型であり、抵抗率は約０．０２Ω・ｃｍであった。
　成長開始までの手順、温度等は、実施例１と同様であった。本実施例における成長の手順は、以下の通りであった。
　ＳｉＨ４流量を毎分４０ｃｍ３、Ｃ２Ｈ４流量を毎分２２ｃｍ３（Ｃ／Ｓｉ比１．１）にしてノンドープ層の成長を開始した。ノンドープ層を０．１μｍ成長させた後、ＳｉＨ４流量を毎分４０ｃｍ３、Ｃ２Ｈ４流量を毎分３０ｃｍ３（Ｃ／Ｓｉ比１．５）にし、さらにドーピングガスであるＮ２流量を毎分３０ｃｍ３（ドーピング原子数密度１×１０１６ｃｍ−３）にして、ドープ層を０．２μｍ成長させた。
　その後、Ｎ２の導入を止め、再びノンドープ層を０．１μｍ成長させて、更に、Ｎ２流量を毎分３０ｃｍ３にしてドープ層を０．２μｍ成長させた。以降このようにして、ノンドープ層とドープ層をそれぞれ合計３０回成長させた。
　このようにしてエピタキシャル成長を行った膜は、表面荒れや欠陥の少ない良好な膜であり、電流値で評価した面内均一性のσ／ｍｅａｎは４．２％であった。
（比較例１）
　比較例として、実施例１と同様にスライス、粗削り、通常研磨を行った、４Ｈ型のポリタイプを有する３インチ（７６ｍｍ）のＳｉＣ単結晶基板のＳｉ面に、エピタキシャル成長を実施した。基板のオフ角は４°である。
　成長開始までの手順、温度等は、実施例１と同様であるが、成長は、ＳｉＨ４流量を毎分４０ｃｍ３、Ｃ２Ｈ４流量を毎分２２ｃｍ３（Ｃ／Ｓｉ比１．１）にし、さらにドーピングガスであるＮ２流量を１ｃｍ３（ドーピング原子数密度１×１０１６ｃｍ−３）にして、ドープ層を１０μｍ成長した。
　このようにしてエピタキシャル成長を行った膜は、表面荒れや欠陥の少ない良好な膜であるが、電流値で評価した面内均一性のσ／ｍｅａｎは１５％であった。
　本発明によれば、ＳｉＣ単結晶基板上へのエピタキシャル成長において、ドーピング密度の面内均一性に優れた高品質エピタキシャル膜を有するエピタキシャルＳｉＣ単結晶基板を作成することが可能である。そのため、このような基板上に電子デバイスを形成すればデバイスの特性及び歩留まりが向上することが期待できる。本実施例においては、材料ガスとしてＳｉＨ４及びＣ２Ｈ４を用いているが、Ｓｉ源としてトリクロルシランを用い、Ｃ源としてＣ３Ｈ８等を用いた場合についても同様である。

Claims (5)

  1. 　オフ角度が１°以上６°以下である炭化珪素単結晶基板上に、化学気相堆積法によって形成された炭化珪素エピタキシャル膜を有するエピタキシャル炭化珪素単結晶基板であって、
    　該エピタキシャル膜が、不純物元素を添加しながら形成した厚さ０．５μｍ以下のドープ層と、不純物元素を添加せずに形成した厚さ０．１μｍ以下のノンドープ層とを交互に積層して、ドープ層及びノンドープ層をそれぞれ２層以上有してなることを特徴とするエピタキシャル炭化珪素単結晶基板。
  2. 　前記ドープ層が、エピタキシャル膜の材料ガス中に含まれる炭素と珪素の原子数比（Ｃ／Ｓｉ）を１．５以上２．０以下にして形成され、また、前記ノンドープ層が、エピタキシャル膜の材料ガス中に含まれる炭素と珪素の原子数比（Ｃ／Ｓｉ）を０．５以上１．５未満にして形成されたことを特徴とする請求項１に記載のエピタキシャル炭化珪素単結晶基板。
  3. 　前記ドープ層の厚さが前記ノンドープ層の厚さよりも大きいことを特徴とする請求項１又は２に記載のエピタキシャル炭化珪素単結晶基板。
  4. 　前記ドープ層のドーピング原子数密度が１×１０１５ｃｍ−３以上であることを特徴とする請求項１又は２に記載のエピタキシャル炭化珪素単結晶基板。
  5. 　オフ角度が１°以上６°以下である炭化珪素単結晶基板上に、化学気相堆積法によって炭化珪素エピタキシャル膜を形成して、エピタキシャル炭化珪素単結晶基板を製造する方法であって、
    　エピタキシャル膜の材料ガス中に含まれる炭素と珪素の原子数比（Ｃ／Ｓｉ）を１．５以上２．０以下にして、不純物元素を添加しながら形成する厚さ０．５μｍ以下のドープ層と、
    　エピタキシャル膜の材料ガス中に含まれる炭素と珪素の原子数比（Ｃ／Ｓｉ）を０．５以上１．５未満にして、不純物元素を添加せずに形成する厚さ０．１μｍ以下のノンドープ層と、を交互に成長させて、
    　ドープ層及びノンドープ層をそれぞれ２層以上有するようにして炭化珪素エピタキシャル膜を形成することを特徴とするエピタキシャル炭化珪素単結晶基板の製造方法。
PCT/JP2011/061124 2010-05-11 2011-05-10 エピタキシャル炭化珪素単結晶基板及びその製造方法 WO2011142470A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020127025335A KR101430217B1 (ko) 2010-05-11 2011-05-10 에피택셜 탄화규소 단결정 기판 및 그 제조 방법
CN201180018417.5A CN102844474B (zh) 2010-05-11 2011-05-10 外延碳化硅单晶基板及其制造方法
US13/697,211 US8901570B2 (en) 2010-05-11 2011-05-10 Epitaxial silicon carbide single crystal substrate and process for producing the same
EP11780725.5A EP2570522B1 (en) 2010-05-11 2011-05-10 Epitaxial silicon carbide single-crystal substrate and method for producing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-109105 2010-05-11
JP2010109105A JP4880052B2 (ja) 2010-05-11 2010-05-11 エピタキシャル炭化珪素単結晶基板及びその製造方法

Publications (1)

Publication Number Publication Date
WO2011142470A1 true WO2011142470A1 (ja) 2011-11-17

Family

ID=44914519

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/061124 WO2011142470A1 (ja) 2010-05-11 2011-05-10 エピタキシャル炭化珪素単結晶基板及びその製造方法

Country Status (6)

Country Link
US (1) US8901570B2 (ja)
EP (1) EP2570522B1 (ja)
JP (1) JP4880052B2 (ja)
KR (1) KR101430217B1 (ja)
CN (1) CN102844474B (ja)
WO (1) WO2011142470A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140117381A1 (en) * 2012-10-31 2014-05-01 Lg Innotek Co., Ltd. Epitaxial Wafer, Method for Fabricating the Same, and Semiconductor Device Including the Same
WO2015129876A1 (ja) * 2014-02-27 2015-09-03 京セラ株式会社 炭化珪素の結晶のインゴット、炭化珪素のウェハ、炭化珪素の結晶のインゴットおよび炭化珪素のウェハの製造方法
WO2015170500A1 (ja) * 2014-05-08 2015-11-12 三菱電機株式会社 ＳｉＣエピタキシャルウエハおよび炭化珪素半導体装置の製造方法
WO2017043165A1 (ja) * 2015-09-11 2017-03-16 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
WO2017047350A1 (ja) * 2015-09-16 2017-03-23 ローム株式会社 ＳｉＣエピタキシャルウェハ、ＳｉＣエピタキシャルウェハの製造装置、ＳｉＣエピタキシャルウェハの製造方法、および半導体装置

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101926694B1 (ko) * 2012-05-30 2018-12-07 엘지이노텍 주식회사 탄화규소 에피 웨이퍼 및 이의 제조 방법
KR101926678B1 (ko) * 2012-05-31 2018-12-11 엘지이노텍 주식회사 탄화규소 에피 웨이퍼 및 이의 제조 방법
US8860040B2 (en) 2012-09-11 2014-10-14 Dow Corning Corporation High voltage power semiconductor devices on SiC
US9018639B2 (en) 2012-10-26 2015-04-28 Dow Corning Corporation Flat SiC semiconductor substrate
US9017804B2 (en) 2013-02-05 2015-04-28 Dow Corning Corporation Method to reduce dislocations in SiC crystal growth
US9797064B2 (en) 2013-02-05 2017-10-24 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a support shelf which permits thermal expansion
US9738991B2 (en) 2013-02-05 2017-08-22 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a supporting shelf which permits thermal expansion
US8940614B2 (en) 2013-03-15 2015-01-27 Dow Corning Corporation SiC substrate with SiC epitaxial film
JP6289952B2 (ja) * 2014-03-19 2018-03-07 株式会社東芝 ＳｉＣエピタキシャル基板の製造方法、半導体装置の製造方法
JP6306411B2 (ja) * 2014-04-17 2018-04-04 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
US9279192B2 (en) 2014-07-29 2016-03-08 Dow Corning Corporation Method for manufacturing SiC wafer fit for integration with power device manufacturing technology
KR102203025B1 (ko) * 2014-08-06 2021-01-14 엘지이노텍 주식회사 탄화규소 에피 웨이퍼 제조 방법
CN111799324A (zh) * 2015-05-18 2020-10-20 住友电气工业株式会社 碳化硅外延基板、碳化硅半导体装置及其制造方法
US20170275779A1 (en) * 2015-10-07 2017-09-28 Sumitomo Electric Industries, Ltd. Silicon carbide epitaxial substrate and method for manufacturing silicon carbide semiconductor device
US9679763B1 (en) 2015-11-20 2017-06-13 International Business Machines Corporation Silicon-on-insulator fin field-effect transistor device formed on a bulk substrate
WO2017094764A1 (ja) 2015-12-02 2017-06-08 三菱電機株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置
US9537011B1 (en) 2015-12-14 2017-01-03 International Business Machines Corporation Partially dielectric isolated fin-shaped field effect transistor (FinFET)
US10892356B2 (en) 2016-06-24 2021-01-12 Cree, Inc. Group III-nitride high-electron mobility transistors with buried p-type layers and process for making the same
US10840334B2 (en) 2016-06-24 2020-11-17 Cree, Inc. Gallium nitride high-electron mobility transistors with deep implanted p-type layers in silicon carbide substrates for power switching and radio frequency applications and process for making the same
US10192980B2 (en) * 2016-06-24 2019-01-29 Cree, Inc. Gallium nitride high-electron mobility transistors with deep implanted p-type layers in silicon carbide substrates for power switching and radio frequency applications and process for making the same
US11430882B2 (en) 2016-06-24 2022-08-30 Wolfspeed, Inc. Gallium nitride high-electron mobility transistors with p-type layers and process for making the same
CN107068539B (zh) * 2016-12-15 2019-11-22 中国电子科技集团公司第五十五研究所 降低碳化硅外延基平面位错密度的方法
JP6748572B2 (ja) * 2016-12-28 2020-09-02 昭和電工株式会社 ｐ型ＳｉＣエピタキシャルウェハ及びその製造方法
US11929428B2 (en) 2021-05-17 2024-03-12 Wolfspeed, Inc. Circuits and group III-nitride high-electron mobility transistors with buried p-type layers improving overload recovery and process for implementing the same
CN117448955B (zh) * 2023-12-21 2024-03-29 南京百识电子科技有限公司 一种碳化硅外延结构的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000340512A (ja) * 1999-03-23 2000-12-08 Matsushita Electric Ind Co Ltd 半導体膜の成長方法及び半導体装置の製造方法
JP2002329670A (ja) * 2001-04-27 2002-11-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2003234301A (ja) * 2001-10-25 2003-08-22 Matsushita Electric Ind Co Ltd 半導体基板、半導体素子及びその製造方法
JP2009256138A (ja) 2008-04-17 2009-11-05 Nippon Steel Corp エピタキシャル炭化珪素単結晶基板及びその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BR9806136A (pt) * 1997-08-27 1999-10-26 Matsushita Eletric Industrtial Substrato de carbureto de silìco e método para a produção do substrato, e dispositivo semicondutor utilizand o substrato.
US6306211B1 (en) 1999-03-23 2001-10-23 Matsushita Electric Industrial Co., Ltd. Method for growing semiconductor film and method for fabricating semiconductor device
JP2003264154A (ja) * 1999-03-23 2003-09-19 Matsushita Electric Ind Co Ltd 半導体膜の成長方法及び半導体装置の製造方法
EP1306890A2 (en) * 2001-10-25 2003-05-02 Matsushita Electric Industrial Co., Ltd. Semiconductor substrate and device comprising SiC and method for fabricating the same
TW200307064A (en) * 2002-03-19 2003-12-01 Central Res Inst Elect Method for preparing SiC crystal with reduced micro-pipes extended from substrate, SiC crystal, SiC monocrystalline film, SiC semiconductor component, SiC monocrystalline substrate and electronic device, and method for producing large SiC crystal
US7199442B2 (en) * 2004-07-15 2007-04-03 Fairchild Semiconductor Corporation Schottky diode structure to reduce capacitance and switching losses and method of making same
EP1619276B1 (en) * 2004-07-19 2017-01-11 Norstel AB Homoepitaxial growth of SiC on low off-axis SiC wafers
JP2007182330A (ja) * 2004-08-24 2007-07-19 Bridgestone Corp 炭化ケイ素単結晶ウェハ及びその製造方法
US7391058B2 (en) * 2005-06-27 2008-06-24 General Electric Company Semiconductor devices and methods of making same
US8652255B2 (en) * 2007-10-12 2014-02-18 The United States Of America, As Represented By The Secretary Of The Navy Method of producing epitaxial layers with low basal plane dislocation concentrations
JP5458509B2 (ja) * 2008-06-04 2014-04-02 日立金属株式会社 炭化珪素半導体基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000340512A (ja) * 1999-03-23 2000-12-08 Matsushita Electric Ind Co Ltd 半導体膜の成長方法及び半導体装置の製造方法
JP2002329670A (ja) * 2001-04-27 2002-11-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2003234301A (ja) * 2001-10-25 2003-08-22 Matsushita Electric Ind Co Ltd 半導体基板、半導体素子及びその製造方法
JP2009256138A (ja) 2008-04-17 2009-11-05 Nippon Steel Corp エピタキシャル炭化珪素単結晶基板及びその製造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
See also references of EP2570522A4
TAKASHI AIGO ET AL.: "Nitrogen Incorporation Mechanism and Dependence of Site-Competition Epitaxy on the Total Gas Flow Rate for 6H-SiC Epitaxial Layers Grown by Chemical Vapor Deposition", JPN. J. APPL. PHYS. PART 1, vol. 40, no. 4A, 2001, pages 2155 - 2158, XP001081040 *

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103789822A (zh) * 2012-10-31 2014-05-14 Lg伊诺特有限公司 外延片
US20140117381A1 (en) * 2012-10-31 2014-05-01 Lg Innotek Co., Ltd. Epitaxial Wafer, Method for Fabricating the Same, and Semiconductor Device Including the Same
WO2015129876A1 (ja) * 2014-02-27 2015-09-03 京セラ株式会社 炭化珪素の結晶のインゴット、炭化珪素のウェハ、炭化珪素の結晶のインゴットおよび炭化珪素のウェハの製造方法
JP6082111B2 (ja) * 2014-02-27 2017-02-15 京セラ株式会社 炭化珪素の結晶のインゴット、炭化珪素のウェハ、炭化珪素の結晶のインゴットおよび炭化珪素のウェハの製造方法
JPWO2015170500A1 (ja) * 2014-05-08 2017-04-20 三菱電機株式会社 ＳｉＣエピタキシャルウエハおよび炭化珪素半導体装置の製造方法
WO2015170500A1 (ja) * 2014-05-08 2015-11-12 三菱電機株式会社 ＳｉＣエピタキシャルウエハおよび炭化珪素半導体装置の製造方法
JPWO2017043165A1 (ja) * 2015-09-11 2017-09-07 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
WO2017043165A1 (ja) * 2015-09-11 2017-03-16 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP2017059670A (ja) * 2015-09-16 2017-03-23 ローム株式会社 ＳｉＣエピタキシャルウェハ、ＳｉＣエピタキシャルウェハの製造装置、ＳｉＣエピタキシャルウェハの製造方法、および半導体装置
WO2017047350A1 (ja) * 2015-09-16 2017-03-23 ローム株式会社 ＳｉＣエピタキシャルウェハ、ＳｉＣエピタキシャルウェハの製造装置、ＳｉＣエピタキシャルウェハの製造方法、および半導体装置
US10323335B2 (en) 2015-09-16 2019-06-18 Rohm Co., Ltd. SiC epitaxial wafer, manufacturing apparatus of SiC epitaxial wafer, fabrication method of SiC epitaxial wafer, and semiconductor device
US10570529B2 (en) 2015-09-16 2020-02-25 Rohm Co., Ltd. SiC epitaxial wafer, manufacturing apparatus of SiC epitaxial wafer, fabrication method of SiC epitaxial wafer, and semiconductor device
US10876220B2 (en) 2015-09-16 2020-12-29 Rohm Co., Ltd. SiC epitaxial wafer, manufacturing apparatus of SiC epitaxial wafer, fabrication method of SiC epitaxial wafer, and semiconductor device

Also Published As

Publication number Publication date
US20130049014A1 (en) 2013-02-28
CN102844474B (zh) 2015-11-25
EP2570522B1 (en) 2017-01-18
KR101430217B1 (ko) 2014-08-18
CN102844474A (zh) 2012-12-26
KR20120132531A (ko) 2012-12-05
EP2570522A1 (en) 2013-03-20
JP2011236085A (ja) 2011-11-24
US8901570B2 (en) 2014-12-02
JP4880052B2 (ja) 2012-02-22
EP2570522A4 (en) 2015-04-01

Similar Documents

Publication Publication Date Title
JP4880052B2 (ja) エピタキシャル炭化珪素単結晶基板及びその製造方法
US9691607B2 (en) Process for producing epitaxial silicon carbide single crystal substrate and epitaxial silicon carbide single crystal substrate obtained by the same
US9748410B2 (en) N-type aluminum nitride single-crystal substrate and vertical nitride semiconductor device
JP4987792B2 (ja) エピタキシャル炭化珪素単結晶基板の製造方法
KR101333337B1 (ko) 에피텍셜 탄화규소 단결정 기판 및 그 제조 방법
WO2017018533A1 (ja) エピタキシャル炭化珪素単結晶ウェハの製造方法
JP6742477B2 (ja) エピタキシャル炭化珪素単結晶ウエハの製造方法及びエピタキシャル炭化珪素単結晶ウエハ
JP5664534B2 (ja) エピタキシャル炭化珪素ウエハの製造方法
JP6052465B2 (ja) エピタキシャル炭化珪素ウエハの製造方法
JP6108609B2 (ja) 窒化物半導体基板
JP2013045805A (ja) シリコンエピタキシャルウェーハの製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201180018417.5

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11780725

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20127025335

Country of ref document: KR

Kind code of ref document: A

REEP Request for entry into the european phase

Ref document number: 2011780725

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2011780725

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 13697211

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE