WO2011140850A1 - 一种接触孔、半导体器件和二者的形成方法 - Google Patents

一种接触孔、半导体器件和二者的形成方法 Download PDF

Info

Publication number
WO2011140850A1
WO2011140850A1 PCT/CN2011/071254 CN2011071254W WO2011140850A1 WO 2011140850 A1 WO2011140850 A1 WO 2011140850A1 CN 2011071254 W CN2011071254 W CN 2011071254W WO 2011140850 A1 WO2011140850 A1 WO 2011140850A1
Authority
WO
WIPO (PCT)
Prior art keywords
sidewall
gate
sacrificial
side wall
forming
Prior art date
Application number
PCT/CN2011/071254
Other languages
English (en)
French (fr)
Inventor
钟汇才
梁擎擎
Original Assignee
中国科学院微电子研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 中国科学院微电子研究所 filed Critical 中国科学院微电子研究所
Priority to US13/119,513 priority Critical patent/US8278721B2/en
Publication of WO2011140850A1 publication Critical patent/WO2011140850A1/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H01L29/41783—Raised source or drain electrodes self aligned with the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers

Definitions

  • a method for forming a contact hole provided by the present invention includes:
  • a sacrificial sidewall covering the sidewall spacer By forming a sacrificial sidewall covering the sidewall spacer, and after forming the interlayer dielectric layer, removing the sacrificial sidewall spacer to fill the contact space in the formed contact space to form a contact hole; in other words, by using a self-alignment technique Forming the contact hole to reduce the number of masks; and since the contact hole is formed in a contact space formed by removing the sacrificial sidewall, the sacrificial sidewall covering the sidewall, that is, the The contact hole is connected to the sidewall spacer, which is beneficial to reducing the size of the device and also improving the mobility of carriers in the channel region of the device. Further, as shown in FIG. 11, the embodiment in which the auxiliary sidewall is not formed is applied.
  • the second direction is perpendicular to the first direction, and the portion that is cut off is shown by a dashed box in the figure.
  • the contact hole 240 is also divided, and then, when the lower interlayer dielectric layer 220 is formed, the divided gates and the contact holes 240 are formed.
  • the gap between the spaces will be filled by the interlayer dielectric layer 220, thereby achieving isolation; it is advantageous to reduce the possibility of forming a through-through between the contact holes 240.
  • the gate substrate 202 is polysilicon (pseudo gate)
  • the gate may be formed by a replacement gate process. In this case, the gate may be a stacked metal layer.
  • the sidewall material may comprise one or a combination of silicon nitride, silicon oxynitride, silicon carbide.
  • the side walls can have a multi-layered structure.
  • the side wall includes a side wall base layer 3082 and a main side wall 3084.
  • the side wall base layer 3082 is different from the main side wall 3084.
  • the side wall base layer 3082 is made of a material.
  • the material of the main spacer 3084 may be silicon nitride.
  • the main spacer 3084 may still include a laminated structure.
  • the main spacer 3084 has a laminated silicon nitride-nitrogen.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

一种接触孔、 半导体器件和二者的形成方法
本申请要求于 2010 年 5 月 14 日提交中国专利局、 申请号为 201010175815.5、 发明名称为"一种接触孔、 半导体器件和二者的形成方法"的 中国专利申请的优先权， 其全部内容通过引用结合在本申请中。
技术领域
本发明涉及半导体技术领域， 具体来说， 涉及一种接触孔、 半导体器件 和二者的形成方法。
背景技术
随着半导体器件临界尺寸的逐渐减小， 各种微观效应开始显现， 半导 体器件的制造工艺变得越来越复杂，优化半导体器件的性能也越来越困难。 复杂的制造工艺需要更多的掩模版及多步光刻工艺， 而如何改进接触孔的 制造工艺成为优化半导体器件性能时颇具挑战性和实际意义的研究方向。
具体地， 现有的接触孔的形成方法包括： 如图 1所示， 在村底 10上形 成栅极 14和侧墙 16 ,所述栅极 14经由栅介质层 12形成于所述村底 10上， 所述侧墙 16覆盖所述栅极 14中相对的侧面， 继而形成源漏区 （图未示） 和硅化物接触区 18; 如图 2所示， 形成层间介质层 20, 并使所述层间介质 层 20暴露所述栅极 14和侧墙 16; 如图 3所示， 利用掩模， 刻蚀所述层间 介质层 20, 以形成所述接触孔 30。
可见， 在利用上述方法刻蚀所述层间介质层 20 , 以形成所述接触孔 30 时， 必然需要一道掩模， 但是， 随着接触孔 30尺寸的减小， 应用所述掩模 未必会获得满足工艺要求的接触孔 30 , 即， 此道掩模未必会实现其应有的 效用， 因此， 如何去除此道掩模而形成接触孔成为本发明解决的主要问题。
发明内容
为了解决上述问题， 本发明提供了一种接触孔及所述接触孔的形成方 法， 利于减少在形成所述接触孔的过程中应用掩模的数目； 本发明还提供 了一种半导体器件及所述半导体器件的形成方法， 在形成所述半导体器件 的过程中应用掩模的数目有所减少。
本发明提供的一种接触孔的形成方法， 包括：
在村底上形成栅极、 侧墙、 牺牲侧墙、 源区和漏区， 所述侧墙环绕所 述栅极， 所述牺牲侧墙覆盖所述侧墙， 所述源区和漏区嵌于所述村底内并 位于所述栅极的两侧；
形成层间介质层， 并使所述层间介质层暴露所述栅极、 侧墙和牺牲侧 墙；
去除所述牺牲侧墙， 以形成接触空间， 所述牺牲侧墙材料与所述栅极、 侧墙和层间介质层的材料不同；
形成导电层， 所述导电层填充所述接触空间；
断开所述导电层， 以形成至少两个导电体， 各所述导电体分别接于所 述源区或漏区。
可选地， 在形成所述牺牲侧墙和层间介质层的步骤之间， 还包括： 形成辅助侧墙， 所述辅助侧墙覆盖所述牺牲侧墙的侧面， 所述辅助侧 墙材料与所述牺牲侧墙和层间介质层的材料不同。
可选地， 所述侧墙包括侧墙基层和主侧墙， 所述主侧墙材料与所述牺 牲侧墙材料不同， 在所述主侧墙和所述栅极的侧面之间夹有所述侧墙基层 时， 在形成所述导电层后， 所述方法还包括：
去除所述主侧墙， 以形成调整空间；
形成介质层， 所述介质层填充所述调整空间。
可选地， 所述辅助侧墙材料与所述主侧墙材料相同。
本发明提供的一种接触孔的形成方法， 包括：
在村底上形成沿第一方向延伸的栅极基体、 侧墙和牺牲侧墙， 所述侧 墙覆盖所述栅极基体中相对的侧面， 所述牺牲侧墙覆盖所述侧墙；
形成层间介质层， 并使所述层间介质层暴露所述栅极基体、 侧墙和牺 牲侧墙；
去除所述牺牲侧墙， 以形成接触空间， 所述牺牲侧墙材料与所述栅极 基体、 侧墙和层间介质层的材料不同；
形成导电层， 所述导电层填充所述接触空间；
利用所述栅极基体形成栅极， 并沿第二方向切割所述栅极和所述导电 层， 所述第二方向异于所述第一方向。
可选地， 在形成所述牺牲侧墙和层间介质层的步骤之间， 还包括： 形成辅助侧墙， 所述辅助侧墙覆盖所述牺牲侧墙的侧面， 所述辅助侧 墙材料与所述牺牲侧墙和层间介质层的材料不同。
可选地， 所述侧墙包括侧墙基层和主侧墙， 所述主侧墙材料与所述牺 牲侧墙材料不同， 在所述主侧墙和所述栅极的侧面之间夹有所述侧墙基层 时， 在形成所述导电层后， 所述方法还包括：
去除所述主侧墙， 以形成调整空间；
形成介质层， 所述介质层填充所述调整空间。
可选地， 所述辅助侧墙材料与所述主侧墙材料相同。
本发明提供的一种半导体器件的形成方法， 包括：
在村底上形成栅极和侧墙；
在形成有栅极和侧墙的所述村底上形成接触孔；
采用上述的方法形成所述接触孔。
本发明提供的一种接触孔， 所述接触孔和栅极、 侧墙均形成于村底上 并嵌入层间介质层中， 所述接触孔的侧面接于所述侧墙。
可选地， 在所述层间介质层中嵌有辅助侧墙时， 所述辅助侧墙材料与 所述层间介质层的材料不同， 所述接触孔中与和所述侧墙相接的侧面相对 的侧面接于所述辅助侧墙。
可选地， 在所述侧墙包括侧墙基层和主侧墙时， 所述侧墙基层夹于所 述主侧墙和所述栅极之间，所述主侧墙的材料与所述侧墙基层的材料不同， 而与所述层间介质层的材料相同。
本发明提供的一种半导体器件， 所述半导体器件包括上述的接触孔。 可选地， 所述栅极包括第一部分和第二部分， 所述第二部分位于所述 第一部分上， 且所述第二部分的材料与所述接触孔的材料相同。
与现有技术相比， 采用本发明提供的技术方案具有如下优点： 通过形成覆盖侧墙的牺牲侧墙， 并在形成层间介质层后， 去除所述牺 牲侧墙， 以在形成的接触空间内填充导电层， 而形成接触孔； 换言之， 通 过采用自对准技术形成所述接触孔， 利于减少掩模的数目； 且由于所述接 触孔形成于去除所述牺牲侧墙而形成的接触空间内， 而所述牺牲侧墙覆盖 所述侧墙， 即， 所述接触孔接于所述侧墙， 既利于减小器件尺寸， 也利于 提高器件沟道区内载流子的迁移率； 此外， 由于所述牺牲侧墙覆盖所述侧 墙， 进而覆盖所述栅极中相对的侧面， 使得在去除所述牺牲侧墙而形成接 触孔后， 所述接触孔将覆盖所述栅极中相对的侧面， 相比于现有技术中利 用掩模进行局部刻蚀而得到的接触孔， 所述接触孔与村底的接触面积将增 大， 利于减小接触电阻；
通过形成辅助侧墙， 并使其覆盖所述牺牲侧墙的侧面，且使所述辅助侧 墙材料与所述牺牲侧墙和层间介质层的材料不同， 可在去除所述牺牲侧墙 以形成接触空间时， 通过选择适合的工艺， 以所述侧墙 （或主侧墙） 和所 述辅助侧墙为阻挡层， 而优化所述接触空间的形貌， 进而优化接触孔的形 貌；
在所述主侧墙和所述栅极的侧面之间夹有所述侧墙基层时，在形成接触 孔后， 可去除所述主侧墙以形成调整空间， 通过灵活选取填充所述调整空 间的介质层的材料及形成工艺， 利于改善器件性能； 具体地， 通过选择低 介电常数材料作为所述介质层，可在所述调整空间内填充低介电常数材料， 利于降低寄生电阻 /电容导致的延迟效应； 通过选择具有特定应力的材料作 为所述介质层， 可在所述调整空间内填充具有特定应力的材料， 利于调节 器件沟道区的应力， 以改善所述沟道区内载流子的迁移率；
通过使所述辅助侧墙材料与所述主侧墙材料相同，可在去除所述主侧墙 时， 同步去除所述辅助侧墙， 利于本发明提供的技术方案与现有工艺的兼 谷，
在先形成所述栅极再采用自对准技术形成所述接触孔的工艺（即， 首先 形成沿第一方向延伸的栅极基体， 继而利用所述栅极基体形成栅极， 并沿 第二方向切割所述栅极， 所述第二方向异于所述第一方向， 再采用自对准 技术形成所述接触孔） 中， 分割所述栅极基体后， 在各所述栅极之间形成 空隙， 所述接触孔将形成于所述空隙内， 随着所述空隙尺寸的减小， 各所 述接触孔之间形成穿通的可能性将增加； 通过调整所述栅极的形成工艺， 即， 首先形成沿第一方向延伸的栅极基体， 继而采用自对准技术形成所述 接触孔， 再利用所述栅极基体形成栅极， 并沿第二方向切割所述栅极， 所 述第二方向异于所述第一方向； 则在形成所述栅极时， 所述接触孔也被分 割， 继而在形成下一层间介质层时， 分割后的各所述栅极及各所述接触孔 之间的空隙将被所述层间介质层填充， 进而实现隔离； 利于降低各所述接 触孔之间形成穿通的可能性；
在去除所述牺牲侧墙以获得接触空间时，暴露的所述栅极也将被去除部 分厚度， 继而在形成导电层以填充所述接触空间时， 在所述栅极中由于去 除部分厚度而遗留的空间中将填充所述导电层， 由于所述导电层材料的电 导率通常高于所述栅极材料的电导率， 采用所述导电层材料替代部分所述 栅极材料， 利于降低所述栅极的电阻。
附图说明
图 1至图 3所示为现有技术中施行接触孔的形成方法各步骤时的中间结构 示意图；
图 4至图 10所示为施行本发明接触孔的形成方法第一实施例各步骤时的 中间结构示意图；
图 11所示为应用现有技术与本发明提供的实施例形成接触孔后的对比效 果图；
图 12至图 19所示为施行本发明接触孔的形成方法第二实施例各步骤时的 中间结构示意图；
图 20至图 23所示为本发明提供的接触孔各实施例的结构示意图； 图 24所示为本发明提供的半导体器件实施例的结构示意图。
具体实施方式 术方案。 虽然下文中对特定例子的部件和设置进行了描述， 但是， 它们仅 仅为示例， 并且目的不在于限制本发明。
此外， 本发明可以在不同实施例中重复参考数字和 /或字母。 这种重复 是为了筒化和清楚的目的， 其本身不指示所讨论的各种实施例和 /或设置之 间的关系。
本发明提供了各种特定工艺和 /或材料的例子， 但是， 本领域普通技术 人员可以意识到的其他工艺和 /或其他材料的替代应用， 显然未脱离本发明 要求保护的范围。 需强调的是， 本文件内所述的各种区域的边界包含由于 工艺或制程的需要所作的必要的延展。
在本发明接触孔的形成方法第一实施例中， 所述方法包括：
首先， 如图 4所示， 在村底 100上形成栅极 106 (所述栅极位于预先形 成的栅介质层 104上） 、 侧墙、 牺牲侧墙 120、 源区、 漏区 （图中未示出） 和辅助侧墙 140, 所述侧墙覆盖所述栅极 106 中相对的侧面， 所述牺牲侧 墙 120覆盖所述侧墙， 所述辅助侧墙 140覆盖所述牺牲侧墙 120的侧面， 所述源区和漏区嵌于所述村底内并位于所述栅极的两侧。
本文件中， 所述村底 100均已经历处理操作， 所述处理操作包括预清洗、 形成阱区及形成浅沟槽隔离区， 在本实施例中， 所述村底 100为硅村底， 在其 他实施例中，所述村底 100还可以包括其他化合物半导体，如碳化硅、砷化镓、 砷化铟或磷化铟； 此外， 所述村底 100优选地包括外延层； 所述村底 100也可 以包括绝缘体上硅（ SOI )结构。
在本实施例中， 所述栅极 106 为金属栅极（如， 层叠的功函数金属层和 铝电极 /铝铜叠层电极， 所述功函数金属层可以包括 TiN、 TiAlN、 TaN 或 TaAIN中的一种或其组合）， 所述金属栅极既可以采用先栅极工艺 （gate first formed processing )形成, 也可以采用替代极工艺 ( gate last formed processing ) 形成； 在其他实施例中， 所述栅极 106也可以为多晶硅栅极。 可采用传统工艺 及材料形成所述栅极 106。
所述侧墙材料可以包括氮化硅、 氮氧化硅、 碳化硅中的一种或其组合。 侧墙可以具有多层结构。 如， 所述侧墙包括侧墙基层 1082和主侧墙 1084 , 所述侧墙基层 1082材料与所述主侧墙 1084材料不同， 具体地， 在本实施 例中， 所述侧墙基层 1082材料可以为氮氧化硅， 所述主侧墙 1084材料可 为氮化硅， 此时， 所述主侧墙 1084 仍可包含层叠结构， 如， 所述主侧墙 1084具有层叠的氮化硅 -氮氧化硅-氮化硅结构， 所述主侧墙 1084经由所述 侧墙基层 1082覆盖所述栅极 106的侧面， 换言之， 在所述主侧墙 1084和 所述栅极 106的侧面之间夹有所述侧墙基层 1082。
所述牺牲侧墙 120材料可以包括多晶硅、 非晶硅、 氮化硅、 氧化硅、 氮氧化硅、 碳化硅中的一种或其组合。 所述牺牲侧墙 120材料与所述栅极 106、 侧墙和后续的层间介质层的材料均不同。 作为示例， 本实施例中， 所 述栅极 106为铝铜叠层电极， 所述侧墙为氮化硅， 后续的所述层间介质层 为掺杂氧化硅时， 所述牺牲侧墙 120可以为多晶硅或非晶硅。
所述辅助侧墙 140材料可以包括氮化硅、 氮氧化硅、 碳化硅中的一种 或其组合。 所述辅助侧墙 140材料与所述牺牲侧墙 120和后续的层间介质 层的材料不同， 具体地， 本实施例中， 所述牺牲侧墙 120为多晶硅或非晶 硅， 后续的所述层间介质层为掺杂氧化硅时， 所述辅助侧墙 140可以为氮 化硅。
所述侧墙、 牺牲侧墙 120和辅助侧墙 140均可采用自对准工艺形成。 可采用脉沖激光沉积 （PLD ) 、 原子层淀积 （ALD ) 、 等离子体增强原子 层淀积 （ PEALD ) 或其他适合的淀积工艺结合干法或湿法刻蚀工艺形成所 述侧墙、 牺牲侧墙 120和辅助侧墙 140。
可以在形成所述侧墙后， 形成源区和漏区（图未示）及接触区 102 (如 为金属硅化物层， 所述金属硅化物层可通过在所述源漏区上沉积金属后经 历退火操作而形成， 所述金属材料包括 Co、 Ni、 Mo、 Pt或 W中的一种或 其组合， 所述接触区 102用以减少填充接触孔的导电材料和所述源漏区之 间的接触电阻） ； 所述接触区 102也可在后续去除所述牺牲侧墙 120后、 形成替代所述牺牲侧墙 120的导电层之前形成。
随后， 如图 5 所示， 形成层间介质层 160, 并使所述层间介质层 160 暴露所述栅极 106、 侧墙和牺牲侧墙 120。
具体地， 可以先形成层间介质层 160, 所述层间介质层 160覆盖形成 有所述栅极 106、 侧墙、 牺牲侧墙 120和辅助侧墙 140的所述村底 100; 继 而， 平坦化所述层间介质层 160, 以暴露所述栅极 106、 侧墙和牺牲侧墙 120; 也可以暴露所述辅助侧墙 140, 所述辅助侧墙 140材料与所述牺牲侧 墙 120和层间介质层 160的材料不同。
可采用化学机械研磨 （CMP ) 工艺执行所述平坦化操作。 所述层间介 质层 160 包括掺杂 （如氟硅玻璃、 硼硅玻璃、 磷硅玻璃、 硼磷硅玻璃、 碳 氧化硅或碳氮氧化硅等） 或未掺杂的氧化硅玻璃， 或者低介电常数介质材 料（如黑钻石、 coral等） 中的一种或其组合。 所述层间介质层 160可以具 有多层结构。 可采用任何传统工艺形成所述层间介质层 160, 不再赘述。 再后， 如图 6所示， 去除所述牺牲侧墙 120, 以形成接触空间 122。 可以采用如反应离子刻蚀（RIE )等干法刻蚀技术或湿法刻蚀技术去除 所述牺牲侧墙 120。
此时， 由于所述牺牲侧墙 120材料与所述侧墙、 辅助侧墙 140和层间 介质层 160的材料不同， 在去除所述牺牲侧墙 120时， 可利用所述侧墙和 辅助侧墙 140为阻挡层， 通过选用适合的工艺， 而使所述去除操作对所述 层间介质层 160的损伤尽量小。 利于优化所述接触空间 122的形貌， 进而 优化后续形成的接触孔的形貌。 在其他实施例中， 也可以不形成所述辅助侧 墙 140,此时，在去除所述牺牲侧墙 120时，以所述侧墙和所述层间介质层 160 为阻挡层。
随后， 如图 7所示， 形成导电层， 所述导电层填充所述接触空间 122。 所述导电层包括接触村垫（如 TiN、 Ti、 TaN或 Ta中的一种或其组合 ) 和覆盖所述接触村垫的金属层（如 Al、 Ti、 TiAl、 Ta、 W或 Cu中的一种或 其组合； 在本实施例中， 所述金属层可以为堆叠的 A1和 Cu )。 所述导电层 可以采用溅射、脉沖激光沉积（ PLD )、金属有机化学气相淀积（ MOCVD )、 原子层淀积 （ALD ) 、 等离子体增强原子层淀积 （PEALD ) 或其他适合的 工艺形成。
以所述导电层填充所述接触空间 122后，再经历 CMP等平坦化操作可 形成接触孔 124。
最后， 断开所述导电层， 以形成至少两个导电体， 各所述导电体分别 接于所述源区或漏区。
在其他实施例中，在断开所述导电层之前或之后，所述方法还可以包括： 首先， 如图 8所示， 去除所述主侧墙 1084, 以形成调整空间 1086。 可以采用如反应离子刻蚀（RIE )等干法刻蚀技术或湿法刻蚀技术去除 所述主侧墙 1084。 此时， 由于所述主侧墙 1084与侧墙基层 1082及接触孔 124 的材料不同， 在去除所述主侧墙 1084 时， 可利用所述侧墙基层 1082 和接触孔 124为阻挡层， 通过选用适合的工艺， 而使所述去除操作对所述 栅极 106和层间介质层 160的损伤尽量小。
随后， 如图 9所示， 形成介质层， 所述介质层填充所述调整空间 1086。 所述介质层可为下一层间介质层 160,所述层间介质层 160的形成及材 料的选取如前所述， 不再赘述。 在所述调整空间 1086内填充低介电常数材 料， 利于降低寄生电阻 /电容导致的延迟效应； 在所述调整空间内填充具有 特定应力的材料， 利于调节器件沟道区的应力， 以改善所述沟道区内载流 子的迁移率。
特别地， 如图 10所示， 在其他实施例中， 所述辅助侧墙 140材料可以 与所述主侧墙 1084材料相同。 此时， 在去除所述主侧墙 1084时， 可以同 步去除所述辅助侧墙 140, 利于本发明提供的技术方案与现有工艺的兼容。
通过形成覆盖侧墙的牺牲侧墙， 并在形成层间介质层后， 去除所述牺 牲侧墙， 以在形成的接触空间内填充导电层， 而形成接触孔； 换言之， 通 过采用自对准技术形成所述接触孔， 利于减少掩模的数目； 且由于所述接 触孔形成于去除所述牺牲侧墙而形成的接触空间内， 而所述牺牲侧墙覆盖 所述侧墙， 即， 所述接触孔接于所述侧墙， 既利于减小器件尺寸， 也利于 提高器件沟道区内载流子的迁移率； 此外， 如图 11所示， 以应用上述不形 成辅助侧墙的实施例而获得的接触孔为例， 由于所述牺牲侧墙 120覆盖所 述侧墙， 进而覆盖所述栅极 106 中相对的侧面， 使得在去除所述牺牲侧墙 120而形成接触孔 124后， 所述接触孔 124将覆盖所述栅极 106中相对的 侧面， 相比于现有技术中利用掩模进行局部刻蚀而得到的接触孔 126 , 所 述接触孔 124与村底的接触面积将增大， 利于减小接触电阻。
在本发明接触孔的形成方法第二实施例中， 所述方法包括：
首先， 如图 12所示， 在村底 200上形成沿第一方向延伸的栅极基体 202、侧墙、牺牲侧墙 206和辅助侧墙 208 ,所述侧墙覆盖所述栅极基体 202 中相对的侧面， 所述牺牲侧墙 206覆盖所述侧墙， 所述辅助侧墙 208覆盖 所述牺牲侧墙 206的侧面。
其中， 所述村底 200、 侧墙（包括侧墙基层 2042和主侧墙 2044 ) 、 牺 牲侧墙 206和辅助侧墙 208的形成和材料选取均与前述实施例中相同， 不 再赘述。
在已有的技术中， 形成栅极的步骤包括： 首先形成沿第一方向延伸的 栅极基体 202 ,继而沿异于所述第一方向的第二方向切割所述栅极基体 202 以形成栅极。 在此基础上， 再结合上述实施例， 即， 在先形成所述栅极基 体 202, 再利用所述栅极基体 202形成栅极并切割所述栅极， 继而再采用 自对准技术形成所述接触孔 （形成所述接触孔后， 需断开填充所述接触孔 的导电层， 以形成至少两个导电体， 以使各所述导电体分别接于所述源区 或漏区） ， 可构成本发明提供的接触孔的形成方法的实施例。
但在本实施例中， 在形成所述栅极基体 202后， 先不进行形成栅极的 操作， 而是在采用自对准技术形成所述接触孔后，再利用所述栅极基体 202 形成栅极并切割所述栅极。
所述栅极基体 202 可以为金属 （可包括层叠的功函数金属层及主金属 层， 或者， 包括层叠的功函数金属层、 主金属层和辅助金属层， 所述功函 数金属层可以包括 TiN、 TiAlN、 TaN或 TaAIN 中的一种或其组合； 所述 主金属层和所述辅助金属层可以包括 Al、 Ti、 Ta、 W或 Cu中的一种或其 组合）或多晶硅， 所述栅极基体 202可采用先栅极工艺或替代栅工艺形成。 所述金属或多晶硅可采用任何传统的工艺形成。
在本实施例中， 所述侧墙基层 2042材料可以为氮氧化硅， 所述主侧墙 2044材料可为氮化硅， 后续的所述层间介质层为掺杂氧化硅时， 所述牺牲 侧墙 206可以为多晶硅或非晶硅， 所述辅助侧墙 208可以为氮化硅。 在其 他实施例中， 也可以不形成所述辅助侧墙 208。
随后， 如图 13所示， 形成层间介质层 220, 并使所述层间介质层 220 暴露所述栅极基体 202、 侧墙、 牺牲侧墙 206和辅助侧墙 208。 平坦化所述 层间介质层 220后， 也可以不暴露所述辅助侧墙 208。
再后， 如图 14所示， 去除所述牺牲侧墙 206, 以形成接触空间， 所述 牺牲侧墙 206材料与所述栅极基体 202、 侧墙和层间介质层 220的材料不 同。 去除所述牺牲侧墙 206后， 暴露形成于所述村底 200上的接触区 210。
然后， 如图 15所示， 形成导电层， 所述导电层填充所述接触空间， 以 形成接触孔 240。
在其他实施例中， 在形成所述导电层后， 所述方法还可以包括： 首先， 如图 16所示， 去除所述主侧墙 2044, 以形成调整空间。 去除 所述主侧墙 2044后， 暴露所述村底 200。 此时， 由于所述主侧墙 2044与侧墙基层 2042及接触孔 240的材料不 同， 在去除所述主侧墙 2044时， 可利用所述侧墙基层 2042和接触孔 240 为阻挡层， 通过选用适合的工艺， 而使所述去除操作对所述栅极基体 202 和层间介质层 220的损伤尽量小。
随后， 如图 17所示， 形成介质层 222, 所述介质层 222填充所述调整 空间。
所述介质层 222 可为下一层间介质层。 在所述调整空间内填充低介电 常数材料， 利于降低寄生电阻 /电容导致的延迟效应； 在所述调整空间内填 充具有特定应力的材料， 利于调节器件沟道区的应力， 以改善所述沟道区 内载流子的迁移率。
特别地， 如图 18所示， 在其他实施例中， 所述辅助侧墙 208材料可以 与所述主侧墙 2044材料相同。 此时， 在去除所述主侧墙 2044时， 可以同 步去除所述辅助侧墙 208 , 利于本发明提供的技术方案与现有工艺的兼容。
其中， 所述层间介质层 220、 导电层和介质层 222 的形成和材料选取 以及去除所述牺牲侧墙 206和所述主侧墙 2044的操作均与前述实施例中相 同， 不再赘述。
最后， 如图 19所示， 利用所述栅极基体 202形成栅极， 并沿第二方向 切割所述栅极和所述导电层， 所述第二方向异于所述第一方向。
在本实施例中， 所述第二方向垂直于所述第一方向， 被切割掉的部分 如图中虚框所示。 在本实施例中， 在形成所述栅极后， 所述接触孔 240也 被分割， 继而在形成下一层间介质层 220时， 分割后的各所述栅极及各所 述接触孔 240之间的空隙将被所述层间介质层 220填充， 进而实现隔离； 利于降低各所述接触孔 240之间形成穿通的可能性。 所述栅极基体 202为 多晶硅 （伪栅） 时， 可采用替代栅工艺形成所述栅极， 此时， 所述栅极可 为层叠的金属层。
本发明还提供了一种接触孔，如图 20所示， 所述接触孔 320和栅极 306 (经由栅介质层 304 ) 、 侧墙均形成于村底 300上并嵌入层间介质层 340 中， 所述接触孔 320的侧面接于所述侧墙 308。
本文件中， 所述村底 300均已形成阱区及浅沟槽隔离区， 在本实施例中， 所述村底 300为硅村底，在其他实施例中， 所述村底 300还可以包括其他化合 物半导体， 如碳化硅、 砷化镓、 砷化铟或磷化铟； 此外， 所述村底 300优选地 包括外延层； 所述村底 300也可以包括绝缘体上硅（SOI )结构。
在本实施例中， 所述栅极 306 为金属栅极（如， 层叠的功函数金属层和 铝电极 /铝铜叠层电极， 所述功函数金属层可以包括 TiN、 TiAlN、 TaN 或 TaAIN中的一种或其组合），所述金属栅极既可以采用先栅极工艺或替代栅工 艺形成； 在其他实施例中， 所述栅极 306也可以为多晶硅栅极。 所述栅介质 层 304可以选用铪基材料， 如 Hf02、 HfSiO、 HfSiON、 HfTaO、 HfTiO或 HfZrO中的一种或其组合。 所述栅极 306和栅介质层 304可采用传统工艺及 材料形成。
所述侧墙材料可以包括氮化硅、 氮氧化硅、 碳化硅中的一种或其组合。 侧墙可以具有多层结构。 如， 所述侧墙包括侧墙基层 3082和主侧墙 3084, 所述侧墙基层 3082材料与所述主侧墙 3084材料不同， 具体地， 在本实施 例中， 所述侧墙基层 3082材料可以为氮氧化硅， 所述主侧墙 3084材料可 为氮化硅， 此时， 所述主侧墙 3084 仍可包含层叠结构， 如， 所述主侧墙 3084具有层叠的氮化硅 -氮氧化硅-氮化硅结构， 所述主侧墙 3084经由所述 侧墙基层 3082覆盖所述栅极 306的侧面， 换言之， 在所述主侧墙 3084和 所述栅极 306的侧面之间夹有所述侧墙基层 3082。
所述接触孔 320可以包括接触村垫（如 TiN、 Ti、 TaN或 Ta中的一种或 其组合）和覆盖所述接触村垫的金属层（如 Al、 Ti、 TiAl、 Ta、 W或 Cu中 的一种或其组合）。 所述接触村垫和金属层可以采用溅射、 脉沖激光沉积 ( PLD ) 、 金属有机化学气相淀积 （MOCVD ) 、 原子层淀积（ALD ) 、 等 离子体增强原子层淀积 （PEALD ) 或其他适合的工艺形成。 在形成所述接 触孔 320之前， 在所述村底 300上已预先形成接触区 302, 以减小所述接 触孔 320和所述村底 300之间的接触电阻。
如图 21所示， 在所述接触孔的第二实施例中， 所述接触孔 320还包括： 在所述层间介质层 340中嵌有辅助侧墙 322时， 所述辅助侧墙 322材料与 所述层间介质层 340的材料不同， 所述接触孔 320中与所述侧墙相接的侧 面相对的侧面接于所述辅助侧墙 322。 在前述半导体器件实施例的基础上， 若所述侧墙包括侧墙基层 3082和 主侧墙 3084, 所述主侧墙 3084的材料与所述侧墙基层 3082的材料不同， 即，在所述栅极 306的侧面和所述主侧墙 3084之间夹有所述侧墙基层 3082, 使所述主侧墙 3084的材料与所述层间介质层 340的材料相同，可构成本发 明提供的半导体器件的其他实施例。 作为示例， 形成的所述半导体器件如图 22和图 23所示。
本发明还提供了一种半导体器件， 所述半导体器件包括上述接触孔 320。 如图 24所示， 在上述半导体器件的基础上（以第一实施例为例） ， 在 所述半导体器件的其他实施例中， 所述栅极 306包括第一部分 3062和第二 部分 3064, 所述第二部分 3064位于所述第一部分 3062上， 且所述第二部 分 3064的材料与所述接触孔 320的材料相同。
由于所述接触孔 320材料的电导率通常高于所述栅极 306材料的电导 率， 采用所述接触孔 320材料替代部分所述栅极 306材料， 利于降低所述 栅极 306的电阻。
此外， 本发明的应用范围不局限于说明书中描述的特定实施例的工艺、 结 构、 制造、 物质组成、 手段、 方法及步骤。 根据本发明的公开内容， 本领域技 术人员将容易地理解， 对于目前已存在或者以后即将开发出的工艺、 机构、 制 造、 物质组成、 手段、 方法或步骤， 它们在执行与本发明描述的对应实施例大 体相同的功能或者获得大体相同的结果时，依照本发明的教导， 可以对它们进 行应用， 而不脱离本发明所要求保护的范围。

Claims

权 利 要 求
1、 一种接触孔的形成方法， 其特征在于， 包括：
在村底上形成栅极、 侧墙、 牺牲侧墙、 源区和漏区， 所述侧墙环绕所 述栅极， 所述牺牲侧墙覆盖所述侧墙， 所述源区和漏区嵌于所述村底内并 位于所述栅极的两侧；
形成层间介质层， 并使所述层间介质层暴露所述栅极、 侧墙和牺牲侧 墙；
去除所述牺牲侧墙， 以形成接触空间， 所述牺牲侧墙材料与所述栅极、 侧墙和层间介质层的材料不同；
形成导电层， 所述导电层填充所述接触空间；
断开所述导电层， 以形成至少两个导电体， 各所述导电体分别接于所 述源区或漏区。
2、 根据权利要求 1所述的方法， 其特征在于， 在形成所述牺牲侧墙和 层间介质层的步骤之间， 还包括：
形成辅助侧墙， 所述辅助侧墙覆盖所述牺牲侧墙的侧面， 所述辅助侧 墙材料与所述牺牲侧墙和层间介质层的材料不同。
3、 根据权利要求 1或 2所述的方法， 其特征在于， 所述侧墙包括侧墙 基层和主侧墙， 所述主侧墙材料与所述牺牲侧墙材料不同， 在所述主侧墙 和所述栅极的侧面之间夹有所述侧墙基层时， 在形成所述导电层后， 所述 方法还包括：
去除所述主侧墙， 以形成调整空间；
形成介质层， 所述介质层填充所述调整空间。
4、 根据权利要求 3所述的方法， 其特征在于： 所述辅助侧墙材料与所 述主侧墙材料相同。
5、 一种接触孔的形成方法， 其特征在于， 包括：
在村底上形成沿第一方向延伸的栅极基体、 侧墙和牺牲侧墙， 所述侧 墙覆盖所述栅极基体中相对的侧面， 所述牺牲侧墙覆盖所述侧墙；
形成层间介质层， 并使所述层间介质层暴露所述栅极基体、 侧墙和牺 牲侧墙； 去除所述牺牲侧墙， 以形成接触空间， 所述牺牲侧墙材料与所述栅极 基体、 侧墙和层间介质层的材料不同；
形成导电层， 所述导电层填充所述接触空间；
利用所述栅极基体形成栅极， 并沿第二方向切割所述栅极和所述导电 层， 所述第二方向异于所述第一方向。
6、 根据权利要求 5所述的方法， 其特征在于， 在形成所述牺牲侧墙和 层间介质层的步骤之间， 还包括：
形成辅助侧墙， 所述辅助侧墙覆盖所述牺牲侧墙的侧面， 所述辅助侧 墙材料与所述牺牲侧墙和层间介质层的材料不同。
7、 根据权利要求 5或 6所述的方法， 其特征在于， 所述侧墙包括侧墙 基层和主侧墙， 所述主侧墙材料与所述牺牲侧墙材料不同， 在所述主侧墙 和所述栅极的侧面之间夹有所述侧墙基层时， 在形成所述导电层后， 所述 方法还包括：
去除所述主侧墙， 以形成调整空间；
形成介质层， 所述介质层填充所述调整空间。
8、 根据权利要求 7所述的方法， 其特征在于： 所述辅助侧墙材料与所 述主侧墙材料相同。
9、 一种半导体器件的形成方法， 包括：
在村底上形成栅极和侧墙；
在形成有栅极和侧墙的所述村底上形成接触孔；
其特征在于： 采用如权利要求 1至 8所述的方法形成所述接触孔。
10、 一种接触孔， 所述接触孔和栅极、 侧墙均形成于村底上并嵌入层 间介质层中， 其特征在于： 所述接触孔的侧面接于所述侧墙。
11、 根据权利要求 10所述的接触孔， 其特征在于： 在所述层间介质层 述接触孔中与所述侧墙相接的侧面相对的侧面接于所述辅助侧墙。
12、 根据权利要求 10或 11所述的接触孔， 其特征在于： 在所述侧墙 包括侧墙基层和主侧墙时，所述侧墙基层夹于所述主侧墙和所述栅极之间， 所述主侧墙的材料与所述侧墙基层的材料不同， 而与所述层间介质层的材 料相同。
13、 一种半导体器件， 其特征在于： 所述半导体器件包括权利要求 10 至 12所述的接触孔。
14、 根据权利要求 13所述的半导体器件， 其特征在于： 所述栅极包括 第一部分和第二部分， 所述第二部分位于所述第一部分上， 且所述第二部 分的材料与所述接触孔的材料相同。
PCT/CN2011/071254 2010-05-14 2011-02-24 一种接触孔、半导体器件和二者的形成方法 WO2011140850A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US13/119,513 US8278721B2 (en) 2010-05-14 2011-02-24 Contact hole, semiconductor device and method for forming the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN2010101758155A CN102244031B (zh) 2010-05-14 2010-05-14 一种接触孔、半导体器件和二者的形成方法
CN201010175815.5 2010-05-14

Publications (1)

Publication Number Publication Date
WO2011140850A1 true WO2011140850A1 (zh) 2011-11-17

Family

ID=44913896

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2011/071254 WO2011140850A1 (zh) 2010-05-14 2011-02-24 一种接触孔、半导体器件和二者的形成方法

Country Status (3)

Country Link
US (1) US8278721B2 (zh)
CN (1) CN102244031B (zh)
WO (1) WO2011140850A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102214574B (zh) * 2010-04-07 2013-06-12 中国科学院微电子研究所 一种半导体器件的制造方法
CN103177944B (zh) * 2011-12-20 2015-12-16 中芯国际集成电路制造(上海)有限公司 制作半导体器件的方法
US9153483B2 (en) * 2013-10-30 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method of semiconductor integrated circuit fabrication
US10123723B2 (en) 2014-03-10 2018-11-13 InnerSpace Neuro Solutions, Inc. Air line protection coupling for a catheter
CN105575904B (zh) * 2014-10-09 2018-11-16 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法和电子装置
US11489053B2 (en) 2020-04-09 2022-11-01 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method
CN113793852A (zh) * 2021-09-15 2021-12-14 长江存储科技有限责任公司 自对准图形工艺方法及金属互连结构
CN116960064A (zh) * 2023-09-20 2023-10-27 深圳市新凯来技术有限公司 半导体结构的制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5319232A (en) * 1991-11-25 1994-06-07 Motorola, Inc. Transistor having a lightly doped region
US6165901A (en) * 1998-11-25 2000-12-26 United Microelectronics Corp. Method of fabricating self-aligned contact

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6373111B1 (en) * 1999-11-30 2002-04-16 Intel Corporation Work function tuning for MOSFET gate electrodes
US7399690B2 (en) * 2005-11-08 2008-07-15 Infineon Technologies Ag Methods of fabricating semiconductor devices and structures thereof
US7470615B2 (en) * 2006-07-26 2008-12-30 International Business Machines Corporation Semiconductor structure with self-aligned device contacts
JP4257355B2 (ja) * 2006-09-25 2009-04-22 エルピーダメモリ株式会社 半導体装置およびその製造方法
KR100920054B1 (ko) * 2008-02-14 2009-10-07 주식회사 하이닉스반도체 반도체 소자의 제조방법
TWI364094B (en) * 2008-02-18 2012-05-11 Inotera Memories Inc Fabrication method of memory device
KR101399099B1 (ko) * 2008-06-02 2014-05-26 삼성전자주식회사 콘택 구조체를 포함하는 반도체 소자 및 그 형성 방법
US8455952B2 (en) * 2010-11-22 2013-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. Spacer elements for semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5319232A (en) * 1991-11-25 1994-06-07 Motorola, Inc. Transistor having a lightly doped region
US6165901A (en) * 1998-11-25 2000-12-26 United Microelectronics Corp. Method of fabricating self-aligned contact

Also Published As

Publication number Publication date
US8278721B2 (en) 2012-10-02
CN102244031B (zh) 2013-11-06
CN102244031A (zh) 2011-11-16
US20110281413A1 (en) 2011-11-17

Similar Documents

Publication Publication Date Title
US10103250B2 (en) Method of fabricating semiconductor device
US8741703B2 (en) Method for manufacturing FinFET with improved short channel effect and reduced parasitic capacitance
TWI397951B (zh) 製造半導體裝置的方法
US8093120B2 (en) Integrating a first contact structure in a gate last process
TWI701766B (zh) 積體電路裝置及其形成方法
US7981801B2 (en) Chemical mechanical polishing (CMP) method for gate last process
US9793382B2 (en) Manufacturing method of semiconductor device
US8710556B2 (en) Semiconductor device comprising a Fin and method for manufacturing the same
US8969930B2 (en) Gate stack structure, semiconductor device and method for manufacturing the same
WO2011140850A1 (zh) 一种接触孔、半导体器件和二者的形成方法
TWI681444B (zh) 半導體裝置及其製造方法
US12009253B2 (en) Semiconductor structure with staggered selective growth
KR20220054777A (ko) 멀티 게이트 디바이스 및 관련 방법
US20220208986A1 (en) Finfet fabrication methods
US20240105719A1 (en) Integrated circuits with finfet gate structures
US20120217592A1 (en) semiconductor device and method for forming the same
WO2012065378A1 (zh) 一种半导体器件及其形成方法
WO2011160422A1 (zh) 一种半导体器件及其形成方法
TWI741776B (zh) 半導體元件及其製造方法
CN110957299B (zh) 半导体结构及其形成方法
TW202236434A (zh) 半導體裝置及其製造方法
WO2013163831A1 (zh) 半导体结构及其制造方法
WO2014071663A1 (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 13119513

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11780072

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11780072

Country of ref document: EP

Kind code of ref document: A1