WO2011140689A1 - 立体电路元件及其制作方法 - Google Patents

Description

立体电路元件及其制作方法

技术领域 本发明是有关于一种立体电路元件及其制作方法， 特别是有 关于一种利用 电镀的方式在非导电性基座上形成导电线路的立 体电路元件的制作方法。 背景技术 基于大众对于 3C 产品的便利性及可携带性的讲究， 驱使电 子产品朝向微小化、 轻量化及多功能化的方向发展， 同时促使 了 IC设计及电路设计朝向立体 3D设计的方向进展。 通过电路 元件设计的立体化， 可以在有限体积的电路元件上形成复杂的 电路， 让电子产品在不影响其功能下， 可以缩小外观体积。 换 句话说， 立体化的电路元件设计， 促使电子产品在微小的体积 下， 也能保有复杂的电路， 因此电路元件的立体化设计， 确实 具有让电子产品微小化、 轻量化及多功能化的潜力， 并被广泛 的应用在各种层面上， 如手机、 汽车电路、 提款机及助听器等 电子产品。 目 前， 用 于制作立体电路元件的方式有模制互连元件 (MID, molded interconnect dev i ce) -双料射出制程。 此方法是 通过双料射出方式， 先以非导电性材料射出成型形成元件载体， 再以另一材料经由射出成型形成电路图样于元件载体上， 最后 使用化学镀方式在电路图样上生成金属导电线路。 此外， 制作 立体电路元件的方式尚有模制互连元件-激光直接成型法 (MID-LDS, Molded Interconnect device-Laser Direct S t r uc t u r i ng) , 此方式是将含有触媒的非导电性塑料经由射出 成型形成元件载体， 再以激光激光活化载体上的触媒， 使触媒 转变为触媒核， 通过触媒核和预镀金属离子进行化学镀反应， 而形成金属导电线路。 上述已知的立体电路元件的制作方法， 可以有效率的制作 出立体电路元件， 但却受限于电路图样的设计常是由互不相连 接的多个线路所组成， 且作为立体电路元件的金属导电线路其 金属镀层厚度的均勾度都有极高的要求。 因此， 由于化学镀是 在不施加电力的情况下， 通过电路元件上欲形成电路图样的部 分其表面所附着的金属触媒， 对化学镀液中存在的预镀金属离 子进行一催化反应以将预镀金属离子还原于电路元件上欲形成 电路图样的部分的表面， 因此化学镀相较于电镀具有不存在电 力线分布不均勾的影响及对几何形状复杂的镀件也能获得厚度 均匀的镀层的优点。 所以已知方式多采用化学镀方式制作立体 电路元件的导电线路。 化学镀是在不施加电力的情况下， 通过电路元件上欲形成 电路图样的部分其表面所附着的金属触媒， 对化学镀液中存在 的预镀金属离子进行一催化反应， 以将预镀金属离子还原于电 路元件上欲形成电路图样的部分的表面。 因此， 化学镀法可以 于电路元件上欲形成电路图样的部分的表面形成厚度均勾的金 属镀层。 但由于化学镀是在不外加能量下所进行的化学还原反 应， 因此其反应时间长、 析出速度慢， 且易产生大量废液。 例 如， 以化学镀形成铜厚度 1 0微米或镍厚度 3微米时， 就必须耗 费长达 3、 4小时的反应时间。 此外， 化学镀需使用大量的镀液 及还原剂， 亦造成高成本的问题。 但若以电镀方式形成相同厚度的铜或镍金属层时， 电镀不 仅可以有效地降低反应时间， 增加生产效率外， 由于镀液的使 用量相较于化学镀法少很多且不需使用大量的还原剂， 因此， 亦可达到降低生产成本的效果。 此外， 化学镀与电镀相比， 所 用的溶液稳定性较差， 且溶液的维护、 调整和再生都比较麻烦， 因此材料成本费也较电镀较高。 考虑到化学镀法所衍生的反应 时间慢及高成本的问题， 若能有效的将电镀方式应用在立体电 路元件的制作， 使其非但能够形成各种不同的立体线路图样， 亦可以产生厚度均匀的金属镀层， 则将可取代化学镀法应用于 电路的制作， 以达到提高生产效率、 降低生产成本及减少废液 产生量的目的。

发明内容 因为上述已知技术存在的问题， 本发明的目 的就是在提供 一种立体电路元件及其制作方法， 以达到利用电镀的方式， 产 生厚度均匀的金属导电线路的目 的。

根据本发明的目 的提出一种立体电路元件的制作方法，其主 要步骤包括： 将一第一非导电性材料射出成型形成一基座， 再 将一第二非导电性材料射出成型形成至少一第一料骨、 一电路 图样部及至少一导电接点于基座上， 使至少一第一料骨及至少 一导电接点与电路图样部形成相通的线路。 接着形成一介面层 覆盖于至少一第一料骨、 电路图样部及至少一导电接点上， 及 形成一绝缘层覆盖于至少一导电接点的介面层上之后， 再形成 一金属镀层覆盖于电路图样部的介面层上。 最后移除覆盖于至 少一导电接点上的介面层及绝缘层； 以及移除至少一第一料骨， 以得到一立体电路元件。

其中， 将第一非导电性材料射出成型形成一基座时， 更可同 时形成至少一第二料骨， 且至少一第二料骨是连接于基座。

其中， 通过电镀法于电路图样部上形成金属镀层， 且电路图 样部是由至少一线路所组成。

其中， 将第二非导电性材料射出成型形成至少一第一料骨、 一电路图样部及至少一导电接点于基座上时， 更可同时形成至 少一引电接点于基座上， 且至少一引电接点、 至少一第一料骨 及至少一导电接点与电路图样部形成相通的线路。

其中，至少一引电接点是设置在组成预设电路图样部的至少 一线路之间， 并于电镀时， 将电镀电流平均的导引至各线路。

其中，至少一导电接点是用来连接至少一第一料骨和电路图 样部， 以作为电路图样部于电镀时的电流导通点。

再根据本发明的目 的提出一种立体电路元件， 其包含有： 一 基座， 是由一第一非导电性材料所形成；

一电路图样部， 是根据一图样设置于基座上， 且电路图样部是 由至少一线路所组成； 一金属镀层， 是覆盖于电路图样部上； 以及至少一导电接点， 是设置于该基座上， 用 以连接基座的边 缘和电路图样部。 其中， 电路图样部及至少一导电接点是由一 第二非导电性材料所形成。

其中， 至少一导电接点是用以连接电路图样部、 基座边缘与 至少一第一料骨。

其中， 更包含至少一引电接点， 是设置于基座上的至少一线 路之间， 用以连接此至少一线路。 通过以上技术方案， 本发明的立体电路元件及其制作方法， 其可具有一或多个下述优点：

(1)利用电镀法形成金属线路， 由于不需大量使用化学镀液 且电镀法的镀层析出速度快， 因此具有可以降低生产成本、 提 升生产效率、 减少废液产生量及减少污染等优点。

(2)依据各线路的导电路径长短、 线路图样的面积或几何形 状等， 将导电接点及引电接点平均分配设置在各线路间， 让电镀 电流均匀分配在线路图样的各个部份， 进而可得到厚度均勾的金 属线路层。

附图说明

图 1 为本发明的立体电路的制作方法的步骤流程图。

图 2为本发明的立体电路元件的实施例 1 示意图。

图 3为本发明的立体电路元件的实施例 1 于完成步骤 S11及步 骤 S12的一形式示意图。

图 4 为本发明的立体电路元件的实施例 1于完成步骤 S11及步 骤 S12的另一形式示意图。

图 5 为本发明的立体电路元件的实施例 2示意图。

图 6 为本发明的立体电路元件的实施例 2于完成步骤 S11及步 骤 S12的第 1形式示意图。

图 7为本发明的立体电路元件的实施例 2于完成步骤 S13的第 1形式示意图。

图 8为本发明的立体电路元件的实施例 2于完成步骤 S14的第 1形式示意图。

图 9为本发明的立体电路元件的实施例 2于完成步骤 S15的第 1形式示意图。

图 10 为本发明的立体电路元件的实施例 2 于完成步骤 S16 的 第 1形式示意图。

图 11 为本发明的立体电路元件的实施例 2 于完成步骤 S17 的 第 1形式示意图。

图 12 为本发明的立体电路的实施例 3 的立体电路元件于完成 步骤 S15的形式示意图。

图 13为本发明的立体电路元的实施例 2于完成步骤 S15的第 2 形式示意图。

图 14 为本发明的立体电路元件的实施例 2 于完成步骤 S15 的 第 2 形式于移除第一料骨于基座后， 在基座上残留金属层毛边 的示意图。

图 15 为本发明的立体电路元件的实施例 4 于完成步骤 S15 的 第 1形式示意图。

图 16 为本发明的立体电路元件的实施例 4 于完成步骤 S15 的 第 2形式示意图。

图 17 为本发明的立体电路元件的实施例 5 于完成步骤 S15 的 一形式示意图。

图 18 为本发明的实施例 6 的立体电路元件于完成步骤 S15 的 一形式示意图。

图中：

10、 40: 基座

101、 401: 第二料骨

20、 50: 电路图样部

501、 201： 导电接点 502、 202： 引电接点

503、 203: 第一料骨

2031: 金属层毛边

30: 介面层

31： 绝缘层

S11—S17: 步驟具体实施方式 具体实施方式 以下将参照相关图示， 说明依本发明较佳实施例的立体电 路元件及其制作方法。 为了便于理解， 下述实施例的相同元件 系以相同符号标示说明。 本发明提出一种立体电路元件及其制作方法。 请参阅图 1 及图 2， 其分别为本发明的立体电路元件的制作方法的步骤流 程图及本发明的立体电路元件的实施例 1 示意图。 如图 1 所示， 本发明的立体电路元件的制作方法主要步骤 包括： 步骤 S11, 将一第一非导电性材料射出成型形成一基座。 步骤 S12, 将一第二非导电性材料射出成型形成至少一第一料 骨、 一电路图样部及至少一导电接点于基座上， 使至少一第一 料骨及至少一导电接点与电路图样部形成相通的线路。 步骤 S13, 形成一介面层覆盖于至少一第一料骨、 电路图样部及至少 一导电接点上。 步骤 S14， 形成一绝缘层覆盖于至少一导电接点 的介面层上。 步骤 S15, 形成一金属镀层覆盖于电路图样部的介 面层上。 步骤 S16, 移除覆盖于至少一导电接点上的介面层及绝 缘层。 以及步骤 S17, 移除至少一第一料骨， 以得到一立体电路 元件。 其中， 第一非导电性材料可以为任何非导电性的塑料， 而 第二非导电性材料是非导电性且适用于进行化学镀的塑料。

其中，步骤 S15 中是通过电镀法于电路图样部上形成金属镀 层， 且电路图样部是由至少一线路所组成。

其中，至少一导电接点是用来连接至少一第一料骨和电路图 样部， 以作为电路图样部于电镀时的电流导通点。 其中， 在步骤 S12 中， 更可包括形成至少一引电接点， 以 用来连接此至少一线路， 并于电镀时， 将电镀电流平均的导引 至各线路。 如图 2所示， 由本发明的立体电路元件的制作方法所制作完 成的立体电路元件包含有： 一基座 10; —电路图样部 20， 是根 据一图样设置于基座 10 上； 一金属镀层， 是覆盖于电路图样部 20上， 图中利用黑色区块表示金属镀层的部份； 至少一导电接点 201, 是设置于基座 10上， 用以连接基座 1Q 的边缘和电路图样 部 20。 并请参阅图 3,其为本发明的立体电路元件的实施例 1 于完 成步骤 S11 及步骤 S12 的一形式示意图。 如图所示， 其包含有 在步骤 S11 中，通过第一非导电性材料射出成型形成的基座 10， 及在步骤 S12 中， 通过第二非导电性材料射出成型形成的至少 一第一料骨 203、 至少一导电接点 201及电路图样部 20。 其中， 在步骤 S11 中， 通过第一非导电性材料射出成型形 成基座 10.时，更可同时形成至少一第二料骨 101连接于基座 10 上， 如图 4 所示， 其为本发明的立体电路元件的实施例 1 于完 成步骤 S11 及步骤 S12 的另一形式示意图， 此时在步骤 S11 中 所形成的至少一第二料骨 101，最后会在步骤 S17 中连同至少一 第一料骨 203—并于基座 10上移除。 此外， 在步骤 S12 中， 通过第二非导电性材料射出成型形 成至少一第一料骨 203、一电路图样部 20及至少一导电接点 201 于基座 10 上时， 更可同时形成至少一引电接点 202 于基座 10 上，而最后形成如图 5所示的本发明的立体电路元件的实施例 2 示意图。 如图所示其包含有一基座 10、 一电路图样部 20、 一金 属镀层， 是覆盖于电路图样部上， 图中利用黑色区块表示金属 镀层的部份、 至少一导电接点 201及至少一引电接点 202, 是设 置于基座 10上， 用以连接基座 10的边缘和电路图样部 20。 此时所形成的至少一引电接点 202, 是设置于基座 10上， 用以连接电路图样部 20。 且若于步骤 S12 中同时形成有至少一 引电接点 202 时， 则在步骤 S13 中所形成覆盖于至少一导电接 点 201 的介面层， 同样会形成并覆盖于至少一引电接点 202上。 而步骤 S14 中所形成覆盖于至少一导电接点 201 上的绝缘层， 同样会形成并覆盖于至少一引电接点 202 上。 而覆盖于至少一 引电接点 202上的介面层及绝缘层， 最后会于步骤 S16 中移除。 此外在实施例 2 中， 于步骤 S11 中， 通过第一非导电性材 料射出成型形成基座 10时， 同样的也可同时形成如图 4所示的 至少一第二料骨 101。

以下为便于更进一步方便说明本发明的立体电路元件的制 作方法， 将通过包含有至少一引电接点的实施例 2 为例说明， 并以实施例 2 在步骤 S11 中形成有至少一第二料骨的不同形式 来说明本发明的立体电路元件及其制作方法。 并将会比较其他 包含有至少一引电接点的各实施例的差异及各实施例于制作过 程中至少一第一料骨及至少一第二料骨设计的差异。 请参阅图 6至图 11， 其分别是本发明的立体电路元件的实 施例 2 于完成各步骤 S11-S17 的第 1 形式示意图， 在实施例 2 的第 1 形式中， 实施例 2 的立体电路元件在步骤 S11 中形成有 至少一第二料骨。 首先请参阅图 6 所示， 其为本发明的立体电路元件于完成 步骤 S11 及步骤 S12 的第 1 形式示意图。 在 S11 步骤中将第一 非导电性材料射出成型形成一基座 10。 并在步骤 S12 中藉由第 二非导电性材料形成电路图样部 20、 至少一导电接点 201及至 少一第一料骨 203于基座上 10， 且导电接点 201、 引电接点 202 接点及电路图样部 20构成相互连结的线路。 其中， 在此实施例 2 的第 1形式中，步骤 S11 更包括将第一非导电性材料射出成型 形成至少一第二料骨 101 于基座 10上， 且在步骤 S12 中更包括 将第二非导电性材料射出成型形成至少一引电接点 202 于基座 10上， 且此第一料骨 203和导电接点 201相连接， 并通过导电 接点 201和电路图样部 20相连， 而引电接点 202是位在组成电 路图样部 20的线路之间， 用来缩短电镀时的线路的导电路径， 以平衡电镀电流。 此外， 当电路图样部 20的设计为多条不互相 连接的线路所组成时， 引电接点 202 除了可以缩短各线路在电 镀过程的导电路径外， 同时又可让原本不互相连接的线路彼此 相互连接。 而第一非导电性材料可以为任何非导电性的塑料， 第二非 导电性材料则是非导电性且适用于进行化学镀的塑料。 此外， 通过计算各线路的导电路径长短、 几何形状及面积等， 导电接 点 201 及引电接点 202 可以依据计算结果及为均衡各线路部份 导电电流的目的， 而任意的分配设置在各线路间， 以避免电镀 时电力线分布不均匀对于所形成的金属镀层的厚度的影响。 接着请参阅图 7， 其为本发明的立体电路元件之实施例 2 于完成步骤 S 1 3的第 1形式示意图。 如图所示， 在步骤 S 1 3 中， 形成一介面层 30覆盖于第一料骨 203和电路图样部 20相连的 一面上、 电路图样部 20、 至少一导电接点 201及至少一引电接 点 202上，在图 7 中， 以点的方式表示出形成介面层 30的部份。 其中介面层 30必需具有导电性， 可由多种方式形成， 在本发明 中是通过化学镀形成介面层 30， 为具有导电性且厚度约为 0. 1 微米至 2微米的金属层， 且其最佳厚度为 0. 2微米至 1 微米， 并为铜或镍等具导电性的金属。 其中由于第二非导电性材料是 非导电性且适用于进行化学镀的塑料， 因此介面层可形成于由 第二非导电性材料所形成的部份。 介面层 30是为了让第一料骨 203、 电路图样部 20、 导电接 点 201 及引电接点 202 彼此间成为可相互导通的导线， 如此在 步骤 S 1 5进行电镀时， 通过将第一料骨 203和电源的负极相接， 即可让和第一料骨 203 之间有电导通性的电路图样部在电镀过 程中作为负极， 并让电源的正极和预镀金属固体相接， 当将电 路元件浸泡于含有预镀金属离子的电镀液时， 预镀金属离子便 在作为负极的电路图样部 20 的介面层 30表面上接收电子而还 原析出预镀金属于电路图样部上， 形成所要的金属线路。 其中， 预电镀的金属可以为铜、 镍、 铬、 锡、 银或金等金属。 再来请参阅图 8， 其为本发明的立体电路元件的实施例 2 于完成步骤 S 14 的第 1 形式示意图。 在 S 14 步骤中， 形成一绝 缘层 31覆盖于至少一导电接点 201及至少一引电接点 201的介 面层 30上， 图中利用斜线区块表示绝缘层 31所在位置。 其中， 绝缘层 31可以使用油墨或涂料以印刷、 喷墨等方式加工而成、 而油墨可以为溶剂型的耐酸油墨、 水性的耐酸油墨、 耐酸不耐 碱的油墨或 UV硬化型的油墨、 抗电镀的油墨或涂料等， 亦可以 贴上绝缘胶带作为绝缘层。 在 S 14步骤中， 形成一绝缘层 31覆盖于导电接电 201及引 电接点 202的介面层 30上的目的， 是为了让导电接点 201及引 电接点 202在步骤 S 1 5 中进行电镀时， 仅仅只是通过介面层 30 的存在而可以和电路图样部 2 0及第一料骨 203相互导通， 并不 会形成金属镀层在导电接点 201 及引电接点 202 上， 造成对欲 形成的电路图样的改变。换句话说，绝缘层 31让让导电接点 201 及引电接点 202 纯粹只是用来导电而不会在步骤 S 1 5 中的电镀 过程增加膜厚。 请参阅图 9，其为本发明的立体电路元件的实施例 2于完成 步骤 S 1 5 的第 1 形式示意图。 图中以黑色区块表示在电镀过程 形成金属镀层的部份， 可以看出， 导电接电 201及引电接点 202 上并未形成金属镀层， 金属镀层仅形成于电路图样部 20及第一 料骨 203上。 请参阅图 10, 其为本发明的立体电路元件的实施例 2 于完 成步骤 S16 的第 1 形式示意图。 形成金属镀层后， 在步骤 S16 中， 移除导电接点 201及引电接点 202上的绝缘层 31及介面层 30, 使导电接点 201及引电接点 202和电路图样部 20恢复为不 导通的状态， 避免影响金属镀层的电路图样。 如图所示， 移除 覆盖于各接点上的绝缘层 31 及介面层 30后， 即棵露出导电接 点 201 及引电接点 202 原本的第二非导电性材料表面， 图中， 以白色区块表示原本的第二非导电性材料表面。 其中， 移除覆盖于导电接点 201 及引电接点 202 的绝缘层 31及介面层 30的方法可以使用干式的移除法，如利用激光同时 移除绝缘层及介面层。 或可使用湿式的移除法， 例如利用碱性 液体或剥离剂 , 配合超音波设备或利用电解的方式先将绝缘层 去除， 再利用酸性液体或微蚀剂等将介面层去除。 且若使用激 光剥除， 则可以仅针对导电接点 201 及引电接点 202 和电路图 样部 20有相连的部份剥除即可，以导电接点 201及引电接点 202 的具有导电性的介面层 30为不改变电路图样部 20为原则。 最后请参阅图 11， 其为本发明的立体电路元件的实施例 2 在完成步骤 S17 的第 1 形式示意图。 在步骤 S17 中， 移除第一 料骨 203与第二料骨 101 于基座 10， 以得到如图 5所示的立体 电路元件。 其中， 将第一料骨及第二料骨移除分离于基座， 以 避免影响立体电路元件外观及其上金属线路的图样及功能。 而在移除步骤中， 为了确保在电镀过程中， 同样具有介面 层 30的第一料骨 203，在和电路图样部 20邻近接触的部份不会 形成金属镀层， 造成在移除步骤时， 影响到和其相邻近的电路 图样部 20，可以在第一料骨 203和基底 10的连接处有不同的设 计。 如图 9所示， 在此实施例 2的完成步骤 S15的第 1形式中， 第一料骨 203和基座 10相连的一端即移除时的去除端， 并不直 接触及电路图样部 20, 而保有一段距离， 此段距离是为导电接 点 201 所在的位置， 并通过导电接点 201 的介面层 30上覆盖有 绝缘层 31，使第一料骨 203和电路图样部 20之间在电镀过程不 会有金属镀层产生， 以确保移除第一料骨 203 时， 不会影响到 原有的电路图样设计， 其中， 由图更可看出覆盖于导电接点 201 上的绝缘层 31也会稍微的往至少一第一料骨 203与延伸， 如此 可以在将至少一第一料骨 203移除于基座 10时， 不会在至少一 第一料骨 203和导电接点 201相连处的边缘留下金属毛边。 此外， 由图 9 可看出， 此形式中更通过将第一非导电性材 料形成的第二料骨 101， 包覆于第一料骨 203和基座 10相连接 的去除端周围， 仅露出第一料骨 203 和导电接点 201 相接的一 面， 以避免电镀过程中， 在第一料骨 203和基座 10之相连处周 围形成金属镀层， 造成移除第一料骨 203 于基座后， 产生金属 层毛边残留在基座 10, 影响立体电路元件的设计。 其中， 由第 一非导电性材料所形成的第二料骨在步骤 S13 的化学镀过程中 不会形成介面层覆盖在其表面， 因此可以确保在电镀过程时， 不会形成金属镀层。 如上所述， 实施例 2 中在各步骤流程的第一形式中， 第一 料骨 203和基座 10连接方式的设计， 可以确保在移除第一料骨 203于基座 10时， 不会影响到原有天线的电路图样 20设计， 且 不会残留金属层毛边于元件基座 10上。 请参阅图 12至图 13，其分别为本发明的立体电路的实施例 3的立体电路元件于完成步骤 S15的形式示意图及实施例 2的立 体电路元件于完成步骤 S15 的第 2 形式示意图。 由图可看出， 实施例 2与实施例 3具有相同的电路图样部 20设计、 相同的导 电接点 201 配置及相同的引电接点 202 配置， 且由于各实施例 的立体电路元件的制作方法皆如上所述， 故在此便不再详述。 而可看出实施例 2 在完成步骤 S15 的第 1 形式、 实施例 2 在完成步骤 S15 的第 2形式及实施例 3在完成步骤 S15 的一形 式， 三者最大的差异在于第一料骨 203和基座 10的连接方式的 设计。 如图 12所示， 实施例 3的一形式中， 元件于制作过程产生 的第一料骨 203的设计为第一料骨 203移除于基座 10的去除端 是紧连于电路图样 20部上， 造成在移除时， 需很小心仔细的移 除， 才不致于破坏紧连的电路图样部 20。 此外， 实施例 3的一 形式中中， 第一料骨 203和基座 10相接处的周围并未有第一非 导电性材料的包覆， 造成第一料骨 203移除于基座 10后， 易在 第一料骨 203与基座 10相连处的周围部分残留金属层毛边。 此 金属层毛边需视其需求再给予加工去除。 而图 13所示， 实施例 2于完成步骤 S15后的第 2形式中， 第一料骨 203 虽然未紧连电路图样部 20， 并如同实施例 2 的第 1形式中， 通过导电接点 201和电路图样部 20相连， 但由于第 一料骨 203和基座 10相接处的周围并未有第一非导电性材料的 包覆， 因此在移除时， 容易在和基座 10相连处的周围部分残留 金属层毛边。 此金属层毛边需视其需求再给予加工去除。 可以参阅图 14， 其为本发明的立体电路元件的实施例 2 于 完成步骤 S15的第 2形式于移除第一料骨 203于基座 10后， 在 基座 10上残留金属层毛边 2031 的示意图， 由图 14可以看出金 属层毛边 2031会残留在第一料骨 203和基座 10相连处的周围。 此金属层毛边需视其需求再给予加工去除。 请参阅图 15至图 17，其分别为本发明的立体电路元件的实 施例 4 于完成步骤 S15 的第 1 形式示意图及第 2形式示意图与 实施例 5 于完成步骤 S15 的一形式示意图。 由图可以观察出三 者最大的差异在于其中的一第一料骨 203和基座 10相连处的设 计不相同， 且其个别的差异与影响已于上述比较实施例 2 于完 成步骤 S15的第 1形式、 第 2形式及、 实施例 3于完成步骤 S15 的一形式的差异时以详述过， 故在此不再详述比较。 此外， 实施例 4、 实施例 5与实施例 2及实施例 3的立体电 路元件最大的差别在于实施例 4、 实施例 5 中， 设置有两个导电 接点 201, 而导电接点 201 所设置的位置如同前面所述及， 是设 置于第一料骨 203和电路图样部 20之间， 以连接第一料骨 203 和电路图样部 20。 并于电镀过程时， 通过将电源负极以电极夹 挟持在如图所示， 在和各导电接点 201相连的第 I 料骨 203上， 使和第一料骨 203之间有电导通性的电路图样部 20于电镀过程 中， 作为负极而析镀出预镀金属于电路图样部 20上形成金属线 路。 其中， 将多个导电接点 201 结合多个第一料骨 203 分布于 基座 10 的电路图样部 20上， 让基座 10上的电路图样部 20可 以多点的方式和电源负极相连接， 使电源端可以平均分配在电 路图样部 20 , 以助于分散原本集中于靠近单一导电接点的线路 的高电流， 让电镀电流更平均的分散在电路图样部 20上， 避免 形成厚度不均匀的金属镀层。 请参阅图 1 8 , 其为本发明的实施例 6 的立体电路元件于完 成步骤 S 1 5的一形式示意图。 实施例 5， 为将本发明的立体电路 元件的制作方法应用于圓柱状的立体电路元件， 其中， 实施例 7 的此形式如图 18所示， 为在完成步骤 S 1 5后， 包含有非导电性 基底 40、 电路图样部 50、 导电接点 501及引电接点 502。 其中 在导电接点 5 01及引电接点 502上， 各覆盖有一介面层 30及绝 缘层 31， 由于其形成及制作方式如同前述的步骤， 故于此不另 重复描述。 实施例 7 中圆柱状的立体电路元件， 其电路图样部 50为缠 绕于圆柱状体上的连续的螺旋线圈状， 并设置有两个导电接点 501。 各导电接点 501分别位在圓柱体电路元件两端的第二料骨 503 上， 用来连接第二料骨 503 及螺旋状的电路图样部 50， 以 作为电镀步骤时和电源负极相接的通电点。 如图所示， 将导电 接点 5 01 分别设置在圓柱状立体电路元件的两端， 有助于让电 镀电流平均的分配在圓柱状立体电路元件上的电路图样部 5 0 上， 让电镀电流不会大部分集中在比较靠近任一导电接点 501 附近的线路上， 而造成电镀生成的金属层较厚， 或在比较远离 任一导电接点 501 附近的线路上， 造成电镀生成的金属层较薄。 因此， 如图所示的导电接点 5 01 的设计， 具有平衡电路图样部 的各线路的电镀电流的效果， 进而达到平衡金属镀层厚度的目 的。 此外， 如图 1 8 中所示， 更可以通过多个引电接点 5 02的设 置， 以缩小连续的螺旋线圈线路其各线圈之间的连接路径， 达 到于电镀时缩小导电路径的目 的。 通过缩小导电路径让电镀电 流能够更均勾的分布在电路图样上， 以避免造成电路图样部上 的金属镀层厚度不均匀。 当电镀完成后， 移除导电接点 5 0 1 及引电接点 5 02 上的绝 缘层和介面层， 而圓柱体两端呈现 T 字型的第一料骨 5 0 3及第 二料骨 4 0 1 将会移除于圆柱体电路元件本体， 而保留原有电路 图样及元件本体， 各步骤已详述如上， 故在此不另重复描述。 以上所述仅为举例性， 而非为限制性者。 任何未脱离本发明 的精神与范畴， 而对其进行的等效修改或变更， 均应包含于申请 专利范围中。

Claims

. 一种立体电路的制作方法， 其特征在于，其步骤包括： 将一第一非导电性材料射出成型形成一基座；

将一第二非导电性材料射出成型形成至少一第一料骨、一 电路图样部及至少一导电接点于所述基座上， 使所述至少一 第一料骨及所述至少一导电接点与所述电路图样部形成相通 的线路；

形成一介面层覆盖于所述至少一第一料骨、 所述电路图样 部及所述至少一导电接点上；

形成一绝缘层覆盖于所述至少一导电接点的所述介面层 上；

形成一金属镀层覆盖于所述电路图样部的所述介面层上； 移除覆盖于所述至少一导电接点上的所述介面层及所述 绝缘层； 以及

移除所述至少一第一料骨， 以得到一立体电路元件。

如权利要求 1所述的立体电路的制作方法， 其特征在于： 所 述形成所述基座的步骤更包括将所述第一非导电性材料射出 成型形成至少一第二料骨， 且所述至少一第二料骨连接于所 述基座。

如权利要求 2所述的立体电路的制作方法， 其特征在于： 所 述移除所述至少一第一料骨的步骤更包括移除所述至少一 第二料骨。

.如权利要求 1所述的立体电路的制作方法， 其特征在于： 所 述形成所述至少一第一料骨的步骤更包括将所述第二非导 电性材料射出成型形成至少一引电接点于所述基座上， 且所 述至少一引电接点与所述至少一第一料骨、 所述电路图样部 及所述至少一导电接点于所述基座上形成相通的线路。

如权利要求 4所述的立体电路的制作方法， 其特征在于： 所 述形成所述介面层的步骤更包括形成所述介面层覆盖于所述 至少一引电接点上， 且所述形成所述绝缘层的步骤更包括形 成所述绝缘层覆盖于所述至少一引电接点上， 及所述移除所 述介面层及所述绝缘层的步骤更包括移除覆盖于所述至少一 引电接点上的所述介面层及所述绝缘层。

如权利要求 4所述的立体电路的制作方法， 其特征在于： 所 述电路图样部由至少一线路所组成， 并通过所述至少一引电 接点连接所述至少一线路。

如权利要求 1所述的立体电路的制作方法， 其特征在于： 所 述至少一第一料骨通过所述至少一导电接点连接所述电路图 样部。

如权利要求 1所述的立体电路的制作方法， 其特征在于： 所 述介面层是一具有导电性的金属层。

如权利要求 1所述的立体电路的制作方法， 其特征在于： 通 过化学镀法形成所述介面层， 且通过电镀法形成所述金属镀 层。

.如权利要求 9所述的立体电路的制作方法， 其特征在于： 所 述介面层厚度为 0. 1 - 2微米。 1.如权利要求 1 所述的立体电路的制作方法， 其特征在于： 所述绝缘层为油墨、 涂料或胶带。

.如权利要求 1 所述的立体电路的制作方法， 其特征在于： 所述移除所述介面层及所述绝缘层的步骤通过激光移除所 述介面层及所述绝缘层，或通过液态剥离剂配合超音波设备 或利用电解的方式先将所述绝缘层去除，再利用酸性液体或 微蚀剂等将所述介面层去除。

—种立体电路元件， 其特征在于， 包含有：

一基座， 为一第一非导电性材料所形成；

一电路图样部， 根据一图样设置于所述基座上， 且所述电 路图样部由至少一线路所组成；

一金属镀层， 覆盖于所述电路图样部上； 以及

至少一导电接点， 设置于所述基座上， 用以连接所述基座 的边缘和所述电路图样部；

其中， 所述电路图样部及所述至少一导电接点由一第二非 导电性材料所形成。

.如权利要求 1 3所述的立体电路元件， 其特征在于： 更包含 至少一第一料骨连接于所述基座上， 且所述至少一第一料骨 由所述第二非导电性材料所形成。

.如权利要求 1 3所述的立体电路元件， 其特征在于： 其更包 含至少一第二料骨连接于所述基座上，且所述至少一第二料 骨由所述第一非导电性材料所形成。

如权利要求 14 所述的立体电路元件， 其特征在于： 所述至 少一导电接点用以连接所述电路图样部、 所述基座边缘与 所述至少一第一料骨。

.如权利要求 1 3所述的立体电路元件， 其特征在于： 所述电 路图样部与所述金属镀层之间更具有一介面层。 .如权利要求 1 3所述的立体电路元件， 其特征在于： 更包含 至少一引电接点， 设置于所述基座上的所述至少一线路之间， 用以连接所述至少一线路。