CN201805617U - 立体电路元件 - Google Patents

Abstract

本实用新型公开一种立体电路元件，其包含有一基座，此基座是非导性基座，一电路图样部，是根据一图样设置于基座上，且电路图样部是由至少一线路所组成，一金属镀层，覆盖于电路图样部上，至少一导电接点，是设置于基座上，用以连接基座的边缘和电路图样部，至少一引电接点，是设置于基座上的至少一线路之间。其中金属镀层是以电镀的方式形成于电路图样部上，在电镀过程中由导电接点及引电接点的设置，将电镀电流平均的分布在电路图样部。因此本实用新型的立体电路元件具有金属镀层厚度均匀、生产成本低及生产效率高的优点。

Description

立体电路元件

技术领域

本实用新型关于一种立体电路元件，特别是指设置有导电接点及引电接点，用以辅助电镀电流平均分配的立体电路元件。

背景技术

基于大众对于3C产品的便利性及可携带性的讲究，驱使电子产品朝向微小化、轻量化及多功能化的方向发展，同时促使了IC设计及电路设计朝向立体3D设计的方向进展。由电路元件设计的立体化，可以在有限体积的电路元件上形成复杂的电路，让电子产品在不影响其功能下，可以缩小外观体积。换句话说，立体化的电路元件设计，促使电子产品在微小的体积下，也能保有复杂的电路，因此电路元件的立体化设计，确实具有让电子产品微小化、轻量化及多功能化的潜力，并被广泛的应用在各种层面上，如手机、汽车电路、提款机及助听器等电子产品。

目前，用于制作立体电路元件的方式有模制互连元件(MID，molded interconnect device)-双料射出制程。此方法是由双料射出方式，先以非导电性材料射出成型形成元件载体，再以另一材料经由射出成型形成电路图样于元件载体上，最后使用化学镀方式在电路图样上生成金属导电线路。此外，制作立体电路元件的方式尚有模制互连元件-激光直接成型法(MID-LDS，Molded Interconnect device-Laser Direct Structuring)，此方式是将含有触媒的非导电性塑料经由射出成型形成元件载体，再以激光激光活化载体上的触媒，使触媒转变为触媒核，由触媒核和预镀金属离子进行化学镀反应，而形成金属导电线路。

上述已知的立体电路元件的制作方法，可以有效率的制作出立体电路元件，但却受限于电路图样的设计常是由互不相连接的多个线路所组成，且作为立体电路元件的金属导电线路其金属镀层厚度的均匀度都有极高的要求。因此，由于化学镀是在不施加电力的情况下，由电路元件上欲形成电路图样的部分其表面所附着的金属触媒，对化学镀液中存在的预镀金属离子进行一催化反应以将预镀金属离子还原于电路元件上欲形成电路图样的部分的表面，因此化学镀相较于电镀具有不存在电力线分布不均匀的影响及对几何形状复杂的镀件也能获得厚度均匀的镀层的优点。所以已知方式多采用化学镀方式制作立体电路元件的导电线路。

化学镀是在不施加电力的情况下，由电路元件上欲形成电路图样的部分其表面所附着的金属触媒，对化学镀液中存在的预镀金属离子进行一催化反应，以将预镀金属离子还原于电路元件上欲形成电路图样的部分的表面。因此，化学镀法可以在电路元件上欲形成电路图样的部分的表面形成厚度均匀的金属镀层。但由于化学镀是在不外加能量下所进行的化学还原反应，因此其反应时间长、析出速度慢，且易产生大量废液。例如，以化学镀形成铜厚度10微米及镍厚度3微米时，就必须耗费长达3、4小时的反应时间。此外，化学镀需使用大量的镀液及还原剂，亦造成高成本的问题。

但若以电镀方式形成相同厚度的铜或镍金属层时，电镀不仅可以有效地降低反应时间，增加生产效率外，由于镀液的使用量相较于化学镀法少很多且不需使用大量的还原剂，因此，亦可达到降低生产成本的效果。此外，化学镀与电镀相比，所用的溶液稳定性较差，且溶液的维护、调整和再生都比较麻烦，因此材料成本费也较电镀较高。因为考虑到化学镀法所衍生的反应时间慢及高成本的问题，若能有效的将电镀方式应用在立体电路元件的制作，使其非但能够形成各种不同的立体线路图样，亦可以产生厚度均匀的金属镀层，则将可取代化学镀法应用于电路的制作，以达到提高生产效率、降低生产成本及减少废液产生量的目的。

发明内容

因为上述已知技术存在的问题，本实用新型的目的就是提供一种立体电路元件，其可利用电镀的方式产生厚度均匀的金属导电线路。

根据本实用新型的目的提出一种立体电路元件，其包含有：一基座，是由一第一非导电性材料所形成；一电路图样部，是根据一图样设置于基座上，且电路图样部是由至少一线路所组成；一金属镀层，是覆盖于电路图样部上；以及至少一导电接点，是设置于基座上，用以连接基座的边缘和电路图样部。其中，电路图样部及至少一导电接点是由一第二非导电性材料所形成。

其中，金属镀层是以电镀方式形成于电路图样部上。其中，更包含至少一引电接点，是设置于基座上的至少一线路之间，用以连接至少一线路。

其中，更包含至少一第一料骨连接于基座上，且至少一第一料骨是由第二非导电性材料所形成。

其中，更包含至少一第二料骨连接于基座上，且至少一第二料骨是由第一非导电性材料所形成。

其中，至少一导电接点是用以连接电路图样部、基座边缘与至少一第一料骨。

其中，电路图样部与金属镀层之间更具有一介面层。

通过以上技术方案，本实用新型的立体电路元件其可具有一或多个下述优点：

(1)金属线路是由电镀方式形成，因此不需大量使用化学镀液且电镀法的镀层析出速度快，具有可以降低生产成本、提升生产效率、减少废液产生量及减少污染等优点。

(2)依据各线路的导电路径长短、线路图样的面积或几何形状等，将导电接点及引电接点平均分配设置在各线路间，让电镀电流均匀分配在线路图样的各个部份，进而可得到厚度均匀的金属线路层。

附图说明

图1为本实用新型立体电路的制作方法的步骤流程图。

图2为本实用新型立体电路元件的实施例1示意图。

图3为本实用新型的立体电路元件的实施例1在完成步骤S11及步骤S12的一形式示意图。

图4为本实用新型的立体电路元件的实施例1在完成步骤S11及步骤S12的另一形式示意图。

图5为本实用新型的立体电路元件的实施例2示意图。

图6为本实用新型的立体电路元件的实施例2于完成步骤S11及步骤S12的第1形式示意图。

图7为本实用新型的立体电路元件的实施例2于完成步骤S13的第1形式示意图。

图8为本实用新型的立体电路元件的实施例2于完成步骤S14的第1形式示意图。

图9为本实用新型的立体电路元件的实施例2于完成步骤S15的第1形式示意图。

图10为本实用新型的立体电路元件的实施例2于完成步骤S16的第1形式示意图。

图11为本实用新型的立体电路元件的实施例2于完成步骤S17的第1形式示意图。

图12为本实用新型的立体电路的实施例3的立体电路元件于完成步骤S15的形式示意图。

图13为本实用新型的立体电路元的实施例2于完成步骤S15的第2形式示意图。

图14为本实用新型的立体电路元件的实施例2于完成步骤S15的第2形式在移除第一料骨于基座后，在基座上残留金属层毛边的示意图。

图15为本实用新型的立体电路元件的实施例4于完成步骤S15的第1形式示意图。

图16为本实用新型的立体电路元件的实施例4于完成步骤S15的第2形式示意图。

图17为本实用新型的立体电路元件的实施例5于完成步骤S15的一形式示意图。

图18为本实用新型的实施例6的立体电路元件于完成步骤S15的一形式示意图。

图中：

10、40：基座

101、401：第二料骨

20、50：电路图样部

501、201：导电接点

502、202：引电接点

503、203：第一料骨

2031：金属层毛边

30：介面层

31：绝缘层

S11-S17：步驟具体实施方式

具体实施方式

以下将参照相关图示，说明依本实用新型较佳实施例的立体电路元。为了便于理解，下述实施例的相同元件以相同符号标示说明。

本实用新型提出一种立体电路元件。为使更加清楚本实用新型的立体电路元件的特点，首将介绍本实用新型的立体电路元件的制作方法。

请参阅图1及图2，其分别为本实用新型的立体电路元件的制作方法的步骤流程图及本实用新型的立体电路元件的实施例1示意图。

如图1所示，本实用新型的立体电路元件的制作方法主要步骤包括：步骤S11，将一第一非导电性材料射出成型形成一基座。步骤S12，将一第二非导电性材料射出成型形成至少一第一料骨、一电路图样部及至少一导电接点于基座上，使至少一第一料骨及至少一导电接点与电路图样部形成相通的线路。步骤S13，形成一介面层覆盖于至少一第一料骨、电路图样部及至少一导电接点上。步骤S14，形成一绝缘层覆盖于至少一导电接点的介面层上。步骤S15，形成一金属镀层覆盖于电路图样部的介面层上。步骤S16，移除覆盖于至少一导电接点上的介面层及绝缘层。以及步骤S17，移除至少一第一料骨，以得到一立体电路元件。

其中，第一非导电性材料可以为任何非导电性的塑料，而第二非导电性材料是非导电性且适用于进行化学镀的塑料。

其中，步骤S15中是通过电镀法于电路图样部上形成金属镀层，且电路图样部是由至少一线路所组成。

其中，至少一导电接点是用来连接至少一第一料骨和电路图样部，以作为电路图样部于电镀时的电流导通点。

其中，在步骤S12中，更可包括形成至少一引电接点，以用来连接此至少一线路，并于电镀时，将电镀电流平均的导引至各线路。

如图2所示，其由上述制作过程而得到的本实用新型的立体电路元件的实施例1示意图，其包含有：一基座10；一电路图样部20，是根据一图样设置于基座10上；一金属镀层，是覆盖于电路图样部20上，图中利用黑色区块表示金属镀层的部份；至少一导电接点201，是设置于基座10上，用以连接基座10的边缘和电路图样部20。

并请参阅图3，其为本实用新型的立体电路元件的实施例1于完成步骤S11及步骤S12的一形式示意图。如图所示，其包含有在步骤S11中，由第一非导电性材料射出成型形成的基座10，及在步骤S12中，由第二非导电性材料射出成型形成的至少一第一料骨203、至少一导电接点201及电路图样部20。

其中，在步骤S11中，由第一非导电性材料射出成型形成基座10时，更可同时形成至少一第二料骨101连接于基座10上，如图4所示，其为本实用新型的立体电路元件的实施例1于完成步骤S11及步骤S12的另一形式示意图，此时在步骤S11中所形成的至少一第二料骨101，最后会在步骤S17中连同至少一第一料骨203一并于基座10上移除。

此外，在步骤S12中，由第二非导电性材料射出成型形成至少一第一料骨203、一电路图样部20及至少一导电接点201于基座10上时，更可同时形成至少一引电接点202于基座10上，而最后形成如图5所示的本实用新型的立体电路元件的实施例2示意图。如图所示其包含有一基座10、一电路图样部20、一金属镀层，是覆盖于电路图样部上，图中利用黑色区块表示金属镀层的部份、至少一导电接点201及至少一引电接点202，是设置于基座10上，用以连接基座10的边缘和电路图样部20。

此时所形成的至少一引电接点202，是设置于基座10上，用以连接电路图样部20。且若于步骤S12中同时形成有至少一引电接点202时，则在步骤S13中所形成覆盖于至少一导电接点201的介面层，同样会形成并覆盖于至少一引电接点202上。而步骤S14中所形成覆盖于至少一导电接点201上的绝缘层，同样会形成并覆盖于至少一引电接点202上。而覆盖于至少一引电接点202上的介面层及绝缘层，最后会于步骤S16中移除。

此外在实施例2中，于步骤S11中，由第一非导电性材料射出成型形成基座10时，同样的也可同时形成如图4所示的至少一第二料骨101。

以下为便于更进一步方便说明本实用新型的立体电路元件的制作方法，将由包含有至少一引电接点的实施例2为例说明，并以实施例2在步骤S11中形成有至少一第二料骨的不同形式来说明本实用新型的立体电路元件及其制作方法。并将会比较其他包含有至少一引电接点的各实施例的差异及各实施例于制作过程中至少一第一料骨及至少一第二料骨设计的差异。

请参阅图6至图11，其分别是本实用新型的立体电路元件的实施例2于完成各步骤S11-S17的第1形式示意图，在实施例2的第1形式中，实施例2的立体电路元件在步骤S11中形成有至少一第二料骨。

首先请参阅图6所示，其为本实用新型的立体电路元件于完成步骤S11及步骤S12的第1形式示意图。在S11步骤中将第一非导电性材料射出成型形成一基座10。并在步骤S12中由第二非导电性材料形成电路图样部20、至少一导电接点201及至少一第一料骨203于基座上10，且导电接点201、引电接点202接点及电路图样部20构成相互连结的线路。其中，在此实施例2的第1态样中，步骤S11更包括将第一非导电性材料射出成型形成至少一第二料骨101于基座10上，且在步骤S12中更包括将第二非导电性材料射出成型形成至少一引电接点202于基座10上，且此第一料骨203和导电接点201相连接，并通过导电接点201和电路图样部20相连，而引电接点202是位在组成电路图样部20的线路之间，用来缩短电镀时的线路的导电路径，以平衡电镀电流。此外，当电路图样部20的设计为多条不互相连接的线路所组成时，引电接点202除了可以缩短各线路在电镀过程的导电路径外，同时又可让原本不互相连接的线路彼此相互连接。

而第一非导电性材料可以为任何非导电性的塑料，第二非导电性材料则是非导电性且适用于进行化学镀的塑料。此外，通过计算各线路的导电路径长短、几何形状及面积等，导电接点201及引电接点202可以依据计算结果及为均衡各线路部份导电电流的目的，而任意的分配设置在各线路间，以避免电镀时电力线分布不均匀对于所形成的金属镀层的厚度的影响。

接着请参阅图7，其为本实用新型的立体电路元件的实施例2于完成步骤S13的第1形式示意图。如图所示，在步骤S13中，形成一介面层30覆盖于第一料骨203和电路图样部20相连的一面上、电路图样部20、至少一导电接点201及至少一引电接点202上，在图7中，以点的方式表示出形成介面层30的部份。其中介面层30必需具有导电性，可由多种方式形成，在本实用新型中是通过化学镀形成介面层30，为具有导电性且厚度约为0.1微米至2微米的金属层，且其最佳厚度为0.2微米至1微米，并为铜或镍等具导电性的金属。其中由于第二非导电性材料是非导电性且适用于进行化学镀的塑料，因此介面层可形成于由第二非导电性材料所形成的部份。

介面层30是为了让第一料骨203、电路图样部20、导电接点201及引电接点202彼此间成为可相互导通的导线，如此在步骤S15进行电镀时，通过将第一料骨203和电源的负极相接，即可让和第一料骨203之间有电导通性的电路图样部在电镀过程中作为负极，并让电源的正极和预镀金属固体相接，当将电路元件浸泡于含有预镀金属离子的电镀液时，预镀金属离子便在作为负极的电路图样部20的介面层30表面上接收电子而还原析出预镀金属于电路图样部上，形成所要的金属线路。其中，预电镀的金属可以为铜、镍、铬、锡、银或金等金属。

再来请参阅图8，其为本实用新型的立体电路元件的实施例2于完成步骤S14的第1形式示意图。在S14步骤中，形成一绝缘层31覆盖于至少一导电接点201及至少一引电接点201的介面层30上，图中利用斜线区块表示绝缘层31所在位置。其中，绝缘层31可以使用油墨或涂料以印刷、喷墨等方式加工而成、而油墨可以为溶剂型的耐酸油墨、水性的耐酸油墨、耐酸不耐碱的油墨或UV硬化型的油墨、抗电镀的油墨或涂料等，亦可以贴上绝缘胶带作为绝缘层。

于S14步骤中，形成一绝缘层31覆盖于导电接电201及引电接点202的介面层30上的目的，是为了让导电接点201及引电接点202在步骤S15中进行电镀时，仅仅只是通过介面层30的存在而可以和电路图样部20及第一料骨203相互导通，并不会形成金属镀层在导电接点201及引电接点202上，造成对欲形成的电路图样的改变。换句话说，绝缘层31让导电接点201及引电接点202纯粹只是用来导电而不会于步骤S15中的电镀过程增加膜厚。

请参阅图9，其为本实用新型的立体电路元件的实施例2于完成步骤S15的第1形式示意图。图中以黑色区块表示在电镀过程形成金属镀层的部份，可以看出，导电接电201及引电接点202上并未形成金属镀层，金属镀层仅形成于电路图样部20及第一料骨203上。

请参阅图10，其为本实用新型的立体电路元件的实施例2于完成步骤S16的第1形式示意图。形成金属镀层后，在步骤S16中，移除导电接点201及引电接点202上的绝缘层31及介面层30，使导电接点201及引电接点202和电路图样部20恢复为不导通的状态，避免影响金属镀层的电路图样。如图所示，移除覆盖于各接点上的绝缘层31及介面层30后，即裸露出导电接点201及引电接点202原本的第二非导电性材料表面，图中，以白色区块表示原本的第二非导电性材料表面。

其中，移除覆盖于导电接点201及引电接点202的绝缘层31及介面层30的方法可以使用干式的移除法，如利用激光同时移除绝缘层及介面层。或可使用湿式的移除法，例如利用碱性液体或剥离剂，配合超音波设备或利用电解的方式先将绝缘层去除，再利用酸性液体或微蚀剂等将介面层去除。且若使用激光剥除，则可以仅针对导电接点201及引电接点202和电路图样部20有相连的部份剥除即可，以导电接点201及引电接点202的具有导电性的介面层30为不改变电路图样部20为原则。

最后请参阅图11，其为本实用新型的立体电路元件的实施例2于完成步骤S17的第1形式示意图。在步骤S17中，移除第一料骨203与第二料骨101于基座10，以得到如图5所示的立体电路元件。其中，将第一料骨及第二料骨移除分离于基座，以避免影响立体电路元件外观及其上金属线路的图样及功能。

而在移除步骤中，为了确保在电镀过程中，同样具有介面层30的第一料骨203，在和电路图样部20邻近接触的部份不会形成金属镀层，造成在移除步骤时，影响到和其相邻近的电路图样部20，可以在第一料骨203和基底10的连接处有不同的设计。如图9所示，在此实施例2的完成步骤S15的第1形式中，第一料骨203和基座10相连的一端即移除时的去除端，并不直接触及电路图样部20，而保有一段距离，此段距离是为导电接点201所在的位置，并通过导电接点201的介面层30上覆盖有绝缘层31，使第一料骨203和电路图样部20之间在电镀过程不会有金属镀层产生，以确保移除第一料骨203时，不会影响到原有的电路图样设计，其中，由图更可看出覆盖于导电接点201上的绝缘层31也会稍微的往至少一第一料骨203与延伸，如此可以在将至少一第一料骨203移除于基座10时，不会在至少一第一料骨203和导电接点201相连处的边缘留下金属毛边。

此外，由图9可看出，此形式中更通过将第一非导电性材料形成的第二料骨101，包覆于第一料骨203和基座10相连接的去除端周围，仅露出第一料骨203和导电接点201相接的一面，以避免电镀过程中，在第一料骨203和基座10的相连处周围形成金属镀层，造成移除第一料骨203于基座后，产生金属层毛边残留在基座10，影响立体电路元件的设计。其中，由第一非导电性材料所形成的第二料骨在步骤S13的化学镀过程中不会形成介面层覆盖在其表面，因此可以确保在电镀过程时，不会形成金属镀层。

如上所述，实施例2中在各步骤流程的第1形式中，第一料骨203和基座10连接方式的设计，可以确保在移除第一料骨203于基座10时，不会影响到原有天线的电路图样20设计，且不会残留金属层毛边于元件基座10上。

请参阅图12至图13，其分别为本实用新型的立体电路的实施例3的立体电路元件于完成步骤S15的形式示意图及实施例2的立体电路元件于完成步骤S15的第2形式示意图。由图可看出，实施例2与实施例3具有相同的电路图样部20设计、相同的导电接点201配置及相同的引电接点202配置，且由于各实施例的立体电路元件的制作方法皆如上所述，故在此便不再详述。

而可看出实施例2在完成步骤S15的第1形式、实施例2在完成步骤S15的第2形式及实施例3在完成步骤S15的一形式，三者最大的差异在于第一料骨203和基座10的连接方式的设计。

如图12所示，实施例3的一形式中，元件在制作过程产生的第一料骨203的设计为第一料骨203移除于基座10的去除端是紧连于电路图样20部上，造成在移除时，需很小心仔细的移除，才不致于破坏紧连的电路图样部20。此外，实施例3的一形式中，第一料骨203和基座10相接处的周围并未有第一非导电性材料的包覆，造成第一料骨203移除于基座10后，易在第一料骨203与基座10相连处的周围部分残留金属层毛边。此金属层毛边需视其需求再给予加工去除。

而图13所示，实施例2于完成步骤S15后的第2形式中，第一料骨203虽然未紧连电路图样部20，并如同实施例2的第1形式中，通过导电接点201和电路图样部20相连，但由于第一料骨203和基座10相接处的周围并未有第一非导电性材料的包覆，因此在移除时，容易在和基座10相连处的周围部分残留金属层毛边。此金属层毛边需视其需求再给予加工去除。

可以参阅图14，其为本实用新型的立体电路元件的实施例2于完成步骤S15的第2形式于移除第一料骨203于基座10后，在基座10上残留金属层毛边2031的示意图，由图14可以看出金属层毛边2031会残留在第一料骨203和基座10相连处的周围。此金属层毛边需视其需求再给予加工去除。

请参阅图15至图17，其分别为本实用新型的立体电路元件的实施例4于完成步骤S15的第1形式示意图及第2形式示意图与实施例5于完成步骤S15的一形式示意图。由图可以观察出三者最大的差异在于其中的一第一料骨203和基座10相连处的设计不相同，且其个别的差异与影响已于上述比较实施例2于完成步骤S15的第1形式、第2形式及实施例3于完成步骤S15的一形式的差异时以详述过，故在此不再详述比较。

此外，实施例4、实施例5与实施例2及实施例3的立体电路元件最大的差别在于实施例4、实施例5中，设置有两个导电接点201，而导电接点201所设置的位置如同前面所述及，是设置于第一料骨203和电路图样部20之间，以连接第一料骨203和电路图样部20。并于电镀过程时，通过将电源负极以电极夹挟持在如图所示，在和各导电接点201相连的第一料骨203上，使和第一料骨203之间有电导通性的电路图样部20于电镀过程中，作为负极而析镀出预镀金属于电路图样部20上形成金属线路。

其中，将多个导电接点201结合多个第一料骨203分布于基座10的电路图样部20上，让基座10上的电路图样部20可以多点的方式和电源负极相连接，使电源端可以平均分配在电路图样部20，以助于分散原本集中于靠近单一导电接点的线路的高电流，让电镀电流更平均的分散在电路图样部20上，避免形成厚度不均匀的金属镀层。

请参阅图18，其为本实用新型的实施例6的立体电路元件于完成步骤S15的一态样示意图。实施例5，为将本实用新型的立体电路元件的制作方法应用于圆柱状的立体电路元件，其中，实施例7的此形式如图18所示，为在完成步骤S15后，包含有非导电性基底40、电路图样部50、导电接点501及引电接点502。其中在导电接点501及引电接点502上，各覆盖有一介面层30及绝缘层31，由于其形成及制作方式如同前述的步骤，故于此不另重复描述。

实施例7中圆柱状的立体电路元件，其电路图样部50为缠绕于圆柱状体上的连续的螺旋线圈状，并设置有两个导电接点501。各导电接点501分别位在圆柱体电路元件两端的第二料骨503上，用来连接第二料骨503及螺旋状的电路图样部50，以作为电镀步骤时和电源负极相接的通电点。如图所示，将导电接点501分别设置在圆柱状立体电路元件的两端，有助于让电镀电流平均的分配在圆柱状立体电路元件上的电路图样部50上，让电镀电流不会大部分集中在比较靠近任一导电接点501附近的线路上，而造成电镀生成的金属层较厚，或在比较远离任一导电接点501附近的线路上，造成电镀生成的金属层较薄。因此，如图所示的导电接点501的设计，具有平衡电路图样部的各线路的电镀电流的效果，进而达到平衡金属镀层厚度的目的。

此外，如图18中所示，更可以通过多个引电接点502的设置，以缩小连续的螺旋线圈线路其各线圈之间的连接路径，达到于电镀时缩小导电路径的目的。通过缩小导电路径让电镀电流能够更均匀的分布在电路图样上，以避免造成电路图样部上的金属镀层厚度不均匀。

当电镀完成后，移除导电接点501及引电接点502上的绝缘层和介面层，而圆柱体两端呈现T字型的第一料骨503及第二料骨401将会移除于圆柱体电路元件本体，而保留原有电路图样及元件本体，各步骤已详述如上，故于此不另重复描述。

但是，上述的具体实施方式只是示例性的，是为了更好的使本领域技术人员能够理解本专利，不能理解为是对本专利包括范围的限制；只要是根据本专利所揭示精神的所作的任何等同变更或修饰，均落入本专利包括的范围。

Claims (6)

1.立体电路元件，其特征在于，包含有：

一基座，其为一第一非导电性材料所形成；

一电路图样部，其根据一图样设置于所述基座上，且所述电路图样部由至少一线路所组成；

一金属镀层，其覆盖于所述电路图样部上；以及

至少一导电接点，其设置于所述基座上，用以连接所述基座的边缘和所述电路图样部；

其中，所述电路图样部及所述至少一导电接点由一第二非导电性材料所形成。

2.如权利要求1所述的立体电路元件，其特征在于：更包含至少一第一料骨连接于所述基座上，且所述至少一第一料骨由所述第二非导电性材料所形成。

3.如权利要求1所述的立体电路元件，其特征在于：更包含至少一第二料骨连接于所述基座上，且所述至少一第二料骨由所述第一非导电性材料所形成。

4.如权利要求2所述的立体电路元件，其特征在于：所述至少一导电接点用以连接所述电路图样部、所述基座边缘与所述至少一第一料骨。

5.如权利要求1所述的立体电路元件，其特征在于：所述电路图样部与所述金属镀层之间更具有一介面层。

6.如权利要求1所述的立体电路元件，其特征在于：更包含至少一引电接点，设置于所述基座上的所述至少一线路之间，用以连接所述至少一线路。

Images