WO2011122206A1 - 積層体の製造方法及び積層体 - Google Patents

Abstract

下部電極と上部電極との間で発生するショートやリークを抑制することが可能な積層体の製造方法及び積層体を提供する。 基板(2)上に形成された下部電極(4)と、基板(2)上において下部電極(4)上に形成されて下部電極(4)を被覆する基礎絶縁膜(6)を備える積層体(1)であって、下部電極(4)は、下部電極(4)のうち基礎絶縁膜(6)で被覆されていない部分における下部電極(4)の膜厚が、基礎絶縁膜(6)で被覆されている部分における下部電極(4)の膜厚よりも薄い膜厚減少部(8)を有している。

Description

積層体の製造方法及び積層体

本発明は、例えば、絶縁膜の両面に電極を有する積層体の製造方法及び積層体に関する。

情報技術の目覚しい発展により、現在では、ノート型パソコンや携帯情報端末などを用いた情報の送受信が、頻繁に行われている。したがって、近い将来、場所を選ばずに情報をやり取りできるユビキタス社会が来るであろうことは周知の事実である。そのような社会においては、より軽量、薄型の情報端末が望まれる。
現在、半導体材料の主流はシリコン系であり、その製造方法としては、フォトリソグラフィーを用いたものが一般的である。

一方、印刷技術を用いて電子部材を製造するプリンタブルエレクトロニクスが注目されている。プリンタブルエレクトロニクスは、印刷技術を用いることで、フォトリソグラフィーよりも装置や製造に関するコストが下がり、また、真空や高温を必要としないことから、プラスチック基板が利用できるなどのメリットがある。
プリンタブルエレクトロニクスでは、半導体材料として、有機溶媒に可溶な有機半導体などを用いることが多い。これは、半導体層を印刷法により形成できるためである。

半導体材料として、有機溶媒に可溶な有機半導体などを用いた技術としては、例えば、特許文献１に記載されているような技術が挙げられる。特許文献１では、インクジェット法により有機半導体層を形成している。ここで、有機半導体を用いたＴＦＴは、有機ＴＦＴと呼ばれる。
ＴＦＴを構成する部材としては、半導体以外に電極や絶縁膜があるが、コストの低いＴＦＴを形成する上では、電極や絶縁膜を、印刷法やコーティング技術などのウェット法を用いて形成されることが望まれる。

ウェット法を用いて電極や絶縁膜を形成する技術としては、例えば、特許文献２及び特許文献３に記載されているような技術が挙げられる。特許文献２では、インクジェット法を用いて電極を形成しており、特許文献３では、スピンコート法を用いてゲート絶縁膜を形成している。
ここで、例えば、有機ＴＦＴを用いてディスプレイなどを駆動する場合には、駆動電圧や所望の電流値を得るために、ゲート絶縁膜は、通常、１．０［μｍ］以下の厚みで形成される。

特開２００５－２１００８６号公報 特開２００４－２９７０１１号公報 特開２００７－２６６３５５号公報

しかしながら、特許文献２及び特許文献３に記載されているような技術により形成した電極には、微小な突起部が局所的に形成されることがある。また、ウェット法を用いて形成された電極には、突起以外にも、インキの凝集による局所的な厚膜部分や、環境やプロセスに由来して形成される異物などが存在することが多い。
このような場合において、ウェット法を用いてゲート絶縁膜を形成すると、ゲート絶縁膜の一部に、電極に存在する異物などによる他の部分との濡れ性の差異が生じて、電極（以下、「下部電極」と記載する）に、ゲート絶縁膜で被覆されない部分が形成されてしまう可能性がある。

また、スピンコート法などのウェット法では、スパッタリング法などのドライ法と比較すると、下地への形状追従性が劣るため、下部電極に突起物や異物などが存在すると、この下部電極に、ゲート絶縁膜で被覆されない部分が形成されてしまう可能性がある。
そして、下部電極にゲート絶縁膜で被覆されない部分が形成されている状態で、ゲート絶縁膜上に電極（以下、「上部電極」と記載する）を積層した状態では、下部電極と上部電極が接触または近接することとなるため、下部電極と上部電極の間で、ショートやリークが発生してしまう可能性がある。

したがって、電極やゲート絶縁膜をウェット法で形成すると、ゲート絶縁膜上に上部電極を積層した状態において、下部電極と上部電極の間でショートやリークが発生してしまう可能性がある。
本発明では、電極や絶縁膜をウェット法で形成した場合において、下部電極と上部電極との間で発生するショートやリークを抑制することが可能な、積層体の製造方法及び積層体を提供することを課題とする。

上記課題を解決するために、本発明のうち、請求項１に記載した発明は、基板上に形成された下部電極上に、当該下部電極を被覆する基礎絶縁膜を形成する積層体の製造方法であって、前記下部電極のうち前記基礎絶縁膜で被覆されていない部分に、当該被覆されていない部分における前記下部電極の膜厚を、前記基礎絶縁膜で被覆されている部分における前記下部電極の膜厚よりも薄くする膜厚減少部を形成する膜厚減少部形成工程を有することを特徴とするものである。

次に、本発明のうち、請求項２に記載した発明は、請求項１に記載した発明であって、前記膜厚減少部形成工程では、前記膜厚減少部を、前記基礎絶縁膜をマスクとしたエッチングにより形成することを特徴とするものである。
次に、本発明のうち、請求項３に記載した発明は、請求項２に記載した発明であって、前記膜厚減少部形成工程では、前記膜厚減少部を、前記基礎絶縁膜の少なくとも一部を形成した状態で、前記基礎絶縁膜をマスクとしたエッチングにより形成することを特徴とするものである。

次に、本発明のうち、請求項４に記載した発明は、請求項１から３のうちいずれか１項に記載した発明であって、前記下部電極及び前記基礎絶縁膜のうち少なくとも一方を、ウェット法で形成することを特徴とするものである。
次に、本発明のうち、請求項５に記載した発明は、請求項１から４のうちいずれか１項に記載した発明であって、前記膜厚減少部形成工程の後工程として、前記基礎絶縁膜上に、当該基礎絶縁膜及び前記膜厚減少部を被覆する積層絶縁膜を形成する積層絶縁膜形成工程を有し、前記積層絶縁膜形成工程の後工程として、前記積層絶縁膜上に、前記基礎絶縁膜及び前記積層絶縁膜を間に挟んで前記下部電極と対向する上部電極を形成する上部電極形成工程を有することを特徴とするものである。

次に、本発明のうち、請求項６に記載した発明は、請求項５に記載した発明であって、前記積層絶縁膜及び前記上部電極のうち少なくとも一方を、ウェット法で形成することを特徴とするものである。
次に、本発明のうち、請求項７に記載した発明は、基板上に形成された下部電極と、前記基板上において前記下部電極上に形成されて下部電極を被覆する基礎絶縁膜と、を備える積層体であって、前記下部電極は、前記下部電極のうち前記基礎絶縁膜で被覆されていない部分における前記下部電極の膜厚が、前記基礎絶縁膜で被覆されている部分における前記下部電極の膜厚よりも薄い膜厚減少部を有することを特徴とするものである。

次に、本発明のうち、請求項８に記載した発明は、請求項７に記載した発明であって、前記積層体は、前記基礎絶縁膜上に形成されて基礎絶縁膜及び前記膜厚減少部を被覆する積層絶縁膜を備えることを特徴とするものである。
次に、本発明のうち、請求項９に記載した発明は、請求項８に記載した発明であって、前記基礎絶縁膜と前記積層絶縁膜は、同一材料で形成されていることを特徴とするものである。

次に、本発明のうち、請求項１０に記載した発明は、請求項８または９に記載した発明であって、前記積層体は、前記積層絶縁膜上に形成されて前記基礎絶縁膜及び前記積層絶縁膜を間に挟んで前記下部電極と対向する上部電極を備えることを特徴とするものである。
次に、本発明のうち、請求項１１に記載した発明は、請求項７から１０のうちいずれか１項に記載した発明であって、前記下部電極は、金属または金属酸化物で形成されていることを特徴とするものである。

次に、本発明のうち、請求項１２に記載した発明は、請求項７から１１のうちいずれか１項に記載した発明であって、前記積層体は、薄膜トランジスタに用いられることを特徴とするものである。
次に、本発明のうち、請求項１３に記載した発明は、請求項１２に記載した発明であって、前記薄膜トランジスタの半導体層は、有機半導体で形成されていることを特徴とするものである。

次に、本発明のうち、請求項１４に記載した発明は、請求項７から１１のうちいずれか１項に記載した発明であって、前記積層体は、キャパシタに用いられることを特徴とするものである。
次に、本発明のうち、請求項１５に記載した発明は、請求項７から１１のうちいずれか１項に記載した発明であって、前記積層体は、配線間の交差部に用いられることを特徴とするものである。

次に、本発明のうち、請求項１６に記載した発明は、請求項７から１５のうちいずれか１項に記載した発明であって、前記基板は、可撓性を有することを特徴とするものである。
次に、本発明のうち、請求項１７に記載した発明は、請求項１６に記載した発明であって、前記可撓性を有する基板は、プラスチックで形成されていることを特徴とするものである。

本発明によれば、下部電極に膜厚減少部を形成する際に、下部電極に形成される突起部や、下部電極上に存在する異物などを除去することが可能となり、基礎絶縁膜に形成されたピンホールを、基礎絶縁膜上に形成されて下部電極と上部電極との間に配置される絶縁膜により、被覆することが可能となる。
このため、下部電極と上部電極との接触を防止することが可能となり、下部電極と上部電極の間で発生するショートやリークを抑制することが可能な、積層体の製造方法及び積層体を供給することが可能となる。

請求項１に記載した発明の効果は、下部電極に微細な孔などからなる膜厚減少部を形成することにより、下部電極に形成される突起部や、下部電極上に存在する異物などを除去することが可能となる。
このため、下部電極と上部電極との間に、膜厚減少部による隙間を形成することが可能となり、下部電極と上部電極との接触または近接を抑制することが可能となるため、下部電極と上部電極の間で発生するショートやリークを抑制することが可能となる。

請求項２に記載した発明の効果は、膜厚減少部の形成にエッチングを用いることで、下部電極へ、膜厚減少部を容易に形成することが可能となる。
請求項３に記載した発明の効果は、基礎絶縁膜の少なくとも一部を形成した後に、基礎絶縁膜をマスクとしたエッチングを行うことで、下部電極に形成される突起部や、下部電極上に存在する異物などを、選択的にエッチングすることが可能となる。

請求項４に記載した発明の効果は、下部電極及び基礎絶縁膜のうち少なくとも一方をウェット法により形成することで、積層体のコストを低下させることが可能となる。
請求項５に記載した発明の効果は、基礎絶縁膜上に形成した積層絶縁膜により、下部電極と上部電極との接触を抑制することが可能となり、下部電極と上部電極の間で発生するショートやリークを抑制することが可能な積層体を形成することが可能となる。

請求項６に記載した発明の効果は、積層絶縁膜及び上部電極のうち少なくとも一方をウェット法により形成することで、積層体のコストを低下させることが可能となる。
請求項７に記載した発明の効果は、下部電極が微細な孔などからなる膜厚減少部を有することにより、積層体の構成を、下部電極に形成される突起部や、下部電極上に存在する異物などが除去された構成とすることが可能となる。

このため、下部電極と上部電極との接触または近接を抑制することが可能となり、下部電極と上部電極の間で発生するショートやリークを抑制することが可能となる。
請求項８に記載した発明の効果は、基礎絶縁膜と積層絶縁膜とを積層することにより、下部電極のエッチング時等に、基礎絶縁膜をマスクとすることが可能となり、積層絶縁膜において絶縁性を向上させることが可能となる。

請求項９に記載した発明の効果は、基礎絶縁膜と積層絶縁膜とを同一材料で形成することにより、基礎絶縁膜をマスクとして、エッチング等により下部電極に膜厚減少部を形成した後、積層絶縁膜を積層する際において、膜厚減少部にも、効率良く積層絶縁膜を形成することが可能となる。
請求項１０に記載した発明の効果は、基礎絶縁膜上に形成した積層絶縁膜により、下部電極と上部電極との接触を抑制することが可能となり、下部電極と上部電極の間で発生するショートやリークを抑制することが可能な積層体を形成することが可能となる。

請求項１１に記載した発明の効果は、下部電極を金属または金属酸化物で形成することにより、既存のエッチング法により、下部電極へ膜厚減少部を容易に形成することが可能となる。
請求項１２に記載した発明の効果は、積層体を薄膜トランジスタに用いることにより、下部電極と上部電極の間で発生するショートやリークが抑制された、信頼性の高い薄膜トランジスタを得ることが可能となる。

請求項１３に記載した発明の効果は、半導体層を有機半導体で形成することにより、薄膜トランジスタの構成部材全てを、印刷法により形成することが可能となるため、薄膜トランジスタのコストを低下させることが可能となる。
請求項１４に記載した発明の効果は、積層体をキャパシタに用いることにより、下部電極と上部電極の間で発生するショートやリークが抑制された、信頼性の高いキャパシタを得ることが可能となる。

請求項１５に記載した発明の効果は、積層体を配線間の交差部に用いることにより、下部電極と上部電極の間で発生するショートやリークが抑制された、信頼性の高い配線を得ることが可能となる。
請求項１６に記載した発明の効果は、基板が可撓性を有することにより、積層体の構成を、可撓性を有する構成とすることが可能となる。

また、ガラス等の硬い材料で形成した基板と比較した場合、一般的に、可撓性を有する基板においては、突起物などにより表面粗さが大きくなり、下部電極を形成した場合にも、表面粗さによる凹凸により、下部電極と上部電極が接触または近接して、下部電極と上部電極との間のショートやリークが増加する可能性がある。
しかしながら、本発明においては、可撓性を有する基板の突起物などに起因した下部電極の突起部を、エッチングにより膜厚減少部とすることが可能となるので、膜厚減少部により、下部電極と上部電極との接触を抑制することが可能となり、下部電極と上部電極の間で発生するショートやリークを抑制させる効果を増加させることが可能となる。

請求項１７に記載した発明の効果は、可撓性を有する基板がプラスチックで形成されていることにより、可撓性を有する積層体を低コストで得ることが可能となる。

本発明の第一実施形態における積層体の概略構成を示す図である。 図１のＩＩ‐ＩＩ線断面図である。 本発明の第一実施形態における膜厚減少部および基礎絶縁膜の形成工程を示す概念図である。 本発明の第一実施形態における膜厚減少部および基礎絶縁膜の形成工程を示す概念図である。 本発明の第二実施形態における積層体の概略構成を示す断面図である。 本発明の第三実施形態における積層体の概略構成を示す断面図である。 本発明の第四実施形態における積層体を用いた薄膜トランジスタの概略構成を示す図である。 図７のＶＩＩＩ‐ＶＩＩＩ線断面図である。 本発明の第四実施形態の変形例における積層体を用いた薄膜トランジスタの概略構成を示す図である。 図９のＸ‐Ｘ線断面図である。 本発明の第四実施形態の変形例における積層体を用いた薄膜トランジスタアレイの概略構成を示す図である。 図１１中に示す薄膜トランジスタアレイの一画素分の概略構成を示す図であり、図１２（ａ）は、積層体のみを示す図、図１２（ｂ）は、薄膜トランジスタアレイ全体を示す図である。 図１２（ｂ）のＸＩＩＩ‐ＸＩＩＩ線断面図である。 比較例の積層体を用いた薄膜トランジスタアレイの概略構成を示す図である。

（第一実施形態）
以下、本発明の第一実施形態（以下、「本実施形態」と記載する）について、図面を参照しつつ説明する。

（構成）
まず、図１及び図２を用いて、本実施形態の積層体１の構成を説明する。
図１は、本実施形態における積層体１の概略構成を示す図である。また、図２は、図１のＩＩ‐ＩＩ線断面図である。
本実施形態の積層体１は、図１及び図２中に示すように、基板２と、下部電極４と、基礎絶縁膜６を備えている。
基板２は、プラスチックを材料として形成された板状部材であり、可撓性を有している。

下部電極４は、金属または金属酸化物を材料として、基板２上に形成されており、膜厚減少部８を有している。なお、膜厚減少部８に関する説明は、後述する。
ここで、下部電極４の材料を金属または金属酸化物とした理由は、後述するエッチングにより、下部電極４へ、膜厚減少部８を容易に形成するためである。
また、金属や金属酸化物の具体例としては、金、銀、アルミニウム、銅、白金、ニッケル、クロム、インジウム錫酸化物などが挙げられる。

また、下部電極４をウェット法により形成する場合には、下部電極４の材料として、銀、金、パラジウムなどの粒子を分散させた溶液を用いる。
基礎絶縁膜６は、下部電極４上に形成されており、下部電極４を被覆している。
ここで、基礎絶縁膜６を形成する材料は、特に限定されるものではないが、下部電極４をエッチングして膜厚減少部８を設ける際に、耐性のある材料を用いることが好ましい。

したがって、基礎絶縁膜６を形成する材料の具体例としては、一般に用いられるポリビニルフェノール、ポリメタクリル酸メチル、ポリイミド、ポリビニルアルコール、エポキシ樹脂などの高分子溶液、アルミナやシリカゲルなどの粒子を分散させた溶液などが挙げられる。
また、基礎絶縁膜６を形成する材料の具体例としては、酸化シリコン、窒化シリコン、シリコンオキシナイトライド、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニア、酸化チタン等の無機材料なども挙げられる。

さらに、上述した材料を用いて基礎絶縁膜６を形成する以外にも、ＰＥＴや、ＰＥＮ、ＰＥＳなどの薄膜フィルムを、基礎絶縁膜６として用いることも可能である。
また、基礎絶縁膜６の形成方法は、特に限定されるものではなく、真空蒸着法、スパッタリング法、ＣＶＤなどのドライ法や、スピンコート、スリットダイなどのウェット法、または、ラミネートなどの方法を適宜用いることが可能である。

膜厚減少部８は、下部電極４のうち、基礎絶縁膜６で被覆されていない部分に形成されている。下部電極４に膜厚減少部８を形成する方法については、後述する。
また、膜厚減少部８は、例えば、下部電極４を厚さ方向（図２中では、上下方向）に貫通する貫通孔や、下部電極４の基礎絶縁膜６と対抗する面（図２中では、上面）に開口する凹部である。なお、図２中には、膜厚減少部８が貫通孔である状態を示している。

すなわち、膜厚減少部８は、下部電極４のうち、基礎絶縁膜６で被覆されていない部分における下部電極４の膜厚が、基礎絶縁膜６で被覆されている部分における下部電極４の膜厚よりも薄くなるように形成されている。
また、膜厚減少部８が凹部である場合、膜厚減少部８が貫通孔である場合と比較して、膜厚減少部８が、積層体１を有する構成のキャパシタや薄膜トランジスタにおいて保持する電荷や、トランジスタ部にかかる電圧などに与える影響は小さくなる。

膜厚減少部８の大きさ（開口面積）は、特に限定されるものではないが、出来るだけ小さい方が好ましく、例えば、５０［ｎｍ］から５［μｍ］程度が好ましい。これは、積層体１を有する構成の薄膜トランジスタやキャパシタにおいては、膜厚減少部８の大きさが、保持する電荷やトランジスタ部にかかる電圧などに影響を与えるためである。
なお、基礎絶縁膜６のうち、膜厚減少部８の上方には、基礎絶縁膜６を厚さ方向に貫通するピンホール１０が開口している。このピンホール１０は、下部電極４に突起部や異物等に起因して、基礎絶縁膜６を成膜した際に生じるものである。

（積層体の製造方法）
以下、図１及び図２を参照しつつ、図３及び図４を用いて、本実施形態における積層体１の製造方法を説明する。

図３及び図４は、本実施形態における、基礎絶縁膜６および膜厚減少部８の形成工程を示す概念図である。
本実施形態の積層体の製造方法は、下部電極４のうち、基礎絶縁膜６で被覆されていない部分に、この部分における下部電極４の膜厚が、基礎絶縁膜６で被覆されている部分における下部電極４の膜厚よりも薄くなる膜厚減少部８を形成する、膜厚減少部形成工程を有する。

なお、本実施形態の積層体の製造方法では、下部電極４及び基礎絶縁膜６を、ウェット法により形成する場合について説明する。
ここで、下部電極４のうち、基礎絶縁膜６で被覆されていない部分とは、例えば、図３（ａ）中に示すように、基板２上に形成した下部電極４に、他の部分よりも突出している突起部１２が形成されている場合に発生する。

これ以外にも、下部電極４のうち、基礎絶縁膜６で被覆されていない部分とは、例えば、図４（ａ）中に示すように、基板２上に形成した下部電極４上に、微小な塵埃等の異物１４が存在している場合に発生する。
基板２上に形成した下部電極４に突起部１２が形成されている状態で、下部電極４上に基礎絶縁膜６を形成すると、例えば、図３（ｂ）中に示すように、下部電極４のうち突起部１２が形成されている部分には、基礎絶縁膜６が形成されない。このため、下部電極４のうち突起部１２が形成されている部分は、基礎絶縁膜６により被覆されていない部分となる。

また、下部電極４のうち突起部１２が形成されている部分では、突起部１２により、基礎絶縁膜６の形成が阻害される。このため、基礎絶縁膜６のうち、下部電極４を被覆していない部分には、ピンホール１０が形成される。特に、本実施形態のように、基礎絶縁膜６をウェット法で形成した場合、レベリング作用により、突起部１２が基礎絶縁膜６で被覆されず、ピンホール１０が形成される可能性がある。

また、基板２上に形成した下部電極４上に異物１４が存在している状態で、下部電極４上に基礎絶縁膜６を形成すると、例えば、図４（ｂ）中に示すように、下部電極４のうち異物１４が存在している部分には、基礎絶縁膜６が形成されない。このため、下部電極４のうち異物１４が存在している部分は、基礎絶縁膜６により被覆されていない部分となる。

また、下部電極４のうち異物１４が存在している部分では、異物１４により、基礎絶縁膜６の形成が阻害される。このため、基礎絶縁膜６のうち、下部電極４を被覆していない部分には、ピンホール１０が形成される。
図３（ｂ）及び図４（ｂ）中に示すように、基礎絶縁膜６にピンホール１０が形成されており、下部電極４に、基礎絶縁膜６により被覆されていない部分が形成されている状態で、基礎絶縁膜６上に上部電極（図示せず）を形成すると、下部電極４と上部電極が接触または近接することとなるため、下部電極４と上部電極の間でショートやリークが発生してしまう可能性がある。

したがって、本実施形態における積層体１の製造方法では、膜厚減少部形成工程において、基礎絶縁膜６を形成した後に、基礎絶縁膜６をマスクとしたエッチングにより、突起部１２（図３参照）や異物１４（図４参照）を除去するとともに、下部電極４に膜厚減少部８を形成する（図２参照）。このとき、突起部１２や異物１４の除去に伴って、基礎絶縁膜６のうち、膜厚減少部８の上方では、ピンホール１０が開口する（図２参照）。

ここで、下部電極４に膜厚減少部８を形成する方法としては、例えば、ウェットエッチング法やドライエッチング法などを用いることが好適である。本実施形態では、一例として、下部電極４に膜厚減少部８を形成する方法を、ウェットエッチング法とした場合を説明する。
また、本実施形態では、膜厚減少部形成工程において、膜厚減少部８を、基礎絶縁膜６の全てを形成した状態で、基礎絶縁膜６をマスクとしたエッチングにより形成する場合について説明する。

なお、下部電極４に膜厚減少部８を形成する方法を、ウェットエッチング法とした場合には、エッチングが、微視的には、下部電極４の膜厚方向のみではなく、基板２の表面と平行な向きにも進行する（サイドエッチング）。このため、下部電極４に膜厚減少部８を形成する方法を、ウェットエッチング法とした場合には、図２中に示すように、側面視で、マスクとなる基礎絶縁膜６に開口したピンホール１０よりも、膜厚減少部８が大きくなることがある。

以上のように、基礎絶縁膜６をマスクとしたエッチングにより、突起部１２や異物１４を除去するとともに、下部電極４に膜厚減少部８を形成すると、下部電極４に膜厚減少部８が形成されていない状態で、基礎絶縁膜６上に上部電極を形成する場合と比較して、下部電極４と上部電極の間でショートやリークが発生してしまう可能性を抑制することが可能となる。

これは、以下に記載する理由による。
基礎絶縁膜６上に上部電極を形成する際には、まず、基礎絶縁膜６上に積層絶縁膜を形成した後、積層絶縁膜上に上部電極を形成する。
ここで、本実施形態における積層体１の製造方法で製造された積層体１は、下部電極４に膜厚減少部８が形成されており、突起部１２や異物１４は除去されている。このため、基礎絶縁膜６上に形成する積層絶縁膜は、基礎絶縁膜６及び膜厚減少部８を被覆するとともに、基礎絶縁膜６に開口したピンホール１０を被覆することとなる。

したがって、本実施形態における積層体１の製造方法では、基礎絶縁膜６及び積層絶縁膜により構成される絶縁膜にピンホール１０が形成されておらず、下部電極４に、絶縁膜（基礎絶縁膜６及び積層絶縁膜）により被覆されていない部分が存在しない状態で、絶縁膜上に上部電極を形成することが可能となる。
このため、下部電極４と上部電極との接触または近接を抑制することが可能となり、下部電極４と上部電極との間で発生するショートやリークを抑制することが可能となる。

（第一実施形態の効果）
以下、本実施形態の効果を列挙する。
（１）本実施形態の積層体１では、下部電極４が、下部電極４のうち基礎絶縁膜６で被覆されていない部分における下部電極４の膜厚が、基礎絶縁膜６で被覆されている部分における下部電極４の膜厚よりも薄い、膜厚減少部８を有している。

このため、下部電極４に膜厚減少部８を形成する際に、下部電極に形成される突起部１２や、下部電極４上に存在する異物１４などを除去することが可能となる。
その結果、下部電極４と上部電極との間に、膜厚減少部８による隙間を形成することが可能となり、下部電極４と上部電極との接触または近接を抑制することが可能となるため、下部電極４と上部電極の間で発生するショートやリークを抑制することが可能となる。

（２）本実施形態の積層体１では、下部電極４が、金属または金属酸化物で形成されている。
このため、既存のエッチング法により、下部電極４へ膜厚減少部８を容易に形成することが可能となる。
その結果、積層体１の製造効率を向上させることが可能となる。また、積層体１の製造コストを低下させることが可能となる。

（３）本実施形態の積層体１では、基板２が、可撓性を有するため、積層体１の構成を、可撓性を有する構成とすることが可能となる。
また、可撓性を有する基板２では、ガラス等の硬い材料で形成した基板と比較した場合に、基板の変形のために特にショートやリークを生じやすいが、基板２の突起物などに起因した下部電極４の突起部１２を、エッチングにより膜厚減少部８とすることが可能となる。
その結果、膜厚減少部８により、下部電極４と上部電極との接触を抑制することが可能となるため、下部電極４と上部電極の間で発生するショートやリークを抑制させる効果を増加させることが可能となる。

（４）本実施形態の積層体１では、可撓性を有する基板２が、プラスチックで形成されているため、可撓性を有する積層体を低コストで得ることが可能となる。

（５）本実施形態の積層体の製造方法では、下部電極４のうち基礎絶縁膜６で被覆されていない部分に、この部分における下部電極４の膜厚を、基礎絶縁膜６で被覆されている部分における下部電極４の膜厚よりも薄くする膜厚減少部８を形成する膜厚減少部形成工程を有している。
このため、下部電極４に膜厚減少部８を形成する際に、下部電極に形成される突起部１２や、下部電極４上に存在する異物１４などを除去することが可能となる。
その結果、下部電極４と上部電極との間に、突起部や異物が存在しなくなるため、下部電極４と上部電極との接触または近接を抑制することが可能となり、下部電極４と上部電極の間で発生するショートやリークを抑制することが可能となる。

（６）本実施形態の積層体の製造方法では、膜厚減少部形成工程において、膜厚減少部８を、基礎絶縁膜６をマスクとしたエッチングにより形成している。
このため、下部電極４へ、膜厚減少部８を容易に形成することが可能となる。
その結果、積層体１の製造効率を向上させることが可能となる。また、積層体１の製造コストを低下させることが可能となる。

（７）本実施形態の積層体の製造方法では、下部電極４及び基礎絶縁膜６のうち少なくとも一方を、ウェット法で形成している。
その結果、積層体１のコストを低下させることが可能となる。

（応用例）
以下、本実施形態の応用例を列挙する。
（１）本実施形態の積層体１では、下部電極４を、金属または金属酸化物で形成したが、これに限定するものではなく、下部電極４を、金属及び金属酸化物以外の材料で形成してもよい。
（２）本実施形態の積層体１では、基板２を、可撓性を有する構成としたが、これに限定するものではなく、基板２を、可撓性を有していない構成としてもよい。
この場合、例えば、ガラスや石英の基板を用いてもよく、ステンレス等の金属基板を用いてもよい。

（３）本実施形態の積層体１では、可撓性を有する基板２を、プラスチックで形成したが、これに限定するものではなく、可撓性を有する基板２を、プラスチック以外の材料で形成してもよい。
（４）本実施形態の積層体の製造方法では、膜厚減少部８を、基礎絶縁膜６をマスクとしたエッチングにより形成したが、これに限定するものではなく、膜厚減少部８を、基礎絶縁膜６をマスクとしたエッチング以外の方法により形成してもよい。

（５）本実施形態の積層体の製造方法では、膜厚減少部形成工程において、膜厚減少部８を、基礎絶縁膜６の全てを形成した状態で、基礎絶縁膜６をマスクとしたエッチングにより形成したが、これに限定するものではない。すなわち、膜厚減少部形成工程において、膜厚減少部８を、基礎絶縁膜６の一部のみを形成した状態で、基礎絶縁膜６をマスクとしたエッチングにより形成してもよい。
この場合、下部電極４に形成される突起部や、下部電極４上に存在する異物などを、選択的にエッチングすることが可能となる。

（６）本実施形態の積層体の製造方法では、下部電極４及び基礎絶縁膜６のうち少なくとも一方を、ウェット法で形成したが、これに限定するものではなく、下部電極４及び基礎絶縁膜６のうち少なくとも一方を、ウェット法以外の方法により形成してもよい。

（７）本実施形態の積層体の製造方法と、この製造方法により製造される積層体１では、基礎絶縁膜６上に上部電極を形成する際に、基礎絶縁膜６上に形成した積層絶縁膜上に上部電極を形成したが、これに限定するものではなく、積層絶縁膜を形成することなく、基礎絶縁膜６上に、直接、上部電極を形成してもよい。この場合であっても、下部電極４と上部電極との間に、膜厚減少部８による隙間を形成することが可能となる。このため、下部電極４が膜厚減少部８を有していない場合と比較して、下部電極４と上部電極との接触または近接を抑制することが可能となり、下部電極４と上部電極との間で発生するショートやリークを抑制することが可能となる。

（第二実施形態）
以下、本発明の第二実施形態（以下、「本実施形態」と記載する）について、図面を参照しつつ説明する。
（構成）
まず、図１から図４を参照しつつ、図５を用いて、本実施形態の積層体１の構成を説明する。

図５は、本実施形態における積層体１の概略構成を示す断面図である。
本実施形態の積層体１は、図１及び図２中に示すように、基板２と、下部電極４と、基礎絶縁膜６と、積層絶縁膜１６を備えている。
基板２と、下部電極４と、基礎絶縁膜６の構成は、上述した第一実施形態と同様であるため、その説明を省略する。

積層絶縁膜１６は、基礎絶縁膜６上に形成されており、基礎絶縁膜６及び膜厚減少部８を被覆している。これにより、積層絶縁膜１６の基礎絶縁膜６と反対側の面（図５中では、上面）は、突出部分の存在しない、均一な平面となっている。
また、積層絶縁膜１６は、基礎絶縁膜６と同一材料で形成されている。
その他の構成は、上述した第一実施形態と同様である。

（積層体の製造方法）
以下、図１から図５を参照して、本実施形態における積層体１の製造方法を説明する。
本実施形態の積層体の製造方法は、基礎絶縁膜６を形成した後に、突起部１２（図３参照）や異物１４（図４参照）を除去するとともに、下部電極４に膜厚減少部８を形成（図２参照）した後に、基礎絶縁膜６上に積層絶縁膜１６を形成する。

なお、本実施形態では、基礎絶縁膜６上に積層絶縁膜１６を形成する方法を、ウェット法とした場合について説明する。

基礎絶縁膜６上に積層絶縁膜１６を形成すると、この積層絶縁膜１６は、基礎絶縁膜６及び膜厚減少部８を被覆するとともに、基礎絶縁膜６に開口したピンホール１０を被覆することとなる。
すなわち、本実施形態の積層体の製造方法は、膜厚減少部形成工程の後工程として、基礎絶縁膜６上に、基礎絶縁膜６及び膜厚減少部８を被覆する積層絶縁膜１６を形成する、積層絶縁膜形成工程を有している。

したがって、本実施形態における積層体１の製造方法では、上述した第一実施形態と同様に、基礎絶縁膜６及び積層絶縁膜１６により構成される絶縁膜にピンホール１０が形成されておらず、下部電極４に、絶縁膜（基礎絶縁膜６及び積層絶縁膜１６）により被覆されていない部分が存在しない状態で、積層絶縁膜１６上に上部電極を形成することが可能となる。

このため、下部電極４と上部電極との接触または近接を抑制することが可能となり、下部電極４と上部電極との間で発生するショートやリークを抑制することが可能となる。
その他の製造工程は、上述した第一実施形態と同様である。

（第二実施形態の効果）
以下、本実施形態の効果を列挙する。
（１）本実施形態の積層体１では、積層体１が、基礎絶縁膜６上に形成されて基礎絶縁膜６及び膜厚減少部８を被覆する積層絶縁膜１６を備えている。
その結果、基礎絶縁膜６と積層絶縁膜１６とを積層することにより、下部電極４のエッチング時等に、基礎絶縁膜６をマスクとすることが可能となり、積層絶縁膜１６において、絶縁性を向上させることが可能となる。

（２）本実施形態の積層体１では、基礎絶縁膜６と積層絶縁膜１６を、同一材料で形成している。
その結果、基礎絶縁膜６をマスクとして、エッチング等により下部電極４に膜厚減少部８を形成した後、積層絶縁膜１６を積層する際において、膜厚減少部８にも、効率良く積層絶縁膜１６を形成することが可能となる。

（３）本実施形態の積層体の製造方法では、積層絶縁膜１６を、ウェット法で形成している。
その結果、積層体１のコストを低下させることが可能となる。

（応用例）
以下、本実施形態の応用例を記載する。
（１）本実施形態の積層体１では、基礎絶縁膜６と積層絶縁膜１６とを、同一材料で形成したが、これに限定するものではなく、基礎絶縁膜６と積層絶縁膜１６とを、異なる材料で形成してもよい。

（第三実施形態）
以下、本発明の第三実施形態（以下、「本実施形態」と記載する）について、図面を参照しつつ説明する。
（構成）
まず、図１から図５を参照しつつ、図６を用いて、本実施形態の積層体１の構成を説明する。

図６は、本実施形態における積層体１の概略構成を示す断面図である。
本実施形態の積層体１は、図１及び図２中に示すように、基板２と、下部電極４と、基礎絶縁膜６と、積層絶縁膜１６と、上部電極１８を備えている。
基板２と、下部電極４と、基礎絶縁膜６と、積層絶縁膜１６の構成は、上述した第二実施形態と同様であるため、その説明を省略する。

上部電極１８は、積層絶縁膜１６上に形成されており、基礎絶縁膜６及び積層絶縁膜１６を間に挟んで、下部電極４と対向している。
その他の構成は、上述した第二実施形態と同様である。

（積層体の製造方法）
以下、図１から図６を参照して、本実施形態における積層体１の製造方法を説明する。
本実施形態の積層体の製造方法は、基礎絶縁膜６上に積層絶縁膜１６を形成（図５参照）した後に、積層絶縁膜１６上に、基礎絶縁膜６及び積層絶縁膜１６を間に挟んで下部電極４と対向させて、上部電極１８を形成する。
すなわち、本実施形態の積層体の製造方法は、積層絶縁膜形成工程と、積層絶縁膜形成工程の後工程として、積層絶縁膜１６上に、基礎絶縁膜６及び積層絶縁膜１６を間に挟んで下部電極４と対向する上部電極１８を形成する、上部電極形成工程を有している。

なお、本実施形態では、積層絶縁膜１６上に上部電極１８を形成する方法を、ウェット法とした場合について説明する。
ここで、基礎絶縁膜６上に形成されている積層絶縁膜１６は、基礎絶縁膜６及び膜厚減少部８を被覆するとともに、基礎絶縁膜６に開口したピンホール１０を被覆している。
したがって、本実施形態における積層体１の製造方法では、上述した第一実施形態と同様に、基礎絶縁膜６及び積層絶縁膜１６により構成される絶縁膜にピンホール１０が形成されておらず、下部電極４に、絶縁膜（基礎絶縁膜６及び積層絶縁膜１６）により被覆されていない部分が存在しない状態で、積層絶縁膜１６上に上部電極１８を形成することが可能となる。

このため、下部電極４と上部電極１８との接触または近接を抑制することが可能となり、下部電極４と上部電極１８との間で発生するショートやリークを抑制することが可能となる。
その他の製造工程は、上述した第二実施形態と同様である。

（第三実施形態の効果）
以下、本実施形態の効果を列挙する。
（１）本実施形態の積層体１では、積層体１が、積層絶縁膜１６上に形成されて基礎絶縁膜６及び積層絶縁膜１６を間に挟んで下部電極４と対向する、上部電極１８を備えている。
その結果、基礎絶縁膜６上に形成した積層絶縁膜１６により、下部電極４と上部電極１８との接触を抑制することが可能となり、下部電極４と上部電極１８の間で発生するショートやリークを抑制することが可能な積層体１を形成することが可能となる。

（２）本実施形態の積層体の製造方法では、膜厚減少部形成工程の後工程として、基礎絶縁膜６上に、基礎絶縁膜６及び膜厚減少部８を被覆する積層絶縁膜１６を形成する、積層絶縁膜形成工程を有している。これに加え、積層絶縁膜形成工程の後工程として、積層絶縁膜１６上に、基礎絶縁膜６及び積層絶縁膜８を間に挟んで下部電極４と対向する上部電極１８を形成する、上部電極形成工程を有している。
その結果、基礎絶縁膜６上に形成した積層絶縁膜１６により、下部電極４と上部電極１８との接触を抑制することが可能となり、下部電極４と上部電極１８の間で発生するショートやリークを抑制することが可能な積層体１を形成することが可能となる。

（３）本実施形態の積層体の製造方法では、上部電極１８を、ウェット法で形成している。
その結果、積層体１のコストを低下させることが可能となる。

（応用例）
以下、本実施形態の応用例を記載する。
（１）本実施形態の積層体の製造方法では、上部電極１８を、ウェット法で形成したが、これに限定するものではなく、上部電極１８を、ウェット法以外の方法により形成してもよい。

（第四実施形態）
以下、本発明の第四実施形態（以下、「本実施形態」と記載する）について、図面を参照しつつ説明する。
（構成）
まず、図１から図６を参照しつつ、図７及び図８を用いて、本実施形態の積層体１を用いた薄膜トランジスタ２０の構成を説明する。

図７は、本実施形態における積層体１を用いた薄膜トランジスタ２０の概略構成を示す図である。また、図８は、図７のＶＩＩＩ‐ＶＩＩＩ線断面図である。
図７及び図８中に示すように、積層体１を用いた薄膜トランジスタ２０は、積層体１と、半導体層２２を備えている。すなわち、本実施形態の積層体１は、薄膜トランジスタ２０に用いられている。

積層体１は、基板２と、下部電極４と、基礎絶縁膜６と、積層絶縁膜１６と、上部電極１８を備えている。なお、基板２と、基礎絶縁膜６と、積層絶縁膜１６の構成は、上述した第三実施形態と同様であるため、その説明は省略する。
下部電極４は、ゲート電極またはキャパシタ電極を構成している。すなわち、本実施形態の積層体１は、ボトムゲート構造となっている。下部電極４のその他の構成は、上述した第三実施形態と同様であるため、その説明は省略する。

上部電極１８は、ソース電極１８ａと、ドレイン電極１８ｂから構成されている。上部電極１８のその他の構成は、上述した第三実施形態と同様であるため、その説明は省略する。
半導体層２２は、ウェット法を用いて、積層絶縁膜１６上に形成されており、上部電極１８全体を被覆している。

また、半導体層２２は、有機半導体を材料として形成されている。これは、可撓性を有するフレキシブルな基板２を用いるためには、半導体層２２の材料として、有機半導体の材料や酸化物半導体の材料を用いることが望ましく、また、ウェット法を用いて半導体層２２を形成する際には、有機半導体を材料とすることが好ましいためである。
ここで、有機半導体の材料としては、ポリチオフェン、ポリアリルアミン、フルオレンビチオフェン共重合体、およびそれらの誘導体のような高分子有機半導体材料、およびペンタセン、テトラセン、銅フタロシアニン、ペリレン、およびそれらの誘導体のような低分子有機半導体材料を用いることが可能である。

また、有機半導体の材料としては、カーボンナノチューブ、または、フラーレンなどの炭素化合物や半導体ナノ粒子分散液なども半導体層の材料として用いることが可能である。
有機半導体の印刷方法としては、グラビア印刷、オフセット印刷、スクリーン印刷およびインクジェット法など、公知の方法を用いることが可能である。

一般に、上記のような有機半導体を材料とした半導体層２２の形成方法としては、有機半導体は、溶剤に対する溶解度が低いため、低粘度溶液の印刷に適したフレキソ印刷、反転オフセット印刷、インクジェット法、ディスペンサを用いることが望ましい。特に、フレキソ印刷は、印刷時間が短くインク使用量が少ないので最も好ましい。
また、酸化物半導体の材料としては、例えば、亜鉛、インジウム、スズ、タングステン、マグネシウム、ガリウムのうち一種類以上の元素を含む酸化物を用いることが可能である。

さらに、酸化亜鉛、酸化インジウム、酸化インジウム亜鉛、酸化スズ、酸化タングステン、酸化亜鉛ガリウムインジウム（Ｉｎ―Ｇａ―Ｚｎ―Ｏ）等公知の材料を用いることが可能である。
上述した酸化物半導体の材料の構造は、単結晶、多結晶、微結晶、結晶／アモルファスの混晶、ナノ結晶散在アモルファス、アモルファスのいずれであってもかまわない。

また、酸化物半導体を材料とした半導体層２２の形成方法としては、スパッタリング法、パルスレーザ堆積法、真空蒸着法、ＣＶＤ法、ゾルゲル法などの方法を用いて成膜した後に、フォトリソグラフィー法やリフトオフ法などを用いてパターンを形成する方法を用いることが可能である。
その他の構成は、上述した第三実施形態と同様である。

（第四実施形態の効果）
以下、本実施形態の効果を列挙する。
（１）本実施形態の積層体１では、積層体１を、薄膜トランジスタ２０に用いている。
その結果、下部電極４と上部電極１８の間で発生するショートやリークが抑制された、信頼性の高い薄膜トランジスタ２０を得ることが可能となる。

（２）本実施形態の積層体の製造方法では、薄膜トランジスタ２０の半導体層２２が、有機半導体で形成されている。
その結果、薄膜トランジスタ２０の構成部材全てを、印刷法により形成することが可能となるため、薄膜トランジスタ２０のコストを低下させることが可能となる。

（応用例）
以下、本実施形態の応用例を列挙する。
（１）本実施形態の積層体の製造方法では、下部電極４が、ゲート電極またはキャパシタ電極を構成しているが、これに限定するものではなく、例えば、図９及び図１０中に示すように、下部電極４が、ソース電極４ａ及びドレイン電極４ｂを構成していてもよい。すなわち、積層体１を、トップゲート構造としてもよい。なお、図９は、本実施形態の変形例における積層体１を用いた薄膜トランジスタ２０の概略構成を示す図である。また、図１０は、図９のＸ‐Ｘ線断面図である。
もっとも、半導体層２２にエッチング等の影響を与えないためには、積層体１を、ボトムゲート・ボトムコンタクト構造とすることが好適である。

（２）本実施形態の積層体の製造方法では、積層体１を、薄膜トランジスタ２０に用いたが、これに限定するものではなく、積層体１を、キャパシタや配線の交差部に用いてもよい。
この場合、積層体１をキャパシタに用いると、下部電極４と上部電極１８の間で発生するショートやリークが抑制された、信頼性の高いキャパシタを得ることが可能となる。
同様に、積層体１を配線間の交差部に用いると、下部電極４と上部電極１８の間で発生するショートやリークが抑制された、信頼性の高い配線間の交差部を得ることが可能となる。

（３）本実施形態の積層体の製造方法では、積層体１を、薄膜トランジスタ２０に用いたが、これに限定するものではなく、積層体１を、例えば、図１１から図１３中に示すように、薄膜トランジスタ２０、キャパシタ、配線の交差部を組み合わせた薄膜トランジスタアレイ２４に用いてもよい。

なお、図１１は、本実施形態の変形例における積層体１を用いた薄膜トランジスタアレイ２４の概略構成を示す図である。また、図１２は、図１１中に示す薄膜トランジスタアレイ２４の一画素分の概略構成を示す図であり、図１２（ａ）は、積層体１のみを示す図、図１２（ｂ）は、薄膜トランジスタアレイ２４全体を示す図である。また、図１３は、図１２（ｂ）のＸＩＩＩ‐ＸＩＩＩ線断面図である。

なお、図１１から図１３中には、下部電極４として、ゲート電極４ｃ、ゲート配線４ｄ、キャパシタ電極４ｅ、キャパシタ配線４ｆを、それぞれ示している。同様に、図１１から図１３中には、上部電極１８として、ソース電極１８ａ、ドレイン電極１８ｂ、ソース配線１８ｃ、画素電極１８ｄを、それぞれ示している。

（第一実施例）
以下、図７及び図８を参照して、積層体１を用いた薄膜トランジスタ２０の作製方法の実施例について説明する。
基板２は、ソーダライムガラスを用いて形成した。
下部電極４（ゲート電極）は、材料としてクロムを用い、ＥＢ蒸着法により、膜厚５０ｎｍで成膜して、基板２上に形成した。
下部電極４は、材料としてクロムを用い、フォトリソグラフィーにより所望の形状にパターニングして形成した。

基礎絶縁膜６は、材料としてポリビニルフェノール（Ａｌｄｒｉｃｈ社製）を用い、スピンコート法により膜厚１００ｎｍで形成した。
膜厚減少部８は、エッチング液として「硝酸二アンモニウムセリウム：過塩素酸：水＝３４：１６：１５０」の割合で混合した水溶液を用い、この水溶液中に、下部電極４及び基礎絶縁膜６を形成した基板２を１５分間浸漬させて形成した。

なお、図７及び図８中に示す膜厚減少部８の位置や大きさは、模式的に描いたものであり、実際の位置や大きさとは異なる。
積層絶縁膜１６は、材料としてポリビニルフェノール（Ａｌｄｒｉｃｈ社製）を用い、スピンコート法により膜厚５００ｎｍで形成した。
上部電極１８（ソース電極１８ａ、ドレイン電極１８ｂ）は、材料としてナノ銀インキ（住友電工社製ナノ銀：Ａｌｄｒｉｃｈ社製ポリエチレングリコール＃２００＝８：１（質量比））を用い、反転オフセット印刷法により印刷した後、１８０℃で１時間ベークさせて形成した。

半導体層２２は、材料としてＬｉｓｉｃｏｎＳＰ２００（Ｍｅｒｃｋ社製）をテトラリン（関東化学社製）で１．０質量％になるように溶解させた溶液を用い、スピンコート法により成膜して形成した。
以上の材料及び製造方法を用いて、薄膜トランジスタ２０を作製した結果、下部電極４と上部電極１８との間にショートやリークが発生しない薄膜トランジスタ２０を作製することが出来た。

（第二実施例）
以下、図７及び図８を参照して、積層体１を用いた薄膜トランジスタ２０の作製方法の実施例について説明する。
基板２は、材料としてポリエチレンナフタレート（ＰＥＮ）フィルム（帝人デュポン社製）を用いて形成した。
下部電極４（ゲート電極）は、材料としてアルミニウムを用い、ＥＢ蒸着法により、膜厚５０ｎｍで成膜し、アルミニウムをフォトリソグラフィーにより所望の形状にパターニングして形成した。

基礎絶縁膜６は、材料としてポリイミド（三菱ガス化学社製ネオプリム）を用い、スピンコート法により膜厚１００ｎｍで形成した。
膜厚減少部８は、エッチング液として「燐酸：硝酸：酢酸：水＝８５：５：５：５」の割合で混合した水溶液を用い、この水溶液中に、下部電極４及び基礎絶縁膜６を形成した基板２を６０分間水溶液中に浸漬させて形成した。

なお、上述した第一実施例と同様、図７及び図８中に示す膜厚減少部８の位置や大きさは、模式的に描いたものであり、実際の位置や大きさとは異なる。
積層絶縁膜１６は、材料としてポリビニルフェノール（Ａｌｄｒｉｃｈ社製）を用い、スピンコート法により膜厚５００ｎｍで形成した。
上部電極１８（ソース電極１８ａ、ドレイン電極１８ｂ）は、材料としてナノ銀インキ（住友電工社製ナノ銀：Ａｌｄｒｉｃｈ社製ポリエチレングリコール＃２００＝８：１（質量比））を用い、反転オフセット印刷法により印刷した後、１８０℃で１時間ベークさせて形成した。

半導体層２２は、材料としてＬｉｓｉｃｏｎＳＰ２００（Ｍｅｒｃｋ社製）をテトラリン（関東化学社製）で１．０質量％になるように溶解させた溶液を用い、スピンコート法により成膜して形成した。
以上の材料及び製造方法を用いて、薄膜トランジスタ２０を作製した結果、第一実施例と同様、下部電極４と上部電極１８との間にショートやリークが発生しない薄膜トランジスタ２０を作製することが出来た。

（第三実施例）
以下、図１１から図１３を参照して、積層体１を用いた薄膜トランジスタアレイ２４の作製方法の実施例について説明する。
基板２は、材料としてポリエチレンナフタレート（ＰＥＮ）フィルム（帝人デュポン社製）を用いて形成した。

下部電極４（ゲート電極４ｃ、ゲート配線４ｄ、キャパシタ電極４ｅ、キャパシタ配線４ｆ）は、材料としてナノ銀インキ（住友電工社製ナノ銀：Ａｌｄｒｉｃｈ社製ポリエチレングリコール＃２００＝８：１（質量比））を用い、反転オフセット印刷法により印刷して、１８０℃で１時間ベークさせて形成した。

基礎絶縁膜６は、材料としてポリビニルフェノール（Ａｌｄｒｉｃｈ社製）を用い、スピンコート法により膜厚１００ｎｍで形成した。
膜厚減少部８は、エッチング液として「燐酸：硝酸：酢酸：水＝８５：５：５：５」の割合で混合した水溶液を用い、下部電極４及び基礎絶縁膜６を形成した基板２を６０分間水溶液中に浸漬させて形成した。

なお、上述した第一実施例と同様、図１１から図１３中に示す膜厚減少部８の位置や大きさは、模式的に描いたものであり、実際の位置や大きさとは異なる。
積層絶縁膜１６は、材料としてポリビニルフェノール（Ａｌｄｒｉｃｈ社製）を用い、スピンコート法により膜厚５００ｎｍで形成した。

上部電極１８（ソース電極１８ａ、ドレイン電極１８ｂ、ソース配線１８ｃ、画素電極１８ｄ）は、材料としてナノ銀インキ（住友電工社製ナノ銀：Ａｌｄｒｉｃｈ社製ポリエチレングリコール＃２００＝８：１（質量比））を用い、反転オフセット印刷法により印刷した後、１８０℃で１時間ベークさせて形成した。

半導体層２２は、材料としてＬｉｓｉｃｏｎＳＰ２００（Ｍｅｒｃｋ社製）をテトラリン（関東化学社製）で１．０質量％になるように溶解させた溶液を用い、フレキソ印刷により半導体パターンを印刷した後、１００℃で６０分乾燥させて形成した。
封止層２６は、材料としてサイトップ（旭硝子社製）を用い、フレキソ印刷により封止パターンを印刷した後、１００℃で９０分乾燥させて形成した。

以上の材料及び製造方法を用いて、薄膜トランジスタアレイ２４を作製した結果、下部電極４と上部電極１８との間にショートやリークが発生しない薄膜トランジスタアレイ２４を作製することが出来た。

（比較例）
以下、図１４を用いて、積層体１を用いた薄膜トランジスタアレイ２４の比較例について説明する。なお、図１４は、比較例の積層体１を用いた薄膜トランジスタアレイ２４の概略構成を示す図である。
比較例では、図１４中に示すように下部電極４（ゲート電極４ｃ、ゲート配線４ｄ、キャパシタ電極４ｅ、キャパシタ配線４ｆ）に膜厚減少部８を形成していないこと以外は、上述した第三実施例と同様の材料及び製造方法を用いて、薄膜トランジスタアレイ２４を作製した。

下部電極４に膜厚減少部８を形成せずに、上述した第三実施例と同様の材料及び製造方法を用いて、薄膜トランジスタアレイ２４を作製した結果、下部電極４と上部電極１８との間にショートが発生する箇所が存在した。

（各実施例と比較例との対比）
したがって、上述した第一及び第二実施例の薄膜トランジスタ２０と、第三実施例の薄膜トランジスタアレイ２４では、下部電極４に膜厚減少部８を形成しているため、下部電極４と上部電極１８との間にショートやリークが発生していないが、これに対し、比較例の薄膜トランジスタアレイ２４では、下部電極４に膜厚減少部８を形成していないため、下部電極４と上部電極１８との間にショートが発生することが確認された。

すなわち、本発明の積層体１を用いることにより、下部電極４と上部電極１８との間にショートやリークが発生しない薄膜トランジスタ２０や薄膜トランジスタアレイ２４等を作製することが可能であることが確認された。

１積層体２基板４下部電極４ａソース電極４ｂドレイン電極４ｃゲート電極４ｄゲート配線４ｅキャパシタ電極４ｆキャパシタ配線６基礎絶縁膜８膜厚減少部１０ピンホール１２突起部１４異物１６積層絶縁膜１８上部電極１８ａソース電極１８ｂドレイン電極１８ｃソース配線１８ｄ画素電極２０薄膜トランジスタ２２半導体層２４薄膜トランジスタアレイ２６封止層

Claims (17)

1. 基板上に形成された下部電極上に、当該下部電極を被覆する基礎絶縁膜を形成する積層体の製造方法であって、前記下部電極のうち前記基礎絶縁膜で被覆されていない部分に、当該被覆されていない部分における前記下部電極の膜厚を、前記基礎絶縁膜で被覆されている部分における前記下部電極の膜厚よりも薄くする膜厚減少部を形成する膜厚減少部形成工程を有することを特徴とする積層体の製造方法。
2. 前記膜厚減少部形成工程では、前記膜厚減少部を、前記基礎絶縁膜をマスクとしたエッチングにより形成することを特徴とする請求項１に記載した積層体の製造方法。
3. 前記膜厚減少部形成工程では、前記膜厚減少部を、前記基礎絶縁膜の少なくとも一部を形成した状態で、前記基礎絶縁膜をマスクとしたエッチングにより形成することを特徴とする請求項２に記載した積層体の製造方法。
4. 前記下部電極及び前記基礎絶縁膜のうち少なくとも一方を、ウェット法で形成することを特徴とする請求項１から３のうちいずれか１項に記載した積層体の製造方法。
5. 前記膜厚減少部形成工程の後工程として、前記基礎絶縁膜上に、当該基礎絶縁膜及び前記膜厚減少部を被覆する積層絶縁膜を形成する積層絶縁膜形成工程を有し、前記積層絶縁膜形成工程の後工程として、前記積層絶縁膜上に、前記基礎絶縁膜及び前記積層絶縁膜を間に挟んで前記下部電極と対向する上部電極を形成する上部電極形成工程を有することを特徴とする請求項１から４のうちいずれか１項に記載した積層体の製造方法。
6. 前記積層絶縁膜及び前記上部電極のうち少なくとも一方を、ウェット法で形成することを特徴とする請求項５に記載した積層体の製造方法。
7. 基板上に形成された下部電極と、前記基板上において前記下部電極上に形成されて下部電極を被覆する基礎絶縁膜と、を備える積層体であって、前記下部電極は、前記下部電極のうち前記基礎絶縁膜で被覆されていない部分における前記下部電極の膜厚が、前記基礎絶縁膜で被覆されている部分における前記下部電極の膜厚よりも薄い膜厚減少部を有することを特徴とする積層体。
8. 前記積層体は、前記基礎絶縁膜上に形成されて基礎絶縁膜及び前記膜厚減少部を被覆する積層絶縁膜を備えることを特徴とする請求項７に記載した積層体。
9. 前記基礎絶縁膜と前記積層絶縁膜は、同一材料で形成されていることを特徴とする請求項８に記載した積層体。
10. 前記積層体は、前記積層絶縁膜上に形成されて前記基礎絶縁膜及び前記積層絶縁膜を間に挟んで前記下部電極と対向する上部電極を備えることを特徴とする請求項８または９に記載した積層体。
11. 前記下部電極は、金属または金属酸化物で形成されていることを特徴とする請求項７から１０のうちいずれか１項に記載した積層体。
12. 前記積層体は、薄膜トランジスタに用いられることを特徴とする請求項７から１１のうちいずれか１項に記載した積層体。
13. 前記薄膜トランジスタの半導体層は、有機半導体で形成されていることを特徴とする請求項１２に記載した積層体。
14. 前記積層体は、キャパシタに用いられることを特徴とする請求項７から１１のうちいずれか１項に記載した積層体。
15. 前記積層体は、配線間の交差部に用いられることを特徴とする請求項７から１１のうちいずれか１項に記載した積層体。
16. 前記基板は、可撓性を有することを特徴とする請求項７から１５のうちいずれか１項に記載した積層体。
17. 前記可撓性を有する基板は、プラスチックで形成されていることを特徴とする請求項１６に記載した積層体。

Images