WO2011118820A1 - 電波時計 - Google Patents

電波時計 Download PDF

Info

Publication number
WO2011118820A1
WO2011118820A1 PCT/JP2011/057478 JP2011057478W WO2011118820A1 WO 2011118820 A1 WO2011118820 A1 WO 2011118820A1 JP 2011057478 W JP2011057478 W JP 2011057478W WO 2011118820 A1 WO2011118820 A1 WO 2011118820A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit
frequency
reception
oscillation
time
Prior art date
Application number
PCT/JP2011/057478
Other languages
English (en)
French (fr)
Inventor
顕斉 ▲高▼田
卓丙 池
Original Assignee
シチズンホールディングス株式会社
シチズン時計株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シチズンホールディングス株式会社, シチズン時計株式会社 filed Critical シチズンホールディングス株式会社
Priority to CN201180015857.5A priority Critical patent/CN102822750B/zh
Priority to US13/637,218 priority patent/US9292006B2/en
Priority to JP2012507122A priority patent/JP5616957B2/ja
Priority to EP11759624.7A priority patent/EP2555064B1/en
Publication of WO2011118820A1 publication Critical patent/WO2011118820A1/ja
Priority to HK13102431.8A priority patent/HK1175263A1/xx

Links

Images

Classifications

    • G—PHYSICS
    • G04—HOROLOGY
    • G04F—TIME-INTERVAL MEASURING
    • G04F5/00—Apparatus for producing preselected time intervals for use as timing standards
    • G04F5/14—Apparatus for producing preselected time intervals for use as timing standards using atomic clocks
    • G—PHYSICS
    • G04—HOROLOGY
    • G04R—RADIO-CONTROLLED TIME-PIECES
    • G04R20/00—Setting the time according to the time information carried or implied by the radio signal
    • G—PHYSICS
    • G04—HOROLOGY
    • G04R—RADIO-CONTROLLED TIME-PIECES
    • G04R20/00—Setting the time according to the time information carried or implied by the radio signal
    • G04R20/02—Setting the time according to the time information carried or implied by the radio signal the radio signal being sent by a satellite, e.g. GPS
    • G—PHYSICS
    • G04—HOROLOGY
    • G04R—RADIO-CONTROLLED TIME-PIECES
    • G04R20/00—Setting the time according to the time information carried or implied by the radio signal
    • G04R20/02—Setting the time according to the time information carried or implied by the radio signal the radio signal being sent by a satellite, e.g. GPS
    • G04R20/04—Tuning or receiving; Circuits therefor
    • G—PHYSICS
    • G04—HOROLOGY
    • G04R—RADIO-CONTROLLED TIME-PIECES
    • G04R20/00—Setting the time according to the time information carried or implied by the radio signal
    • G04R20/02—Setting the time according to the time information carried or implied by the radio signal the radio signal being sent by a satellite, e.g. GPS
    • G04R20/06—Decoding time data; Circuits therefor
    • G—PHYSICS
    • G04—HOROLOGY
    • G04R—RADIO-CONTROLLED TIME-PIECES
    • G04R20/00—Setting the time according to the time information carried or implied by the radio signal
    • G04R20/08—Setting the time according to the time information carried or implied by the radio signal the radio signal being broadcast from a long-wave call sign, e.g. DCF77, JJY40, JJY60, MSF60 or WWVB
    • G04R20/10—Tuning or receiving; Circuits therefor

Definitions

  • the present invention relates to a radio controlled watch.
  • the present invention relates to a radio controlled watch having a heterodyne receiver circuit.
  • a dedicated oscillator circuit with high accuracy is used as a reference signal for a local oscillator.
  • a dedicated high-precision oscillation circuit is expensive, consumes a large amount of power, and has a large circuit scale. For this reason, it was difficult to mount it on a system with limited energy and space such as a radio clock.
  • Patent Document 1 a heterodyne system is adopted as the configuration of the receiver, and by using 32768 Hz from the oscillation circuit which is a source oscillation for a watch as a reference frequency of the local oscillation circuit, a plurality of space saving and low cost are realized.
  • a radio controlled watch capable of receiving a frequency is disclosed.
  • Patent Document 2 in addition to the configuration of Patent Document 1, the clock circuit and the oscillation circuit are provided with the frequency adjustment means, so that the local oscillation circuit can oscillate the reference frequency output from the oscillation circuit most stably. Techniques for adjusting are disclosed.
  • phase comparison is performed to receive multiple standard radio waves such as 40 kHz or 60 kHz. Since it is difficult to select the comparison frequency to be input to the circuit or a plurality of comparison frequencies are required, it is difficult to optimize the divider circuit to obtain the comparison frequency, which causes the deterioration of the reception sensitivity.
  • the division ratio in the divider circuit is an integer multiple In a PLL that does not have a sufficiently high local oscillation frequency, it is difficult to optimize the comparison frequency at all reception frequencies, which also causes the deterioration of the reception sensitivity.
  • Patent Document 2 the performance of the local oscillation circuit is improved by setting the oscillation frequency of the oscillation circuit for a clock to a frequency suitable for a reference frequency such as 30000 Hz and providing frequency adjustment means on the clock circuit side. .
  • An object of the present invention is to provide a low-cost radio controlled watch capable of simplifying the frequency adjustment circuit and reducing the number of frequency adjustment operations by reducing the number.
  • the radio wave clock has a clock oscillation circuit as a reference signal source at time measurement, a heterodyne reception circuit for receiving an external radio wave, and a PLL circuit for creating a local oscillation frequency used in the heterodyne reception circuit.
  • a radio frequency clock in which the clock oscillation circuit doubles as a reference frequency generating means for generating a reference frequency of the PLL circuit, the radio clock further comprising control means for changing an oscillation condition of the clock oscillation circuit; It is characterized in that the oscillation condition of the timepiece oscillation circuit is changed depending on reception of an external radio wave and non reception of an external radio wave.
  • control means may change the oscillation condition such that the oscillation frequency of the timepiece oscillation circuit differs between the reception time and the non-reception time. It features.
  • the radio controlled watch of the present invention is characterized in that, in the above invention, the control means changes a load capacitance value of the clock oscillation circuit as an oscillation condition of the clock oscillation circuit.
  • the load capacitance value is set such that the value at the time of reception is larger than that at the time of non-reception.
  • the oscillation time of the timepiece oscillation circuit is different between the reception time and the non-reception time. It is characterized in that it has a correction means for correcting the deviation of the clock time which occurs at the time of the clock at the time of reception.
  • the signal of the clock oscillation circuit is divided, and a dividing circuit for creating various timing signals and the dividing ratio of the dividing circuit are adjusted.
  • a logic speed adjusting circuit for performing accuracy compensation of the period of the clock signal output from the frequency dividing circuit, wherein the logic speed adjusting circuit makes the frequency dividing ratio of the frequency dividing circuit different between the reception time and the non-reception time.
  • the correction circuit is characterized in that the correction circuit is used as the correction means by correcting the time lag of the clock.
  • a divider circuit which divides a signal of the clock oscillation circuit to create various timing signals, and a reception time which measures a time taken for reception at the time of reception.
  • a measuring unit wherein, when the control unit fails to receive the external radio wave, the division circuit is adjusted based on the measurement value of the reception time measuring unit to shift the time of the clock.
  • the correction means is characterized in that the correction means is constituted by the reception time measuring means and the control means.
  • the heterodyne receiving circuit is configured to be able to receive the external radio waves of a plurality of frequencies, and the load capacitance value is set to a different capacitance value for each reception frequency. It is characterized by
  • the signal of the clock oscillation circuit is divided, and a dividing circuit for creating various timing signals and the dividing ratio of the dividing circuit are adjusted.
  • a logic slowing circuit that compensates for the accuracy of the period of the clock signal output from the divider circuit, and the minimum amount of change of the period when changing the oscillation period of the clock oscillation circuit by changing the load capacitance value.
  • the minimum change amount of the period when changing the period of the clock signal by the logic leveling circuit is larger than that of the time adjustment circuit, and information for changing the load capacitance value corresponds to each reception frequency. It is characterized in that it comprises storage means for storing a predetermined number and storing information for changing the division ratio of the divider circuit by the logic adjustment circuit by a number equal to or less than the predetermined number.
  • the frequency adjustment circuit can be simplified, and it is possible to provide a radio controlled watch with a reduced number of frequency adjustment operations.
  • the oscillation condition of the oscillation circuit can be optimized in each of the radio wave reception and the non-radio wave reception. Therefore, power consumption can be suppressed low and high time accuracy can be normally obtained, and it is possible to obtain an optimum frequency for the receiving circuit at the time of radio wave reception.
  • FIG. 1 is a block diagram showing the configuration of the radio controlled watch in the first embodiment.
  • FIG. 2 is a graph showing the change of the local oscillator circuit fLO with respect to the change of the reference frequency fref.
  • FIG. 3 is a circuit diagram showing the configuration of the oscillator circuit in the first embodiment.
  • FIG. 4 is a flow chart showing a time correction operation using a standard radio wave of the radio-controlled timepiece in the first embodiment.
  • FIG. 5 is a block diagram showing the configuration of the radio controlled watch in the second embodiment.
  • FIG. 6 is a flow chart showing the time correction operation using the standard radio wave of the radio-controlled timepiece in the second embodiment.
  • FIG. 7 is a flow chart showing the time correction operation using the standard radio wave of the radio-controlled timepiece in the third embodiment.
  • FIG. 1 is a block diagram showing the configuration of the radio controlled watch in the first embodiment.
  • FIG. 2 is a graph showing the change of the local oscillator circuit fLO with respect to the change of the reference
  • FIG. 8 is a block diagram showing the configuration of the radio controlled watch in the fourth embodiment.
  • FIG. 9 is a circuit diagram showing a configuration of an oscillator circuit in the fourth embodiment.
  • FIG. 10 is a flowchart showing the operation of the oscillation condition adjustment circuit of the radio-controlled watch of the fourth embodiment.
  • FIG. 11 is a block diagram showing the configuration of the radio controlled watch and the adjustment device in the fifth embodiment.
  • FIG. 12 is a flowchart showing the frequency adjustment process of the radio controlled watch using the adjustment device in the fifth embodiment.
  • FIG. 13 is a flowchart showing the frequency adjustment process of the radio controlled watch using the adjustment device in the seventh embodiment.
  • FIG. 14 is a flowchart showing the frequency adjustment process of the radio controlled watch using the adjustment device in the eighth embodiment.
  • FIG. 15 is a block diagram showing the configuration of the radio-controlled watch of the ninth embodiment.
  • FIG. 16 is a flow chart showing the operation of the oscillation condition adjustment circuit 23 of the radio-controlled timepiece 1 in the ninth embodiment.
  • FIG. 1 is a block diagram showing the configuration of the radio controlled watch 1 according to the first embodiment.
  • the radio controlled watch 1 according to the first embodiment is configured of a time counting circuit unit 2 and a receiving circuit unit 3.
  • the clock circuit 2 outputs a crystal oscillator 21, an oscillation circuit 22 that oscillates the crystal oscillator 21 and outputs a reference frequency (oscillation frequency) fref which is a frequency serving as a clock reference of the timepiece, and an oscillation circuit 22.
  • An oscillation condition adjustment circuit 23 for adjusting the frequency, a division circuit 24 for dividing the frequency fref to generate a timing signal F1 for timing and control, and a frequency adjustment circuit for adjusting the division ratio of the division circuit 24 A logic circuit 25 and a control circuit 26 which counts the timing signal F1 from the frequency divider 24 to count time.
  • the control circuit 26 outputs a control signal to each circuit of the oscillation condition adjustment circuit 23, the frequency adjustment circuit 25, and the reception circuit unit 3 to control the operation of each circuit.
  • the oscillation condition adjustment circuit 23 receives the control signal CF from the control circuit 26 and changes the oscillation condition of the oscillation circuit 22. By this, the frequency which the oscillation circuit 22 outputs can be changed.
  • the frequency adjustment circuit 25 receives the control signal DF from the control circuit 26 and changes the dividing ratio of the dividing circuit 24. By this, it is possible to change the cycle of the timing signal F1 from the divider circuit 24.
  • the receiving circuit unit 3 determines the operating state of the circuit according to the reception permission signal (control signal) RC from the control circuit 26.
  • the control circuit 26 has a time counter (not shown), and measures the time by counting a timing signal F1 (usually, one second period) from the divider circuit 24.
  • the control circuit 26 decodes the digital signal TC from the receiving circuit unit 3 as a time code as described later, and also performs control to correct a time counter (not shown) in the control circuit 26 based on the decoding result. Note that the decoding control and the time correction with the decoding time code are not directly related to the present invention, so detailed description will be omitted.
  • the receiving circuit unit 3 is configured using a heterodyne receiving circuit, and includes an antenna 31 for receiving radio waves, an amplification circuit 32 for amplifying the received radio waves, and a local oscillation circuit for generating a local oscillation frequency fLO. 33, a MIX circuit 34 for mixing the local oscillation frequency and the received signal to output an intermediate frequency signal, an amplification circuit 35 for amplifying the intermediate frequency signal, and a detection circuit 36 for demodulating the received signal for detection An A / D conversion circuit 37 is provided which converts the detected signal into a binary digital signal TC which can be decoded by the control circuit 26.
  • movement since it is a well-known technique as it describes also in patent document 1, 2, the description is abbreviate
  • the local oscillation circuit 33 that generates the local oscillation frequency fLO in the reception circuit unit 3 is an oscillation circuit using a PLL synthesizer, and the local oscillation frequency fLO is compared with the reference frequency (signal) fref from the oscillation circuit 22. Generate For this reason, if the reference frequency (signal) fref is not an appropriate frequency, a shift occurs in the local oscillation frequency fLO.
  • FIG. 2 is a graph showing the relationship between the reference frequency fref and the local oscillation frequency fLO.
  • the vertical axis represents the amount of deviation of the reference frequency (signal) fref obtained from the oscillation circuit 22 from the set frequency
  • the horizontal axis represents the local oscillation.
  • the amounts of deviation from the set frequency of the local oscillation frequency fLO obtained from the circuit 33 are shown.
  • the line f40 on the graph shows the relationship between the reference frequency fref and the local oscillation frequency fLO when the reception frequency is 40 kHz
  • f60 is the reception frequency 60 kHz
  • f77 is the reception frequency 77.5 kHz. is there.
  • the reference frequency fref and the local oscillation frequency fLO both have optimum values when the amount of deviation is zero. The following two things can be understood from FIG.
  • the optimum values of the reference frequency fref and the local oscillation frequency fLO do not match.
  • the deviation between the reference frequency fref and the deviation of the local oscillation frequency fLO is optimal (0).
  • the reference frequency fref for making the shift amount of the local oscillation frequency fLO optimal (0) is fref4 from the line f40 of FIG. It can be seen that this frequency fref4 deviates from the optimum value (0) of the reference frequency fref.
  • the reference frequency fref for making the shift amount of the local oscillation frequency fLO optimal (0) is fref6 which is a value shifted from the optimal value (0) of the reference frequency fref It can be seen from the lines f60 and f77 in FIG. 14 that this is fref7.
  • the timing accuracy is important and the shift amount of reference frequency fref Needs to be optimal (0).
  • the reference frequency fref does not become an optimum value at the time of reception, it is possible to maintain a certain degree of timekeeping accuracy by changing the division ratio of the divider circuit 24 at the time of reception.
  • the value of the optimum reference frequency fref differs depending on the reception frequency. Therefore, it is necessary to set the optimum reference frequency fref to the local oscillation frequency fLO for each reception frequency.
  • a function capable of setting the optimum reference frequency fref for each reception frequency is required. An embodiment corresponding to the plurality of transmitting stations will be described in a third embodiment described later.
  • FIG. 3 shows a specific example of the configuration of the oscillation circuit 22 in the first embodiment.
  • a crystal oscillator 21 is connected to the oscillation circuit 22, and an inverting circuit 221, a feedback resistor 222, a load capacitance 223, a frequency adjustment load capacitance 224 for frequency adjustment, and an oscillation condition adjustment circuit And a frequency adjustment switch 225 for connecting the frequency adjustment load capacitance 224 in parallel with the load capacitance 223 by the adjustment signal CSW of 23.
  • the frequency adjustment switch 225 In the normal state where reception is not performed, the frequency adjustment switch 225 is in the off state (open state). In this case, only the load capacitance 223 is connected to the oscillation circuit 22 as a load capacitance. In this state, the oscillation circuit 22 outputs the frequency (normal frequency) f0 as the reference frequency fref.
  • the frequency adjustment switch 225 when performing reception, the frequency adjustment switch 225 is turned on (connected state). In this case, in addition to the load capacitance 223, the frequency adjustment load capacitance 224 is connected in parallel to the oscillation circuit 22, and the load capacitance is increased by the capacity of the frequency adjustment load capacitance 224. As the load capacitance increases, the crystal oscillation condition changes, and the reference frequency fref output from the oscillation circuit 22 changes.
  • the frequency adjustment switch 225 may be in the on state (connected state) in the normal state, and may be in the off state (open state) at the time of reception. In the present embodiment, the reference frequency fref output from the oscillation circuit 22 changes from the normal frequency to a frequency (local oscillation frequency) frx optimal for reception.
  • the amount of change of the reference frequency fref can be arbitrarily set by intermittently connecting and disconnecting the frequency adjustment load capacitance 224 at a constant cycle by the control of the frequency adjustment switch 225. By performing such control, it is possible to handle the frequency adjustment load capacitance 224 in the same manner as a variable capacitance.
  • the oscillation condition By changing the oscillation condition by the above method, it is possible to change the reference frequency fref output (oscillated) from the oscillation circuit 22.
  • the oscillation condition is changed by connecting or disconnecting the frequency adjustment load capacitance 224, the load capacitance value changes with respect to the capacitance designed optimally for the oscillation circuit 22, so before the oscillation condition is changed.
  • the power consumption of the oscillation circuit 22 may be increased.
  • the frequency adjustment load capacitance 224 is connected and disconnected intermittently, the capacitance value of the frequency adjustment load capacitance 224 at the time of connection is higher than that when continuously connected, and thus the power consumption is further increased. There is a fear. Therefore, it is desirable that the oscillation conditions at normal times be such that the power consumption of the oscillation circuit 22 is as small as possible, and in general, the load capacity is small.
  • the radio controlled timepiece 1 counts the reference frequency (signal) fref generated by the oscillation circuit 22 by the divider circuit 24, and the control circuit 26 counts the timing signal F1 from the divider circuit 24 to measure time. I do.
  • the frequency f0 output from the oscillation circuit 22 is not constant due to the dispersion of the circuits constituting the oscillation circuit 22 and the dispersion of the crystal oscillator 21.
  • a frequency adjustment circuit 25 is provided to adjust the division ratio of the division circuit 24.
  • the division ratio of the division circuit 24 is provided at regular intervals based on the set speed setting value df0. By absorbing the variation of the frequency f0. For this reason, the control circuit 26 is always supplied with the timing signal F1 of a constant cycle regardless of the variation of the frequency f0.
  • FIG. 4 is a flow chart showing the time correction operation of the radio controlled timepiece 1.
  • the control circuit 26 of the radio-controlled timepiece 1 recognizes that the operation signal is input by the user's operation or that the internal time has become the reception start time, and starts the operation of the radio wave reception process (step S400).
  • the control circuit 26 When the radio wave reception process of step S400 is started, the control circuit 26 outputs a reception permission signal RC to the reception circuit unit 3. In response to the reception permission signal RC, each circuit of the reception circuit unit 3 starts operation. At this time, the frequency f0 input to the local oscillation circuit 33 is not an optimal frequency for the local oscillation circuit 33 due to the dispersion of the circuits constituting the oscillation circuit 22 and the dispersion of the crystal oscillator 21. Further, even if the variation is eliminated, the frequency f0 when the oscillation condition of the oscillation circuit 22 is optimized with the power consumption required during normal operation and the time accuracy does not necessarily coincide with the frequency optimum for the local oscillation circuit 33. Rather, it is often not optimal.
  • the control circuit 26 outputs the control signal CF to the oscillation condition adjustment circuit 23, and permits the output of the adjustment signal CSW.
  • the frequency adjustment load capacitance 224 is connected or disconnected in parallel to the load capacitance 223 by the adjustment signal CSW, the load capacitance of the entire oscillation circuit 22 changes, and the frequency f0 output from the oscillation circuit 22 changes to frx (step S401: "Oscillation condition adjustment circuit operation").
  • the frequency adjustment load capacitor 224 By appropriately selecting the capacitance value of the frequency adjustment load capacitor 224, it is possible to set the frequency frx at this time to an optimal frequency for the local oscillation circuit 33. Therefore, an appropriate frequency frx is output from the local oscillation circuit 33 to the MIX circuit 34, and radio wave reception sensitivity can be improved.
  • the control circuit 26 outputs the control signal DF to the frequency adjustment circuit (logic adjustment circuit) 25 to change the rapid setting value set in the frequency adjustment circuit 25 to dfrx to divide the frequency before and after the change of the reference frequency fref.
  • the cycle of the timing signal F1 output from the circuit 24 is adjusted to be the same (step S402: "change the setting value of the logic adjustment circuit to the value during oscillation adjustment").
  • step S403 by performing the reception process (step S403), it is possible to suppress the sensitivity deterioration due to the deviation of the local oscillation frequency fLO, and the deviation of the cycle of the timing signal F1 from the divider circuit 24 is small. It is possible to clock the time accurately.
  • the reception process of step S403 includes time correction at the time of successful reception.
  • the control circuit 26 stops the reception permission signal to the reception circuit unit 3, and the reception circuit unit 3 stops its operation.
  • the control circuit 26 instructs the oscillation condition adjustment circuit 23 to stop the output of the adjustment signal CSW, and controls the frequency frx output from the oscillation circuit 22 to return to the frequency f0 in the normal operation (step S404: At the same time as "change the set value of the logic slow circuit to the normal value", control the slow set value dfrx of the divider circuit 24 to be the slow set value df0 at the time of normal operation (step S405: "oscillation condition adjustment circuit stop") And end the operation of the radio wave reception process (step S406).
  • step S406 even after the operation of the radio wave reception processing in step S406 is finished, it is possible to measure the time with the exact timing as before starting the operation of the radio wave reception processing, and the power consumption of the oscillation circuit 22 is also It can be minimized.
  • the time signal is changed by changing the timing signal F1.
  • the deviation is corrected by the frequency adjustment circuit 25 receiving the control signal DF from the control circuit 26 and adjusting the division ratio of the divider circuit 24. That is, the control circuit 26 and the frequency adjustment circuit 25 are used as a correction unit that corrects the time lag at the time of reception.
  • the power consumption of the oscillation circuit 22 during the reception process may be increased by changing the oscillation condition.
  • the receiving process is a process of about 10 minutes at maximum, and is negligible to the power consumed by the operation of the receiving circuit unit 3 during the time correction operation. For this reason, it is not necessary to consider the influence almost.
  • the radio controlled watch according to the first embodiment can improve the reception performance.
  • the oscillation condition adjustment circuit 23 capable of adjusting the reference frequency fref output from the oscillation circuit 22 during reception processing to a frequency optimum for the local oscillation circuit 33, a frequency adjustment switch 225, Since the frequency adjustment load capacitor 224 is provided, the radio wave reception sensitivity can be improved as compared with the case where the frequency of the oscillation circuit 22 is not adjusted. Further, even in the case where the deviation of the reference frequency fref is large due to the variation of the crystal oscillator 21 or the like, it becomes possible to improve the radio wave reception sensitivity more than the conventional one.
  • the radio controlled watch 1 can improve the timing accuracy during reception.
  • the frequency adjusting circuit 25 capable of adjusting the period of the timing signal is provided for the divider circuit 24 that divides the reference frequency fref into the timing signal F1 serving as the time reference, the reference frequency fref is changed In this case, accurate timekeeping is possible.
  • the timing signal F1 is used not only for timekeeping, but also for decoding processing in which the control circuit 26 decodes the digital signal TC obtained from the reception circuit unit 3 and obtains a decoded result.
  • the control circuit 26 samples the signal level of the digital signal TC obtained from the receiving circuit unit 3 in accordance with the timing signal F1 obtained from the frequency dividing circuit 24, and obtains the decoding result of the digital signal TC from the result. Therefore, when the period of the timing signal F1 is largely deviated, the sampling period of the digital signal TC determined by the timing signal F1 is deviated, and there is a possibility that a correct decoding result can not be obtained.
  • the control circuit 26 can reliably perform the decoding process.
  • the radio controlled watch 1 according to the first embodiment can simultaneously achieve low power consumption and high accuracy in time measurement and reception performance at the time of normal operation.
  • normal operation other than reception it is possible to set oscillation conditions that optimally satisfy the low power consumption required for the electronic watch and the clocking accuracy without considering the characteristics of the reception circuit. For this reason, it is possible to realize low power consumption and clocking performance as an electronic timepiece and reception performance as a radio timepiece without sacrificing one of them.
  • the speed setting value set in the frequency adjustment circuit 25 is changed from df0 to dfrx, so that even during the reception process, it is accurate. I was able to time the clock.
  • the time when the reception processing is performed to the control circuit 26 instead of changing the speed setting value set in the frequency adjustment circuit 25, that is, the frequency output from the oscillation circuit 22 is, the frequency output from the oscillation circuit 22.
  • a measurement means (not shown) is provided to measure the time when the frequency was frx, and correct the time shift amount due to the change of the output frequency of the oscillation circuit 22 at the end of reception to accurately clock the time even over the reception process. be able to.
  • the radio controlled watch 1 according to the second embodiment is configured as shown in FIG.
  • FIG. 5 the same or similar configuration as or to that of the first embodiment shown in FIG. 1 described above is denoted by the same reference numeral, and the description thereof is omitted.
  • the difference between the radio-controlled watch 1 according to the second embodiment and the radio-controlled watch 1 according to the first embodiment is that the divider circuit 24 of the timing circuit unit 2 receives the correction signal FC from the control circuit 26 and is counting.
  • the division value can be arbitrarily adjusted.
  • step S600 When the radio wave reception process of step S600 is started, the control circuit 26 outputs a reception permission signal RC to the reception circuit unit 3. In response to the reception permission signal RC, each circuit of the reception circuit unit 3 starts operation. At this time, the frequency f0 input to the local oscillation circuit 33 is not an optimal frequency for the local oscillation circuit 33 due to the dispersion of the circuits constituting the oscillation circuit 22 and the dispersion of the crystal oscillator 21.
  • the control circuit 26 outputs the control signal CF to the oscillation condition adjustment circuit 23, and permits the output of the adjustment signal CSW.
  • the load capacitance of the entire oscillation circuit 22 is changed by the adjustment signal CSW, and the frequency f0 output from the oscillation circuit 22 is changed to frx (step S601: "oscillation condition adjustment circuit operation").
  • control circuit 26 starts the measurement of the reception time by starting the operation of the built-in reception time measurement means (not shown) (step S602), and measures the time trx taken for the reception process of step S603. .
  • the difference between the frequency frx output from the oscillation circuit 22 and the frequency f0 in the normal operation is integrated as a clocking error.
  • step S603 When the reception process of step S603 is completed, the control circuit 26 stops the reception permission signal RC to the reception circuit unit 3, and the reception circuit unit 3 stops its operation. At this time, there is a possibility that the power consumption of the oscillation circuit 22 is increased more than usual by changing the oscillation condition. Therefore, the control circuit 26 instructs the oscillation condition adjustment circuit 23 to stop the output of the adjustment signal CSW, and controls the frequency frx output from the oscillation circuit 22 to be the frequency f0 in the normal operation (step S604: "Oscillation condition adjustment circuit stop").
  • step S603 success
  • step S605 time correction
  • step S603 failure
  • the control circuit 26 is in the reception process of step S603 from the required time of the reception process of step S603 measured by the built-in time measuring means.
  • (F0 ⁇ frx) ⁇ trx is obtained as the time measurement error accumulated in (step S606: “measurement time shift amount calculation”)
  • the correction signal FC is output to the dividing circuit 24, and the divided value corresponding to the error is calculated.
  • Step S607 “dividing circuit correction”, and the operation of the radio wave reception process is ended (step S608).
  • the timing error accumulated during the reception processing of step S603 is canceled regardless of the success or failure of the reception, and it becomes possible to measure the time at an accurate timing.
  • the control means 26 corrects the deviation by adjusting the division value of the divider circuit 24 according to the required time of reception measured by the time measurement means. That is, the time measurement means and the control circuit 26 play a role as a correction means for correcting the time lag of the time of reception.
  • the configuration of the radio controlled timepiece 1 according to the second embodiment can be simplified. That is, according to the second embodiment, even if the adjustment value of the frequency adjustment circuit 25 is fixed, the same effect as that of the first embodiment can be obtained by directly correcting the value of the divider circuit 24. Therefore, the process of determining the circuit configuration and adjustment value of the frequency adjustment circuit 25 can be further simplified. Furthermore, since the frequency division circuit 24 does not need to be corrected when reception is successful, it is possible to expect the same operation and effect as in the first embodiment with simpler processing.
  • the frequency deviation is calculated from the time correction amount at the time of radio wave reception and the elapsed time from the previous reception, and the oscillation condition is changed.
  • the block diagram is the same as FIG. 1 of the first embodiment.
  • step S700 When the radio wave reception process of step S700 is started, the control circuit 26 outputs a reception permission signal RC to the reception circuit unit 3. In response to the reception permission signal RC, each circuit of the reception circuit unit 3 starts operation. At this time, the frequency f0 input to the local oscillation circuit 33 is not an optimal frequency for the local oscillation circuit 33 due to the dispersion of the circuits constituting the oscillation circuit 22 and the dispersion of the crystal oscillator 21.
  • the control circuit 26 outputs the control signal CF to the oscillation condition adjustment circuit 23, and permits the output of the adjustment signal CSW.
  • the load capacitance of the entire oscillation circuit 22 is changed by the adjustment signal CSW, and the frequency f0 output from the oscillation circuit 22 is changed to frx (step S701: "oscillation condition adjustment circuit operation").
  • step S702 When the reception process of step S702 is completed, the control circuit 26 stops the reception permission signal RC to the reception circuit unit 3, and the reception circuit unit 3 stops its operation.
  • step S703 when reception is successful in the reception process of step S703 (step S702: success), the frequency shift ⁇ f at the normal time is calculated from the time correction amount and the elapsed time from the previous reception (step S704)
  • the value of the load capacitance 244 is increased or decreased according to the value of f to change the normal oscillation condition (step S 705), thereby improving the time accuracy in the normal state.
  • step S706 "time correction"
  • step S702 failure
  • step S707 the operation of the radio wave reception process is ended without doing anything. Note that, as shown in FIG. 7, the speed setting values set in the frequency dividing circuit 24 at the time of non-reception and at the time of reception are the same as in the first embodiment, and the description thereof will be omitted.
  • the radio controlled watch according to the third embodiment exhibits the effect of being able to accurately measure in normal times, in addition to the effects of the first embodiment.
  • the local oscillation frequency fLO output from the local oscillation circuit 33 receives a plurality of reception stations, that is, a plurality of reception stations.
  • the reference frequency fref optimal for the local oscillation circuit 33 varies depending on the local oscillation frequency fLO.
  • a plurality of frequency adjustment load capacitors 224 are provided so that the reference frequency fref output from the oscillation circuit 22 can be varied to a plurality of frequencies by control of the oscillation condition adjustment circuit 23.
  • the local oscillation circuit 33 With the reference frequency fref that is optimal for the local oscillation frequency fLO corresponding to each reception frequency, and it is possible to further improve the radio wave reception sensitivity.
  • the radio controlled watch 1 in the fourth embodiment is configured as shown in FIG.
  • the difference from the radio controlled timepiece 1 in the first embodiment is that the adjustment amount storage circuit 27 storing a plurality of optimum frequency adjustment values and rapid / slow set values for each receiving station is provided, and control signals CF and DF from the control circuit 26 are provided.
  • Each is configured to call an optimal adjustment value according to.
  • FIG. 8 the same or similar configuration as or to that of the first embodiment shown in FIG. 1 described above is denoted by the same reference numeral, and the description thereof is omitted.
  • FIG. 9 shows a specific example of the oscillator circuit 22 in the fourth embodiment.
  • the difference from the oscillation circuit 22 in the first embodiment shown in FIG. 3 is that the frequency adjustment load capacitance 224 is adjusted by the frequency adjustment load capacitance 224 for frequency adjustment and the adjustment signal CSW of the oscillation condition adjustment circuit 23.
  • a plurality of frequency adjustment switches 225 connected in parallel with H.223 is provided.
  • the capacitors C40, C60, C68, and C77 that constitute the frequency adjustment load capacitance 224 are the reference frequency fref that the oscillation circuit 22 outputs to the local oscillation circuit 33 at reception frequencies of 40 kHz, 60 kHz, 68.5 kHz, and 77.5 kHz, respectively. Is selected to be optimal.
  • the above reception frequency is for receiving standard radio waves by long waves, 40 kHz is the east station of the Japanese standard frequency station (JJY), 60 kHz is the west station of the Japanese standard frequency station (JJY) and the United States, UK
  • the standard time radio station of 68.5 kHz is a frequency corresponding to the standard time radio station of China, and 77.5 kHz is a standard time radio station of Germany.
  • step S401 of FIG. 4 is different for each reception frequency. Therefore, the description of the operations other than step S401 in FIG. 4 will be omitted, and the detailed operation corresponding to step S401 in FIG. 4 in the fourth embodiment will be described using the flowchart in FIG.
  • FIG. 10 is a flowchart showing the operation of the oscillation condition adjustment circuit 23 in the present embodiment.
  • the oscillation condition adjustment circuit 23 starts operation (step S1000), and obtains frequency information of the currently received receiving station from the control circuit 26 (step S1001: "confirm current reception frequency").
  • the station to be received and the frequency to be received are appropriately set according to the time display city set in the radio controlled timepiece 1 by the control circuit 26, the electric field strength of each receiving station, and the like.
  • the oscillation condition adjustment circuit 23 is configured of the capacitors C40 and C60 that constitute the frequency adjustment load capacitance 224 based on the frequency information of the receiving station obtained from the control circuit 26 and the frequency adjustment value information from the adjustment amount storage circuit 27. , C 68, and C 77 to select which capacitance to connect (steps S 1002 to S 1006). Then, only the selected capacitance is connected in parallel with the load capacitance 223 via the frequency adjustment switch 225 (steps S1003 to S1008), and the process is ended (step S1009). Note that, in the operation of S402 in FIG. 4, the speed adjustment value corresponding to each reception frequency is set in the frequency adjustment circuit 25.
  • the load capacitance of the entire oscillation circuit changes, and the frequency f0 output from the oscillation circuit 22 changes to the frequency frx optimum for the local oscillation circuit 33 at the current reception frequency.
  • the frequency frx has a value different for each of the capacitances C40, C60, C68, and C77, and is the optimum frequency for the reception frequency corresponding to each capacitance. Thereafter, the same operations as steps S402 to S406 in FIG. 4 are performed.
  • the reference frequency can be further optimized for a plurality of reception frequencies. That is, according to the fourth embodiment, even if the radio-controlled timepiece requires a plurality of local oscillation frequencies fLO to receive receiving stations of a plurality of frequencies, an optimum local oscillation frequency fLO is obtained for each frequency. The same effects as those of the first embodiment can be obtained at all the receiving stations.
  • the timing signal F1 outputted from the frequency division circuit 24 can be obtained.
  • the cycles are made to be the same, but as in the second embodiment, even if the adjustment value of the frequency adjustment circuit 25 is fixed, the value of the divider circuit 24 is directly corrected to correct the second embodiment. The same effect as the form is obtained. In this case, the time shift amount may be calculated for each frequency when calculating the correction value.
  • each capacitance of C40, C60, C68, and C77 corresponding to each frequency is selected.
  • the invention is not limited to this.
  • the following modifications decoding method, time division method) may be used.
  • the frequency adjustment amount may be changed by intermittently connecting or disconnecting the frequency adjustment load capacitance 224 and changing the connection time ratio for each reception frequency. Yes (time division method). In this way, the number of capacities used can be one as in the first embodiment.
  • the reference frequency fref output from the oscillator circuit 22 depends on the characteristics of the quartz oscillator 21 to be attached and variations in the characteristics of each element of the oscillator circuit 22. Change.
  • the reference frequency fref output from the oscillation circuit 22 is different between the normal operation time and the reception time.
  • the speed setting values set in the frequency adjustment circuit 25 are different between the normal operation time and the reception time.
  • FIG. 11 shows a specific example of the radio controlled watch 1 and the adjustment device 4 in the fifth embodiment.
  • the adjustment device 4 stores the frequency measurement block 41 for measuring the frequency, the adjustment amount calculation block 42 for calculating each adjustment amount from the measured frequency, and the obtained adjustment amount in the adjustment amount storage circuit 27 of the radio-controlled timepiece 1
  • the memory circuit control block 43 is configured.
  • the adjustment amount storage circuit 27 of FIG. 11 is not shown in the block of FIG. 1 in the first embodiment, in the radio controlled timepiece 1 shown in FIG. 1, the storage circuit corresponding to the adjustment amount storage circuit 27 controls It is incorporated in the circuit 26.
  • the description of the storage circuit is omitted, but in the present embodiment, in order to make it easy to understand that the adjustment amount is stored in the radio controlled timepiece 1 using the adjustment device 4, the adjustment amount storage circuit 27 Is illustrated as an external configuration of the control circuit 26.
  • FIG. 11 the same or similar configuration as or to that of the first embodiment shown in FIG. 1 described above is denoted by the same reference numeral, and the description thereof is omitted.
  • FIG. 12 is a flowchart showing the adjustment process.
  • the frequency measurement block 41 uses the frequency measurement signal F256 output from the divider circuit 24 of the radio-controlled timepiece 1 to generate the reference frequency fref output from the oscillator circuit 22.
  • the measurement is performed (step S1201: "crystal frequency measurement").
  • the adjustment amount calculation block 42 calculates the amount of deviation from the original cycle of the timing signal F1, and the set value during normal operation is corrected to correct the amount of deviation. It calculates (step S1202: "normal time division correction amount calculation").
  • the reference frequency fref during reception operation is measured using the frequency measurement signal F256 (step S1203: “frequency measurement after oscillation adjustment”
  • the adjustment amount calculation block 42 calculates the amount of deviation from the original period of the timing signal F1 being received, and calculates the speed setting value at the time of reception operation so as to correct the amount of deviation
  • Step S1204 "Calculation of reception time division correction amount”
  • step S1205 “adjustment amount determination”
  • step S1206 “adjustment amount storing operation”
  • the speed setting value of the frequency adjustment circuit 25 of the radio-controlled timepiece 1 in the first embodiment is appropriately determined according to the variation of the reference frequency fref of the oscillation circuit 22 and stored in the radio-controlled timepiece 1. Therefore, regardless of the normal operation and the reception operation, the timekeeping accuracy of the radio-controlled timepiece 1 is usually always suppressed to within about 15 seconds, and the local oscillation frequency fLO can be obtained more accurately during the reception operation. Can provide a highly accurate radio controlled watch.
  • the same timing accuracy as in the normal operation can be maintained even during the reception operation, so that the time display can be performed accurately during the reception operation, and the control circuit 26 It is possible to accurately maintain the cycle of the timing signal F1 used for the decoding process of the digital signal TC, and the decoding process can be performed reliably.
  • the adjustment method of the radio controlled watch 1 in the first embodiment has been described, but this adjustment method can be widely used for adjustment of the radio controlled watch in the present invention.
  • the case where the radio controlled watch 1 of the second embodiment is adjusted using the adjustment device 4 is the same as the case where the radio controlled watch 1 of the first embodiment is adjusted.
  • counting is performed during reception based on the required time of the reception process of step S603 in FIG. 6 measured by time measuring means (not shown) incorporated in the control circuit 26. An error is calculated, and correction is performed only when reception fails. Therefore, using the adjustment device 4 of FIG. 11, the frequency measurement signal F256 (not shown in FIG. 5) of the reference frequency fref during reception operation is measured using the frequency measurement block 41, and from the result, the timing during reception is received.
  • the adjustment amount calculation block 42 calculates the amount of deviation from the original period of the signal F1, and sets or stores the amount of deviation in the control circuit 26 of FIG. It becomes possible to calculate.
  • the radio controlled timepiece 1 in the second embodiment can be adjusted as in the fifth embodiment, and there is a variation in the reference frequency fref output (oscillated) from the oscillation circuit 22, and Even if the reference frequency fref is changed by the operation of the oscillation condition adjustment circuit 23 at the time of reception, the radio clock 1 capable of calculating and correcting the clocking error accumulated during the reception by the control circuit 26 is accurate. It becomes possible to offer.
  • step S1300 when the adjustment process is started (step S1300), frequency measurement block 41 oscillates using frequency measurement signal F256 (not shown in FIG. 8) output from frequency divider circuit 24 of radio wave clock 1.
  • the reference frequency fref output from the circuit 22 is measured (step S1301: "measurement of crystal frequency").
  • the adjustment amount calculation block 42 calculates the amount of deviation from the original cycle of the timing signal F1, and the set value during normal operation is corrected to correct the amount of deviation. It calculates (step S1302: "normal time division correction amount calculation").
  • the adjustment amount calculation block 42 calculates the amount of deviation from the frequency optimum for the local oscillation circuit 33 at the time of reception, and the amount of oscillation adjustment during reception operation from the amount of deviation. The calculation is performed (step S1303: “reception oscillation adjustment amount calculation”).
  • the reference frequency fref during reception operation is measured using the frequency measurement signal F256 (step S1304: "frequency measurement after oscillation adjustment"
  • the adjustment amount calculation block 42 calculates the amount of deviation from the original period of the timing signal F1 being received, and calculates the speed setting value at the time of reception operation so as to correct the amount of deviation (step S1305: "Calculation of reception time division correction amount”).
  • step S1306 “adjustment amount determination”
  • step S1307 “adjustment amount storing operation”
  • the speed setting value of the frequency adjustment circuit 25 of the radio-controlled timepiece 1 and the frequency adjustment amount of the oscillation condition adjustment circuit 23 in the seventh embodiment are properly determined according to the dispersion of the reference frequency fref of the oscillation circuit 22. And stored in the radio controlled watch 1. Therefore, regardless of the normal operation and the reception operation, the timekeeping accuracy of the radio-controlled timepiece 1 is usually always suppressed to within about 15 seconds, and the local oscillation frequency fLO can be obtained more accurately during the reception operation. It is possible to provide a radio watch with higher sensitivity.
  • the frequency of the oscillation circuit 22 at the time of non-reception is set to the same frequency as the optimum frequency of the oscillation circuit 22 at the time of receiving station A (one of a plurality of radio waves).
  • the frequency of the oscillation circuit 22 and the speed setting value of the frequency dividing circuit 24 when receiving the station A from the non-reception state by setting the speed setting value of the frequency dividing circuit 24 in accordance with the frequency of 22. Is configured to not change.
  • FIG. 14 is a flowchart of the adjustment process in the case of the eighth embodiment. Specifically, an example is shown in which the station B can be received in addition to the station A.
  • the block diagram of the radio wave correction watch 1 of the eighth embodiment is the same as FIG. 8 of the fourth embodiment.
  • step S1400 when the adjustment process is started (step S1400), the frequency measurement block 41 oscillates using the frequency measurement signal F256 (not shown in FIG. 8) output from the dividing circuit 24 of the radio controlled timepiece 1.
  • the reference frequency fref output from the circuit 22 is measured (step S1401: "measurement of crystal frequency”).
  • the adjustment amount calculation block 42 calculates the amount of deviation from the frequency optimum for the local oscillation circuit 33 at the normal time and at the time of reception at station A.
  • the oscillation adjustment amount is calculated (step S1402: "calculation of oscillation adjustment amount at reception at normal time and reception at station A").
  • the adjustment amount calculation block 42 calculates the amount of deviation from the frequency optimum for the local oscillation circuit 33 at station B reception, and from the deviation amount the oscillation adjustment amount during reception operation Is calculated (step S1403: "calculation of oscillation adjustment amount upon reception at station B").
  • Adjustment value calculation block 42 calculates the amount of deviation from the original cycle of the timing signal F1 being received from the measurement result from the measurement result, and normal time and so that the amount of deviation is corrected.
  • step S1405 "Calculation of division correction amount at the time of normal / A station reception”
  • step S1406 Receive time division correction amount calculation
  • step S1407 “adjustment amount determination”
  • step S1408 “adjustment amount storage operation”
  • the oscillation condition of the oscillation circuit 22 does not differ between reception and non reception of the A station, but the oscillation condition of the oscillation circuit 22 is different for reception and non reception of the B station. I'm sorry. Although only two stations A and B have been described in the example of FIG. 14, the number of stations is not limited to two, and may be four as shown in FIG.
  • a ninth embodiment of the present invention will be described.
  • a special adjustment device 4 is provided for adjusting the radio controlled timepiece 1, and the frequency adjustment amount and the speed setting value at the time of reception operation are obtained by the operation.
  • the adjusting device 4 In order to share the adjusting device 4 with a general electronic watch, only the setting value in the normal operation may be stored in the radio controlled watch 1 and the adjustment amount may be calculated each time on the watch side.
  • the radio controlled watch 1 incorporates an adjustment amount calculation circuit 261 for calculating an adjustment amount inside the control circuit 26.
  • the adjustment amount calculation circuit 261 calculates the reference frequency fref of the oscillation circuit 22 in the normal operation based on the speed setting value in the normal operation stored in the adjustment amount storage circuit 27, and receives the predetermined reception time.
  • the difference between the local oscillation circuit 33 (not shown) in the circuit unit 3 and the optimum frequency can be obtained, and the frequency adjustment amount of the oscillation condition adjustment circuit 23 can be obtained.
  • the time correction operation of the radio controlled timepiece 1 in the ninth embodiment is the same as that shown in the first embodiment.
  • the adjustment is performed not by the adjustment amount stored in advance but by the adjustment amount obtained by the operation of the adjustment amount calculation circuit 261. It has become.
  • FIG. 16 is a flowchart showing the operations of the oscillation condition adjustment circuit 23, the control circuit 26, and the adjustment amount calculation circuit 261 in the ninth embodiment.
  • the adjustment amount calculation circuit 261 starts operation (step S1600), and the frequency information of the receiving station currently being received from the control circuit 26 and the speed setting value at the time of normal operation from the adjustment amount storage circuit 27 are Step S1601: “Reading Reception Frequency and Frequency Adjustment Amount”.
  • the receiving station and the receiving frequency are appropriately set according to the time display city set in the radio controlled timepiece 1 by the control circuit 26, the electric field strength of each receiving station, and the like.
  • the adjustment amount computation circuit 261 Based on the frequency information of the receiving station obtained from the control circuit 26 and the speed setting value information in the normal operation from the adjustment amount storage circuit 27, the adjustment amount computation circuit 261 generates the reference frequency fref by the oscillation condition adjustment circuit 23.
  • the adjustment amount is calculated (steps S1602 to S1608).
  • the control circuit 26 sets the adjustment amount calculated by the adjustment amount calculation circuit 261 in the oscillation condition adjustment circuit 23, and changes the oscillation frequency (step S1609: "oscillation adjustment amount adjustment").
  • the adjustment amount calculation circuit 261 obtains a difference between the reference frequency fref obtained from the oscillation circuit 22 and the reference frequency fref at the normal time, and calculates a speed adjustment value (frequency adjustment amount) to be set in the frequency adjustment circuit 25. (Steps S1610 to S1613).
  • the control circuit 26 sets the speed adjustment value calculated by the adjustment amount calculation circuit 261 in the frequency adjustment circuit 25 (step S1614: "change in speed adjustment circuit setting value"), and ends the processing (step S1615).
  • the adjustment device for adjusting a general electronic watch is provided without the special adjustment device 4 for adjusting the radio-controlled timepiece 1 and the fifth embodiment. Similar effects can be obtained.
  • the adjustment device 4 can be shared, and the adjustment process can be simplified. it can.
  • the correction of the deviation of the clock time which occurs when measuring the clock time during reception with respect to the clock time when not receiving is not limited to the method described in each of the above-described embodiments, and can be corrected by another method.
  • the oscillation frequency of the oscillation circuit 22 is changed from f0 to frx at the time of reception, after stopping the reception operation, the oscillation frequency of the oscillation circuit 22 is different from f0 by the same time as the time required for reception. It may be corrected by making '.
  • f0 ' is set to a frequency of a cycle shorter than f0
  • a frequency of frx is a cycle of a cycle shorter than f0
  • f 0 ′ may be set to a frequency longer than f 0.
  • the oscillation frequency of the oscillation circuit 22 when receiving an external radio wave, is adjusted by changing the capacitance value of the load capacitance for frequency adjustment 224, and the division ratio of the divider circuit 24 by the frequency adjustment circuit 25.
  • the period of the timing signal F1 is adjusted by changing. Comparing the minimum adjustment amount adjustable with the period of the oscillation frequency of the oscillation circuit 22 in the former adjustment and the minimum adjustment amount adjustable with the period of the timing signal F1 in the latter adjustment, the adjustment in the latter adjustment The adjustment amount is larger, and the latter adjustment is coarse adjustment.
  • the change of the division ratio in the latter adjustment is a load between the two receiving frequencies. If the amount of adjustment of the capacitance value is small, the cycle of the timing signal F1 can be made sufficiently accurate even if the two division frequencies are set to the same division ratio.
  • the speed setting values can be made common to a plurality of reception frequencies, and the speed setting values are stored. The storage capacity of the adjustment amount storage circuit 27 can be reduced.
  • the frequency adjustment value which is information for changing the capacitance value of the load capacitance 224
  • it is information for adjusting the dividing ratio of the dividing circuit 24.
  • the storage capacity of the adjustment amount storage circuit 27 can be reduced by storing the speed setting values in the adjustment amount storage circuit 27 by a number smaller than the predetermined number.
  • one set of frequency adjustment values and the fast set values may be stored for each receive frequency in association with one receive frequency. That is, it is preferable to store the same number of frequency adjustment values, which are information for changing the capacitance value of the load capacitance 224, and speed setting values, which are information for adjusting the division ratio of the frequency divider circuit 24.
  • the oscillation condition of the oscillation circuit 22 may be changed to improve the reception sensitivity only in an environment where the oscillation condition of the oscillation circuit 22 can not be satisfactorily received, instead of always changing the oscillation condition of the oscillation circuit 22 when receiving a standard radio wave. It is possible. In this case, it can be determined whether or not there is an environment where reception can not be performed well, depending on whether or not many errors have occurred in the past reception results. As described above, even when the standard radio wave is received, the power consumption of the oscillation circuit 22 when the standard radio wave is received can be prevented from increasing by not changing the oscillation condition of the oscillation circuit 22 when the change of the oscillation condition is unnecessary. .

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Electric Clocks (AREA)
  • Electromechanical Clocks (AREA)

Abstract

　電波時計（１）が、発振回路（２２）と、その発振条件を可変して発振周波数ｆｒｅｆを調整する発振条件調整回路（２３）と、その発振周波数ｆｒｅｆを分周して計時基準タイミング信号Ｆ１を生成する分周回路（２４）と、計時基準タイミング信号Ｆ１の周期を調整する周波数調整回路（２５）と、発振周波数ｆｒｅｆを基準周波数として局部発振周波数ｆＬＯを出力する局部発振回路（３３）と、制御回路（２６）とを備える。制御回路（２６）は、電波時計（１）の受信動作中に発振条件調整回路（２３）を動作させることで発振周波数ｆｒｅｆを局部発振回路（３３）に最適な周波数に調整するとともに、周波数調整回路（２５）の緩急設定値を、通常動作中と受信中で計時基準タイミング信号Ｆ１が一定の周期となるように設定する。

Description

電波時計
　本発明は、電波時計に関する。特に、ヘテロダイン方式の受信回路を有する電波時計に関する。
　従来、時刻情報を含む標準電波を受信し、その時刻情報により時刻を修正する電波時計が知られている。
　電波時計の受信回路構成にはいくつかの方式がある。複数の周波数を受信するために、受信回路構成を、出力周波数を可変可能な局部発振器およびＭＩＸ回路を搭載したヘテロダイン方式としたものが知られている（例えば、特許文献１、２参照）。
　通常、ヘテロダイン方式の受信回路では局部発振器用の基準信号として高い精度を持つ専用の発振回路を使用する。しかし、そのような専用の高精度発振回路はコストが高いうえ消費電力も大きく、回路規模も大きい。このため、電波時計などのエネルギーやスペースの限られたシステムに搭載することは困難であった。
　そこで特許文献１では、受信機の構成としてヘテロダイン方式を採用するとともに、時計用の源振である発振回路からの３２７６８Ｈｚを局部発振回路の基準周波数として用いることで、省スペースかつ低コストで複数の周波数を受信可能な電波時計が開示されている。
　また、特許文献２では特許文献１の構成に加え、時計回路および発振回路に周波数調整手段を備えることで、発振回路が出力する基準周波数を局部発振回路が最も安定して発振することができるよう調整する技術が開示されている。
特許第３３３３２５５号公報 特開２００４－２９４３５７号公報
　しかしながら、特許文献１のように一般的な時計用水晶振動子の発振周波数である３２７６８Ｈｚを局部発振回路の基準周波数として用いた場合、４０ｋＨｚあるいは６０ｋＨｚなど複数の標準電波を受信するには、位相比較回路へ入力する比較周波数の選択が難しく、または複数の比較周波数が必要となるため、比較周波数を得る分周回路の最適化が難しく、受信感度の劣化の原因となっていた。
　また、複数の周波数を受信する場合、比較周波数を得る分周回路の分周比を可変することで局部発振周波数を可変することが可能であるが、分周回路における分周比は整数倍であり、十分高い局部発振周波数を持たないＰＬＬにおいては全ての受信周波数における比較周波数の最適化が難しく、やはり、受信感度の劣化の原因となっていた。
　このため、特許文献２では時計用発振回路の発振周波数を３００００Ｈｚなどの基準周波数に適した周波数に設定し、時計回路側に周波数調整手段を設けることで、局部発振回路の性能向上を図っている。
　しかしながら、３２７６８Ｈｚを前提とした時計用計時回路に３００００Ｈｚの基準信号を入力する場合、周波数調整の調整幅が大きくなりすぎてしまい、周波数調整回路の動作が複雑になる。また、周波数調整動作を頻繁に行わなければならないため、計時回路より得られる各種タイミング信号が不正確となってしまう。また、一般的な計時用基準信号源として用いられている３２７６８Ｈｚの振動子に比べ、特殊な周波数である３００００Ｈｚなどの振動子はコストが高く、高コストな受信機となってしまうおそれがある。
　本発明は、時計用発振回路からの信号をヘテロダイン受信機の局部発振回路の基準周波数および時計の計時信号に共用した場合においても、受信感度の劣化を最小限に抑えられ、かつ周波数調整幅を少なくすることで周波数調整回路を簡素化し、周波数調整動作の回数を減らすことが可能な低コストの電波時計を提供することを目的とする。
　本発明の電波時計は、時刻計時における基準信号源としての時計発振回路と、外部電波を受信するためのヘテロダイン受信回路と、該ヘテロダイン受信回路で使用する局部発振周波数を作成するＰＬＬ回路とを有し、前記時計発振回路が前記ＰＬＬ回路の基準周波数を発生する基準周波数発生手段を兼ねた電波時計において、前記時計発振回路の発振条件を変更する制御手段を更に有し、該制御手段は、前記外部電波の受信時と非受信時とで前記時計発振回路の発振条件を変更することを特徴とする。
　また、本発明の電波時計は、上記の発明において、前記制御手段が、前記受信時と前記非受信時とで、前記時計発振回路の発振周波数が異なるように、前記発振条件を変更することを特徴とする。
　また、本発明の電波時計は、上記の発明において、前記制御手段が、前記時計発振回路の発振条件として、該時計発振回路の負荷容量値を変更することを特徴とする。
　また、本発明の電波時計は、上記の発明において、前記負荷容量値が、前記受信時の方が前記非受信時よりその値が大きくなるように設定されることを特徴とする。
　また、本発明の電波時計は、上記の発明において、前記受信時と前記非受信時で前記時計発振回路の発振周波数が異なることに起因して、前記非受信時の前記時刻計時に対して前記受信時の前記時刻計時の際に生じる該時刻計時のずれを補正する補正手段を有することを特徴とする。
　また、本発明の電波時計は、上記の発明において、前記時計発振回路の信号を分周し、各種タイミング信号を作成する分周回路と、該分周回路の分周比を調整することで前記分周回路から出力される計時信号の周期の精度補償を行う論理緩急回路とを有し、該論理緩急回路は、前記受信時と前記非受信時で前記分周回路の分周比を異ならせることで前記時刻計時のずれを補正することにより、前記論理緩急回路を前記補正手段として利用したことを特徴とする。
　また、本発明の電波時計は、上記の発明において、前記時計発振回路の信号を分周し、各種タイミング信号を作成する分周回路と、前記受信時に、受信にかかった時間を計測する受信時間計測手段とを有し、前記制御手段が、前記外部電波の受信に失敗した場合に、前記受信時間計測手段の計測値をもとに、前記分周回路の調整を行って前記時刻計時のずれを補正することにより、前記受信時間計測手段と前記制御手段で前記補正手段を構成したことを特徴とする。
　また、本発明の電波時計は、上記の発明において、前記ヘテロダイン受信回路が複数周波数の前記外部電波を受信可能に構成され、前記負荷容量値は、各受信周波数毎に異なる容量値に設定されることを特徴とする。
　また、本発明の電波時計は、上記の発明において、前記時計発振回路の信号を分周し、各種タイミング信号を作成する分周回路と、該分周回路の分周比を調整することで前記分周回路から出力される計時信号の周期の精度補償を行う論理緩急回路とを有し、前記負荷容量値の変更によって前記時計発振回路の発振周期を変更するときの該周期の最小の変化量よりも、前記論理緩急回路によって前記計時信号の周期を変更するときの該周期の最小の変化量の方が大きく、さらに、前記負荷容量値を変更するための情報を、各受信周波数に対応する所定数だけ記憶し、前記論理緩急回路によって前記分周回路の分周比を異ならせるための情報を、前記所定数以下の数だけ記憶する記憶手段を有することを特徴とする。
　本発明によれば、単一の基準発振器からの信号をヘテロダイン受信機の局部発振回路の基準周波数および時計の計時信号に共用した場合においても、受信感度の劣化を最小限に抑えられ、かつ周波数調整幅を少なくすることで周波数調整回路を簡素化でき、周波数調整動作の回数を減らした電波時計を提供することが可能である。
　また、電波受信時と電波を受信しない通常時の各々の場合において、それぞれ発振回路の発振条件を最適化できる。したがって、通常時は消費電力を低く抑えると共に高い時間精度を得ることができ、電波受信時は受信回路に最適な周波数を得ることが可能となる。
図１は、第１の実施形態における電波時計の構成を示すブロック図である。 図２は、基準周波数ｆｒｅｆの変化に対する局部発振回路ｆＬＯの変化を示したグラフである。 図３は、第１の実施形態における発振回路の構成を示す回路図である。 図４は、第１の実施形態における電波時計の標準電波を用いた時刻修正動作を示すフローチャートである。 図５は、第２の実施形態における電波時計の構成を示すブロック図である。 図６は、第２の実施形態における電波時計の標準電波を用いた時刻修正動作を示すフローチャートである。 図７は、第３の実施の形態における電波時計の標準電波を用いた時刻修正動作を示すフローチャートである。 図８は、第４の実施形態における電波時計の構成を示すブロック図である。 図９は、第４の実施形態における発振回路の構成を示す回路図である。 図１０は、第４の実施形態における電波時計の発振条件調整回路動作を示すフローチャートである。 図１１は、第５の実施形態における電波時計および調整装置の構成を示すブロック図である。 図１２は、第５の実施形態における調整装置を用いた電波時計の周波数調整工程を示すフローチャートである。 図１３は、第７の実施形態における調整装置を用いた電波時計の周波数調整工程を示すフローチャートである。 図１４は、第８の実施形態における調整装置を用いた電波時計の周波数調整工程を示すフローチャートである。 図１５は、第９の実施形態における電波時計の構成を示すブロック図である。 図１６は、第９の実施形態における電波時計１の発振条件調整回路２３の動作を示すフローチャートである。
［第１の実施形態］
　図１は、第１の実施形態における電波時計１の構成を示すブロック図である。図１において、第１の実施形態にかかる電波時計１は、計時回路部２と受信回路部３とによって構成されている。
　計時回路部２は、水晶振動子２１と、水晶振動子２１を発振させ時計の計時基準となる周波数である基準周波数（発振周波数）ｆｒｅｆを出力する発振回路２２と、発振回路２２から出力された周波数を調整する発振条件調整回路２３と、周波数ｆｒｅｆを分周し計時や制御のためのタイミング信号Ｆ１を生成する分周回路２４と、分周回路２４の分周比を調整する周波数調整回路（論理緩急回路）２５と、分周回路２４からのタイミング信号Ｆ１をカウントして時刻を計時する制御回路２６を備えている。
　制御回路２６は、発振条件調整回路２３、周波数調整回路２５、受信回路部３の各回路に制御信号を出力し、各回路の動作を制御する。発振条件調整回路２３は、制御回路２６からの制御信号ＣＦを受けて発振回路２２の発振条件を変更する。これによって、発振回路２２の出力する周波数を変化させることができる。周波数調整回路２５は、制御回路２６からの制御信号ＤＦを受けて分周回路２４の分周比を変更する。これによって、分周回路２４からのタイミング信号Ｆ１の周期を変化させることができる。受信回路部３は、制御回路２６からの受信許可信号（制御信号）ＲＣによって回路の動作状態を決定する。
　制御回路２６は、不図示の時刻カウンタを有しており、分周回路２４からのタイミング信号Ｆ１（通常、１秒周期）をカウントすることで、時刻の計時を行う。制御回路２６は、後述するように受信回路部３からのデジタル信号ＴＣをタイムコードとして復号し、復号結果に基づいて制御回路２６内部の時刻カウンタ（不図示）を修正する制御も行う。なお、復号制御ならびに復号タイムコードでの時刻修正については、本発明とは直接関係しないので、詳細な説明は省略する。
　受信回路部３は、ヘテロダイン方式の受信回路を用いて構成されており、電波を受信するアンテナ３１と、受信した電波を増幅するための増幅回路３２と、局部発振周波数ｆＬＯを発生させる局部発振回路３３と、局部発振周波数と受信信号を混合して中間周波数信号を出力するＭＩＸ回路３４と、中間周波数信号を増幅する増幅回路３５と、受信した信号を復調して検波を行う検波回路３６と、検波された信号を制御回路２６で復号可能な２値のデジタル信号ＴＣに変換するＡ／Ｄ変換回路３７を備えている。なお、受信回路部３の各構成要素とその動作については、特許文献１，２にも記載されているように周知の技術であるから、その説明は省略する。
　次に、基準周波数ｆｒｅｆと局部発振周波数ｆＬＯの関係について、図２を用いて説明する。受信回路部３において局部発振周波数ｆＬＯを発生させる局部発振回路３３は、ＰＬＬシンセサイザを用いた発振回路となっており、発振回路２２からの基準周波数（信号）ｆｒｅｆとの位相比較によって局部発振周波数ｆＬＯを生成する。このため、基準周波数（信号）ｆｒｅｆが適切な周波数でないと、局部発振周波数ｆＬＯにずれが生じてしまう。
　図２は、基準周波数ｆｒｅｆと局部発振周波数ｆＬＯの関係を示したグラフであり、縦軸は発振回路２２から得られる基準周波数（信号）ｆｒｅｆの設定周波数からのずれ量を、横軸は局部発振回路３３から得られる局部発振周波数ｆＬＯの設定周波数からのずれ量を、それぞれ示している。グラフ上の線ｆ４０は、受信周波数が４０ｋＨｚの場合、ｆ６０は受信周波数が６０ｋＨｚの場合、ｆ７７は受信周波数が７７．５ｋＨｚの場合の基準周波数ｆｒｅｆと局部発振周波数ｆＬＯの関係をそれぞれ示したものである。基準周波数ｆｒｅｆも局部発振周波数ｆＬＯも、そのずれ量が０である場合が最適値である。図２より、以下の２つのことがわかる。
　第１に、基準周波数ｆｒｅｆと局部発振周波数ｆＬＯの最適値が一致しないことがわかる。どの受信周波数においても、基準周波数ｆｒｅｆのずれ量と局部発振周波数ｆＬＯのずれ量が最適（０）にある値は一致していない。
　例えば、受信周波数が４０ｋＨｚの場合、局部発振周波数ｆＬＯのずれ量を最適（０）とするための基準周波数ｆｒｅｆは、図２の線ｆ４０よりｆｒｅｆ４であることがわかる。この周波数ｆｒｅｆ４は、基準周波数ｆｒｅｆの最適値（０）からはずれていることがわかる。受信周波数が６０ｋＨｚ、７７．５ｋＨｚの場合も、局部発振周波数ｆＬＯのずれ量を最適（０）とするための基準周波数ｆｒｅｆは、基準周波数ｆｒｅｆの最適値（０）からずれた値であるｆｒｅｆ６、ｆｒｅｆ７であることが、図１４の線ｆ６０、ｆ７７からわかる。
　したがって、受信時は、受信性能向上のために局部発振周波数ｆＬＯのずれ量を最適（０）にする必要があり、受信時以外の通常時は、計時精度が重要なため基準周波数ｆｒｅｆのずれ量を最適（０）にする必要がある。なお、受信時においては、基準周波数ｆｒｅｆは最適値とはならないが、分周回路２４の分周比を受信時に変更することで、ある程度の計時精度を保つことは可能である。
　第２に、受信周波数によって最適な基準周波数ｆｒｅｆの値が異なることがわかる。したがって、受信周波数毎に局部発振周波数ｆＬＯに最適な基準周波数ｆｒｅｆを設定する必要がある。また、複数の送信局が受信可能な電波時計１の場合は、受信周波数毎に最適な基準周波数ｆｒｅｆを設定できる機能が必要である。なお、この複数送信局に対応する実施例については、後述する第３の実施形態において説明する。
（第１の実施形態における発振回路の構成）
　図３に第１の実施形態における発振回路２２の構成の具体例を示す。図３において、発振回路２２には水晶振動子２１が接続されており、反転回路２２１と、帰還抵抗２２２と、負荷容量２２３と、周波数調整を行う周波数調整用負荷容量２２４と、発振条件調整回路２３の調整信号ＣＳＷにより周波数調整用負荷容量２２４を負荷容量２２３と並列に接続する周波数調整スイッチ２２５と、を備えている。
　受信を行わない通常時の場合は、周波数調整スイッチ２２５はオフ状態（オープン状態）となる。この場合は、発振回路２２には負荷容量２２３のみが負荷容量として接続されている。この状態では、発振回路２２からは基準周波数ｆｒｅｆとして周波数（通常周波数）ｆ０が出力される。
　一方、受信を行う場合は、周波数調整スイッチ２２５はオン状態（接続状態）となる。この場合は、発振回路２２には負荷容量２２３のほかに周波数調整用負荷容量２２４が並列で接続され、周波数調整用負荷容量２２４の容量分、負荷容量が増加した状態となる。負荷容量の増加により、水晶発振条件が変化し発振回路２２から出力された基準周波数ｆｒｅｆは変化する。通常時に周波数調整スイッチ２２５をオン状態（接続状態）として、受信時にオフ状態（オープン状態）とする構成であってもよい。本実施形態においては、発振回路２２から出力された基準周波数ｆｒｅｆが、通常周波数から受信に最適な周波数（局部発振周波数）ｆｒｘに変化する。
　このように、負荷容量２２３および周波数調整用負荷容量２２４の容量を適切に選択することで、このときの発振回路２２から出力された基準周波数ｆｒｅｆの変化量を任意に設定することが可能である。また、周波数調整スイッチ２２５の制御により周波数調整用負荷容量２２４を一定周期で断続的に接続、切断することによっても基準周波数ｆｒｅｆの変化量を任意に設定することが可能である。このような制御を行うことで、周波数調整用負荷容量２２４を可変の容量と同様に扱うことが可能である。
　以上のような方法で発振条件を変化させることにより、発振回路２２から出力（発振）された基準周波数ｆｒｅｆを変化させることが可能である。ただし、周波数調整用負荷容量２２４を接続または切断して発振条件を変化させた場合、発振回路２２に最適に設計された容量に対して負荷容量値が変化するため、発振条件を変化させる以前よりも発振回路２２の消費電力が増加してしまうおそれがある。特に、周波数調整用負荷容量２２４を断続的に接続・切断した場合は、接続時の周波数調整用負荷容量２２４の容量値が継続的に接続した場合に比べ高くなるため、より消費電力が増加するおそれがある。したがって、通常時の発振条件はできるだけ発振回路２２の消費電力が少ない条件、一般的には負荷容量が少ない状態となっていることが望ましい。
　通常、電波時計１は発振回路２２により生成された基準周波数（信号）ｆｒｅｆを分周回路２４によりカウントし、その分周回路２４からのタイミング信号Ｆ１を制御回路２６がカウントすることによって時刻の計時を行う。発振回路２２から出力される周波数ｆ０は、発振回路２２を構成する回路のばらつきや水晶振動子２１のばらつきにより一定ではない。　
　上記ばらつきを吸収するため、分周回路２４の分周比を調整する周波数調整回路２５が備えられており、設定された緩急設定値ｄｆ０に基づいて一定の間隔で分周回路２４の分周比を変化させることで、周波数ｆ０のばらつきを吸収する。このため、制御回路２６には周波数ｆ０のばらつきによらず、常に一定の周期のタイミング信号Ｆ１が供給される。
（第１の実施形態における電波時計の時刻修正動作）
　次に、上記のような電波時計１による、標準電波を用いた時刻修正動作について説明する。図４は、電波時計１の時刻修正動作を示したフローチャートである。図４において、電波時計１の制御回路２６は、ユーザの操作により操作信号が入力されたり、または内部時刻が受信開始時刻となったことを認識して、電波受信処理の動作を開始する（ステップＳ４００）。
　ステップＳ４００の電波受信処理が開始されると、制御回路２６は受信回路部３に対し受信許可信号ＲＣを出力する。この受信許可信号ＲＣを受けて、受信回路部３の各回路が動作を開始する。このとき、局部発振回路３３に入力される周波数ｆ０は発振回路２２を構成する回路のばらつきや水晶振動子２１のばらつきにより、局部発振回路３３に最適な周波数とはなっていない。また、ばらつきを除いても、通常動作時に要求される消費電力および時間精度において発振回路２２の発振条件を最適化した場合の周波数ｆ０は、局部発振回路３３に最適な周波数とは必ずしも一致せず、むしろ最適ではない場合が多い。
　このため、制御回路２６は、電波受信処理が開始されると発振条件調整回路２３に対して制御信号ＣＦを出力し、調整信号ＣＳＷの出力を許可する。この調整信号ＣＳＷによって周波数調整用負荷容量２２４が負荷容量２２３に並列に接続または切断され、発振回路２２全体の負荷容量が変化し、発振回路２２から出力された周波数ｆ０がｆｒｘに変化する（ステップＳ４０１：「発振条件調整回路動作」）。
　周波数調整用負荷容量２２４の容量値を適切に選択することで、このときの周波数ｆｒｘを局部発振回路３３に最適な周波数に設定することが可能である。このため、局部発振回路３３から適切な周波数ｆｒｘがＭＩＸ回路３４に出力され、電波受信感度を向上させることが可能となる。
　またこの時、周波数がｆ０からｆｒｘに変化することで分周回路２４より生成されるタイミング信号Ｆ１の周波数も変化してしまうおそれがある。このため、制御回路２６は周波数調整回路（論理緩急回路）２５に制御信号ＤＦを出力し、周波数調整回路２５に設定された緩急設定値をｄｆｒｘに変化させ、基準周波数ｆｒｅｆの変化前後において分周回路２４より出力されるタイミング信号Ｆ１の周期が同一となるように調整する（ステップＳ４０２：「論理緩急回路の設定値を発振調整中の値に変更」）。
　この状態において、受信処理（ステップＳ４０３）を行うことで、局部発振周波数ｆＬＯのずれによる感度劣化を抑えることができ、かつ分周回路２４からのタイミング信号Ｆ１の周期のずれが少なく受信処理中も正確に時刻を計時することが可能である。ステップＳ４０３の受信処理には、受信成功時の時刻修正を含んでいる。ステップＳ４０３の受信処理が終了すると、制御回路２６は受信回路部３への受信許可信号を停止し、受信回路部３は動作を停止する。
　また、制御回路２６は発振条件調整回路２３に対し調整信号ＣＳＷの出力を停止するよう指示し、発振回路２２から出力された周波数ｆｒｘを通常動作時の周波数ｆ０に戻すよう制御する（ステップＳ４０４：「論理緩急回路の設定値を通常値に変更」）とともに、分周回路２４の緩急設定値ｄｆｒｘを通常動作時の緩急設定値ｄｆ０となるよう制御し（ステップＳ４０５：「発振条件調整回路停止」）、電波受信処理の動作を終了する（ステップＳ４０６）。
　以上の処理により、ステップＳ４０６の電波受信処理の動作の終了後も、電波受信処理の動作を開始する前と同様に正確なタイミングで時刻の計時が可能であるとともに、発振回路２２の消費電力も最小に抑えることが可能となる。
　このように、外部電波である標準電波の受信時の発振回路２２の発振周波数が、非受信時のｆ０とは異なるｆｒｘに変更することに起因し、タイミング信号Ｆ１が変化することによる時刻計時のずれを、周波数調整回路２５が、制御回路２６からの制御信号ＤＦを受けて分周回路２４の分周比を調整することで補正している。すなわち、制御回路２６と周波数調整回路２５を、受信時の時刻計時のずれを補正する補正手段として利用している。
　上記の処理では、発振条件を変化させたことで受信処理中の発振回路２２の消費電力が増えてしまうおそれがある。しかし、受信処理は最大で１０分程度の処理であり、また時刻修正動作中に受信回路部３が動作することにより消費される電力に対して無視できるほど小さい。このため、その影響はほとんど考慮しなくてよい。
（第１の実施形態の効果）
　第１の実施形態にあっては、少なくとも以下の３つの効果を奏する。
　第１に、第１の実施形態にかかる電波時計は、受信性能を向上させることができる。第１の実施形態の電波時計１では、受信処理中に発振回路２２から出力された基準周波数ｆｒｅｆを局部発振回路３３に最適な周波数に調整できる発振条件調整回路２３と、周波数調整スイッチ２２５と、周波数調整用負荷容量２２４を備えているため、発振回路２２の周波数を調整しない場合に比べて電波受信感度を向上させることが可能となる。また、水晶振動子２１のばらつき等により基準周波数ｆｒｅｆのずれが大きいような場合でも、従来よりも電波受信感度を向上させることが可能となる。
　第２に、第１の実施形態にかかる電波時計１は、受信中の計時精度を向上させることができる。基準周波数ｆｒｅｆを計時基準となるタイミング信号Ｆ１に分周する分周回路２４に対して、そのタイミング信号の周期を調整可能な周波数調整回路２５を備えているため、基準周波数ｆｒｅｆを変化させた場合においても正確な時刻計時が可能となる。
　また、タイミング信号Ｆ１は時刻計時だけでなく、制御回路２６が受信回路部３より得たデジタル信号ＴＣを復号し、復号結果を得る復号処理にも使われる。制御回路２６は、受信回路部３より得たデジタル信号ＴＣの信号レベルを、分周回路２４より得られたタイミング信号Ｆ１にしたがってサンプリングし、その結果よりデジタル信号ＴＣの復号結果を得る。このため、タイミング信号Ｆ１の周期が大きくずれている場合、タイミング信号Ｆ１により定められたデジタル信号ＴＣのサンプリング周期がずれ、正しい復号結果を得ることができないおそれがある。
　タイミング信号Ｆ１の基準となる基準周波数ｆｒｅｆの周波数が発振条件調整回路２３の動作により変化しても、周波数調整回路２５の動作により分周回路２４より得られるタイミング信号Ｆ１の周期は正確に保たれているため、制御回路２６は確実に復号処理を行うことが可能となる。
　第３に、第１の実施形態にかかる電波時計１は、通常動作時の低消費電力化・計時精度の高精度化と受信性能を並立させることができる。受信時以外の通常動作時は、受信回路の特性を考慮せず、電子時計として要求される低消費電力と計時精度を最適に満たす発振条件に設定することが可能である。このため、電子時計としての低消費電力化および計時性能と、電波時計としての受信性能とを、一方を犠牲にすることなく実現することが可能となる。
［第２の実施形態］
　次に、本発明の第２の実施形態について説明する。第１の実施形態では、発振回路２２から出力された周波数ｆ０をｆｒｘに変化させた時、周波数調整回路２５に設定された緩急設定値をｄｆ０からｄｆｒｘに変化させることで、受信処理中も正確に時刻を計時することができた。これに対して、第２の実施形態では、周波数調整回路２５に設定された緩急設定値を変化させるのではなく、制御回路２６に受信処理を行った時間、すなわち発振回路２２から出力された周波数がｆｒｘだった時間を計測する計測手段（不図示）を設け、受信終了時に発振回路２２の出力周波数が変化したことによる計時ずれ量を補正することによって受信処理をまたいでも正確に時刻を計時することができる。
（第２の実施形態における電波時計の構成）
　第２の実施形態における電波時計１は、図５に示すように構成されている。図５において、前述した図１に示した第１の実施形態と同一または同様の構成については、同一の符号を付し、その説明は省略する。
　第２の実施形態における電波時計１において、第１の実施形態における電波時計１との違いは、計時回路部２の分周回路２４が制御回路２６からの補正信号ＦＣを受けて、カウント中の分周値を任意に加減できるようになっている点である。
（第２の実施形態における電波時計の時刻修正動作）
　次に、上記のような電波時計１による、標準電波を用いた時刻修正動作について、図６のフローチャートを用いて説明する。図６において、電波時計１の制御回路２６は、ユーザの操作により操作信号が入力されたり、または内部時刻が受信開始時刻となったことを認識して、電波受信処理の動作を開始する（ステップＳ６００）。
　ステップＳ６００の電波受信処理が開始されると、制御回路２６は受信回路部３に対し受信許可信号ＲＣを出力する。この受信許可信号ＲＣを受けて、受信回路部３の各回路が動作を開始する。このとき、局部発振回路３３に入力される周波数ｆ０は発振回路２２を構成する回路のばらつきや水晶振動子２１のばらつきにより、局部発振回路３３に最適な周波数とはなっていない。
　このため、制御回路２６は、電波受信処理が開始されると発振条件調整回路２３に対して制御信号ＣＦを出力し、調整信号ＣＳＷの出力を許可する。この調整信号ＣＳＷによって発振回路２２全体の負荷容量が変化し、発振回路２２から出力された周波数ｆ０がｆｒｘに変化する（ステップＳ６０１：「発振条件調整回路動作」）。周波数調整用負荷容量２２４の容量値を適切に選択することで、このときの周波数ｆｒｘを局部発振回路３３に最適な周波数に設定することが可能である。
　このとき、制御回路２６は内蔵された受信時間計測手段（不図示）の動作を開始することで、受信時間計測を開始し（ステップＳ６０２）、ステップＳ６０３の受信処理にかかった時間ｔｒｘを計測する。この時点では、発振回路２２の出力する周波数ｆｒｘと通常動作時の周波数ｆ０との差が、計時誤差として積算されていく。
　ステップＳ６０３の受信処理が終了すると、制御回路２６は受信回路部３への受信許可信号ＲＣを停止し、受信回路部３は動作を停止する。このとき、発振条件を変化させたことで発振回路２２の消費電力が通常よりも増えている可能性がある。このため、制御回路２６は発振条件調整回路２３に対し調整信号ＣＳＷの出力を停止するよう指示し、発振回路２２の出力する周波数ｆｒｘを通常動作時の周波数ｆ０とするよう制御する（ステップＳ６０４：「発振条件調整回路停止」）。
　この時、ステップＳ６０３の受信処理において受信に成功した場合（ステップＳ６０３：成功）は、制御回路２６および分周回路２４は受信した時刻に応じて補正し（ステップＳ６０５：「時刻修正」）、電波受信処理の動作を終了する（ステップＳ６０８）。このため、ステップＳ６０３の受信処理の間に計時誤差が積算され時刻が正確でなくなっていたとしても、補正によって正しい時刻へと修正されるため計時誤差は問題とならない。
　一方、ステップＳ６０３の受信処理で受信に失敗した場合（ステップＳ６０３：失敗）は、制御回路２６は内蔵された時間計測手段により計測したステップＳ６０３の受信処理の所要時間より、ステップＳ６０３の受信処理中に積算した計時誤差として（ｆ０－ｆｒｘ）×ｔｒｘを求め（ステップＳ６０６：「計測時間ずれ量演算」）、分周回路２４に対し補正信号ＦＣを出力して誤差分に相当する分周値を加減し（ステップＳ６０７：「分周回路補正」）、電波受信処理の動作を終了する（ステップＳ６０８）。
　以上の処理により、ステップＳ６０３の受信処理中に積算した計時誤差は受信の成否にかかわらずキャンセルされ、正確なタイミングで時刻の計時が可能となる。このように、外部電波である標準電波の受信時の発振回路２２の発振周波数が、非受信時のｆ０とは異なるｆｒｘに変更することに起因し、タイミング信号Ｆ１が変化することによる時刻計時のずれを、外部電波の受信に失敗した場合に、時間計測手段が計測した受信の所要時間に応じ、制御手段２６が分周回路２４の分周値を加減することで補正している。すなわち、時間計測手段と制御回路２６は受信時の時刻計時のずれを補正する補正手段としての役割を果たしている。
（第２の実施形態の効果）
　第２の実施形態にあっては、第１の実施形態に加え、さらに、第２の実施形態にかかる電波時計１の構成を簡略化することができるという効果を奏する。すなわち、第２の実施形態によれば、周波数調整回路２５の調整値が固定であっても分周回路２４の値を直接補正することで前記第１の実施形態と同じ作用効果が得られる。したがって、周波数調整回路２５の回路構成や調整値の決定工程をより簡略化できる。さらに、受信成功時は分周回路２４の補正を行わずに済むため、より簡易な処理で第１の実施形態と同等の作用効果を期待することができる。
［第３の実施形態］
　次に、本発明の第３の実施形態について説明する。第３の実施形態では、電波受信時の時刻修正量と、前回受信からの経過時間とから、通常時の、周波数ずれを計算するとともに、発振条件を変更するように構成した。ブロック図は、第１の実施形態の図１と同じである。
（第３の実施形態における電波時計の時刻修正動作）
　上記のような電波時計１による、標準電波を用いた時刻修正動作について、図７のフローチャートを用いて説明する。図７において、電波時計１の制御回路２６は、ユーザの操作により操作信号が入力されたり、または内部時刻が受信開始時刻となったことを認識して、電波受信処理の動作を開始する（ステップＳ７００）。
　ステップＳ７００の電波受信処理が開始されると、制御回路２６は受信回路部３に対し受信許可信号ＲＣを出力する。この受信許可信号ＲＣを受けて、受信回路部３の各回路が動作を開始する。このとき、局部発振回路３３に入力される周波数ｆ０は発振回路２２を構成する回路のばらつきや水晶振動子２１のばらつきにより、局部発振回路３３に最適な周波数とはなっていない。
　このため、制御回路２６は、電波受信処理が開始されると発振条件調整回路２３に対して制御信号ＣＦを出力し、調整信号ＣＳＷの出力を許可する。この調整信号ＣＳＷによって発振回路２２全体の負荷容量が変化し、発振回路２２から出力された周波数ｆ０がｆｒｘに変化する（ステップＳ７０１：「発振条件調整回路動作」）。周波数調整用負荷容量２２４の容量値を適切に選択することで、このときの周波数ｆｒｘを局部発振回路３３に最適な周波数に設定することが可能である。
　ステップＳ７０２の受信処理が終了すると、制御回路２６は受信回路部３への受信許可信号ＲＣを停止し、受信回路部３は動作を停止する。この時、ステップＳ７０３の受信処理において受信に成功した場合（ステップＳ７０２：成功）は、時刻修正量と前回受信からの経過時間から、通常時の周波数ずれ△ｆを計算し（ステップＳ７０４）、△ｆの値に応じて負荷容量２４４の値を増減させ、通常発振条件を変更することにより（ステップＳ７０５）通常時の時刻精度を改善する。そして、制御回路２６および分周回路２４は受信した時刻に応じて補正し（ステップＳ７０６：「時刻修正」）、電波受信処理の動作を終了する（ステップＳ７０７）。
　一方、ステップＳ７０２の受信処理で受信に失敗した場合（ステップＳ７０２：失敗）は、何もせずに、電波受信処理の動作を終了する（ステップＳ７０７）。なお、非受信時と受信時において分周回路２４に設定される緩急設定値は、図７に示す通り、第１の実施形態と同じであり、その説明は省略する。
（第３の実施形態の効果）
　第３の実施形態にかかる電波時計は、第１の実施形態の効果に加え、さらに、通常時において精度よく計時できるという効果を奏する。
［第４の実施形態］
　次に、本発明の第４の実施形態について説明する。第１の実施形態、第２の実施形態および第３の実施形態では、局部発振回路３３の出力する局部発振周波数ｆＬＯが単一、すなわち単一の受信局のみを受信する場合の実施形態について説明した。この場合、局部発振回路３３の出力する局部発振周波数ｆＬＯは単一であるため、局部発振回路３３に最適な基準周波数ｆｒｅｆは１つのみである。
　これに対して、第４の実施形態では、多局受信への応用を考慮し、局部発振回路３３の出力する局部発振周波数ｆＬＯが複数、すなわち複数の受信局を受信する場合の実施形態について説明する。第１の実施形態で図２にて説明したように、この場合、局部発振回路３３の出力する周波数ｆＬＯが複数であるため、局部発振回路３３に最適な基準周波数ｆｒｅｆは局部発振周波数ｆＬＯによって変化する。
　このため、第４の実施形態では周波数調整用負荷容量２２４を複数設け、発振条件調整回路２３の制御によって発振回路２２の出力する基準周波数ｆｒｅｆを複数の周波数に可変できるようにしている。これにより、各受信周波数に対応した局部発振周波数ｆＬＯに最適な基準周波数ｆｒｅｆを局部発振回路３３に供給することが可能となり、より電波受信感度を向上させることが可能となる。
（第４の実施形態における電波時計の構成）
　第４の実施形態における電波時計１は図８に示すように構成されている。第１の実施形態における電波時計１との差異は、受信局毎に最適な周波数調整値および緩急設定値を複数記憶させた調整量記憶回路２７を設け、制御回路２６からの制御信号ＣＦ，ＤＦにしたがって各々最適な調整値を呼び出す構成になっていることである。図８において、前述した図１に示した第１の実施形態と同一または同様の構成については、同一の符号を付し、その説明は省略する。
（第４の実施形態における発振回路の構成）
　図９に第４の実施形態における発振回路２２の具体例を示している。図３に示した第１の実施形態における発振回路２２との差異は、周波数調整を行う周波数調整用負荷容量２２４と、発振条件調整回路２３の調整信号ＣＳＷにより周波数調整用負荷容量２２４を負荷容量２２３と並列に接続する周波数調整スイッチ２２５を複数備えていることである。周波数調整用負荷容量２２４を構成する容量Ｃ４０，Ｃ６０，Ｃ６８，Ｃ７７はそれぞれ、４０ｋＨｚ，６０ｋＨｚ，６８．５ｋＨｚ，７７．５ｋＨｚの各受信周波数において発振回路２２が局部発振回路３３に出力する基準周波数ｆｒｅｆが最適となるように選択されている。
　なお、上記受信周波数は長波による標準電波を受信するためのものであり、４０ｋＨｚは日本の標準周波数局（ＪＪＹ）の東局、６０ｋＨｚは日本の標準周波数局（ＪＪＹ）の西局とアメリカ，イギリスの標準時刻電波局、６８．５ｋＨｚは中国の標準時刻電波局、７７．５ｋＨｚはドイツの標準時刻電波局に対応した周波数である。
（第４の実施形態における電波時計の時刻修正動作）
　次に、上記のような電波時計１による、標準電波を用いた時刻修正動作について説明する。第４の実施形態においても、第１の実施形態と同様に、フローチャート図４のＳ４００～Ｓ４０６の動作を行う。ただし、本実施形態においてはその受信周波数毎に図４のステップＳ４０１における周波数調整量が異なることが特徴となっている。このため、図４のステップＳ４０１以外の動作の説明は省略し、第４の実施形態における図４のステップＳ４０１に対応する詳細な動作を、図１０のフローチャートを用いて説明する。
　図１０は、本実施形態における発振条件調整回路２３の動作を示したフローチャートである。図１０において、発振条件調整回路２３は、動作を開始し（ステップＳ１０００）、制御回路２６より現在受信している受信局の周波数情報を得る（ステップＳ１００１：「現在の受信周波数を確認」）。受信する局および受信する周波数は、制御回路２６によって電波時計１に設定された時刻表示都市や、各受信局の電界強度などによって適切に設定される。
　発振条件調整回路２３は、制御回路２６より得た受信局の周波数情報と、調整量記憶回路２７からの周波数調整値情報と、に基づいて、周波数調整用負荷容量２２４を構成する容量Ｃ４０，Ｃ６０，Ｃ６８，Ｃ７７のうちどの容量を接続するかを選択する（ステップＳ１００２～ステップＳ１００６）。そして、選択された容量のみを周波数調整スイッチ２２５を介して負荷容量２２３と並列に接続し（ステップＳ１００３～ステップＳ１００８）、処理を終了する（ステップＳ１００９）。なお、図４のＳ４０２の動作では、各受信周波数に対応した緩急設定値が周波数調整回路２５に設定される。
　以上の動作によって、発振回路全体の負荷容量が変化し、発振回路２２から出力された周波数ｆ０が現在の受信周波数における局部発振回路３３に最適な周波数ｆｒｘに変化する。（図４に示したステップＳ４０１）。このとき、周波数ｆｒｘはＣ４０，Ｃ６０，Ｃ６８，Ｃ７７の各容量毎に異なった値となり、各容量に対応した受信周波数に最適な周波数となっている。以下、図４のステップＳ４０２～ステップＳ４０６と同様な動作を行う。
（第４の実施形態の効果）
　第４の実施形態にあっては、複数の受信周波数に対して、さらに、基準周波数の最適化ができるという効果を奏する。すなわち、第４の実施形態によれば、複数の周波数の受信局を受信するために、複数の局部発振周波数ｆＬＯが必要な電波時計であっても、各周波数に最適な局部発振周波数ｆＬＯを得ることができ、全ての受信局において第１の実施形態と同じ作用効果が得られる。
　第４の実施形態では周波数調整回路２５の動作によって、受信中は各受信周波数に最適な緩急設定値情報を調整量記憶回路２７から得ることで、分周回路２４より出力されるタイミング信号Ｆ１の周期が同一となるようにしているが、第２の実施形態と同様に、周波数調整回路２５の調整値が固定であっても分周回路２４の値を直接補正することで前記第２の実施形態と同じ作用効果が得られる。この場合、補正値の演算にあたって各周波数毎に時刻のずれ量を演算すればよい。
　第４の実施形態では、４０ｋＨｚ，６０ｋＨｚ，６８．５ｋＨｚ，７７．５ｋＨｚの各受信周波数毎に各周波数に対応するＣ４０，Ｃ６０，Ｃ６８，Ｃ７７の各容量を選択するようになっているが、本発明はこれに限定されるものではない。例えば、以下のような変形例（デコード方式、時分割方式）であってもよい。
　各受信周波数に対して１つの容量を割り当てるのではなく、複数個の容量の組み合わせによって各周波数に最適な容量値を選択できるようにしてもよい（デコード方式）。このようにすれば、使用する容量の数を減少させ、周波数調整用負荷容量２２４および周波数調整スイッチ２２５の回路構成を簡略化することが可能である。
　または、第１の実施形態で説明したように、周波数調整用負荷容量２２４を断続的に接続または切断し、その接続時間比を各受信周波数毎に変化させることで周波数調整量を変化させることも可能である（時分割方式）。このようにすれば、使用する容量の数を第１の実施形態と同じく１つにすることも可能である。
［第５の実施形態］
　次に、本発明の第５の実施形態について説明する。第５の実施形態では、本発明における第１の実施形態の電波時計１の調整方法について説明する。一般的に水晶振動子２１を基準信号源とする電子時計においては、発振回路２２の出力する基準周波数ｆｒｅｆは装着される水晶振動子２１の特性、および発振回路２２の各素子の特性のばらつきによって変化する。
　このため、電波時計１においてもその製造過程において各々の発振回路２２の出力する周波数にしたがって周波数調整回路２５に異なる緩急設定値がセットされる。この工程を経ることで、発振回路２２の基準周波数ｆｒｅｆのばらつきがあっても、分周回路２４からは常に一定のタイミング信号Ｆ１が得られる。このため、その計時精度は通常月差１５秒以内程度に抑えられる。
　第５の実施形態における電波時計１においては、発振回路２２の出力する基準周波数ｆｒｅｆが、通常動作時と受信時で異なっている。このため、第１の実施形態においては周波数調整回路２５に設定する緩急設定値を、通常動作時と受信時で異ならせている。第５の実施形態における電波時計１の製造過程では、通常動作時と受信時の両方の緩急設定値を電波時計１に記憶または設定する必要がある。
（第５の実施形態における構成）
　図１１に第５の実施形態における電波時計１および調整装置４の具体例を示している。調整装置４は、周波数測定を行う周波数測定ブロック４１と、測定した周波数より各調整量を演算する調整量演算ブロック４２と、得られた調整量を電波時計１の調整量記憶回路２７に記憶させる記憶回路制御ブロック４３によって構成されている。
　第１の実施形態における図１のブロックには、図１１の調整量記憶回路２７は図示されていないが、図１に示す電波時計１では、調整量記憶回路２７に対応する記憶回路が、制御回路２６に内蔵されている。第１の実施形態では、この記憶回路に関する説明は省略したが、本実施形態では、調整装置４を用いて調整量を電波時計１に記憶することをわかりやすく説明するため、調整量記憶回路２７を制御回路２６の外部の構成として図示した。図１１において、前述した図１に示した第１の実施形態と同一または同様の構成については、同一の符号を付し、その説明は省略する。
（第５の実施形態における電波時計の調整工程）
　次に、第１の実施形態の電波時計１を、調整装置４を用いて調整する場合の調整工程について説明する。図１２は調整工程を示したフローチャートである。図１２において調整工程が開始されると（ステップＳ１２００）、周波数測定ブロック４１は電波時計１の分周回路２４より出力されている周波数測定信号Ｆ２５６を用いて発振回路２２の出力する基準周波数ｆｒｅｆを測定する（ステップＳ１２０１：「水晶周波数測定」）。
　次に、周波数測定ブロック４１の得た周波数より、タイミング信号Ｆ１の本来の周期とのずれ量を調整量演算ブロック４２が演算し、そのずれ量を補正するように通常動作時の緩急設定値を算出する（ステップＳ１２０２：「通常時分周補正量算出」）。さらに、受信中においてもタイミング信号Ｆ１が非受信時と同様の周期を保つために、受信動作中の基準周波数ｆｒｅｆを、周波数測定信号Ｆ２５６を用いて測定し（ステップＳ１２０３：「発振調整後周波数測定」）、その測定結果より受信中のタイミング信号Ｆ１の本来の周期とのずれ量を調整量演算ブロック４２が演算し、そのずれ量を補正するように受信動作時の緩急設定値を算出する（ステップＳ１２０４：「受信時分周補正量算出」）。
　このようにして、通常動作時の緩急設定値および受信動作時の緩急設定値が決定される（ステップＳ１２０５：「調整量決定」）。最後に、調整装置４はこれらの緩急設定値および周波数調整量を記憶回路制御ブロック４３を通じて電波時計１に転送し、設定または記憶させ（ステップＳ１２０６：「調整量記憶動作」）、調整工程を終了する（ステップＳ１２０７）。
　以上の動作により、第１の実施形態における電波時計１の周波数調整回路２５の緩急設定値が、発振回路２２の基準周波数ｆｒｅｆのばらつきにしたがって適切に決定され、電波時計１に記憶される。このため、通常動作中および受信動作中にかかわらず、電波時計１の計時精度は常に通常月差１５秒以内程度に抑えられるとともに、受信動作中においては局部発振周波数ｆＬＯがより精度よく得られるため、高精度な電波時計を提供することができる。
（第５の実施形態の効果）
　このように、第５の実施形態によれば、発振回路２２から出力（発振）された基準周波数ｆｒｅｆのばらつきがあり、かつ受信時に発振条件調整回路２３の動作により基準周波数ｆｒｅｆが変化してしまっても、周波数調整回路２５に適切な緩急設定値が設定され、正確な計時のできる電波時計１を提供することが可能となる。
　また第１の実施形態と同様の理由により、受信動作中においても通常動作中と同様の計時精度を保つことができるため、受信動作中の時刻表示も正確に行うことができるとともに、制御回路２６がデジタル信号ＴＣの復号処理に用いるタイミング信号Ｆ１の周期を正確に保つことが可能となり、確実に復号処理を行うことができる。
［第６の実施形態］
　次に、本発明の第６の実施形態について説明する。第５の実施形態では、第１の実施形態における電波時計１の調整方法について述べたが、本調整方法は本発明における電波時計の調整に広く用いることが可能である。例えば、第２の実施形態の電波時計１を調整装置４を用いて調整する場合も、第１の実施形態の電波時計１を調整する場合と同様である。
　図５に示した第２の実施形態における電波時計１では、制御回路２６に内蔵された図示しない時間計測手段により計測した図６のステップＳ６０３の受信処理の所要時間より、受信中に積算した計時誤差を演算し、受信に失敗した場合に限り補正する構成となっている。このため、図１１の調整装置４を用い、受信動作中の基準周波数ｆｒｅｆの周波数測定信号Ｆ２５６（図５では図示せず）を周波数測定ブロック４１を用いて測定し、その結果より受信中のタイミング信号Ｆ１の本来の周期とのずれ量を調整量演算ブロック４２が演算し、そのずれ量を図５の制御回路２６に設定または記憶させることで、制御回路２６が受信中に積算した計時誤差を演算することが可能となる。
　以上の方法により、第２の実施形態における電波時計１においても、第５の実施形態と同様に調整が可能であり、発振回路２２から出力（発振）された基準周波数ｆｒｅｆのばらつきがあり、かつ受信時に発振条件調整回路２３の動作により基準周波数ｆｒｅｆが変化してしまっても、制御回路２６が受信中に積算した計時誤差を演算・補正することができ、正確な計時のできる電波時計１を提供することが可能となる。
［第７の実施形態］
　次に、本発明の第７の実施形態について説明する。図８に示した第４の実施形態における電波時計１のように、受信動作中の基準周波数ｆｒｅｆが複数存在する場合は、各受信局における基準周波数ｆｒｅｆについてそれぞれ測定を行い、それぞれ緩急設定値を設定すればよい。
　さらに、第４の実施形態の電波時計１のように、発振条件調整回路２３が動作した場合の発振回路２２から出力された基準周波数ｆｒｅｆの変化量を可変することができる場合、緩急設定値の設定に加えて、発振条件調整回路２３が動作した場合の発振回路２２から出力された基準周波数ｆｒｅｆの変化量を適切に設定する必要がある。
　第７の実施形態における、第４の実施形態の電波時計１の調整方法について、図１３のフローチャートを用いて説明する。図１３において、調整工程が開始されると（ステップＳ１３００）、周波数測定ブロック４１は電波時計１の分周回路２４より出力されている周波数測定信号Ｆ２５６（図８では図示せず）を用いて発振回路２２の出力する基準周波数ｆｒｅｆを測定する（ステップＳ１３０１：「水晶周波数測定」）。
　次に、周波数測定ブロック４１の得た周波数より、タイミング信号Ｆ１の本来の周期とのずれ量を調整量演算ブロック４２が演算し、そのずれ量を補正するように通常動作時の緩急設定値を算出する（ステップＳ１３０２：「通常時分周補正量算出」）。
　また同様に、周波数測定ブロック４１の得た周波数より受信時における局部発振回路３３に最適な周波数とのずれ量を調整量演算ブロック４２が演算し、そのずれ量より受信動作時の発振調整量を算出する（ステップＳ１３０３：「受信時発振調整量算出」）。
　さらに、受信中においてもタイミング信号Ｆ１が非受信時と同様の周期を保つために、受信動作中の基準周波数ｆｒｅｆを周波数測定信号Ｆ２５６を用いて測定し（ステップＳ１３０４：「発振調整後周波数測定」）、その測定結果より受信中のタイミング信号Ｆ１の本来の周期とのずれ量を調整量演算ブロック４２が演算し、そのずれ量を補正するように受信動作時の緩急設定値を算出する（ステップＳ１３０５：「受信時分周補正量算出」）。
　このようにして、通常動作時の緩急設定値および受信動作時の周波数調整量と緩急設定値が決定される（ステップＳ１３０６：「調整量決定」）。最後に、調整装置４はこれらの緩急設定値および周波数調整量を記憶回路制御ブロック４３を通じて電波時計１に転送し、調整量記憶回路２７に記憶させ（ステップＳ１３０７：「調整量記憶動作」）、調整工程を終了する（ステップＳ１３０８）。
　以上の動作により、第７の実施形態における、電波時計１の周波数調整回路２５の緩急設定値および発振条件調整回路２３の周波数調整量が、発振回路２２の基準周波数ｆｒｅｆのばらつきにしたがって適切に決定され、電波時計１に記憶される。このため、通常動作中および受信動作中にかかわらず、電波時計１の計時精度は常に通常月差１５秒以内程度に抑えられるとともに、受信動作中においては局部発振周波数ｆＬＯがより精度よく得られるため、より高感度な電波時計を提供することができる。
［第８の実施形態］
　次に、本発明の第８の実施形態について説明する。第８の実施形態では、非受信時の発振回路２２の周波数を、Ａ局（複数電波のいずれか）を受信するときの発振回路２２の最適周波数と同じ周波数に設定しておき、この発振回路２２の周波数に合わせて、分周回路２４の緩急設定値を設定しておくことにより、非受信状態からＡ局を受信する場合に、発振回路２２の周波数と、分周回路２４の緩急設定値を変更しないように構成している。図１４は、第８の実施の形態の場合の調整工程のフローチャートである。具体的には、Ａ局以外に、Ｂ局を受信可能な場合の例を示している。第８の実施形態の電波修正時計１のブロック図は、第４の実施形態の図８と同じである。
　図１４において、調整工程が開始されると（ステップＳ１４００）、周波数測定ブロック４１は電波時計１の分周回路２４より出力されている周波数測定信号Ｆ２５６（図８では図示せず）を用いて発振回路２２の出力する基準周波数ｆｒｅｆを測定する（ステップＳ１４０１：「水晶周波数測定」）。
　次に、周波数測定ブロック４１の得た周波数より通常時およびＡ局受信時における局部発振回路３３に最適な周波数とのずれ量を調整量演算ブロック４２が演算し、そのずれ量より受信動作時の発振調整量を算出する（ステップＳ１４０２：「通常時およびＡ局受信時の受信時発振調整量算出」）。同様に、周波数測定ブロック４１の得た周波数よりＢ局受信時における局部発振回路３３に最適な周波数とのずれ量を調整量演算ブロック４２が演算し、そのずれ量より受信動作時の発振調整量を算出する（ステップＳ１４０３：「Ｂ局受信時の受信時発振調整量算出」）。
　さらに、受信中においてもタイミング信号Ｆ１が非受信時と同様の周期を保つために、Ａ局とＢ局のそれぞれの受信動作中の基準周波数ｆｒｅｆを周波数測定信号Ｆ２５６を用いて測定し（ステップＳ１４０４：「発振調整後周波数測定」）、その測定結果より受信中のタイミング信号Ｆ１の本来の周期とのずれ量を調整量演算ブロック４２が演算し、そのずれ量を補正するように、通常時およびＡ局受信時の緩急設定値を算出する（ステップＳ１４０５：「通常時・Ａ局受信時分周補正量算出」）とともに、Ｂ局受信時の緩急設定値を算出する（ステップＳ１４０６：「Ｂ局受信時分周補正量算出」）。
　このようにして、通常時およびＡ局受信時発振調整量と、通常時およびＡ局受信時分周補正量と、Ｂ局受信時発振調整量と、Ｂ局受信時分周補正量と、に基づいて、通常動作時の緩急設定値および受信動作時の周波数調整量と緩急設定値が決定される（ステップＳ１４０７：「調整量決定」）。最後に、調整装置４はこれらの緩急設定値および周波数調整量を記憶回路制御ブロック４３を通じて電波時計１に転送し、調整量記憶回路２７に記憶させ（ステップＳ１４０８：「調整量記憶動作」）、調整工程を終了する（ステップＳ１４０９）。
　なお、本実施形態では、Ａ局の受信時と非受信時では発振回路２２の発振条件を異ならせないが、Ｂ局の受信時と非受信時を対象として、発振回路２２の発振条件を異ならせている。図１４の例では、Ａ局およびＢ局の２局のみを説明したが、２局に限定されるものではなく、図１０に示したように、４局であってもよい。
［第９の実施形態］
　次に、本発明の第９の実施形態について説明する。第５の実施形態では、電波時計１の調整のために特別な調整装置４を設け、その動作によって受信動作時の周波数調整量および緩急設定値を求めた。調整装置４を一般的な電子時計と共用するために、通常動作時の緩急設定値のみを電波時計１に記憶させ、時計側において調整量を都度演算させてもよい。
　第９の実施形態における電波時計１の構成について、図１５を用いて説明する。なお、図１５において、前述した図１に示した第１の実施形態と同一または同様の構成については、同一の符号を付し、その説明は省略する。図１５において、電波時計１は、制御回路２６の内部に調整量を演算する調整量演算回路２６１を内蔵している。
　調整量演算回路２６１は、調整量記憶回路２７に記憶された通常動作時の緩急設定値をもとに通常動作時の発振回路２２の基準周波数ｆｒｅｆを算出し、定められた受信時における、受信回路部３内の局部発振回路３３（図示せず）に最適な周波数との差を求め、発振条件調整回路２３の周波数調整量を求めることができる。また、発振回路２２の基準周波数ｆｒｅｆの、通常動作時と受信時の周波数の差を求め、受信中に周波数調整回路２５に設定すべき緩急調整値を求めることができる。
　次に、第９の実施形態における電波時計１による、標準電波を用いた時刻修正動作について説明する。第９の実施形態における電波時計１の時刻修正動作は、第１の実施形態に示したものと同様である。ただし、図４のフローチャートにおけるステップＳ４０１における発振条件調整およびステップＳ４０２における緩急調整において、予め記憶された調整量ではなく、調整量演算回路２６１の動作によって得られた調整量によって調整を行うことが特徴となっている。
　図１６は、第９の実施形態における発振条件調整回路２３と制御回路２６、および調整量演算回路２６１の動作を示したフローチャートである。図１６において、調整量演算回路２６１は、動作を開始し（ステップＳ１６００）、制御回路２６より現在受信している受信局の周波数情報と、調整量記憶回路２７より通常動作時の緩急設定値を得る（ステップＳ１６０１：「受信周波数・周波数調整量読み出し」）。受信する局、および受信周波数は制御回路２６によって電波時計１に設定された時刻表示都市や、各受信局の電界強度などによって適切に設定される。
　調整量演算回路２６１は、制御回路２６より得た受信局の周波数情報および、調整量記憶回路２７からの通常動作時の緩急設定値情報をもとに、発振条件調整回路２３による基準周波数ｆｒｅｆの調整量を演算する（ステップＳ１６０２～ステップＳ１６０８）。制御回路２６は、調整量演算回路２６１が算出した調整量を発振条件調整回路２３に設定し、発振周波数を変化させる（ステップＳ１６０９：「発振調整量調整」）。
　調整量演算回路２６１は、この時に発振回路２２から得られる基準周波数ｆｒｅｆと、通常時の基準周波数ｆｒｅｆとの差を求め、周波数調整回路２５に設定すべき緩急調整値（周波数調整量）を算出する（ステップＳ１６１０～ステップＳ１６１３）。制御回路２６は、調整量演算回路２６１が算出した緩急調整値を周波数調整回路２５に設定し（ステップＳ１６１４：「緩急調整回路設定値変更」）、処理を終了する（ステップＳ１６１５）。
　このように、第９の実施形態によれば、電波時計１の調整のために特別な調整装置４を設けなくとも、一般的な電子時計を調整するための調整装置で第５の実施形態と同様の効果を得ることができる。また、複数の機種の電波時計１が混在し、機種毎に発振調整量や周波数調整量が変化する場合であっても、調整装置４を共用することができ、調整工程を簡略化することができる。
　非受信時の時刻計時に対して受信時の時刻計時の際に生じる時刻計時のずれの補正は、前述の各実施形態で説明した方法に限らず、他の方法で補正することもできる。例えば、受信時に発振回路２２の発振周波数をｆ０からｆｒｘに変更した場合に、受信動作を停止した後に、発振回路２２の発振周波数を、受信に要した時間と同じ時間だけ、ｆ０とは異なるｆ０’とすることで補正してもよい。この場合、ｆｒｘの周波数が、受信時の発振周波数ｆ０よりも長い周期の周波数の場合は、ｆ０’をｆ０よりも短い周期の周波数に設定し、ｆｒｘの周波数が、ｆ０よりも短い周期の周波数の場合は、ｆ０’をｆ０よりも長い周期の周波数に設定するとよい。
　第４の実施形態では、外部電波を受信する際に、周波数調整用負荷容量２２４の容量値の変更で発振回路２２の発振周波数を調整し、周波数調整回路２５による分周回路２４の分周比の変更でタイミング信号Ｆ１の周期を調整している。前者の調整における、発振回路２２の発振周波数の周期で調整可能な最小の調整量と、後者の調整における、タイミング信号Ｆ１の周期で調整可能な最小の調整量とを比較すると、後者の調整における調整量のほうが大きく、後者の調整は粗い調整となる。
　したがって、前者の調整における負荷容量値は、複数の受信局に対応した各受信周波数毎に調整する必要があっても、後者の調整における分周比の変更は、２つの受信周波数の間で負荷容量値の調整量が少なければ、２つの受信周波数で同じ分周比に設定しても、タイミング信号Ｆ１の周期を十分な精度にすることができる。このように、複数の受信周波数で分周回路２４の分周比を同じ分周比に設定することにより、緩急設定値を複数の受信周波数で共通化することができ、緩急設定値を記憶する調整量記憶回路２７の記憶容量を減らすことができる。
　すなわち、負荷容量２２４の容量値を変更するための情報である周波数調整値を所定数だけ調整量記憶回路２７に記憶する場合に、分周回路２４の分周比を調整するための情報である緩急設定値を所定数よりも少ない数だけ調整量記憶回路２７に記憶することで、調整量記憶回路２７の記憶容量を減らすことができる。
　緩急設定値を複数の受信周波数で共通化することができない場合は、１組の周波数調整値と緩急設定値を、１つの受信周波数に対応させて、受信周波数毎に記憶させるとよい。すなわち、負荷容量２２４の容量値を変更するための情報である周波数調整値と、分周回路２４の分周比を調整するための情報である緩急設定値とを、同じ数だけ記憶するとよい。
　各実施形態において、標準電波の受信時に必ず発振回路２２の発振条件を変更するのではなく、良好に受信できない環境の場合だけ、発振回路２２の発振条件を変更して受信感度を向上させることも可能である。この場合、良好に受信できない環境か否かは過去の受信結果でエラーが多く発生しているか否か等で判断することができる。このように、標準電波の受信時でも、発振回路２２の発振条件の変更が不要な場合に変更しないことにより、標準電波の受信時の発振回路２２の消費電力を増加させないようにすることができる。
　　１…電波時計
　　２…計時回路部
　　３…受信回路部
　　４…調整装置
　２１…水晶振動子
　２２…発振回路
　２３…発振条件調整回路
　２４…分周回路
　２５…周波数調整回路
　２６…制御回路
　２７…調整量記憶回路
　３１…アンテナ
　３２，３５…増幅回路
　３３…局部発振回路
　３４…ＭＩＸ回路
　３６…検波回路
　３７…Ａ／Ｄ変換回路
　４１…周波数測定ブロック
　４２…調整量演算ブロック
　４３…記憶回路制御ブロック
２２１…反転回路
２２２…帰還抵抗
２２３…負荷容量
２２４…周波数調整用負荷容量
２２５…周波数調整スイッチ
２６１…調整量演算回路
Ｃ４０…４０ｋＨｚ受信用負荷容量
Ｃ６０…６０ｋＨｚ受信用負荷容量
Ｃ６８…６８．５ｋＨｚ受信用負荷容量
Ｃ７７…７７．５ｋＨｚ受信用負荷容量

Claims (9)

  1. 　時刻計時における基準信号源としての時計発振回路と、
    　外部電波を受信するためのヘテロダイン受信回路と、
    　該ヘテロダイン受信回路で使用する局部発振周波数を作成するＰＬＬ回路とを有し、
    　前記時計発振回路が前記ＰＬＬ回路の基準周波数を発生する基準周波数発生手段を兼ねた電波時計において、
    　前記時計発振回路の発振条件を変更する制御手段を更に有し、
    　該制御手段は、前記外部電波の受信時と非受信時とで前記時計発振回路の発振条件を変更することを特徴とする電波時計。
  2. 　前記制御手段は、前記受信時と前記非受信時とで、前記時計発振回路の発振周波数が異なるように、前記発振条件を変更することを特徴とする請求項１に記載の電波時計。
  3. 　前記制御手段は、前記時計発振回路の発振条件として、該時計発振回路の負荷容量値を変更することを特徴とする請求項１または２に記載の電波時計。
  4. 　前記負荷容量値は、前記受信時の方が前記非受信時よりその値が大きくなるように設定されることを特徴とする請求項３に記載の電波時計。
  5. 　前記受信時と前記非受信時で前記時計発振回路の発振周波数が異なることに起因して、前記非受信時の前記時刻計時に対して前記受信時の前記時刻計時の際に生じる該時刻計時のずれを補正する補正手段を有する
    　ことを特徴とする請求項２～４のいずれか１つに記載の電波時計。
  6. 　前記時計発振回路の信号を分周し、各種タイミング信号を作成する分周回路と、該分周回路の分周比を調整することで前記分周回路から出力される計時信号の周期の精度補償を行う論理緩急回路とを有し、
    　該論理緩急回路は、前記受信時と前記非受信時で前記分周回路の分周比を異ならせることで前記時刻計時のずれを補正することにより、前記論理緩急回路を前記補正手段として利用したことを特徴とする請求項５に記載の電波時計。
  7. 　前記時計発振回路の信号を分周し、各種タイミング信号を作成する分周回路と、
    　前記受信時に、受信にかかった時間を計測する受信時間計測手段とを有し、
    　前記制御手段は、前記外部電波の受信に失敗した場合に、前記受信時間計測手段の計測値をもとに、前記分周回路の調整を行って前記時刻計時のずれを補正することにより、前記受信時間計測手段と前記制御手段で前記補正手段を構成したことを特徴とする請求項５に記載の電波時計。
  8. 　前記ヘテロダイン受信回路は複数周波数の前記外部電波を受信可能に構成され、
    　前記負荷容量値は、各受信周波数毎に異なる容量値に設定されることを特徴とする請求項３～４のいずれか１つに記載の電波時計。
  9. 　前記時計発振回路の信号を分周し、各種タイミング信号を作成する分周回路と、該分周回路の分周比を調整することで前記分周回路から出力される計時信号の周期の精度補償を行う論理緩急回路とを有し、
    　前記負荷容量値の変更によって前記時計発振回路の発振周期を変更するときの該周期の最小の変化量よりも、前記論理緩急回路によって前記計時信号の周期を変更するときの該周期の最小の変化量の方が大きく、
    　さらに、前記負荷容量値を変更するための情報を、各受信周波数に対応する所定数だけ記憶し、前記論理緩急回路によって前記分周回路の分周比を異ならせるための情報を、前記所定数以下の数だけ記憶する記憶手段を有する
    　ことを特徴とする請求項８に記載の電波時計。
PCT/JP2011/057478 2010-03-26 2011-03-25 電波時計 WO2011118820A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201180015857.5A CN102822750B (zh) 2010-03-26 2011-03-25 电波表
US13/637,218 US9292006B2 (en) 2010-03-26 2011-03-25 Radio-controlled timepiece
JP2012507122A JP5616957B2 (ja) 2010-03-26 2011-03-25 電波時計
EP11759624.7A EP2555064B1 (en) 2010-03-26 2011-03-25 Radio-controlled timepiece
HK13102431.8A HK1175263A1 (en) 2010-03-26 2013-02-26 Radio-controlled timepiece

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-072739 2010-03-26
JP2010072739 2010-03-26

Publications (1)

Publication Number Publication Date
WO2011118820A1 true WO2011118820A1 (ja) 2011-09-29

Family

ID=44673360

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/057478 WO2011118820A1 (ja) 2010-03-26 2011-03-25 電波時計

Country Status (6)

Country Link
US (1) US9292006B2 (ja)
EP (1) EP2555064B1 (ja)
JP (1) JP5616957B2 (ja)
CN (1) CN102822750B (ja)
HK (1) HK1175263A1 (ja)
WO (1) WO2011118820A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011237239A (ja) * 2010-05-10 2011-11-24 Seiko Epson Corp 計時機能付き電子機器およびその制御方法
JP2015169600A (ja) * 2014-03-10 2015-09-28 シチズンホールディングス株式会社 電波時計

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103197531A (zh) * 2013-04-15 2013-07-10 航天科技控股集团股份有限公司 汽车仪表盘电子时钟精度调整方法
US10385115B2 (en) * 2015-03-26 2019-08-20 Duke University Fibronectin type III domain-based fusion proteins
US10520240B2 (en) * 2015-10-21 2019-12-31 Lg Electronics Inc. Defrosting device and refrigerator having the same
CN109001970B (zh) * 2017-06-07 2021-09-24 精工爱普生株式会社 计时装置、电子设备以及移动体
US10466655B1 (en) * 2018-12-27 2019-11-05 Seiko Epson Corporation Electronic timepiece and control method of electronic timepiece

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0587956A (ja) * 1991-09-25 1993-04-09 Casio Comput Co Ltd 電子時計
JP3333255B2 (ja) 1993-01-14 2002-10-15 シチズン時計株式会社 電波受信装置
JP2004294357A (ja) 2003-03-28 2004-10-21 Citizen Watch Co Ltd 計時装置
JP2006242708A (ja) * 2005-03-02 2006-09-14 Citizen Watch Co Ltd 電子時計

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH604256B5 (ja) * 1976-04-23 1978-08-31 Ebauches Sa
DE3623711A1 (de) * 1985-07-12 1987-01-15 Med & Tech Handels Gmbh Vorrichtung zum feststellen von eigenschaften, verschiedenheiten und veraenderungen des menschlichen oder tierischen koerpers
US5068838A (en) * 1990-07-18 1991-11-26 Klausner Patent Technologies Location acquisition and time adjusting system
FR2726705B1 (fr) * 1994-11-04 1996-12-20 Asulab Sa Generateur de frequence a haute stabilite
US6263290B1 (en) * 1995-02-22 2001-07-17 Michael K. Williams Process and machine for signal waveform analysis
US5952890A (en) * 1997-02-05 1999-09-14 Fox Enterprises, Inc. Crystal oscillator programmable with frequency-defining parameters
US6130530A (en) * 1997-12-22 2000-10-10 Hd Electric Company Tester for power transformers and capacitors
JP3558040B2 (ja) * 1999-03-30 2004-08-25 セイコーエプソン株式会社 電子機器、電子機器の外部調整装置、電子機器の調整方法
US6662107B2 (en) * 2001-10-30 2003-12-09 Sirf Technology, Inc. Calibrated real time clock for acquisition of GPS signals during low power operation
JP3603903B2 (ja) * 2003-03-31 2004-12-22 セイコーエプソン株式会社 電波修正時計およびその制御方法
JP4631673B2 (ja) * 2005-07-27 2011-02-16 カシオ計算機株式会社 電波受信装置、電波受信回路及び電波時計
CN100465822C (zh) * 2005-07-27 2009-03-04 卡西欧计算机株式会社 电波接收装置、电波接收电路及电波表
KR100687230B1 (ko) * 2005-08-03 2007-02-26 엘지전자 주식회사 알티씨 장치 및 알티씨 장치의 현재시각 보정 방법
JP2007047046A (ja) * 2005-08-10 2007-02-22 Ricoh Co Ltd 電波受信計時装置
JP4883555B2 (ja) * 2005-10-04 2012-02-22 独立行政法人産業技術総合研究所 発振制御装置及び同期システム
JP4882610B2 (ja) * 2005-12-20 2012-02-22 セイコーエプソン株式会社 電波修正時計および電波修正時計の時刻修正方法
US7719928B2 (en) * 2006-06-08 2010-05-18 Seiko Epson Corporation Radio watch
EP2299337B1 (fr) * 2009-09-22 2013-02-27 The Swatch Group Research and Development Ltd. Récepteur de signaux radiosynchrones pour le réglage d'une base de temps, et procédé de mise en action du récepteur
WO2012040471A2 (en) * 2010-09-22 2012-03-29 Xw Llc Dba Xtendwave Low power radio controlled clock incorporating independent timing corrections

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0587956A (ja) * 1991-09-25 1993-04-09 Casio Comput Co Ltd 電子時計
JP3333255B2 (ja) 1993-01-14 2002-10-15 シチズン時計株式会社 電波受信装置
JP2004294357A (ja) 2003-03-28 2004-10-21 Citizen Watch Co Ltd 計時装置
JP2006242708A (ja) * 2005-03-02 2006-09-14 Citizen Watch Co Ltd 電子時計

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2555064A4

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011237239A (ja) * 2010-05-10 2011-11-24 Seiko Epson Corp 計時機能付き電子機器およびその制御方法
JP2015169600A (ja) * 2014-03-10 2015-09-28 シチズンホールディングス株式会社 電波時計

Also Published As

Publication number Publication date
EP2555064A1 (en) 2013-02-06
US9292006B2 (en) 2016-03-22
HK1175263A1 (en) 2013-06-28
JP5616957B2 (ja) 2014-10-29
CN102822750B (zh) 2014-06-25
US20130016589A1 (en) 2013-01-17
EP2555064B1 (en) 2020-06-17
JPWO2011118820A1 (ja) 2013-07-04
EP2555064A4 (en) 2017-12-27
CN102822750A (zh) 2012-12-12

Similar Documents

Publication Publication Date Title
WO2011118820A1 (ja) 電波時計
JP4649362B2 (ja) 発振器制御装置
GB2428799A (en) Compensating the drift of a local clock in a data acquisition apparatus
US6542044B1 (en) Integrated frequency source
KR20120030451A (ko) 기준 주파수 발생 장치
US8766736B2 (en) Methods of frequency versus temperature compensation of existing crystal oscillators
JP4449274B2 (ja) 圧電発振器、およびその圧電発振器を用いた受信装置
KR20230027085A (ko) 샘플링 기반 승산 지연 고정 루프 (mdll) 의 교정
JP4003169B2 (ja) Ｇｐｓ機能搭載型移動通信端末装置
JP2002217722A (ja) 基準周波数発生装置
CN107733369B (zh) 温度补偿晶体振荡器
CN101488752B (zh) 温度频率校正装置
JPH0856153A (ja) 周波数補正機能を有する発振回路
US8125284B2 (en) Temperature compensation method and apparatus for an output frequency signal based on successive approximation
CN112731788B (zh) 一种星载时钟系统
JP2002139585A (ja) 時計の補正方法及び装置
JP2004340749A (ja) 標準電波受信時刻装置
CN101488751A (zh) 温度频率校正装置的测量系统和方法
JP2002151956A (ja) 周波数校正機能付き圧電発振器
JP2002217713A (ja) 基準周波数発生装置
JP4931629B2 (ja) 電波時計
JPH08195691A (ja) 受信回路
CN112799100A (zh) 一种地面基站系统
JP2002214323A (ja) 基準周波数発生装置
CN201436786U (zh) 温度频率校正装置的测量系统

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201180015857.5

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11759624

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2012507122

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 13637218

Country of ref document: US

Ref document number: 2011759624

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE