WO2011099240A1 - 制御装置、制御装置の制御方法およびデジタル放送受信装置 - Google Patents

制御装置、制御装置の制御方法およびデジタル放送受信装置 Download PDF

Info

Publication number
WO2011099240A1
WO2011099240A1 PCT/JP2011/000393 JP2011000393W WO2011099240A1 WO 2011099240 A1 WO2011099240 A1 WO 2011099240A1 JP 2011000393 W JP2011000393 W JP 2011000393W WO 2011099240 A1 WO2011099240 A1 WO 2011099240A1
Authority
WO
WIPO (PCT)
Prior art keywords
interrupt
program
control
unit
interrupt processing
Prior art date
Application number
PCT/JP2011/000393
Other languages
English (en)
French (fr)
Inventor
政伸 森川
高山　秀一
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Priority to JP2011553733A priority Critical patent/JPWO2011099240A1/ja
Priority to CN2011800088055A priority patent/CN102754451A/zh
Publication of WO2011099240A1 publication Critical patent/WO2011099240A1/ja
Priority to US13/568,464 priority patent/US8935521B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/434—Disassembling of a multiplex stream, e.g. demultiplexing audio and video streams, extraction of additional data from a video stream; Remultiplexing of multiplex streams; Extraction or processing of SI; Disassembling of packetised elementary stream
    • H04N21/4345—Extraction or processing of SI, e.g. extracting service information from an MPEG stream
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4406—Loading of operating system
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/438—Interfacing the downstream path of the transmission network originating from a server, e.g. retrieving encoded video stream packets from an IP network
    • H04N21/4383—Accessing a communication channel
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/443—OS processes, e.g. booting an STB, implementing a Java virtual machine in an STB or power management in an STB
    • H04N21/4432—Powering on the client, e.g. bootstrap loading using setup parameters being stored locally or received from the server

Definitions

  • the present invention relates to a control device for receiving a digital broadcast, a control method for the control device, and a digital broadcast receiving device.
  • Patent Document 1 processing that does not depend on the operation of the OS related to digital broadcasting, such as control of a tuner unit, a demultiplexer (demux) unit, a decoder unit, and the like is executed by the first system controller, and OS startup and full service startup are performed.
  • a technique is disclosed in which a process related to digital broadcasting and other processes are started in parallel by being executed by a second system controller, thereby shortening the waiting time from power-on to viewing start.
  • Patent Document 2 processing related to digital broadcasting is executed in advance by a small software process called a partial task, and the process is taken over from the partial task that was started in advance after the start of the full service task.
  • a technique for shortening the waiting time until the start of viewing is disclosed.
  • Patent Document 1 requires two independent system controllers, and there is a problem that the cost of hardware increases. Further, in the technique described in Patent Document 2, the OS needs to be started before the partial task is operated, and the parallel operation cannot be performed while the OS is started. is there.
  • the present invention solves the above-described problems, and an object thereof is to provide a control device, a control method for the control device, and a digital broadcast receiving device that are inexpensive and highly effective in shortening the startup time.
  • a control device includes a control microcomputer, at least one device connected to the control microcomputer, a first control program, and a first control program used for controlling the control microcomputer. 2 and a ROM that stores a boot loader program for loading the second control program into the control microcomputer at the time of startup.
  • the first control program activates the at least one device to be in an operating state.
  • the control microcomputer loads the second control program from the ROM by executing the boot loader program, and the at least one device is loaded during the loading of the second control program. Interrupt signal to request interrupt processing from The accepted, the interrupt processing.
  • control device it is possible to provide a control device, a control method for the control device, and a digital broadcast receiving device that are inexpensive and highly effective in shortening the startup time.
  • FIG. 1 is a block diagram showing a configuration of a digital broadcast receiving apparatus according to an embodiment of the present invention.
  • FIG. 2 is a flowchart showing the processing of the boot loader.
  • FIG. 3 is an interrupt table set when the boot loader is activated.
  • FIG. 4 is a flowchart showing the processing of the main body program.
  • FIG. 5 is an interrupt table set immediately after the OS is started.
  • FIG. 6 is a flowchart showing processing for tuner interruption of the simple control program.
  • FIG. 7 is a flowchart showing processing for a demux interrupt of the simple control program.
  • FIG. 8 is an interrupt table set immediately after the program is started on the OS.
  • a digital broadcast receiving apparatus that is one form of a control apparatus according to an embodiment of the present invention will be described.
  • the control microcomputer at least one device connected to the control microcomputer, the first control program, the second control program used to control the control microcomputer, and the second control program are loaded into the control microcomputer at startup
  • the first control program includes an interrupt processing program including an interrupt processing that activates at least one device to be in an operating state, and the control microcomputer executes the boot loader program.
  • a digital broadcast receiving apparatus that loads the second control program from the ROM, receives an interrupt signal for requesting interrupt processing from at least one device during the loading of the second control program, and performs the interrupt processing will be described.
  • FIG. 1 is a block diagram of a digital broadcast receiving apparatus 1 according to the present embodiment.
  • the CPU 101 is a control microcomputer in the present embodiment, and includes an INTC (interrupt controller) 102 and is connected to the general-purpose bus 103.
  • INTC interrupt controller
  • the general-purpose bus 103 is connected to a RAM 104, a ROM 105, an EEPROM 106, a tuner unit 107, a demultiplexer (hereinafter referred to as demux) unit 108, a decoding unit 109, a decoder unit 110, and an AV output control unit 111.
  • demux demultiplexer
  • the tuner unit 107, the demux unit 108, the decoding unit 109, the decoder unit 110, and the AV output control unit 111 correspond to devices in the present embodiment.
  • the INTC 102 corresponds to the interrupt driving unit in this embodiment, and has priority over at least one of the tuner unit 107, the demux unit 108, the decoding unit 109, the decoder unit 110, and the AV output control unit 111 over other processing.
  • an interrupt signal which is a signal for performing processing
  • processing with a high interrupt level is preferentially executed according to the interrupt table set for each device, and the processing of the CPU 101 is performed at the jump destination address corresponding to the interrupt level.
  • the interrupt table is an interrupt address table that holds a jump destination address indicating the head of the interrupt processing program. The interrupt table will be described in detail later.
  • the RAM 104 is a storage area used by the CPU 101, the tuner unit 107, the demux unit 108, the decoding unit 109, the decoder unit 110, and the AV output control unit 111.
  • the ROM 105 also includes a boot loader 121, a simple control program 122 that is activated from an interrupt table attached to the boot loader 121 and controls each device to perform interrupt processing, the OS of the digital broadcast receiving apparatus 1, and control of each device.
  • a main body program 123 which is a program to be executed, is stored.
  • the boot loader 121, the simple control program 122, and the main body program 123 correspond to the boot loader program, the first control program, and the second control program in the present embodiment, respectively.
  • the simple control program 122 includes an interrupt processing program including an interrupt process that activates the tuner unit 107, the demux unit 108, the decoding unit 109, the decoder unit 110, and the AV output control unit 111, which are devices. Yes.
  • the CPU 101 loads the simple control program 122 from the ROM 105 by executing the boot loader 121, sets an interrupt table, and during the loading of the simple control program 122, the tuner unit 107, the demux unit 108, the decoding unit 109, and the decoder An interrupt signal for requesting interrupt processing is received from the unit 110 and the AV output control unit 111, and interrupt processing is performed.
  • the CPU 101 designates the jump destination address table indicating the head of the interrupt processing program and makes it possible to accept the interrupt signal, so that the waiting time from turning on the power to starting viewing can be shortened.
  • the device can be continuously activated in the main body program 123 which is an OS.
  • the EEPROM 106 stores the frequency setting of the last channel that was last viewed by the user when it was last activated.
  • the tuner unit 107 starts OFDM (Orthogonal Frequency-Division Multiplexing) synchronization when the reception frequency of the digital broadcast is set by the CPU 101, and sends an interrupt signal to the INTC 102 when the OFDM synchronization is completed. It transmits (asserts) and starts to output a transport stream (TS).
  • the transport stream is a format in which an encoded image or sound (Elementary Stream; ES) packetized (Packetized Elementary Stream; PES) is multiplexed and transmitted or stored. Includes information called a packet identifier (PID value).
  • the demux unit 108 receives the transport stream output from the tuner unit 107, and stores the packet in the RAM 104 set in advance by the CPU 101 by a packet identifier (PID value) included in the transport stream.
  • PID value packet identifier
  • the demux unit 108 transmits (asserts) an interrupt signal to the INTC 102.
  • the demux unit 108 receives the packet identifier (PID value) of VideoES (encoded image information) and AudioES (encoded audio information)
  • the demux unit 108 decrypts the encrypted VideoES and AudioES. Output to.
  • the decryption unit 109 decrypts the encrypted VideoES and AudioES, and outputs the video signal and audio signal that have been subjected to data compression to the decoder unit 110.
  • the decoder unit 110 decodes the data-compressed VideoES and AudioES and converts them into a video signal and an audio signal.
  • the AV output control unit 111 converts the video signal and audio signal output from the decoder unit 110 into a panel or external output terminal (not shown) format and outputs the converted signal.
  • FIG. 2 is a flowchart for explaining the processing of the boot loader 121.
  • FIG. 3 is an interrupt table set when the boot loader 121 is activated.
  • the boot loader 121 executes an initial control sequence for starting up each device when the digital broadcast receiving apparatus 1 is started up (at startup after power-on).
  • step S200 when the power of the digital broadcast receiving apparatus 1 is turned on, the power of each device is turned on, the CPU 101 is reset, and the boot loader 121 stored in the ROM 105 is started (step S200).
  • step S201 initialization such as setting of a bus connected to the CPU 101 is performed by a startup routine (step S201).
  • An interrupt table is set (step S202).
  • the interrupt table includes an interrupt level table 301 that holds the type of input device and the corresponding interrupt level, and a jump destination address that indicates the interrupt level and the head of the corresponding interrupt processing program. It consists of two tables of the jump destination address table 302 to be held.
  • the jump destination address table 302 corresponds to the jump destination address table in the present embodiment.
  • the tuner unit 107 and the demux unit 108 are assigned high interrupt levels, and the CPU 101 is set to accept interrupt signals from these devices. Other devices are set to disable interrupts.
  • the jump destination address table 302 as the jump destination address of the program that performs interrupt processing, the address of the simple control program 122 stored in the ROM 105 is set for a high-level interrupt.
  • the simple control program 122 is called from the ROM 105 in response to the interrupt signals from the tuner unit 107 and the demux unit 108, and the tuner unit 107 and the demux unit 108 are enabled to accept the interrupt signal. 122 performs interrupt processing from the CPU 101.
  • the INTC group of the interrupt level table 301 includes a tuner unit 107, a demux unit 108, a decoding unit 109, a decoder unit 110, and an AV output control unit 111. If other devices are connected, set the interrupt level for them.
  • the interrupt level is set to two types, high and low. However, the interrupt level is not particularly limited to two levels, and multi-level interrupt levels may be set.
  • the reason for starting the digital broadcast receiving apparatus 1 is acquired (step S203).
  • the activation reason can be acquired from a sub-microcomputer (not shown).
  • the reason for activation is whether the power was turned on by receiving a signal from a button or remote control installed on the main body of the digital broadcast receiver 1, or when the power was turned on when a predetermined time was reached with a built-in timer Is determined.
  • the sub-microcomputer has a function of notifying when the CPU 101 receives an inquiry as to whether the power is turned on by receiving a signal from the remote controller, or whether the power is turned on by a timer.
  • the CPU 101 determines whether the activation reason is viewing or not (step S204).
  • the activation reason is a signal received from a button or a remote control installed on the main body of the digital broadcast receiving apparatus 1, it is determined that the activation reason is “viewing” and the initial control sequence is executed. Further, the frequency of the last channel is read from the EEPROM 106 by the execution of the boot loader 121 by the CPU 101 (step S205).
  • the activation reason is the power-on by the timer, the activation reason is “not viewing” and it is determined that the initial control sequence is not executed. Then, the subsequent processing shifts to a main body program loading processing (step S208) described later.
  • the CPU 101 determines whether the last channel frequency setting is valid or invalid (step S206). For example, if the last channel that the user was last viewing at the time of the previous activation is an external input, it is determined that the frequency setting is invalid. If valid, frequency setting is performed for the tuner unit 107 (step S207). By such processing, the INTC 102 acquires the last channel information set in the tuner unit immediately before starting the digital broadcast receiving device 1 when the reason for starting the digital broadcast receiving device 1 is viewing. Setting can be performed efficiently. If invalid, loading of the main body program 123 is started (step S208). When the loading of the main body program 123 is completed, the processing of the boot loader 121 is completed and the main body program 123 is activated (step S209). Therefore, the frequency of the tuner unit can be easily set efficiently before loading the main body program 123.
  • FIG. 4 is a flowchart showing processing of the main body program 123
  • FIG. 5 is an interrupt table in processing of the main body program.
  • the interrupt table includes an interrupt level table 501 that holds the type of input device and the corresponding interrupt level, and a jump destination address table 502 that holds a jump destination address indicating the interrupt level and the start of the interrupt processing program corresponding to the interrupt level. It consists of two tables.
  • the jump destination address table 502 corresponds to the jump destination address table in the present embodiment.
  • step S401 the OS which is the main body program 123 is started.
  • the CPU 101 rewrites the interrupt table from the interrupt level table 301 and jump destination address table 302 shown in FIG. 3 to the interrupt level table 501 and jump destination address table 502 shown in FIG. ).
  • the tuner unit 107 and the demux unit 108 are assigned to the interrupt level high, and the other devices are assigned to the interrupt level low.
  • the jump destination address table 502 the jump destination address of the program that performs the interrupt processing is set to the address of the simple control program 122 stored in the ROM 105 for the high interrupt level.
  • the OS address is set for a low interrupt. That is, the interrupt levels of the decoding unit 109, the decoder unit 110, and the AV output control unit 111, which have been disabled, are rewritten from “interrupt disabled” to “low level” by the INTC 102 after the OS is started. Further, the jump destination address corresponding to the low level is rewritten from “none” to “OS” after the OS is started.
  • the tuner 107 and demux unit 108 having a high interrupt level are subsequently controlled by the simple control program 122 before and after the OS is started by setting the interrupt table. Other devices are controlled by the OS after the OS is started.
  • step S402 When the activation of the OS is completed, the activation of the application program on the OS is started (step S402). Thereafter, the state of the simple control program 122 is acquired (step S403).
  • step S402 the following processing is executed from step S402 to step S403.
  • an interrupt signal is asserted from the tuner unit 107 to the INTC.
  • the CPU 101 performs processing of the interrupt table, and refers to the interrupt level table 301 if steps S207 to S208 are being executed, and refers to the interrupt level table 501 if steps S401 to S402 are being executed. It is determined that an interrupt with a high interrupt level has occurred.
  • the jump destination address having a high interrupt level is the simple control program 122, and therefore the simple control program 122 is executed.
  • the simple control program 122 performs the operations shown in FIGS. 6 and 7 from step S207 to step S208 and from step S401 to step S402.
  • FIG. 6 is a flowchart showing processing for an interrupt from the tuner unit 107 of the simple control program 122
  • FIG. 7 is a flowchart showing processing for an interrupt from the demux unit 108 of the simple control program 122.
  • the CPU 101 When the simple control program 122 is executed, as shown in FIG. 6, the CPU 101 first determines whether or not the interrupt signal is from the tuner unit 107 (step S601). In the case of an interrupt signal from the tuner unit 107, the tuner lock interrupt process of steps S602 to S608 shown below is executed. Is executed.
  • the CPU 101 executes the boot loader 121 to acquire the interrupt factor from the tuner unit 107 (step S602), and the interrupt factor from the tuner unit 107 is caused by the tuner lock. It is determined whether or not the tuner lock interrupt (tuner unit synchronization is completed) (step S603).
  • the boot loader 121 includes a procedure for performing frequency setting processing on the tuner unit 107.
  • PAT Program Association Table
  • the interrupt factor from the tuner unit 107 is not a tuner lock interrupt, it is further determined by the execution of the boot loader 121 by the CPU 101 whether or not the interrupt factor from the tuner unit 107 is an error interrupt (step S606).
  • the error interrupt refers to an interrupt process due to factors such as that the antenna line is disconnected and cannot be received, the broadcast wave is weak, or the broadcast is paused. If an error has occurred, if there is acquired PAT information or PMT (Program Map Table) information, the INTC 102 cancels the setting of the PID value for the demux unit 108 and discards them as invalid. (Step S607), the state of the simple control program 122 is set to “tuner unlocked state” (Step S608), and the interrupt process is completed.
  • the simplified control program 122 is executed by the CPU 101, and the INTC 102 determines whether the interrupt is from the demux unit 108 as shown in FIG. 7 (step S701). ).
  • the interrupt processing program included in the simple control program 122 has the following procedure and is executed by the CPU 101.
  • the interrupt factor is acquired from the demux unit 108 by the INTC 102 (step S702).
  • the CPU 101 analyzes the received PAT information (step S704). Further, the demux unit 108 stores the PAT information in the RAM 104 and acquires the PID value of the PMT information from the received PAT information. Then, the PID of the PMT information is set for the demux unit 108 (step S705), the state of the simple control program 122 is set to “PAT reception state” (step S706), and the interrupt process is completed.
  • step S707 it is determined whether or not the interrupt factor from the demux unit 108 is reception of PMT information. If the interrupt is due to reception of PMT information, the PMT information received by the CPU 101 is stored in the RAM 104 (step S708), the state of the simple control program 122 is set to “PMT reception state” (step S709), and the interrupt processing is performed. Complete. If the interrupt factor from the demux unit 108 is not a PMT reception interrupt, the interrupt processing is completed assuming that the interrupt factor is not a process to be controlled by the simple control program 122.
  • step S402 shown in FIG. 4 during the loading of the main body program 123, the activation of the OS, and the activation of the application on the OS, the tuner lock, the reception of the PAT information and the PMT information are performed in parallel. Can be executed.
  • the OS and the program on the OS can be started in parallel while the tuner 107 waits for completion of synchronization, receives the PAT information from the demultiplexer 108, and receives the PMT information by the interrupt process.
  • the control of the tuner unit 107 and the demultiplexer unit 108 executed in the interrupt process can be continuously executed from the program on the OS, the time until the user can actually start viewing after the power is turned on is shortened. can do.
  • the control of the tuner unit 107 and the demultiplexer unit 108 and the control of other devices can be controlled in a unified manner. It can be carried out.
  • an API Application Programming Interface
  • the application on the OS makes the simple control program 122 Is acquired (step S403).
  • FIG. 8 is an interrupt table set after the OS is started and the application on the OS is started.
  • the interrupt table is an interrupt level table 801 and a jump destination address table 802.
  • the interrupt table After the processing state of the simple control program 122 is acquired by the application on the OS, the interrupt table includes the interrupt level table 501 and jump destination address table 502 shown in FIG. 5 to the interrupt level table 801 and jump destination shown in FIG. It is rewritten as in the address table 802 (interrupt handler rewriting).
  • the tuner unit 107 and the demux unit 108 are assigned to the interrupt level low, and the other devices are assigned to the interrupt level low.
  • the jump destination address table 802 the jump destination address of the program that performs the interrupt processing does not particularly refer to the high interrupt level, and the OS address setting is left for the low interrupt level. Keep it. That is, the interrupt levels of the tuner unit 107 and the demux unit 108 that were “level high” are rewritten from “level high” to “level low” by the INTC 102 after the application on the OS is started. Also, the jump destination address corresponding to the high level is rewritten from “simple control program” to “(don't care)” after the application on the OS is started (step S404).
  • the interrupt levels of the tuner unit 107, the demux unit 108, the decoding unit 109, the decoder unit 110, and the AV output control unit 111 are all “level low”, and the interrupts of these devices are all controlled by the OS.
  • the Rukoto is the interrupt level of the tuner unit 107, the demux unit 108, the decoding unit 109, the decoder unit 110, and the AV output control unit 111.
  • the control application on the OS performs the subsequent processing determined from the processing state of the simple control program 122 on the tuner unit 107 and the demux unit 108 (step S405).
  • the Video / Audio PID value is set for the demux unit 108
  • the ECM is set for the decoding unit 109
  • the decoder unit 110 is controlled
  • the AV output control unit 111 is controlled. S406).
  • the boot loader 121 starts controlling devices such as the tuner unit 107 and the demux unit 108 before loading the OS, and these devices are controlled by interrupt driving. , OS and program activation on the OS and device control can be executed in parallel. Furthermore, the waiting time from the power-on to the start of viewing is received by receiving the interrupt level, which is a device control parameter, and the jump destination address of the control source program in the program on the OS by the INTC 102 and rewriting the interrupt table. In addition, the device control can be continued from the OS.
  • the interrupt level which is a device control parameter
  • the jump destination address of the control source program in the program on the OS by the INTC 102 and rewriting the interrupt table.
  • the device control can be continued from the OS.
  • the digital broadcast receiving apparatus 1 uses at least one control microcomputer (CPU 101) to set the tuner frequency by the boot loader 121, waits for tuner synchronization completion in the tuner unit 107, receives PAT information from the demux unit 108, PMT While receiving information in an interrupt-driven manner, the OS and the program on the OS are started in parallel, and the control of the tuner unit 107 and the demux unit 108 executed in an interrupt-driven manner is continuously executed from the OS program. it can. As a result, it is possible to shorten the time from when the user turns on the power until the user can actually start viewing.
  • CPU 101 control microcomputer
  • control of the tuner unit 107 and the demux unit 108 and the control of other devices are controlled in a unified manner by taking over control by a program on the OS. Therefore, after the program on the OS is started, it is possible to perform control that is flexibly linked.
  • TS packets transport packets
  • PMT Physical Access Table
  • NIT Network Information Table
  • CAT Supplemental Access Table
  • EMM Entitlement Management Message
  • control target by the simple control program 122 is limited to the tuner unit 107, or the decoding unit 109, the decoder unit 110, and the AV output control unit 111 are extended to control targets. Easy.
  • the power consumption of the tuner unit 107 can be reduced by not setting the frequency of the tuner unit 107 in the boot loader 121. it can.
  • the frequency of the tuner unit 107 is not set.
  • the power consumption of the tuner unit 107 can be reduced.
  • the digital broadcast receiving apparatus is described as an example of the control apparatus.
  • the present invention may be used for a control apparatus other than the digital broadcast receiving apparatus.
  • control device can be implemented by a person skilled in the art without departing from the gist of the present invention with respect to another embodiment realized by combining arbitrary components in the above-described embodiment, or the embodiment.
  • Modifications obtained by performing various modifications that can be conceived and various apparatuses including the digital broadcast receiving apparatus and the control apparatus according to the present invention are also included in the present invention.
  • a digital broadcast receiving system including the digital broadcast receiving apparatus according to the present invention is also included in the present invention.
  • the present invention is particularly applicable to devices having the function of a digital broadcast receiving device such as a television, a video recorder, a mobile phone, a personal computer, etc., and can shorten the time from power-on to image output. It is a useful technique.

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Circuits Of Receivers In General (AREA)
  • Stored Programmes (AREA)

Abstract

　安価で起動時間の短縮効果が高い制御装置、制御装置の制御方法およびデジタル放送受信装置を提供する。制御マイコン（１０１）と、少なくとも１つのデバイス（１０７～１１１）と、簡易制御プログラム（１２２）、本体プログラム（１２３）およびブートローダ（１２１）とを記憶するＲＯＭ（１０５）とを備え、簡易制御プログラム（１２２）は、少なくとも１つのデバイス（１０７～１１１）を起動させて動作状態にさせる割り込み処理を含む割り込み処理プログラムを含み、制御マイコン（１０１）は、ブートローダ（１２１）の実行により、ＲＯＭ（１０５）から本体プログラム（１２３）のロードを行い、本体プログラム（１２３）のロード中に少なくとも１つのデバイス（１０７～１１１）から割り込み処理を求める割り込み信号を受け付けて、割り込み処理をする。

Description

制御装置、制御装置の制御方法およびデジタル放送受信装置
　本発明は、デジタル放送受信の制御装置、制御装置の制御方法およびデジタル放送受信装置に関する。
　近年、デジタルテレビ等のデジタル放送受信装置は、高機能・多機能化により、ＯＳ（Ｏｐｅｒａｔｉｎｇ　Ｓｙｓｔｅｍ）やアプリケーションのソフトウェアの規模が大きくなっている。そのため、ソフトウェアのロードや初期設定などに時間がかかり、ユーザが電源投入してから実際に視聴を開始できるまでに時間を要するようになってきている。
　そこで、ユーザの利便性を向上させるために、電源投入から視聴開始までの待ち時間を短縮する技術が求められている（例えば、特許文献１、２参照）。
　特許文献１では、チューナ部、デマルチプレクサ（ｄｅｍｕｘ）部、デコーダ部等の制御といったデジタル放送に関するＯＳの稼働に依存しない処理を第１のシステムコントローラで実行し、ＯＳの起動やフルサービスの起動を第２のシステムコントローラで実行することによって、デジタル放送に関する処理とその他の処理を並列起動させ、電源投入から視聴開始までの待ち時間を短縮する技術が開示されている。
　また、特許文献２では、デジタル放送に関する処理を部分タスクと呼ぶソフトウェア規模の小さい処理で先行して実行し、フルサービスのタスクの起動後に先行起動した部分タスクから処理を引き継ぐことにより、電源投入から視聴開始までの待ち時間を短縮する技術が開示されている。
特開２００６－２６２０９０号公報 特開２００３－１１５７７５号公報
　しかしながら、特許文献１に記載されている技術においては、独立したシステムコントローラが２つ必要であり、ハードウェアのコストが高騰するという課題がある。また、特許文献２に記載されている技術においては、部分タスクの動作の前にＯＳの起動が必要であり、ＯＳの起動中には並列動作できず、起動時間の短縮効果が少ないという課題がある。
　本発明は、上記課題を解決するもので、安価で起動時間の短縮効果が高い制御装置、制御装置の制御方法およびデジタル放送受信装置を提供することを目的とする。
　上記課題を解決するために、本発明の一形態における制御装置は、制御マイコンと、前記制御マイコンに接続された少なくとも１つのデバイスと、第１制御プログラム、前記制御マイコンの制御に使用される第２制御プログラムおよび起動時に前記第２制御プログラムを前記制御マイコンにロードするためのブートローダプログラムとを記憶するＲＯＭとを備え、前記第１制御プログラムは、前記少なくとも１つのデバイスを起動させて動作状態にさせる割り込み処理を含む割り込み処理プログラムを含み、前記制御マイコンは、前記ブートローダプログラムの実行により、前記ＲＯＭから前記第２制御プログラムのロードを行い、前記第２制御プログラムのロード中に前記少なくとも１つのデバイスから割り込み処理を求める割り込み信号を受け付けて、割り込み処理をする。
　本発明によれば、安価で起動時間の短縮効果が高い制御装置、制御装置の制御方法およびデジタル放送受信装置を提供することができる。
図１は、本発明の実施形態にかかるデジタル放送受信装置の構成を示すブロック図である。 図２は、ブートローダの処理を示すフローチャートである。 図３は、ブートローダの起動時に設定される割り込みテーブルである。 図４は、本体プログラムの処理を示すフローチャートである。 図５は、ＯＳ起動直後に設定される割り込みテーブルである。 図６は、簡易制御プログラムのチューナ割り込みに対する処理を示すフローチャートである。 図７は、簡易制御プログラムのｄｅｍｕｘ割り込みに対する処理を示すフローチャートである。 図８は、ＯＳ上のプログラム起動直後に設定される割り込みテーブルである。
　以下、本発明の実施形態について、図面を参照しながら説明する。なお、本発明について、以下の実施形態および添付の図面を用いて説明を行うが、これは例示を目的としており、本発明がこれらに限定されることを意図しない。
　本発明の実施形態にかかる制御装置の一形態であるデジタル放送受信装置について説明する。本実施形態では、制御マイコンと、制御マイコンに接続された少なくとも１つのデバイスと、第１制御プログラム、制御マイコンの制御に使用される第２制御プログラムおよび起動時に第２制御プログラムを制御マイコンにロードするためのブートローダプログラムとを記憶するＲＯＭとを備え、第１制御プログラムは、少なくとも１つのデバイスを起動させて動作状態にさせる割り込み処理を含む割り込み処理プログラムを含み、制御マイコンは、ブートローダプログラムの実行により、ＲＯＭから第２制御プログラムのロードを行い、第２制御プログラムのロード中に少なくとも１つのデバイスから割り込み処理を求める割り込み信号を受け付けて、割り込み処理をするデジタル放送受信装置について説明する。これにより、システムコントローラとして制御マイコンを２つ用意する必要がなく、第２制御プログラム（例えば、ＯＳ）をロードする前から第１制御プログラムによりデバイスの制御を割り込み処理で実行し、第２制御プログラムのロード中であっても続けて第１制御プログラムによりデバイスの制御を割り込み処理で実行することができる制御装置を提供することができる。このような制御装置では、ＯＳのロードとデバイス制御とを並列して実行することができる。また、システムコントローラとして制御マイコンを２つ用意する必要がないので、ハードウェアのコストが高騰するのを抑えることができる。
　図１は、本実施形態にかかるデジタル放送受信装置１のブロック図である。ＣＰＵ１０１は本実施形態における制御マイコンであり、ＩＮＴＣ（割り込みコントローラ）１０２を内蔵し、汎用バス１０３に接続されている。
　また、汎用バス１０３には、ＲＡＭ１０４、ＲＯＭ１０５、ＥＥＰＲＯＭ１０６、チューナ部１０７、デマルチプレクサ（以下、ｄｅｍｕｘと称する）部１０８、復号部１０９、デコーダ部１１０およびＡＶ出力制御部１１１がそれぞれ接続されている。ここで、チューナ部１０７、ｄｅｍｕｘ部１０８、復号部１０９、デコーダ部１１０およびＡＶ出力制御部１１１が本実施形態におけるデバイスに相当する。
　ＩＮＴＣ１０２は、本実施形態における割り込み駆動部に相当し、チューナ部１０７、ｄｅｍｕｘ部１０８、復号部１０９、デコーダ部１１０およびＡＶ出力制御部１１１のうち少なくとも１つから、他の処理よりも優先して処理を行うための信号である割り込み信号を受けると、これらのデバイスごとに設定された割り込みテーブルによって、割り込みレベルが高い処理を優先して実行し、割り込みレベルに対応するジャンプ先アドレスにＣＰＵ１０１の処理を移行させる。ＩＮＴＣ１０２によりＣＰＵ１０１が割り込み処理を行うので、割り込み処理を簡便にすることができる。なお、割り込みテーブルは、前記割り込み処理プログラムの先頭を示すジャンプ先アドレスを保持する割り込みアドレステーブルである。割り込みテーブルについては、後に詳細に説明する。
　ＲＡＭ１０４は、ＣＰＵ１０１、チューナ部１０７、ｄｅｍｕｘ部１０８、復号部１０９、デコーダ部１１０およびＡＶ出力制御部１１１が使用する記憶領域である。
　また、ＲＯＭ１０５には、ブートローダ１２１と、ブートローダ１２１に付随する割り込みテーブルから起動され各デバイスを制御して割り込み処理をさせる簡易制御プログラム１２２と、本デジタル放送受信装置１のＯＳおよび各デバイスの制御を行うためのプログラムである本体プログラム１２３とが記憶されている。ここで、ブートローダ１２１、簡易制御プログラム１２２、本体プログラム１２３は、それぞれ本実施形態におけるブートローダプログラム、第１制御プログラム、第２制御プログラムに相当する。また、簡易制御プログラム１２２は、デバイスであるチューナ部１０７、ｄｅｍｕｘ部１０８、復号部１０９、デコーダ部１１０およびＡＶ出力制御部１１１を起動させて動作状態にさせる割り込み処理を含む割り込み処理プログラムを含んでいる。
　ＣＰＵ１０１は、ブートローダ１２１の実行により、ＲＯＭ１０５から簡易制御プログラム１２２のロードを行い、割り込みテーブルを設定し、簡易制御プログラム１２２のロード中にデバイスであるチューナ部１０７、ｄｅｍｕｘ部１０８、復号部１０９、デコーダ部１１０およびＡＶ出力制御部１１１から割り込み処理を求める割り込み信号を受け付けて、割り込み処理をする。これにより、ＣＰＵ１０１は、割り込み処理プログラムの先頭を示すジャンプ先アドレステーブルを指定して割り込み信号を受け付け可能にするので、電源投入から視聴開始までの待ち時間を短縮することができる。また、ＯＳである本体プログラム１２３にデバイスの起動を引き続き行うことができる。
　また、ＥＥＰＲＯＭ１０６には、ユーザが前回起動時に最後に視聴していたラストチャンネルの周波数設定を記憶している。
　チューナ部１０７は、ＣＰＵ１０１からデジタル放送の受信周波数の設定がされると、ＯＦＤＭ（Ｏｒｔｈｏｇｏｎａｌ　Ｆｒｅｑｕｅｎｃｙ－Ｄｉｖｉｓｉｏｎ　Ｍｕｌｔｉｐｌｅｘｉｎｇ；直交周波数分割多重方式）同期を開始し、ＯＦＤＭ同期が完了するとＩＮＴＣ１０２に対して割り込み信号を送信（アサート）し、トランスポートストリーム（Ｔｒａｎｓｐｏｒｔ　Ｓｔｒｅａｍ；ＴＳ）を出力し始める。ここで、トランスポートストリームとは、符号化された画像や音声（Ｅｌｅｍｅｎｔａｒｙ　Ｓｔｒｅａｍ；ＥＳ）をパケット化したもの（Ｐａｃｋｅｔｉｚｅｄ　Ｅｌｅｍｅｎｔａｒｙ　Ｓｔｒｅａｍ；ＰＥＳ）を多重化し伝送または蓄積する形式であり、各トランスポートストリームにはパケット識別子（ＰＩＤ値）と呼ばれる情報が含まれている。
　ｄｅｍｕｘ部１０８は、チューナ部１０７から出力されたトランスポートストリームを受け、トランスポートストリームに含まれるパケット識別子（ＰＩＤ値）によって、あらかじめＣＰＵ１０１より設定されたＲＡＭ１０４にパケットを記憶する。ＲＡＭ１０４にパケット識別子（ＰＩＤ値）を記憶したとき、ｄｅｍｕｘ部１０８は、ＩＮＴＣ１０２に対して割り込み信号を送信（アサート）する。また、ｄｅｍｕｘ部１０８は、ＶｉｄｅｏＥＳ（符号化された画像情報）およびＡｕｄｉｏＥＳ（符号化された音声情報）のパケット識別子（ＰＩＤ値）を受信した場合は、暗号化されたＶｉｄｅｏＥＳおよびＡｕｄｉｏＥＳを復号部１０９に出力する。
　復号部１０９は、暗号化されたＶｉｄｅｏＥＳおよびＡｕｄｉｏＥＳを復号し、データ圧縮された映像信号および音声信号をデコーダ部１１０に出力する。デコーダ部１１０は、データ圧縮されたＶｉｄｅｏＥＳおよびＡｕｄｉｏＥＳを復号し、映像信号および音声信号に変換する。さらに、ＡＶ出力制御部１１１は、デコーダ部１１０から出力された映像信号および音声信号をパネルや外部出力端子（図示せず）の形式に変換して出力する。
　これらの処理により、ユーザは映像信号および音声信号の出力を視聴することができる。
　次に、電源投入から視聴開始までのデジタル放送受信装置１の動作について、図２および図３を用いて説明する。図２はブートローダ１２１の処理を説明するフローチャート、図３はブートローダ１２１の起動時に設定する割り込みテーブルである。
　ブートローダ１２１は、デジタル放送受信装置１の起動時（電源投入後の立ち上げ時）に、各デバイスを起動する初期制御シーケンスを実行する。
　まず、デジタル放送受信装置１の電源が投入されると、各デバイスの電源が投入され、ＣＰＵ１０１がリセットされて、ＲＯＭ１０５に記憶されたブートローダ１２１が起動される（ステップＳ２００）。
　次に、スタートアップルーチンによって、ＣＰＵ１０１に接続されたバスの設定など初期設定が行われる（ステップＳ２０１）。また、割り込みテーブルが設定される（ステップＳ２０２）。
　ここで割り込みテーブルとは、図３に示すように、入力デバイスの種類とそれに対応する割り込みレベルを保持する割り込みレベル表３０１と、割り込みレベルとそれに対応する割り込み処理プログラムの先頭を示すジャンプ先アドレスを保持するするジャンプ先アドレス表３０２の２つの表から構成される。なお、ジャンプ先アドレス表３０２は、本実施形態におけるジャンプ先アドレステーブルに相当する。
　割り込みレベル表３０１では、チューナ部１０７およびｄｅｍｕｘ部１０８が割り込みレベル高に割り当てられ、ＣＰＵ１０１がこれらのデバイスから割り込み信号を受け付けるように設定される。その他のデバイスは割り込み禁止に設定される。また、ジャンプ先アドレス表３０２において、割り込み処理を行うプログラムのジャンプ先アドレスは、レベル高の割り込みに対しては、ＲＯＭ１０５に記憶された簡易制御プログラム１２２のアドレスを設定しておく。これにより、チューナ部１０７とｄｅｍｕｘ部１０８からの割り込み信号に対して、ＲＯＭ１０５から簡易制御プログラム１２２が呼び出され、チューナ部１０７とｄｅｍｕｘ部１０８は、割り込み信号を受け付け可能な状態にされ、簡易制御プログラム１２２によりＣＰＵ１０１から割り込み処理がされる。
　なお、ここでは本発明の説明のために便宜上、割り込みレベル表３０１のＩＮＴＣのグループは、チューナ部１０７、ｄｅｍｕｘ部１０８、復号部１０９、デコーダ部１１０およびＡＶ出力制御部１１１からなるが、ＣＰＵ１０１に他のデバイスが接続されている場合は、それらに対する割り込みレベルの設定も行う。また、割り込みレベルの種類は高と低の２種類としているが特に２段階に限定するものではなく、多段階の割り込みレベルの設定であってもよい。
　次に、デジタル放送受信装置１の起動理由を取得する（ステップＳ２０３）。起動理由は、サブマイコン（図示せず）から取得することができる。起動理由として、デジタル放送受信装置１の本体に設置されたボタンやリモコンから信号を受信して電源投入が行われたのか、または、タイマーを内蔵していて所定の時間に達したときに電源投入が行われたのかが判定される。サブマイコンは、リモコンから信号を受信して電源投入が行われたのか、または、タイマーによって電源投入が行われたのか、ＣＰＵ１０１から問い合わせがあった場合に通知する機能を有している。
　また、取得された起動理由から、ＣＰＵ１０１により、起動理由が視聴かどうかが判定される（ステップＳ２０４）。起動理由がデジタル放送受信装置１の本体に設置されたボタンやリモコンからの信号受信である場合は、起動理由を「視聴である」とし、初期制御シーケンスを実行すると判定される。また、ＣＰＵ１０１によるブートローダ１２１の実行により、ＥＥＰＲＯＭ１０６からラストチャンネルの周波数が読み出される（ステップＳ２０５）。一方、起動理由がタイマーによる電源投入である場合には、起動理由を「視聴ではない」とし、初期制御シーケンスを実行しないと判定される。そして、この後の処理は、後に説明する本体プログラムのロード処理（ステップＳ２０８）へ移行する。
　ラストチャンネルの周波数が読み出された後、ＣＰＵ１０１によりラストチャンネルの周波数設定が有効であるか無効であるかが判定される（ステップＳ２０６）。例えば、ユーザが前回起動時に最後に視聴していたラストチャンネルが外部入力である場合は、周波数設定が無効であると判定する。有効であれば、チューナ部１０７に対して周波数設定が行われる（ステップＳ２０７）。このような処理により、ＩＮＴＣ１０２はデジタル放送受信装置１の起動理由が視聴である場合に、デジタル放送受信装置１の起動直前にチューナ部に設定されていたラストチャンネル情報を取得するので、チューナ部の設定を効率よく行うことができる。また、無効であれば、本体プログラム１２３のロードが開始される（ステップＳ２０８）。そして、本体プログラム１２３のロードが完了すると、ブートローダ１２１の処理は完了して、本体プログラム１２３が起動される（ステップＳ２０９）。したがって、本体プログラム１２３をロードする前に効率よくチューナ部の周波数設定を容易に行うことができる。
　次に、本体プログラム１２３の処理について説明する。図４は本体プログラム１２３の処理を示すフローチャート、図５は本体プログラムの処理における割り込みテーブルである。ここで、割り込みテーブルは、入力デバイスの種類とそれに対応する割り込みレベルを保持する割り込みレベル表５０１と、割り込みレベルとそれに対応する割り込み処理プログラムの先頭を示すジャンプ先アドレスを保持するジャンプ先アドレス表５０２の２つの表から構成される。なお、ジャンプ先アドレス表５０２は、本実施形態におけるジャンプ先アドレステーブルに相当する。
　図４に示すように、まず本体プログラム１２３であるＯＳの起動が開始される（ステップＳ４０１）。このとき、割り込みテーブルは、ＣＰＵ１０１により、図３に示した割り込みレベル表３０１およびジャンプ先アドレス表３０２から、図５に示す割り込みレベル表５０１およびジャンプ先アドレス表５０２のように書き換えられる（割り込みハンドラ書換）。
　図５に示すように、割り込みレベル表５０１では、チューナ部１０７およびｄｅｍｕｘ部１０８が割り込みレベル高に割り当てられ、その他のデバイスは割り込みレベル低に割り当てられる。また、ジャンプ先アドレス表５０２において、割り込み処理を行うプログラムのジャンプ先アドレスは、レベル高の割り込みレベルに対しては、ＲＯＭ１０５に記憶された簡易制御プログラム１２２のアドレスの設定のままにしておき、レベル低の割り込みに対してはＯＳのアドレスの設定にしておく。つまり、割り込み禁止であった復号部１０９、デコーダ部１１０およびＡＶ出力制御部１１１の割り込みレベルは、ＯＳの起動後にＩＮＴＣ１０２により「割り込み禁止」から「レベル低」へ書き換えられる。また、レベル低に対応するジャンプ先アドレスは、ＯＳの起動後に「なし」から「ＯＳ」へ書き換えられる。
　この割り込みテーブルの設定によって、割り込みレベルが高であるチューナ部１０７およびｄｅｍｕｘ部１０８は、ＯＳの起動前後において簡易制御プログラム１２２により引き続いて制御される。また、その他のデバイスはＯＳの起動後、ＯＳにより制御されることとなる。
　ＯＳの起動が完了すると、ＯＳ上のアプリケーションプログラムの起動が開始される（ステップＳ４０２）。その後、簡易制御プログラム１２２の状態が取得される（ステップＳ４０３）。
　ここで、ステップＳ４０２からステップＳ４０３が実行されるまでの間は、以下の処理が実行される。
　チューナ部１０７において、ステップＳ２０６で設定されたラストチャンネルの周波数に対してＯＦＤＭ同期が完了すると、チューナ部１０７からＩＮＴＣ１０２に対して割り込み信号がアサートされる。このとき、ＣＰＵ１０１は、割り込みテーブルの処理を行い、ステップＳ２０７からステップＳ２０８の実行中であれば割り込みレベル表３０１を参照し、ステップＳ４０１からステップＳ４０２の実行中であれば割り込みレベル表５０１を参照し、割り込みレベル高の割り込みが発生したと判定する。
　ジャンプ先アドレス表３０２あるいはジャンプ先アドレス表５０２のテーブルでは、割り込みレベル高のジャンプ先アドレスは簡易制御プログラム１２２になっているので、簡易制御プログラム１２２が実行される。簡易制御プログラム１２２は、ステップＳ２０７からステップＳ２０８およびステップＳ４０１からステップＳ４０２の間にかけて、図６および図７に示す動作を行う。
　図６は簡易制御プログラム１２２のチューナ部１０７からの割り込みに対する処理を示すフローチャート、図７は簡易制御プログラム１２２のｄｅｍｕｘ部１０８からの割り込みに対する処理を示すフローチャートである。
　簡易制御プログラム１２２が実行されると、図６に示すように、ＣＰＵ１０１により、まず、チューナ部１０７からの割り込み信号か否かの判定が行われる（ステップＳ６０１）。チューナ部１０７からの割り込み信号の場合には、以下に示すステップＳ６０２からＳ６０８のチューナロック割り込み処理が実行され、チューナ部１０７からの割り込み信号でない場合には、図７に示すステップＳ７０１からＳ７０９の処理が実行される。
　チューナ部１０７からの割り込み信号の場合には、ＣＰＵ１０１によるブートローダ１２１の実行により、チューナ部１０７から割り込み要因の取得が行われ（ステップＳ６０２）、チューナ部１０７からの割り込み要因がチューナロックを要因とするチューナロック割り込み（チューナ部の同期完了）か否かが判定される（ステップＳ６０３）。ここで、ブートローダ１２１は、チューナ部１０７への周波数の設定処理を行う手順を備えている。そして、チューナロック割り込みであれば、ｄｅｍｕｘ部１０８に対してＰＡＴ（Ｐｒｏｇｒａｍ　Ａｓｓｏｃｉａｔｉｏｎ　Ｔａｂｌｅ）情報を受信する設定（ＰＩＤ値＝０）を行い、（ステップＳ６０４）、さらに、簡易制御プログラム１２２の状態を「チューナロック状態」に設定して（ステップＳ６０５）、割り込み処理を完了する。
　一方、チューナ部１０７からの割り込み要因がチューナロック割り込みでなければ、ＣＰＵ１０１によるブートローダ１２１の実行により、さらにチューナ部１０７からの割り込み要因がエラー割り込みか否かが判定される（ステップＳ６０６）。ここで、エラー割り込みとは、例えば、アンテナ線が抜けて受信できない、放送波の電波が弱い、放送が休止しているなどの要因による割り込み処理をいう。そして、エラーが発生していれば、取得済みのＰＡＴ情報やＰＭＴ（Ｐｒｏｇｒａｍ　Ｍａｐ　Ｔａｂｌｅ）情報があれば、ＩＮＴＣ１０２は、ｄｅｍｕｘ部１０８に対するＰＩＤ値の設定を解除してこれらを無効なものとして破棄し（ステップＳ６０７）、簡易制御プログラム１２２の状態を「チューナ未ロック状態」に設定して（ステップＳ６０８）、割り込み処理を完了する。
　また、エラーが発生していなければ、この割り込み要因は簡易制御プログラム１２２で制御すべき処理でないものとして、割り込み処理を完了する。
　このような処理により、チューナ部１０７でエラーがあったときには、取得済みのＰＡＴ情報やＰＭＴ情報があれば無効なものとするので、効率よくデバイスの起動を行うことができる。
　また、チューナ部１０７からの割り込み信号でない場合には、ＣＰＵ１０１により簡易制御プログラム１２２が実行され、図７に示すように、ＩＮＴＣ１０２によりｄｅｍｕｘ部１０８からの割り込みか否かの判定が行われる（ステップＳ７０１）。ここで、簡易制御プログラム１２２に含まれる割り込み処理プログラムは、以下のような手順を備え、ＣＰＵ１０１により実行される。ｄｅｍｕｘ部１０８からの割り込み信号である場合には、ＩＮＴＣ１０２によりｄｅｍｕｘ部１０８から割り込み要因が取得される（ステップＳ７０２）。続けて、ｄｅｍｕｘ部１０８からの割り込み要因がＰＡＴ受信であるか否かが判定される（ステップＳ７０３）。
　ここで、ｄｅｍｕｘ部１０８からの割り込み要因がＰＡＴ情報の受信による割り込みであれば、ＣＰＵ１０１は、受信したＰＡＴ情報の解析を行う（ステップＳ７０４）。また、ｄｅｍｕｘ部１０８はＲＡＭ１０４にＰＡＴ情報を記憶するとともに、受信したＰＡＴ情報からＰＭＴ情報のＰＩＤ値を取得する。そして、ｄｅｍｕｘ部１０８に対して、ＰＭＴ情報のＰＩＤを設定し（ステップＳ７０５）、簡易制御プログラム１２２の状態を「ＰＡＴ受信状態」に設定して（ステップＳ７０６）、割り込み処理を完了する。
　一方、ｄｅｍｕｘ部１０８からの割り込み要因がＰＡＴ情報の受信による割り込みでなければ、ｄｅｍｕｘ部１０８からの割り込み要因がＰＭＴ情報の受信か否かの判定が行われる（ステップＳ７０７）。ＰＭＴ情報の受信による割り込みであれば、ＣＰＵ１０１により受信したＰＭＴ情報がＲＡＭ１０４に記憶され（ステップＳ７０８）、簡易制御プログラム１２２の状態を「ＰＭＴ受信状態」に設定して（ステップＳ７０９）、割り込み処理を完了する。また、ｄｅｍｕｘ部１０８からの割り込み要因がＰＭＴ受信割り込みでなければ、この割り込み要因は簡易制御プログラム１２２で制御すべき処理でないものとして、割り込み処理を完了する。
　以上の処理を行うことで、図４に示したステップＳ４０２において、本体プログラム１２３のロード、ＯＳの起動およびＯＳ上のアプリケーション起動中に、チューナのロック、ＰＡＴ情報およびＰＭＴ情報の受信を並列して実行することができる。これにより、チューナ部１０７の同期完了待ちおよびデマルチプレクサ部１０８からのＰＡＴ情報の受信、ＰＭＴ情報の受信を割り込み処理で実行させながら、ＯＳやＯＳ上のプログラムの起動を並列して実行できる。また、割り込み処理で実行した、チューナ部１０７とデマルチプレクサ部１０８の制御を、ＯＳ上のプログラム上から続けて実行できるため、ユーザが電源投入してから実際に視聴を開始できるまでの時間を短縮することができる。また、ＯＳ上のプログラムで制御を引き継ぐことで、チューナ部１０７やデマルチプレクサ部１０８の制御と他のデバイスの制御とを一元に制御できるため、ＯＳ上のプログラム起動後は柔軟に連携した制御を行うことができる。
　本体プログラム１２３のロード、ＯＳの起動およびＯＳ上のアプリケーション起動後、起動が完了したＯＳ上のアプリケーションから状態を取得するＡＰＩ（Ａｐｐｌｉｃａｔｉｏｎ　Ｐｒｏｇｒａｍｍｉｎｇ　Ｉｎｔｅｒｆａｃｅ）が呼び出され、ＯＳ上のアプリケーションにより、簡易制御プログラム１２２の処理状態が取得される（ステップＳ４０３）。
　図８は、ＯＳの起動およびＯＳ上のアプリケーション起動後に設定する割り込みテーブルである。ここで、割り込みテーブルは、割り込みレベル表８０１およびジャンプ先アドレス表８０２である。
　ＯＳ上のアプリケーションにより、簡易制御プログラム１２２の処理状態が取得された後、割り込みテーブルは、図５に示した割り込みレベル表５０１およびジャンプ先アドレス表５０２から図８に示す割り込みレベル表８０１およびジャンプ先アドレス表８０２のように書き換えられる（割り込みハンドラ書換）。
　図８に示すように、割り込みレベル表８０１では、チューナ部１０７およびｄｅｍｕｘ部１０８が割り込みレベル低に割り当てられ、その他のデバイスは割り込みレベル低に割り当てられる。また、ジャンプ先アドレス表８０２において、割り込み処理を行うプログラムのジャンプ先アドレスは、レベル高の割り込みレベルに対しては特に言及せず、レベル低の割り込みに対してはＯＳのアドレスの設定のままにしておく。つまり、「レベル高」であったチューナ部１０７、ｄｅｍｕｘ部１０８の割り込みレベルは、ＯＳ上のアプリケーション起動後にＩＮＴＣ１０２により「レベル高」から「レベル低」へ書き換えられる。また、レベル高に対応するジャンプ先アドレスは、ＯＳ上のアプリケーション起動後に「簡易制御プログラム」から「（ｄｏｎ’ｔ　ｃａｒｅ）」へ書き換えられる（ステップＳ４０４）。
　この割り込みテーブルの設定によって、チューナ部１０７、ｄｅｍｕｘ部１０８、復号部１０９、デコーダ部１１０およびＡＶ出力制御部１１１の割り込みレベルは全て「レベル低」となり、これらのデバイスの割り込みは全てＯＳにより制御されることとなる。
　次に、ＯＳ上の制御アプリケーションにより、チューナ部１０７、ｄｅｍｕｘ部１０８に対して、簡易制御プログラム１２２の処理状態から判定した、続きの処理が行われる（ステップＳ４０５）。例えば、ｄｅｍｕｘ部１０８に対するＶｉｄｅｏ／ＡｕｄｉｏのＰＩＤ値の設定、復号部１０９に対するＥＣＭの設定、デコーダ部１１０の制御、ＡＶ出力制御部１１１の制御が行われ、その後、出画が開始される（ステップＳ４０６）。
　以上説明したように、本実施形態では、ＯＳをロードする前から、ブートローダ１２１で例えばチューナ部１０７、ｄｅｍｕｘ部１０８などのデバイスの制御が開始され、これらのデバイスは割り込み駆動で制御されることにより、ＯＳやＯＳ上のプログラム起動とデバイス制御とを並列して実行することができる。さらに、ＩＮＴＣ１０２によりＯＳ上のプログラムでデバイス制御のパラメータである割り込みレベルおよび制御元のプログラムのジャンプ先アドレスを受け取り、かつ割り込みテーブルを書き換えて処理を引き継ぐことで、電源投入から視聴開始までの待ち時間を短縮するとともにＯＳからデバイス制御を引き続き行えるようにした。
　つまり、デジタル放送受信装置１は、少なくとも１つの制御マイコン（ＣＰＵ１０１）で、チューナの周波数設定をブートローダ１２１により行い、チューナ部１０７でのチューナ同期完了待ちおよびｄｅｍｕｘ部１０８からのＰＡＴ情報の受信、ＰＭＴ情報の受信を割り込み駆動で実行させながら、ＯＳやＯＳ上のプログラムの起動を並列して実行させ、割り込み駆動で実行したチューナ部１０７とｄｅｍｕｘ部１０８の制御をＯＳ上のプログラム上から続けて実行できる。これにより、ユーザが電源投入してから実際に視聴を開始できるまでの時間を短縮することができる。
　また、ＯＳ上のプログラムで制御を引き継ぐことで、チューナ部１０７やｄｅｍｕｘ部１０８の制御と他のデバイス（例えば、復号部１０９、デコーダ部１１０およびＡＶ出力制御部１１１）の制御とを一元に制御できるため、ＯＳ上のプログラム起動後は柔軟に連携した制御を行うことができる。
　なお、電波状態が悪い、起動中にアンテナ線が抜けたなどの要因で、チューナ同期が完了しない、ＰＡＴ情報が受信できない、ＰＭＴ情報が受信できないといった異常が発生した場合においても、ＯＳ上のアプリケーションで簡易制御プログラム１２２の処理状態を取得するので、画面上へのエラー表示などの処理を速やかに実行することができる。
　さらに、簡易制御プログラム１２２によるｄｅｍｕｘ部１０８の制御においては、ＰＡＴ情報、ＰＭＴ情報以外のＴＳパケット（トランスポートパケット）の処理を追加することも容易である。例えば、ＮＩＴ（Ｎｅｔｗｏｒｋ　Ｉｎｆｏｒｍａｔｉｏｎ　Ｔａｂｌｅ）、ＣＡＴ（Ｃｏｎｄｉｔｉｏｎａｌ　Ａｃｃｅｓｓ　Ｔａｂｌｅ）、ＥＭＭ（Ｅｎｔｉｔｌｅｍｅｎｔ　Ｍａｎａｇｅｍｅｎｔ　Ｍｅｓｓａｇｅ）情報の受信にも適用可能である。
　さらに、本発明の構成を拡張して、簡易制御プログラム１２２による制御対象を、チューナ部１０７のみにすることや、復号部１０９、デコーダ部１１０およびＡＶ出力制御部１１１を制御対象に拡張することは容易である。
　また、ユーザが前回電源投入時に最後に外部入力を視聴していた場合、ブートローダ１２１でのチューナ部１０７の周波数の設定は行わないようにすることで、チューナ部１０７の消費電力を削減することができる。
　さらに、ファームウェアアップデート起動時などチューナ部１０７を起動する必要がない起動の場合や、タイマーによる電源ＯＮ時で高速に起動する必要がない場合には、チューナ部１０７の周波数の設定を行わないため、チューナ部１０７の消費電力を削減することができる。
　なお、本発明は、上記した実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の改良、変形を行ってもよい。
　例えば、上記した実施形態では、制御装置としてデジタル放送受信装置を例として説明したが、デジタル放送受信装置以外の制御装置に本発明を使用してもよい。
　また、上記した本発明にかかる制御装置には、上記実施形態における任意の構成要素を組み合わせて実現される別の実施形態や、実施形態に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本発明にかかるデジタル放送受信装置や制御装置を備えた各種装置なども本発明に含まれる。例えば、本発明にかかるデジタル放送受信装置を備えたデジタル放送受信システムも本発明に含まれる。
　本発明は、特にテレビ、ビデオレコーダ、携帯電話、パーソナルコンピュータなどのデジタル放送受信装置の機能を有する機器に適用可能であり、電源投入から出画されるまでの時間を短縮することのできる点で有用な技術である。
１　デジタル放送受信装置（制御装置）
１０１　ＣＰＵ（制御マイコン）
１０２　ＩＮＴＣ（割り込み駆動部）
１０５　ＲＯＭ
１０７　チューナ部
１０８　ｄｅｍｕｘ部（デマルチプレクサ部）
１０９　復号部
１１０　デコーダ部
１１１　ＡＶ出力制御部
１２１　ブートローダ（ブートローダプログラム）
１２２　簡易制御プログラム（第１制御プログラム）
１２３　本体プログラム（第２制御プログラム）

Claims (12)

  1. 　制御マイコンと、
    　前記制御マイコンに接続された少なくとも１つのデバイスと、
    　第１制御プログラム、前記制御マイコンの制御に使用される第２制御プログラムおよび
    起動時に前記第２制御プログラムを前記制御マイコンにロードするためのブートローダプログラムとを記憶するＲＯＭとを備え、
    　前記第１制御プログラムは、前記少なくとも１つのデバイスを起動させて動作状態にさせる割り込み処理を含む割り込み処理プログラムを含み、
    　前記制御マイコンは、前記ブートローダプログラムの実行により、前記ＲＯＭから前記第２制御プログラムのロードを行い、前記第２制御プログラムのロード中に前記少なくとも１つのデバイスから割り込み処理を求める割り込み信号を受け付けて、割り込み処理をする
    制御装置。
  2. 　前記制御マイコンは、前記少なくとも１つのデバイスの割り込み処理を受け付ける割り込み駆動部を備え、
    　前記少なくとも１つのデバイスは、割り込み信号を前記割り込み駆動部に送信し、
    　前記割り込み信号を受信した前記割り込み駆動部は、前記割り込み処理プログラムを呼び出して前記制御マイコンに割り込み処理をさせる
    請求項１に記載の制御装置。
  3. 　前記制御マイコンは、前記ブートローダプログラムの実行により、前記割り込み処理プログラムの先頭を示すジャンプ先アドレスを保持する割り込みアドレステーブルを設定した後、前記割り込み信号を受け付け可能にする
    請求項２に記載の制御装置。
  4. 　制御マイコンと、前記制御マイコンに接続された少なくとも１つのデバイスと、前記少なくとも１つのデバイスを起動させて動作状態にさせる割り込み処理を含む割り込み処理プログラムを含む第１制御プログラムと、前記制御マイコンの制御に使用される第２制御プログラムと、前記制御装置の起動時に前記第２制御プログラムを制御マイコンにロードするためのブートローダプログラムとを記憶するＲＯＭとを備えた制御装置の制御方法であって、
    　前記制御マイコンにより、前記ブートローダプログラムを実行して前記第２制御プログラムのロードを行うステップと、
    　前記第２制御プログラムのロード中に前記少なくとも１つのデバイスから割り込み処理を求める割り込み信号を受け付けて、前記制御マイコンに割り込み処理をさせるステップとを含む
    制御装置の制御方法。
  5. 　前記少なくとも１つのデバイスが、割り込み処理を求める割り込み信号を前記制御マイコンに設けられた割り込み駆動部に送信するステップと、
    　前記割り込み信号を受信した前記割り込み駆動部が、前記割り込み処理プログラムを呼び出して前記制御マイコンに割り込み処理をさせるステップとを含む
    請求項４に記載の制御装置の制御方法。
  6. 　請求項１に記載の制御装置を備え、
    　前記少なくとも１つのデバイスとして、チューナ部、デマルチプレクサ部、復号部、デコーダ部およびＡＶ出力制御部の少なくとも１つを有する
    デジタル放送受信装置。
  7. 　前記第２制御プログラムは、オペレーティングシステムおよびオペレーティングシステム上で動作するプログラムのうちの少なくとも１つである
    請求項６に記載のデジタル放送受信装置。
  8. 　前記ブートローダプログラムは、チューナ部への周波数の設定処理を行う手順を含む
    請求項６に記載のデジタル放送受信装置。
  9. 　前記割り込み処理プログラムの実行により動作状態にさせられる前記少なくとも１つのデバイスは、チューナ部とデマルチプレクサ部であり、
    　前記割り込み処理プログラムは、
    　前記チューナ部から割り込み信号が出力され割り込み要因がチューナ同期完了であればデマルチプレクサに対してＰＡＴ（Ｐｒｏｇｒａｍ　Ａｓｓｏｃｉａｔｉｏｎ　Ｔａｂｌｅ）受信のためのＰＩＤを設定し、
    　前記デマルチプレクサ部から割り込み信号が出力され割り込み要因がＰＡＴ受信であればＰＡＴを格納してＰＡＴに記述されているＰＭＴ（Ｐｒｏｇｒａｍ　Ｍａｐ　Ｔａｂｌｅ）のＰＩＤを前記デマルチプレクサ部に設定し、
    　前記デマルチプレクサ部から割り込み信号が出力され割り込み要因がＰＭＴ受信であればＰＭＴを格納する手順を備える
    請求項６に記載のデジタル放送受信装置。
  10. 　前記割り込み処理プログラムは、
    　チューナから割り込み要因がエラーを示す要因であればデマルチプレクサに対するＰＩＤの設定を解除する手順を備える
    請求項９に記載のデジタル放送受信装置。
  11. 　前記ブートローダプログラムは、
    　前記制御装置の起動理由を取得し、
    　前記起動理由が視聴であると判定したときは、チューナ部の起動直前に前記チューナ部に設定されていたラストチャンネル情報を取得し、
    　前記起動理由が視聴でないと判定したときは、前記第２制御プログラムをロードする手順を備える
    請求項６に記載のデジタル放送受信装置。
  12. 　前記ブートローダプログラムは、
    　前記チューナ部のラストチャンネル情報を取得したときに、ラストチャンネル情報に含まれる前記チューナ部に設定すべき所定の周波数設定が有効か無効かを判定し、
    　前記チューナ部の周波数設定が有効であると判定した場合には、前記所定の周波数を前記チューナ部に設定し、
    　前記チューナ部の周波数設定が無効であると判定した場合には、前記第２制御プログラムをロードする手順を備える
    請求項１１に記載のデジタル放送受信装置。
PCT/JP2011/000393 2010-02-10 2011-01-26 制御装置、制御装置の制御方法およびデジタル放送受信装置 WO2011099240A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011553733A JPWO2011099240A1 (ja) 2010-02-10 2011-01-26 制御装置、制御装置の制御方法およびデジタル放送受信装置
CN2011800088055A CN102754451A (zh) 2010-02-10 2011-01-26 控制装置、控制装置的控制方法和数字广播接收装置
US13/568,464 US8935521B2 (en) 2010-02-10 2012-08-07 Control apparatus, method of controlling control apparatus, and digital broadcast receiving apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010027516 2010-02-10
JP2010-027516 2010-02-10

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/568,464 Continuation US8935521B2 (en) 2010-02-10 2012-08-07 Control apparatus, method of controlling control apparatus, and digital broadcast receiving apparatus

Publications (1)

Publication Number Publication Date
WO2011099240A1 true WO2011099240A1 (ja) 2011-08-18

Family

ID=44367529

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/000393 WO2011099240A1 (ja) 2010-02-10 2011-01-26 制御装置、制御装置の制御方法およびデジタル放送受信装置

Country Status (4)

Country Link
US (1) US8935521B2 (ja)
JP (1) JPWO2011099240A1 (ja)
CN (1) CN102754451A (ja)
WO (1) WO2011099240A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103209353A (zh) * 2012-01-13 2013-07-17 联咏科技股份有限公司 控制数字视频装置的方法
JP2014017761A (ja) * 2012-07-11 2014-01-30 Toshiba Corp 情報処理装置及び音声通信機能の設定方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102294359B1 (ko) * 2014-09-26 2021-08-26 삼성전자주식회사 전자 장치 및 전자 장치에서 알림을 제어하는 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007104083A (ja) * 2005-09-30 2007-04-19 Toshiba Corp 放送受信装置及びその制御方法
JP2007311958A (ja) * 2006-05-17 2007-11-29 Hitachi Ltd テレビ機能付きパーソナルコンピュータおよび映像表示方法
JP2010028447A (ja) * 2008-07-18 2010-02-04 Hitachi Ltd ディジタル放送受信装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3593241B2 (ja) * 1997-07-02 2004-11-24 株式会社日立製作所 計算機の再起動方法
JP2003115775A (ja) 2001-10-09 2003-04-18 Matsushita Electric Ind Co Ltd デジタル放送受信装置
JP3861828B2 (ja) * 2003-02-26 2006-12-27 カシオ計算機株式会社 カメラ装置、及びカメラ装置の起動方法、プログラム
CN1599452A (zh) * 2003-09-19 2005-03-23 乐金电子（沈阳）有限公司 数字电视及其驱动方法
JP2006262090A (ja) 2005-03-17 2006-09-28 Seiko Epson Corp デジタル放送受信装置
JP2007282067A (ja) * 2006-04-11 2007-10-25 Hitachi Ltd デジタル放送受信装置
KR101080420B1 (ko) * 2006-12-29 2011-11-04 삼성전자주식회사 시동 속도가 개선된 디지털 방송 수신 장치 및 디지털 방송수신 장치의 시동 방법
CN101277407B (zh) * 2008-05-16 2011-04-20 华为技术有限公司 机顶盒启动方法和机顶盒

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007104083A (ja) * 2005-09-30 2007-04-19 Toshiba Corp 放送受信装置及びその制御方法
JP2007311958A (ja) * 2006-05-17 2007-11-29 Hitachi Ltd テレビ機能付きパーソナルコンピュータおよび映像表示方法
JP2010028447A (ja) * 2008-07-18 2010-02-04 Hitachi Ltd ディジタル放送受信装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103209353A (zh) * 2012-01-13 2013-07-17 联咏科技股份有限公司 控制数字视频装置的方法
US20130182188A1 (en) * 2012-01-13 2013-07-18 Novatek Microelectronics Corp. Method for controlling digital video device
JP2014017761A (ja) * 2012-07-11 2014-01-30 Toshiba Corp 情報処理装置及び音声通信機能の設定方法

Also Published As

Publication number Publication date
JPWO2011099240A1 (ja) 2013-06-13
CN102754451A (zh) 2012-10-24
US8935521B2 (en) 2015-01-13
US20120304242A1 (en) 2012-11-29

Similar Documents

Publication Publication Date Title
US9625968B2 (en) Method for operating multiple standby states and broadcast receiving apparatus using the same
US9372983B2 (en) Apparatus and method of controlling permission to applications in a portable terminal
KR20110126148A (ko) 어플리케이션을 처리하는 네트워크 디바이스의 구조 및 상기 네트워크 디바이스의 제어방법
US8813084B2 (en) Broadcast receiving apparatus and scheduling method thereof
US10826913B2 (en) Apparatus and method for providing security service in communication system
US10063923B2 (en) Digital device and control method thereof
JP4496267B1 (ja) 無線通信装置、および無線通信装置の制御方法
KR20140057144A (ko) 디스플레이장치 및 그 제어방법
JP7409448B2 (ja) 受信装置及び受信方法
WO2011099240A1 (ja) 制御装置、制御装置の制御方法およびデジタル放送受信装置
KR102100456B1 (ko) 전자장치에서 디지털 저작권 관리 서비스를 제공하기 위한 장치 및 방법
JP5496548B2 (ja) 半導体集積回路
US9026775B2 (en) Apparatus and method to drive devices in order to enable rapid booting
US20150177819A1 (en) Terminal apparatus and method for controlling thereof
JP2009044401A (ja) 受信装置
JP5092608B2 (ja) 受信装置
WO2019134173A1 (zh) 一种智能电视的通道处理的方法及智能电视
JP4649317B2 (ja) テレビ放送受信機
US8015579B2 (en) Broadcast signal processing apparatus and control method thereof
JP2012049731A (ja) デジタル放送受信装置
JP2010028344A (ja) デジタル放送受信装置、制御プログラムの更新方法および制御プログラムの更新プログラム
JP5180635B2 (ja) 放送受信装置及びその音量制御方法
JP2010062884A (ja) 放送受信装置
KR101520101B1 (ko) 영상표시기기의 전원 제어 장치 및 방법
WO2009040549A2 (en) Receiver for digitally broadcast signals

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201180008805.5

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11741991

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2011553733

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11741991

Country of ref document: EP

Kind code of ref document: A1