WO2011061989A1 - デバイス基板およびその製造方法 - Google Patents
デバイス基板およびその製造方法 Download PDFInfo
- Publication number
- WO2011061989A1 WO2011061989A1 PCT/JP2010/065980 JP2010065980W WO2011061989A1 WO 2011061989 A1 WO2011061989 A1 WO 2011061989A1 JP 2010065980 W JP2010065980 W JP 2010065980W WO 2011061989 A1 WO2011061989 A1 WO 2011061989A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- terminal
- device substrate
- insulating layer
- terminal portions
- electronic component
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/4985—Flexible insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13456—Cell terminals located on one side of the display only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02185—Shape of the auxiliary member
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
- H01L2224/1146—Plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13005—Structure
- H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1301—Shape
- H01L2224/13016—Shape in side view
- H01L2224/13018—Shape in side view comprising protrusions or indentations
- H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/1601—Structure
- H01L2224/16012—Structure relative to the bonding area, e.g. bond pad
- H01L2224/16013—Structure relative to the bonding area, e.g. bond pad the bump connector being larger than the bonding area, e.g. bond pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16112—Disposition the bump connector being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
- H01L2224/171—Disposition
- H01L2224/17104—Disposition relative to the bonding areas, e.g. bond pads
- H01L2224/17106—Disposition relative to the bonding areas, e.g. bond pads the bump connectors being bonded to at least one common bonding area
- H01L2224/17107—Disposition relative to the bonding areas, e.g. bond pads the bump connectors being bonded to at least one common bonding area the bump connectors connecting two common bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/81385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/81395—Bonding interfaces outside the semiconductor or solid-state body having an external coating, e.g. protective bond-through coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/81399—Material
- H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/81417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/81424—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/81399—Material
- H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/81463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/81481—Tantalum [Ta] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00013—Fully indexed content
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
- Y10T156/10—Methods of surface bonding and/or assembly therefor
Definitions
- the present invention relates to a device substrate such as a display panel and a manufacturing method thereof, and more particularly to a device substrate including a terminal that is press-contacted with a terminal of an electronic component such as an LSI chip mounted using an adhesive and a manufacturing method thereof. .
- FIG. 21 is a schematic plan view of a conventional liquid crystal panel 600 mounted on a mobile phone or the like on which electronic components are mounted using this ACF.
- the liquid crystal panel 600 includes two glass substrates 610 and 615, an LSI chip 630, and an FPC substrate 640 that are arranged to face each other.
- the liquid crystal panel in the present specification indicates an electronic component such as two glass substrates disposed opposite to each other and an LSI component such as an LSI chip mounted on the glass substrate, but does not include a backlight or a polarizing plate.
- the present invention is not limited to this, and it is not always necessary to include an FPC board or the like as an electronic component.
- the space between the two glass substrates 610 and 615 forms a display portion 620 in which liquid crystal (not shown) is sealed with a sealing material (not shown).
- the overhanging portion 611 of the glass substrate 610 includes a large scale integrated circuit (Large Scale Integration: hereinafter referred to as “LSI”) chip 630 having a driver function necessary for driving the display portion 620, and an external electronic device.
- LSI Large Scale Integration
- FPC Flexible Printed wiring
- the chip ACF 630a and the FPC ACF 640a are respectively used because the hard LSI chip 630 is preferably mounted with the hard chip ACF 630a, and the soft FPC board 640 is preferably mounted with the soft FPC ACF 640a.
- the chip ACF 630a including conductive particles having a small diameter is used.
- the conductive particles having a relatively large diameter are included. This is because it is preferable to use ACF640a for FPC.
- the pitch of LSIs has been reduced, and included in the chip ACF 630a so that one conductive particle does not contact two adjacent terminals at the same time or a plurality of conductive particles aggregated at the same time.
- the diameter of the conductive particles tends to be small.
- the thickness of the conductive path formed depends on the size of the conductive particles, and the larger the conductive particles, the larger the conductive path. Therefore, it is preferable that the diameter of the conductive particles is not small.
- Japanese Patent Laid-Open No. 2006-237486 describes a configuration in which a thin insulating coat is formed on the bump surface of an LSI chip. According to this configuration, it is possible to prevent the conductive particles from contacting at the same time in a state where a plurality of conductive particles aggregate in two adjacent terminals without making the diameter of the conductive particles too small.
- the pitch cannot be narrower than the diameter of one conductive particle.
- Japanese Patent Application Laid-Open No. 2005-266091 describes a display panel in which a conductive layer is provided on a convex surface made of a resin as a configuration of a terminal to be brought into contact with a bump of an LSI chip without using an ACF. Yes.
- the bumps made of resin are appropriately dented to absorb bump height variations and the like, and a good connection state can be obtained.
- the size of the convex portion is about the size of one or a plurality of terminals, and the contact area with the glass substrate is small, which makes it easy to peel off. Further, since a large number of convex portions are formed for each one or a plurality of terminals corresponding to the number of bumps of the LSI chip, a large number of boundary portions with the glass substrate are generated.
- an adhesive for fixing the LSI chip and the glass substrate is poured around the terminal including the convex portion, and this adhesive generates a force for peeling the convex portion from the glass substrate. Yes. Since this force is concentrated on the boundary part (outer peripheral part) of the convex part, as a result of a large amount of force concentrating on many boundary parts, the convex part may be peeled off from the glass substrate. May be.
- the present invention is a device substrate such as a display panel having a terminal to which an electronic component such as an LSI chip fixed by an adhesive can be connected, and the destruction of the terminal by the adhesive is suppressed. And a method of manufacturing the same.
- a first aspect of the present invention is a device substrate in which an electronic component is mounted on a substrate with a non-conductive adhesive, An insulating substrate; A plurality of terminal portions to be connected to the electronic component are formed, and an insulating layer having a predetermined elastic force is continuously formed between all the plurality of terminal portions and the substrate; An adhesive provided in a predetermined region including between the insulating layer and the electronic component; The outer peripheral portion of the insulating layer is outside the region where the adhesive is provided.
- a plurality of wirings connected to the plurality of terminal portions are formed on the substrate, A plurality of contact holes for connecting the plurality of terminal portions and the plurality of wirings, respectively, are formed in the insulating layer.
- the plurality of contact holes are formed in the region where the adhesive is provided.
- Each of the plurality of contact holes is separated by a distance at which the connection failure between the corresponding terminal portion and the corresponding wiring does not occur due to the vertical deflection of the plurality of terminal portions with respect to the substrate surface that should be generated by mounting the electronic component. It is characterized in that it is formed at the position.
- the plurality of terminal portions are made of a material having toughness that does not occur due to bending of the plurality of terminal portions in a direction perpendicular to the substrate surface, which should occur when the electronic component is mounted.
- a sixth aspect of the present invention is the fifth aspect of the present invention.
- the plurality of terminal portions are made of a material containing aluminum or an aluminum alloy.
- Each of the plurality of terminal portions has a length in the arrangement direction of the plurality of electrodes smaller than each of the plurality of electrodes provided in the electronic component to be connected, and a length in a direction perpendicular to the arrangement direction. Is large.
- the length of each of the plurality of terminal portions in the arrangement direction is smaller than half of the length of each of the plurality of electrodes in the arrangement direction.
- the adhesive is a non-conductive film or a non-conductive paste.
- the adhesive includes conductive particles,
- the conductive particles have a hardness capable of breaking through high-resistance films that can be formed on the plurality of terminal portions by pressure applied when the electronic component is mounted.
- An eleventh aspect of the present invention is the tenth aspect of the present invention,
- the conductive particles are made of a single material having the hardness.
- a twelfth aspect of the present invention is the tenth aspect of the present invention,
- the conductive particles have a particle size of 1 micron or less.
- the insulating layer includes a portion that protrudes in a direction perpendicular to the substrate surface for each region including one of the plurality of terminal portions or two or more adjacent ones.
- a fourteenth aspect of the present invention is the thirteenth aspect of the present invention,
- the insulating layer is formed so as to protrude in a direction perpendicular to the substrate surface for each terminal portion.
- the insulating layer is characterized in that a plurality of protrusions protruding in a direction perpendicular to the substrate surface are formed on a surface to be in contact with the plurality of terminal portions.
- the electronic component includes a plurality of electrodes to be connected to the plurality of terminal portions,
- the insulating layer is made of a material having low rebound resilience so that stress concentration is generated in the terminal portions to be in contact with the edge portions of the plurality of electrodes when the electronic component is mounted.
- the electronic component includes a plurality of electrodes to be connected to the plurality of terminal portions, Among the plurality of electrodes of the plurality of electrodes, a plurality of electrodes constituting at least one group are respectively connected to the terminal portions along a direction in which one corresponding terminal portion extends. It is characterized by.
- the electronic component includes a plurality of electrodes to be connected to the plurality of terminal portions, Predetermined concave portions or convex portions are respectively formed on the surfaces of the plurality of electrodes in contact with the plurality of terminals so that the high resistance film that can be formed on the plurality of terminal portions can be broken through. .
- the nineteenth aspect of the present invention is the eighteenth aspect of the present invention
- the electronic component is an integrated circuit module, and includes a plurality of bump electrodes that are the plurality of electrodes, Passivation formed on the surface facing the surface such that a convex portion having a height capable of breaking through the high resistance film that can be formed on the plurality of terminal portions is formed on the surface of the plurality of bump electrodes.
- the thickness of the layer is substantially the same as the height.
- the electronic component includes a plurality of electrodes to be connected to the plurality of terminal portions, Each of the plurality of terminal portions is parallel to the direction in which the portion extends in the vicinity of at least one of the portions to be in contact with the edge portion of one of the plurality of electrodes to be connected when the electronic component is mounted. Including a portion with a small length.
- the 21st aspect of the present invention is the 20th aspect of the present invention.
- Each of the plurality of terminal portions has a slit formed in a portion where the length is reduced.
- a plurality of wirings connected to the plurality of terminal portions are formed on the substrate,
- Each of the plurality of terminal portions includes a portion having a small length in the vicinity of at least one portion other than a portion closest to a corresponding one of the plurality of wirings among portions to be in contact with the edge portion. It is characterized by including.
- Each of the plurality of terminal portions includes a portion where the length is reduced in the vicinity of the portion closest to the terminal end of the terminal portion among the portions to be in contact with the edge portion.
- the substrate includes a display unit that displays an image;
- the electronic component includes a drive element that drives the display unit based on a signal given from the outside.
- the display unit A light reflecting portion for reflecting light incident from the outside; A liquid crystal layer in which the transmittance of light incident from the outside and the light reflected by the reflecting portion is controlled,
- the light reflecting part is formed of the same material as the terminal part.
- the electronic component includes an integrated circuit chip and a flexible substrate
- the adhesive may be of the same type between the insulating layer and the integrated circuit chip and between the insulating layer and the flexible substrate.
- a twenty-seventh aspect of the present invention is a device substrate manufacturing method in which an electronic component is mounted on a substrate with a non-conductive adhesive, An insulating layer forming step of forming an insulating layer having a predetermined elastic force on an insulating substrate; A terminal part forming step for forming a plurality of terminal parts to be connected to the electronic component on the insulating layer; An adhesion preparation step of providing an adhesive in a predetermined region including between the insulating layer and the electronic component; A mounting step of mounting the electronic component by crimping the electronic component to the substrate with a predetermined crimping means; In the insulating layer forming step, the insulating layer is continuously formed between all of the plurality of terminal portions and the substrate, and an outer peripheral portion of the insulating layer is formed outside the region where the adhesive is provided. It is characterized by that.
- a pattern forming step of forming a conductor pattern to be a plurality of wirings to be connected to the plurality of terminal portions, respectively On the substrate, a pattern forming step of forming a conductor pattern to be a plurality of wirings to be connected to the plurality of terminal portions, respectively, The insulating layer further includes a contact hole forming step of forming a contact hole for connecting the plurality of terminal portions and the plurality of wirings.
- the light reflecting portion is used in the same manner as the film forming method to be used when forming a light reflecting portion that reflects light incident from the outside in the display portion.
- the terminal portion is formed by using the same material as the power material.
- the insulating layer having a predetermined elastic force is continuously formed between all of the plurality of terminal portions and the substrate, and the outer peripheral portion of the insulating layer is provided with the adhesive. Since it is outside the region, the outer peripheral portion (boundary portion) of the insulating layer does not reach the region where the adhesive is provided. Therefore, it is possible to prevent the terminal portion from being broken due to the insulating layer being peeled off from the boundary portion by the adhesive. In addition, since the insulating layer is formed immediately below the terminal portion, the terminal portion is constantly crimped to the terminal of the electronic component by the elastic force of the insulating layer, and is electrically connected stably.
- a wiring pattern is formed on a glass substrate and then an insulating layer such as an interlayer insulating film or a passivation layer is formed. Since the process can be used, the manufacturing cost can be reduced.
- the contact hole since the contact hole is covered with the adhesive, the contact hole can be protected and the terminal portion is not exposed to the position of the contact hole, so that corrosion is prevented. Can do.
- the fourth aspect of the present invention at a position separated by a distance at which the connection failure between the corresponding terminal portion and the corresponding wiring does not occur due to the vertical deflection of the terminal portion to be generated by mounting the electronic component. Since the contact hole is formed, for example, a crack is generated in the bent portion of the terminal portion around the contact hole, so that no breakage occurs, and an electrical good connection can be maintained.
- the terminal portion is made of a material having a toughness that does not cause breakage due to bending, a crack occurs even when the terminal portion bends (in a portion where the bending rate is large). It is difficult or does not occur, and an electrically stable connection can be obtained.
- the terminal portion is formed of a material containing aluminum or an aluminum alloy, an inexpensive material having high toughness can be used.
- the terminal portion in the arrangement direction of the electrodes is smaller than that of the plurality of electrodes provided in the electronic component, the terminal portion is within the range (of the surface that can be contacted) of the electrodes. Then, since it is uniformly pressed, the electrical connection state does not deteriorate due to tilting and poor balance, and the length in the direction perpendicular to the arrangement direction is large. Even if the installation position of the component is deviated, the electrical connection state can be maintained well within the range of the electrode.
- the length in the arrangement direction of the terminal portions is smaller than half of the length in the arrangement direction of the electrodes, and therefore, for example, 1 of the length including the ideal center position. Even if the position of the electrode is shifted in the arrangement direction within a range of / 4, the terminal portion is pressed uniformly, so that the terminal portion does not tilt and the electrical connection state can be kept good.
- the adhesive is a non-conductive film or a non-conductive paste, no conductive particles are required for the connection, so that the electronic component can be easily and inexpensively bonded.
- the conductive particles are made of a single material, it is easy to obtain sufficient hardness, and the layer structure is typically made of only metal (for example, nickel). Conductive particles having no structure can be easily produced at low cost.
- the conductive particles have a particle size of 1 micron or less, it is possible to easily break through the high resistance film.
- the conductive particles having such a small particle diameter have a structure made of a single (metal) material as in the eleventh aspect of the present invention. It is preferable.
- the insulating layer includes a portion that protrudes in a direction perpendicular to the substrate surface for each region including one of the plurality of terminal portions or two or more adjacent ones. Therefore, since the terminal portion can be sufficiently pressed against the electrode of the electronic component, the electrical connection can be ensured.
- the electrical connection can be ensured because each terminal portion can be sufficiently pressed against the electrode of the electronic component.
- a number of protrusions that are convex in the direction perpendicular to the substrate surface are formed on the insulating layer. Since the high resistance film that can be formed on the terminal portion can be pierced at the tip portion of the protrusion, the high resistance film can be easily removed to ensure electrical connection.
- the insulating layer is made of a material having low rebound resilience, stress is applied to the plurality of terminal portions that should be in contact with the edge portion of the electrode when the electronic component is mounted. Concentration occurs, and the portion is greatly stretched, resulting in a large tensile stress. As a result, the high-resistance film that can be formed in the portion is broken, so that the high-resistance film can be easily removed to ensure electrical connection.
- the plurality of electrodes constituting one group are respectively connected to the corresponding terminal portion along the direction in which the corresponding one terminal portion extends, and thus contact one terminal.
- the edge part of the electrode to be increased increases, and it is possible to break through many high resistance films that can be formed on the terminal portion at the edge part. Can be sure.
- the predetermined concave portion or convex portion is formed on the surface of the electrode, it is possible to break through many high resistance films that can be formed on the terminal portion at the edge portion of the electrode. Therefore, many high resistance films can be eliminated and electrical connection can be made more reliable.
- the convex portion by making the thickness of the passivation layer substantially the same as the height of the convex portion, the convex portion can easily eliminate the high resistance film and ensure electrical connection. can do.
- a portion having a small length parallel to the direction in which the portion extends is near at least one of the (one or more) portions to be in contact with the edge portion of the electrode. Since the terminal portion includes this portion, the portion becomes structurally weak, so that, for example, a crack is caused by contacting the edge portion of the electrode when the electronic component is mounted. As a result, the high-resistance film that can be formed in the portion is broken, so that the high-resistance film can be easily removed to ensure electrical connection.
- the twenty-first aspect of the present invention it is possible to easily reduce the length of the portion where the length is reduced by forming the slit.
- the portion closest to the corresponding wiring in the vicinity of the portion to be in contact with the edge portion is not reduced in length, and therefore flows to the wiring when the portion is broken, for example. Occurrence of a state where the current is interrupted or suppressed can be avoided in advance.
- the length is reduced in the vicinity of the portion closest to the terminal end of the portion of the portion that should be in contact with the edge portion. For example, the portion is broken. However, the current flowing through the wiring is not affected at all, and the occurrence of a state in which the current is interrupted or suppressed can be avoided without fail.
- a display panel including a display unit such as a liquid crystal panel, which has the same effect as the first aspect of the present invention.
- the terminal portion is generated in the step of forming the reflective electrode formed in the display portion (pixel forming portion thereof), the conventional manufacturing process of the liquid crystal display device is used. By doing so, it is possible to manufacture a device substrate which is a display panel including the terminal portion at low cost without developing and introducing a new manufacturing process.
- the integrated circuit chip and the flexible substrate can be provided close to each other without considering installation accuracy. Therefore, the frame of the device substrate can be narrowed, and the manufacturing process can be simplified by using one kind of adhesive.
- the twenty-seventh aspect of the present invention it is possible to provide a device substrate manufacturing method that exhibits the same effects as those of the first aspect of the present invention.
- the twenty-eighth aspect of the present invention it is possible to provide a device substrate manufacturing method that exhibits the same effect as the second aspect of the present invention.
- the material to be used for the light reflecting portion is the same as the film forming method to be used when the reflecting portion is to be formed. Since the terminal part is formed by using the same material, even if the light reflecting part is not formed in the display part forming process, it is specially selected depending on the manufacturing apparatus and film forming method used to form it. The terminal portion can be formed easily and at a low cost without employing a simple process.
- FIG. 3 is a cross-sectional view of the liquid crystal panel 10 along the arrow AA shown in FIG. 2 in the embodiment.
- FIG. 4 is a cross-sectional view showing a structure in the vicinity of a terminal portion in the cross-sectional view shown in FIG. 3 in the embodiment.
- it is sectional drawing which shows the display wiring and insulating layer for showing simply the manufacturing process of the glass substrate which has a terminal part connected with the bump electrode of an LSI chip.
- it is sectional drawing which shows the contact hole opened to an insulating layer.
- FIG. 1 it is sectional drawing which shows the terminal part formed on an insulating layer.
- FIG. 1 it is the top view which looked at LSI chip 40 and its peripheral part from the back surface side of the glass substrate 20.
- FIG. 1 it is a figure which shows an example of the positional relationship when connecting a bump electrode and a terminal part with a cross section perpendicular
- FIG. 12 is a cross-sectional view showing a structure of two bump electrodes and one terminal portion shown in FIG. 11 in a modification of the embodiment.
- it is sectional drawing which shows the structure of the bump electrode in which the convex part was formed in the edge part, and the terminal part vicinity at the time before connecting to a terminal part.
- it is sectional drawing which shows the structure of the bump electrode in which the convex part was formed in the edge part, and the terminal part vicinity at the time after connecting to a terminal part.
- the modification of the said embodiment it is a top view which shows an example of the shape of a terminal part.
- it is sectional drawing of the electrode and terminal part which are shown in FIG.
- it is a top view which shows another example of the shape of a terminal part.
- it is a top view which shows the further another example of the shape of a terminal part.
- it is a top view which shows an example of the shape of the terminal part larger than a bump electrode.
- it is a top view which shows another example of the shape of the terminal part larger than a bump electrode. It is a model top view of the conventional liquid crystal panel.
- FIG. 1 is a schematic plan view showing a configuration of a liquid crystal panel 10 according to an embodiment of the present invention.
- the liquid crystal panel 10 includes two glass substrates 20 and 25 and an LSI chip 40 which are arranged to face each other. Further, an electronic component such as a capacitor may be provided.
- a display unit 30 in which liquid crystal (not shown) is sealed with a sealing material (not shown) is formed.
- an LSI chip 40 having a driver function necessary for driving the liquid crystal and an FPC substrate 50 connected to the outside are mounted.
- an insulating layer 60 having an elastic force suitable for mounting the LSI chip 40 is formed on the glass substrate 20 except for the display unit 30, and the insulating layer 60 is formed on the insulating layer 60 (see FIG. 4 described later).
- the LSI chip 40 and the FPC board 50 are mounted (via wiring connected to the terminal portion shown). In this liquid crystal panel, when an image signal is given to the LSI chip 40 from the outside via the FPC board 50, the LSI chip 40 displays an image on the display unit 30.
- the LSI chip 40 circuit patterns and the like of a gate driver, a source driver, and a DC / DC converter are formed on the surface of a silicon substrate by using a fine processing technique, and as connection terminals for connecting these circuit patterns to the outside.
- This is a bare chip (chip before packaging) on which bump electrodes are formed.
- the height of the bump electrode is, for example, about 15 ⁇ m.
- the configuration in which the LSI chip 40, which is a bare chip, is face-down bonded to the projecting portion 20a is an example.
- an LSI device in which the LSI chip 40 is packaged in a surface-mount package is placed on the glass substrate 20 (You may mount (via the terminal part shown in FIG. 4 mentioned later).
- the FPC board 50 is a board in which a plurality of wiring layers made of copper foil having a thickness of 8 to 50 ⁇ m are formed on one side of a flexible insulating film having a thickness of 12 to 50 ⁇ m, and can be bent freely.
- the wiring layer may be formed not only on one side of the insulating film but also on both sides.
- FIG. 2 is a perspective view showing the structure of the liquid crystal panel 10 shown in FIG. 1
- FIG. 3 is a cross-sectional view of the liquid crystal panel 10 taken along the line AA in FIG.
- the surface of the LSI chip 40 is obtained by face-down bonding using an adhesive (typically non-conductive film (hereinafter referred to as “NCF”) 81 that does not contain conductive particles.
- NCF non-conductive film
- the bump electrode 40a formed on the FPC board 50 is connected to one end of the FPC wiring 73 formed on the projecting portion 20a and the display wiring 23 extending to the display unit 30.
- the insulating film 51 of the FPC board 50 is connected to the insulating film 51.
- the formed wiring layer 74 is also connected to the other end of the FPC wiring 73 using an NCF 82 which is an adhesive that does not contain conductive particles, and the FPC wiring 73 and the display wiring 23 are connected to the display unit. Since it is formed at the same time as the other wirings in 30, it is formed of a material containing aluminum (Al) or tantalum (Ta).
- the wiring layer 74 of the FPC board 50 and the input terminal of the LSI chip 40 are connected via the FPC wiring 73, so that video signals and clocks supplied to the wiring layers 74 of the FPC board 50 from the outside are provided.
- a signal such as a signal, a reference voltage, and the like are respectively applied to corresponding input terminals of the LSI chip 40.
- each pixel forming unit in the display unit 30 and the output terminal of the LSI chip 40 are connected via the display wiring 23, the video signal output from the LSI chip 40 is stored in each display unit 30. It is given to the pixel formation portion.
- NCFs 81 and 82 used for such connection are obtained by molding a thermosetting resin such as an epoxy resin into a film shape.
- the above-mentioned ACF is obtained by mixing these resins with fine conductive particles and molding them into a film, and NCFs 81 and 82 are obtained by removing the conductive particles from the ACF.
- a non-conductive paste Non Conductive Paste which is a paste-like thermosetting resin and does not mix conductive particles may be used instead of a film.
- these non-conductive films and non-conductive pastes are collectively referred to as non-conductive adhesives or simply adhesives.
- the adhesive used in the following is not limited to NCF or NCP, and well-known materials suitable for bonding electronic components to an insulating substrate can be widely used.
- the bump electrodes 40a of the LSI chip 40 and the terminal portions (shown in FIG. 4) connected thereto are generally made of a hard metal. Therefore, they are hardly elastically deformed and are not electrically stably connected only by the adhesive. In particular, when the adhesive swells due to moisture absorption, these contacts are easily released. In addition, if the height of the bump electrode 40a varies, the electrical connection between some of the bump electrodes 40a and the terminal portion 24 may be insufficient or disconnected.
- an insulating layer 60 having a suitable elastic force is provided to permanently connect (crimp) them, and this insulating layer 60 is at least the bump electrode 40a (and the display wiring 23 or FPC). It arrange
- the insulating layer 60 only needs to exist below the bump electrode 40a in order to realize the above function by its elastic force, but a large number of bump electrodes 40a of the LSI chip 40 are arranged at a narrow pitch. Therefore, it is not preferable to provide only below these because the manufacturing process is complicated.
- a configuration in which a plurality of bump electrodes 40a are combined and an insulating layer 60 is provided below the bump electrodes 40a can be considered. It is preferable because it can be easily manufactured.
- an adhesive for fixing the LSI chip and the glass substrate is poured around the terminal portion, and this adhesive generates a force for peeling the terminal portion from the glass substrate. ing. Since this force is also concentrated on the boundary portion that is the outer peripheral portion of the insulating layer in the conventional configuration, the insulating layer may be peeled off from the glass substrate from this boundary portion. It will be destroyed. Therefore, it is preferable that the boundary portion (outer peripheral portion) of the insulating layer 60 is not in contact with at least the adhesive.
- the area of the insulating layer 60 in contact with the glass substrate 20 is often determined because the material of the insulating layer 60 that is normally used is not a substance that strongly adheres to the glass substrate 20a. Is preferably considerably large.
- the boundary portion (outer peripheral portion) of the insulating layer is not only in contact with the adhesive, but the insulating layer surrounded by the boundary portion is provided so as to protrude in the height direction from the glass substrate as in the past. Further, since the force is easily applied to the boundary portion, it naturally becomes easy to peel off, which is not preferable. Therefore, it is preferably provided as a flat layer structure along the surface of the glass substrate 20.
- the insulating layer convex it is naturally necessary to use a material that can maintain the shape, so a soft material that cannot maintain such a shape (spreads flat) must be used. It cannot be used, and usable materials are limited.
- a process for that is required, and a difficult work to design a shape suitable for generating an appropriate elastic force and accurately form it without variation is required.
- the bump electrode 40a is pressure-bonded and the indentation generated in the terminal portion 24 is inspected from the back of the substrate with a differential microscope.
- the quality of the connection state can be confirmed. Indentation inspection with such a differential microscope is widely performed, but if the insulating layer is formed to have a convex shape at the terminal portion, the thickness change in the direction perpendicular to the substrate surface becomes extremely large, so it is formed on a flat surface. With a differential microscope for inspecting the indentation made, it becomes impossible to confirm the quality of the connection state. As a result, a new measure for confirming the quality of the connection state is required, and the inspection cost is increased. From the above points, it can be said that the configuration of the present embodiment formed in a layer on the glass substrate 20 is extremely suitable.
- the boundary portion (outer peripheral portion) of the insulating layer is not in contact with the adhesive (because it matches the outer peripheral portion of the glass substrate 20)
- only the periphery of the terminal portion is formed to be convex.
- the part easily peels off.
- the insulating layer 60 may be formed so that the periphery of one or more continuous terminal portions or the periphery of each terminal portion is convex.
- FIG. 4 is a cross-sectional view showing a structure in the vicinity of the terminal portion in the cross-sectional view shown in FIG.
- the terminal portion 24 connected to the bump electrode 40a of the LSI chip 40 is formed on the insulating layer 60, and is insulated from the display wiring 23 formed below the insulating layer 60.
- the layer 60 is connected through a contact hole 60a opened.
- the terminal portion 24 includes a portion connected to the bump electrode 40a and refers to the entire metal electrode connected to the contact hole 60a.
- the NCF 81 as an adhesive is provided so as to cover the terminal portion 24 provided on the lower surface of the LSI chip 40 and the contact hole 60a provided in the vicinity of the lower surface. The manufacturing process of the glass substrate 20 having such a structure will be described with reference to FIGS.
- FIG. 5 is a cross-sectional view showing display wiring and an insulating layer for simply showing a manufacturing process of a glass substrate having a terminal portion connected to a bump electrode of an LSI chip
- FIG. 7 is a cross-sectional view showing a contact hole to be opened
- FIG. 7 is a cross-sectional view showing a terminal portion formed on the insulating layer.
- the display wiring 23 is formed on the glass substrate 20.
- a laminated film made of, for example, a plurality of metal films is formed on the surface of the glass substrate 20 by sputtering.
- an insulating substrate made of a transparent insulator such as quartz or plastic may be used in place of the glass substrate, and chromium (Cr), molybdenum (Mo), tantalum (Ta), tungsten (W ), Copper (Cu), indium tin oxide (ITO), indium zinc oxide (IZO), or an alloy obtained by adding a small amount of impurities to these substances may be used in a single layer or stacked layers.
- a resist is applied on the laminated film, and a resist pattern serving as a mask for etching the display wiring 23 (and the FPC wiring 73) is formed by performing exposure and development. Using the formed resist pattern as a mask, dry etching is performed in the order of Ti, Al, and Ti, and then the resist pattern is peeled off. As a result, the display wiring 23 (and the FPC wiring 73) is formed on the glass substrate 20.
- omitted since the manufacturing process until then is known, detailed description is abbreviate
- an insulating layer 60 which is an insulating film made of, for example, an organic resin is formed with a film thickness of about 3 to 4 ⁇ m, for example.
- the composition and film thickness of the organic resin are preferably set to conditions such that the surface after formation is substantially flat.
- the insulating layer 60 is formed by transferring an organic resin layered on a base film made of, for example, PET (polyethylene terephthalate) to a substrate, and then removing the base film.
- PET polyethylene terephthalate
- a photosensitive material is used for the organic resin, and after applying and forming a film having a predetermined thickness, the insulating layer is exposed and further developed using a photomask.
- a contact hole 60 a as shown in FIG. 6 is formed at a predetermined position of 60.
- the insulating layer 60 is not particularly required to be a photosensitive material, and the contact hole 60a may be formed by performing a known etching process that does not use a photolithography process.
- the position of the contact hole 60a is preferably a certain distance from the position where the terminal portion 24 should contact the bump electrode 40a. That is, when the terminal portion 24 is connected to the bump electrode 40a and the NCF 81, the terminal portion 24 is strongly pressed against each other, so that it bends toward the insulating layer 60 side. Therefore, when the contact hole 60a is formed at a position that is close to the influence of the bending, the portion of the terminal portion 24 provided on the surface of the contact hole 60a is also bent. As a result, in the contact hole 60a The electrical connection between the terminal portion 24 and the display wiring 23 may be defective or disconnected. For example, the bent portion of the terminal portion 24 around the contact hole 60a may break due to a crack.
- the position of the contact hole 60a is not good because the terminal portion 24 is bent by the contact from the position where the terminal portion 24 should be in contact with the bump electrode 40a (that is, displaced in a direction perpendicular to the substrate surface) or It is preferred that the distance is greater than the distance that can be cut.
- the position of the contact hole 60a is close to the position where the terminal portion 24 should come into contact with the bump electrode 40a so as to fall within the range covered by the NCF 81.
- the NCF 81 is provided on the lower surface of the LSI chip 40 in order to adhere the LSI chip 40 to the substrate surface, but is usually provided around the lower surface including the lower side of the side surface in order to adhere it stably. Therefore, when the contact hole 60a is opened within the range where the NCF 81 is provided, the contact hole 60a can be protected, and the terminal portion 24 is not exposed to the contact hole 60a, so that corrosion can be prevented. . If comprised in this way, even if it is a metal which is easy to corrode, such as aluminum, for the terminal part 24, it can be easily used without taking a corrosion prevention measure.
- the insulating layer 60 is exposed and developed so that the contact hole 60a is formed at an appropriate position, and then, for example, aluminum (Al), indium tin oxide (ITO), A terminal portion 24 made of indium zinc oxide (IZO) or the like as shown in FIG. 7 is formed.
- Al aluminum
- ITO indium tin oxide
- IZO indium zinc oxide
- a known conductive material can be appropriately used.
- the terminal portion 24 is generated in a process of forming a reflective electrode typically formed in a reflective or transflective liquid crystal display device (pixel forming portion thereof).
- the terminal portion 24 is made of a highly reflective material such as Al, Ag, or an alloy obtained by adding a small amount of impurities to these materials.
- the reflective electrode is not formed in the transmissive liquid crystal display device, it is preferable to form the terminal portion 24 by using a manufacturing apparatus and a manufacturing process for forming the reflective electrode.
- the present liquid crystal display can be manufactured at low cost without developing and introducing a new manufacturing process by using the manufacturing process of the conventional liquid crystal display device. The device can be manufactured.
- the terminal portion 24 is preferably made of a conductive material having high toughness, such as Al, rather than a material such as ITO having low toughness. If the material has high toughness, even when the terminal portion 24 is bent in contact with the bump electrode 40a (in a portion where the bending rate is large), a crack is hardly generated or does not occur, and an electrically stable connection is achieved. It is because it can obtain. Further, the structure of the terminal portion 24 will be described in detail with reference to FIGS.
- FIG. 8 is a plan view of the LSI chip 40 and its peripheral portion as viewed from the back side of the glass substrate 20. Note that the number of the display wirings 23 and the FPC wirings 73 and the bump electrodes 40a corresponding to the display wirings 23 and the FPC wirings 73a in many cases actually exceeds several tens to hundreds. Unlike the actual and interval, etc. are shown in a simplified manner.
- an NCF 81 is provided around (on the lower surface of) the LSI chip 40 and the periphery thereof, so that the LSI chip 40 is thermocompression bonded to the glass substrate 20. Since such a thermocompression bonding process is well known, a description thereof will be omitted.
- the bump electrode 40a (a cross section parallel to the substrate surface) is described as a circle, the shape is not limited. However, the length of the cross-sectional portion is considerably shorter in the direction in which the terminal portion 24 extends than the length of the cross-sectional portion parallel to the substrate surface of the terminal portion 24 (connected to the display wiring 23 and the FPC wiring 73). It is preferable to be formed long in the direction perpendicular to the extending direction (in other words, the bump electrode 40a slightly protrudes in the horizontal direction in the figure).
- the LSI chip 40 when the LSI chip 40 is mounted on the glass substrate 20 (with a chip dispenser or the like), a certain degree of positional deviation occurs in the direction along the short side of the LSI chip 40. Can be connected electrically well. That is, as can be seen from FIG. 8, even if the position of the bump electrode 40a is slightly displaced in the direction along the short side of the LSI chip 40, the bump electrode 40a is Since it is also on the terminal portion 24, the electrical connection is not affected. Note that the length of the terminal portion 24 in the direction along the short side is considerably longer than the length in the direction along the long side (for example, longer than the interval between two adjacent bump electrodes 40a). Therefore, even when the positional deviation in the short side direction occurs, the electrical connection can be kept good.
- FIG. 9 is a diagram showing an example of a positional relationship when connecting the bump electrode and the terminal portion in a cross section perpendicular to the direction in which the terminal portion 24 extends.
- the position where the bump electrode 40 a should contact the terminal portion 24 is shown slightly shifted in the direction along the long side of the LSI chip 40 from the ideal center position.
- the bump electrode 40 a is connected well when it contacts the terminal portion 24. Note that the description of the NCF 81 to be provided around is omitted.
- the length of the terminal portion 24 in the direction perpendicular to the direction in which the terminal portion 24 extends is
- the length of the bump electrode 40a along the same direction is smaller than the length of the bump electrode 40a and the terminal portion 24 is within the range of the bump electrode 40a, the terminal portion 24 is pushed in a direction perpendicular to the substrate surface without being inclined. It can be seen that the electrical connection state does not change from the ideal center position.
- FIG. 10 is a view showing another example of the positional relationship when connecting such a bump electrode and the terminal portion in a cross section perpendicular to the direction in which the terminal portion 24 extends.
- the length of the terminal portion 24 in the direction perpendicular to the direction in which the terminal portion 24 extends is the length of the bump electrode 40a (the portion to be contacted) along the same direction. If it is larger, the entire surface of the terminal portion 24 cannot be pressed by the bump electrode 40a, and the terminal portion 24 may be inclined. If the terminal portion 24 is inclined and the balance is deteriorated, the electrical connection state is deteriorated, which is not preferable. Therefore, the length of the terminal portion 24 in the direction perpendicular to the direction in which the terminal portion 24 extends is preferably smaller than the length of the bump electrode 40a (the portion to be contacted) along the same direction.
- the length of the terminal portion 24 in the direction perpendicular to the direction in which the terminal portion 24 extends is equal to or less than half the length of the bump electrode 40a (the portion to be contacted) along the same direction. Then, even if the position of the bump electrode 40a deviates in the horizontal direction in the drawing within a range of 1/4 of the length including the ideal center position, the entire surface of the terminal portion 24 is pressed by the bump electrode 40a. Therefore, the terminal portion 24 does not tilt, and the electrical connection state can be kept good.
- the insulating layer 60 on which the terminal portion 24 is formed is formed over the entire surface of the glass substrate 20 excluding the display portion 30 including the overhang portion 20a.
- the boundary portion does not reach a region where the NCFs 81 and 82 are provided (such as the vicinity of the LSI chip 40). Therefore, it is possible to prevent the terminal portion 24 from being destroyed by peeling off the insulating layer 60 from the boundary portion by the NCFs 81 and 82.
- the terminal portion 24 and the bump electrode 40a are constantly formed by the elastic force of the insulating layer 60. To be electrically connected stably.
- NCFs 81 and 82 not containing conductive particles are used to mount the LSI chip 40 and the FPC board 50 on the glass substrate 20, but ACF or ACP containing conductive particles is used. Also good.
- a commonly used resin having a particle size of 3 ⁇ m or more is coated with a metal layer (for example, nickel plating and gold plating are applied). It is not necessary to use conductive particles having a layer structure. However, depending on the material of the terminal portion 24, a very thin (nanometer order) high resistance film such as an oxide film or a hydroxide film may be formed on the surface thereof. When using conductive particles that can be pierced), the electrical connection between the bump electrode 40a and the terminal portion 24 can be ensured (that is, the connection resistance can be reduced). .
- the conventional high resistance film is not a conductive particle composed of a resin and a metal layer so as to have an elastic force for preventing a contact failure due to variation in bump height and moisture absorption / swelling of an adhesive as in the prior art. It is preferable to have a hardness capable of breaking through, and it is typically preferable that the metal is made of only metal (for example, nickel). Thus, the electroconductive particle of the structure which does not have a layer structure can be manufactured easily at low cost.
- the conductive particles need to be larger than the thickness of the high-resistance film, but if it becomes too large, it becomes difficult to break through the high-resistance film. Therefore, the particle size is preferably 1 ⁇ m or less. In addition, since it is difficult to form a layer structure, the conductive particles having such a small particle diameter preferably have a structure made of a single metal as described above. Next, a characteristic configuration capable of breaking through the high-resistance film in an aspect different from the first main modification as described above will be examined.
- the bump electrode 40a can break through the high resistance film.
- the reason will be described below.
- the toughness of the high resistance film is lower than the toughness of the terminal portion 24. Therefore, when the terminal portion 24 on which the high resistance film is formed is extended (pulled), the high resistance film is first broken.
- the portion where the tensile stress is the largest is the portion in contact with the end portion (edge portion) of the bump electrode 40a. Therefore, in order to concentrate the tensile stress in this portion, a known low-rebound elastic material is used for the insulating layer 60.
- the low rebound resilience material refers to a material having viscoelasticity and a rebound resilience much smaller than that of a general elastic material.
- the insulating layer 60 which is such a low resilience material, sinks uniformly in the portion immediately below the central portion of the bump electrode 40a, and sinks in the portion not directly below the bump electrode 40a. Therefore, the boundary portion, that is, the portion in contact with the end portion (edge portion) of the bump electrode 40a is greatly expanded, and the tensile stress is greatly applied. As a result, the high resistance film in contact with the end portion (edge portion) of the bump electrode 40a is broken, and the bump electrode 40a can break through the high resistance film.
- the bump electrode 40a can break through the high-resistance film at a wider portion (a larger portion). The structure of the bump electrode 40a for this purpose will be described with reference to FIGS.
- FIG. 11 is a plan view showing a connection relationship between two bump electrodes and one terminal portion, as viewed from the surface opposite to the substrate surface on which the LSI chip 40 is mounted.
- FIG. It is sectional drawing which shows the structure of two bump electrodes and one terminal part.
- the terminal portion 240 shown in FIG. 11 corresponds to the terminal portion 24 connected to the display wiring 23 shown in FIG.
- the edge part of the terminal part 240 shown by FIG. 11 is shown by the left side of the figure in FIG.
- two bump electrodes 401 and 402 are connected to one terminal portion 240, and these two bump electrodes 401 and 402 are the same. They are connected by a metal electrode layer 410.
- a passivation layer formed around the opening of the metal electrode layer, an under barrier metal (UBM) layer formed on the metal electrode layer, and the like are omitted.
- the two bump electrodes 401 and 402 are electrically the same electrode, and are provided along the direction in which the terminal portion 240 extends. Therefore, for example, the end portion (edge portion) of the bump electrode in contact with the terminal portion 240 is twice as long as that in the above embodiment as shown in FIG. Specifically, as shown in FIG. 12, the high resistance film 250 is broken at four positions (in the cross section) at the edge portions of the two bump electrodes 401 and 402, and the two bumps are broken through the broken portion.
- the electrodes 401 and 402 (edge portions thereof) are connected to the terminal portion 240. Therefore, the electrical connection between the bump electrode and the terminal portion can be ensured (that is, the connection resistance can be reduced).
- bump electrodes 401 and 402 are connected to one terminal portion 240
- three or more bump electrodes may be connected, or connected bump electrodes.
- the plurality of bump electrodes connected to one terminal portion 240 need not be provided in all the terminal portions of the liquid crystal panel 10, and is provided only in terminals requiring low resistance such as a power supply terminal and a ground terminal. It may be. The same applies to the configuration of other bump electrodes and terminal portions.
- the edge portion of the bump electrode is formed by a method such as forming a concave or convex portion such as a groove on the surface of each bump electrode. May be increased.
- the concave portion or the convex portion such as the groove does not need to be formed so as to extend in the vertical direction along the substrate surface with respect to the direction in which the terminal portion 240 extends, and the formed length and shape are not limited.
- a modification of forming the convex portion on the surface of the bump electrode a structure of the bump electrode in which the convex portion is formed at the edge portion will be described with reference to FIGS.
- an edge part does not necessarily increase by forming a convex part in an edge part, a high resistance film
- membrane can be fractured more reliably by the edge part in which the convex part was formed.
- FIG. 13 is a cross-sectional view showing the bump electrode having a convex portion formed at the edge portion and the structure in the vicinity of the terminal portion before being connected to the terminal portion
- FIG. 14 is a view after being connected to the terminal portion. It is sectional drawing which shows the structure of the said bump electrode and terminal part vicinity at the time of this.
- the passivation layer 408 formed around the opening of the metal electrode layer 410 when the opening is provided so that the metal electrode layer 410 is exposed is also formed on the metal electrode layer 410. Is done. Thereafter, an under barrier metal (UBM) layer 409 is formed by sputtering or the like, and a bump electrode 405 is further formed by plating or the like.
- UBM under barrier metal
- protrusions 405a and 405b are formed on the edge portion of the bump electrode 405 depending on the thickness of the passivation layer 408 formed on the metal electrode layer 410 around the opening. Is formed.
- Such protrusions 405a and 405b are usually devised so as not to be formed as much as possible in order to hinder flattening of the contact surface with respect to the terminal portion of the bump electrode.
- the thickness of the passivation layer 408 is made larger than usual so that the protrusions 405a and 405b are reliably formed.
- the thickness of the passivation layer 408 is so large that the very thin high-resistance film 251 is pierced by the protrusions 405a and 405b to be formed, and the terminal portion 241 having a predetermined thickness. Is preferably small enough not to be cut (broken).
- the high resistance film 251 formed on the terminal portion 241 is broken by the protrusions 405a and 405b of the bump electrode 405.
- the two bump electrodes 401 and 402 are connected to the terminal portion 240 through the broken portion. Therefore, the electrical connection between the bump electrode and the terminal portion can be ensured (that is, the connection resistance can be reduced).
- FIG. 15 is a plan view showing the shape of the terminal portion viewed from the surface opposite to the substrate surface on which the LSI chip 40 is mounted, and FIG. 16 is a cross-sectional view of the electrode and the terminal portion shown in FIG. .
- the terminal portion 242 shown in FIG. 15 corresponds to the terminal portion 24 connected to the display wiring 23 shown in FIG. Further, the end portion of the terminal portion 242 shown in FIG. 15 is shown on the left side of the drawing in FIG.
- the terminal portion 242 has a width in the vicinity of the portion close to the terminal end (downward in the drawing) of the portion in contact with the edge portion of the bump electrode 40a smaller than the width of the other portion. It has a constricted shape. As described above, when the width of the terminal portion 242 is small, the strength is reduced, so that cracks are easily generated.
- the bump electrode 40a When the LSI chip 40 (the bump electrode 40a) is connected to the terminal portion having such a configuration, a large tensile stress is concentrated on the portion of the terminal portion that contacts the end portion (edge portion) of the bump electrode 40a. , A crack will occur in the part. When cracks are generated in this way, the high resistance film 242 having a lower toughness than the terminal portion 242 is largely (many) broken. Therefore, the bump electrode 40a can break through the high-resistance film to ensure electrical connection between the bump electrode and the terminal portion (that is, the connection resistance can be reduced).
- the narrow (narrowed) portion is the end portion of the terminal portion in the direction in which the terminal portion extends out of the two portions of the terminal portion in contact with the end portion (edge portion) of the bump electrode 40 a.
- a portion that is, a portion opposite to the side connected to the display wiring 23 through which an electric signal should flow is preferable. This is because, since a large tensile stress is applied to the terminal portion in contact with the end portion (edge portion) of the bump electrode 40a, the height of the bump electrode 40a is actually high. There is a possibility that not only the film is broken but also the terminal part itself is broken. However, even if the portion of the terminal portion 242 opposite to the side connected to the display wiring 23 is broken, the electrical connection between the bump electrode and the terminal portion is reliably maintained (that is, the connection resistance is reduced). This is because it does not become a problem.
- the portion with a small width in the terminal portion does not necessarily have to be formed between two portions with a large width as shown in FIG. 15 (that is, has a constricted shape).
- the width from the terminal part in the terminal part to the part in contact with the edge part of the bump electrode 40a may be smaller than the width of the other part. Even in such a configuration, the strength of the portion having the small width is small. Therefore, even if the concentration of tensile stress as in the configuration shown in FIG. 15 does not occur, cracks are more likely to occur, so that the high resistance film can be broken.
- the portion with a small width in the terminal portion only needs to have a small sum of the lengths (in the direction perpendicular to the direction in which the terminal extends) of the metal portion functioning as a terminal, like the terminal portion 244 shown in FIG.
- a slit is formed in the vicinity of the edge portion of the bump electrode 40a close to the terminal end side of the terminal portion 244 so that the width (total length) of the portion is smaller than the width of the other portion. May be.
- the LSI chip 40 is mounted on the narrow portion as in the configuration shown in FIG. Since the tensile stress at the time of concentration is concentrated, cracks are more likely to occur.
- the terminal portion is connected to the edge portion of the bump electrode 40a.
- the width may be smaller than the width of other portions.
- the thickness of the terminal (the length in the direction perpendicular to the substrate surface) of the portion may be reduced.
- a configuration may be employed in which a cut is formed so that a recess is formed in the thickness direction.
- the terminal portion has a configuration smaller than the width of the bump electrode and is positioned in a direction perpendicular to the direction in which the terminal portion extends (along the substrate surface).
- the two edge portions of the bump electrode 40a (hereinafter referred to as the left and right edge portions) do not contact the terminal portion (in principle), but at least one of the left and right edge portions is in contact with the terminal portion.
- the terminal portion may have a width that is larger than the width of the bump electrode.
- the number of portions in contact with the edge portion of the bump electrode 40a is four at maximum.
- the terminal portion since a large tensile stress is applied to the portion of the terminal portion that contacts the end portion (edge portion) of the bump electrode 40a, the terminal portion itself may be broken. For this reason, it is preferable that the portion connected to the display wiring 23 is not broken.
- the width in the vicinity of the terminal portion end side portion and the left and right edge portions are contacted.
- the width in the vicinity of the terminal portion (here, the length in the direction in which the terminal extends) may be smaller (typically constricted) than the width of the other portion.
- any one or two of the three portions having a small width may be omitted.
- the width of the other portion described above does not indicate the width of the terminal portion itself (the length in the direction perpendicular to the direction in which the terminal extends and the substrate surface), but is parallel to the direction in which the edge portion extends.
- the terminal portion 246 is wider than the bump electrode 40a, and the terminal portion end of the four portions of the terminal portion that contacts the end portion (edge portion) of the bump electrode 40a. 18 so that the width in the vicinity of the side portion and the width in the vicinity of the portion of the terminal portion that contacts the left and right edge portions (here, the length in the direction in which the terminal extends) are smaller than the width of the other portions.
- a configuration in which a slit is provided in the portion may be used.
- variety may be abbreviate
- the bump electrode 40a is formed. It is not necessary to be thinner than the length of the terminal portion that contacts the edge portion, and it is only necessary to be partially thinner in the vicinity thereof.
- the bump electrode 40 a is smaller than the terminal portion, specifically, the length of the edge portion of the bump electrode 40 a is thin (in parallel with the edge portion). Even if the length of the terminal portion is smaller than the length of the terminal portion, the thinned portion in the vicinity of the edge portion of the bump electrode 40a is structurally weak and easily cracked.
- the high resistance film can be broken. Further, when the slit does not reach the edge portion of the bump electrode 40a as in the examples shown in FIGS. 18 and 20, and there is a slit in the vicinity of the edge portion, specifically, from the edge portion to the outer side. Even when there is an end closest to the innermost side of the slit at a slightly separated position, the portion narrowed by the slit is similarly structurally weak and easily cracked, The high resistance film can be broken. As described above, the terminal portion is in the vicinity of at least one of the portions to be in contact with the edge portion of the bump electrode 40a, and has a length parallel to the direction in which the portion extends (the other portion in the vicinity and parallel to the direction).
- a configuration in which a large number of protrusions are formed on the surface of the insulating layer 60 is also conceivable as a configuration that increases the number of breaks in the high-resistance film.
- Such a configuration can be easily achieved by, for example, forming the insulating layer 60 having a large number of protrusions by a well-known photolithography process, or forming a large number of protrusions by a well-known ashing process after forming the insulating layer 60. Can be realized.
- a large number of protrusions similar to the above-described large number of protrusions are formed on the surface of the terminal portion further formed on the insulating layer 60 where the large number of protrusions are formed.
- the bump electrode 40a When the bump electrode 40a is pressed against such a terminal portion having a large number of protrusions, the high resistance film formed on the terminal portion is broken due to stress concentration on the tip of the protrusion. Therefore, the bump electrode 40a can break through the high-resistance film to ensure electrical connection between the bump electrode and the terminal portion (that is, the connection resistance can be reduced).
- the NCF 81 for adhering the LSI chip 40 and the NCF 82 for adhering the FPC board 50 are different from each other.
- the same NCF may be used.
- the ACF for connecting the LSI chip and the ACF for connecting the FPC board are often different from the conventional ones. This is because the hardness, conductive particle diameter, conductive particle density, and the like suitable for each connection are different.
- the LSI chip and the FPC board need to be provided apart from each other by a predetermined distance in consideration of the attachment accuracy of the ACF.
- the frame of the display panel can be narrowed, and the manufacturing process can be simplified by using one type of adhesive. Even when an adhesive other than NCF is used, the same effect can be obtained because the LSI chip and the FPC board can be provided close to each other by using the same type of adhesive.
- the display wiring 23 and the FPC wiring 73 are formed under the insulating layer 60, but may be formed over the insulating layer 60. In this case, a contact hole for connecting these wiring and the terminal portion is not necessary.
- an insulating layer such as an interlayer insulating film or a passivation layer is formed after the wiring pattern is formed on the glass substrate, as in the above embodiment.
- the configuration of the above embodiment in which the manufacturing process can be used can reduce the manufacturing cost.
- the display panel which is a liquid crystal panel was demonstrated in the said embodiment, it is not limited to the liquid crystal panel used for a liquid crystal display device, Organic or inorganic EL (Electro * Luminescence) display, Plasma display panel (Plasma
- the present invention is applied to a device substrate such as a liquid crystal display panel, for example, and is suitable for a device substrate including a terminal press-contacted with a terminal of an electronic component such as an LSI chip mounted using an adhesive. .
- SYMBOLS 10 Liquid crystal panel 20, 25 ... Glass substrate 20a ... Projection part 23 ... Display wiring 24, 240-246 ... Terminal part 30 ... Display part 40 ... LSI chip 40a, 401, 402, 405 ... Bump electrode 50 ... FPC board 60 ... Insulating layer 73 ... FPC wiring 74 ... FPC board wiring layer 81, 82 ... NCF (non-conductive film) 250 to 252 ... high resistance film 408 ... passivation layer
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
表面に端子部(24)が形成される絶縁層(60)は、表示部を除くガラス基板(20)全面に渡って形成されているので、絶縁層(60)の境界部分(外周部分)がNCF(81)が設けられる領域すなわちLSIチップ(40)近傍等に差し掛かることがない。よって、NCF(81)によって当該境界部分から絶縁層(60)が剥がされることにより端子部(24)が破壊されることを防止することができる。また絶縁層(60)の弾性力により、端子部(24)とバンプ電極(40a)とは恒常的に圧着され、電気的に安定に接続される。
Description
本発明は、表示パネルなどのデバイス基板およびその製造方法に関し、より詳しくは、接着材を用いて実装されたLSIチップなどの電子部品の端子と圧接される端子を含むデバイス基板およびその製造方法に関する。
従来より、ガラス基板などに電子部品を実装する場合、異方性導電膜(Anisotropic Conductive Film:以下「ACF」という)を用いることがある。図21は、このACFを用いて電子部品を実装した、携帯電話などに搭載される従来の液晶パネル600の模式平面図である。
図21に示すように、液晶パネル600は、対向して配置された2枚のガラス基板610、615と、LSIチップ630と、FPC基板640とを備えている。以下、本明細書における液晶パネルは、対向して配置された2枚のガラス基板、ガラス基板に実装されたLSIチップなどの電子部品を含み、バックライトや偏光板などは含まないものを指すが、これに限定されるわけではなく、必ずしも電子部品としてFPC基板などを含んでいる必要はない。
2枚のガラス基板610、615に挟まれた空間は、シール材(図示しない)によって液晶(図示しない)が封止された表示部620を形成する。また、ガラス基板610の張出部611には、表示部620を駆動するために必要なドライバ機能を有する大規模集積回路(Large Scale Integration:以下「LSI」という)チップ630、および外部の電子機器に接続されるフレキシブルプリント配線(Flexible Printed Circuit:以下、「FPC」という)基板640がそれぞれチップ用ACF630aおよびFPC用ACF640aを用いて実装されている。そして外部からFPC基板640を介してLSIチップ630に映像信号、制御信号および電源電圧が与えられると、映像が表示部620に表示される。
ここで、チップ用ACF630aおよびFPC用ACF640aがそれぞれ使用されるのは、硬いLSIチップ630は硬いチップ用ACF630aで実装し、柔らかいFPC基板640は柔らかいFPC用ACF640aで実装することが好ましい点と、狭ピッチのLSIチップ630を実装するには、小さい径の導電粒子を含むチップ用ACF630aを使用し、比較的広い配線間隔を有するFPC基板640を実装するには、比較的大きい径の導電粒子を含むFPC用ACF640aを使用することが好ましいからである。
特に、近年ではLSIの狭ピッチ化が進んでおり、隣接する2つの端子に1つの導電性粒子が同時に、または複数の導電性粒子が凝集した状態で同時に接触しないよう、チップ用ACF630aに含まれる導電性粒子の径は小さくなる傾向がある。もっとも、形成される導電経路の太さは導電性粒子の大きさに依存し、導電性粒子が大きければ導電経路も太くなるため、導電性粒子の径は小さくない方が好ましい。
そこで、日本特開2006-237486号公報には、LSIチップのバンプ表面に薄い絶縁コートを形成する構成が記載されている。この構成によれば、導電性粒子の径を小さくしすぎることなく、隣接する2つの端子に複数の導電性粒子が凝集した状態で同時に接触しないようにすることができる。
しかし、このように導電性粒子を使用する構成では、1つの導電性粒子の直径よりもピッチを狭くすることはできない。また、導電性粒子が小さくなるほどその弾性力も小さくなるため、導電性粒子がバンプの高さバラツキ等を吸収することができない場合もあり、接続不良を生じる可能性がある。
そこで、日本特開2005-266091号公報には、ACFを使用せず、LSIチップのバンプと接触すべき端子の構成として、樹脂からなる凸部表面に導電層を設けた表示パネルが記載されている。この構成では樹脂からなる凸部が適宜に凹むことによりバンプの高さバラツキ等が吸収され、良好な接続状態が得られる。
しかし、上記日本特開2005-266091号公報に記載されている従来の端子構成では、凸部を構成する樹脂とガラス基板との境界部分が剥がれやすいため、端子が破壊されることがあり、接続不良を生じる原因となる。
すなわち上記従来例では、上記凸部の大きさは1つまたは複数の端子程度の大きさであってガラス基板との接触面積が小さく、そのために剥がれやすくなっている。また、LSIチップのバンプ数に対応して、1つまたは複数の端子毎に凸部が多数形成されるため、ガラス基板との境界部分が多数生じることになる。ここで、凸部を含む端子の周囲にはLSIチップとガラス基板とを固着させるための接着剤が流し込まれており、この接着剤により凸部をガラス基板から引き剥がそうとする力が生じている。この力は、凸部の境界部分(外周部分)に集中することになるため、多数の境界部分に多くの力が集中する結果、凸部がガラス基板から剥がれることがあり、そのために端子が破壊されることがある。
そこで、本発明は、接着材により固着させたLSIチップ等の電子部品を接続することができる端子を有する表示パネルなどのデバイス基板であって、接着材による当該端子の破壊が抑制されたデバイス基板、およびその製造方法を提供することを目的とする。
本発明の第1の局面は、電子部品が非導電性の接着材によって基板上に実装されたデバイス基板であって、
絶縁性の基板と、
前記電子部品と接続されるべき複数の端子部が形成されており、当該複数の端子部全てと前記基板との間に連続的に形成される、所定の弾性力を有する絶縁層と、
前記絶縁層と前記電子部品との間を含む所定領域に設けられる接着材と
を備え、
前記絶縁層の外周部分は、前記接着材が設けられる前記領域外にあることを特徴とする。
絶縁性の基板と、
前記電子部品と接続されるべき複数の端子部が形成されており、当該複数の端子部全てと前記基板との間に連続的に形成される、所定の弾性力を有する絶縁層と、
前記絶縁層と前記電子部品との間を含む所定領域に設けられる接着材と
を備え、
前記絶縁層の外周部分は、前記接着材が設けられる前記領域外にあることを特徴とする。
本発明の第2の局面は、本発明の第1の局面において、
前記基板には、前記複数の端子部に接続される複数の配線が形成されており、
前記絶縁層には、前記複数の端子部と前記複数の配線とをそれぞれ接続するための複数のコンタクトホールが形成されていることを特徴とする。
前記基板には、前記複数の端子部に接続される複数の配線が形成されており、
前記絶縁層には、前記複数の端子部と前記複数の配線とをそれぞれ接続するための複数のコンタクトホールが形成されていることを特徴とする。
本発明の第3の局面は、本発明の第2の局面において、
前記複数のコンタクトホールは、前記接着材が設けられる前記領域内に形成されることを特徴とする。
前記複数のコンタクトホールは、前記接着材が設けられる前記領域内に形成されることを特徴とする。
本発明の第4の局面は、本発明の第2の局面において、
前記複数のコンタクトホールそれぞれは、前記電子部品の実装により生じるべき前記複数の端子部の前記基板面に対する垂直方向の撓みにより、対応する端子部と対応する配線との接続不良が生じない距離に離された位置に形成されることを特徴とする。
前記複数のコンタクトホールそれぞれは、前記電子部品の実装により生じるべき前記複数の端子部の前記基板面に対する垂直方向の撓みにより、対応する端子部と対応する配線との接続不良が生じない距離に離された位置に形成されることを特徴とする。
本発明の第5の局面は、本発明の第1の局面において、
前記複数の端子部は、前記電子部品の実装により生じるべき、前記複数の端子部の前記基板面に対する垂直方向の撓みによる破壊が生じない靱性を有する素材からなることを特徴とする。
前記複数の端子部は、前記電子部品の実装により生じるべき、前記複数の端子部の前記基板面に対する垂直方向の撓みによる破壊が生じない靱性を有する素材からなることを特徴とする。
本発明の第6の局面は、本発明の第5の局面において、
前記複数の端子部は、アルミニウムまたはアルミニウム合金を含む素材からなることを特徴とする。
前記複数の端子部は、アルミニウムまたはアルミニウム合金を含む素材からなることを特徴とする。
本発明の第7の局面は、本発明の第1の局面において、
前記複数の端子部それぞれは、接続されるべき前記電子部品に設けられる複数の電極それぞれよりも、当該複数の電極の配列方向における長さが小さく、前記配列方向に対して垂直な方向の長さが大きいことを特徴とする。
前記複数の端子部それぞれは、接続されるべき前記電子部品に設けられる複数の電極それぞれよりも、当該複数の電極の配列方向における長さが小さく、前記配列方向に対して垂直な方向の長さが大きいことを特徴とする。
本発明の第8の局面は、本発明の第7の局面において、
前記複数の端子部それぞれの前記配列方向における長さは、前記複数の電極それぞれの前記配列方向における長さの半分よりも小さいことを特徴とする。
前記複数の端子部それぞれの前記配列方向における長さは、前記複数の電極それぞれの前記配列方向における長さの半分よりも小さいことを特徴とする。
本発明の第9の局面は、本発明の第1の局面において、
前記接着材は、非導電フィルムまたは非導電ペーストであることを特徴とする。
前記接着材は、非導電フィルムまたは非導電ペーストであることを特徴とする。
本発明の第10の局面は、本発明の第1の局面において、
前記接着材は、導電性粒子を含み、
前記導電性粒子は、前記電子部品を実装する際に加えられる圧力により、前記複数の端子部に形成されうる高抵抗膜を突き破ることができる硬さを有することを特徴とする。
前記接着材は、導電性粒子を含み、
前記導電性粒子は、前記電子部品を実装する際に加えられる圧力により、前記複数の端子部に形成されうる高抵抗膜を突き破ることができる硬さを有することを特徴とする。
本発明の第11の局面は、本発明の第10の局面において、
前記導電性粒子は、前記硬さを有する単一の素材からなることを特徴とする。
前記導電性粒子は、前記硬さを有する単一の素材からなることを特徴とする。
本発明の第12の局面は、本発明の第10の局面において、
前記導電性粒子は、1ミクロン以下の粒径を有することを特徴とする。
前記導電性粒子は、1ミクロン以下の粒径を有することを特徴とする。
本発明の第13の局面は、本発明の第1の局面において、
前記絶縁層は、前記複数の端子部のうちの1つまたは隣接する2つ以上を含む領域毎に、前記基板面に対して垂直方向に凸となる部分を含むことを特徴とする。
前記絶縁層は、前記複数の端子部のうちの1つまたは隣接する2つ以上を含む領域毎に、前記基板面に対して垂直方向に凸となる部分を含むことを特徴とする。
本発明の第14の局面は、本発明の第13の局面において、
前記絶縁層は、前記端子部毎に、前記基板面に対して垂直方向に凸となるよう形成されることを特徴とする。
前記絶縁層は、前記端子部毎に、前記基板面に対して垂直方向に凸となるよう形成されることを特徴とする。
本発明の第15の局面は、本発明の第13の局面において、
前記絶縁層は、前記複数の端子部に接するべき面上に、前記基板面に対して垂直方向に凸となる複数の突起部が形成されていることを特徴とする。
前記絶縁層は、前記複数の端子部に接するべき面上に、前記基板面に対して垂直方向に凸となる複数の突起部が形成されていることを特徴とする。
本発明の第16の局面は、本発明の第1の局面において、
前記電子部品は、前記複数の端子部に接続されるべき複数の電極を含み、
前記絶縁層は、前記電子部品を実装する際に前記複数の電極のエッジ部分と接するべき前記複数の端子部の部分に応力集中が生じるよう、低反発弾性を有する素材により構成されることを特徴とする。
前記電子部品は、前記複数の端子部に接続されるべき複数の電極を含み、
前記絶縁層は、前記電子部品を実装する際に前記複数の電極のエッジ部分と接するべき前記複数の端子部の部分に応力集中が生じるよう、低反発弾性を有する素材により構成されることを特徴とする。
本発明の第17の局面は、本発明の第1の局面において、
前記電子部品は、前記複数の端子部に接続されるべき複数の電極を含み、
前記複数の電極のうちの複数からなる各群の電極のうち、少なくとも1つの群を構成する複数の電極は、対応する1つの端子部が延びる方向に沿って当該端子部にそれぞれ接続されることを特徴とする。
前記電子部品は、前記複数の端子部に接続されるべき複数の電極を含み、
前記複数の電極のうちの複数からなる各群の電極のうち、少なくとも1つの群を構成する複数の電極は、対応する1つの端子部が延びる方向に沿って当該端子部にそれぞれ接続されることを特徴とする。
本発明の第18の局面は、本発明の第1の局面において、
前記電子部品は、前記複数の端子部に接続されるべき複数の電極を含み、
前記複数の端子に接する前記複数の電極の面には、前記複数の端子部に形成されうる高抵抗膜を突き破ることができるよう、それぞれ所定の凹部または凸部が形成されることを特徴とする。
前記電子部品は、前記複数の端子部に接続されるべき複数の電極を含み、
前記複数の端子に接する前記複数の電極の面には、前記複数の端子部に形成されうる高抵抗膜を突き破ることができるよう、それぞれ所定の凹部または凸部が形成されることを特徴とする。
本発明の第19の局面は、本発明の第18の局面において、
前記電子部品は、集積回路モジュールであって、前記複数の電極である複数のバンプ電極を含み、
前記複数のバンプ電極における前記面に、前記複数の端子部に形成されうる高抵抗膜を突き破ることができる高さを有する凸部が形成されるよう、前記面と対向する面に形成されるパッシベーション層の厚さを前記高さと略同一にすることを特徴とする。
前記電子部品は、集積回路モジュールであって、前記複数の電極である複数のバンプ電極を含み、
前記複数のバンプ電極における前記面に、前記複数の端子部に形成されうる高抵抗膜を突き破ることができる高さを有する凸部が形成されるよう、前記面と対向する面に形成されるパッシベーション層の厚さを前記高さと略同一にすることを特徴とする。
本発明の第20の局面は、本発明の第1の局面において、
前記電子部品は、前記複数の端子部に接続されるべき複数の電極を含み、
前記複数の端子部それぞれは、前記電子部品を実装する際に接続されるべき前記複数の電極の1つにおけるエッジ部分と接するべき部分のうち少なくとも1つの部分近傍で、当該部分が延びる方向に平行な長さが小さくなる部分を含む。
前記電子部品は、前記複数の端子部に接続されるべき複数の電極を含み、
前記複数の端子部それぞれは、前記電子部品を実装する際に接続されるべき前記複数の電極の1つにおけるエッジ部分と接するべき部分のうち少なくとも1つの部分近傍で、当該部分が延びる方向に平行な長さが小さくなる部分を含む。
本発明の第21の局面は、本発明の第20の局面において、
前記複数の端子部それぞれは、前記長さが小さくなる部分にスリットが形成されることを特徴とする。
前記複数の端子部それぞれは、前記長さが小さくなる部分にスリットが形成されることを特徴とする。
本発明の第22の局面は、本発明の第20の局面において、
前記基板には、前記複数の端子部に接続される複数の配線が形成されており、
前記複数の端子部それぞれは、前記エッジ部分と接するべき部分のうち、前記複数の配線のうちの対応する1つに最も近い部分以外の少なくとも1つの部分近傍で、前記長さが小さくなる部分を含むことを特徴とする。
前記基板には、前記複数の端子部に接続される複数の配線が形成されており、
前記複数の端子部それぞれは、前記エッジ部分と接するべき部分のうち、前記複数の配線のうちの対応する1つに最も近い部分以外の少なくとも1つの部分近傍で、前記長さが小さくなる部分を含むことを特徴とする。
本発明の第23の局面は、本発明の第22の局面において、
前記複数の端子部それぞれは、前記エッジ部分と接するべき部分のうち当該端子部の終端に最も近い部分近傍で、前記長さが小さくなる部分を含むことを特徴とする。
前記複数の端子部それぞれは、前記エッジ部分と接するべき部分のうち当該端子部の終端に最も近い部分近傍で、前記長さが小さくなる部分を含むことを特徴とする。
本発明の第24の局面は、本発明の第1の局面において、
前記基板は、画像を表示する表示部を含み、
前記電子部品は、外部から与えられる信号に基づいて前記表示部を駆動する駆動素子を含む。
前記基板は、画像を表示する表示部を含み、
前記電子部品は、外部から与えられる信号に基づいて前記表示部を駆動する駆動素子を含む。
本発明の第25の局面は、本発明の第24の局面において、
前記表示部は、
外部から入射する光を反射する光反射部と、
外部から入射する光および前記反射部により反射される光の透過率を制御される液晶層とを含み、
前記光反射部は、前記端子部と同一の素材により形成されることを特徴とする。
前記表示部は、
外部から入射する光を反射する光反射部と、
外部から入射する光および前記反射部により反射される光の透過率を制御される液晶層とを含み、
前記光反射部は、前記端子部と同一の素材により形成されることを特徴とする。
本発明の第26の局面は、本発明の第1の局面において、
前記電子部品は、集積回路チップとフレキシブル基板とを含み、
前記接着材は、前記絶縁層と前記集積回路チップとの間、および前記絶縁層と前記フレキシブル基板との間で同一種類が設けられることを特徴とする。
前記電子部品は、集積回路チップとフレキシブル基板とを含み、
前記接着材は、前記絶縁層と前記集積回路チップとの間、および前記絶縁層と前記フレキシブル基板との間で同一種類が設けられることを特徴とする。
本発明の第27の局面は、電子部品が非導電性の接着材によって基板上に実装されたデバイス基板の製造方法であって、
絶縁性の基板上に、所定の弾性力を有する絶縁層を形成する絶縁層形成工程と、
前記絶縁層上に、前記電子部品と接続されるべき複数の端子部を形成する端子部形成工程と、
前記絶縁層と前記電子部品との間を含む所定領域に接着材を設ける接着準備工程と、
所定の圧着手段で前記電子部品を前記基板に圧着することにより、前記電子部品を実装する実装工程と
を備え、
前記絶縁層形成工程では、前記複数の端子部全てと前記基板との間に連続的に前記絶縁層を形成するとともに、前記絶縁層の外周部分を前記接着材が設けられる前記領域外に形成することを特徴とする。
絶縁性の基板上に、所定の弾性力を有する絶縁層を形成する絶縁層形成工程と、
前記絶縁層上に、前記電子部品と接続されるべき複数の端子部を形成する端子部形成工程と、
前記絶縁層と前記電子部品との間を含む所定領域に接着材を設ける接着準備工程と、
所定の圧着手段で前記電子部品を前記基板に圧着することにより、前記電子部品を実装する実装工程と
を備え、
前記絶縁層形成工程では、前記複数の端子部全てと前記基板との間に連続的に前記絶縁層を形成するとともに、前記絶縁層の外周部分を前記接着材が設けられる前記領域外に形成することを特徴とする。
本発明の第28の局面は、本発明の第26の局面において、
前記基板上に、前記複数の端子部とそれぞれ接続されるべき複数の配線となる導体パターンを形成するパターン形成工程と、
前記絶縁層に、前記複数の端子部と前記複数の配線とを接続するためのコンタクトホールを形成するコンタクトホール形成工程と
をさらに備えることを特徴とする。
前記基板上に、前記複数の端子部とそれぞれ接続されるべき複数の配線となる導体パターンを形成するパターン形成工程と、
前記絶縁層に、前記複数の端子部と前記複数の配線とを接続するためのコンタクトホールを形成するコンタクトホール形成工程と
をさらに備えることを特徴とする。
本発明の第29の局面は、本発明の第27の局面において、
前記基板上に、画像を表示する表示部を形成する表示部形成工程をさらに備え、
前記端子部形成工程では、前記表示部において外部から入射する光を反射する光反射部を形成しようとする場合に使用されるべき膜形成方法と同一の方法で、前記光反射部に使用されるべき素材と同一の素材を使用することにより前記端子部を形成することを特徴とする。
前記基板上に、画像を表示する表示部を形成する表示部形成工程をさらに備え、
前記端子部形成工程では、前記表示部において外部から入射する光を反射する光反射部を形成しようとする場合に使用されるべき膜形成方法と同一の方法で、前記光反射部に使用されるべき素材と同一の素材を使用することにより前記端子部を形成することを特徴とする。
上記本発明の第1の局面によれば、所定の弾性力を有する絶縁層が複数の端子部全てと基板との間に連続的に形成され、絶縁層の外周部分は、接着材が設けられる領域外にあるので、絶縁層の外周部分(境界部分)が接着材の設けられる領域に差し掛かることがない。よって、接着材によって当該境界部分から絶縁層が剥がされることにより端子部が破壊されることを防止することができる。また、端子部の直下に絶縁層が形成されているので、この絶縁層の弾性力により、端子部が電子部品の端子と恒常的に圧着され、電気的に安定に接続される。
上記本発明の第2の局面によれば、例えばガラス基板上に配線パターンを形成した後、層間絶縁膜ないしパッシベーション層などの絶縁層を形成するといった、一般的な表示パネルなどのデバイス基板における製造工程を使用することができるので、製造コストを下げることができる。
上記本発明の第3の局面によれば、コンタクトホールが接着材に覆われるため、コンタクトホールを保護できるとともに、コンタクトホールの位置まで端子部が露出することがないため、その腐食を防止することができる。
上記本発明の第4の局面によれば、電子部品の実装により生じるべき端子部の垂直方向の撓みにより、対応する端子部と対応する配線との接続不良が生じない距離に離された位置にコンタクトホールが形成されるので、例えばコンタクトホール周囲の端子部の屈曲部分にクラックが生じることにより破断するがなく、電気的に良好な接続を保つことができる。
上記本発明の第5の局面によれば、端子部は、撓みによる破壊が生じない靱性を有する素材からなるので、端子部が撓む場合にも(その屈曲率が大きい部分に)クラックが生じにくい、または生じることが無く、電気的に安定した接続を得ることができる。
上記本発明の第6の局面によれば、アルミニウムまたはアルミニウム合金を含む素材により端子部を形成するため靱性の高い安価な素材を使用することができる。
上記本発明の第7の局面によれば、端子部は、電子部品に設けられる複数の電極よりも、電極の配列方向における長さが小さいので、当該電極の(接触可能な面の)範囲内では、均一に押圧されるので、傾いてバランスが悪くなることにより電気的接続状態が悪くなることがなく、また配列方向に対して垂直な方向の長さが大きいので、当該垂直な方向に電子部品の設置位置がずれたとしても、当該電極の範囲内では電気的接続状態を良好に維持することができる。
上記本発明の第8の局面によれば、端子部の配列方向における長さは、電極の配列方向における長さの半分よりも小さいので、例えば理想的な中心位置を含んで上記長さの1/4ずつの範囲内で配列方向に電極の位置がずれたとしても、端子部は均一に押圧されるので、端子部が傾くことがなく、電気的な接続状態を良好に保つことができる。
上記本発明の第9の局面によれば、接着材が非導電フィルムまたは非導電ペーストであるので、接続に導電性粒子は必要ないことから安価で簡単に電子部品を接着することができる。
上記本発明の第10の局面によれば、接着材に含まれる導電性粒子が電子部品を実装する際に加えられる圧力により、端子部に形成されうる高抵抗膜を突き破ることができる硬さを有しているので、高抵抗膜を簡単に排除して電気的な接続を確実にすることができる。
上記本発明の第11の局面によれば、導電性粒子が単一の素材からなるので、十分な硬さを得やすいとともに、典型的には金属(例えばニッケル)のみからなるような層構造を有しない構成の導電性粒子は低コストで簡単に製造することができる。
上記本発明の第12の局面によれば、導電性粒子が1ミクロン以下の粒径を有するので、高抵抗膜を突き破りやすくすることができる。なお、このように小さい粒径の導電性粒子は、層構造を形成することが困難であるため、上記本発明の第11の局面のように(金属の)単一の素材からなる構造であることが好ましい。
上記本発明の第13の局面によれば、絶縁層は複数の端子部のうちの1つまたは隣接する2つ以上を含む領域毎に、基板面に対して垂直方向に凸となる部分を含むので、端子部を電子部品の電極に十分に押圧させることができるため、電気的な接続を確実にすることができる。
上記本発明の第14の局面によれば、各端子部毎に、電子部品の電極に十分に押圧させることができるため、電気的な接続を確実にすることができる。
上記本発明の第15の局面によれば、絶縁層上に、基板面に対して垂直方向に凸となる典型的には多数の突起部が形成されている。この突起の先端部分において、端子部に形成されうる高抵抗膜を突き破ることができるので、高抵抗膜を簡単に排除して電気的な接続を確実にすることができる。
上記本発明の第16の局面によれば、絶縁層は、低反発弾性を有する素材により構成されるので、電子部品を実装する際に電極のエッジ部分と接するべき複数の端子部の部分に応力集中が生じて、当該部分が大きく伸張されることになり引張応力が大きくかかる。その結果、当該部分に形成されうる高抵抗膜が破断するので、高抵抗膜を簡単に排除して電気的な接続を確実にすることができる。
上記本発明の第17の局面によれば、1つの群を構成する複数の電極は、対応する1つの端子部が延びる方向に沿って当該端子部にそれぞれ接続されるので、1つの端子に接触するべき電極のエッジ部分が結果として増加することになり、当該エッジ部分において端子部に形成されうる高抵抗膜を多く突き破ることができるので、高抵抗膜を多く排除して電気的な接続をより確実にすることができる。
上記本発明の第18の局面によれば、電極の面に所定の凹部または凸部が形成されるので、当該電極におけるエッジ部分において端子部に形成されうる高抵抗膜を多く突き破ることができる。よって、高抵抗膜を多く排除して電気的な接続をより確実にすることができる。
上記本発明の第19の局面によれば、パッシベーション層の厚さを凸部の高さと略同一にすることにより、当該凸部によって高抵抗膜を簡単に排除して電気的な接続を確実にすることができる。
上記本発明の第20の局面によれば、電極のエッジ部分と接するべき(1つ以上の)部分のうち少なくとも1つの部分近傍で、当該部分が延びる方向に平行な長さが小さくなる部分を端子部が含むので、この部分が構造的に弱くなることにより、電子部品を実装する際に電極のエッジ部分と接することで例えばクラックが生じる。その結果、当該部分に形成されうる高抵抗膜が破断するので、高抵抗膜を簡単に排除して電気的な接続を確実にすることができる。
上記本発明の第21の局面によれば、スリットを形成することにより上記長さが小さくなる部分の長さを簡単に小さくすることができる。
上記本発明の第22の局面によれば、エッジ部分と接するべき部分近傍で、対応する配線に最も近い部分は上記長さが小さくならないので、当該部分が例えば破断するなどすることよって配線へ流れる電流が遮断または抑制されるような状態の発生を未然に回避することができる。
上記本発明の第23の局面によれば、エッジ部分と接するべき部分のうち当該端子部の終端に最も近い部分近傍で上記長さが小さくなるので、当該部分が例えば破断するなどした場合であっても、配線へ流れる電流が影響を受けることは全くなく、当該電流の遮断または抑制されるような状態の発生を未然にかつ確実に回避することができる。
上記本発明の第24の局面によれば、上記本発明の第1の局面と同様の効果を奏する、例えば液晶パネルなどの表示部を備えた表示用パネルを提供することができる。
上記本発明の第25の局面によれば、端子部は、表示部(の画素形成部)において形成される反射電極を形成する工程で生成されるので、従来の液晶表示装置の製造工程を使用することにより、新たな製造工程を開発および導入することなく、低コストで上記端子部を備えた表示パネルであるデバイス基板を製造することができる。
上記本発明の第26の局面によれば、同一種類の接着材が設けられるので、設置精度を考慮することなく、集積回路チップとフレキシブル基板とを近づけて設けることができる。したがって、デバイス基板の狭額縁化を図ることができ、接着材を一種類とすることにより製造工程を簡単にすることができる。
上記本発明の第27の局面によれば、上記本発明の第1の局面と同様の効果を奏するデバイス基板の製造方法を提供することができる。
上記本発明の第28の局面によれば、上記本発明の第2の局面と同様の効果を奏するデバイス基板の製造方法を提供することができる。
上記本発明の第29の局面によれば、端子部形成工程では、反射部を形成しようとする場合に使用されるべき膜形成方法と同一の方法で、光反射部に使用されるべき素材と同一の素材を使用することにより端子部を形成するので、表示部形成工程で光反射部を形成しない場合であっても、それを形成する場合に使用される製造装置や膜形成手法により、特別な工程を採用することなく、簡単かつ低コストに端子部を形成することができる。
<1. 液晶パネルの構成>
図1は、本発明の一実施形態に係る液晶パネル10の構成を示す模式平面図である。液晶パネル10は、図に示すように、対向して配置された2枚のガラス基板20、25と、LSIチップ40とを備えている。なお、さらにコンデンサ等の電子部品を備えていてもよい。
図1は、本発明の一実施形態に係る液晶パネル10の構成を示す模式平面図である。液晶パネル10は、図に示すように、対向して配置された2枚のガラス基板20、25と、LSIチップ40とを備えている。なお、さらにコンデンサ等の電子部品を備えていてもよい。
2枚のガラス基板20、25に挟まれた空間には、シール材(図示しない)によって液晶(図示しない)が封止された表示部30が形成される。ガラス基板20の張出部20aには、液晶を駆動するために必要なドライバ機能を有するLSIチップ40や、外部に接続されるFPC基板50が実装されている。
またガラス基板20の表示部30を除く領域上には、LSIチップ40を実装するのに好適な弾性力を有する絶縁層60が形成されており、この絶縁層60上に(後述する図4に示す端子部に繋がる配線を介して)LSIチップ40およびFPC基板50が実装されている。この液晶パネルは、外部からFPC基板50を介してLSIチップ40に映像信号が与えられると、LSIチップ40は表示部30に映像を表示する。
LSIチップ40は、ゲートドライバ、ソースドライバおよびDC/DCコンバータの回路パターン等が微細加工技術を用いてシリコン基板の表面に形成されるとともに、それらの回路パターンを外部に接続するための接続端子としてのバンプ電極が形成されたベアチップ(パッケージングを行う前のチップ)である。なおバンプ電極の高さは、例えば約15μmである。なおこのようにベアチップであるLSIチップ40を張出部20aにフェイスダウンボンディングする構成は一例であって、例えばLSIチップ40を表面実装型のパッケージにパッケージングしたLSIデバイスをガラス基板20上に(後述する図4に示す端子部を介して)実装してもよい。
FPC基板50は、厚み12~50μmの可撓性の絶縁性フィルムの片面に、厚み8~50μmの銅箔からなる複数本の配線層が形成された基板であり、自由に折り曲げられる。なお、配線層は、絶縁性フィルムの片面だけでなく、両面に形成されていてもよい。
図2は、図1に示す液晶パネル10の構造を示す斜視図であり、図3は図2の矢線A-Aに沿った液晶パネル10の断面図である。
図3に示すように、LSIチップ40では、導電性粒子を含まない接着材(典型的には非導電膜(Non Conductive Film:以下「NCF」という)81を用いたフェイスダウンボンディングにより、その表面に形成されたバンプ電極40aが、張出部20aに形成されたFPC用配線73の一端および表示部30に延びる表示用配線23と接続されている。また、FPC基板50の絶縁性フィルム51に形成された配線層74も、導電性粒子を含まない接着材であるNCF82を用いてFPC用配線73の他端に接続されている。なお、FPC用配線73および表示用配線23は、表示部30内の他の配線と同時形成されるので、アルミニウム(Al)またはタンタル(Ta)を含む材料によって形成されている。
このようにして、FPC基板50の配線層74とLSIチップ40の入力端子とがFPC用配線73を介して接続されるので、外部からFPC基板50の各配線層74に与えられる映像信号、クロック信号などの信号、基準電圧などはそれぞれLSIチップ40の対応する入力端子に与えられる。
また、表示部30内の各画素形成部と、LSIチップ40の出力端子とは、表示用配線23を介して接続されるので、LSIチップ40から出力される映像信号は表示部30内の各画素形成部に与えられる。
このような接続に用いられるNCF81、82は、エポキシ系樹脂などの熱硬化性樹脂をフィルム状に成型したものである。なお、これらの樹脂に微細な導電性粒子を混ぜ合わせてフィルム状に成型したものが前述したACFであり、NCF81、82は、このACFから導電性粒子を除いたものである。また、NCF81、82に代えて、フィルム状ではなく、ペースト状の熱硬化性樹脂であって導電性粒子を混ぜ合わせていない非導電ペースト(Non Conductive Paste)を使用してもよい。本明細書では、これら非導電膜および非導電ペーストをまとめて非導電接着材または単に接着材とも称する。なお、以下で使用される接着材は、NCFまたはNCPに限定されず、電子部品を絶縁性の基板に接着するのに適した周知のものを広く使用することができる。
ここで、他の構成要素を無視して単純にNCF81、82を用いるだけでは、LSIチップ40と表示用配線23およびFPC用配線73とを電気的に安定に接続することは通常できない。LSIチップ40のバンプ電極40aも、これと接続される(図4に示す)端子部も、一般的には硬い金属からなる。そのため、これらはほとんど弾性変形することがなく、接着材のみによっては電気的に安定に接続されない。特に、接着材が吸湿することにより膨潤すると、これらの接触は容易に解除されてしまう。また、バンプ電極40aの高さにばらつきがあると、一部のバンプ電極40aと端子部24との電気的な接続が不十分または非接続状態となることがある。
そこで、このような場合にもこれらを恒常的に接続(圧着)させるために好適な弾性力を有する絶縁層60を設け、この絶縁層60が少なくともバンプ電極40a(および表示用配線23またはFPC用配線73に繋がる対応する端子部)の下方に来るように配置する。そうすれば、この絶縁層60の上記弾性力により、上記配線とバンプ電極40aとが恒常的に圧着され、電気的に安定に接続される。
このように絶縁層60は、その弾性力による上記機能を実現するためには、バンプ電極40aの下方にのみ存在すればよいともいえるが、LSIチップ40のバンプ電極40aは狭いピッチで多数が配列されているので、これらの下方にのみ設けることは製造工程を複雑にし、好適でない。また、複数のバンプ電極40aをまとめ、その下方に絶縁層60を設ける構成も考えられるが、ガラス基板20上に(表示部30が設けられる領域以外の)全面に渡って設ける方が後述するように簡単に製造することができるため好適である。
さらに、前述したように、端子部の周囲にはLSIチップとガラス基板とを固着させるための接着材が流し込まれており、この接着材により端子部をガラス基板から引き剥がそうとする力が生じている。この力は、上記従来の構成における絶縁層の外周部分である境界部分にも集中することになるため、この境界部分から絶縁層がガラス基板から剥がれる可能性があり、その場合には端子部が破壊されることになる。したがって、絶縁層60の境界部分(外周部分)が少なくとも接着材に接しないようにすることが好適である。さらに境界部分が接着材に接していなくても、通常使用される絶縁層60の素材がガラス基板20aと強く接着する物質でないことが多いことからすれば、ガラス基板20と接する絶縁層60の面積は相当程度大きいことが好ましい。
また、絶縁層の境界部分(外周部分)が単に接着材に接しているばかりでなく、従来のように境界部分で囲まれた絶縁層がガラス基板から高さ方向に凸となるよう設けられると、さらに境界部分に力がかかりやすくなるため当然に剥がれやすくなり、好ましくない。したがって、ガラス基板20の面に沿って平らな層構造として設けられることが好ましい。
さらにまた、絶縁層を凸形状にするためには、当然にその形状が維持可能な素材を使用する必要があるので、そのような形状が維持できない(平らに広がってしまう)ような柔らかい素材を使用することはできず、使用可能な素材が限定されてしまう。また、凸形状を形成する場合には、そのための工程が必要となり、また適切な弾性力を生じさせるために適した形状を設計し、ばらつきなく正確に形成する困難な作業が必要となる。
その他、本実施形態のように絶縁層を平らに形成すると、LSIチップ40を実装後に、バンプ電極40aが圧着されることにより端子部24に生じる圧痕を基板裏面から微分顕微鏡で検査することにより、接続状態の良否を確認することができる。このような微分顕微鏡による圧痕検査は広く行われているが、絶縁層を端子部分で凸形状になるよう形成すると、基板面に対する垂直方向の厚さ変化が極端に大きくなるので、平面上に形成された圧痕を検査するための微分顕微鏡によっては接続状態の良否を確認することができなくなる。その結果、接続状態の良否を確認するための新たな方策が必要となり、検査コストがかかることになる。以上の点から、ガラス基板20上に層状に形成される本実施形態の構成が極めて好適であるといえる。
もっとも、絶縁層の境界部分(外周部分)が(ガラス基板20の外周部分と一致しているため)接着材に接していない本実施形態の構成において、端子部周辺のみを凸となるように形成しても当該部分が剥がれやすくなるとは言えない。確かに絶縁層60の高さは均一である方がより好ましいが、高さが変わる位置で絶縁層60が断裂することにより剥がれる危険性は小さく、剥がれやすいガラス基板との境界部分(外周部分)が接着材に接しているわけではない。よって、連続する1つ以上の端子部周辺または端子部1つずつの周辺が凸となるよう絶縁層60を形成してもよい。
次に、バンプ電極40aに接続されるべき上記端子部近傍の詳しい構造について、図4を参照して説明する。なお、以下では、LSIチップ40のバンプ電極40aと各端子部との接続関係に着目して説明するが、FPC基板50の絶縁性フィルム51に形成された配線層74と、張出部20aに形成されたFPC用配線73に繋がる各端子部との接続においても同様であるため、その説明については省略する。
<2. バンプ電極と端子部との接続構造>
図4は、図3に示す断面図のうち端子部近傍の構造を示す断面図である。この図4に示されるように、LSIチップ40のバンプ電極40aと接続する端子部24は、絶縁層60上に形成されており、絶縁層60下に形成される表示用配線23とは、絶縁層60に開口されるコンタクトホール60aを介して接続されている。このように端子部24は、バンプ電極40aと接続する部分を含み、コンタクトホール60aまで繋がる金属電極全体を指すものとする。また、接着材であるNCF81は、LSIチップ40の下面に設けられる端子部24およびその下面近傍に設けられるコンタクトホール60aを覆うように設けられている。このような構造を有するガラス基板20の製造工程について、図5から図7までを参照して説明する。
図4は、図3に示す断面図のうち端子部近傍の構造を示す断面図である。この図4に示されるように、LSIチップ40のバンプ電極40aと接続する端子部24は、絶縁層60上に形成されており、絶縁層60下に形成される表示用配線23とは、絶縁層60に開口されるコンタクトホール60aを介して接続されている。このように端子部24は、バンプ電極40aと接続する部分を含み、コンタクトホール60aまで繋がる金属電極全体を指すものとする。また、接着材であるNCF81は、LSIチップ40の下面に設けられる端子部24およびその下面近傍に設けられるコンタクトホール60aを覆うように設けられている。このような構造を有するガラス基板20の製造工程について、図5から図7までを参照して説明する。
図5は、LSIチップのバンプ電極と接続される端子部を有するガラス基板の製造工程を簡易に示すための表示用配線と絶縁層とを示す断面図であり、図6は、上記絶縁層に開口されるコンタクトホールを示す断面図であり、図7は、上記絶縁層上に形成される端子部を示す断面図である。
図5に示されるように、ガラス基板20上に表示用配線23を形成する。具体的には、まずガラス基板20の表面に、例えば複数の金属膜からなる積層膜をスパッタ法により成膜する。なお、ガラス基板に代えて石英やプラスチック等の透明な絶縁体からなる絶縁性基板を使用してもよいし、配線材料としてクロム(Cr)、モリブデン(Mo)、タンタル(Ta)、タングステン(W)、および銅(Cu)、や酸化インジウムスズ(ITO)酸化インジウム亜鉛(IZO)などまたはこれらの物質に微量の不純物を添加した合金を単層でまたは積層させて使用してもよい。
次に、積層膜上にレジストを塗布し、露光および現像を行うことによって表示用配線23(およびFPC用配線73)のエッチング時のマスクとなるレジストパターンを形成する。形成したレジストパターンをマスクとして、Ti、Al、Tiの順にドライエッチングを行った後、レジストパターンを剥離する。この結果、ガラス基板20上に表示用配線23(およびFPC用配線73)が形成される。なお、それまでの製造工程は周知であるので詳しい説明は省略する。
続いて例えば有機樹脂からなる絶縁膜である絶縁層60を例えば3~4μm程度の膜厚で形成する。上記有機樹脂の組成や膜厚は、形成後の表面がほぼ平坦になるような条件に設定するのが好ましい。具体的には絶縁層60は、たとえばPET(ポリエチレンテレフタレート)からなるベースフィルム上に層状に形成された有機樹脂を基板に転写したのち、ベースフィルムを除去して形成する方法や、ノズルから有機樹脂を基板に吐出し、スピンコート法を用いて塗布する方法などの周知の方法で形成することができる。
ここで、上記有機樹脂には、感光性の素材が使用され、所定の膜厚になるように塗布および成膜された後、フォトマスクを使用して露光しさらに現像を行うことにより、絶縁層60の所定位置に、図6に示されるようなコンタクトホール60aが形成される。なお、絶縁層60は特に感光性の素材である必要はなく、フォトリソグラフィ処理を使用しない周知のエッチング処理などを行うことにより、コンタクトホール60aを形成してもよい。
また、上記コンタクトホール60aの位置は、端子部24がバンプ電極40aと接触すべき位置から或る程度離れていることが好ましい。すなわち、端子部24はバンプ電極40aとNCF81により接続されると、互いに強く圧着されるため、絶縁層60の側へ撓むことになる。したがって、この撓みの影響を受ける程度に近い位置にコンタクトホール60aが形成されると、コンタクトホール60aの表面に設けられる端子部24の部分もまた撓むことになり、その結果、コンタクトホール60aにおいて端子部24と表示用配線23との電気的接続が不良となりまたは切断されることがある。例えば、コンタクトホール60a周囲の端子部24の屈曲部分にクラックが生じることにより破断することがある。したがって、コンタクトホール60aの位置は、端子部24がバンプ電極40aと接触すべき位置から、当該接触により撓む(すなわち基板面に対して垂直方向に変位する)ことで電気的接続が不良となりまたは切断される可能性がある距離よりも離れていることが好ましい。
さらに、上記コンタクトホール60aの位置は、NCF81により覆われる範囲内に入る程度に、端子部24がバンプ電極40aと接触すべき位置に近接していることが好ましい。NCF81は、LSIチップ40を基板面に接着するためにその下面に設けられるが、安定的に接着するために、その側面下方を含む下面周囲に設けられるのが通常である。したがって、このNCF81が設けられる範囲内にコンタクトホール60aが開口されると、コンタクトホール60aを保護できるとともに、コンタクトホール60aまで端子部24が露出することがないため、その腐食を防止することができる。このように構成すれば、端子部24にアルミニウムなどの腐食しやすい金属であっても腐食防止策を講じることなく簡単に使用することができる。
以上のように適宜の位置にコンタクトホール60aが形成されるよう、絶縁層60を露光し現像したのち、スパッタ法などによって所定の位置に、例えばアルミニウム(Al)や、酸化インジウムスズ(ITO)、酸化インジウム亜鉛(IZO)などからなる図7に示されるような端子部24が形成される。この端子部24は、周知の導電性素材を適宜に使用することができる。
もっとも本実施形態では、この端子部24は、典型的には反射型または半透過型の液晶表示装置(の画素形成部)において形成される反射電極を形成する工程で生成されるものとする。この場合、端子部24は、反射率の高い物質、例えばAl、Agまたはこれらの物質に微量の不純物を添加した合金が使用されることになる。なお、透過型の液晶表示装置では反射電極は形成されないが、反射電極を形成するための製造装置および製造工程を使用することにより端子部24を形成することが好ましい。このように反射電極を形成する工程で端子部24を形成すれば、従来の液晶表示装置の製造工程を使用することにより、新たな製造工程を開発および導入することなく、低コストで本液晶表示装置を製造することができる。
また、端子部24は、靱性の低いITO等の素材からなるよりも、靱性の高い導電性素材、例えばAl等からなることが好ましい。靱性の高い素材であれば、端子部24がバンプ電極40aと接触して撓む場合にも(その屈曲率が大きい部分に)クラックが生じにくい、または生じることが無く、電気的に安定した接続を得ることができるからである。さらに、この端子部24の構造について図8から図10までを参照して詳しく説明する。
図8は、LSIチップ40およびその周辺部分をガラス基板20の裏面側から見た平面図である。なお、表示用配線23およびFPC用配線73とそれに対応するバンプ電極40aとの数は実際にはそれぞれ数十ないし百を超えることが多いが、図中では簡略に示されており、配線の幅や間隔なども実際とは異なり簡略に示されている。
なお、図8に示されていないが、LSIチップ40(の下面)およびその周囲にはNCF81が設けられており、これによりLSIチップ40がガラス基板20に熱圧着されている。このような熱圧着工程については周知であるので説明を省略する。
また、バンプ電極40a(の基板面に平行な断面)は円形のように記載されているが、その形状に限定はない。もっとも、その断面部分の長さは、(表示用配線23およびFPC用配線73に繋がる)端子部24の基板面に平行な断面部分の長さよりも、端子部24が延びる方向に相当に短く、当該延びる方向と垂直方向に長く(言い換えれば、バンプ電極40aが図の横方向に少しはみ出すように)形成されることが好ましい。
このように形成されれば、LSIチップ40をガラス基板20に(チップディスペンサなどで)搭載するときに、LSIチップ40の短辺に沿った方向に或る程度の位置ずれが生じる場合であっても電気的に良好に接続できるようにすることができる。すなわち、図8を参照すればわかるように、LSIチップ40の短辺に沿った方向にバンプ電極40aの位置が若干ずれたとしても、その垂直方向にずれていないとすれば、バンプ電極40aはやはり端子部24上にあるので電気的な接続に影響が出ることがない。なお、この端子部24の上記短辺に沿った方向の長さは、上記長辺に沿った方向の長さよりも相当長く(例えば隣接する2つのバンプ電極40aの間隔よりも長く)することができるため、上記短辺方向の位置ずれが生じる場合であっても電気的な接続を良好に保つことができる。
また、このように形成されれば、LSIチップ40をガラス基板20に搭載するときに、LSIチップ40の長辺に沿った方向に少しの距離だけ(すなわちバンプ電極40aの上記断面の範囲内で)ずれた場合にも電気的な接続に影響が出ないようにすることができる。この点について、図9および図10を参照して説明する。
図9は、バンプ電極と端子部とを接続するときの位置関係の一例を、端子部24が延びる方向に対して垂直な断面で示す図である。図9に示す矢印の左側では、バンプ電極40aが端子部24に対して接触すべき位置が、理想的な中心位置よりもLSIチップ40の長辺に沿った方向へ少しずれて示されており、図9に示す矢印の右側では、バンプ電極40aが端子部24に対して接触したときに良好に接続されることが示されている。なお、周囲に設けられるべきNCF81は記載を省略している。
この図9を参照すればわかるように、端子部24が延びる方向と垂直方向の端子部24の長さ(LSIチップ40の長辺方向、すなわちバンプ電極40aの配列方向に沿った長さ)は、同方向に沿ったバンプ電極40aの長さより小さく、また端子部24がバンプ電極40aの範囲内にある場合、端子部24が傾くことなく、基板面に対して垂直方向に押されており、理想的な中心位置であった場合と電気的な接続状態が変わらないことがわかる。
これに対して、端子部24が延びる方向と垂直方向の端子部24の長さ(LSIチップ40の長辺方向、すなわちバンプ電極40aの配列方向に沿った長さ)が、同方向に沿ったバンプ電極40aの(接触すべき部分の)長さより大きい場合、端子部24が傾くことがある。図10は、このようなバンプ電極と端子部とを接続するときの位置関係の別例を、端子部24が延びる方向に対して垂直な断面で示す図である。
この図10を図9と比較参照すればわかるように、端子部24が延びる方向と垂直方向の端子部24の長さが、同方向に沿ったバンプ電極40aの(接触すべき部分の)長さより大きいと、端子部24の全面をバンプ電極40aで押圧することができなくなって、端子部24が傾く場合が生じる。このように端子部24が傾いてバランスが悪くなると、電気的な接続状態が悪化するため好ましくない。したがって、端子部24が延びる方向と垂直方向の端子部24の長さは、同方向に沿ったバンプ電極40aの(接触すべき部分の)長さより小さいことが好ましい。
さらには、端子部24が延びる方向と垂直方向の端子部24の長さは、同方向に沿ったバンプ電極40aの(接触すべき部分の)長さの半分以下であることがより好ましい。そうすれば理想的な中心位置を含んで上記長さの1/4ずつの範囲内でバンプ電極40aの位置が図の左右方向へずれたとしても、端子部24の全面をバンプ電極40aで押圧することができるので、端子部24が傾くことがなく、電気的な接続状態を良好に保つことができる。
<3. 効果>
上記実施形態によれば、表面に端子部24が形成される絶縁層60は、張出部20aを含んで表示部30を除くガラス基板20全面に渡って形成されているので、絶縁層60の境界部分(外周部分)がNCF81,82が設けられる領域(LSIチップ40近傍等)に差し掛かることがない。よって、NCF81,82によって当該境界部分から絶縁層60が剥がされることにより端子部24が破壊されることを防止することができる。
上記実施形態によれば、表面に端子部24が形成される絶縁層60は、張出部20aを含んで表示部30を除くガラス基板20全面に渡って形成されているので、絶縁層60の境界部分(外周部分)がNCF81,82が設けられる領域(LSIチップ40近傍等)に差し掛かることがない。よって、NCF81,82によって当該境界部分から絶縁層60が剥がされることにより端子部24が破壊されることを防止することができる。
またLSIチップ40のバンプ電極40aおよびこれと接続される端子部24の直下に絶縁層60が形成されているので、この絶縁層60の弾性力により、端子部24とバンプ電極40aとは恒常的に圧着され、電気的に安定に接続される。
<4. 変形例>
<4.1 第1の主たる変形例>
上記実施形態では、LSIチップ40およびFPC基板50をガラス基板20上に実装するために、導電性粒子を含まないNCF81,82が使用されるが、導電性粒子を含むACFまたはACPが使用されてもよい。
<4.1 第1の主たる変形例>
上記実施形態では、LSIチップ40およびFPC基板50をガラス基板20上に実装するために、導電性粒子を含まないNCF81,82が使用されるが、導電性粒子を含むACFまたはACPが使用されてもよい。
本実施形態では弾性力を有する絶縁層60により安定した電気的接続が得られるので、一般的に使用される粒径3μm以上の樹脂を金属層でコーティングした(例えばニッケルメッキと金メッキとを施した)層構造を有する導電性粒子を使用する必要はない。しかし、端子部24の素材によっては、その表面に酸化膜や水酸化膜などの非常に薄い(ナノメートルオーダーの)高抵抗膜が形成されることがあり、この高抵抗膜を(LSIチップ40を圧着させる際に)突き破ることができるような導電性粒子を使用すると、バンプ電極40aと端子部24とを電気的な接続を確実にすることができる(すなわち接続抵抗を小さくすることができる)。
そこで、従来のように、バンプ高さのバラツキや接着材の吸湿・膨潤による接触不良を防止するための弾性力を有するように、樹脂および金属層からなる導電性粒子ではなく、上記高抵抗膜を突き破ることができる硬さを有することが好ましく、典型的には金属(例えばニッケル)のみからなることが好適である。このように層構造を有しない構成の導電性粒子は低コストで簡単に製造することができる。
さらに、上記導電性粒子は、上記高抵抗膜の厚さよりも大きい必要はあるが、大きくなりすぎると上記高抵抗膜を突き破りにくくなるので、粒径が1μm以下であることが好ましい。なお、このように小さい粒径の導電性粒子は、層構造を形成することが困難であるため、上記のように金属単体からなる構造であることが好ましい。次に、以上のような第1の主たる変形例とは異なる態様で、上記高抵抗膜を突き破ることができる特徴的な構成について検討する。
<4.2 第2の主たる変形例>
まず、絶縁層60に周知の低反発弾性材を使用することで、バンプ電極40aにより上記高抵抗膜を突き破ることができる。以下その理由について説明する。上記高抵抗膜の靱性は、端子部24の靱性よりも低い。よって、高抵抗膜が形成された端子部24を伸張する(引っ張る)とまず高抵抗膜が破断することになる。そして例えばLSIチップ40をガラス基板20上に実装するときに引張応力が最も大きくかかる部分は、バンプ電極40aの端部(エッジ部分)と接触する部分である。そこで、この部分に引張応力を集中させるために、絶縁層60に周知の低反発弾性材を使用する。この低反発弾性材とは、粘弾性を有するためにその反発弾性が一般的な弾性材よりも非常に小さい素材をいう。このような低反発弾性材である絶縁層60は、バンプ電極40aが押しつけられたときに、バンプ電極40aの中央部分近傍直下の部分は均一に沈み込み、バンプ電極40aの直下ではない部分は沈み込まないので、その境界部分、すなわちバンプ電極40aの端部(エッジ部分)と接触する部分が大きく伸張されることになり引張応力が大きくかかる。その結果、バンプ電極40aの端部(エッジ部分)と接触する高抵抗膜が破断し、バンプ電極40aにより上記高抵抗膜を突き破ることができる。
まず、絶縁層60に周知の低反発弾性材を使用することで、バンプ電極40aにより上記高抵抗膜を突き破ることができる。以下その理由について説明する。上記高抵抗膜の靱性は、端子部24の靱性よりも低い。よって、高抵抗膜が形成された端子部24を伸張する(引っ張る)とまず高抵抗膜が破断することになる。そして例えばLSIチップ40をガラス基板20上に実装するときに引張応力が最も大きくかかる部分は、バンプ電極40aの端部(エッジ部分)と接触する部分である。そこで、この部分に引張応力を集中させるために、絶縁層60に周知の低反発弾性材を使用する。この低反発弾性材とは、粘弾性を有するためにその反発弾性が一般的な弾性材よりも非常に小さい素材をいう。このような低反発弾性材である絶縁層60は、バンプ電極40aが押しつけられたときに、バンプ電極40aの中央部分近傍直下の部分は均一に沈み込み、バンプ電極40aの直下ではない部分は沈み込まないので、その境界部分、すなわちバンプ電極40aの端部(エッジ部分)と接触する部分が大きく伸張されることになり引張応力が大きくかかる。その結果、バンプ電極40aの端部(エッジ部分)と接触する高抵抗膜が破断し、バンプ電極40aにより上記高抵抗膜を突き破ることができる。
なお、絶縁層60に上記低反発弾性材が使用されない場合であっても、ガラス基板20上にLSIチップ40を実装するとき、バンプ電極40aの端部(エッジ部分)と接触する部分に引張応力はかかるので、高抵抗膜の破断が生じないわけではない。しかし、上記低反発弾性材が使用される場合には、より多くまたは大きな破断を生じさせることができる。
ここで上記低反発弾性材が使用されない場合であっても(もちろん使用されてもよいが)、バンプ電極40aの端部(エッジ部分)の長さが大きくなれば高抵抗膜の破断箇所も多く(すなわち破断箇所の長さが大きく)なるのでバンプ電極40aにより、上記高抵抗膜をさらに広い部分(多い箇所)で突き破ることができる。このためのバンプ電極40aの構造について図11および図12を参照して説明する。
図11は、LSIチップ40が実装される基板面の反対側の面から見た、2つのバンプ電極と1つの端子部との接続関係を示す平面図であり、図12は、図11に示す2つのバンプ電極と1つの端子部との構造を示す断面図である。なお、図11に示される端子部240は、図8に示される表示用配線23に繋がる端子部24に相当する。また、図11に示される端子部240の端部は、図12では図の左側に示されている。
これら図11および図12に示されるように、この変形例では、1つの端子部240に対して2つのバンプ電極401,402が接続されており、これら2つのバンプ電極401,402は、同一の金属電極層410で接続されている。なお、図12では、金属電極層の開口部周囲に形成されるパッシベーション層や、金属電極層上に形成されるアンダーバリアメタル(UBM)層などの記載は省略されている。
このように2つのバンプ電極401,402は、電気的には同一の電極であって、端子部240が延びる方向に沿って設けられている。そのため、例えば図4などに示されるような上記実施形態の場合に比べて、端子部240に接するバンプ電極の端部(エッジ部分)は2倍の長さになる。具体的には図12に示されるように、2つのバンプ電極401,402のエッジ部分で、高抵抗膜250が(断面では)4カ所で破断されており、当該破断部分を突き破って2つのバンプ電極401,402(のエッジ部分)が端子部240と接続する。そのため、バンプ電極と端子部とを電気的な接続を確実にすることができる(すなわち接続抵抗を小さくすることができる)。
なお、ここでは1つの端子部240に対して2つのバンプ電極401,402が接続される例について説明したが、接続されるバンプ電極は3つ以上であってもよいし、接続されるバンプ電極が電気的に接続されていれば、同一の金属電極層410により接続されていなくてもよい。また、1つの端子部240に接続される複数のバンプ電極は、液晶パネル10の全ての端子部に設けられる必要はなく、電源端子や接地端子など低抵抗が要求される端子のみに設けられる構成であってもよい。このことは他のバンプ電極や端子部の構成においても同様である。
ここで、上記のように1つの端子に接続されるバンプ電極の数を増やすのではなく、各バンプ電極の表面に溝などの凹部または凸部を形成するなどの手法により、バンプ電極のエッジ部分を増加させてもよい。この溝などの凹部または凸部は、端子部240が延びる方向に対して基板面に沿って垂直方向に延びるよう形成される必要はなく、形成される長さや形状等に限定はない。次にバンプ電極の表面に凸部を形成する変形例として、エッジ部分に凸部が形成されたバンプ電極の構造について、図13および図14を参照して説明する。なお、エッジ部分に凸部を形成することにより必ずしもエッジ部分が増加するわけではないが、凸部が形成されたエッジ部分によって、より確実に高抵抗膜を破断することができる。
図13は、端子部に接続される前の時点における、エッジ部分に凸部が形成されたバンプ電極および端子部近傍の構造を示す断面図であり、図14は、端子部に接続された後の時点における当該バンプ電極および端子部近傍の構造を示す断面図である。
図13に示されるように、金属電極層410が露出するように開口部が設けられる際に金属電極層410の開口部周囲に形成されるパッシベーション層408は、金属電極層410の上にも形成される。その後、スパッタ法などによりアンダーバリアメタル(UBM)層409が形成され、さらにメッキ法などによりバンプ電極405が形成される。なお、このような工程は周知であるため詳しい説明は省略する。
このような工程を経てバンプ電極405が形成されるため、上記開口部周囲の金属電極層410の上に形成されるパッシベーション層408の厚みにより、バンプ電極405のエッジ部分には突起部405a,405bが形成される。このような突起部405a,405bは、バンプ電極の端子部に対する接触面の平坦化を阻害するため、従来よりできるだけ形成されないように工夫されるのが通常である。しかし、本変形例ではこのような工夫を行わず、逆に突起部405a,405bが確実に形成されるよう、パッシベーション層408の厚さを通常よりも大きくしている。このパッシベーション層408の厚さは、具体的には、形成されるべき突起部405a,405bにより、非常に薄い高抵抗膜251が突き破られる程度には大きく、かつ所定の厚みを有する端子部241が切断(破壊)されない程度に小さいことが好ましい。
以上のようにバンプ電極405を形成することにより、図14に示されるように、端子部241上に形成される高抵抗膜251は、バンプ電極405の上記突起部405a,405bにより破断されており、当該破断部分を突き破って2つのバンプ電極401,402(の突起部)が端子部240と接続する。そのため、バンプ電極と端子部とを電気的な接続を確実にすることができる(すなわち接続抵抗を小さくすることができる)。次に上記変形例とは異なる変形例として、高抵抗膜が破断されやすいよう形成された端子部の構造について、図15から図20までを参照して説明する。
図15は、LSIチップ40が実装される基板面の反対側の面から見た端子部の形状を示す平面図であり、図16は、図15に示す電極と端子部との断面図である。なお、図15に示される端子部242は、図8に示される表示用配線23に繋がる端子部24に相当する。また、図15に示される端子部242の端部は、図16では図の左側に示されている。
図15に示すように、端子部242は、バンプ電極40aのエッジ部分と接する部分のうち、端子終端に近い(図の下方)側の部分近傍の幅が他の部分の幅よりも小さくなっており、くびれた形状となっている。このように端子部242の幅が小さいと強度が小さくなるためクラックが入りやすくなる。
特に、端子部において幅の小さい部分が幅の大きい2つの部分の間に形成される(すなわちくびれた形状となる)構成では、当該幅の小さい部分にLSIチップ40を実装するときの引張応力が集中することになるので、よりクラックが入りやすくなる。
このような構成を有する端子部上にLSIチップ40(のバンプ電極40a)を接続するとき、バンプ電極40aの端部(エッジ部分)と接触する端子部の部分に大きな引張応力が集中することから、当該部分にクラックが入ることになる。このようにクラックが入ると、端子部242よりも靱性の小さい高抵抗膜242は大きく(多く)破断されることになる。よって、バンプ電極40aにより上記高抵抗膜を突き破ることで、バンプ電極と端子部とを電気的な接続を確実にすることができる(すなわち接続抵抗を小さくすることができる)。
なお、図15に示すように、幅が小さい(くびれた)部分は、バンプ電極40aの端部(エッジ部分)と接触する端子部の2つの部分のうち、端子部が延びる方向の終端側の部分、すなわち電気信号が流れるべき表示用配線23に繋がる側とは反対側の部分であることが好ましい。なぜなら、バンプ電極40aの端部(エッジ部分)と接触する端子部の部分には大きな引張応力がかかることから、バンプ電極40aの高さが不均一であるなどの理由により、現実には高抵抗膜が破断されるだけでなく、端子部自体が破断される可能性がある。しかし、端子部242のうち上記表示用配線23に繋がる側とは反対側の部分が仮に破断したとしても、バンプ電極と端子部との電気的な接続は確実に保たれる(すなわち接続抵抗が大きくならない)ので問題とならないからである。
ここで、端子部において幅の小さい部分は、必ずしも図15に示すように幅の大きい2つの部分の間に形成される(すなわちくびれた形状となる)構成である必要はなく、図17に示す端子部243のように、当該端子部における上記終端部分からバンプ電極40aのエッジ部分と接する部分までの幅が他の部分の幅よりも小さい構成であってもよい。このような構成であっても、当該幅の小さい部分は強度が小さくなる。そのため、図15に示す構成におけるような引張応力の集中は生じないとしても、よりクラックが入りやすくなるため、高抵抗膜を破断させることができる。
また、端子部において幅の小さい部分は、端子として機能する金属部分の(端子が延びる方向に対して垂直方向の)長さの和が小さければよいので、図18に示す端子部244のように、端子部244の終端側に近いバンプ電極40aのエッジ部分と接する部分近傍にスリットを入れることにより、当該部分の幅(の合計の長さ)を他の部分の幅よりも小さくした構成であってもよい。なお、この構成では、端子部において幅の小さい部分が幅の大きい2つの部分の間に形成されることになるので、図15に示す構成と同様に当該幅の小さい部分にLSIチップ40を実装するときの引張応力が集中することになるので、よりクラックが入りやすくなる。
さらにまた、図18に示すスリットを端子部244の終端部分まで延ばすことにより(すなわち当該終端部分を短冊状に形成することにより)、当該端子部終端からバンプ電極40aのエッジ部分と接する部分までの幅が他の部分の幅よりも小さい構成であってもよい。
また、端子部において幅の小さい部分は、強度が小さくなればよいので、工数は増加するが、当該部分の端子の厚さ(基板面に対して垂直方向の長さ)を小さくしてもよい。例えば、当該厚さ方向に凹部が形成されるように切れ目を入れる構成であってもよい。
次に、図15から図17までに示す例では、端子部は、バンプ電極の幅よりも小さい構成であって、端子部が延びる方向に対して(基板面に沿って)垂直な方向に位置するバンプ電極40aの2つのエッジ部分(以下、これらを左右のエッジ部分と呼ぶ)が端子部に接することは(原則として)ないが、これら左右のエッジ部分の少なくとも一方が端子部に接する構成、例えばバンプ電極の幅よりも端子部の幅が大きい構成であってもよい。
このような構成では、上述した図15から図18までに示す構成とは異なり、(基板面に沿って正方形である形状を有する)バンプ電極40aのエッジ部分と接する部分は最大で4つとなる。もっとも、前述したように、バンプ電極40aの端部(エッジ部分)と接触する端子部の部分には大きな引張応力がかかることから、端子部自体が破断される可能性もある。そのため、上記表示用配線23に繋がる部分が破断しないよう構成されることが好ましい。
そこで、図19に示されるように、バンプ電極40aの端部(エッジ部分)と接触する端子部の4つの部分のうち、端子部終端側の部分近傍の幅と、左右のエッジ部分に接触する端子部の部分近傍の幅(ここでは端子が延びる方向の長さ)とが他の部分の幅よりも小さい(典型的にはくびれた)構成であってもよい。なお、上記幅の小さい3つの部分のうち、いずれか1つまたは2つが省略されてもよい。
ここで、図19に示す例とは異なってバンプ電極40aの(端子部と接する)面の形状が端子の延びる方向に長い長方形状である場合、左右のエッジ部分に接触する端子部の部分近傍の幅(ここでは端子が延びる方向の長さ)が端子部自体の幅よりも大きいことがある。この場合における上述した他の部分の幅は、端子部自体の幅(端子が延びる方向と基板面に沿って垂直な方向の長さ)を指すのではなく、当該エッジ部分が延びる方向と平行なバンプ電極40aと端子との接触部分の長さ、具体的には、バンプ電極40aと接している端子部の範囲を、当該対応するエッジ部分が延びる方向と平行な線分で切り取って得られる線分の最大の長さを指すと言える。そうすれば、当該対応するエッジ部分から外側へ延びる端子部の部分が(外側へ延びる方向において)細くなっている(典型的にはくびれている)と言える。
また、図20に示されるように、バンプ電極40aの幅よりも端子部246の幅が大きく、バンプ電極40aの端部(エッジ部分)と接触する端子部の4つの部分のうち、端子部終端側の部分近傍の幅と、左右のエッジ部分に接触する端子部の部分近傍の幅(ここでは端子が延びる方向の長さ)とが他の部分の幅よりも小さくなるように、図18に示す構成と同様、当該部分にスリットが設けられる構成であってもよい。なお、上記幅の小さい3つの部分に設けられるスリットのうち、いずれか1つまたは2つの部分に設けられるスリットが省略されてもよい。
さらに、バンプ電極40aのエッジ部分から外側へ延びる端子部の部分が(外側へ延びる方向において)そのエッジ部分近傍で細くなっている(典型的にはくびれている)形態であれば、バンプ電極40aのエッジ部分に接触する端子部部分の長さより細くなっている必要はなく、その近傍で部分的に細くなっていればよい。例えば、図15、図17、または図19に示す例において、バンプ電極40aが端子部より小さい、具体的にはバンプ電極40aのエッジ部分の長さが(当該エッジ部分と平行に)細くなっている端子部の部分の長さよりも小さい場合であっても、バンプ電極40aのエッジ部分近傍にあって当該細くなっている部分は、構造的に弱くなってクラックが入りやすくなるため、その近傍の高抵抗膜を破断させることができる。また、図18や図20に示す例のようにスリットがバンプ電極40aのエッジ部分上に差し掛かる位置になく、エッジ部分の近傍にスリットがある場合、具体的には上記エッジ部分から外側方向へ少し離れた位置に、スリットの最も内側に近い端部がある場合であっても、当該スリットにより細くなっている部分は、同様に構造的に弱くなってクラックが入りやすくなるため、その近傍の高抵抗膜を破断させることができる。このように端子部は、バンプ電極40aのエッジ部分と接するべき部分のうち少なくとも1つの部分近傍で、当該部分が延びる方向に平行な長さが(その近傍であって当該方向に平行な他の部分の長さよりも)小さくなる、すなわち細くなっている(典型的にはくびれている)部分を含んでいればよい。そうすれば当該部分にクラックが入りやすくなるため、その近傍の高抵抗膜を破断させることができる。
以上のような構成のほか、高抵抗膜の破断箇所を増大させる構成として、絶縁層60の表面に多数の突起部を形成する構成も考えられる。このような構成は、例えば周知のフォトリソグラフィ処理により多数の突起部を有する絶縁層60を形成したり、絶縁層60を形成した後に周知のアッシング処理により多数の突起部を形成することで容易に実現することができる。
このように多数の突起部が形成された絶縁層60上にさらに形成される端子部の表面には、上記多数の突起部と同様の多数の突起部が形成される。このような多数の突起部を有する端子部にバンプ電極40aを圧接すると、当該端子部上に形成される高抵抗膜が突起部の先端部への応力集中により破断することになる。よって、バンプ電極40aにより上記高抵抗膜を突き破ることで、バンプ電極と端子部とを電気的な接続を確実にすることができる(すなわち接続抵抗を小さくすることができる)。
<4.3 その他の変形例>
上記実施形態では、LSIチップ40を接着するためのNCF81と、FPC基板50を接着するためのNCF82とは異なるように説明したが、同一のNCFを使用してもよい。この点、従来よりLSIチップを接続するためのACFと、FPC基板を接続するためのACFとは、異なるものを使用する場合が多い。それぞれの接続のために好適なACFの硬さや導電粒子径、導電粒子密度などが異なるからである。そしてこの構成では、LSIチップとFPC基板とは、ACFの貼り付け精度を考慮して、所定の距離だけ離して設ける必要があった。しかし、上記のように同一のNCFを使用する場合には、貼り付け精度を考慮する必要がないので、LSIチップとFPC基板とを上記距離よりも近づけて設けることができる。したがって、表示パネルの狭額縁化を図ることができ、接着材を一種類とすることにより製造工程を簡単にすることができる。なおNCF以外の接着材が使用される場合であっても、同一種類の接着材を使用することによりLSIチップとFPC基板とを近づけて設けることができるので、同様の効果を得ることができる。
上記実施形態では、LSIチップ40を接着するためのNCF81と、FPC基板50を接着するためのNCF82とは異なるように説明したが、同一のNCFを使用してもよい。この点、従来よりLSIチップを接続するためのACFと、FPC基板を接続するためのACFとは、異なるものを使用する場合が多い。それぞれの接続のために好適なACFの硬さや導電粒子径、導電粒子密度などが異なるからである。そしてこの構成では、LSIチップとFPC基板とは、ACFの貼り付け精度を考慮して、所定の距離だけ離して設ける必要があった。しかし、上記のように同一のNCFを使用する場合には、貼り付け精度を考慮する必要がないので、LSIチップとFPC基板とを上記距離よりも近づけて設けることができる。したがって、表示パネルの狭額縁化を図ることができ、接着材を一種類とすることにより製造工程を簡単にすることができる。なおNCF以外の接着材が使用される場合であっても、同一種類の接着材を使用することによりLSIチップとFPC基板とを近づけて設けることができるので、同様の効果を得ることができる。
上記実施形態では、表示用配線23およびFPC用配線73は、絶縁層60の下に形成されているが、絶縁層60の上に形成されてもよい。この場合には、これらの配線と端子部とを接続するためのコンタクトホールは不要となる。もっとも、一般的な液晶表示装置の製造工程では、上記実施形態と同様に、ガラス基板上に上記配線パターンを形成した後、層間絶縁膜ないしパッシベーション層などの絶縁層を形成するため、一般的な製造工程を使用することができる上記実施形態の構成の方が製造コストを下げることができる。
上記実施形態では液晶パネルである表示パネルについて説明したが、液晶表示装置に使用される液晶パネルに限定されず、有機または無機のEL(Electro Luminescence)ディスプレイ、プラズマディスプレイパネル(Plasma Display Panel;PDP)、真空蛍光ディスプレイ(Vacuum Fluorescent Display)、電子ペーパなどの各種表示装置に使用される表示パネルにも同様に適用することができ、また表示装置以外に使用される各種表示パネルにも同様に適用することができる。さらに表示パネル以外の各種デバイス基板(各種電子部品を搭載したプリント配線基板など)にも同様に適用することができる。
本発明は、例えば液晶表示パネルなどのデバイス基板に適用されるものであって、接着材を用いて実装されたLSIチップなどの電子部品の端子と圧接される端子を含むデバイス基板に適している。
10…液晶パネル
20、25…ガラス基板
20a…張出部
23 …表示用配線
24、240~246…端子部
30…表示部
40…LSIチップ
40a、401、402、405…バンプ電極
50…FPC基板
60…絶縁層
73…FPC用配線
74…FPC基板の配線層
81、82…NCF(非導電膜)
250~252…高抵抗膜
408…パッシベーション層
20、25…ガラス基板
20a…張出部
23 …表示用配線
24、240~246…端子部
30…表示部
40…LSIチップ
40a、401、402、405…バンプ電極
50…FPC基板
60…絶縁層
73…FPC用配線
74…FPC基板の配線層
81、82…NCF(非導電膜)
250~252…高抵抗膜
408…パッシベーション層
Claims (29)
- 電子部品が非導電性の接着材によって基板上に実装されたデバイス基板であって、
絶縁性の基板と、
前記電子部品と接続されるべき複数の端子部が形成されており、当該複数の端子部全てと前記基板との間に連続的に形成される、所定の弾性力を有する絶縁層と、
前記絶縁層と前記電子部品との間を含む所定領域に設けられる接着材と
を備え、
前記絶縁層の外周部分は、前記接着材が設けられる前記領域外にあることを特徴とする、デバイス基板。 - 前記基板には、前記複数の端子部に接続される複数の配線が形成されており、
前記絶縁層には、前記複数の端子部と前記複数の配線とをそれぞれ接続するための複数のコンタクトホールが形成されていることを特徴とする、請求項1に記載のデバイス基板。 - 前記複数のコンタクトホールは、前記接着材が設けられる前記領域内に形成されることを特徴とする、請求項2に記載のデバイス基板。
- 前記複数のコンタクトホールそれぞれは、前記電子部品の実装により生じるべき前記複数の端子部の前記基板面に対する垂直方向の撓みにより、対応する端子部と対応する配線との接続不良が生じない距離に離された位置に形成されることを特徴とする、請求項2に記載のデバイス基板。
- 前記複数の端子部は、前記電子部品の実装により生じるべき、前記複数の端子部の前記基板面に対する垂直方向の撓みによる破壊が生じない靱性を有する素材からなることを特徴とする、請求項1に記載のデバイス基板。
- 前記複数の端子部は、アルミニウムまたはアルミニウム合金を含む素材からなることを特徴とする、請求項5に記載のデバイス基板。
- 前記複数の端子部それぞれは、接続されるべき前記電子部品に設けられる複数の電極それぞれよりも、当該複数の電極の配列方向における長さが小さく、前記配列方向に対して垂直な方向の長さが大きいことを特徴とする、請求項1に記載のデバイス基板。
- 前記複数の端子部それぞれの前記配列方向における長さは、前記複数の電極それぞれの前記配列方向における長さの半分よりも小さいことを特徴とする、請求項7に記載のデバイス基板。
- 前記接着材は、非導電フィルムまたは非導電ペーストであることを特徴とする、請求項1に記載のデバイス基板。
- 前記接着材は、導電性粒子を含み、
前記導電性粒子は、前記電子部品を実装する際に加えられる圧力により、前記複数の端子部に形成されうる高抵抗膜を突き破ることができる硬さを有することを特徴とする、請求項1に記載のデバイス基板。 - 前記導電性粒子は、前記硬さを有する単一の素材からなることを特徴とする、請求項10に記載のデバイス基板。
- 前記導電性粒子は、1ミクロン以下の粒径を有することを特徴とする、請求項10に記載のデバイス基板。
- 前記絶縁層は、前記複数の端子部のうちの1つまたは隣接する2つ以上を含む領域毎に、前記基板面に対して垂直方向に凸となる部分を含むことを特徴とする、請求項1に記載のデバイス基板。
- 前記絶縁層は、前記端子部毎に、前記基板面に対して垂直方向に凸となるよう形成されることを特徴とする、請求項13に記載のデバイス基板。
- 前記絶縁層は、前記複数の端子部に接するべき面上に、前記基板面に対して垂直方向に凸となる複数の突起部が形成されていることを特徴とする、請求項13に記載のデバイス基板。
- 前記電子部品は、前記複数の端子部に接続されるべき複数の電極を含み、
前記絶縁層は、前記電子部品を実装する際に前記複数の電極のエッジ部分と接するべき前記複数の端子部の部分に応力集中が生じるよう、低反発弾性を有する素材により構成されることを特徴とする、請求項1に記載のデバイス基板。 - 前記電子部品は、前記複数の端子部に接続されるべき複数の電極を含み、
前記複数の電極のうちの複数からなる各群の電極のうち、少なくとも1つの群を構成する複数の電極は、対応する1つの端子部が延びる方向に沿って当該端子部にそれぞれ接続されることを特徴とする、請求項1に記載のデバイス基板。 - 前記電子部品は、前記複数の端子部に接続されるべき複数の電極を含み、
前記複数の端子に接する前記複数の電極の面には、前記複数の端子部に形成されうる高抵抗膜を突き破ることができるよう、それぞれ所定の凹部または凸部が形成されることを特徴とする、請求項1に記載のデバイス基板。 - 前記電子部品は、集積回路モジュールであって、前記複数の電極である複数のバンプ電極を含み、
前記複数のバンプ電極における前記面に、前記複数の端子部に形成されうる高抵抗膜を突き破ることができる高さを有する凸部が形成されるよう、前記面と対向する面に形成されるパッシベーション層の厚さを前記高さと略同一にすることを特徴とする、請求項18に記載のデバイス基板。 - 前記電子部品は、前記複数の端子部に接続されるべき複数の電極を含み、
前記複数の端子部それぞれは、前記電子部品を実装する際に接続されるべき前記複数の電極の1つにおけるエッジ部分と接するべき部分のうち少なくとも1つの部分近傍で、当該部分が延びる方向に平行な長さが小さくなる部分を含むことを特徴とする、請求項1に記載のデバイス基板。 - 前記複数の端子部それぞれは、前記長さが小さくなる部分にスリットが形成されることを特徴とする、請求項20に記載のデバイス基板。
- 前記基板には、前記複数の端子部に接続される複数の配線が形成されており、
前記複数の端子部それぞれは、前記エッジ部分と接するべき部分のうち、前記複数の配線のうちの対応する1つに最も近い部分以外の少なくとも1つの部分近傍で、前記長さが小さくなる部分を含むことを特徴とする、請求項20に記載のデバイス基板。 - 前記複数の端子部それぞれは、前記エッジ部分と接するべき部分のうち当該端子部の終端に最も近い部分近傍で、前記長さが小さくなる部分を含むことを特徴とする、請求項22に記載のデバイス基板。
- 前記基板は、画像を表示する表示部を含み、
前記電子部品は、外部から与えられる信号に基づいて前記表示部を駆動する駆動素子を含む、請求項1に記載のデバイス基板。 - 前記表示部は、
外部から入射する光を反射する光反射部と、
外部から入射する光および前記反射部により反射される光の透過率を制御される液晶層とを含み、
前記光反射部は、前記端子部と同一の素材により形成されることを特徴とする、請求項24に記載のデバイス基板。 - 前記電子部品は、集積回路チップとフレキシブル基板とを含み、
前記接着材は、前記絶縁層と前記集積回路チップとの間、および前記絶縁層と前記フレキシブル基板との間で同一種類が設けられることを特徴とする、請求項1に記載のデバイス基板。 - 電子部品が非導電性の接着材によって基板上に実装されたデバイス基板の製造方法であって、
絶縁性の基板上に、所定の弾性力を有する絶縁層を形成する絶縁層形成工程と、
前記絶縁層上に、前記電子部品と接続されるべき複数の端子部を形成する端子部形成工程と、
前記絶縁層と前記電子部品との間を含む所定領域に接着材を設ける接着準備工程と、
所定の圧着手段で前記電子部品を前記基板に圧着することにより、前記電子部品を実装する実装工程と
を備え、
前記絶縁層形成工程では、前記複数の端子部全てと前記基板との間に連続的に前記絶縁層を形成するとともに、前記絶縁層の外周部分を前記接着材が設けられる前記領域外に形成することを特徴とする、デバイス基板の製造方法。 - 前記基板上に、前記複数の端子部とそれぞれ接続されるべき複数の配線となる導体パターンを形成するパターン形成工程と、
前記絶縁層に、前記複数の端子部と前記複数の配線とを接続するためのコンタクトホールを形成するコンタクトホール形成工程と
をさらに備えることを特徴とする、請求項27に記載のデバイス基板の製造方法。 - 前記基板上に、画像を表示する表示部を形成する表示部形成工程をさらに備え、
前記端子部形成工程では、前記表示部において外部から入射する光を反射する光反射部を形成しようとする場合に使用されるべき膜形成方法と同一の方法で、前記光反射部に使用されるべき素材と同一の素材を使用することにより前記端子部を形成することを特徴とする、請求項27に記載のデバイス基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/510,721 US20120236230A1 (en) | 2009-11-20 | 2010-09-15 | Device substrate and method for manufacturing same |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009-264613 | 2009-11-20 | ||
JP2009264613 | 2009-11-20 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2011061989A1 true WO2011061989A1 (ja) | 2011-05-26 |
Family
ID=44059474
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2010/065980 WO2011061989A1 (ja) | 2009-11-20 | 2010-09-15 | デバイス基板およびその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20120236230A1 (ja) |
WO (1) | WO2011061989A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9148957B2 (en) | 2011-03-04 | 2015-09-29 | Sharp Kabushiki Kaisha | Electronic circuit substrate, display device, and wiring substrate |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012057428A1 (ko) * | 2010-10-25 | 2012-05-03 | 한국단자공업 주식회사 | 인쇄회로기판 및 이를 사용한 차량용 기판블록 |
JP5874546B2 (ja) * | 2012-06-21 | 2016-03-02 | 富士通株式会社 | 半導体装置の実装構造 |
CN108877501A (zh) * | 2018-07-02 | 2018-11-23 | 京东方科技集团股份有限公司 | 显示面板及其制作方法、显示装置 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08201833A (ja) * | 1995-01-23 | 1996-08-09 | Casio Comput Co Ltd | 液晶表示素子 |
JP2002076057A (ja) * | 2000-08-31 | 2002-03-15 | Hitachi Ltd | 電子装置及びその製造方法 |
JP2002324427A (ja) * | 2001-04-26 | 2002-11-08 | Toppan Forms Co Ltd | 導電性接着剤およびそれを用いたicチップの実装方法 |
JP2003167265A (ja) * | 2001-12-04 | 2003-06-13 | Advanced Display Inc | 液晶表示装置及びその検査方法 |
JP2003262882A (ja) * | 2002-03-07 | 2003-09-19 | Advanced Display Inc | 電極の接続構造および該接続構造を用いる液晶表示素子 |
JP2006146040A (ja) * | 2004-11-24 | 2006-06-08 | Sanyo Electric Co Ltd | 表示装置および表示装置の製造方法 |
JP2008116795A (ja) * | 2006-11-07 | 2008-05-22 | Mitsubishi Electric Corp | 表示装置 |
JP2008185801A (ja) * | 2007-01-30 | 2008-08-14 | Seiko Epson Corp | 電気光学装置の製造方法及び電気光学装置並びに電子機器 |
JP2008275894A (ja) * | 2007-04-27 | 2008-11-13 | Sharp Corp | 表示パネル及び表示装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5926694A (en) * | 1996-07-11 | 1999-07-20 | Pfu Limited | Semiconductor device and a manufacturing method thereof |
US6124214A (en) * | 1998-08-27 | 2000-09-26 | Micron Technology, Inc. | Method and apparatus for ultrasonic wet etching of silicon |
US6627118B2 (en) * | 2000-04-26 | 2003-09-30 | Hitachi Metals, Ltd. | Ni alloy particles and method for producing same, and anisotropic conductive film |
KR100737896B1 (ko) * | 2001-02-07 | 2007-07-10 | 삼성전자주식회사 | 어레이 기판과, 액정표시장치 및 그 제조방법 |
JP2005062582A (ja) * | 2003-08-18 | 2005-03-10 | Hitachi Displays Ltd | 表示装置 |
TWI226111B (en) * | 2003-11-06 | 2005-01-01 | Himax Tech Inc | Semiconductor packaging structure |
US7727423B2 (en) * | 2006-12-29 | 2010-06-01 | Cheil Industries, Inc. | Anisotropic conductive film composition and film including the same |
-
2010
- 2010-09-15 WO PCT/JP2010/065980 patent/WO2011061989A1/ja active Application Filing
- 2010-09-15 US US13/510,721 patent/US20120236230A1/en not_active Abandoned
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08201833A (ja) * | 1995-01-23 | 1996-08-09 | Casio Comput Co Ltd | 液晶表示素子 |
JP2002076057A (ja) * | 2000-08-31 | 2002-03-15 | Hitachi Ltd | 電子装置及びその製造方法 |
JP2002324427A (ja) * | 2001-04-26 | 2002-11-08 | Toppan Forms Co Ltd | 導電性接着剤およびそれを用いたicチップの実装方法 |
JP2003167265A (ja) * | 2001-12-04 | 2003-06-13 | Advanced Display Inc | 液晶表示装置及びその検査方法 |
JP2003262882A (ja) * | 2002-03-07 | 2003-09-19 | Advanced Display Inc | 電極の接続構造および該接続構造を用いる液晶表示素子 |
JP2006146040A (ja) * | 2004-11-24 | 2006-06-08 | Sanyo Electric Co Ltd | 表示装置および表示装置の製造方法 |
JP2008116795A (ja) * | 2006-11-07 | 2008-05-22 | Mitsubishi Electric Corp | 表示装置 |
JP2008185801A (ja) * | 2007-01-30 | 2008-08-14 | Seiko Epson Corp | 電気光学装置の製造方法及び電気光学装置並びに電子機器 |
JP2008275894A (ja) * | 2007-04-27 | 2008-11-13 | Sharp Corp | 表示パネル及び表示装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9148957B2 (en) | 2011-03-04 | 2015-09-29 | Sharp Kabushiki Kaisha | Electronic circuit substrate, display device, and wiring substrate |
Also Published As
Publication number | Publication date |
---|---|
US20120236230A1 (en) | 2012-09-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100813019B1 (ko) | 표시기판 및 이를 갖는 액정표시장치 | |
JP2007041389A (ja) | 表示装置及びその製造方法 | |
JP2002118138A (ja) | 絶縁層付角柱状バンプ及びそのバンプを用いたチップオングラス製品並びにicチップ表面への絶縁層付角柱状バンプの製造方法 | |
JPH0738502B2 (ja) | 回路基板の接続方法 | |
WO2011061989A1 (ja) | デバイス基板およびその製造方法 | |
JP4165495B2 (ja) | 半導体装置、半導体装置の製造方法、回路基板、電気光学装置、電子機器 | |
US8808837B2 (en) | Flexible film and display device comprising the same | |
US20070241462A1 (en) | Wiring board, semiconductor device using the same, and method for manufacturing wiring board | |
JP2006013421A (ja) | 半導体装置および半導体装置の製造方法 | |
JP4151634B2 (ja) | 半導体装置とその製造方法、回路基板、電気光学装置および電子機器 | |
US11456349B2 (en) | Display device having flexible film with window portion | |
US20040207796A1 (en) | Display device and method of manufacturing display device | |
US5525838A (en) | Semiconductor device with flow preventing member | |
JP2009079911A (ja) | 検査用治具とその製造方法 | |
JP2001358165A (ja) | 半導体素子及びその半導体素子が実装された液晶表示装置 | |
JP2003302914A (ja) | 電子装置 | |
JP2011008051A (ja) | 液晶表示装置および液晶表示装置の検査方法 | |
JP2002196703A (ja) | 半導体素子の実装構造及びその構造を有する液晶表示装置 | |
US20090045528A1 (en) | Semiconductor device | |
JPH10144727A (ja) | 半導体素子の実装方法および半導体素子を実装した電子装置 | |
WO2012073739A1 (ja) | 基板モジュール | |
JPH11237642A (ja) | アクティブマトリクス型液晶表示装置 | |
JP2003273163A (ja) | 半導体素子実装用基板及び半導体素子並びにその半導体素子実装用基板又は半導体素子を用いた液晶表示パネル | |
JP2002217239A (ja) | 異方性導電膜 | |
JP4973513B2 (ja) | 半導体装置用テープキャリア、半導体装置用テープキャリアの製造方法及び半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 10831388 Country of ref document: EP Kind code of ref document: A1 |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
WWE | Wipo information: entry into national phase |
Ref document number: 13510721 Country of ref document: US |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 10831388 Country of ref document: EP Kind code of ref document: A1 |
|
NENP | Non-entry into the national phase |
Ref country code: JP |