WO2011026470A1 - Verfahren und vorrichtung zur wiederverwendung von energie in schaltkreisen mit dynamischer anpassung - Google Patents

Verfahren und vorrichtung zur wiederverwendung von energie in schaltkreisen mit dynamischer anpassung Download PDF

Info

Publication number
WO2011026470A1
WO2011026470A1 PCT/DE2010/001026 DE2010001026W WO2011026470A1 WO 2011026470 A1 WO2011026470 A1 WO 2011026470A1 DE 2010001026 W DE2010001026 W DE 2010001026W WO 2011026470 A1 WO2011026470 A1 WO 2011026470A1
Authority
WO
WIPO (PCT)
Prior art keywords
supply voltage
circuit
equipotential bonding
processing units
switches
Prior art date
Application number
PCT/DE2010/001026
Other languages
English (en)
French (fr)
Inventor
Jürgen Sommer
Thomas Schweizer
Wolfgang Rosenstiel
Original Assignee
Sommer Juergen
Thomas Schweizer
Wolfgang Rosenstiel
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sommer Juergen, Thomas Schweizer, Wolfgang Rosenstiel filed Critical Sommer Juergen
Priority to DE112010003548T priority Critical patent/DE112010003548A5/de
Publication of WO2011026470A1 publication Critical patent/WO2011026470A1/de

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0019—Arrangements for reducing power consumption by energy recovery or adiabatic operation

Definitions

  • the present invention relates to a method and a device for
  • ICs integrated circuits
  • ES embedded systems
  • MEMS microelectromechanical systems
  • Energy consumption of these devices can be brought below a critical threshold, would regenerative energy sources such as heat generators, sound and vibration generators, radio frequency and solar technologies one
  • CONFIRMATION COPY For example, known approaches to reducing power consumption provide for a reduction in the supply voltage. The reduction of
  • the object of the present invention is therefore to minimize the disadvantages of the methods based on dynamic supply voltage adjustment and to present a cost-effective and relatively low-overhead method for further reducing energy consumption and heat generation on modern integrated circuits.
  • supply voltage networks are formed consisting of supply voltage sources, supply voltage node, potential equalization lines and equipotential bonding switches,
  • load-dependent be supplied via individual variable supply voltage sources and / or several selectable supply voltage sources of different heights.
  • each processing unit is typically the one minimal supply voltage provided, at which the respective
  • Fig. 1 shows a simple variant with two supply voltage sources, which by means of the switch Pi or P2, respectively P3 or P4 the
  • Processing units VE1 and VE 2 can provide independently with the discrete, different voltages VDD1, VDD2. There is also the possibility of the supply voltage to the
  • Supply voltage source 2 also costs energy. Thus, the change reverses part of the savings through dynamic multi-voltage supply.
  • processing units which with their supply voltage nodes with variable and / or disconnectable
  • Voltages can be operated to equipotential bonding conductors
  • Equipotential bonding switches are added, which are suitable for a controlled / switchable equipotential bonding by shifting capacitively stored
  • Equipotential bonding lines here PAL1 and PAL 2
  • equipotential bonding switches here PAS
  • the circuit is mapped to CMOS technology and the switches are implemented as p-channel and / or n-channel transistors and / or as transfer gates (TG).
  • mapping to organic semiconductor technology takes place. Due to currently relatively poorly conductive materials and low quality electrical wiring could be just locally available, capacitive
  • an illustration of the circuit is based on bipolar technology.
  • circuit is mapped to hybrid
  • each individual can differ fundamentally in terms of function, complexity and technology
  • Data processing units and / or data storage units and / or communication units and / or other units act. Specifically, these may include, for example, transistors, gates, multiplexers, arithmetic logic units, CPUs, GPUs, reconfigurable logic blocks, ASICs, microcontrollers, multi / manicore processors, actuators / motors, sensors, solid state memory,
  • FIG. 1 In an example of a more complex illustration of the invention, a field of m processing units is presented in FIG. In the present example, each has
  • Supply voltages VDDi to VDD n can be supplied.
  • m / 2 equipotentials with a maximum of m nodes can be accomplished via a bus of m / 2 equipotential bonding lines.
  • Supply voltage and supply voltage sources e.g., short circuit.
  • Supply voltage sources are relieved overall and possibly even partially obsolete.
  • an adaptation of the activities (control) of the equipotential bonding switch to an already existing energy-saving multi-voltage supply is suboptimal.
  • the control according to the invention exploits its full potential when overall data and control flow and possibly possibilities of (re) configuration of the architecture are utilized.
  • Processing units are directed, which in an existing network of equipotential bonding and potential equalization switches under
  • Fig. 1 a schematic representation of a circuit with
  • Fig. 2 a schematic representation of a circuit according to the invention
  • Fig. 3 a detailed representation of a circuit according to the invention
  • Fig. 4 the voltage curves at the supply voltage node at
  • Fig. 5 a detailed representation of the circuit of Fig. 2.
  • FIG. 5 shows a semiconductor device with two equipotential bonding lines PAI_i, PAL 2 , an equipotential bonding switch PAS for switching compensation of voltage potentials between the supply voltage nodes Ni and N 2 .
  • two processing units eg, processors, DSPs, reconfigurable logic blocks, ASICs, arithmetic logic units, functional units, registers, multiplexers, memories, gates, busses, etc.
  • VEi, VE2 where processing unit VE-i is connected via the p-channel switches P f P 2 is operated with the alternatively selectable supply voltages VDD1 or VDD 2 or is disconnected from the supply voltages VDD1 and VDD 2 by switching off the p-channel switches P1 and P 2 , and processing unit VE 2 via the p-channel switches Pz, P4 is operated with the alternatively selectable supply voltages VDD1 or VDD 2 or by disconnecting the p-channel switches P3 and P 4 is disconnected from the supply voltages VDD1 and VDD 2
  • the capacitance of equipotential bonding line PAL1 parts The capacitance of the equipotential bonding switch PAS and the capacitance of the processing unit VEi are combined by the equivalent capacitance of the capacitor Ci.
  • the capacitance of the equipotential bonding line PAL 2 parts of the capacitance of the equipotential bonding switch PAS and the capacitance of the processing unit VE 2 are combined by the equivalent capacitance of the capacitor C2.
  • the circuit is operated as follows:
  • two processing units VE1 and VE 2 and the two operating voltages VDD- ⁇ , VDD 2, with VDD 2 ⁇ VDDi, with the associated p-channel switches P1, P2, P3 and P4 and the equipotential bonding switch PAS and the spare capacitances C1 and C 2 is considered.
  • Processing unit VE 2 are by the voltage compensation switch PAS
  • the control bits for driving the transistor inputs GL VQ 2 , VG3, VQ4 and Vs can be determined at compile time and stored in registers, for example.
  • First is due to the transistor input V G i a logical "0" and the switch is turned on.
  • the transistor input V Q4 also a logical "0" and the switch is also turned on.
  • the switch PAS is open and at this time there is no switched (electrical) connection between the
  • Processing unit VE1 will change to V D D2 voltage level and for
  • Processing unit VE 2 is assumed to change to V D DI voltage level. Before these supply voltage changes take place, due to the potential difference between the supply voltage node N1 of the processing unit VE1 and the supply voltage node N 2 of the processing unit VE 2, a part of the charge that is in the equivalent capacitance C1
  • Supply voltage node N 2 must reach the Supply voltage node Ni and ⁇ 2 ⁇ the real
  • the voltage at the supply voltage node Ni no longer around the entire potential difference VDD1 must - VDD be increased 2, but only to the potential difference of VDD 1 - V Au sgieich which a reduction of the voltage swing to V AuS equaI - VDD 2 a result and thus leads to a reduction in the energy consumption during supply voltage change.
  • the supply voltage change is performed. First, the connection between the equipotential bonding lines PAL ⁇ and PAL 2 is separated. This is done by applying a logical "1" to the
  • Fig. 4 the voltage waveform at the supply voltage node Ni and N 2 at the supply voltage change is shown with charge reuse. As processing units, two 30-bit adders were used. Of the
  • Voltage level of VDD- ⁇ was set to 1.2V and the voltage level of VDD 2 was set to 0.6V. With these parameter settings, a voltage level V AuS results equaI from 0.9V. The energy savings compared to
  • Supply voltage change without charge reuse amounts to 33.2% with an additional delay of 1 ns for voltage compensation.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Die Erfindung betrifft ein Verfahren und eine Vorrichtung zur Unterstützung von Green-IT und energieautarker Systeme durch Ausschöpfung vorhandener Energieeinsparpotentiale. Dabei werden auf einem integrierten Schaltkreis (IC) einem eingebetteten Systemen (ES) oder einem mikroelektromechanischen Systemen (MEMS) befindliche, durch kapazitive Ladung vorhandene Potentialunterschiede durch eine intelligente Steuerung gezielt ausgeglichen. Im einfachsten Falle führt dies zu einer Energieeinsparung bei den Versorgungsspannungsquellen, welche teilweise über variierbare und / oder abschaltbare Spannungsquellen oder entsprechend ergänzte Schalter verfügen sollten. Gleichzeitig eröffnet die Erfindung Raum für andere oder mehrdimensionale Optimierungsziele: Adaptive Anpassung der Schaltung an die verfügbare Energie (Batterie, Solarzellen, Wärmegeneratoren, etc.), schnellere Verarbeitung bei gleichem Energieverbrauch, Einhalten kritischer Echtzeitanforderungen, Verringerung der lokalen Feldstärken auf einem Schaltkreis, Erhöhung der Integrationsdichte, Optimierung der lokalen oder globalen Wärmeverteilung und damit Verlängerung der Lebensdauer eines Schaltkreises.

Description

Verfahren und Vorrichtung zur Wiederverwendung von Energie in Schaltkreisen mit dynamischer Anpassung
Beschreibung
Die vorliegende Erfindung betrifft ein Verfahren und eine Vorrichtung zur
Reduzierung des Stromverbrauchs und Senkung der Betriebstemperatur in
integrierten Schaltungen (ICs), eingebetteten Systemen (ES) und
mikroelektromechanischen Systemen (MEMS).
In den letzten Jahren ist der Anteil der Informationstechnologie am globalen
Energieverbrauch stetig gestiegen. Der Stromverbrauch von Servern und
Rechenzentren ist mittlerweile ein bedeutender Kostenfaktor geworden:
Energieagenturen rechneten im vergangenen Jahr vor, dass mehr als sieben Prozent des deutschen Elektroenergiebedarfs in die Bereiche der Informations- und
Kommunikationstechnologie fließen. Insgesamt ist daher eine Trendumkehr durch weitere Anstrengungen zur Energieeinsparung wünschenswert.
Andererseits werden sich unter den Stichworten Ubiquitous Computing, Pervasive Computing und Cloud Computing in den nächsten Jahren eine Vielzahl sogenannter smarter Devices nahezu unsichtbar in unsere Umgebung einfügen. Sollte der
Energieverbrauch dieser Geräte unter eine kritische Schwelle gebracht werden können, würden regenerative Energiequellen wie Wärmegeneratoren, Schall- und Erschütterungsgeneratoren, Radiofrequenz- und Solartechnologien eine
energieautarke Versorgung ermöglichen.
BESTÄTIGUNGSKOPIE Bekannte Ansätze zum Verringern der Leistungsaufnahme sehen beispielsweise eine Verringerung der Versorgungsspannung vor. Die Verringerung der
Versorgungsspannung beeinträchtigt jedoch die Leistungsfähigkeit einer digitalen Schaltung in negativer Weise. Um Einbußen bei der Leistungsfähigkeit einer digitalen Schaltung bei gleichzeitiger Verringerung der Leistungsaufnahme zu vermeiden, ist es erforderlich, zwei oder mehrere Versorgungsspannungen
(Multispannungsversorgung, dynamische Versorgungsspannungsanpassung, engl, „dynamic voltage scaling") einer digitalen Schaltung zu verwenden.
Die Aufgabe der vorliegenden Erfindung ist es daher, die Nachteile der auf dynamischer Versorgungsspannungsanpassung beruhenden Verfahren zu minimieren und ein kostengünstiges und mit relativ geringem Mehraufwand verbundenes Verfahren zur weiteren Senkung des Energieverbrauchs und der Wärmeentwicklung auf modernen integrierten Schaltkreisen vorzustellen.
Diese Aufgabe wird durch ein Verfahren gemäß Anspruch 1 gelöst. Bevorzugte Ausführungen und Weiterbildungen dieses Verfahrens und deren Verwendungen sind in den Ansprüchen 2 bis 29 beschrieben.
Bei dem erfindungsgemäßen Verfahren werden Versorgungsspannungsnetzwerke bestehend aus Versorgungsspannungsquellen, Versorgungsspannungsknoten, Potentialsausgleichsleitungen und Potentialausgleichsschaltern gebildet,
wobei die Konnektivität der Potentialausgleichsleitungen und die Aktivität der Potentialausgleichsschalter sowie die Topologie aus Versorgungsspannungsknoten und Versorgungsspannungsquellen der Optimierung des kurzfristigen bis
langfristigen Energieverbrauchs und / oder Wärmeentwicklung und / oder -Verteilung auf dem integrierten Schaltkreis und / oder der Leistungsoptimierung dienen und / oder den verfügbaren Energieressourcen geschuldet sind.
Bekannte Verfahren zur dynamischen Spannungsanpassung (z.B. DE 103 57 284 A1) sparen Energie, indem einzelne oder mehrere Verarbeitungseinheiten
auslastungsabhängig über einzelne variierbare Versorgungsspannungsquellen und / oder mehrere auswählbare Versorgungsspannungsquellen unterschiedlicher Höhe versorgt werden. Dabei wird für jede Verarbeitungseinheit typischerweise diejenige minimale Versorgungsspannung zur Verfügung gestellt, bei der die jeweilige
Datenverarbeitung in dem vorgegebenen Zeitintervall gerade noch möglich ist.
Abb. 1 zeigt eine einfache Variante mit zwei Versorgungsspannungsquellen, welche vermittelst der Schalter Pi oder P2 respektive P3 oder P4 die
Versorgungsspannungsknoten N1 respektive N2 und damit die
Verarbeitungseinheiten VE1 respektive VE2 unabhängig voneinander mit den diskreten, unterschiedlichen Spannungen VDD1, VDD2 versorgen können. Ferner besteht die Möglichkeit die Versorgungsspannung an den
Versorgungsspannungsknoten N1 respektive N2 und damit die
Verarbeitungseinheiten VE1 respektive VE2 abzuschalten.
Als großer Nachteil des Verfahrens erweist sich, dass aufgrund parasitärer und anderer Kapazitäten, welche in den Kondensatoren C1 respektive C2 als
Ersatzschaltbild zusammengefasst sind, jeglicher Versorgungsspannungswechsel an den Versorgungsspannungsknoten N1 respektive N2 über die
Versorgungsspannungsquellen Versorgungsspannungsquelle1 respektive
Versorgungsspannungsquelle2 ebenfalls Energie kostet. Somit macht der Wechsel einen Teil der Ersparnis durch dynamische Multispannungsversorgung wieder zunichte.
Bei dem erfindungsgemäßen Verfahren werden Verarbeitungseinheiten, welche mit ihren Versorgungsspannungsknoten mit variierbaren und /oder abschaltbaren
Spannungen betrieben werden können, um Potentialausgleichsleitungen und
Potentialausgleichsschaltern ergänzt, die geeignet sind für einen gesteuerten / schaltbaren Potentialausgleich durch Verschiebung kapazitiv gespeicherter
Ladungsträger zwischen zwei oder mehreren voneinander verschiedenen
Versorgungsspannungsknoten.
In einer einfachen Illustration der Erfindung werden Schaltungen mit
Multispannungsversorgung daher wie beispielsweise in Abb. 1 um
Potentialausgleichsleitungen (hier PAL1 und PAL2) und Potentialausgleichsschaltern (hier PAS) zwischen mindestens zwei Versorgungsspannungsknoten (hier N1 und N2) mit jeweils mindestens einer Verarbeitungseinheit (hier je VE- und VE2) ergänzt (siehe Abb. 2). In einer bevorzugten Ausführung der Erfindung wird die Schaltung auf CMOS- Technologie abgebildet und die Schalter als p-Kanal- und /oder n-Kanal-Transistoren und / oder als Transfer-Gatter (TG) implementiert.
In einer weiteren Ausführung findet eine Abbildung auf organische Halbleiter- Technologie statt. Aufgrund derzeit relativ schlecht leitender Materialien und geringer Güte elektrische Leitungen könnte sich gerade lokal verfügbare, kapazitiv
gespeicherte Energie als vorteilhaft erweisen.
In einer weiteren Ausführung erfolgt eine Abbildung der Schaltung auf
Kohlenstoffnanoröhren-Technologie.
In einer weiteren Ausführung erfolgt eine Abbildung der Schaltung auf Bipolar- Technologie.
In einer weiteren Ausführung erfolgt eine Abbildung der Schaltung auf hybride
Technologien, z.B. BiCMOS.
In einer weiteren Ausführung werden die Potentialausgleichsschalter als
mechanische Schalter (Aktoren) in mikroelektromechanischen Systemen (MEMS) realisiert. Dies betrifft gegebenenfalls auch andere Schalter zu den
Versorgungsspannungsknoten oder in den Verarbeitungseinheiten.
Bei den Verarbeitungseinheiten kann es sich bei jeder einzelnen prinzipiell bezüglich Funktion, Komplexität und Technologie um sehr unterschiedliche
Datenverarbeitungseinheiten und / oder Datenspeicherungseinheiten und / oder Kommunikationseinheiten und / oder andere Einheiten handeln. Speziell kann es sich beispielsweise um Transistoren, Gatter, Multiplexer, arithmetisch logische Einheiten, CPUs, GPUs, rekonfigurierbare Logikblöcke, ASICs, Mikrocontroller, Multi- / Manycore-Prozessoren, Aktoren/Motoren, Sensoren, Solid-State-Speicher,
Speicherblöcke, Register und Busse handeln.
In einer beispielhaft komplexeren Illustration der Erfindung sei in Abb.3 ein Feld von m Verarbeitungseinheiten vorgestellt. Im vorliegenden Beispiel verfügt jede
Verarbeitungseinheit über einen eigenen Versorgungsspannungsknoten, welche jeweils vermittelst n Schaltern mit n verschiedenen diskreten
Versorgungsspannungen VDDi bis VDDn versorgt werden können. Zeitgleich können im vorliegenden Beispiel über einen Bus von m/2 Potentialausgleichleitungen m/2 Ausgleiche mit jeweils maximal m Knoten vollzogen werden.
Bei dem erfindungsgemäßen Verfahren ist die Steuerung der
Potentialausgleichschalter von zentraler Bedeutung. Einerseits dürfen sie den Betrieb der Verarbeitungseinheiten und die notwendige Versorgung über
Versorgungsspannungsknoten und Versorgungsspannungsquellen (z.B. durch Kurzschluss) nicht beeinträchtigen. Andererseits sollen gerade die
Versorgungsspannungsquellen insgesamt entlastet und gegebenenfalls teilweise sogar obsolet werden. Infolge dessen ist eine Koordinierung der Aktivitäten und Konfigurationen der Verarbeitungseinheiten, der zumindest teilweise steuerbaren (variierbaren / abschaltbaren) Versorgungsspannungsquellen und der Aktivitäten der Potentialausgleichsschalter erforderlich. Insgesamt gesehen ist eine Anpassung der Aktivitäten (Steuerung) der Potentialausgleichschalter an eine bereits vorhandene energiesparende Multispannungsversorgung suboptimal. Die erfindungsgemäße Steuerung schöpft ihr volles Potential aus, wenn insgesamt Daten- und Steuerfluss und gegebenenfalls Möglichkeiten der (Re-)Konfiguration der Architektur ausgenutzt werden.
In einer bevorzugten Ausführung der Erfindung können beispielsweise durch
Rekonfiguration der Datenpfade zur Laufzeit Daten lokal zu denjenigen
Verarbeitungseinheiten geleitet werden, welche sich in einem vorhandenen Netzwerk aus Potentialausgleichsleitungen und Potentialsausgleichsschaltern unter
Berücksichtigung der Versorgungsspannungsquellen besonders vorteilhaft (z.B. schnell, energiearm) auf die erforderliche, auslastungsabhängige
Versorgungsspannungshöhe anpassen lassen.
Weitere Vorteile, Merkmale und Anwendungsmöglichkeiten der Erfindung werden nachstehend anhand der Ausführungsbeispiele mit Bezug auf die Zeichnungen beschrieben. In den Zeichnungen zeigen: Abb. 1: eine schematische Darstellung eines Schaltkreises mit
Multispannungsversorgung nach dem Stand der Technik,
Abb. 2: eine schematische Darstellung einer erfindungsgemäßen Schaltung,
Abb. 3: eine detaillierte Darstellung einer erfindungsgemäßen Schaltung bei
Anwendung der Schaltung auf ein Feld von Verarbeitungseinheiten,
Abb. 4: die Spannungsverläufe an den Versorgungsspannungsknoten beim
Versorgungsspannungswechsel bei Anwendung des erfindungsgemäßen
Verfahrens auf zwei 30-bit Addierer,
Abb. 5: eine detaillierte Darstellung der Schaltung der Abb. 2.
Ausführungsbeispiel
Die Erfindung wird im Folgenden nur beispielsweise an Hand der Zeichnung beschrieben. In dieser ist gezeigt durch:
Abb. 5 eine Halbleitervorrichtung mit zwei Potentialausgleichsleitungen PAI_i, PAL2, einem Potentialausgleichsschalter PAS zum schaltenden Ausgleich von Spannungspotentialen zwischen den Versorgungsspannungsknoten Ni und N2. Weiterhin sind dargestellt zwei Verarbeitungseinheiten (beispielsweise Prozessoren, DSPs, rekonfigurierbare Logikblöcke, ASICs, arithmetisch logische Einheiten, Funktionseinheiten, Register, Multiplexer, Speicher, Verknüpfungsglieder, Busse usw.) VEi, VE2, wobei Verarbeitungseinheit VE-i über die p-Kanal Schalter P f P2 mit den alternativ auswählbaren Versorgungsspannungen VDD1 oder VDD2 betrieben wird oder durch Ausschalten der p-Kanal Schalter P1 und P2 von den Versorgungsspannungen VDD1 und VDD2 getrennt wird, und wobei Verarbeitungseinheit VE2 über die p-Kanal Schalter Pz, P4 mit den alternativ auswählbaren Versorgungsspannungen VDD1 oder VDD2 betrieben wird oder durch Ausschalten der p-Kanal Schalter P3 und P4 von den Versorgungsspannungen VDD1 und VDD2 getrennt wird. Die Kapazität der Potentialausgleichsleitung PAL1, Teile der Kapazität des Potentialausgleichsschalters PAS und die Kapazität der Verarbeitungseinheit VEi sind durch die Ersatzkapazität des Kondensators Ci zusammengefasst. Die Kapazität der Potentialausgleichsleitung PAL2, Teile der Kapazität des Potentialausgleichsschalters PAS und die Kapazität der Verarbeitungseinheit VE2 sind durch die Ersatzkapazität des Kondensators C2 zusammengefasst.
Die Schaltung wird wie folgt betrieben:
Gemäß Abb. 5 werden zwei Verarbeitungseinheiten VE1 und VE2 und die zwei Betriebsspannungen VDD-ι, VDD2, mit VDD2 < VDDi, mit den zugehörigen p-Kanal Schaltern P1, P2, P3 und P4 und dem Potentialausgleichschalter PAS und die Ersatzkapazitäten C1 und C2 betrachtet. Die Potentialausgleichsleitung PAI_i der Verarbeitungseinheit VE1 und die Potentialausgleichsleitung PAL2 der
Verarbeitungseinheit VE2sind durch den Spannungsausgleichsschalter PAS
miteinander verbunden. Die Kontrollbits zur Ansteuerung der Transistoreingänge GL VQ2, VG3, VQ4 und Vs können zur Kompilierzeit bestimmt und beispielsweise in Registern gespeichert werden. Zunächst liegt an dem Transistoreingang VGi eine logische„0" und der Schalter ist durchgeschaltet. Zum gleichen Zeitpunkt liegt an dem Transistoreingang VQ4 ebenfalls eine logische„0" und der Schalter ist ebenfalls durchgeschaltet. An den Transistoreingängen VQ2 und VQ3 liegt eine logische „1" zu diesem Zeitpunkt an. Somit liegt an dem Versorgungsspannungsknoten Ni ein Spannungspegel von VDDI an und an dem Versorgungsspannungsknoten N2ein Spannungspegel von VDD2 an. Zum selben Zeitpunkt liegt an den Transistoreingang Vs eine logische„1". Somit ist der Schalter PAS geöffnet und es besteht zu diesem Zeitpunkt keine geschaltete (elektrische) Verbindung zwischen den
Versorgungsspannungsknoten N1 und N2. Es wird nun angenommen, dass
Verarbeitungseinheit VE1 auf VDD2 Spannungspegel wechseln wird und für
Verarbeitungseinheit VE2wird angenommen, dass sie auf VDDI Spannungspegel wechseln wird. Bevor nun diese Versorgungsspannungswechsel stattfinden, kann auf Grund der Potentialdifferenz zwischen dem Versorgungsspannungsknoten N1 von Verarbeitungseinheit VE1 und dem Versorgungsspannungsknoten N2von Verarbeitungseinheit VE2 ein Teil der Ladung, die in der Ersatzkapazität C1
gespeichert ist zur Erhöhung der Spannung von Versorgungsspannungsknoten N2 verwendet werden. Um die Erhöhung der Spannung von
Versorgungsspannungsknoten N2 zu erreichen müssen die Versorgungsspannungsknoten Ni und Ν2 νοη den realen
Versorgungsspannungsquellen getrennt werden, und es muss eine leitende
Verbindung zwischen den Versorgungsspannungsknoten Ni und N2 hergestellt werden. Um die Trennung von den realen Versorgungsspannungen herbeizuführen wird eine logische„1" an die Transistoreingänge VQI und VG4 gelegt. Um die leitende Verbindung zwischen den Versorgungsspannungsknoten Ni und N2 herzustellen wird an dem Transistoreingang Vs eine logische„0" angelegt. Damit fließt Ladung zwischen den Versorgungsspannungsknoten bis die Potentialdifferenz ausgeglichen ist und sich ein Spannungspegel von VAuSgieich an den Versorgungsspannungsknoten Ni und N2 einstellt. Damit muss die Spannung am Versorgungsspannungsknoten Ni nicht mehr um den gesamten Potentialunterschied VDD1 - VDD2 erhöht werden, sondern nur noch um den Potentialunterschied von VDD1 - VAusgieich was eine Verkleinerung des Spannungshubs um VAuSgieich - VDD2 zur Folge hat und somit zur Erniedrigung des Energieverbrauchs beim Versorgungsspannungswechsel führt. Nachdem die Spannungsdifferenz zwischen den Versorgungsspannungsknoten Ni und N2 ausgeglichen ist wird der Versorgungsspannungswechsel ausgeführt. Dazu wird zuerst die Verbindung zwischen den Potentialausgleichsleitungen PAL^ und PAL2 getrennt. Dies wird durch das Anlegen einer logischen„1" an den
Transistoreingang Vs erreicht. Dann wird eine logische„0" an die
Transistoreingänge VQ2 und VQ3 angelegt. Damit wird die Spannung an dem
Versorgungsspannungsknoten Ni von Verarbeitungseinheit VE1 von VAuSgieich auf VDD2 abgesenkt und die Spannung an dem Versorgungsspannungsknoten N2 von Verarbeitungseinheit VE2 von VAusgieich auf VDD! erhöht.
In Abb. 4 ist der Spannungsverlauf an den Versorgungsspannungsknoten Ni und N2 beim Versorgungsspannungswechsel mit Ladungswiederverwendung dargestellt. Als Verarbeitungseinheiten wurden zwei 30-bit Addierer verwendet. Der
Spannungspegel von VDD-ι wurde auf 1 ,2V gesetzt und der Spannungspegel von VDD2 wurde auf 0,6V gesetzt. Mit diesen Parametereinstellungen ergibt sich ein Spannungspegel VAuSgieich von 0,9V. Die Energieersparnis im Vergleich zum
Versorgungsspannungswechsel ohne Ladungswiederverwendung beläuft sich auf 33.2 % bei einer zusätzlichen Verzögerung von 1 ns für den Spannungsausgleich.

Claims

Patentansprüche
1) Verfahren zur dynamischen Versorgungsspannungsanpassung ein oder
mehrerer Verarbeitungseinheiten auf einem integrierten Schaltkreis (IC), gekennzeichnet durch folgende Schritte:
Bildung von definierten Potentialausgleichsleitungen und
Potentialausgleichsschaltern zwischen mindestens zwei
Versorgungsspannungsknoten mit jeweils mindestens einer
Verarbeitungseinheit, die geeignet sind für einen gesteuerten / schaltbaren Potentialausgleich durch Verschiebung kapazitiv gespeicherter Ladungsträger zwischen zwei oder mehreren Versorgungsspannungsknoten, von denen mindestens einer über eine oder mehrere variierbare und / oder abschaltbare Versorgungsspannungsquelle verfügt,
Steuerung des Potentialausgleichs zwischen den
Versorgungsspannungsknoten durch gezieltes und individuelles Öffnen und Schließen von ein oder mehreren Potentialausgleichschaltern zu beliebigen Zeitpunkten ein oder mehrerer synchroner oder asynchroner
Verarbeitungszyklen,
Optimierung und / oder Absenkung des Energieverbrauchs oder Optimierung der Wärmeverteilung durch ein oder mehrmaliges gezieltes Schließen ein oder mehrerer Potentialausgleichschaltern zu geeigneten Zeitpunkten, wobei für mindestens einen der beteiligten Versorgungsspannungsknoten zu einem zukünftigen Zeitpunkt eine Versorgungsspannungsanpassung in Richtung der sich durch Schließen der Potentialausgleichschaltern ergebenden
Versorgungsspannungsverschiebung vorgesehen ist.
2) Verfahren nach Anspruch 1 , dadurch gekennzeichnet, dass die
Versorgungsspannungsanpassung der Verarbeitungseinheiten nicht primär dem Ziel der Energieeinsparung oder der Optimierung der Wärmeverteilung dient sondern der Reduzierung elektrischer Feldstärken. 3) Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass mehrere Versorgungsspannungsquellen mit einem Versorgungsspannungsknoten verbunden sein können.
4) Verfahren nach einem der vorangehenden Ansprüche, dadurch
gekennzeichnet, dass einzelne Versorgungsspannungsknoten über keine eigene Versorgungsspannungsquelle verfügen und infolge ausschließlich über Potentialausgleichleitungen zu anderen Versorgungsspannungsknoten versorgt werden.
5) Verfahren nach einem der vorangehenden Ansprüche, dadurch
gekennzeichnet, dass ein unerwünschter Potentialausgleich zwischen
Versorgungsspannungsquellen und Versorgungsspannungsknoten
insbesondere zu Zeitpunkten des Potentialausgleichs über
Potentialausgleichsleitungen und Potentialausgleichschalter durch geeignete Maßnahmen wie beispielsweise durch Schalter, Pass-Transistoren, Dioden, etc. unterbunden werden.
6) Verfahren nach einem der vorangehenden Ansprüche, dadurch
gekennzeichnet, dass anstelle oder in Kombination einiger oder aller
Verarbeitungseinheiten auch physikalische, chemische oder biologische Sensoren treten können.
7) Verfahren nach einem der vorangehenden Ansprüche, dadurch
gekennzeichnet, dass anstelle oder in Kombination einiger oder aller
Verarbeitungseinheiten auch Aktuatoren treten können.
8) Verfahren nach einem der vorangehenden Ansprüche, dadurch
gekennzeichnet, dass das erfindungsgemäße Verfahren auf
mikroelektromechanischen Systemen (MEMS) zum Einsatz kommt.
9) Verfahren nach einem der vorangehenden Ansprüche, dadurch
gekennzeichnet, dass die Höhe der Versorgungsspannung an den
Versorgungsspannungsknoten nicht von der geplanten oder tatsächlichen Auslastung der an den Versorgungsspannungsknoten befindlichen
Verarbeitungseinheiten abhängt sondern von denjenigen
Verarbeitungseinheiten, die unmittelbar oder mittelbar ausgangsseitig über Datenleitungen und gegebenenfalls Spannungswandlern verbunden sind.
10) Verfahren nach einem der vorangehenden Ansprüche, dadurch
gekennzeichnet, dass die Höhe der Versorgungsspannung an den
Versorgungsspannungsknoten nicht von der geplanten oder tatsächlichen Auslastung der an den Versorgungsspannungsknoten befindlichen
Verarbeitungseinheiten abhängt sondern von denjenigen
Verarbeitungseinheiten, die unmittelbar oder mittelbar eingangsseitig über Datenleitungen und gegebenenfalls Spannungswandlern verbunden sind.
11) Verfahren nach einem der vorangehenden Ansprüche, dadurch
gekennzeichnet, dass die Schaltung auf CMOS-Technologie abgebildet und die Schalter als p-Kanal- und /oder n-Kanal-Transistoren und / oder als Transfer-Gatter (TG) implementiert werden.
12) Verfahren nach einem der vorangehenden Ansprüche, dadurch
gekennzeichnet, dass die Schaltung auf organische Halbleiter-Technologie abgebildet wird.
13) Verfahren nach einem der vorangehenden Ansprüche, dadurch
gekennzeichnet, dass die Schaltung auf Kohlenstoffnanoröhren-Technologie abgebildet wird.
14) Verfahren nach einem der vorangehenden Ansprüche, dadurch
gekennzeichnet, dass die Schaltung auf Bipolar-Technologie abgebildet wird.
15) Verfahren nach einem der vorangehenden Ansprüche, dadurch
gekennzeichnet, dass die Schaltung auf hybride Technologie abgebildet wird.
16) Verfahren nach einem der vorangehenden Ansprüche, dadurch
gekennzeichnet, dass die Schaltung auf einem mikroelektromechanischem System (MEMS) realisiert wird, wobei die Potentialausgleichsschalter als mechanische Schalter (Aktoren) realisiert sein können.
17) Computerprogrammprodukt mit Programmiermitteln, die auf einem
computerlesbaren Datenträger gespeichert sind, um ein Verfahren nach einem der Ansprüche 1 bis 16 durchzuführen, wenn das
Computerprogrammprodukt auf einem Computer ausgeführt wird.
18) Verwendung des Verfahrens gemäß der vorangehenden Ansprüche in
eingebetteten Systemen wie beispielsweise Sensornetzen, Automotive, Aviation, Robotik und / oder im Bereich pervasive / ubiquitous Computing.
19) Verwendung des Verfahrens gemäß der Ansprüche 1-16 in Großrechnern, Servern, Rechnerfarmen, Datenbanken, Grid Computing.
20) Halbleitervorrichtung zur dynamischen Versorgungsspannungsanpassung ein oder mehrerer Verarbeitungseinheiten auf einem integrierten Schaltkreis (IC), gekennzeichnet durch Potentialausgleichsleitungen und
Potentialausgleichsschaltern zwischen mindestens zwei
Versorgungsspannungsknoten mit jeweils mindestens einer
Verarbeitungseinheit, die geeignet sind für einen gesteuerten / schaltbaren Potentialausgleich durch Verschiebung kapazitiv gespeicherter Ladungsträger zwischen zwei oder mehreren Versorgungsspannungsknoten, von denen mindestens einer über eine oder mehrere variierbare und / oder abschaltbare Versorgungsspannungsquelle verfügt.
21) Halbleitervorrichtung nach Anspruch 20, dadurch gekennzeichnet, dass
mehrere Versorgungsspannungsquellen mit einem
Versorgungsspannungsknoten verbunden sein können.
22) Halbleitervorrichtung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass einzelne Versorgungsspannungsknoten über keine eigene Versorgungsspannungsquelle verfügen und infolge ausschließlich über Potentialausgleichleitungen zu anderen Versorgungsspannungsknoten versorgt werden.
23) Halbleitervorrichtung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass ein unerwünschter Potentialausgleich zwischen
Versorgungsspannungsquellen und Versorgungsspannungsknoten
insbesondere zu Zeitpunkten des Potentialausgleichs über
Potentialausgleichsleitungen und Potentialausgleichschalter durch geeignete Maßnahmen wie beispielsweise durch Schalter, Pass-Transistoren, Dioden, etc. unterbunden werden.
24) Halbleitervorrichtung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass anstelle oder in Kombination einiger oder aller
Verarbeitungseinheiten auch physikalische, chemische oder biologische Sensoren treten können.
25) Halbleitervorrichtung nach einem der vorangehenden Ansprüche,
gekennzeichnet dadurch, dass die Schaltung auf CMOS-Technologie abgebildet und die Schalter als p-Kanal- und /oder n-Kanal-Transistoren und / oder als Transfer-Gatter (TG) implementiert werden.
26) Halbleitervorrichtung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Schaltung auf organische Halbleiter-Technologie abgebildet wird.
27) Halbleitervorrichtung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Schaltung auf Kohlenstoffnanoröhren-Technologie abgebildet wird.
28) Halbleitervorrichtung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Schaltung auf Bipolar-Technologie abgebildet wird.
29) Halbleitervorrichtung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Schaltung auf hybride Technologie abgebildet wird.
PCT/DE2010/001026 2009-09-02 2010-08-31 Verfahren und vorrichtung zur wiederverwendung von energie in schaltkreisen mit dynamischer anpassung WO2011026470A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE112010003548T DE112010003548A5 (de) 2009-09-02 2010-08-31 Verfahren und vorrichtung zur wiederverwendung von energie in schaltkreisen mit dynamischer anpassung

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102009039677.2 2009-09-02
DE200910039677 DE102009039677B4 (de) 2009-09-02 2009-09-02 Verfahren und Vorrichtung zur Unterstützung von Green-IT und energieautarker Systeme

Publications (1)

Publication Number Publication Date
WO2011026470A1 true WO2011026470A1 (de) 2011-03-10

Family

ID=43466966

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2010/001026 WO2011026470A1 (de) 2009-09-02 2010-08-31 Verfahren und vorrichtung zur wiederverwendung von energie in schaltkreisen mit dynamischer anpassung

Country Status (2)

Country Link
DE (2) DE102009039677B4 (de)
WO (1) WO2011026470A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9804650B2 (en) 2014-09-04 2017-10-31 Qualcomm Incorporated Supply voltage node coupling using a switch
CN114578545A (zh) * 2020-11-30 2022-06-03 意法半导体股份有限公司 用于具有槽路电容器的mems反射镜的电荷恢复驱动器
CN114578545B (zh) * 2020-11-30 2024-06-07 意法半导体股份有限公司 用于具有槽路电容器的mems反射镜的电荷恢复驱动器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10357284A1 (de) 2003-12-05 2005-07-14 Pact Xpp Technologies Ag Multispannungsversorgung
WO2007099841A1 (ja) * 2006-02-24 2007-09-07 Renesas Technology Corp. 半導体装置
US20090174469A1 (en) * 2007-12-11 2009-07-09 Fujitsu Limited Sizing and Placement of Charge Recycling (CR) Transistors in Multithreshold Complementary Metal-Oxide-Semiconductor (MTCMOS) Circuits
US20090212642A1 (en) * 2008-02-25 2009-08-27 Apple Inc. Charge recycling for multi-touch controllers

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE202005020771U1 (de) * 2005-11-10 2006-08-24 Bedenk, Georg, Dipl.-Ing. Getaktete NAND-Logik mit paralleler unidirektionaler Schaltungsanordnung

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10357284A1 (de) 2003-12-05 2005-07-14 Pact Xpp Technologies Ag Multispannungsversorgung
WO2007099841A1 (ja) * 2006-02-24 2007-09-07 Renesas Technology Corp. 半導体装置
US20100165776A1 (en) * 2006-02-24 2010-07-01 Renesas Technology Corp. Semiconductor device
US20090174469A1 (en) * 2007-12-11 2009-07-09 Fujitsu Limited Sizing and Placement of Charge Recycling (CR) Transistors in Multithreshold Complementary Metal-Oxide-Semiconductor (MTCMOS) Circuits
US20090212642A1 (en) * 2008-02-25 2009-08-27 Apple Inc. Charge recycling for multi-touch controllers

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9804650B2 (en) 2014-09-04 2017-10-31 Qualcomm Incorporated Supply voltage node coupling using a switch
CN114578545A (zh) * 2020-11-30 2022-06-03 意法半导体股份有限公司 用于具有槽路电容器的mems反射镜的电荷恢复驱动器
CN114578545B (zh) * 2020-11-30 2024-06-07 意法半导体股份有限公司 用于具有槽路电容器的mems反射镜的电荷恢复驱动器

Also Published As

Publication number Publication date
DE102009039677A1 (de) 2011-03-17
DE112010003548A5 (de) 2012-08-16
DE102009039677B4 (de) 2011-06-16

Similar Documents

Publication Publication Date Title
DE112014006942T5 (de) Gate-Treiberschaltung auf Basis eines IGZO-Vorgangs
DE112014006943T5 (de) Gate-Treiberschaltung auf Basis eines IGZO-Vorgangs
DE60007218T2 (de) Flip-flop-schaltkreis
DE10354535A1 (de) Chipintegrierte Abschlussschaltung, zugehöriges Speichersystem und zugehöriges Abschlussverfahren
DE10235425A1 (de) Ausgangsschaltung
DE112012006168T5 (de) Gate-Treiber für Anzeigen
DE2606958A1 (de) Bausteinschaltung mit speichertransistoren
DE102012108127A1 (de) Hochgeschwindigkeits-Pegelumsetzer zwischen niederseitiger Logik und hochseitiger Logik
DE1766488A1 (de) Schaltungsbaustein und Schaltungsgruppe fuer LSI-Schaltungen
DE102005030563B4 (de) Mehrkanal-Digital/Analog-Wandleranordnung
DE102014213788B4 (de) Treiberschaltung für eine Signalübertragung und Steuerverfahren der Treiberschaltung
DE19937829A1 (de) Schaltung, Verfahren und Vorrichtung zum Ausgeben, Eingeben bzw. Empfangen von Daten
DE10250576A1 (de) Schaltungsanordnung zur Signalsymmetrierung in gegenphasigen Bustreibern
WO2011026470A1 (de) Verfahren und vorrichtung zur wiederverwendung von energie in schaltkreisen mit dynamischer anpassung
CN104836548B (zh) 能够对输入信号的占空比失真进行补偿的输入电路
DE102004036956B3 (de) Logik-Aktivierungsschaltung
DE102009026601A1 (de) System und Verfahren zum Erzeugen eines leistungsarmen selbstjustierenden Referenzstroms für potentialfreie Versorgungsstufen
DE10202725B4 (de) Integrierte Schaltung und Schaltungsanordnung zur Umwandlung eines Single-Rail-Signals in ein Dual-Rail-Signal
DE102008053900A1 (de) Schaltung, Verfahren zum Betrieb einer Schaltung und Verwendung
DE102012107024B3 (de) Schaltung zum strombegrenzten Umladen eines Knotens
CN102025365B (zh) 一种降低电压摆幅驱动器
DE102004020576A1 (de) Datenverarbeitungsvorrichtung mit schaltbarer Ladungsneutralität und Verfahren zum Betreiben einer Dual-Rail-Schaltungskomponente
DE19930094A1 (de) Datenbus-Transmitter
DE60307853T2 (de) CMOS-Busempfänger mit vollem Spannungsschub und mit niedrigem Leistungsverbrauch
DE102005004425A1 (de) Komparator-Schaltungsanordnung, insbesondere für Halbleiter-Bauelemente

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10776533

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 112010003548

Country of ref document: DE

Ref document number: 1120100035482

Country of ref document: DE

REG Reference to national code

Ref country code: DE

Ref legal event code: R225

Ref document number: 112010003548

Country of ref document: DE

Effective date: 20120816

122 Ep: pct application non-entry in european phase

Ref document number: 10776533

Country of ref document: EP

Kind code of ref document: A1