DE102009039677A1 - Verfahren und Vorrichtung zur Unterstützung von Green-IT und energieautarker Systeme - Google Patents

Verfahren und Vorrichtung zur Unterstützung von Green-IT und energieautarker Systeme Download PDF

Info

Publication number
DE102009039677A1
DE102009039677A1 DE200910039677 DE102009039677A DE102009039677A1 DE 102009039677 A1 DE102009039677 A1 DE 102009039677A1 DE 200910039677 DE200910039677 DE 200910039677 DE 102009039677 A DE102009039677 A DE 102009039677A DE 102009039677 A1 DE102009039677 A1 DE 102009039677A1
Authority
DE
Germany
Prior art keywords
supply voltage
circuit
switches
equipotential bonding
processing units
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE200910039677
Other languages
English (en)
Other versions
DE102009039677B4 (de
Inventor
Thomas Schweizer
Jürgen Sommer
Wolfgang Rosenstiel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Eberhard Karls Universitaet Tuebingen
Original Assignee
Eberhard Karls Universitaet Tuebingen
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Eberhard Karls Universitaet Tuebingen filed Critical Eberhard Karls Universitaet Tuebingen
Priority to DE200910039677 priority Critical patent/DE102009039677B4/de
Priority to DE112010003548T priority patent/DE112010003548A5/de
Priority to PCT/DE2010/001026 priority patent/WO2011026470A1/de
Publication of DE102009039677A1 publication Critical patent/DE102009039677A1/de
Application granted granted Critical
Publication of DE102009039677B4 publication Critical patent/DE102009039677B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008Arrangements for reducing power consumption
    • H03K19/0019Arrangements for reducing power consumption by energy recovery or adiabatic operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Die Erfindung betrifft ein Verfahren und eine Vorrichtung zur Unterstützung von Green-IT und energieautarker Systeme durch Ausschöpfung vorhandener Energieeinsparpotentiale. Dabei werden auf einem integrierten Schaltkreis (IC), einem eingebetteten System (ES) oder einem mikroelektromechanischen System (MEMS) befindliche, durch kapazitive Ladung vorhandene Potentialunterschiede durch eine intelligente Steuerung gezielt ausgeglichen. Im einfachsten Falle führt dies zu einer Energieeinsparung bei den Versorgungsspannungsquellen, welche teilweise über variierbare und/oder abschaltbare Spannungsquellen oder entsprechend ergänzte Schalter verfügen sollten. Gleichzeitig eröffnet die Erfindung Raum für andere oder mehrdimensionale Optimierungsziele: Adaptive Anpassung der Schaltung an die verfügbare Energie (Batterie, Solarzellen, Wärmegeneratoren etc.), schnellere Verarbeitung bei gleichem Energieverbrauch, Einhalten kritischer Echtzeitanforderungen, Verringerung der lokalen Feldstärken auf einem Schaltkreis, Erhöhung der Integrationsdichte, Optimierung der lokalen oder globalen Wärmeverteilung und damit Verlängerung der Lebensdauer eines Schaltkreises.

Description

  • Die vorliegende Erfindung betrifft ein Verfahren und eine Vorrichtung zur Reduzierung des Stromverbrauchs und Senkung der Betriebstemperatur in integrierten Schaltungen (ICs), eingebetteten Systemen (ES) und mikroelektromechanischen Systemen (MEMS).
  • In den letzten Jahren ist der Anteil der Informationstechnologie am globalen Energieverbrauch stetig gestiegen. Der Stromverbrauch von Servern und Rechenzentren mittlerweile ein bedeutender Kostenfaktor geworden. Energieagenturen rechneten im vergangenen Jahr vor, dass mehr als sieben Prozent des deutschen Elektroenergiebedarfs in die Bereiche der Informations- und Kommunikationstechnologie fließen. Insgesamt ist daher eine Trendumkehr durch weitere Anstrengungen zur Energieeinsparung wünschenswert.
  • Andererseits werden sich unter den Stichworten Ubiquitous Computing, Pervasive Computing und Cloud Computing in den nächsten Jahren eine Vielzahl sogenannter smarter Devices nahezu unsichtbar in unsere Umgebung einfügen. Sollte der Energieverbrauch dieser Geräte unter eine kritische Schwelle gebracht werden können, würden regenerative Energiequellen wie Wärmegeneratoren, Schall- und Erschütterungsgeneratoren, Radiofrequenz- und Solartechnologien eine energieautarke Versorgung ermöglichen.
  • Bekannte Ansätze zum Verringern der Leistungsaufnahme sehen beispielsweise eine Verringerung der Versorgungsspannung vor. Die Verringerung der Versorgungsspannung beeinträchtigt jedoch die Leistungsfähigkeit einer digitalen Schaltung in negativer Weise. Um Einbußen bei der Leistungsfähigkeit einer digitalen Schaltung bei gleichzeitiger Verringerung der Leistungsaufnahme zu vermeiden, ist es erforderlich, zwei oder mehrere Versorgungsspannungen (Multispannungsversorgung, dynamische Versorgungsspannungsanpassung, engl. „dynamic voltage scaling”) einer digitalen Schaltung zu verwenden.
  • Die Aufgabe der vorliegenden Erfindung ist es daher, die Nachteile der auf dynamischer Versorgungsspannungsanpassung beruhenden Verfahren zu minimieren und ein kostengünstiges und mit relativ geringem Mehraufwand verbundenes Verfahren zur weiteren Senkung des Energieverbrauchs und der Wärmeentwicklung auf modernen integrierten Schaltkreisen vorzustellen.
  • Diese Aufgabe wird durch ein Verfahren gemäß Anspruch 1 gelöst. Bevorzugte Ausführungen und Weiterbildungen dieses Verfahrens und deren Verwendungen sind in den Ansprüchen 2 bis 29 beschrieben.
  • Bei dem erfindungsgemäßen Verfahren werden Versorgungsspannungsnetzwerke bestehend aus Versorgungsspannungsquellen, Versorgungsspannungsknoten, Potentialsausgleichsleitungen und Potentialausgleichsschaltern gebildet, wobei die Konnektivität der Potentialausgleichsleitungen und die Aktivität der Potentialausgleichsschalter sowie die Topologie aus Versorgungsspannungsknoten und Versorgungsspannungsquellen der Optimierung des kurzfristigen bis langfristigen Energieverbrauchs und/oder Wärmeentwicklung und/oder -verteilung auf dem integrierten Schaltkreis und/oder der Leistungsoptimierung dienen und/oder den verfügbaren Energieressourcen geschuldet sind.
  • Bekannte Verfahren zur dynamischen Spannungsanpassung (z. B. DE 103 57 284 A1 ) sparen Energie, indem einzelne oder mehrere Verarbeitungseinheiten auslastungsabhängig über einzelne variierbare Versorgungsspannungsquellen und/oder mehrere auswählbare Versorgungsspannungsquellen unterschiedlicher Höhe versorgt werden. Dabei wird für jede Verarbeitungseinheit typischerweise diejenige minimale Versorgungsspannung zur Verfügung gestellt, bei der die jeweilige Datenverarbeitung in dem vorgegebenen Zeitintervall gerade noch möglich ist. zeigt eine einfache Variante mit zwei Versorgungsspannungsquellen, welche vermittelst der Schalter P1 oder P2 respektive P3 oder P4 die Versorgungsspannungsknoten N1 respektive N2 und damit die Verarbeitungseinheiten VE1 respektive VE2 unabhängig voneinander mit den diskreten, unterschiedlichen Spannungen VDD1, VDD2 versorgen können. Ferner besteht die Möglichkeit die Versorgungsspannung an den Versorgungsspannungsknoten N1 respektive N2 und damit die Verarbeitungseinheiten VE1 respektive VE2 abzuschalten. Als großer Nachteil des Verfahrens erweist sich, dass aufgrund parasitärer und anderer Kapazitäten, welche in den Kondensatoren C1 respektive C2 als Ersatzschaltbild zusammengefasst sind, jeglicher Versorgungsspannungswechsel an den Versorgungsspannungsknoten N1 respektive N2 über die Versorgungsspannungsquellen Versorgungsspannungsquelle1 respektive Versorgungsspannungsquelle2 ebenfalls Energie kostet. Somit macht der Wechsel einen Teil der Ersparnis durch dynamische Multispannungsversorgung wieder zunichte.
  • Bei dem erfindungsgemäßen Verfahren werden Verarbeitungseinheiten, welche mit ihren Versorgungsspannungsknoten mit variierbaren und/oder abschaltbaren Spannungen betrieben werden können, um Potentialausgleichsleitungen und Potentialausgleichsschaltern ergänzt, die geeignet sind für einen gesteuerten/schaltbaren Potentialausgleich durch Verschiebung kapazitiv gespeicherter Ladungsträger zwischen zwei oder mehreren voneinander verschiedenen Versorgungsspannungsknoten.
  • In einer einfachen Illustration der Erfindung werden Schaltungen mit Multispannungsversorgung daher wie beispielsweise in um Potentialausgleichsleitungen (hier PAL1 und PAL2) und Potentialausgleichsschaltern (hier PAS) zwischen mindestens zwei Versorgungsspannungsknoten (hier N1 und N2) mit jeweils mindestens einer Verarbeitungseinheit (hier je VE1 und VE2) ergänzt (siehe ).
  • In einer bevorzugten Ausführung der Erfindung wird die Schaltung auf CMOS-Technologie abgebildet und die Schalter als p-Kanal- und/oder n-Kanal-Transistoren und/oder als Transfer-Gatter (TG) implementiert.
  • In einer weiteren Ausführung findet eine Abbildung auf organische Halbleiter-Technologie statt. Aufgrund derzeit relativ schlecht leitender Materialien und geringer Güte elektrische Leitungen könnte sich gerade lokal verfügbare, kapazitiv gespeicherte Energie als vorteilhaft erweisen. In einer weiteren Ausführung erfolgt eine Abbildung der Schaltung auf Kohlenstoffnanoröhren-Technologie.
  • In einer weiteren Ausführung erfolgt eine Abbildung der Schaltung auf Bipolar-Technologie.
  • In einer weiteren Ausführung erfolgt eine Abbildung der Schaltung auf hybride Technologien, z. B. BiCMOS.
  • In einer weiteren Ausführung werden die Potentialausgleichsschalter als mechanische Schalter (Aktoren) in mikroelektromechanischen Systemen (MEMS). realisiert. Dies betrifft gegebenenfalls auch andere Schalter zu den Versorgungsspannungsknoten oder in den Verarbeitungseinheiten.
  • Bei den Verarbeitungseinheiten kann es sich bei jeder einzelnen prinzipiell bezüglich Funktion, Komplexität und Technologie um sehr unterschiedliche Datenverarbeitungseinheiten und/oder Datenspeicherungseinheiten und/oder Kommunikationseinheiten und/oder andere Einheiten handeln. Speziell kann es sich beispielsweise um Transistoren, Gatter, Multiplexer, arithmetisch logische Einheiten, CPUs, GPUs, rekonfigurierbare Logikblöcke, ASICs, Mikrocontroller, Multi-/Manycore-Prozessoren, Aktoren/Motoren, Sensoren, Solid-State-Speicher, Speicherblöcke, Register und Busse handeln.
  • In einer beispielhaft komplexeren Illustration der Erfindung sei in ein Feld von m Verarbeitungseinheiten vorgestellt. Im vorliegenden Beispiel verfügt jede Verarbeitungseinheit über einen eigenen Versorgungsspannungsknoten, welche jeweils vermittelst n Schaltern mit n verschiedenen diskreten Versorgungsspannungen VDD1 bis VDDn versorgt werden können. Zeitgleich können im vorliegenden Beispiel über einen Bus von m/2 Potentialausgleichleitungen m/2 Ausgleiche mit jeweils maximal m Knoten vollzogen werden.
  • Bei dem erfindungsgemäßen Verfahren ist die Steuerung der Potentialausgleichschalter von zentraler Bedeutung. Einerseits dürfen sie den Betrieb der Verarbeitungseinheiten und die notwendige Versorgung über Versorgungsspannungsknoten und Versorgungsspannungsquellen (z. B. durch Kurzschluss) nicht beeinträchtigen. Andererseits sollen gerade die Versorgungsspannungsquellen insgesamt entlastet und gegebenenfalls teilweise sogar obsolet werden. Infolge dessen ist eine Koordinierung der Aktivitäten und Konfigurationen der Verarbeitungseinheiten, der zumindest teilweise steuerbaren (variierbaren/abschaltbaren) Versorgungsspannungsquellen und der Aktivitäten der Potentialausgleichsschalter erforderlich. Insgesamt gesehen ist eine Anpassung der Aktivitäten (Steuerung) der Potentialausgleichschalter an eine bereits vorhandene energiesparende Multispannungsversorgung suboptimal. Die erfindungsgemäße Steuerung schöpft ihr volles Potential aus, wenn insgesamt Daten- und Steuerfluss und gegebenenfalls Möglichkeiten der (Re-)Konfiguration der Architektur ausgenutzt werden.
  • In einer bevorzugten Ausführung der Erfindung können beispielsweise durch Rekonfiguration der Datenpfade zur Laufzeit Daten lokal zu denjenigen Verarbeitungseinheiten geleitet werden, welche sich in einem vorhandenen Netzwerk aus Potentialausgleichsleitungen und Potentialsausgleichsschaltern unter Berücksichtigung der Versorgungsspannungsquellen besonders vorteilhaft (z. B. schnell, energiearm) auf die erforderliche, auslastungsabhängige Versorgungsspannungshöhe anpassen lassen.
  • Weitere Vorteile, Merkmale und Anwendungsmöglichkeiten der Erfindung werden nachstehend anhand der Ausführungsbeispiele mit Bezug auf die Zeichnungen beschrieben. In den Zeichnungen zeigen:
  • : eine schematische Darstellung eines Schaltkreises mit Multispannungsversorgung nach dem Stand der Technik,
  • : eine schematische Darstellung einer erfindungsgemäßen Schaltung,
  • : eine detaillierte Darstellung einer erfindungsgemäßen Schaltung bei Anwendung der Schaltung auf ein Feld von Verarbeitungseinheiten,
  • : die Spannungsverläufe an den Versorgungsspannungsknoten beim Versorgungsspannungswechsel bei Anwendung des erfindungsgemäßen Verfahrens auf zwei 30-bit Addierer,
  • : eine detaillierte Darstellung der Schaltung der .
  • Ausführungsbeispiel
  • Die Erfindung wird im Folgenden nur beispielsweise an Hand der Zeichnung beschrieben. In dieser ist gezeigt durch:
    eine Halbleitervorrichtung mit zwei Potentialausgleichsleitungen PAL1, PAL2, einem Potentialausgleichsschalter PAS zum schaltenden Ausgleich von Spannungspotentialen zwischen den Versorgungsspannungsknoten N1 und N2. Weiterhin sind dargestellt zwei Verarbeitungseinheiten (beispielsweise Prozessoren, DSPs, rekonfigurierbare Logikblöcke, ASICs, arithmetisch logische Einheiten, Funktionseinheiten, Register, Multiplexer, Speicher, Verknüpfungsglieder, Busse usw.) VE1, VE2, wobei Verarbeitungseinheit VE1 über die p-Kanal Schalter P1, P2 mit den alternativ auswählbaren Versorgungsspannungen VDD1 oder VDD2 betrieben wird oder durch Ausschalten der p-Kanal Schalter P1 und P2 von den Versorgungsspannungen VDD1 und VDD2 getrennt wird, und wobei Verarbeitungseinheit VE2 über die p-Kanal Schalter P3, P4 mit den alternativ auswählbaren Versorgungsspannungen VDD1 oder VDD2 betrieben wird oder durch Ausschalten der p-Kanal Schalter P3 und P4 von den Versorgungsspannungen VDD1 und VDD2 getrennt wird. Die Kapazität der Potentialausgleichsleitung PAL1, Teile der Kapazität des Potentialausgleichsschalters PAS und die Kapazität der Verarbeitungseinheit VE1 sind durch die Ersatzkapazität des Kondensators C1 zusammengefasst. Die Kapazität der Potentialausgleichsleitung PAL2, Teile der Kapazität des Potentialausgleichsschalters PAS und die Kapazität der Verarbeitungseinheit VE2 sind durch die Ersatzkapazität des Kondensators C2 zusammengefasst.
  • Die Schaltung wird wie folgt betrieben:
    Gemäß werden zwei Verarbeitungseinheiten VE1 und VE2 und die zwei Betriebsspannungen VDD1, VDD2 , mit VDD2 < VDD1, mit den zugehörigen p-Kanal Schaltern P1, P2, P3 und P4 und dem Potentialausgleichschalter PAS und die Ersatzkapazitäten C1 und C2 betrachtet. Die Potentialausgleichsleitung PAL1 der Verarbeitungseinheit VE1 und die Potentialausgleichsleitung PAL2 der Verarbeitungseinheit VE2 sind durch den Spannungsausgleichsschalter PAS miteinander verbunden. Die Kontrollbits zur Ansteuerung der Transistoreingänge VG1, VG2, VG3, VG4 und VS können zur Kompilierzeit bestimmt und beispielsweise in Registern gespeichert werden. Zunächst liegt an dem Transistoreingang VG1 eine logische „0” und der Schalter ist durchgeschaltet. Zum gleichen Zeitpunkt liegt an dem Transistoreingang VG4 ebenfalls eine logische „0” und der Schalter ist ebenfalls durchgeschaltet. An den Transistoreingängen VG2 und VG3 liegt eine logische „1” zu diesem Zeitpunkt an. Somit liegt an dem Versorgungsspannungsknoten N1 ein Spannungspegel von VDD1 an und an dem Versorgungsspannungsknoten N2 ein Spannungspegel von VDD2 an. Zum selben Zeitpunkt liegt an den Transistoreingang VS eine logische „1”. Somit ist der Schalter PAS geöffnet und es besteht zu diesem Zeitpunkt keine geschaltete (elektrische) Verbindung zwischen den Versorgungsspannungsknoten N1 und N2. Es wird nun angenommen, dass Verarbeitungseinheit VE1 auf VDD2 Spannungspegel wechseln wird und für Verarbeitungseinheit VE2 wird angenommen, dass sie auf VDD1 Spannungspegel wechseln wird. Bevor nun diese Versorgungsspannungswechsel stattfinden, kann auf Grund der Potentialdifferenz zwischen dem Versorgungsspannungsknoten N1 von Verarbeitungseinheit VE1 und dem Versorgungsspannungsknoten N2 von Verarbeitungseinheit VE2 ein Teil der Ladung, die in der Ersatzkapazität C1 gespeichert ist zur Erhöhung der Spannung von Versorgungsspannungsknoten N2 verwendet werden. Um die Erhöhung der Spannung von Versorgungsspannungsknoten N2 zu erreichen müssen die Versorgungsspannungsknoten N1 und N2 von den realen Versorgungsspannungsquellen getrennt werden, und es muss eine leitende Verbindung zwischen den Versorgungsspannungsknoten N1 und N2 hergestellt werden. Um die Trennung von den realen Versorgungsspannungen herbeizuführen wird eine logische „1” an die Transistoreingänge VG1 und VG4 gelegt. Um die leitende Verbindung zwischen den Versorgungsspannungsknoten N1 und N2 herzustellen wird an dem Transistoreingang VS eine logische „0” angelegt. Damit fließt Ladung zwischen den Versorgungsspannungsknoten bis die Potentialdifferenz ausgeglichen ist und sich ein Spannungspegel von VAusgleich an den Versorgungsspannungsknoten N1 und N2 einstellt. Damit muss die Spannung am Versorgungsspannungsknoten N1 nicht mehr um den gesamten Potentialunterschied VDD1–VDD2 erhöht werden, sondern nur noch um den Potentialunterschied von VDD1–VAusgleich was eine Verkleinerung des Spannungshubs um VAusgleich–VDD2 zur Folge hat und somit zur Erniedrigung des Energieverbrauchs beim Versorgungsspannungswechsel führt. Nachdem die Spannungsdifferenz zwischen den Versorgungsspannungsknoten N1 und N2 ausgeglichen ist wird der Versorgungsspannungswechsel ausgeführt. Dazu wird zuerst die Verbindung zwischen den Potentialausgleichsleitungen PAL1 und PAL2 getrennt. Dies wird durch das Anlegen einer logischen „1” an den Transistoreingang VS erreicht. Dann wird eine logische „0” an die Transistoreingänge VG2 und VG3 angelegt. Damit wird die Spannung an dem Versorgungsspannungsknoten N1 von Verarbeitungseinheit VE1 von VAusgleich auf VDD2 abgesenkt und die Spannung an dem Versorgungsspannungsknoten N2 von Verarbeitungseinheit VE2 von VAusgleich auf VDD1 erhöht.
  • In ist der Spannungsverlauf an den Versorgungsspannungsknoten N1 und N2 beim Versorgungsspannungswechsel mit Ladungswiederverwendung dargestellt. Als Verarbeitungseinheiten wurden zwei 30-bit Addierer verwendet. Der Spannungspegel von VDD1 wurde auf 1,2 V gesetzt und der Spannungspegel von VDD2 wurde auf 0,6 V gesetzt. Mit diesen Parametereinstellungen ergibt sich ein Spannungspegel VAusgleich von 0,9 V. Die Energieersparnis im Vergleich zum Versorgungsspannungswechsel ohne Ladungswiederverwendung beläuft sich auf 33.2% bei einer zusätzlichen Verzögerung von ins für den Spannungsausgleich.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • DE 10357284 A1 [0008]

Claims (29)

  1. Verfahren zur dynamischen Versorgungsspannungsanpassung ein oder mehrerer Verarbeitungseinheiten auf einem integrierten Schaltkreis (IC), gekennzeichnet durch folgende Schritte: Bildung von definierten Potentialausgleichsleitungen und Potentialausgleichsschaltern zwischen mindestens zwei Versorgungsspannungsknoten mit jeweils mindestens einer Verarbeitungseinheit, die geeignet sind für einen gesteuerten/schaltbaren Potentialausgleich durch Verschiebung kapazitiv gespeicherter Ladungsträger zwischen zwei oder mehreren Versorgungsspannungsknoten, von denen mindestens einer über eine oder mehrere variierbare und/oder abschaltbare Versorgungsspannungsquelle verfügt, Steuerung des Potentialausgleichs zwischen den Versorgungsspannungsknoten durch gezieltes und individuelles Öffnen und Schließen von ein oder mehreren Potentialausgleichschaltern zu beliebigen Zeitpunkten ein oder mehrerer synchroner oder asynchroner Verarbeitungszyklen, Optimierung und/oder Absenkung des Energieverbrauchs oder Optimierung der Wärmeverteilung durch ein oder mehrmaliges gezieltes Schließen ein oder mehrerer Potentialausgleichschaltern zu geeigneten Zeitpunkten, wobei für mindestens einen der beteiligten Versorgungsspannungsknoten zu einem zukünftigen Zeitpunkt eine Versorgungsspannungsanpassung in Richtung der sich durch Schließen der Potentialausgleichschaltern ergebenden Versorgungsspannungsverschiebung vorgesehen ist.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Versorgungsspannungsanpassung der Verarbeitungseinheiten nicht primär dem Ziel der Energieeinsparung oder der Optimierung der Wärmeverteilung dient sondern der Reduzierung elektrischer Feldstärken.
  3. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass mehrere Versorgungsspannungsquellen mit einem Versorgungsspannungsknoten verbunden sein können.
  4. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass einzelne Versorgungsspannungsknoten über keine eigene Versorgungsspannungsquelle verfügen und infolge ausschließlich über Potentialausgleichleitungen zu anderen Versorgungsspannungsknoten versorgt werden.
  5. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass ein unerwünschter Potentialausgleich zwischen Versorgungsspannungsquellen und Versorgungsspannungsknoten insbesondere zu Zeitpunkten des Potentialausgleichs über Potentialausgleichsleitungen und Potentialausgleichschalter durch geeignete Maßnahmen wie beispielsweise durch Schalter, Pass-Transistoren, Dioden, etc. unterbunden werden.
  6. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass anstelle oder in Kombination einiger oder aller Verarbeitungseinheiten auch physikalische, chemische oder biologische Sensoren treten können.
  7. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass anstelle oder in Kombination einiger oder aller Verarbeitungseinheiten auch Aktuatoren treten können.
  8. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass das erfindungsgemäße Verfahren auf mikroelektromechanischen Systemen (MEMS) zum Einsatz kommt.
  9. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Höhe der Versorgungsspannung an den Versorgungsspannungsknoten nicht von der geplanten oder tatsächlichen Auslastung der an den Versorgungsspannungsknoten befindlichen Verarbeitungseinheiten abhängt sondern von denjenigen Verarbeitungseinheiten, die unmittelbar oder mittelbar ausgangsseitig über Datenleitungen und gegebenenfalls Spannungswandlern verbunden sind.
  10. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Höhe der Versorgungsspannung an den Versorgungsspannungsknoten nicht von der geplanten oder tatsächlichen Auslastung der an den Versorgungsspannungsknoten befindlichen Verarbeitungseinheiten abhängt sondern von denjenigen Verarbeitungseinheiten, die unmittelbar oder mittelbar eingangsseitig über Datenleitungen und gegebenenfalls Spannungswandlern verbunden sind.
  11. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Schaltung auf CMOS-Technologie abgebildet und die Schalter als p-Kanal- und/oder n-Kanal-Transistoren und/oder als Transfer-Gatter (TG) implementiert werden.
  12. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Schaltung auf organische Halbleiter-Technologie abgebildet wird.
  13. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Schaltung auf Kohlenstoffnanoröhren-Technologie abgebildet wird.
  14. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Schaltung auf Bipolar-Technologie abgebildet wird.
  15. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Schaltung auf hybride Technologie abgebildet wird.
  16. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Schaltung auf einem mikroelektromechanischem System (MEMS) realisiert wird, wobei die Potentialausgleichsschalter als mechanische Schalter (Aktoren) realisiert sein können.
  17. Computerprogrammprodukt mit Programmiermitteln, die auf einem computerlesbaren Datenträger gespeichert sind, um ein Verfahren nach einem der Ansprüche 1 bis 16 durchzuführen, wenn das Computerprogrammprodukt auf einem Computer ausgeführt wird.
  18. Verwendung des Verfahrens gemäß der vorangehenden Ansprüche in eingebetteten Systemen wie beispielsweise Sensornetzen, Automotive, Aviation, Robotik und/oder im Bereich pervasive/ubiquitous computing.
  19. Verwendung des Verfahrens gemäß der Ansprüche 1–16 in Großrechnern, Servern, Rechnerfarmen, Datenbanken, Grid Computing.
  20. Halbleitervorrichtung zur dynamischen Versorgungsspannungsanpassung ein oder mehrerer Verarbeitungseinheiten auf einem integrierten Schaltkreis (IC), gekennzeichnet durch Potentialausgleichsleitungen und Potentialausgleichsschaltern zwischen mindestens zwei Versorgungsspannungsknoten mit jeweils mindestens einer Verarbeitungseinheit, die geeignet sind für einen gesteuerten/schaltbaren Potentialausgleich durch Verschiebung kapazitiv gespeicherter Ladungsträger zwischen zwei oder mehreren Versorgungsspannungsknoten, von denen mindestens einer über eine oder mehrere variierbare und/oder abschaltbare Versorgungsspannungsquelle verfügt.
  21. Halbleitervorrichtung nach Anspruch 20, dadurch gekennzeichnet, dass mehrere Versorgungsspannungsquellen mit einem Versorgungsspannungsknoten verbunden sein können.
  22. Halbleitervorrichtung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass einzelne Versorgungsspannungsknoten über keine eigene Versorgungsspannungsquelle verfügen und infolge ausschließlich über Potentialausgleichleitungen zu anderen Versorgungsspannungsknoten versorgt werden.
  23. Halbleitervorrichtung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass ein unerwünschter Potentialausgleich zwischen Versorgungsspannungsquellen und Versorgungsspannungsknoten insbesondere zu Zeitpunkten des Potentialausgleichs über Potentialausgleichsleitungen und Potentialausgleichschalter durch geeignete Maßnahmen wie beispielsweise durch Schalter, Pass-Transistoren, Dioden, etc. unterbunden werden.
  24. Halbleitervorrichtung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass anstelle oder in Kombination einiger oder aller Verarbeitungseinheiten auch physikalische, chemische oder biologische Sensoren treten können.
  25. Halbleitervorrichtung nach einem der vorangehenden Ansprüche, gekennzeichnet dadurch, dass die Schaltung auf CMOS-Technologie abgebildet und die Schalter als p-Kanal- und/oder n-Kanal-Transistoren und/oder als Transfer-Gatter (TG) implementiert werden.
  26. Halbleitervorrichtung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Schaltung auf organische Halbleiter-Technologie abgebildet wird.
  27. Halbleitervorrichtung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Schaltung auf Kohlenstoffnanoröhren-Technologie abgebildet wird.
  28. Halbleitervorrichtung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Schaltung auf Bipolar-Technologie abgebildet wird.
  29. Halbleitervorrichtung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Schaltung auf hybride Technologie abgebildet wird.
DE200910039677 2009-09-02 2009-09-02 Verfahren und Vorrichtung zur Unterstützung von Green-IT und energieautarker Systeme Expired - Fee Related DE102009039677B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE200910039677 DE102009039677B4 (de) 2009-09-02 2009-09-02 Verfahren und Vorrichtung zur Unterstützung von Green-IT und energieautarker Systeme
DE112010003548T DE112010003548A5 (de) 2009-09-02 2010-08-31 Verfahren und vorrichtung zur wiederverwendung von energie in schaltkreisen mit dynamischer anpassung
PCT/DE2010/001026 WO2011026470A1 (de) 2009-09-02 2010-08-31 Verfahren und vorrichtung zur wiederverwendung von energie in schaltkreisen mit dynamischer anpassung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE200910039677 DE102009039677B4 (de) 2009-09-02 2009-09-02 Verfahren und Vorrichtung zur Unterstützung von Green-IT und energieautarker Systeme

Publications (2)

Publication Number Publication Date
DE102009039677A1 true DE102009039677A1 (de) 2011-03-17
DE102009039677B4 DE102009039677B4 (de) 2011-06-16

Family

ID=43466966

Family Applications (2)

Application Number Title Priority Date Filing Date
DE200910039677 Expired - Fee Related DE102009039677B4 (de) 2009-09-02 2009-09-02 Verfahren und Vorrichtung zur Unterstützung von Green-IT und energieautarker Systeme
DE112010003548T Withdrawn DE112010003548A5 (de) 2009-09-02 2010-08-31 Verfahren und vorrichtung zur wiederverwendung von energie in schaltkreisen mit dynamischer anpassung

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE112010003548T Withdrawn DE112010003548A5 (de) 2009-09-02 2010-08-31 Verfahren und vorrichtung zur wiederverwendung von energie in schaltkreisen mit dynamischer anpassung

Country Status (2)

Country Link
DE (2) DE102009039677B4 (de)
WO (1) WO2011026470A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4007143A1 (de) * 2020-11-30 2022-06-01 STMicroelectronics S.r.l. Ladungsrückgewinnungstreiber für mems-spiegel mit reduzierter anzahl von tankkondensatoren

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9804650B2 (en) 2014-09-04 2017-10-31 Qualcomm Incorporated Supply voltage node coupling using a switch

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10357284A1 (de) 2003-12-05 2005-07-14 Pact Xpp Technologies Ag Multispannungsversorgung
DE202005020771U1 (de) * 2005-11-10 2006-08-24 Bedenk, Georg, Dipl.-Ing. Getaktete NAND-Logik mit paralleler unidirektionaler Schaltungsanordnung

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7911855B2 (en) * 2006-02-24 2011-03-22 Renesas Technology Corp. Semiconductor device with voltage interconnections
US7834684B2 (en) * 2007-12-11 2010-11-16 Fujitsu Limited Sizing and placement of charge recycling (CR) transistors in multithreshold complementary metal-oxide-semiconductor (MTCMOS) circuits
US8432364B2 (en) * 2008-02-25 2013-04-30 Apple Inc. Charge recycling for multi-touch controllers

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10357284A1 (de) 2003-12-05 2005-07-14 Pact Xpp Technologies Ag Multispannungsversorgung
DE202005020771U1 (de) * 2005-11-10 2006-08-24 Bedenk, Georg, Dipl.-Ing. Getaktete NAND-Logik mit paralleler unidirektionaler Schaltungsanordnung

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4007143A1 (de) * 2020-11-30 2022-06-01 STMicroelectronics S.r.l. Ladungsrückgewinnungstreiber für mems-spiegel mit reduzierter anzahl von tankkondensatoren

Also Published As

Publication number Publication date
DE102009039677B4 (de) 2011-06-16
WO2011026470A1 (de) 2011-03-10
DE112010003548A5 (de) 2012-08-16

Similar Documents

Publication Publication Date Title
DE69627063T2 (de) SOI-Halbleiteranordnung mit veränderlichen Schwellwert-Spannungen
DE60025067T2 (de) Cmos Halbleiter integrierte Schaltung
DE112014006942T5 (de) Gate-Treiberschaltung auf Basis eines IGZO-Vorgangs
DE112014006943T5 (de) Gate-Treiberschaltung auf Basis eines IGZO-Vorgangs
DE102012108127B4 (de) Hochgeschwindigkeits-Pegelumsetzer zwischen niederseitiger Logik und hochseitiger Logik
DE60007218T2 (de) Flip-flop-schaltkreis
EP3003787B1 (de) Bordnetz-anordnung für ein kraftfahrzeug
DE102008002177A1 (de) Mehrere Teilbordnetze umfassendes Bordnetz mit Spannungswandler
EP1887698A2 (de) Levelshifter für eine Ansteuerschaltung für Leistungshalbleiterbauelemente
DE102014213788B4 (de) Treiberschaltung für eine Signalübertragung und Steuerverfahren der Treiberschaltung
DE102009039677B4 (de) Verfahren und Vorrichtung zur Unterstützung von Green-IT und energieautarker Systeme
DE102004036956B3 (de) Logik-Aktivierungsschaltung
DE102009026601A1 (de) System und Verfahren zum Erzeugen eines leistungsarmen selbstjustierenden Referenzstroms für potentialfreie Versorgungsstufen
DE102016110384A1 (de) Verfahren zum Halbleiterbauelementdesign und zur Halbleiterbauelementherstellung sowie entsprechende Halbleiterbauelemente
DE10202725B4 (de) Integrierte Schaltung und Schaltungsanordnung zur Umwandlung eines Single-Rail-Signals in ein Dual-Rail-Signal
CH715078A2 (de) Elektronische Schaltung zum Durchführen eines Ladezustandsausgleichs zwischen Batteriezellen eines Batteriesystems.
EP0349557B1 (de) Gatterschaltung mit mos-transistoren
DE102005036267B4 (de) Speicheranordnung und Verfahren zum Adressieren einer Speicheranordnung
DE102005051065B4 (de) Integrierte Halbleiterschaltung zum Zuschalten einer Spannungsdomäne
DE102008053900A1 (de) Schaltung, Verfahren zum Betrieb einer Schaltung und Verwendung
DE102012107024B3 (de) Schaltung zum strombegrenzten Umladen eines Knotens
DE19930094A1 (de) Datenbus-Transmitter
DE102006026919B3 (de) Anordnung zur Ruhestromreduzierung für ein Fahrzeugsteuergerät
DE102017131333A1 (de) Datenregister für schnellen Zugriff
DE4426808C1 (de) Vorrichtung zur Pegelumsetzung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8122 Nonbinding interest in granting licences declared
R020 Patent grant now final

Effective date: 20110917

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee