WO2010116558A1 - 光センサ回路および表示装置ならびに光センサ回路の駆動方法 - Google Patents

光センサ回路および表示装置ならびに光センサ回路の駆動方法 Download PDF

Info

Publication number
WO2010116558A1
WO2010116558A1 PCT/JP2009/068419 JP2009068419W WO2010116558A1 WO 2010116558 A1 WO2010116558 A1 WO 2010116558A1 JP 2009068419 W JP2009068419 W JP 2009068419W WO 2010116558 A1 WO2010116558 A1 WO 2010116558A1
Authority
WO
WIPO (PCT)
Prior art keywords
wiring
voltage
effect transistor
photodiode
field effect
Prior art date
Application number
PCT/JP2009/068419
Other languages
English (en)
French (fr)
Inventor
村井　淳人
片岡　義晴
卓哉 渡部
今井　元
北川　英樹
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to US13/258,775 priority Critical patent/US20120019496A1/en
Publication of WO2010116558A1 publication Critical patent/WO2010116558A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
    • G01J1/44—Electric circuits
    • G01J1/46—Electric circuits using a capacitor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/02—Details
    • G01J1/0204—Compact construction
    • G01J1/0209—Monolithic
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/02—Details
    • G01J1/0228—Control of working procedures; Failure detection; Spectral bandwidth calculation
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G02F1/13312—Circuits comprising photodetectors for purposes other than feedback
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14692—Thin film technologies, e.g. amorphous, poly, micro- or nanocrystalline silicon

Landscapes

  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

　電界効果トランジスタ（６２ａ）はバックゲート（６２ａｇ２）を備えており、フォトダイオード（６２ｂ）のカソードと、第１の容量（６２ｃ）の一端と、バックゲート（６２ａｇ２）とが互いに第１のノード（ｎｅｔＡ）で接続されており、フォトダイオード（６２ｂ）のアノードは第１の配線（Ｖｒｓｔ）に、第１の容量（６２ｃ）の他端は第２の配線（Ｃｓｎ）に、電界効果トランジスタ（６２ａ）のゲート（６２ａｇ１）は第３の配線（Ｖｒｗｎ）に、ドレインは第４の配線（Ｖｓｍ）に、それぞれ接続されており、電界効果トランジスタ（６２ａ）のソースは出力アンプ（６２ａ）の出力である。

Description

光センサ回路および表示装置ならびに光センサ回路の駆動方法
　本発明は、光センサ回路および当該光センサ回路を備える表示装置に関する。
　絵素内や画素内に光センサを備えた液晶表示装置が知られている（例えば特許文献１参照）。このような液晶表示装置の構成を、図１４を用いて説明する。
　図１４には、液晶表示パネルの表示領域のうち、第ｎ行目の構成を抽出して記載してある。第ｎ行目には、ゲート配線Ｇｎ、ソース配線Ｓ（図ではＳｍ～Ｓｍ＋３が示されている）、および、保持容量配線Ｃｓｎによって区画された複数の絵素ＰＩＸ…と、リセット配線Ｖｒｓｔｎおよび読み出し制御配線Ｖｒｗｎに接続された１つ以上の光センサ回路１０２とが配置されている。各符号の末尾の「ｎ」は行番号、「ｍ」は列番号を示す。
　絵素ＰＩＸは選択素子としてのＴＦＴ１０１ａ、液晶容量ＣＬ、および、保持容量ＣＳを備えている。ＴＦＴ１０１ａのゲートはゲート配線Ｇｎに、ソースはソース配線Ｓに、ドレインは絵素電極１０３に、それぞれ接続されている。液晶容量ＣＬは、絵素電極１０３と共通電極Ｃｏｍとの間に液晶層が配置されてなる容量であり、保持容量ＣＳは、絵素電極１０３あるいはＴＦＴ１０１ａのドレイン電極と保持容量配線Ｃｓｎとの間に絶縁膜が配置されてなる容量である。共通電極Ｃｏｍおよび保持容量配線Ｃｓｎには、それぞれに例えば一定の電圧が印加される。
　光センサ回路１０２は、１つの絵素ＰＩＸや１つの画素（例えばＲＧＢの絵素ＰＩＸ…の一組）につき１つずつなど、任意の数で設けられ、ＴＦＴ１０２ａ、フォトダイオード１０２ｂ、および、容量１０２ｃを備えている。ＴＦＴ１０２ａのゲートはここでノードｎｅｔＡと称する電極に、ドレインは１つのソース配線Ｓ（ここではＳｍ）に、ソースは他の１つのソース配線Ｓ（ここではＳｍ＋１）に、それぞれ接続されている。フォトダイオード１０２ｂのアノードはリセット配線Ｖｒｓｔｎに、カソードはノードｎｅｔＡに、それぞれ接続されている。容量１０２ｃの一端はノードｎｅｔＡに、他端は読み出し制御配線Ｖｒｗｎに、それぞれ接続されている。
　光センサ回路１０２は、絵素ＰＩＸへデータ信号を書き込む期間以外の期間を利用して、フォトダイオード１０２ｂで受けた光の強度に応じてノードｎｅｔＡに現れた電圧を、ＴＦＴ１０２ａのソースからセンサ出力電圧Ｖｏｍとして出力し、当該ソースに接続されたソース配線Ｓ（光検出時にはセンサ出力配線Ｖｏｍ（便宜上、センサ出力電圧と同じ符号を用いる）となる）を介して表示領域外のセンサ読み出し回路に向けて出力する構成である。このとき、ＴＦＴ１０２ａはソースフォロワとして機能する。また、このとき、ＴＦＴ１０２ａのドレインに接続されているソース配線Ｓは、光検出時には一定電圧が印加された電源配線Ｖｓｍとして機能する。また、センサ出力配線Ｖｏｍおよび電源配線Ｖｓｍを、それぞれの近傍に破線で示したように、ソース配線Ｓとは独立した配線として形成することも可能である。
　このときの光センサ回路１０２の動作について、図１５を用いて詳細に説明する。
　データ信号の書き込み期間にはゲート配線Ｇｎに、走査信号として例えば＋２４ＶのＨｉｇｈレベルと－１６ＶのＬｏｗレベルとからなるゲートパルスが出力されるとともに、各ソース配線Ｓにデータ信号が出力される。保持容量配線Ｃｓｎには例えば＋４Ｖの一定電圧が印加される。各行の絵素ＰＩＸに対して１垂直期間（１Ｖ）ごとにこの動作が繰り返されるが、当該書き込み期間以外には、光センサ回路１０２による光検出結果のセンサ読み出し回路への出力が可能である。
　時刻（１）においてリセット配線Ｖｒｓｔｎが外部のセンサ駆動回路から例えば－４ＶのＨｉｇｈレベルと－１６ＶのＬｏｗレベルとからなるリセットパルスＰｒｓｔｎを印加されると、フォトダイオード１０２ｂが順方向に導通して、ノードｎｅｔＡの電圧がリセット配線Ｖｒｓｔｎの電圧にリセットされる。その後、期間（２）の間に、逆バイアス状態となったフォトダイオード１０２ｂに照射光の強度に応じたリークが発生するため、この光強度に応じた割合でノードｎｅｔＡの電圧が低下していく。
　そして時刻（３）に読み出し制御配線Ｖｒｗｎがセンサ駆動回路から例えば＋２４ＶのＨｉｇｈレベルと－１０ＶのＬｏｗレベルとからなる読み出しパルスＰｒｗｎを印加されると、ノードｎｅｔＡが昇圧される。このとき、ノードｎｅｔＡの電圧は、ＴＦＴ１０２ａの閾値電圧を越える領域に達するように設定される。読み出しパルスＰｒｗｎが印加されている間にＴＦＴ１０２ａのソースから出力されたセンサ出力電圧Ｖｏｍは、ノードｎｅｔＡの電圧に応じた値、すなわち光強度に応じた値となるので、このセンサ出力電圧Ｖｏｍを、センサ出力配線Ｖｏｍを介してセンサ読み出し回路で読み出すことによって光強度を検出することができる。時刻（４）でセンサ出力を終えると、次のリセット動作まで光センサ回路１０２は動作を停止する。
国際公開第２００７／１４５３４７（２００７年１２月２１日公開） 米国特許公報第６９９５７４３号（２００６年２月７日発行）
　しかしながら、上記従来の光センサ回路を備えた液晶表示装置では、ノードｎｅｔＡの電圧ＶｎｅｔＡがフォトダイオード１０２ｂの受けた光照射強度に応じた電圧になるために、各フォトダイオード１０２ｂの受けた光照射の履歴が異なることによって、ノードｎｅｔＡに接続されているＴＦＴ１０２ａのゲートに印加される電圧の履歴がセンサ回路１０２ごとに異なることになる。従って、出力アンプであるＴＦＴ１０２ａのゲートに印加される直流電圧成分がＴＦＴ１０２ａごとに異なることになるため、ＴＦＴ１０２ａの閾値電圧のシフト現象の大きさがＴＦＴ１０２ａ間で異なってしまう。この結果、センサ回路１０２間でセンサ出力電圧Ｖｏにばらつきが生じ、液晶表示装置の光検出精度が低下してしまう。
　また、特許文献２には、図１６に示すような光センサ回路が開示されている。図１６ではフォトダイオードとしてゲートとドレインとを互いに接続した、いわゆるダイオード接続のＴＦＴで構成されるＰｈｏｔｏＴＦＴが用いられている。ＰｈｏｔｏＴＦＴの出力は読み出しを行うＴＦＴであるＲｅａｄｏｕｔＴＦＴのドレインに接続されており、ＲｅａｄｏｕｔＴＦＴがＯＮ状態になるとＲｅａｄｏｕｔＴＦＴのソースからセンサ出力を行い、電荷読み出しアンプ（ＣＨＡＲＧＥ　ＲＥＡＤＯＵＴ　ＡＭＰＬＩＦＩＥＲ）に読み出される。
　図１６の構成では、フォトダイオードであるＰｈｏｔｏＴＦＴの出力がＴＦＴのゲートに接続されてはいないが、当該フォトダイオードの出力がＲｅａｄｏｕｔＴＦＴのドレインからソースを介してそのまま、負荷である電荷読み出しアンプの入力および当該入力に至る配線に出力されるため、ＲｅａｄｏｕｔＴＦＴで電力増幅を行われることなく出力される。従って、ＰｈｏｔｏＴＦＴの出力に接続された容量Ｃｓｔ２の容量値を大きくして、ＰｈｏｔｏＴＦＴの出力によって長時間この容量Ｃｓｔ２を充電した後にＲｅａｄｏｕｔＴＦＴをＯＮ状態にしなければならない。これは容量Ｃｓｔ２の素子サイズの拡大を必要とするが、容量Ｃｓｔ２を大きくすると、フォトダイオードの大きな電流容量を得るために、フォトダイオードに印加する逆バイアス電圧も大きくせざるを得ず、高耐圧化や低抵抗化に伴うフォトダイオードのサイズ拡大をももたらす。これは、表示装置の開口率の低下につながる。
　このように、表示領域に光センサ回路を備える従来の表示装置では、微弱なフォトダイオードの出力を効率良く電力増幅する出力アンプとしてのＴＦＴの閾値電圧のシフト現象を、当該ＴＦＴ間で均一に揃えることが困難であるという問題があった。
　本発明は、上記従来の問題点に鑑みなされたものであり、その目的は、微弱なフォトダイオードの出力を効率良く電力増幅する出力アンプとしてのＴＦＴの閾値電圧のシフト現象を、当該ＴＦＴ間で均一に揃えることのできる光センサ回路、およびそれを備えた表示装置、ならびに光センサ回路の駆動方法を実現することにある。
　本発明の光センサ回路は、上記課題を解決するために、
　少なくとも、フォトダイオードと、上記フォトダイオードへの光照射強度に応じて閾値電圧が変化するドレイン接地の電界効果トランジスタとを備えていることを特徴としている。
　上記の発明によれば、従来のようなフォトダイオードへの光照射強度を光センサ出力用素子となる電界効果トランジスタのある電極電位を直接変化させることにより光センサ出力に差を作る手法ではなく、上記電界効果トランジスタの電極電位を直接変化させなくとも、ドレイン接地の上記電界効果トランジスタ、すなわちソースからアンプ出力を行うことが可能な上記電界効果トランジスタの閾値を変化させるという間接的な手段を取ることにより光センサ出力に差を作ることが可能となる手法であるため、光センサ回路の駆動方法が簡素になり、且つ上記電界効果トランジスタの閾値シフトが小さくなるという効果を奏する。
　本発明の表示装置は、上記課題を解決するために、
　上記光センサ回路を備えていることを特徴としている。
　上記の発明によれば、上記光センサ回路を表示装置に備えることにより、従来の光センサ回路よりも上記第１の容量やフォトダイオードの素子サイズが小さくても、同等の光センサ出力差を得ることができるため、開口率の低下を抑制することができるという効果を奏する。
　本発明の光センサ回路の駆動方法は、上記課題を解決するために、
　表示領域に、フォトダイオードと第１の容量と電界効果トランジスタからなる出力アンプとを含む第１の回路であって、
　上記電界効果トランジスタはバックゲートを備えており、
　上記フォトダイオードのカソードと、上記第１の容量の一端と、上記バックゲートとが互いに第１のノードで接続されており、
　上記フォトダイオードのアノードは、上記アノードに電圧を印加する第１の配線に接続されており、
　上記第１の容量の他端は、上記他端に電圧を印加する第２の配線に接続されており、
　上記電界効果トランジスタのゲートは、上記ゲートに電圧を印加する第３の配線に接続されており、
　上記電界効果トランジスタのドレインは、上記ドレインに電圧を印加する第４の配線に接続されており、
　上記電界効果トランジスタのソースは、上記出力アンプの出力である、第１の回路を備えている光センサ回路を駆動する、光センサ回路の駆動方法であって、
　上記第２の配線に第１の所定の直流電圧を印加するとともに、上記第４の配線に第２の所定の直流電圧を印加し、
　上記第１の配線に上記フォトダイオードを順方向に導通させる第１のパルスを印加し、上記第１のパルスが印加された期間の終了により上記フォトダイオードに逆バイアス電圧が印加された状態となるようにして上記終了から所定期間が経過した時点で上記第３の配線に第２のパルスを印加して上記電界効果トランジスタをＯＦＦ状態からＯＮ状態へ変化させ、上記第２のパルスが印加されている期間に上記出力アンプの上記出力からの出力電圧を取り出すことを特徴としている。
　上記の発明によれば、フォトダイオードに第１のパルスを印加した期間が終了すると、フォトダイオードに逆バイアス電圧が印加された状態となるので、所定期間に、フォトダイオードへの光照射強度に応じたリーク電流がフォトダイオードに発生し、第１のノードの電圧が光照射強度に応じたものとなる。従って、所定期間経過後に第３の配線に第２のパルスを印加して電界効果トランジスタをＯＦＦ状態からＯＮ状態へ変化させることにより、バックゲート電圧が光照射強度に応じたものであることから、出力アンプの出力電圧が光照射強度に応じたものになる。
　これにより、出力アンプから光照射強度に応じた出力電圧を良好に取り出すことができる。
　以上により、微弱なフォトダイオードの出力を効率良く電力増幅する出力アンプとしてのＴＦＴの閾値電圧のシフト現象を、当該ＴＦＴ間で均一に揃えることのできる光センサ回路の駆動方法を実現することができるという効果を奏する。
　本発明の光センサ回路は、以上のように、
　少なくとも、フォトダイオードと、上記フォトダイオードへの光照射強度に応じて閾値電圧が変化するドレイン接地の電界効果トランジスタとを備えている。従って、従来のようなフォトダイオードの光照射強度を光センサ出力用素子である電界効果トランジスタのある電極電位を直接変化させることによって光センサ出力に差を作る手法ではなく、ドレイン接地の上記電界効果トランジスタ、すなわちソースからアンプ出力を行うことが可能な上記電界効果トランジスタの閾値を変化させるという間接的な手段を取ることにより光センサ出力に差を作ることが可能となる手法である。より具体的には、
　上記フォトダイオードと第１の容量と上記電界効果トランジスタからなる出力アンプとを含む第１の回路であって、
　上記電界効果トランジスタはバックゲートを備えており、
　上記フォトダイオードのカソードと、上記第１の容量の一端と、上記バックゲートとが互いに第１のノードで接続されており、
　上記フォトダイオードのアノードは、上記アノードに電圧を印加する第１の配線に接続されており、
　上記第１の容量の他端は、上記他端に電圧を印加する第２の配線に接続されており、
　上記電界効果トランジスタのゲートは、上記ゲートに電圧を印加する第３の配線に接続されており、
　上記電界効果トランジスタのドレインは、上記ドレインに電圧を印加する第４の配線に接続されており、
　上記電界効果トランジスタのソースは、上記出力アンプの出力である、第１の回路を備えている。
　また、本発明の光センサ回路の駆動方法は、以上のように、
　表示領域に、フォトダイオードと第１の容量と電界効果トランジスタからなる出力アンプとを含む第１の回路であって、
　上記電界効果トランジスタはバックゲートを備えており、
　上記フォトダイオードのカソードと、上記第１の容量の一端と、上記バックゲートとが互いに第１のノードで接続されており、
　上記フォトダイオードのアノードは、上記アノードに電圧を印加する第１の配線に接続されており、
　上記第１の容量の他端は、上記他端に電圧を印加する第２の配線に接続されており、
　上記電界効果トランジスタのゲートは、上記ゲートに電圧を印加する第３の配線に接続されており、
　上記電界効果トランジスタのドレインは、上記ドレインに電圧を印加する第４の配線に接続されており、
　上記電界効果トランジスタのソースは、上記出力アンプの出力である、第１の回路を備えている光センサ回路を駆動する、光センサ回路の駆動方法であって、
　上記第２の配線に第１の所定の直流電圧を印加するとともに、上記第４の配線に第２の所定の直流電圧を印加し、
　上記第１の配線に上記フォトダイオードを順方向に導通させる第１のパルスを印加し、上記第１のパルスが印加された期間の終了により上記フォトダイオードに逆バイアス電圧が印加された状態となるようにして上記終了から所定期間が経過した時点で上記第３の配線に第２のパルスを印加して上記電界効果トランジスタをＯＦＦ状態からＯＮ状態へ変化させ、上記第２のパルスが印加されている期間に上記出力アンプの上記出力からの出力電圧を取り出す。
　以上により、微弱なフォトダイオードの出力を効率良く電力増幅する出力アンプとしてのＴＦＴの閾値電圧のシフト現象を、当該ＴＦＴ間で均一に揃えることのできる光センサ回路を実現することができるという効果を奏する。
本発明の実施形態を示すものであり、光センサ回路を備える表示領域の構成を示す回路図である。 図１の光センサ回路の動作を説明する波形図である。 図１の出力アンプに用いられる電界効果トランジスタの特性を示す曲線である。 図１の光センサ回路と比較される従来の光センサ回路による検出性能を説明するグラフである。 図１の光センサ回路による検出性能を説明するグラフである。 図１の表示領域を備える表示装置の構成を示すブロック図である。 本発明の実施形態を示すものであり、表示領域のパターン配置例を示す平面図である。 図７のＡ－Ａ’線断面図である。 図７のＢ－Ｂ’線断面図である。 本発明の実施形態と比較される従来の表示領域のパターン配置例を示す平面図である。 図１０のＡ－Ａ’線断面図である。 図１０のＢ－Ｂ’線断面図である。 図１０のＣ－Ｃ’線断面図である。 従来技術を示すものであり、表示領域の第１の構成を示す回路図である。 図１４の動作を説明する波形図である。 従来技術を示すものであり、表示領域の第２の構成を示す回路図である。 従来技術を示すものであり、図１６と等価な構成である表示領域の第３の構成を示す回路図である。
　本発明の実施形態について、図１～図１３および図１７を用いて説明すれば以下の通りである。以下に記載の実施形態では、本発明の光センサ回路を液晶表示装置に適用した場合を例として記載する。
　図６に、本実施形態に係る液晶表示装置（表示装置）５０の構成を示す。
　液晶表示装置５０は、アクティブマトリクス型の表示装置であり、表示パネル５１、表示用走査信号線駆動回路５２、表示用データ信号線駆動回路５３、センサ走査信号線駆動回路５４、センサ読み出し回路５５、電源回路５６、および、センシング画像処理装置５７を備えている。
　表示パネル５１は、互いに交差する複数のゲート配線Ｇ…および複数のソース配線Ｓ…と、各ゲート配線Ｇと各ソース配線Ｓとの交点に対応して設けられる絵素ＰＩＸがマトリクス状に配置された表示領域とを備えている。
　表示用走査信号線駆動回路５２は各ゲート配線Ｇに絵素ＰＩＸをデータ信号の書き込みのために選択する走査信号を順次出力することによりゲート配線Ｇ…を駆動する。表示用データ信号線駆動回路５３は各ソース配線Ｓにデータ信号を出力することによりソース配線Ｓ…を駆動する。センサ走査信号線駆動回路（第１の回路の駆動回路）５４は各センサ走査信号線Ｅにセンサ回路を動作させる走査信号（電圧Ｖｒｓｔ、電圧Ｖｒｗ）を順次出力することによりセンサ走査信号線Ｅ…を線順次に駆動する。センサ読み出し回路５５は各センサ出力配線Ｖｏからセンサ出力電圧Ｖｏ（便宜上、センサ出力配線と同じ符号を用いる）を読み出すとともに、センサ電源配線Ｖｓに電源電圧を供給する。電源回路５６は表示用走査信号線駆動回路５２、表示用データ信号線駆動回路５３、センサ走査信号線駆動回路５４、センサ読み出し回路５５、および、センシング画像処理装置５７の動作に必要な電源を供給する。センシング画像処理装置５７はセンサ読み出し回路５５が読み取ったセンサ出力電圧Ｖｏを基にしてパネル面内におけるセンサ検出結果の分布を解析する。
　また、センサ走査信号線駆動回路５４やセンサ読み出し回路５５の機能は、例えば表示用走査信号線駆動回路５２や表示用データ信号線駆動回路５３などの他の回路に備えられていてもよい。また、センサ読み出し回路５５の機能はセンシング画像処理装置５７に備えられていてもよい。さらに、センシング画像処理装置５７は、ＬＳＩやコンピュータ構成などとして液晶表示装置５０に備えられていてもよいが、液晶表示装置５０の外部にあってもよい。同様に、センサ読み出し回路５５が液晶表示装置５０の外部にあってもよい。
　次に、図１に表示領域の詳細な構成を示す。
　図１は、表示領域のうち、第ｎ行目の構成を抽出して記載してある。第ｎ行目には、ゲート配線Ｇｎ、ソース配線Ｓ（図ではＳｍ～Ｓｍ＋３が示されている）、および、保持容量配線Ｃｓｎによって区画された複数の絵素ＰＩＸ…と、２種類のセンサ走査信号線Ｅ（図６参照）としてのリセット配線（第１の配線）Ｖｒｓｔｎおよび読み出し制御配線（第３の配線）Ｖｒｗｎに接続された１つ以上の光センサ回路６２とが配置されている。保持容量配線（第２の配線）Ｃｓｎ、リセット配線Ｖｒｓｔｎ、および、読み出し制御配線Ｖｒｗｎは、ゲート配線Ｇｎと平行に設けられている。
　絵素ＰＩＸは選択素子としてのＴＦＴ６１、液晶容量ＣＬ、および、保持容量ＣＳを備えている。ＴＦＴ６１のゲートはゲート配線Ｇｎに、ソースはソース配線Ｓに、ドレインは絵素電極６３に、それぞれ接続されている。液晶容量ＣＬは、絵素電極６３と共通電極Ｃｏｍとの間に液晶層が配置されてなる容量であり、保持容量ＣＳは、絵素電極６３あるいはＴＦＴ６１のドレイン電極と保持容量配線Ｃｓｎとの間に絶縁膜が配置されてなる容量である。共通電極Ｃｏｍおよび保持容量配線Ｃｓｎには、それぞれに例えば一定の電圧が印加される。保持容量配線Ｃｓｎに印加される電圧を第１の所定の直流電圧とする。
　光センサ回路６２は、１つの絵素ＰＩＸや１つの画素（例えばＲＧＢの絵素ＰＩＸ…の一組）につき１つずつなど、任意の数で設けられ、ＴＦＴ６２ａ、フォトダイオード（受光素子）６２ｂ、および、容量６２ｃ・６２ｄを備えた第１の回路を備えている。ＴＦＴ（電界効果トランジスタ、出力アンプ）６２ａのゲート（出力アンプの入力）６２ａｇ１は読み出し配線（第３の配線）Ｖｒｗｎに、ドレインは１つのソース配線（第４の配線）Ｓ（ここではＳｍ）に、ソース（出力アンプの出力）は他の１つのソース配線Ｓ（ここではＳｍ＋１）に、それぞれ接続されている。また、ＴＦＴ６２ａはバックゲート６２ａｇ２を備えており、ノード（第１のノード）ｎｅｔＡと称する電極に接続されている。フォトダイオード６２ｂのアノードはリセット配線（第１の配線）Ｖｒｓｔｎに、カソードはノードｎｅｔＡに、それぞれ接続されている。容量（第１の容量）６２ｃは、一端がノードｎｅｔＡに接続されているとともに、他端が保持容量配線Ｃｓｎに接続されていることにより、ノードｎｅｔＡと保持容量配線Ｃｓｎとの間にゲート絶縁膜を挟んで容量を形成している。なお、容量６２ｃは、ノードｎｅｔＡに必要な大きさの容量に応じて設けられ、ノードｎｅｔＡを含む配線の容量のみで充分である場合には別途構成する必要はない。また、容量６２ｃは、ノードｎｅｔＡを含む配線と他の配線との間の寄生容量でも形成可能であるので、容量６２ｃが別途必要であるときに、必ずしも意図的に容量素子を作り込む必要はない。
　また、光センサ回路６２は、上記以外の素子をさらに備えていてもよい。
　光センサ回路６２は、絵素ＰＩＸへデータ信号を書き込む期間以外の期間を利用して、フォトダイオード６２ｂで受けた光の照射強度に応じてノードｎｅｔＡに現れた電圧を、ＴＦＴ６２ａのソースからセンサ出力電圧Ｖｏとして出力し、当該ソースに接続されたソース配線Ｓ（光検出時にはセンサ出力配線Ｖｏｍとなる）を介して表示領域外のセンサ読み出し回路に向けて出力する構成である。このとき、ＴＦＴ６２ａのドレインに接続されているソース配線Ｓは、光検出時には一定電圧（第２の所定の直流電圧）が印加された電源配線Ｖｓｍとして機能する。また、センサ出力配線（第６の配線）Ｖｏｍおよび電源配線（第５の配線）Ｖｓｍを、それぞれの近傍に破線で示したように、ソース配線Ｓとは独立した配線として形成することも可能である。
　バックゲート６２ａｇ２は、印加される電圧に応じてＴＦＴ６２ａの閾値電圧を変化させる。ここでは、ＴＦＴ６２ａはｎチャネル型であり、バックゲート６２ａｇ２に印加される電圧が高いほどＴＦＴ６２ａｇ２の閾値電圧が小さくなり、低いほどＴＦＴ６２ａの閾値電圧が大きくなる。
　ＴＦＴ６２ａの閾値電圧が小さくなると、ゲート６２ａｇ１に読み出しパルスＰｒｗｎの電圧が印加されたときに、ＴＦＴ６２ａの出力電流は、ＴＦＴ６２ａのゲート・ソース間電圧が、バックゲート６２ａｇ２が存在しない場合よりも、小さくなった閾値電圧に対応する大きなオーバードライブ電圧を得ることにより、増大する。ＴＦＴ６２ａの閾値電圧が大きくなると、ゲート６２ａｇ１に読み出しパルスＰｒｗｎの電圧が印加されたときに、ＴＦＴ６２ａの出力電流は、ＴＦＴ６２ａのゲート・ソース間電圧が、バックゲート６２ａｇ２が存在しない場合よりも、大きくなった閾値電圧に対応する小さなオーバードライブ電圧を得ることにより、増大する。このとき、ＴＦＴ６２ａからの大きな出力電流の安定性を得るために、ＴＦＴ６２ａを飽和領域で動作させるとよい。
　但し、本実施例では、バックゲート６２ａが存在しない場合と同じ閾値電圧がどのバックゲート電圧で得られるようにするかは設計次第であり、バックゲート６２ａｇ２に印加される電圧の大小に応じて、ＴＦＴ６２ａｇ２の閾値電圧の大小関係が決まればよい。従って、ＴＦＴ６２ａはリニアアンプではないが、光照射強度についての所望の検出範囲においては、得られる電圧ＶｎｅｔＡの全てに対して読み出しパルスＰｒｗｎの印加によってＴＦＴ６２ａがＯＮ状態となるようにする。各閾値電圧におけるＴＦＴ６２ａの出力の仕方は、ゲート入力に応じた出力をソースから出力している点で一種のソースフォロワである。すなわち、ＴＦＴ６２ａは、ゲート６２ａｇ１とソース６２ａｓとの間に印加される電圧のうちのオーバードライブ電圧を入力と見なすと、フォトダイオード６２ｂへの光照射強度に応じて閾値電圧が変化することにより当該オーバードライブ電圧が変化するので、当該入力に応じた出力をソースから出力することになり、ドレイン接地の電界効果トランジスタである。また、上記入力のレベルシフタと見なすことも可能である。
　次に、上記光センサ回路６２の動作について、図２を用いて詳細に説明する。
　データ信号の書き込み期間にはゲート配線Ｇｎに、走査信号として例えば＋２４ＶのＨｉｇｈレベルと－１６ＶのＬｏｗレベルとからなるゲートパルスが出力されるとともに、各ソース配線Ｓにデータ信号が出力される。保持容量配線Ｃｓｎには例えば＋４Ｖの一定電圧が印加される。各行の絵素ＰＩＸに対して１垂直期間（１Ｖ）ごとにこの動作が繰り返されるが、当該書き込み期間以外には、光センサ回路６２による光検出結果のセンサ読み出し回路５５への出力が可能である。なお、センサ出力配線Ｖｏｍおよび電源配線Ｖｓｍを、それぞれの近傍に破線で示したように、ソース配線Ｓとは独立した配線として形成する場合には、書き込み期間であるか否かに関わらず、光センサ回路６２による光検出結果のセンサ読み出し回路５５への出力が可能である。
　時刻（１）においてリセット配線Ｖｒｓｔｎが外部のセンサ駆動回路から例えば－４ＶのＨｉｇｈレベルと－１６ＶのＬｏｗレベルとからなるリセットパルスＰｒｓｔを印加されると、フォトダイオード６２ｂが順方向に導通して、ノードｎｅｔＡの電圧ＶｎｅｔＡがリセット配線Ｖｒｓｔｎの電圧にリセットされる。その後、期間（２）の間に、逆バイアス状態となったフォトダイオード６２ｂへの光照射強度に応じたリークが発生するため、この光強度に応じた割合でノードｎｅｔＡの電圧ＶｎｅｔＡが低下していく。
　そして時刻（３）に読み出し制御配線Ｖｒｗｎがセンサ走査信号駆動回路５４から例えば＋１１ＶのＨｉｇｈレベルと－１０ＶのＬｏｗレベルとからなる読み出しパルスＰｒｗｎを印加されると、ＴＦＴ６２ａがＯＮ状態となる。また、時刻（３）には、電圧ＶｎｅｔＡがフォトダイオード６２ｂへの光照射強度が大きいほど低い電圧、光照射強度が小さいほど高い電圧となっており、この電圧がＴＦＴ６２ａのバックゲート電圧となる。図２ではフォトダイオード６２ｂへの光照射が最も強い場合で－１３Ｖの電圧ＶｎｅｔＡすなわちバックゲート電圧が得られる例を示した。フォトダイオード６２ｂへの光照射が全く無い場合には、時刻（３）における電圧ＶｎｅｔＡは、期間（２）における初期値である＋１３Ｖを保持する。
　読み出しパルスＰｒｗｎが印加されている間にＴＦＴ６２ａのソースから出力された光検出電圧は、ノードｎｅｔＡの電圧に応じた値、すなわち光照射強度に応じた値となるので、このソース出力電圧を、センサ出力配線Ｖｏｍを介してセンサ読み出し回路５５で読み出すことによって光照射強度を検出することができる。時刻（４）でセンサ出力を終えると、次のリセット動作まで光センサ回路６２は動作を停止する。
　図３に、バックゲート６２ａｇ２に印加するバックゲート電圧Ｖｂの高低に応じたＴＦＴ６２ａのドレイン電流Ｉｄとゲート電圧Ｖｇとの関係の一例を示す。縦軸はドレイン電流Ｉｄを常用対数で示してある。図３ではバックゲート電圧Ｖｂを－８Ｖ～＋８Ｖの範囲で２Ｖ刻みで変化させた。範囲Ｘに示されるように、バックゲート電圧Ｖｂが高いほど閾値電圧が小さくなってＴＦＴ６２ａがＯＮ状態になりやすいことが分かる。図２の波形図では、ＴＦＴ６２ａのゲート６２ａｇ１に印加する読み出しパルスＰｒｗｎの電圧を＋１１Ｖとしているが、これを図３に示すと、範囲Ｙに示されるように、同じゲート電圧でもバックゲート電圧Ｖｂの高いほうがＴＦＴ６２ａのＯＮ電流が大きいことが分かる。
　ここで、本実施形態の光センサ回路６２と従来の光センサ回路１０２とで、光照射強度の検出性能を比較する。
　図４は、従来の光センサ回路１０２による検出性能を示す。フォトダイオード１０２ｂにＬ／Ｗ（チャネル長／チャネル幅）＝４μｍ／５０μｍのＴＦＴをダイオード接続したものを用い、ノードｎｅｔＡを昇圧する容量１０２ｃの容量値を０．２５ｐｆとし、出力アンプとしてのＴＦＴ１０２ａのＬ／Ｗ（チャネル長／チャネル幅）＝４μｍ／６０μｍとした。
　図５は、本実施形態の光センサ回路６２による検出性能を示す。フォトダイオード６２ｂにＬ／Ｗ（チャネル長／チャネル幅）＝４μｍ／２０μｍのＴＦＴをダイオード接続したものを用い、ノードｎｅｔＡを昇圧する容量６２ｃの容量値を０．１０ｐｆとし、出力アンプとしてのＴＦＴ６２ａのＬ／Ｗ（チャネル長／チャネル幅）＝４μｍ／６０μｍとした。
　図４および図５の両方で、フォトダイオードへの光照射強度として、ゼロｌｘ（非光照射）と７０ ｌｘ（光照射）との２通りを設定し、センサ出力電圧Ｖｏが１０μｓの期間（図４および図５で時刻１００μｓ～１１０μｓの間）でどれだけの値に達するかを示した。図４では非光照射のときに１０μｓ後の点Ｐ１において０．７０Ｖ、光照射のとき１０μｓ後の点Ｐ２において０．０６Ｖが得られ、図５では非光照射のときに１０μｓ後の点Ｐ３において０．７０Ｖ、光照射のとき１０μｓ後の点Ｐ４において０．０６Ｖが得られた。図４でも図５でも、非光照射時と光照射時とでＤ．Ｒ．＝０．６４Ｖの電圧差に相当する光センサ出力差として得られ、互いに同じ検出結果を示していることが分かる。しかし、本実施形態の光センサ回路６２では、同じ検出性能を得るのにフォトダイオードおよび容量の大きさが、従来の光センサ回路１０２よりも小さくて済み、表示領域の開口率を高くすることができる。このように、本実施例の光センサ回路６２の単位素子サイズ当たりの光検出性能は、従来の光センサ回路１０２よりも高いことが分かる。
　このように、本実施形態は、従来のようなフォトダイオードへの光照射強度を光センサ出力用素子となる電界効果トランジスタのある電極電位を直接変化させることにより光センサ出力に差を作る手法ではない。本実施形態は、電界効果トランジスタの電極電位を直接変化させなくとも、ドレイン接地の電界効果トランジスタ、すなわちソースからアンプ出力を行うことが可能な電界効果トランジスタの閾値を変化させるという間接的な手段を取ることにより光センサ出力に差を作ることが可能となる手法である。この結果、光センサ回路の駆動方法が簡素になり、且つ上記電界効果トランジスタの閾値シフトが小さくなる。
　このように、光センサ回路６２によれば、順方向に導通するフォトダイオード６２ｂを介して容量６２ｃが充電されると、ノードｎｅｔＡの電圧ＶｎｅｔＡがＴＦＴ６２ａのバックゲート６２ａｇ２に印加されるので、ＴＦＴ６２ａの閾値電圧が変化する。また、その後にフォトダイオード６２ｂを逆バイアス電圧が印加される状態にすると、フォトダイオード６２ｂへの光照射強度に応じてノードｎｅｔＡ、すなわちバックゲート６２ａｇ２の電圧が変化する。ＴＦＴ６２ａのゲート６２ａｇ１にＴＦＴ６２ａをＯＮ状態にする電圧を印加したときに、ＴＦＴ６２ａのソースから、電圧ＶｎｅｔＡに応じた電圧、すなわち光照射強度に応じた電圧を出力することができる。また、ＴＦＴ６２ａは一種のソースフォロワとして機能するので、電流出力能力は大きく、電力増幅を行うことができる。
　ＴＦＴ６２ａのゲート６２ａｇ１に印加される電圧は読み出し制御配線Ｖｒｗｎに印加される電圧であるので、光照射履歴が光センサ回路６２ごとに異なっても、ＴＦＴ６２ａの閾値電圧のシフト現象の大きさにばらつきが生じにくい。
　以上により、微弱なフォトダイオードの出力を効率良く電力増幅する出力アンプとしてのＴＦＴの閾値電圧のシフト現象を、当該ＴＦＴ間で均一に揃えることのできる表示装置を実現することができる。
　次に、本実施形態の表示領域の詳細なパターン配置について説明する。
　図７に、本実施形態のパターン配置例である第１のパターン配置例について、表示領域の一部の平面図を示す。これは図１の回路図をパターン図で示したものである。また、図８に図７の絵素ＰＩＸの位置におけるＡ－Ａ’線断面図、図９に図７のセンサ回路６２の位置におけるＢ－Ｂ’線断面図をそれぞれ示す。
　但し、図７では、センサ出力配線Ｖｏｍおよび電源配線Ｖｓｍは、ソース配線Ｓとは独立して設けられている場合について示されている。また、対向基板および液晶層の構成は後述の図１１～図１３と同様であるので、ここでは図示および説明を省略する。
　第１のパターン配置例では、図９に示されているように、出力アンプであるＴＦＴ６２ａは逆スタガ型のＴＦＴであり、バックゲート６２ａｇ２はＴＦＴ基板７１のトップ側に設けられている。しかし、本発明はこれに限ることなく、ＴＦＴ６２ａを正スタガ型のＴＦＴとして、バックゲート６２ａｇ２をＴＦＴ基板７１のボトム側に配置するようにしてもよい。
　図８および図９に示すように、ＴＦＴ基板７１においては、絶縁性基板１、ゲートメタル２、ゲート絶縁膜３、アモルファスシリコンの半導体層４、ｎ＋アモルファスシリコンのコンタクト層５、ソースメタル６、パッシベーション膜７、透明電極ＴＭがこの順に積層されている。透明電極ＴＭの上に配向膜があってもよい。また、フォトトランジスタ６２ｂは、ＴＦＴのゲートとドレインとが互いに接続されることにより形成されている。
　ゲートメタル２によって、ＴＦＴ６１のゲート電極６１ｇ、保持容量配線Ｃｓｎ、リセット配線Ｖｒｓｔｎ、読み出し制御配線Ｖｒｗｎ、ＴＦＴ６２ａのゲート電極６２ａｇ１、容量６２ｃのノードｎｅｔＡとは反対側の電極６２ｃａ、および、中間接続パッド６２ｅが形成されている。ソースメタル６によって、ソース配線Ｓ（Ｓｍ、Ｓｍ＋１、…）、ＴＦＴ６１のソース電極６１ｓ、ＴＦＴ６１のドレイン電極６１ｄ、フォトダイオード６２ｂのソース電極６２ｂｓ、フォトダイオード６２ｂのドレイン電極６２ｂｄ、ＴＦＴ６２ａのソース電極６２ａｓを兼ねるセンサ出力配線Ｖｏｍ、ＴＦＴ６２ａのドレイン電極６２ａｄを兼ねる電源配線Ｖｓｍ、および、ノードｎｅｔＡが形成されている。透明電極ＴＭによって、絵素電極６３、および、ＴＦＴ６２ａのバックゲート６２ａｇ２が形成されている。これにより、バックゲート６２ａｇ２がＴＦＴ６２ａのバックチャネル側に形成されている。
　また、絵素電極６３とＴＦＴ６１のドレイン電極６１ｄとは、パッシベーション膜７に開口されたコンタクトホール８ａを介して互いに接続されている。フォトダイオード６２ｂのドレイン電極６２ｂｄとリセット配線Ｖｒｓｔｎとは、ゲート絶縁膜３に開口されたコンタクトホール８ｂを介して互いに接続されている。バックゲート６２ａｇ２とノードｎｅｔＡとは、パッシベーション膜７に開口されたコンタクトホール１１ａを介して互いに接続されている。容量６２ｃの電極６２ｃａは保持容量配線Ｃｓｎに接続されている。ノードｎｅｔＡと中間接続パッド６２ｅとは、ゲート絶縁膜３に開口されたコンタクトホール１１ｂを介して互いに接続されており、フォトダイオード６２ｂのソース電極６２ｂｓと中間接続パッド６２ｅとは、ゲート絶縁膜３に開口されたコンタクトホール１１ｃを介して互いに接続されている。
　第１のパターン配置例では、ＴＦＴ６２ａを逆スタガ型としてバックゲート６２ａｇ２が透明電極ＴＭで形成されているので、ＴＦＴ６２ａの上部にバックゲートを追加パターニングするだけでよく、ＴＦＴ６２ａの作製が容易である。また、透明電極ＴＭとして絵素電極６３に用いられる既存の膜を使用することができるので、膜構成および製造工程が簡略化できる。
　また、従来の光センサ回路のパターン配置例である第２のパターン配置例を図１０～図１３に示す。図１０は平面図、図１１は図１０のＡ－Ａ’線断面図、図１２は図１０のＢ－Ｂ’線断面図、図１３は図１０のＣ－Ｃ’線断面図である。図７～図９と同様の部材には同じ符号を付してある。光センサ回路６２に代えてセンサ回路６２’が形成されている。
　また、対向基板７２においては、絶縁性基板１、カラーフィルタ２０、ブラックマトリクス２１、および、対向電極Ｃｏｍがこの順に積層されている。対向電極Ｃｏｍの上に配向膜があってもよい。対向電極Ｃｏｍは透明電極ＴＭによって形成されている。ＴＦＴ基板７１と対向基板７２との間に液晶層ＬＣが配置されている。
　第２のパターン配置例では、ノードｎｅｔＡがゲートメタル２で形成され、ＴＦＴ基板７１の絶縁性基板１上の導電層としては最下層に位置するように配置されている。また、第１のパターン配置例とは異なってＴＦＴ６２ａにバックゲートは設けられていない。容量６２ｃのノードｎｅｔＡとは反対側の電極６２ｃａはソースメタル６で形成されており、ゲート絶縁膜３に開口されたコンタクトホール８ｃを介して読み出し制御配線Ｖｒｗｎに接続されている。フォトダイオード６２ｂのソース電極６２ｂｓはノードｎｅｔＡとの間に開口されたコンタクトホール８ｄ’を介して接続されている。
　また、本実施形態の光センサ回路６２によれば、従来技術の図１６の構成と等価な図１７の構成を参照して次のような効果を得ることができる。
　図１７では、ノードｎｅｔＡが、出力アンプであるＴＦＴ６２ａのドレインに接続されているので、容量６２ｃに蓄積された静電エネルギーによってＴＦＴ６２ａのソースから負荷の充電を行わなければならない。ＴＦＴ６２ａのゲート６２ａｇ１は読み出し制御配線Ｖｒｗｎに接続されている。従って、容量６２ｃを大きな容量値のものにするとともに、容量６２ｃを迅速に充電するだけの電流容量を有する、逆耐圧の大きな、あるいは、サイズの大きなフォトダイオード６２ｂを用いることとなって表示領域の開口率が減少する。これに対して、本実施形態のセンサ回路６２によれば、容量６２ｃはＴＦＴ６２ａのバックゲート６２ａｇ２の小さな容量を充電するだけでよいので、フォトダイオード６２ｂの出力は微弱電力でよい。そして、出力アンプのＴＦＴ６２ａが電源配線Ｖｓｍを用いて大きな駆動能力で負荷を充電することができる。
　このように、本実施形態のセンサ回路６２は、図１４および図１７から生じる、良好なセンサ検出感度と十分な開口率とのトレードオフを解消することもできる。
　以上、本実施形態について説明した。なお、フォトダイオードとしては第１のパターン配置例の説明で挙げたダイオード接続の電界効果トランジスタやバイポーラトランジスタ（フォトトランジスタを含む）などの各種トランジスタを用いることができる他に、ｐｉｎフォトダイオードなどの通常のダイオード積層構造を有するフォトダイオードを用いることが可能である。すなわち、電流－電圧特性がダイオード特性を有し、光照射による内部導電率が変化する素子は全て本発明におけるフォトダイオードとして使用可能である。
　本発明の光センサ回路は、上記課題を解決するために、
　少なくとも、フォトダイオードと、上記フォトダイオードへの光照射強度に応じて閾値電圧が変化するドレイン接地の電界効果トランジスタとを備えていることを特徴としている。
　上記の発明によれば、従来のようなフォトダイオードへの光照射強度を光センサ出力用素子となる電界効果トランジスタのある電極電位を直接変化させることにより光センサ出力に差を作る手法ではなく、上記電界効果トランジスタの電極電位を直接変化させなくとも、ドレイン接地の上記電界効果トランジスタ、すなわちソースからアンプ出力を行うことが可能な上記電界効果トランジスタの閾値を変化させるという間接的な手段を取ることにより光センサ出力に差を作ることが可能となる手法であるため、光センサ回路の駆動方法が簡素になり、且つ上記電界効果トランジスタの閾値シフトが小さくなるという効果を奏する。
　本発明の光センサ回路は、上記課題を解決するために、
　上記フォトダイオードと第１の容量と上記電界効果トランジスタからなる出力アンプとを含む第１の回路であって、
　上記電界効果トランジスタはバックゲートを備えており、
　上記フォトダイオードのカソードと、上記第１の容量の一端と、上記バックゲートとが互いに第１のノードで接続されており、
　上記フォトダイオードのアノードは、上記アノードに電圧を印加する第１の配線に接続されており、
　上記第１の容量の他端は、上記他端に電圧を印加する第２の配線に接続されており、
　上記電界効果トランジスタのゲートは、上記ゲートに電圧を印加する第３の配線に接続されており、
　上記電界効果トランジスタのドレインは、上記ドレインに電圧を印加する第４の配線に接続されており、
　上記電界効果トランジスタのソースは、上記出力アンプの出力である、第１の回路を備えていることを特徴としている。
　上記の発明によれば、電界効果トランジスタはドレイン接地であるので、ソースからアンプ出力を行う。順方向に導通するフォトダイオードを介して第１の容量が充電されると、第１のノードの電圧が電界効果トランジスタのバックゲートに印加されるので、出力アンプを構成する電界効果トランジスタの閾値電圧が変化する。また、その後に第１の配線からフォトダイオードのアノードに電圧を印加することによりフォトダイオードに逆バイアスを印加すると、フォトダイオードへの光照射強度に応じて第１のノード、すなわち上記バックゲートの電圧が変化する。電界効果トランジスタのゲートに当該電界効果トランジスタをＯＮ状態にする電圧を印加したときに、電界効果トランジスタのソースから、第１のノードの電圧、従って上記バックゲートの電圧に応じた電圧、すなわち光照射強度に応じた電圧を出力することができる。また、電界効果トランジスタは一種のソースフォロワとして機能するので、電流出力能力は大きく、電力増幅を行うことができる。
　電界効果トランジスタのゲートに印加される電圧は第３の配線に印加される電圧であるので、光照射履歴が第１の回路ごとに異なっても、電界効果トランジスタの閾値電圧のシフト現象の大きさにばらつきが生じにくい。
　以上により、微弱なフォトダイオードの出力を効率良く電力増幅する出力アンプとしてのＴＦＴの閾値電圧のシフト現象を、当該ＴＦＴ間で均一に揃えることのできる光センサ回路を実現することができるという効果を奏する。
　本発明の光センサ回路は、上記課題を解決するために、
　上記電界効果トランジスタは逆スタガ型のＴＦＴであることを特徴としている。
　上記の発明によれば、電界効果トランジスタが逆スタガ型であるので、電界効果トランジスタの上部にバックゲートを追加パターニングするだけでよく、出力アンプとしての電界効果トランジスタの作製が容易であるという効果を奏する。
　本発明の光センサ回路は、上記課題を解決するために、
　上記第２の配線に第１の所定の直流電圧を印加するとともに、上記第４の配線に第２の所定の直流電圧を印加し、
　上記第１の配線に上記フォトダイオードを順方向に導通させる第１のパルスを印加し、上記第１のパルスが印加された期間の終了により上記フォトダイオードに逆バイアス電圧が印加された状態となるようにして上記終了から所定期間が経過した時点で上記第３の配線に第２のパルスを印加して上記電界効果トランジスタをＯＦＦ状態からＯＮ状態へ変化させ、上記第２のパルスが印加されている期間に上記出力アンプの上記出力からの出力電圧を取り出すことを特徴としている。
　上記の発明によれば、フォトダイオードに第１のパルスを印加した期間が終了すると、フォトダイオードに逆バイアス電圧が印加された状態となるので、所定期間に、フォトダイオードへの光照射強度に応じたリーク電流がフォトダイオードに発生し、第１のノードの電圧が光照射強度に応じたものとなる。従って、所定期間経過後に第３の配線に第２のパルスを印加して電界効果トランジスタをＯＦＦ状態からＯＮ状態へ変化させることにより、バックゲート電圧が光照射強度に応じたものであることから、出力アンプの出力電圧が光照射強度に応じたものになる。
　これにより、出力アンプから光照射強度に応じた出力電圧を良好に取り出すことができるという効果を奏する。
　本発明の表示装置は、上記課題を解決するために、
　上記光センサ回路を備えていることを特徴としている。
　上記の発明によれば、上記光センサ回路を表示装置に備えることにより、従来の光センサ回路よりも上記第１の容量やフォトダイオードの素子サイズが小さくても、同等の光センサ出力差を得ることができるため、開口率の低下を抑制することができるという効果を奏する。
　本発明の表示装置は、上記課題を解決するために、
　上記光センサ回路を備えており、上記バックゲートは透明電極で形成されていることを特徴としている。
　上記の発明によれば、透明電極として例えば絵素電極に用いられる既存の膜を使用することができるので、膜構成および製造工程が簡略化できるという効果を奏する。
　本発明の表示装置は、上記課題を解決するために、
　上記光センサ回路を備えており、上記第４の配線にデータ信号線が用いられることを特徴としている。
　上記の発明によれば、第４の配線にデータ信号線が用いられるので、配線数を抑制することができるという効果を奏する。
　本発明の表示装置は、上記課題を解決するために、
　上記光センサ回路を備えており、上記第４の配線にデータ信号線とは独立した第５の配線が用いられることを特徴としている。
　上記の発明によれば、上記第４の配線にデータ信号線とは独立した第５の配線が用いられるので、表示の書き込み期間であるか否かとは無関係に、光照射強度の検出を行うための第４の配線への電圧印加を行うことができるという効果を奏する。
　本発明の表示装置は、上記課題を解決するために、
　上記光センサ回路を備えており、上記電界効果トランジスタのソースが接続される配線にデータ信号線が用いられることを特徴としている。
　上記の発明によれば、上記電界効果トランジスタのソースが接続される配線にデータ信号線が用いられるので、配線数を抑制することができるという効果を奏する。
　本発明の表示装置は、上記課題を解決するために、
　上記光センサ回路を備えており、上記電界効果トランジスタのソースが接続される配線にデータ信号線とは独立した第６の配線が用いられることを特徴としている。
　上記の発明によれば、上記電界効果トランジスタのソースが接続される配線にデータ信号線とは独立した第６の配線が用いられるので、表示の書き込み期間であるか否かとは無関係に、光照射強度の検出を行うための出力アンプからの出力の取得を行うことができるという効果を奏する。
　本発明の表示装置は、上記課題を解決するために、
　液晶表示装置であり、
　上記光センサ回路を備えており、
　上記第２の配線に保持容量配線が用いられることを特徴としている。
　上記の発明によれば、第２の配線に保持容量配線が用いられるので、配線数を抑制することができるという効果を奏する。
　本発明の光センサ回路の駆動方法は、上記課題を解決するために、
　表示領域に、フォトダイオードと第１の容量と電界効果トランジスタからなる出力アンプとを含む第１の回路であって、
　上記電界効果トランジスタはバックゲートを備えており、
　上記フォトダイオードのカソードと、上記第１の容量の一端と、上記バックゲートとが互いに第１のノードで接続されており、
　上記フォトダイオードのアノードは、上記アノードに電圧を印加する第１の配線に接続されており、
　上記第１の容量の他端は、上記他端に電圧を印加する第２の配線に接続されており、
　上記電界効果トランジスタのゲートは、上記ゲートに電圧を印加する第３の配線に接続されており、
　上記電界効果トランジスタのドレインは、上記ドレインに電圧を印加する第４の配線に接続されており、
　上記電界効果トランジスタのソースは、上記出力アンプの出力である、第１の回路を備えている光センサ回路を駆動する、光センサ回路の駆動方法であって、
　上記第２の配線に第１の所定の直流電圧を印加するとともに、上記第４の配線に第２の所定の直流電圧を印加し、
　上記第１の配線に上記フォトダイオードを順方向に導通させる第１のパルスを印加し、上記第１のパルスが印加された期間の終了により上記フォトダイオードに逆バイアス電圧が印加された状態となるようにして上記終了から所定期間が経過した時点で上記第３の配線に第２のパルスを印加して上記電界効果トランジスタをＯＦＦ状態からＯＮ状態へ変化させ、上記第２のパルスが印加されている期間に上記出力アンプの上記出力からの出力電圧を取り出すことを特徴としている。
　上記の発明によれば、フォトダイオードに第１のパルスを印加した期間が終了すると、フォトダイオードに逆バイアス電圧が印加された状態となるので、所定期間に、フォトダイオードへの光照射強度に応じたリーク電流がフォトダイオードに発生し、第１のノードの電圧が光照射強度に応じたものとなる。従って、所定期間経過後に第３の配線に第２のパルスを印加して電界効果トランジスタをＯＦＦ状態からＯＮ状態へ変化させることにより、バックゲート電圧が光照射強度に応じたものであることから、出力アンプの出力電圧が光照射強度に応じたものになる。
　これにより、出力アンプから光照射強度に応じた出力電圧を良好に取り出すことができる。
　以上により、微弱なフォトダイオードの出力を効率良く電力増幅する出力アンプとしてのＴＦＴの閾値電圧のシフト現象を、当該ＴＦＴ間で均一に揃えることのできる光センサ回路の駆動方法を実現することができるという効果を奏する。
　本発明は上述した各実施形態に限定されるものではなく、各実施形態を組み合わせてもよく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
　本発明は、液晶表示装置を初めとする各種表示装置に好適に使用することができる。
　５０　　　　　　液晶表示装置（表示装置）
　５１　　　　　　表示パネル
　６２ａ　　　　　ＴＦＴ（電界効果トランジスタ、出力アンプ）
　６２ａｇ１　　　ゲート
　６２ａｇ２　　　バックゲート
　６２ｂ　　　　　フォトダイオード
　６２ｃ　　　　　容量（第１の容量）
　ｎｅｔＡ　　　　ノード（第１のノード）
　Ｐｒｓｔ　　　　リセットパルス（第１のパルス）
　Ｐｒｗ　　　　　読み出しパルス（第２のパルス）
　Ｖｒｓｔ、Ｖｒｓｔｎ
　　　　　　　　　リセット配線（第１の配線）
　Ｃｓｎ　　　　　保持容量配線（第２の配線）
　Ｖｒｗ、Ｖｒｗｎ
　　　　　　　　　読み出し制御配線（第３の配線）
　Ｓ、Ｓｍ＋１　　ソース配線（第４の配線、データ信号線）
　Ｖｓ、Ｖｓｍ　　電源配線（第４の配線、データ信号線、第５の配線）
　Ｓ、Ｓｍ　　　　ソース配線（電界効果トランジスタのソースが接続される配線、データ信号線）
　Ｖｏ、Ｖｏｍ　　センサ出力配線（電界効果トランジスタのソースが接続される配線、データ信号線、第６の配線）

Claims (12)

  1. 　少なくとも、フォトダイオードと、上記フォトダイオードへの光照射強度に応じて閾値電圧が変化するドレイン接地の電界効果トランジスタとを備えていることを特徴とする光センサ回路。
  2. 　上記フォトダイオードと第１の容量と第２の容量と上記電界効果トランジスタからなる出力アンプとを含む第１の回路であって、
    　上記電界効果トランジスタはバックゲートを備えており、
    　上記フォトダイオードのカソードと、上記第１の容量の一端と、上記バックゲートとが互いに第１のノードで接続されており、
    　上記フォトダイオードのアノードは、上記アノードに電圧を印加する第１の配線に接続されており、
    　上記第１の容量の他端は、上記他端に電圧を印加する第２の配線に接続されており、
    　上記電界効果トランジスタのゲートは、上記ゲートに電圧を印加する第３の配線に接続されており、
    　上記電界効果トランジスタのドレインは、上記ドレインに電圧を印加する第４の配線に接続されており、
    　上記電界効果トランジスタのソースは、上記出力アンプの出力である、第１の回路を備えていることを特徴とする請求項１に記載の光センサ回路。
  3. 　上記電界効果トランジスタは逆スタガ型のＴＦＴであることを特徴とする請求項２に記載の光センサ回路。
  4. 　上記第２の配線に第１の所定の直流電圧を印加するとともに、上記第４の配線に第２の所定の直流電圧を印加し、
    　上記第１の配線に上記フォトダイオードを順方向に導通させる第１のパルスを印加し、上記第１のパルスが印加された期間の終了により上記フォトダイオードに逆バイアス電圧が印加された状態となるようにして上記終了から所定期間が経過した時点で上記第３の配線に第２のパルスを印加して上記電界効果トランジスタをＯＦＦ状態からＯＮ状態へ変化させ、上記第２のパルスが印加されている期間に上記出力アンプの上記出力からの出力電圧を取り出すことを特徴とする請求項２または３に記載の光センサ回路。
  5. 　請求項１から４までのいずれか１項に記載の光センサ回路を備えていることを特徴とする表示装置。
  6. 　請求項３に記載の光センサ回路を備えており、上記バックゲートは透明電極で形成されていることを特徴とする表示装置。
  7. 　請求項２から４までのいずれか１項に記載の光センサ回路を備えており、上記第４の配線にデータ信号線が用いられることを特徴とする表示装置。
  8. 　請求項２から４までのいずれか１項に記載の光センサ回路を備えており、上記第４の配線にデータ信号線とは独立した第５の配線が用いられることを特徴とする表示装置。
  9. 　請求項２から４までのいずれか１項に記載の光センサ回路を備えており、上記電界効果トランジスタのソースが接続される配線にデータ信号線が用いられることを特徴とする表示装置。
  10. 　請求項２から４までのいずれか１項に記載の光センサ回路を備えており、上記電界効果トランジスタのソースが接続される配線にデータ信号線とは独立した第６の配線が用いられることを特徴とする表示装置。
  11. 　液晶表示装置であり、
    　請求項２から４までのいずれか１項に記載の光センサ回路を備えており、
    　上記第２の配線に保持容量配線が用いられることを特徴とする表示装置。
  12. 　表示領域に、フォトダイオードと第１の容量と第２の容量と電界効果トランジスタからなる出力アンプとを含む第１の回路であって、
    　上記電界効果トランジスタはバックゲートを備えており、
    　上記フォトダイオードのカソードと、上記第１の容量の一端と、上記バックゲートとが互いに第１のノードで接続されており、
    　上記フォトダイオードのアノードは、上記アノードに電圧を印加する第１の配線に接続されており、
    　上記第１の容量の他端は、上記他端に電圧を印加する第２の配線に接続されており、
    　上記電界効果トランジスタのゲートは、上記ゲートに電圧を印加する第３の配線に接続されており、
    　上記電界効果トランジスタのドレインは、上記ドレインに電圧を印加する第４の配線に接続されており、
    　上記電界効果トランジスタのソースは、上記出力アンプの出力である、第１の回路を備えている光センサ回路を駆動する、光センサ回路の駆動方法であって、
    　上記第２の配線に第１の所定の直流電圧を印加するとともに、上記第４の配線に第２の所定の直流電圧を印加し、
    　上記第１の配線に上記フォトダイオードを順方向に導通させる第１のパルスを印加し、上記第１のパルスが印加された期間の終了により上記フォトダイオードに逆バイアス電圧が印加された状態となるようにして上記終了から所定期間が経過した時点で上記第３の配線に第２のパルスを印加して上記電界効果トランジスタをＯＦＦ状態からＯＮ状態へ変化させ、上記第２のパルスが印加されている期間に上記出力アンプの上記出力からの出力電圧を取り出すことを特徴とする光センサ回路の駆動方法。
PCT/JP2009/068419 2009-03-30 2009-10-27 光センサ回路および表示装置ならびに光センサ回路の駆動方法 WO2010116558A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US13/258,775 US20120019496A1 (en) 2009-03-30 2009-10-27 Optical sensor circuit, display device and method for driving optical sensor circuit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009083451 2009-03-30
JP2009-083451 2009-03-30

Publications (1)

Publication Number Publication Date
WO2010116558A1 true WO2010116558A1 (ja) 2010-10-14

Family

ID=42935861

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/068419 WO2010116558A1 (ja) 2009-03-30 2009-10-27 光センサ回路および表示装置ならびに光センサ回路の駆動方法

Country Status (2)

Country Link
US (1) US20120019496A1 (ja)
WO (1) WO2010116558A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012019146A (ja) * 2010-07-09 2012-01-26 Sony Corp 撮像装置、表示撮像装置および電子機器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01243675A (ja) * 1988-03-25 1989-09-28 Hitachi Ltd 固体撮像装置
JPH02180071A (ja) * 1988-12-29 1990-07-12 Sony Corp 固体撮像素子
JPH04313268A (ja) * 1991-04-10 1992-11-05 Sony Corp 固体撮像装置
JP2004273778A (ja) * 2003-03-10 2004-09-30 Seiko Epson Corp 固体撮像装置およびその製造方法
WO2007094493A1 (ja) * 2006-02-14 2007-08-23 National Institute Of Advanced Industrial Science And Technology 光電界効果トランジスタ、及びそれを用いた集積型フォトディテクタ
WO2007145346A1 (en) * 2006-06-12 2007-12-21 Sharp Kabushiki Kaisha Image sensor and display

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5982004A (en) * 1997-06-20 1999-11-09 Hong Kong University Of Science & Technology Polysilicon devices and a method for fabrication thereof
JP4932415B2 (ja) * 2006-09-29 2012-05-16 株式会社半導体エネルギー研究所 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01243675A (ja) * 1988-03-25 1989-09-28 Hitachi Ltd 固体撮像装置
JPH02180071A (ja) * 1988-12-29 1990-07-12 Sony Corp 固体撮像素子
JPH04313268A (ja) * 1991-04-10 1992-11-05 Sony Corp 固体撮像装置
JP2004273778A (ja) * 2003-03-10 2004-09-30 Seiko Epson Corp 固体撮像装置およびその製造方法
WO2007094493A1 (ja) * 2006-02-14 2007-08-23 National Institute Of Advanced Industrial Science And Technology 光電界効果トランジスタ、及びそれを用いた集積型フォトディテクタ
WO2007145346A1 (en) * 2006-06-12 2007-12-21 Sharp Kabushiki Kaisha Image sensor and display

Also Published As

Publication number Publication date
US20120019496A1 (en) 2012-01-26

Similar Documents

Publication Publication Date Title
JP5068320B2 (ja) 表示装置
JP3959454B2 (ja) 入力装置および入出力装置
KR101189092B1 (ko) 센싱회로 및 이를 갖는 표시장치
JP4799696B2 (ja) 表示装置
US7884810B2 (en) Unevenness detecting apparatus for compensating for threshold voltage and method thereof
JP5431458B2 (ja) 表示装置および表示装置の駆動方法
JP5329668B2 (ja) 表示装置
TWI530844B (zh) 主動式畫素感測器及其製造方法
WO2010150573A1 (ja) 表示装置
JPWO2009148084A1 (ja) 表示装置
US20100321356A1 (en) Thin-film transistor, photodetector circuit including the same, and display device
WO2010147115A1 (ja) 光センサおよび表示装置
WO2020232654A1 (en) A pixel circuit with photo-sensing function, a driving method, and a display apparatus
WO2011058779A1 (ja) 光センサ回路、表示パネル、表示装置、及び光センサ回路の駆動方法
WO2010116557A1 (ja) 表示装置および表示装置の駆動方法
WO2010001929A1 (ja) 表示装置
JP5158148B2 (ja) 撮像装置
RU2449345C1 (ru) Дисплейное устройство
US8654267B2 (en) Display device
US8115204B2 (en) Photo elements and image displays
JP5289583B2 (ja) 表示装置
WO2010116558A1 (ja) 光センサ回路および表示装置ならびに光センサ回路の駆動方法
WO2010100785A1 (ja) 表示装置
JP4613689B2 (ja) 光センサ内蔵表示装置
WO2010058631A1 (ja) ２次元センサアレイ、表示装置、電子機器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09843064

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 13258775

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

NENP Non-entry into the national phase

Ref country code: JP

122 Ep: pct application non-entry in european phase

Ref document number: 09843064

Country of ref document: EP

Kind code of ref document: A1