JPH01243675A

JPH01243675A - 固体撮像装置

Info

Publication number: JPH01243675A
Application number: JP63069371A
Authority: JP
Inventors: Hajime Akimoto; 肇秋元; Toshibumi Ozaki; 俊文尾崎; Shinya Oba; 大場　信弥
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1988-03-25
Filing date: 1988-03-25
Publication date: 1989-09-28
Anticipated expiration: 2013-02-04
Also published as: JP2708455B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は特に各画素の光信号蓄積時間を全く同一にした
、高画質カメラに好適な固体撮像装置に関する。

〔従来の技術〕

ホトダイオードの近傍の受光面上において、ホトダイオ
ードに発生した信号電荷を増幅してから出力するという
画素アンプ形固体撮像装置については、昭和５８年電子
通信学会総合全国大会予講集１２４１において論じられ
ている。以下、第６図を用いて、上記従来例について述
べる。第６図は従来例の固体撮像装置の回路構成図であ
る。受光面上に２次元状に配置された各画素は、光電変
換を行うホトダイオード１、ホトダイオード１の電圧を
増幅するための画素アンプトランジスタ２゜画素アンプ
トランジスタ２と垂直ドレイン線５とを接続する垂直ス
イッチトランジスタ３、ホトダイオード１をリセットす
るためのリセットトランジスタ４をそれぞれ有している
１画素アンプトランジスタ２のゲート及びリセットトラ
ンジスタ４のソースはホトダイオード１に、リセットト
ランジスタ４のドレイン及び垂直スイッチトランジスタ
３のドレインは垂直ドレイン線５にそれぞれ接続されて
いる。また、画素アンプトランジスタ２のドレインは垂
直スイッチトランジスタのソースに、画素アンプトラン
ジスタ２のソースは垂直信号線７を介して水平スイッチ
トランジスタ８のドレインに接続され、水平スイッチト
ランジスタ８のソースは水平信号線９につながり、水平
信号線９の一端は出力端子となっている。そして垂直ス
イッチトランジスタ３とリセットトランジスタ４のゲー
トに接続する垂直ゲート６及び垂直ドレイン線５は垂直
シフトレジスタ１ｏにより、水平スイッチトランジスタ
８のゲートは水平シフトレジスタ１１により選択走査さ
れる。

次にこの従来例の動作を説明する。受光面に入射した光
のシリコン中における光電変換によってホトダイオード
１内には信号電荷が生じ、蓄えられる。水平帰線期間内
に、垂直シフトレジスタ１０によって１組の垂直ゲート
線６及び垂直ドレイン線５が高レベルになると、これら
２本の線につながる横一列の画素の垂直スイッチトラン
ジスタ３がオンし、ソースに接続されている画素アンプ
トランジスタ２のドレインを垂直ドレイン線５に導通さ
せる０次いで水平走査期間内に、水平シフトレジスタ１
１が水平スイッチトランジスタ８を順次オンさせると、
画素アンプトランジスタ２のソースは順次水平信号線９
と導通し、この結果選択された横一列の画素について１
画素アンプトランジスタ２が順次動作することになる。

ホトダイオード１の電圧はホトダイオード１に蓄えられ
ている電荷量によって決まり１画素アンプトランジスタ
２のゲートにはこのホトダイオード１の電圧が加わるた
め、結局ホトダイオード１の信号電荷量に応じた画素ア
ンプトランジスタ２のドレイン・ソース間電流が、水平
信号線９から出力されることになる。

以上が本従来例の読み出し動作であるが、なお、画素ア
ンプトランジスタ２のゲートとホトダイオード１とのリ
セット動作については、ｎ列目の一列の画素の水平走査
出力が終了後、ｎ　＋　１列目の画素に対応する垂直ゲ
ート線６を高レベルにしてｎ列目の画素のリセットトラ
ンジスタ４を導通させることにより、ｎ列目の全てのホ
トダイオード１を一括してリセットすることによって行
う。

〔発明が解決しようとするｉ題〕

上記従来技術では、ホトダイオードに蓄積されている光
信号電荷のリセットは水平方向−列の画素で一括して行
うのに対し、ホトダイオードに蓄積されている光信号電
荷による出力を画素アンプトランジスタを用いてとり出
す動作は水平方向−列の画素を順次走査するために、各
画素の光信号蓄積時間が異なってしまう、ということに
対する配慮がなされておらず、各画素の信号蓄積時間の
違いによる画質の劣化が生じるという問題があった。本
発明の目的は、上記理由による画質の劣化のない固体撮
像装置を提供することにある。

〔課題を解決するための手段〕

上記目的は、光信号を電気信号に変換し、蓄積するため
に２次元状に配置された受光手段と、この受光手段の電
気信号を増幅するための増幅手段を各々の上記受光手段
の近傍に有し、さらに上記増幅手段の増幅信号を選択的
に走査出力するための出力手段と、複数の上記受光手段
を同時刻にリセットする手段とを有する固体撮像装置に
おいて、上記出力手段の一部として複数個の容量を設け
。

上記増幅信号の出力は、いったん複数の増幅手段の増幅
出力電荷を同時刻に上記容量に入力した後、上記容量を
走査し、上記容量に蓄えられていた増幅信号を読み出す
ことによって行う構造を有することにより、達成される
。

〔作用〕

本発明では、複数の受光手段を同時刻に一括してリセッ
トして光電気信号蓄積動作を開始し、その後これらの受
光手段の光電気信号の増幅出力もまた一括して複数の容
量に入力してしまった後に、これらの容量を走査するこ
とによって走査出力を得る。このため、各画素の光電気
信号蓄積時間を全く同一にすることができ、画素間の光
信号蓄積時間の違いによる画像の劣化を防ぐことができ
る。

〔実施例〕

以下、本発明の一実施例を第１図により説明する、第１
図は本発明の一実施例の回路構成図である。受光面上に
２次元状に配置された各画素は、光電変換を行うホトダ
イオード１、ホトダイオード１の電圧を増幅するための
画素アンプトランジスタ２、画素アンプトランジスタ２
と垂直ドレイン線１２とを接続する垂直スイッチトラン
ジスタ３、ホトダイオード１をリセットするためのリセ
ットトランジスタ４をそれぞれ有している０画素アンプ
トランジスタ２のゲート及びリセットトランジスタ４の
ソースはホトダイオード１に、リセットトランジスタ４
のドレイン及び垂直スイッチトランジスタ３のドレイン
とゲートとは垂直ドレイン線１２にそれぞれ接続されて
いる。また、画素アンプトランジスタ２のドレインは垂
直スイッチトランジスタ３のソースに、画素アンプトラ
ンジスタ２のソースは垂直信号線１４につながっている
。ここでリセットトランジスタ４のゲートに接続する垂
直ゲート線１３と垂直ドレイン線１２とは、共に垂直シ
フトレジスタ１０により選択され走査される。垂直信号
線１４の一端は信号リセットゲート線１６がゲートを制
御している信号リセットスイッチトランジスタ１５によ
ってウェル電位に落とされており、また蓄積容量ゲート
線　１８がゲートを制御している蓄積容量スイッチトラ
ンジスタ１７を介して蓄積容量１９に接続されている。

′＃積容量１９は、水平シフトレジスタ２２より水平ゲ
ート線２１を介して選択され走査される水平スイッチト
ランジスタ２０により、水平信号線２３に接続されてお
り、さらに水平信号線２３の端には出力アンプ２４がつ
ながっている。

次に本実施例の動作を説明する。受光面に入射した光の
半導体中における光電変換によって、ホトダイオード１
内には信号電荷が生じ、蓄えられる。

水平帰線期間内に、垂直シフトレジスタ１０によって一
本の垂直ドレイン線１２が高レベルになると、この垂直
ドレイン線１２にはゲート及びドレインが接続されてい
る垂直スイッチトランジスタ３がオンし、この垂直スイ
ッチトランジスタのソースに接続されている画素アンプ
トランジスタ２を動作させる。このとき、蓄積容量ゲー
ト線１８を高レベルにし、蓄積容量スイッチトランジス
タ１７をオンさせると、蓄積容量１９には画素アンプト
ランジスタ２からの増幅信号電荷が垂直信号線１４を通
して蓄積される。蓄積容量１９に増幅信号電荷が蓄積さ
れた後、蓄積容量スイッチトランジスタ１７はオフする
。

次いで水平走査期間内に、水平シフトレジスタ２２が水
平ゲート線２１を介して水平スイッチトランジスタ２０
を順次オンさせると、各蓄積容量１９は水平スイッチト
ランジスタ２０及び水平信号線２３を介して順次出力ア
ンプ２４と接続されることになり、蓄積容量１９に蓄積
されていた増幅信号電荷による出力が得られる。

以上が読み出し動作であるが、垂直方向ｎ列目のホトダ
イオード１のリセットは、任意のタイミングで垂直シフ
トレジスタ１０から垂直方向ｎ列目の垂直ゲート線１３
を介してリセットトランジスタ４をオンさせればよい。

このとき、リセットトランジスタ４のドレインが接続し
ている垂直ドレイン線１２は高レベルになくてはならな
いが、あらかじめリセットトランジスタ４のドレインも
ゲートと同じ垂直ゲート線に接続しておけば、垂直ドレ
イン線１２とは無関係にリセットを行うことも可能であ
る。なお、ホトダイオード１のリセットタイミングを変
えることによって、ホトダイオードの信号電荷蓄積時間
が変えられるため、フォーカルプレイン式電子シャッタ
ーモードの撮像が行えることは明らかである。なお、垂
直信号線１４のリセットは、水平帰線期間の初頭に、信
号リセットゲート線１６を高レベルにし、信号リセット
スイッチトランジスタ１５をオンにすることによって、
増幅信号電荷を蓄積容量１９に入力する前に行っている
。

また、本実施例のような構造においては、画素アンプト
ランジスタ２は、充電時間内の初期に蓄積容量１９を一
定時間にかけて充電してゆくために、画素アンプトラン
ジスタ２の雑音の高周波成分は減衰する。従って、雑音
の低減効果をも有することになる。

なお、本実施例においては、ホトダイオード１に生じた
信号電荷に対する増幅信号電荷の利得は、画素アンプト
ランジスタ２のゲート寄生容量と蓄積容量１９との容量
比によって決まる。従って蓄積容量１９を充電するのに
必要な時間があまり長くならない限り、この容量比は大
きく取った方が得られる利得が大きくなり有利である。

以上の説明では読み出し画素の選択を垂直シフトレジス
タ１０及び水平シフトレジスタ２２を用いて行ったが、
必ずしもシフトレジスタでなくとも、何らかの画素選択
回路を用いれば良いこと。

信号リセットスイッチトランジスタ１５のソースや信号
蓄積容量１９の一端、及びホトダイオード１の一端をウ
ェルに落としていたが、必ずしもウェルでなくとも、何
らかの電圧即加手段に接続すれば良いこと、信号リセッ
トスイッチ１５は必ずしも垂直信号線１４の一端でなく
とも、受光面以外の任意の場所に設けられること、ホト
ダイオード１は必ずしもｐｎ接合でなくとも、ＭＯ８型
ホトダイオード等の構造をとることも可能なこと。

２×２画素に限らず任意の画素数の固体撮像装置に拡長
できること、半導体特性のｐ型とｎ型を逆にしても、電
位の大小関係を逆にすれば良いこと。

シリコンに限らず他の半導体材料を用いても、シリコン
に準じた効果が得られることは明らかであり、このこと
は以降の他の実施例でも同様である。

以下、本発明の他の実施例を第２図により説明する。第
２図は本発明の他の実施例の回路構成図である。本実施
例の構成は、蓄積容量スイッチトランジスタ１７．蓄積
容量ゲート線１８．蓄積容量１９．水平スイッチトラン
ジスタ２０．水平信号線２３．出力アンプ２４より成る
蓄積容量部が２列設けられている他は、第１図により説
明した実施例と同一である。

本実施例の動作についても、水平帰線期間内の画素アン
プトランジスタ２による増幅信号読み出し動作を、連続
する２行の画素について順次行い、２行分の増幅信号電
荷をそれぞれ２行の蓄積容量１９に蓄えること、及び水
平走査期間内の蓄積容量読み出し走査を、２行の蓄積容
量１９で同時に行うことを除けば、第１図により説明し
た実施例と同一である。

本実施例によれば、画像出力をインタレースのない２行
同時読み出し出力として得ることができ。

通常のインタレースを伴うフレーム読み出し出力に比べ
て、画像の動解像度の向上を図ることができる。

以下１本発明の他の実施例を第３図により説明する。第
３図は本発明の他の実施例の回路構成図である。本実施
例の構成は、画素部の垂直スイッチトランジスタ３がな
くなっていること、及び垂直シフトレジスタ１０よりホ
トゲート線２５を介して走査されるホトゲートトランジ
スタ２６をホトダイオード１と画素アンプトランジスタ
２のゲートとの間に有すること、また垂直信号１ｉＡ１
４に接続している信号リセットスイッチトランジスタ１
５のソースが、信号リセット線１４′に接続されている
こと、２つの出力アンプ２４の出力の差分が出力端２４
′に出ること、以外は、第１図により説明した実施例と
同一である。

水平帰線期間の初めに、垂直シフトレジスタ１０によっ
て、垂直方向ｎ列目の横一列の画素に対応する一組の垂
直ドレイン線１２及び垂直ゲート線１３を高レベルに設
定し、同時に信号リセットゲート線１６及び信号リセッ
ト線１４′を高レベルに設定することによって垂直方向
ｎ列目の画素アンプトランジスタ２のゲートをリセット
する。

垂直ドレイン線１２及び垂直ゲート線１３を高レベルに
したのは、リセットトランジスタ４を動作させるためで
あり、信号リセットゲート線１６及び信号リセット線１
４′を高レベルにするのは、信号リセットスイッチトラ
ンジスタ１５を介して垂直信号線１４を高レベルに設定
することにより画素アンプトランジスタ２の動作を防ぐ
ためである。これは、画素アンプトランジスタ２が動作
すると、垂直ドレイン線１２に比較的大きな瞬時電流が
流れて電圧降下が無視できなくなり、画素アンプトラン
ジスタ２のゲートのリセットに支障をきたすからである
。

この後に以上の垂直ドレイン線１２．垂直ゲート線１３
．信号リセットゲート線１６及び信号リセット線１４′
を低レベルに下げ、ゲートをリセットした画素アンプト
ランジスタ２の出力の蓄積容量１９への読み込みを続け
て行う、即ち、垂直シフトレジスタ１０によって一本の
垂直ドレイン線１２が高レベルになると、この垂直ドレ
イン線１２に接続されている画素アンプトランジスタ２
が動作する。このとき、１列目の蓄積容量ゲート線１８
を高レベルにし、蓄積容量スイッチトランジスタ１７を
オンさせると、１列目の蓄積容量１９には画素アンプト
ランジスタ２からの増幅信号電荷が垂直信号線１４を通
して蓄積される。蓄積容量１９に増幅信号電荷が蓄積さ
れた後、蓄積容量スイッチトランジスタ１７はオフする
。

続いてホトゲート線２５を高レベルにすることによって
、ホトゲートトランジスタ２６をオンし。

ホトダイオード１に蓄積されていた信号電荷を、画素ア
ンプトランジスタ２のゲート部へと読み出すが、この動
作はホトダイオード１のリセット動作も兼ねている。こ
のとき、信号電荷読み出し後のホトダイオード１が完全
に空乏化するようにホトダイオード１の構造を決定して
おくと、ホトダイオード１の読み残し電荷によって発生
するリセット雑音や残像を取り除くことができる。

この後に再び画素アンプトランジスタ２の出力の蓄積容
量１９への読み込みを繰り返すが、この信号入力時の画
素アンプトランジスタ２の増幅信号電荷は、前のリセッ
ト時の画素アンプトランジスタ２の増幅信号電荷とは別
の２列目の蓄積容量１９に入力させることは言うまでも
ない。

次いで水平走査期間内に、水平シフトレジスタ２２が水
平スイッチトランジスタ２０を順次オンさせると、各蓄
積容量１９は水平スイッチトランジスタ２０及び水平信
号線２３を介して順次出力アンプ２４と接続されること
になり、蓄積容量１９に蓄積されていた増幅信号電荷に
よる出力が得られる。

このとき、２つの出力アンプ２４から得られる出力は、
一方が画素アンプトランジスタ２のゲートをリセットし
た場合、一方がさらにこのゲートにホトダイオード１か
らの信号電荷を入力した場合、にそれぞれ対応している
。そこで最終的な出力端２４′では、これら面出力アン
プ２４の差分が得られるようにしている。

本実施例では上記のように、画素アンプトランジスタ２
のゲートをリセットした場合の増幅信号と、画素アンプ
トランジスタ２のゲートに信号電荷を入力した場合の増
幅信号との差分を出力とするため、画素アンプトランジ
スタ２のゲートのリセットに伴うリセット雑音や１画素
アンプトランジスタ２の雑音の低周波成分を抑圧できる
長所がある。このような差分をとる方式は、相関二重サ
ンプリング法として知られる手法と原理的には同じもの
である。

なお、本実施例では蓄積容量１９を２列設けているが、
これを４列として、第２図により説明した実施例と同様
な２行同時読み出し動作を行うことも可能であることは
言うまでもない。

以下１本発明の他の実施例を第４図により説明する。第
４図は本発明の他の実施例の回路構成図であり、画素部
においてホトダイオード１′のｐｎ接合の向きが逆なこ
と、画素アンプトランジスタ３２のゲートはドレインと
共に垂直ドレイン線３４に接続されており、ホトダイオ
ード１′は画素アンプトランジスタ３２のウェルとつな
がっていること、ホトゲートトランジスタ２６、垂直ゲ
ート線１３及びホトゲート線２５がなく、リセットトラ
ンジスタ４に替えてリセットダイオード３３を有するこ
と、信号リセット線１４′をもたないことの他は、第３
図により説明した実施例と同一の構成である。

水平帰線期間内において、垂直シフトレジスタ１０によ
って、横一列の画素に対応する一本の垂直ドレイン線３
４を高レベルに設定し、この垂直ドレイン線３４にドレ
イン及びゲートが接続されている画素アンプトランジス
タ２を動作させる。

このとき、１列目の蓄積容量ゲート線１８を高レベルに
し、蓄積容量スイッチトランジスタ１７をオンさせると
、１列目の蓄積容量１９には画素アンプトランジスタ２
からの増幅信号電荷が垂直信号線１４を通して蓄積され
る。このとき、ホトダイオード１′に蓄えられている信
号電荷は、画素アンプトランジスタ３２に対してバック
ゲート電圧の変化として入力している。蓄積容量１９に
増幅信号電荷が蓄積された後、蓄積容量スイッチトラン
ジスタ１７はオフする。

次には、注目しているこの横１列の画素について、ホト
ダイオード１′のリセットを行う。これは、垂直ドレイ
ン線３４をホトダイオード１′に対して負電圧にし、リ
セットダイオード３３を順方向にバイアスすることによ
って行われるが、このときこのリセットダイオード３３
には、画素アンプトランジスタのドレイン・ウェル間ｐ
ｎ接合を用いると構造の簡略化を図ることができる。ま
た、リセット後のホトダイオード１′が完全に空乏化す
るようにホトダイオード１の構造を決定しておくと、ホ
トダイオード１′のリセット残り電荷によって発生する
リセット雑音や残像を取り除くことができることは前述
の実施例の場合と同じである。

この後に再び画素アンプトランジスタ３２の出力の蓄積
容量１９への読み込みを繰り返すが、この信号リセット
時の画素アンプトランジスタ３２の増幅信号電荷は、前
の信号入力時の画素アンプトランジスタ３２の増幅信号
電荷とは別の、２列目の蓄積容量１９に入力させる。

次いで水平走査期間内に出力端２４′への信号の出力を
行うが、この出力動作については、第３図により説明し
た実施例の出力動作と同一であるし、垂直信号線１４の
リセットは、第１図により説明した実施例と同様である
。

本実施例の場合、第３図により説明した実施例と同様に
差分をとることにより、画素アンプトランジスタ３２の
雑音の低周波成分を抑圧する効果が得られる。また、蓄
積容量１９を４列として、２行同時読み出し動作を行う
ことも可能である。

本実施例の場合はさらに、各画素の構造が比較的単純で
あるため、画素を縮小することが容易であり、特に高精
細対応の多画素撮像装置に好適である。

以下、本発明の他の実施例を第５図により説明する。第
５図は本発明の他の実施例の回路構成図であり、蓄積容
量１９の数が画素と同数であること、蓄積容量１９と水
平スイッチトランジスタ２０との間に、蓄積容量垂直レ
ジスタ３１から蓄積容量垂直ゲート線２８によって選択
走査される垂直スイッチトランジスタ２７を設けである
こと、各水平信号線２３は、やはり蓄積容量垂直ゲート
線２８によって選択走査される読み出しスイッチトラン
ジスタ２９を介してアンプ垂直信号線３０に接続され、
さらにアンプ垂直信号線３０の端に出力アンプ２４が設
けられていることを除けば、第３図により説明した実施
例と同じ構造を有している。

次に本実施例の動作を説明する０本実施例においては、
全画素アンプトランジスタからの増幅信号電荷の蓄積容
量１９への読み取りを１例えば垂直帰線期間を用いて連
続的に行う、各画素アンプ　゛トランジスタ２の出力を
蓄積容量１９へ読み込ます方法は第３図により説明した
実施例と同様である。

なお、第５図では信号入力時の画素アンプトランジスタ
２の増幅信号電荷用の蓄積容量部と、リセット時の画素
アンプトランジスタ２の増幅信号電荷用の蓄積容量部の
うち、一方の蓄積容量部を簡単のために省略して示して
いる。

次に、垂直走査期間内の動作を説明する。垂直走査期間
内には、蓄積容量垂直レジスタ３１より蓄積容量垂直ゲ
ート線２８を介して垂直スイッチトランジスタ２７及び
読み出しスイッチトランジスタ２９を、水平シフトレジ
スタ２２より水平ゲート線２１を介して水平スイッチト
ランジスタ２ｏを、それぞれ垂直走査方向、水平走査方
向に選択走査することにより、各蓄積容量１９に蓄積さ
れている増幅信号電荷を、水平信号線２３及びアンプ垂
直信号線３０を介して出力アンプ２４より順次出力する
。

なお、垂直信号線１４のリセットは、信号リセットゲー
ト線１６を高レベルにし、信号リセットスイッチトラン
ジスタ１５をオンすることによって行うが、これは画素
アンプトランジスタ２から蓄積容量１９への増幅信号電
荷読み出し時を除く任意のタイミングで行える。またホ
トダイオード１は、ホトゲート線２５を高レベルにして
ホトゲートトランジスタ２６をオンすることによりリセ
ットすることができる。このときホトダイオード１のリ
セットタイミングを適当に変えれば、全てのホトダイオ
ード１について、リセットからの信号の読み出しまでの
光信号蓄積時間を同一にそろえたまま、蓄積時間を変化
させることができる。

これが本実施例における電子シャッタ動作であるが、他
の実施例の電子シャッタ動作が１フイ一ルド期間にかけ
て全画面を走査するフォーカルプレーンシャッタであり
、受光面上の上端の画素と下端の画素の映像とり込み時
間が１フイ一ルド分異なるのに対して、本実施例の電子
シャッタ動作は、垂直帰線期間内の画素アンプトランジ
スタ２の動作時間内に全画面の走査を終了させることの
できるフォーカルプレーンシャッタであり、受光面上の
上端の画素と下端の画素の映像とり込み時間のずれを、
他の実施例に比べて著しく圧縮することができる。

〔発明の効果〕

本発明によれば、各画素の光信号蓄積時間を全く同一に
することができるので、画素間の光信号蓄積時間の違い
による画像の劣化を防止することができる。

【図面の簡単な説明】

第１図は本発明の一実施例の回路構成を示す図、第２図
、第３図、第４図及び第５図は本発明の他の実施例の回
路構成を示す図、第６図は従来技術の回路構成を示す図
である。１・・・ホトダイオード、２・・・画素アンプトランジ
スタ、４・・・リセットトランジスタ、１９・・・蓄積
容量。２０・・・水平スイッチトランジスタ、２６・・・ホト
ゲートトランジスタ、３２・・・画素アンプトランジス
８’ｆ、Ｊ−デ°−トＬフンジ゛ス７

Claims

【特許請求の範囲】

１、光信号を電気信号に変換し、蓄積するために２次元
状に配置された受光手段と、この受光手段の電気信号を
増幅するための増幅手段を各々の上記受光手段の近傍に
有し、さらに上記増幅手段の増幅信号を選択的に走査出
力するための出力手段と、複数の上記受光手段を同時刻
にリセットする手段を有する固体撮像装置において、上
記出力手段の一部として複数個の容量を設け、上記増幅
信号の出力は、いったん複数の増幅手段の増幅出力電荷
を同時刻に上記容量に入力した後、上記容量を走査し、
上記容量に蓄えられていた増幅信号を読み出すことによ
つて行う構造を有することを特徴とする固体撮像装置。