WO2010098150A1 - 半導体スイッチ素子用ドライバ回路および半導体スイッチ素子の制御方法 - Google Patents

半導体スイッチ素子用ドライバ回路および半導体スイッチ素子の制御方法 Download PDF

Info

Publication number
WO2010098150A1
WO2010098150A1 PCT/JP2010/050303 JP2010050303W WO2010098150A1 WO 2010098150 A1 WO2010098150 A1 WO 2010098150A1 JP 2010050303 W JP2010050303 W JP 2010050303W WO 2010098150 A1 WO2010098150 A1 WO 2010098150A1
Authority
WO
WIPO (PCT)
Prior art keywords
time
minimum
semiconductor switch
flip
switch element
Prior art date
Application number
PCT/JP2010/050303
Other languages
English (en)
French (fr)
Inventor
友啓 杉野
秀文 白濱
佳樹 伊藤
弘樹 梅田
光博 三島
Original Assignee
株式会社日立製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社日立製作所 filed Critical 株式会社日立製作所
Publication of WO2010098150A1 publication Critical patent/WO2010098150A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/26—Modifications for temporary blocking after receipt of control pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/04—Shaping pulses by increasing duration; by decreasing duration

Definitions

  • the present invention relates to a semiconductor switch element driver circuit excellent in responsiveness, robustness to temperature, and flexibility with respect to a minimum ON time and a minimum OFF time of a semiconductor switch element, and a method for controlling the semiconductor switch element.
  • the driver circuit of the semiconductor switch element generates an operation signal of the semiconductor switch element with high responsiveness in accordance with an external ON / OFF command.
  • the request for responsiveness is on the order of several ⁇ s.
  • the semiconductor switch element driver circuit is required to satisfy the minimum ON time and the minimum OFF time of the semiconductor switch element. If this minimum ON is not satisfied, element destruction due to ringing may occur, and if this minimum OFF time is not satisfied, the injected carriers cannot be sufficiently removed and become incomplete OFF.
  • a timer circuit having a CR time constant has been generally used.
  • the characteristics (constants) of the CR element change depending on the temperature, so that the stability against variations in constants due to changes in the ambient temperature (robustness against temperature) is poor.
  • it is necessary to replace the CR element in order to change the specification of the timer time it is inferior in flexibility that can cope with the minimum ON / OFF time of various semiconductor switch elements.
  • microprocessor for this timer and manage the time according to the clock.
  • a microprocessor it is possible to improve the robustness with respect to the temperature and the flexibility of the specification of the timer time.
  • the software processing of the microprocessor takes several ⁇ s, and it takes several tens to several hundreds of times as compared with the case where the microprocessor is not used. This is about the same time as the request for the driver circuit of the semiconductor switch element, and there is a possibility that the request for responsiveness to the ON / OFF command from the outside cannot be satisfied.
  • the input terminal is connected to the set terminal (S) of the set-reset flip-flop and the input terminal of the one-chip microprocessor
  • the output terminal of the one-chip microprocessor is connected to the reset terminal (R) of the set-reset flip-flop.
  • a chattering prevention circuit using an output from the Q terminal of the set-reset flip-flop as an output signal is known (see Patent Document 1).
  • the one-chip microprocessor has software that temporarily outputs a low level signal to the output terminal when the signal from the input terminal is continuously at a high level for a certain period of time.
  • an object of the present invention is to provide a semiconductor switch element driver circuit and a semiconductor switch element control method that satisfy all of the requirements of input / output response, temperature robustness, and flexibility of specifications.
  • the present invention allows a flip-flop circuit to operate with high response (high responsiveness) to an external ON / OFF command, and controls a set / reset signal for the flip-flop circuit in an arithmetic processing unit.
  • the signal of the flip-flop circuit is masked to satisfy the minimum ON / OFF time.
  • the semiconductor switch driver circuit generates an operation signal of the semiconductor switch with high responsiveness in accordance with an ON / OFF command from the outside. Further, the semiconductor switch driver is required to satisfy the minimum ON time and the minimum OFF time.
  • a timer circuit with a CR time constant has been used in the past. However, stability against variations in constant due to changes in ambient temperature, and support for various minimum times, etc. Inflexibility is inferior. Therefore, an arithmetic processing unit (microcomputer) is used for this timer, and the time is managed by the clock. The delay in response due to the computation time of the computation processing unit is solved by combining flip-flop circuits.
  • the present invention it is possible to provide a semiconductor switch element driver circuit and a semiconductor switch element control method excellent in responsiveness, robustness to temperature, and flexibility with respect to the minimum ON time and minimum OFF time of the semiconductor switch element.
  • FIG. 1 is a block configuration diagram showing a semiconductor switch element driver circuit according to a first embodiment of the present invention
  • FIG. 2 is a time chart showing a normal ON / OFF operation of the semiconductor switch element driver circuit shown in FIG. 1.
  • 3 is a time chart showing a minimum ON time compensation operation of the semiconductor switch element driver circuit shown in FIG. 1.
  • 3 is a time chart showing a minimum OFF time compensation operation of the semiconductor switch element driver circuit shown in FIG. 1. It is a block block diagram which shows the driver circuit for semiconductor switch elements of 2nd Embodiment by this invention.
  • FIG. 1 is a block diagram showing a semiconductor switch element driver circuit 101 according to the first embodiment of the present invention.
  • the semiconductor switch element driver circuit 101 includes a flip-flop circuit 6 and a microcomputer 1.
  • An external ON / OFF command is processed by the arithmetic processing unit (microcomputer 1) and the flip-flop circuit 6, and is input to the semiconductor switch element (IGBT 10) with high response.
  • the gate voltage of the IGBT 10 is turned on / off, and the IGBT 10 is turned on / off.
  • the microcomputer 1 has functions of an interrupt controller 2, a CPU 3, a hardware timer 4 and an I / O port 5.
  • the microcomputer (microcomputer) 1 is used as the arithmetic processing unit, but a similar circuit may be configured using another computer and an attached circuit.
  • IGBT10 as a semiconductor switch element
  • other self-extinguishing type switching elements such as MOSFET, can also be used.
  • the flip-flop circuit 6 includes a NOT circuit 15, AND circuits 7 and 8, and a flip-flop element 9.
  • An external ON / OFF command is branched into two, one is directly input to the AND circuit 7 and the other is input to the AND circuit 8 via the NOT circuit 15.
  • the NOT circuit 15 takes the logical negation of the ON / OFF command and outputs it to the AND circuit 8 as the OFF command L2.
  • the AND circuit 7 calculates the logical product of the ON command L1 and the signal L3 of the port DO-1 in the I / O port 5 and outputs the logical product to the set terminal S of the flip-flop element 9.
  • the AND circuit 8 takes a logical product of the OFF command L2 and the signal L4 of the port DO-2 in the I / O port 5 and outputs the logical product to the reset terminal R of the flip-flop element 9.
  • the flip-flop element 9 is a general set-reset flip-flop (SR flip-flop) having a set terminal S and a reset terminal R as input terminals and having Q and ⁇ Q as output terminals.
  • a signal L5 from the output terminal Q is output to the interrupt controller 2 of the microcomputer 1 and is used as a signal L6 for controlling the IGBT 10.
  • FIG. 2 is a time chart showing the normal ON / OFF operation of the semiconductor switch element driver circuit 101 shown in FIG. 1 (see FIG. 1 as appropriate).
  • the normal ON / OFF operation is an operation of the semiconductor switch element driver circuit 101 when the cycle of the ON / OFF command satisfies both the conditions of the minimum ON time T2 and the minimum OFF time T3 required by the IGBT 10. .
  • the ON command L1 When the ON command L1 is input (when the level becomes High) (see FIG. 2 (1)), the signal L3 is already High (see FIG. 2 (3)), so that the output of the AND circuit 7 is High. Thus, the input to the set terminal S of the flip-flop element 9 becomes High. On the other hand, since the input to the reset terminal R of the flip-flop element 9 is Low, the set condition of the flip-flop element 9 is satisfied, and the signal L5 from the output terminal Q becomes High (see FIG. 2 (5)). Thus, the signal (gate signal) L6 becomes High (see FIG. 2 (10)), and the IGBT 10 is turned ON. In this operation, since the logic circuit performs processing without going through the software operation of the microcomputer 1, the IGBT 10 operates with a high response (substantially without delay) to the ON command L1 from the outside.
  • the signal L5 is input to the interrupt controller 2 of the microcomputer 1 in addition to the gate of the IGBT 10. For this reason, when the signal L5 becomes High (see FIG. 2 (5)) and the port IC-1 in the interrupt controller 2 becomes High, the hardware processing of the microcomputer 1 causes the interrupt controller 2 to send the internal signal to the hardware timer 4 inside.
  • a minimum ON compensation timer operation start command is output to the first timer counter 21 (see FIG. 2 (6)).
  • the first timer counter 21 starts counting the minimum ON time T2. This count time is determined by the clock cycle in the microcomputer 1 and is a sufficiently small value for the response required from the IGBT 10.
  • the interrupt controller 2 outputs a first interrupt command to the CPU 3.
  • the CPU 3 sets the port DO-1 in the I / O port 5 to Low and turns off the signal L3 by software processing (see FIG. 2 (3)).
  • the timing at which the signal L3 is turned off is delayed by the time T1 necessary for software processing by the CPU 3 with respect to the interrupt input of the signal L5.
  • the hardware processing causes The 1 timer counter 21 sets the output of the port DO-2 in the I / O port 5 to High, and the signal L4 is turned ON (see FIG. 2 (4)). It is not until the signal L4 is turned ON that the IGBT 10 enters an OFF operation standby state (a state in which it is turned OFF when the OFF command L2 becomes High). In other words, unless the signal L4 is turned on, the IGBT 10 is masked so as not to be turned off.
  • the hardware processing of the microcomputer 1 causes the hardware timer 4 to The second timer counter 22 starts counting (see FIG. 2 (7)).
  • This count value is determined by the clock cycle inside the microcomputer 1 and is a sufficiently small value for the response required from the IGBT 10.
  • the second interrupt instruction is output to the CPU 3, and by software processing, the CPU 3 sets the port DO-2 in the I / O port 5 to Low and turns off the signal L4 (see FIG. 2 (4)). ).
  • the timing at which the signal L4 is turned off is delayed by a time T1 necessary for the software processing of the CPU 3 with respect to the interrupt input of the signal L5.
  • the hardware process causes The 2-timer counter 22 sets the output of the port DO-1 in the I / O port 5 to High and turns on the signal L3 (see FIG. 2 (3)). It is not until the signal L3 is turned ON that the IGBT 10 enters an ON operation standby state (a state in which the IGBT 10 operates when the ON command L1 becomes High). In other words, unless the signal L3 is turned on, the IGBT 10 is masked so as not to be turned on.
  • FIG. 3 is a time chart showing the minimum ON time compensation operation of the semiconductor switch element driver circuit 101 shown in FIG. 1 (see FIG. 1 as appropriate).
  • the minimum ON time compensation operation is the minimum ON time required by the semiconductor switch element driver circuit 101 when the ON period (time) of the ON / OFF command is shorter than the minimum ON time T2 required by the IGBT 10.
  • the operation signal (signal L6) for controlling the IGBT 10 is compensated so as to satisfy T2.
  • the port IC-1 in the interrupt controller 2 becomes High, and the timer operation start command for minimum ON compensation from the interrupt controller 2 to the first timer counter 21 by hardware processing. Is output.
  • the first timer counter 21 in the hardware timer 4 starts counting the minimum ON time T2 (see FIG. 3 (6)).
  • the interrupt controller 2 outputs the first interrupt command to the CPU 3.
  • the CPU 3 sets the port DO-1 in the I / O port 5 to Low and turns off the signal L3 with a delay of T1 time required for software processing (see FIG. 3 (3)).
  • the count value of the first timer counter 21 is the minimum. If it is less than the ON time T2 (see FIG. 3 (8)), the output of the port DO-2 in the I / O port 5 remains low (see FIG. 3 (4)), so the output of the AND circuit 8 Remains Low. For this reason, the reset condition of the flip-flop element 9 is not satisfied (see FIG. 3 (5)), and the IGBT 10 continues to be in the ON state (see FIG. 3 (10)).
  • the first timer counter 21 When the count value of the first timer counter 21 reaches the minimum ON time T2 (see FIG. 3 (6)), the first timer counter 21 outputs the output of the port DO-2 in the I / O port 5 by hardware processing. High and the signal L4 is turned ON (see FIG. 3 (4)). Thus, the output of the AND circuit 8 becomes High, and the input to the reset terminal R becomes High. For the first time, the reset condition of the flip-flop element 9 is satisfied (see FIG. 3 (5)), and the IGBT 10 is turned off (see FIG. 3 (10)).
  • the semiconductor switch element driver circuit 101 since the length of the minimum ON time T2 can be set by software, it is possible to flexibly meet various minimum ON time requirements of the semiconductor switch element. Further, compared with the case where the CR time constant circuit is used as a timer, the clock cycle in the microcomputer 1 is used for setting the minimum ON time T2, and therefore, the operation is stable even if there is a variation in ambient temperature.
  • FIG. 4 is a time chart showing the minimum OFF time compensation operation of the semiconductor switch element driver circuit 101 shown in FIG. 1 (see FIG. 1 as appropriate).
  • the minimum OFF time compensation operation is the minimum OFF time required by the semiconductor switch element driver circuit 101 when the OFF period (time) of the ON / OFF command is shorter than the minimum OFF time T3 required by the IGBT 10. This is an operation for compensating the operation signal (signal L6) for controlling the IGBT 10 so as to satisfy T3.
  • the port IC-2 in the interrupt controller 2 becomes Low. Then, by hardware processing, the interrupt controller 2 sends a timer operation start command for minimum OFF compensation to the second timer counter 22. Thus, the second timer counter 22 in the hardware timer 4 starts counting the minimum OFF time T3 (see FIG. 4 (7)).
  • the interrupt controller 2 outputs the second interrupt command to the CPU 3.
  • the CPU 3 sets the port DO-2 in the I / O port 5 to Low and turns off the signal L4 with a delay of T1 time necessary for software processing (see FIG. 4 (4)).
  • the second timer counter 22 When the count value of the second timer counter 22 reaches the minimum OFF time T3 (see FIG. 4 (7)), the second timer counter 22 outputs the output of the port DO-1 in the I / O port 5 by hardware processing. High and the signal L3 is turned ON (see FIG. 3 (3)). Thus, the output of the AND circuit 7 becomes High, and the input to the set terminal S becomes High. For the first time, the setting condition of the flip-flop element 9 is satisfied (see FIG. 3 (5)), and the IGBT 10 is turned on (see FIG. 4 (10)).
  • the setting of the minimum OFF time T3 can be set by software in the same manner as the setting of the minimum ON time T2. It is possible to correspond to. Further, compared with the case where the CR time constant circuit is used as a timer, the clock period inside the microcomputer 1 is used for setting the minimum OFF time T3, so that the operation is stable even if the ambient temperature varies.
  • FIG. 5 is a block diagram showing a semiconductor switch element driver circuit 102 according to the second embodiment of the present invention.
  • the semiconductor switch element driver circuit 102 includes a microcomputer 1b instead of the microcomputer 1 of the semiconductor switch element driver circuit 101 of the first embodiment.
  • the microcomputer 1 b includes an AD converter 11 in addition to the configuration of the microcomputer 1.
  • the internal memory 14 also includes the microcomputer 1 of the first embodiment, but is not particularly shown in FIG.
  • the AD converter 11 may be provided in the microcomputer 1b, and the temperature sensor 12 may be connected to the port AN-1 of the AD converter 11 so that ambient temperature data can be obtained.
  • the CPU 3 corrects various constants used in the microcomputer 1b using the ambient temperature data. According to this configuration, the stability can be further improved against variations in ambient temperature.
  • an AND circuit 13 is inserted into the output terminal of the semiconductor switch element driver circuit 102, and the signal L6 indicating the output from the flip-flop element 9 and the low level when the CPU 3 detects an abnormality.
  • the logical product is taken with the protection detection signal L7 to be output, and this is output to the IGBT 10.
  • the IGBT 10 is turned off and is protected from overcurrent and the like. You may comprise so that the log

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electronic Switches (AREA)
  • Power Conversion In General (AREA)

Abstract

　応答性、温度に対するロバスト性、ならびに、半導体スイッチ素子の最小ＯＮ時間および最小ＯＦＦ時間に対するフレキシブル性に優れた半導体スイッチ素子用ドライバ回路および半導体スイッチ素子の制御方法を提供する。半導体スイッチ素子用ドライバ回路１０１は、フリップフロップ素子９を含む論理回路からなり、外部からのＯＮ指令Ｌ１およびＯＦＦ指令Ｌ２に従いＩＧＢＴ１０の動作信号を生成するフリップフロップ回路６と、動作信号が半導体スイッチ素子９に関する最小ＯＮ時間および最小ＯＦＦ時間の要求を満たすようにフリップフロップ素子９のセット／リセットを操作するマイコン１と、を備える。フリップフロップ回路６により、外部からのＯＮ／ＯＦＦ指令に対して高応答で動作させ、マイコン１でフリップフリップ素子９のセット・リセットを制御することで、その出力信号をマスクし、最小ＯＮ／ＯＦＦ時間を満足する。

Description

半導体スイッチ素子用ドライバ回路および半導体スイッチ素子の制御方法
　本発明は、応答性、温度に対するロバスト性、ならびに、半導体スイッチ素子の最小ＯＮ時間および最小ＯＦＦ時間に対するフレキシブル性に優れた半導体スイッチ素子用ドライバ回路および半導体スイッチ素子の制御方法に関する。
　半導体スイッチ素子のドライバ回路は、外部からのＯＮ／ＯＦＦ指令に従い、応答性よく半導体スイッチ素子の動作信号を生成する。応答性の要求は数μｓオーダである。さらに、半導体スイッチ素子のドライバ回路は、半導体スイッチ素子の最小ＯＮ時間および最小ＯＦＦ時間を満足することが要求される。この最小ＯＮが満足されない場合は、リンギングによる素子破壊が生じることがあり、また、この最小ＯＦＦ時間が満足されない場合は、注入キャリアが十分に抜けきらず、不完全ＯＦＦとなる。
　この動作信号の最小ＯＮ／ＯＦＦ時間を守るため、一般的にＣＲ時定数のタイマ回路が用いられてきた。しかし、ＣＲ時定数のタイマ回路を用いた場合、温度によってＣＲ素子の特性（定数）が変化するため、周囲温度の変化による定数のばらつきに対する安定性（温度に対するロバスト性）に劣る。また、タイマ時間の仕様を変えるには、ＣＲ素子を交換する必要があるため、様々な半導体スイッチ素子の最小ＯＮ／ＯＦＦ時間に対応可能となるフレキシブル性に劣る。
　そこで、このタイマにマイクロプロセッサを用い、そのクロックにより時間を管理する方法が考えられる。マイクロプロセッサを用いれば、温度に対するロバスト性およびタイマ時間の仕様のフレキシブル性を改善できる。しかし、マイクロプロセッサのソフトウェア処理には数μｓかかり、マイクロプロセッサを用いない場合と比較すると数十倍～数百倍の時間を要する。これは、半導体スイッチ素子のドライバ回路への要求と同程度の時間であり、外部からのＯＮ／ＯＦＦ指令に対する応答性の要求を満足できないおそれがある。
　また、従来、入力端子をセットリセットフリップフロップのセット端子（Ｓ）と、１チップ・マイクロプロセッサの入力端子とに接続し、１チップ・マイクロプロセッサの出力端子をセットリセットフリップフロップのリセット端子（Ｒ）に接続し、セットリセットフリップフロップのＱ端子からの出力を出力信号としたチャタリング防止回路が知られている（特許文献１参照）。この回路では、１チップ・マイクロプロセッサは、入力端子からの信号がある一定時間連続してＨｉｇｈレベルであるとき、一時的に出力端子にＬｏｗレベル信号を出力するソフトウェアを有している。
特開平１－１４３４１３号公報
　しかしながら、ＣＲ時定数のタイマ回路を用いた場合、温度に対するロバスト性に劣り、また、様々な半導体スイッチ素子の最小ＯＮ／ＯＦＦ時間に対応可能となるフレキシブル性に劣る問題点がある。
　また、前記チャタリング防止回路の技術を応用した場合、１チップ・マイクロプロセッサは、入力信号が「一定時間」連続してＨｉｇｈレベルであるとき、一時的にＬｏｗレベル信号を出力する。このため、入力信号の変化に対し、出力信号の変化は、必然的に「一定時間」遅れることとなり、外部からのＯＮ／ＯＦＦ指令に対する応答性の要求を満足しない問題点がある。
　そこで、本発明の課題は、入出力応答性、温度のロバスト性、仕様のフレキシブル性の要求のいずれも満足する半導体スイッチ素子用ドライバ回路および半導体スイッチ素子の制御方法を提供することである。
　本発明は、フリップフロップ回路により、外部からのＯＮ／ＯＦＦ指令に対して高応答で（応答性よく）動作させ、演算処理部でそのフリップフリップ回路に対し、セット・リセット信号を制御することで、フリップフロップ回路の信号をマスクし、最小のＯＮ／ＯＦＦ時間を満足する。
　半導体スイッチ用ドライバ回路は、外部からのＯＮ／ＯＦＦ指令に従い、応答性よく半導体スイッチの動作信号を生成する。また、半導体スイッチのドライバは、最小ＯＮ時間、最小ＯＦＦ時間を満足することが要求される。このゲート信号の最小ＯＮ／ＯＦＦ時間を守るため、従来はＣＲ時定数のタイマ回路を用いられてきたが、周囲温度の変化による定数のばらつきに対する安定性、および、様々な最小時間への対応といったフレキシブル性が劣る。そこで、このタイマに演算処理部（マイコン）を用い、そのクロックにより時間を管理する。演算処理部の演算時間による応答性の遅れは、フリップフロップ回路を組み合わせることで解決する。
　本発明によれば、応答性、温度に対するロバスト性、ならびに、半導体スイッチ素子の最小ＯＮ時間および最小ＯＦＦ時間に対するフレキシブル性に優れた半導体スイッチ素子用ドライバ回路および半導体スイッチ素子の制御方法を提供できる。
本発明による第１実施形態の半導体スイッチ素子用ドライバ回路を示すブロック構成図である。 図１に示す半導体スイッチ素子用ドライバ回路の通常ＯＮ／ＯＦＦ動作を示すタイムチャートである。 図１に示す半導体スイッチ素子用ドライバ回路の最小ＯＮ時間補償動作を示すタイムチャートである。 図１に示す半導体スイッチ素子用ドライバ回路の最小ＯＦＦ時間補償動作を示すタイムチャートである。 本発明による第２実施形態の半導体スイッチ素子用ドライバ回路を示すブロック構成図である。
　（第１実施形態）
　図１は、本発明による第１実施形態の半導体スイッチ素子用ドライバ回路１０１を示すブロック構成図である。
　この半導体スイッチ素子用ドライバ回路１０１は、フリップフロップ回路６と、マイコン１とを備えている。
　外部からのＯＮ／ＯＦＦ指令は、演算処理部（マイコン１）およびフリップフロップ回路６によって処理され、半導体スイッチ素子（ＩＧＢＴ１０）へ高応答で入力される。これにより、ＩＧＢＴ１０のゲート電圧がＯＮ／ＯＦＦされ、ＩＧＢＴ１０がＯＮ／ＯＦＦする。
　マイコン１は、割込みコントローラ２、ＣＰＵ３、ハードウェアタイマ４およびＩ／Ｏポート５の機能を備えている。
　本実施形態では、演算処理部としてマイコン（マイクロコンピュータ）１を用いているが、他のコンピュータおよび付属回路を用いて同様の回路を構成してもよい。また、半導体スイッチ素子としてＩＧＢＴ１０を用いるのが好適であるが、ＭＯＳＦＥＴなど、他の自己消弧形のスイッチング素子を用いることもできる。
　フリップフロップ回路６は、ＮＯＴ回路１５、ＡＮＤ回路７，８およびフリップフロップ素子９を備えている。
　外部からのＯＮ／ＯＦＦ指令は、２つに分岐され、一方は直接にＡＮＤ回路７に入力され、他方はＮＯＴ回路１５を経由して、ＡＮＤ回路８へ入力される。
　ＮＯＴ回路１５は、ＯＮ／ＯＦＦ指令の論理否定を取り、ＯＦＦ指令Ｌ２として、ＡＮＤ回路８へ出力する。
　ＡＮＤ回路７は、ＯＮ指令Ｌ１とＩ／Ｏポート５内のポートＤＯ－１の信号Ｌ３との論理積を取り、フリップフロップ素子９のセット端子Ｓへ出力する。
　ＡＮＤ回路８は、ＯＦＦ指令Ｌ２とＩ／Ｏポート５内のポートＤＯ－２の信号Ｌ４との論理積を取り、フリップフロップ素子９のリセット端子Ｒへ出力する。
　フリップフロップ素子９は、入力端子としてセット端子Ｓおよびリセット端子Ｒを有し、出力端子としてＱおよび￣Ｑを有する一般的なセットリセットフリップフロップ（ＳＲフリップフロップ）である。出力端子Ｑからの信号Ｌ５は、マイコン１の割込みコントローラ２へ出力されるとともに、信号Ｌ６として、ＩＧＢＴ１０の制御に用いられる。
　～通常ＯＮ／ＯＦＦ動作～
　図２は、図１に示す半導体スイッチ素子用ドライバ回路１０１の通常ＯＮ／ＯＦＦ動作を示すタイムチャートである（適宜図１参照）。通常ＯＮ／ＯＦＦ動作とは、ＯＮ／ＯＦＦ指令の周期が、ＩＧＢＴ１０が要求する最小ＯＮ時間Ｔ２および最小ＯＦＦ時間Ｔ３のいずれの条件も満たしているときの半導体スイッチ素子用ドライバ回路１０１の動作である。
　ＯＮ指令Ｌ１が入力されると（レベルがＨｉｇｈになると）（図２（１）参照）、信号Ｌ３はあらかじめＨｉｇｈとなっているので（図２（３）参照）、ＡＮＤ回路７の出力がＨｉｇｈになり、フリップフロップ素子９のセット端子Ｓへの入力がＨｉｇｈになる。他方、フリップフロップ素子９のリセット端子Ｒへの入力はＬｏｗであるので、フリップフロップ素子９のセット条件が成り立ち、出力端子Ｑからの信号Ｌ５がＨｉｇｈになる（図２（５）参照）。こうして、信号（ゲート信号）Ｌ６がＨｉｇｈになり（図２（１０）参照）、ＩＧＢＴ１０がＯＮになる。
　この動作では、マイコン１のソフトウェア動作を介さず、論理回路で処理を行っているため、外部からのＯＮ指令Ｌ１に対し、高応答で（実質的に遅延なしに）ＩＧＢＴ１０が動作する。
　信号Ｌ５は、ＩＧＢＴ１０のゲートのほか、マイコン１の割込みコントローラ２に入力されている。このため、信号Ｌ５がＨｉｇｈになり（図２（５）参照）、割込みコントローラ２内部のポートＩＣ－１がＨｉｇｈとなると、マイコン１のハードウェア処理により、割込みコントローラ２からハードウェアタイマ４内部の第１タイマカウンタ２１へ最小ＯＮ補償用タイマ動作スタート命令が出力される（図２（６）参照）。こうして、第１タイマカウンタ２１は、最小ＯＮ時間Ｔ２のカウントを開始する。このカウント時間はマイコン１内部のクロック周期によって決まり、ＩＧＢＴ１０から要求される応答性に対しては十分に小さい値である。
　最小ＯＮ補償用タイマ動作スタート命令を出力するのと同時に、割込みコントローラ２は、ＣＰＵ３へ第１割込み命令を出力する。ＣＰＵ３は、ソフトウェア処理により、Ｉ／Ｏポート５内のポートＤＯ－１をＬｏｗとし、信号Ｌ３をＯＦＦとする（図２（３）参照）。このとき信号Ｌ３がＯＦＦになるタイミングは、信号Ｌ５の割込み入力に対し、ＣＰＵ３によるソフトウェア処理に必要なＴ１時間分遅れる。
　ハードウェアタイマ４内部の第１タイマカウンタ２１のカウントが、あらかじめソフトウェアで設定しておいた最小ＯＮ時間Ｔ２となると（図２（６）および図２（８）参照）、ハードウェア処理によって、第１タイマカウンタ２１は、Ｉ／Ｏポート５内のポートＤＯ－２の出力をＨｉｇｈとし、信号Ｌ４がＯＮになる（図２（４）参照）。信号Ｌ４がＯＮとなってはじめて、ＩＧＢＴ１０はＯＦＦ動作スタンバイ状態（ＯＦＦ指令Ｌ２がＨｉｇｈになったときＯＦＦとなる状態）となる。換言すると、信号Ｌ４をＯＮしない限りは、ＩＧＢＴ１０がＯＦＦ動作とならないようマスクされた状態となる。
　その後、ＯＦＦ指令Ｌ２が入力されると（Ｈｉｇｈになると）（図２（２）参照）、信号Ｌ４はすでにＨｉｇｈとなっているので（図２（４）参照）、ＡＮＤ回路８の出力がＨｉｇｈになる。こうして、リセット端子Ｒへの入力がＨｉｇｈになるので、フリップフロップ素子９のリセット条件が成り立ち、フリップフロップ素子９から出力される信号Ｌ５がＬｏｗとなる（図２（５）参照）。このため、信号Ｌ６がＬｏｗになり（図２（１０）参照）、ＩＧＢＴ１０がＯＦＦになる。
　この動作では、マイコン１のソフトウェア動作を介さず、論理回路で処理を行っているため、外部ＯＮ指令に対し、高応答で（実質的に遅延なしに）ＩＧＢＴ１０が動作する。
　信号Ｌ５は、ＩＧＢＴ１０のゲートのほか、マイコン１の割込みコントローラ２に入力されているため、割込みコントローラ２内部のポートＩＣ－２がＬｏｗとなると、マイコン１のハードウェア処理により、ハードウェアタイマ４内部の第２タイマカウンタ２２がカウントを開始する（図２（７）参照）。このカウント値はマイコン１内部のクロック周期によって決まり、ＩＧＢＴ１０から要求される応答性に対しては十分に小さい値である。また、それと同時に第２割込み命令が、ＣＰＵ３へ出力され、ソフトウェア処理により、ＣＰＵ３は、Ｉ／Ｏポート５内のポートＤＯ－２をＬｏｗとし、信号Ｌ４をＯＦＦとする（図２（４）参照）。このとき信号Ｌ４がＯＦＦになるタイミングは、信号Ｌ５の割込み入力に対し、ＣＰＵ３のソフトウェアの処理に必要なＴ１時間遅れる。
　ハードウェアタイマ４内部の第２タイマカウンタ２２のカウントが、あらかじめソフトウェアで設定しておいた最小ＯＦＦ時間Ｔ３となると（図２（７）および図２（９）参照）、ハードウェア処理により、第２タイマカウンタ２２は、Ｉ／Ｏポート５内のポートＤＯ－１の出力をＨｉｇｈとし、信号Ｌ３をＯＮとする（図２（３）参照）。信号Ｌ３がＯＮとなってはじめて、ＩＧＢＴ１０はＯＮ動作スタンバイ状態（ＯＮ指令Ｌ１がＨｉｇｈになったとき動作する状態）となる。換言すると、信号Ｌ３をＯＮにしない限りは、ＩＧＢＴ１０がＯＮ動作とならないようマスクされた状態となる。
　～最小ＯＮ時間補償動作～
　図３は、図１に示す半導体スイッチ素子用ドライバ回路１０１の最小ＯＮ時間補償動作を示すタイムチャートである（適宜図１参照）。
　最小ＯＮ時間補償動作とは、ＯＮ／ＯＦＦ指令のＯＮ周期（時間）が、ＩＧＢＴ１０が要求する最小ＯＮ時間Ｔ２よりも短い場合に、半導体スイッチ素子用ドライバ回路１０１が、ＩＧＢＴ１０が要求する最小ＯＮ時間Ｔ２を満たすように、ＩＧＢＴ１０を制御する動作信号（信号Ｌ６）を補償する動作である。
　通常ＯＮ／ＯＦＦ動作のＯＮ動作の時と同様に、ＯＮ指令Ｌ１が入力されると（Ｈｉｇｈになると）（図３（１）参照）、信号Ｌ３があらかじめＨｉｇｈとなっているので（図３（３）参照）、ＡＮＤ回路７の出力がＨｉｇｈになる。リセット端子Ｒへの入力はＬｏｗであるので、セット端子Ｓへの入力がＨｉｇｈになることによって、フリップフロップ素子９のセット条件が成り立つ。こうして、フリップフロップ素子９から出力される信号Ｌ５がＨｉｇｈとなり（図３（５）参照）、信号Ｌ６がＨｉｇｈになってＩＧＢＴ１０をＯＮにする（図３（１０）参照）。
　同時に信号Ｌ５によって（図３（５）参照）、割込みコントローラ２内部のポートＩＣ－１がＨｉｇｈとなり、ハードウェア処理により、割込みコントローラ２から最小ＯＮ補償用タイマ動作スタート命令が第１タイマカウンタ２１へ出力される。こうして、ハードウェアタイマ４内部の第１タイマカウンタ２１が最小ＯＮ時間Ｔ２のカウントを開始する（図３（６）参照）。
　最小ＯＮ補償用タイマ動作スタート命令を出力するのと同時に、割込みコントローラ２は、第１割込み命令をＣＰＵ３へ出力する。ＣＰＵ３は、ソフトウェアの処理に必要なＴ１時間遅れて、Ｉ／Ｏポート５内のポートＤＯ－１をＬｏｗとし、信号Ｌ３をＯＦＦとする（図３（３）参照）。
　ここで、ＯＮ指令Ｌ１が最小ＯＮ時間Ｔ２より短く（図３（１）参照）、ＯＦＦ指令Ｌ２が入力されたとしても（図３（２）参照）、第１タイマカウンタ２１のカウント値が最小ＯＮ時間Ｔ２未満であれば（図３（８）参照）、Ｉ／Ｏポート５内のポートＤＯ－２の出力がＬｏｗのままであるため（図３（４）参照）、ＡＮＤ回路８の出力はＬｏｗのままである。このため、フリップフロップ素子９のリセット条件が満足されず（図３（５）参照）、ＩＧＢＴ１０はＯＮ状態を継続する（図３（１０）参照）。
　第１タイマカウンタ２１のカウント値が最小ＯＮ時間Ｔ２となると（図３（６）参照）、第１タイマカウンタ２１は、ハードウェア処理により、Ｉ／Ｏポート５内のポートＤＯ－２の出力をＨｉｇｈとし、信号Ｌ４をＯＮとする（図３（４）参照）。こうして、ＡＮＤ回路８の出力がＨｉｇｈになり、リセット端子Ｒへの入力がＨｉｇｈになる。ここで初めて、フリップフロップ素子９のリセット条件が成り立ち（図３（５）参照）、ＩＧＢＴ１０がＯＦＦとなる（図３（１０）参照）。
　このように、半導体スイッチ素子用ドライバ回路１０１によれば、最小ＯＮ時間Ｔ２の長さはソフトウェアで設定できるため、半導体スイッチ素子のさまざまな最小ＯＮ時間要求にフレキシブルに対応することが可能である。
　また、ＣＲ時定数回路をタイマとして用いた場合と比較すると、最小ＯＮ時間Ｔ２の設定にマイコン１内部のクロック周期を用いるため、周囲温度のばらつきがあっても安定に動作する。
　～最小ＯＦＦ時間補償動作～
　図４は、図１に示す半導体スイッチ素子用ドライバ回路１０１の最小ＯＦＦ時間補償動作を示すタイムチャートである（適宜図１参照）。
　最小ＯＦＦ時間補償動作とは、ＯＮ／ＯＦＦ指令のＯＦＦ周期（時間）が、ＩＧＢＴ１０が要求する最小ＯＦＦ時間Ｔ３よりも短い場合に、半導体スイッチ素子用ドライバ回路１０１が、ＩＧＢＴ１０が要求する最小ＯＦＦ時間Ｔ３を満たすように、ＩＧＢＴ１０を制御する動作信号（信号Ｌ６）を補償する動作である。
　通常ＯＮ／ＯＦＦ動作時のＯＦＦ動作の時と同様に、ＯＦＦ指令Ｌ２が入力されると（Ｈｉｇｈになると）（図４（２）参照）、信号Ｌ４があらかじめＨｉｇｈとなっているので（図４（４）参照）、ＡＮＤ回路８の出力がＨｉｇｈになり、リセット端子Ｒへの入力がＨｉｇｈになる。セット端子Ｓへの入力はＬｏｗであるので、フリップフロップ素子９のリセット条件が成り立ち、フリップフロップ素子９から出力される信号Ｌ５がＬｏｗとなり（図４（５）参照）、信号Ｌ６がＬｏｗとなって、ＩＧＢＴ１０をＯＦＦにする（図４（１０）参照）。
　同時に信号Ｌ５によって（図４（５）参照）、割込みコントローラ２内部のポートＩＣ－２がＬｏｗとなる。そして、ハードウェア処理によって、割込みコントローラ２は、最小ＯＦＦ補償用タイマ動作スタート命令を第２タイマカウンタ２２へ送出する。こうして、ハードウェアタイマ４内部の第２タイマカウンタ２２が最小ＯＦＦ時間Ｔ３のカウントを開始する（図４（７）参照）。
　最小ＯＦＦ補償用タイマ動作スタート命令を出力するのと同時に、割込みコントローラ２は、第２割込み命令をＣＰＵ３へ出力する。ＣＰＵ３は、ソフトウェアの処理に必要なＴ１時間遅れて、Ｉ／Ｏポート５内のポートＤＯ－２をＬｏｗとし、信号Ｌ４をＯＦＦとする（図４（４）参照）。
　ここで、ＯＦＦ指令Ｌ２が最小ＯＦＦ時間Ｔ３より短く（早く）（図４（２）参照）、ＯＮ指令Ｌ１が入力されたとしても（図４（１）参照）、第２タイマカウンタ２２のカウント値が最小ＯＦＦ時間Ｔ３未満であれば（図４（９）参照）、Ｉ／Ｏポート５内のポートＤＯ－１の出力がＬｏｗのままであるため（図４（３）参照）、ＡＮＤ回路７の出力はＬｏｗのままである。このため、フリップフロップ素子９のセット条件が満足されず（図４（５）参照）、ＩＧＢＴ１０はＯＦＦ状態を継続する（図４（１０）参照）。
　第２タイマカウンタ２２のカウント値が最小ＯＦＦ時間Ｔ３となると（図４（７）参照）、第２タイマカウンタ２２は、ハードウェア処理により、Ｉ／Ｏポート５内のポートＤＯ－１の出力をＨｉｇｈとし、信号Ｌ３をＯＮとする（図３（３）参照）。こうして、ＡＮＤ回路７の出力がＨｉｇｈになり、セット端子Ｓへの入力がＨｉｇｈになる。ここで初めて、フリップフロップ素子９のセット条件が成り立ち（図３（５）参照）、ＩＧＢＴ１０がＯＮとなる（図４（１０）参照）。
　このように、半導体スイッチ素子用ドライバ回路１０１によれば、最小ＯＦＦ時間Ｔ３の設定は、最小ＯＮ時間Ｔ２の設定と同様に、ソフトウェアによって設定できるため、さまざまな半導体スイッチの最小ＯＦＦ時間要求にフレキシブルに対応することが可能である。
　また、ＣＲ時定数回路をタイマとして用いた場合と比較すると、最小ＯＦＦ時間Ｔ３の設定にマイコン１内部のクロック周期を用いるため、周囲温度のばらつきがあっても安定に動作する。
　（第２実施形態）
　図５は、本発明による第２実施形態の半導体スイッチ素子用ドライバ回路１０２を示すブロック構成図である。
　この半導体スイッチ素子用ドライバ回路１０２は、第１実施形態の半導体スイッチ素子用ドライバ回路１０１のマイコン１の代わりに、マイコン１ｂを備えた構成である。マイコン１ｂは、マイコン１の構成に加えて、ＡＤコンバータ１１を備えている。なお、内部メモリ１４は、第１実施形態のマイコン１も備えているが、図１では特に図示していない。
　このように、マイコン１ｂ内部にＡＤコンバータ１１を備え、ＡＤコンバータ１１のポートＡＮ－１に温度センサ１２を接続し、周囲温度のデータが得られるようにしてもよい。ＣＰＵ３は、その周囲温度のデータを用いて、マイコン１ｂ内で用いる各種の定数の補正を行う。この構成によれば、周囲温度のばらつきに対しても安定性をさらに高めることができる。
　また、入力電圧ＶｐをＡＤコンバータ１１に取り込み、ＣＰＵ３で監視することで、電圧低下時の保護にも対応することができる。例えば、図５に示すように、半導体スイッチ素子用ドライバ回路１０２の出力端にＡＮＤ回路１３を挿入し、フリップフロップ素子９からの出力を示す信号Ｌ６と、ＣＰＵ３が異常を検出した際にＬｏｗレベルになる保護検出の信号Ｌ７とで論理積を取り、これをＩＧＢＴ１０へ出力する。この構成によれば、異常が検出された場合、ＩＧＢＴ１０がＯＦＦになり、過電流などから保護される。
　マイコン１ｂの内部メモリ１４を用いて、異常時の各数値の履歴を残すように構成してもよい。この構成によれば、ＩＧＢＴ１０が故障したとき、この履歴を用いて、ＩＧＢＴ１０の故障原因を追及することができる。
　上記記載は実施例についてなされたが、本発明はそれに限らず、本発明の精神と添付の請求の範囲の範囲内で種々の変更および修正をすることができることは当業者に明らかである。
　１　マイコン（第１実施形態）（演算処理部）
　１ｂ　マイコン（第２実施形態）（演算処理部）
　２　割込みコントローラ
　３　ＣＰＵ
　４　ハードウェアタイマ
　５　Ｉ／Ｏポート
　６　フリップフロップ回路
　７　ＡＮＤ回路
　８　ＡＮＤ回路
　９　フリップフロップ素子
　１０　ＩＧＢＴ
　１１　ＡＤコンバータ
　１２　温度センサ
　１３　ＡＮＤ回路
　１４　内部メモリ
　１５　ＮＯＴ回路
　２１　第１タイマカウンタ
　２２　第２タイマカウンタ
　１０１　半導体スイッチ素子用ドライバ回路（第１実施形態）
　１０２　半導体スイッチ素子用ドライバ回路（第２実施形態）

Claims (5)

  1. 　フリップフロップ素子を含む論理回路からなり、外部からのＯＮ指令およびＯＦＦ指令に従い半導体スイッチ素子の動作信号を生成するフリップフロップ回路と、
    　前記動作信号が前記半導体スイッチ素子の最小ＯＮ時間および最小ＯＦＦ時間に関する要求を満たすように前記フリップフロップ素子のセット／リセットを操作する演算処理部と、
    　を備えたことを特徴とする半導体スイッチ素子用ドライバ回路。
  2. 　前記フリップフロップ素子は、セットリセットフリップフロップであることを特徴とする請求項１に記載の半導体スイッチ素子用ドライバ回路。
  3. 　前記演算処理部は、
    　前記ＯＮ指令の入力開始から前記最小ＯＮ時間までを計測する第１のタイマカウンタと、
    　前記最小ＯＮ時間未満では、前記ＯＦＦ指令を受け付けないよう、第１のＡＮＤ回路を介して第１のマスク信号を前記フリップフロップ素子のリセット端子に出力する第１のＩ／Ｏポートと、
    　前記ＯＦＦ指令の入力開始から前記最小ＯＦＦ時間までを計測する第２のタイマカウンタと、
    　前記最小ＯＦＦ時間未満では、前記ＯＮ指令を受け付けないよう、第２のＡＮＤ回路を介して第２のマスク信号を前記フリップフロップ素子のセット端子に出力する第２のＩ／Ｏポートと、
    　を備えていることを特徴とする請求項１に記載の半導体スイッチ素子用ドライバ回路。
  4. 　フリップフロップ素子を含む論理回路からなり、外部からのＯＮ／ＯＦＦ指令に従い半導体スイッチ素子の動作信号を生成するフリップフロップ回路と、前記フリップフロップ素子のセット／リセットを操作する演算処理部と、を備えた半導体スイッチ素子の制御方法であって、
    　前記演算処理部が前記動作信号が前記半導体スイッチ素子の最小ＯＮ時間および最小ＯＦＦ時間に関する要求を満たすように前記フリップフロップ素子のセット／リセットを操作する、
    　ことを特徴とする半導体スイッチ素子の制御方法。
  5. 　ＯＮ指令の入力開始から前記最小ＯＮ時間までを前記演算処理部の内部クロックで測定しておき、
    　前記最小ＯＮ時間未満では、前記ＯＦＦ指令を受け付けないよう、ＡＮＤ回路で当該ＯＦＦ指令と前記演算処理部からの第１のマスク信号との論理積を、前記フリップフロップ素子のリセット端子に入力し、
    　前記ＯＦＦ指令の入力開始から前記最小ＯＦＦ時間までを前記演算処理部の内部クロックで測定しておき、
    　前記最小ＯＦＦ時間未満では、前記ＯＮ指令を受け付けないよう、ＡＮＤ回路で当該ＯＮ指令と前記演算処理部からの第２のマスク信号との論理積を、前記フリップフロップ素子のセット端子に入力する、
    　ことを特徴とする請求項４に記載の半導体スイッチ素子の制御方法。
PCT/JP2010/050303 2009-02-24 2010-01-14 半導体スイッチ素子用ドライバ回路および半導体スイッチ素子の制御方法 WO2010098150A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-040399 2009-02-24
JP2009040399A JP5081849B2 (ja) 2009-02-24 2009-02-24 半導体スイッチ素子用ドライバ回路および半導体スイッチ素子の制御方法

Publications (1)

Publication Number Publication Date
WO2010098150A1 true WO2010098150A1 (ja) 2010-09-02

Family

ID=42665360

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/050303 WO2010098150A1 (ja) 2009-02-24 2010-01-14 半導体スイッチ素子用ドライバ回路および半導体スイッチ素子の制御方法

Country Status (2)

Country Link
JP (1) JP5081849B2 (ja)
WO (1) WO2010098150A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110829801A (zh) * 2018-08-08 2020-02-21 半导体组件工业公司 用于控制电源转换器的电路和方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103124133B (zh) * 2012-12-22 2015-12-23 中国船舶重工集团公司第七0九研究所 一种8单元igbt驱动器及其隔离驱动和保护的实现方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09200017A (ja) * 1996-01-12 1997-07-31 Mitsubishi Electric Corp 半導体装置
JP2000031797A (ja) * 1998-07-13 2000-01-28 Funai Electric Co Ltd チャタリング除去回路
JP2008211337A (ja) * 2007-02-23 2008-09-11 Mitsubishi Electric Corp 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09200017A (ja) * 1996-01-12 1997-07-31 Mitsubishi Electric Corp 半導体装置
JP2000031797A (ja) * 1998-07-13 2000-01-28 Funai Electric Co Ltd チャタリング除去回路
JP2008211337A (ja) * 2007-02-23 2008-09-11 Mitsubishi Electric Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110829801A (zh) * 2018-08-08 2020-02-21 半导体组件工业公司 用于控制电源转换器的电路和方法

Also Published As

Publication number Publication date
JP5081849B2 (ja) 2012-11-28
JP2010199787A (ja) 2010-09-09

Similar Documents

Publication Publication Date Title
JP5739290B2 (ja) 電子制御装置
KR20060050121A (ko) 마이크로 컴퓨터
US6670839B2 (en) Clock monitoring apparatus
JP5081849B2 (ja) 半導体スイッチ素子用ドライバ回路および半導体スイッチ素子の制御方法
JP4151566B2 (ja) マイクロコンピュータ
JP4701898B2 (ja) 外部信号検出回路およびリアルタイムクロック
US8000076B2 (en) Interrupter, a method of responding to a monitored event and an integrated circuit including an interrupter
JP2015132894A (ja) マイクロコントローラ装置及びその動作制御方法
JP5987723B2 (ja) 通信用スレーブ
US20230216488A1 (en) Event detection control device and method for circuit system controlled by pulse wave modulation signal
JP2734243B2 (ja) ウォッチドッグ・タイマ
JP2001188687A (ja) マイクロコンピュータ
KR101749824B1 (ko) 외부 입력 신호를 이용한 마이크로프로세서에서의 클록 오차 보상 방법 및 장치
JP3710565B2 (ja) マイクロコンピュータの動作監視装置
JP6660818B2 (ja) 制御装置
KR100442290B1 (ko) 프로그램 카운터 제어회로
JP2516711B2 (ja) ウォッチドッグタイマ装置
KR20030049442A (ko) 리셋 회로
JP2830522B2 (ja) ウォッチドッグ・タイマ
JP2024044801A (ja) マイクロコントローラ及び電子回路
CN115902575A (zh) 老化传感器、老化补偿方法、芯片、芯片模组及电子设备
JP2001202256A (ja) マイクロコンピュータ
JP3309186B2 (ja) チャネル制御装置
JPH0436841A (ja) マイクロコンピュータ
KR20120029932A (ko) 메인 컨트롤 유닛의 클럭 이상 판단 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10746032

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10746032

Country of ref document: EP

Kind code of ref document: A1