JP2001202256A - マイクロコンピュータ - Google Patents

Abstract

(57)【要約】 【課題】 上位割込処理が発生しても所定のタイマ割込
処理を効率よく実行できるマイクロコンピュータを提供
する。 【解決手段】 ＮＭＩ端子レベルが LowレベルとなりＮ
ＭＩ信号の入力が検出されると、ＦＲＣのカウント動作
が一旦停止される。そして、所定時間の経過を待ち、Ｎ
ＭＩ端子レベルの状態がLowレベルからHighレベルに切
り替わり、ＮＭＩ割込要求が解除されたことが検知され
ると、ＦＲＣの停止が解除される。その後は、ＦＲＣに
より上記一旦停止された時点のカウント値からのカウン
トが継続される。そして、ＦＲＣのカウント値とＯＣＲ
にセットされた値との一致が確認されると、所定のタイ
マ割込要求が発生され、本来行われるべきであったタイ
マ割込処理が実行される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、割り込みルーチン
を有するマイクロコンピュータに関し、特にタイマ割込
処理を効率よく実行できるマイクロコンピュータに関す
る。

【０００２】

【従来の技術】従来より、エンジン制御装置（以下、
「ＥＣＵ」ともいう）等の電子制御装置では、所定のプ
ログラムが実行される過程において、必要に応じて時間
で管理されたタイマ割込処理が実行される。

【０００３】すなわち、図４に示すように、ＥＣＵに
は、マイクロコンピュータの内部クロックによって常時
カウントアップされるフリーランニングカウンタ（以
下、「ＦＲＣ」という）と、ＦＲＣのカウント値と比較
される時間情報としての値がＣＰＵによってセットされ
るアウトプットコンペアレジスタ（以下、「ＯＣＲ」と
いう）とが備えられている。このＥＣＵでは、プログラ
ムの順序に従って実行される処理に加え、このＦＲＣの
カウント値とＯＣＲにセットされた値とが一致したとき
に開始されるタイマ割込処理が実行される。

【０００４】ところで、エンジン始動時等においては、
電源回路を介してマイクロコンピュータに供給される電
圧が、ＣＰＵ等の動作限界電圧まで低下することがあ
る。この状態でエンジン制御を実行すると、ＣＰＵ等が
正常に動作せず、場合によっては制御プログラムが暴走
することが懸念される。このため、このような事態を回
避すべく、電源回路に設けられた電源ＩＣにてこのよう
な電圧の低下が検知されると、電源回路のＷＩ端子から
マイクロコンピュータ側にマスク禁止割込（ＮＭＩ）信
号が出力され、マスク禁止割込処理（ＮＭＩ割込処理）
が実行される。

【０００５】このＮＭＩ割込処理は、最も優先順位の高
い上位割込処理に該当し、他の割込処理に優先して実行
されるものである。例えば、プログラムの暴走時に所定
のデータ（プログラムカウンタの値等）の消失を防止す
るため、これらをバックアップＲＡＭに退避させる等の
処理がこれに該当する。マイクロコンピュータ側では、
ＮＭＩ端子レベルがLowレベルになったことを検出して
このＮＭＩ信号を受け取ったと判断し、ＮＭＩ割込処理
を実行する。

【０００６】

【発明が解決しようとする課題】しかしながら、ＯＣＲ
への時間情報の設定は、まずＦＲＣから現在時刻の情報
を読取り、この現在時刻にタイマ割込処理までの時間情
報（カウント値）を加算し、この加算された時間情報を
ＯＣＲに格納することにより完了する。従って、このＯ
ＣＲへの時間情報の設定が開始されてから完了するまで
の間にＮＭＩ割込要求が入力されると、ＯＣＲへの設定
処理が一時中断されることになる。そうすると、ＮＭＩ
割込処理が終了した時点からＯＣＲへの設定処理が再開
されるが、その時点では、設定されるタイマ割込処理の
開始時点は既に過去のものとなってしまっており、この
タイマ割込処理が抜け落ちる結果となってしまうことも
想定し得る。この場合、本来実行されるはずであったタ
イマ割込処理は、割込ルーチンが一周してこのタイマ割
込処理が再度設定されるまで行われないことになる。

【０００７】このような問題は、ＯＣＲへの設定処理の
処理時間とＮＭＩ割込処理の処理時間を考慮した上でタ
イマ割込処理の時点を設定することにより解決できると
も考えられる。しかし、この場合、ＮＭＩ割込要求が発
生しない場合にも常に大きな不感帯をもってタイマ割込
処理の時点を設定することになり、タイマ割込処理自体
の精度が悪くなる。

【０００８】本発明は、こうした問題に鑑みなされたも
のであり、ＮＭＩ割込処理等上位の割込処理が発生して
も所定のタイマ割込処理を効率よく実行できるマイクロ
コンピュータを提供することを目的とする。

【０００９】

【課題を解決するための手段、及び発明の効果】上記目
的を達成するためになされた請求項１に記載の本発明の
マイクロコンピュータは、周知のように、割込要求発生
手段において計時用カウンタによる計時時刻と予め設定
された割込時刻とが一致したときに、所定の割込処理を
実行するものであるが、外部からこの割込要求発生手段
が発生する割込要求よりも優先度の高い上位割込要求が
入力された場合には、計時カウント停止手段が、この計
時用カウンタによるカウントを一旦停止する。そして、
当該マイクロコンピュータが上位割込処理の実行を終了
した後に、計時用カウント手段が、この計時用カウンタ
によるカウント動作を再開させる。

【００１０】このため、この上位割込要求が入力された
時点から上位割込処理が終了する時点までは、計時用カ
ウンタのカウント値は更新されず、上位割込処理が終了
した時点から、上記カウント停止時点のカウント値を更
新する態様で、計時用カウンタによるカウントが再開さ
れる。この結果、上記のように、割込時間情報の設定処
理が開始されてから完了するまでの間に、上位割込要求
が入力されてその設定処理が一時中断されたとしても、
上位割込処理が終了した時点から、あたかも上位割込処
理が無かったかのように設定処理が再開されることにな
る。このため、その後はその設定処理が通常通り行わ
れ、所定のタイマ割込処理が実行される。

【００１１】つまり、このように計時用カウンタによる
カウントを一時的に停止させることにより、従来のよう
なタイマ割込処理が抜け落ちる等の問題を有効に回避す
ることができるのである。この上位割込処理とは、通常
のタイマ割込処理よりも優先順位が高い割込処理を意味
するが、ソフト的に割込の禁止が可能なレベルの割込処
理であれば、上記のような構成をとらなくても、この上
位割込処理とタイマ割込処理との競合を回避するように
プログラムを構成することができる。

【００１２】従って、本発明が特に有効に機能を発揮す
る態様としては、このようなソフト的な割込の禁止がで
きないレベルの割込処理を対象とする場合であり、請求
項２に記載のマスク禁止割込処理等を対象とする場合が
これに該当する。このマスク禁止割込処理は、割込処理
の中で最上位に位置づけられるものであり、上記従来技
術にて述べたように、プログラムの暴走を防止等するた
めに行われる非常時の処理に該当し、ソフト的に割込の
禁止ができないように構成されている。

【００１３】本発明のマイクロコンピュータによれば、
このようなマスク禁止割込が入力された場合において、
このマスク禁止割込処理が実行される間、計時用カウン
タによるカウントが停止される。このため、上記と同
様、マスク禁止割込処理の終了後所定の時点でタイマ割
込処理が実行されるのである。

【００１４】尚、上記タイマ割込処理としては、タイマ
一致により割込要求を発生し、その割込要求により所定
のプログラムを設定するソフト的な割込処理のみなら
ず、ソフトを介在させずにタイマ一致によりマイコンの
出力ポート等をハード的に制御する割込処理も含まれ
る。ただし、後者の割込処理も上位割込処理よりその優
先順位が低い処理であることはいうまでもない。

【００１５】また、上記上位割込処理が入力された際に
は、その割込要因や計時用カウンタとして用いる記憶媒
体等によっては、上記計時用カウンタのカウント値が消
滅或いは書き換えられてしまうことが懸念される。この
ため、請求項３に記載のマイクロコンピュータでは、さ
らに、上位割込要求が入力された場合に、計時用カウン
タによるカウントを停止してその時のカウント値を所定
の記憶手段に退避させ、上位割込処理の実行が終了した
ときに、当該記憶手段からこのカウント値を取り出し、
このカウント値を用いて（更新する態様で）計時用カウ
ンタによるカウントを再開するようにしている。

【００１６】また、上記上位割込要求は、その入力後解
除されない場合も考えられる。例えばエンジン制御を例
に挙げると、イグニションキーのオフ時には電源電圧が
低下するために、上記マスク禁止割込要求が入力される
が、その後エンジンを再始動しない限り電源電圧が所定
値以上に復帰することはない。このような場合に、この
割込処理を継続させるとＣＰＵ等に余計な負担をかける
ことになる。

【００１７】そこで、請求項４記載のマイクロコンピュ
ータは、上位割込要求が入力された後、所定時間経過し
ても解除されない場合には、マイクロコンピュータ自体
がリセットするように構成されている。

【００１８】

【発明の実施の形態】以下、本発明の好適な実施例を図
面に基づいて説明する。本実施例は、本発明のマイクロ
コンピュータをエンジン制御装置（ＥＣＵ）に適用した
ものであり、図１は当該ＥＣＵ周辺の電気的構成を示し
たブロック図である。

【００１９】図１に示すように、ＥＣＵ１が備えるマイ
クロコンピュータ２は、各種機器を制御するＣＰＵ２
１、予め各種の数値やプログラムが書き込まれたＲＯＭ
２２、演算過程の数値やフラグが所定の領域に書き込ま
れるＲＡＭ２３、タイマ割込要求を発生するタイマ部２
４、各種ディジタル信号が入力され、各種ディジタル信
号が出力される入出力ポート（Ｉ／Ｏ）２５、これら各
機器がそれぞれ接続されるバスライン２６、及び、マイ
クロコンピュータ２の暴走時等にリセット信号を出力す
るリセット回路２７から構成されている。ＲＯＭ２２内
には、エンジン制御用プログラム、後述する割込処理プ
ログラム、その他の処理プログラム、及びこれらの演算
処理に必要な種々のデータが予め格納されている。

【００２０】ここで、ＲＡＭ２３における所定の記憶領
域は、電源供給の遮断後も記憶内容を保持可能なバック
アップＲＡＭとして設定されている。また、タイマ部２
４は、マイクロコンピュータ２の内部クロック（本実例
では、１ＭＨｚ（メガヘルツ））によって常時カウント
アップされるフリーランニングカウンタ（ＦＲＣ）２
８、ＦＲＣ２８のカウント値と比較される時間情報とし
ての値がＣＰＵ２１によってセットされるアウトプット
コンペアレジスタ（ＯＣＲ）２９、及び、ＦＲＣ２８の
カウント値とＯＣＲ２９にセットされた値とを比較し、
両値が一致すると所定のタイマ割込要求を発生する比較
器３０を備えている。

【００２１】また、ＥＣＵ１には、電源電圧を供給する
ためのバッテリ３１、エアフローメータ，吸気圧セン
サ，水温センサ、エンジン回転数センサ等のセンサ群３
２、及び、アクチュエータ群３３等が接続されている。
そして、バッテリ３１からの電源電圧は、電源回路３を
介してマイクロコンピュータ２に供給される。また、セ
ンサ群３２からの電圧信号は、Ａ／Ｄ変換器４にてデジ
タル信号に変換された後、入出力ポート２５に入力され
る。

【００２２】そして、マイクロコンピュータ２では、こ
のようにして取り込まれたデータに基づいて、所定のプ
ログラムに従った演算処理が実行される。そして、この
演算結果に基づいて生成された出力データが、入出力ポ
ート２５，出力回路５を介してアクチュエータ群３３に
出力され、所望のエンジン制御が行われる。

【００２３】また、ＥＣＵ１では、この所定のプログラ
ムが実行される過程において、上述のタイマ割込要求の
発生に応じて所定のタイマ割込処理が実行される。とこ
ろで、エンジン始動時等においては、電源回路３を介し
てマイクロコンピュータ２に供給される電圧が、ＣＰＵ
２１等の動作限界電圧まで低下することがあるが、この
状態でエンジン制御を実行すると、ＣＰＵ２１等が正常
に動作せず、場合によっては制御プログラムが暴走する
ことが懸念される。このため、このような事態を回避す
べく、電源回路３に設けられた電源ＩＣにてこのような
電圧の低下が検知されると、電源回路３のＷＩ端子から
マイクロコンピュータ２側にＮＭＩ信号が出力される。
マイクロコンピュータ２側では、ＮＭＩ端子レベルがLo
wレベルになったことを検出してこのＮＭＩ信号を受け
取ったと判断する。そして、所定のデータ（プログラム
カウンタの値等）の消失を防止するため、これらをバッ
クアップＲＡＭに退避させる処理等（ＮＭＩ割込処理）
を行う。

【００２４】しかしながら、ＯＣＲ２９への時間情報の
設定は、後述のように、まずＦＲＣ２８から現在時刻の
情報を読取り、この現在時刻にタイマ割込処理までの時
間情報（カウント値）を加算し、この加算された時間情
報をＯＣＲ２９に格納することにより完了する。従っ
て、図４に示すように、このＯＣＲ２９への時間情報の
設定が開始されてから完了するまでの間にＮＭＩ割込要
求が入力されると、ＯＣＲ２９への設定処理が一時中断
されることになる。そうすると、ＮＭＩ割込処理が終了
した時点からＯＣＲ２９への設定処理が再開されるが、
同図に示すように、その時点において、設定されるタイ
マ割込処理の開始時点が既に過去のものとなっている
と、このタイマ割込処理が抜け落ちる結果となってしま
う。

【００２５】そこで、このような事態を回避するため、
本実施例のマイクロコンピュータ２では、このようにタ
イマ割込処理とＮＭＩ割込処理とが競合した場合におい
ても、上記のようなタイマ割込処理の抜け落ちを防止す
る制御が行われる。以下、この制御内容について、図２
に示すタイムチャート及び図３に示すフローチャートに
基づいて詳細に説明する。

【００２６】マイクロコンピュータ２のＣＰＵ２１は、
タイマ割込処理の実行開始時点をＯＣＲ２９に設定する
際に、まずその設定時点（ｔ0 ）でのＦＲＣ２８のカウ
ント値を読み出し、そのカウント値をＲＡＭ２３に設定
されている記憶領域に格納する。そして、このＲＡＭ２
３の記憶領域に格納したＦＲＣ２８のカウント値と、Ｒ
ＯＭ２２に予め記憶された応答開始時間Ｔ （ＯＣＲ２
９の設定時点（ｔ0 ）からタイマ割込処理の実行開始時
点までの時間）に対応する値Ｎ1 とを加算した値を、応
答開始時間Ｔを示す時間情報としてＯＣＲ２９にセット
する。

【００２７】ここで、応答開始時間Ｔに対応する値Ｎ1
とは、応答開始時間ＴをＦＲＣ２８の動作クロックの周
期（即ち、マイクロコンピュータ２の内部クロックの周
期であり、本実施例１μｓ）で割った値である。つま
り、マイクロコンピュータ２では、上記ＯＣＲ２９の設
定時点からＮＭＩ割込要求が入力されることなく応答開
始時間Ｔが経過すると、比較器３０によりＦＲＣ２８の
カウント値とＯＣＲ２９にセットされた値との一致が確
認されてタイマ割込要求が発生され、所定のタイマ割込
処理が実行されることとなる（図２の二点鎖線参照）。

【００２８】一方、例えば、エンジン始動時において、
電源電圧がＣＰＵ２１等の動作限界電圧まで低下し、図
２に示すように、上記ＯＣＲ２９の設定時点（ｔ0 ）か
ら応答開始時間Ｔを経過するまでの間の時点ｔ1 でＮＭ
Ｉ割込要求が入力された場合には、図３に示すＮＭＩ割
込処理対処プログラムが実行される。

【００２９】すなわち、ＮＭＩ端子レベルが Lowレベル
となり、電源回路３からのＮＭＩ信号の入力が検出され
ると、ＣＰＵ２１は、ＦＲＣ２８のカウント動作を一旦
停止させる（Ｓ１１０）。そして、エンジンの始動時の
電源電圧が安定するまでに通常かかる所定時間（通常の
ＮＭＩ割込処理の時間Ｔ2 ）の経過を待つ（Ｓ１２
０）。そして、所定時間が経過したと判断されると（Ｓ
１２０：ＹＥＳ）、ＮＭＩ端子レベルの状態がLowレベ
ルからHighレベルに切り替わり、ＮＭＩ割込要求が解除
されたことが検知されたか、つまり、通常のエンジン制
御に復帰できる状態にあるか否かが判断される（Ｓ１３
０）。

【００３０】このとき、時点ｔ2 にて復帰できる状態で
あると判断されると（Ｓ１３０：ＹＥＳ）、ＦＲＣ２８
の停止が解除され、ＮＭＩ割込処理対処プログラムの実
行を終了する。そして、その後ＦＲＣ２８により、Ｓ１
１０で一旦停止された時点のカウント値からのカウント
が継続され、これと並行してタイマ割込処理の開始時点
の設定処理が再開される（Ｓ１４０）。そして、この再
開時点から所定の時間時間Ｔ1 （ＮＭＩ割込要求の入力
時点（ｔ1 ）から、このＮＭＩ割込要求がなければ本来
タイマ割込処理が開始されるまでの時間：Ｔ−（ｔ1 −
ｔ0 ））が経過し、比較器３０によりＦＲＣ２８のカウ
ント値とＯＣＲ２９にセットされた値との一致が確認さ
れると、所定のタイマ割込要求が発生され、本来行われ
るべきであったタイマ割込処理が実行される。

【００３１】一方、Ｓ１３０において通常制御に復帰で
きないと判断された場合には（Ｓ１３０：ＮＯ）、例え
ばエンジンが停止している、或いはプログラムが暴走し
ていると判断され、リセット回路２７によりマイクロコ
ンピュータ２自体がリセットされる（Ｓ１５０）。

【００３２】以上の一連の動作により、タイマ割込処理
中にＮＭＩ割り込みが発生したとしても、所定のタイマ
割込処理が抜け落ちることなく、ＮＭＩ割込処理からの
復帰後、必ず実行される。この結果、タイマ割込処理を
正確に、しかも効率よく実行することができる。

【００３３】なお、本実施例においては、ＣＰＵ２１が
計時カウント停止手段に該当し、タイマ部２４が割込要
求発生手段に該当する。そして、ＣＰＵ２１が実行する
処理の内、図３のフローチャートに示したＳ１１０〜Ｓ
１５０の処理が計時カウント停止手段としての処理に該
当する。

【００３４】以上、本発明の実施例について説明した
が、本発明の実施の形態は、上記実施例に何ら限定され
ることなく、本発明の技術的範囲に属する限り種々の形
態をとり得ることはいうまでもない。例えば、上記実施
例では、本発明のマイクロコンピュータをＥＣＵに適用
させた例を示したが、当該マイクロコンピュータの適用
対象はＥＣＵに限られず、他の電子制御装置に適用させ
ることができることはもちろんである。

【００３５】また、上記実施例では、本発明の効果が特
に発揮される例として、上位割込処理にＮＭＩ割込処理
を選んで説明したが、上位割込処理はＮＭＩ割込処理に
限られず、タイマ割込処理よりも優先順位が高い割込処
理であれば本発明を適用することは可能である。また、
逆に上記タイマ割込処理としては、タイマ一致により割
込要求を発生し、その割込要求により所定のプログラム
を設定するソフト的な割込処理として説明したが、ＮＭ
Ｉ割込処理よりも優先順位が低いハード的な割込処理、
つまり、ソフトを介在させずにタイマ一致によりマイコ
ンの出力ポート等をハード的に制御する割込処理であっ
てもよいことはもちろんである。

【００３６】さらに、上記実施例では、割込要求発生手
段としてのタイマ部にＦＲＣ２９を採用したが、例えば
ＣＰＵ２１内のレジスタを使用してカウントする態様と
することも考えられる。ただし、この場合は、割込要因
によっては、レジスタ内のカウント値が消滅或いは書き
換えられてしまうことが懸念される。このため、上位割
込要求が入力された場合に、レジスタ内のカウント値を
バックアップＲＡＭ等に一時退避させ、上位割込処理の
実行が終了したときに、当該バックアップＲＡＭからこ
のカウント値を取り出し、このカウント値を用いて（更
新する態様で）カウント手段によるカウントを再開する
ようにしてもよい。尚、この場合には、バックアップＲ
ＡＭが記憶手段に該当する。

【図面の簡単な説明】

【図１】 本発明の実施例に係るＥＣＵ周辺の電気的構
成を表すブロック図である。

【図２】 実施例のマイクロコンピュータが実行するタ
イマ一致制御を示すタイムチャートである。

【図３】 実施例のマイクロコンピュータが実行するタ
イマ一致制御を示すフローチャートである。

【図４】 従来のマイクロコンピュータが実行するタイ
マ一致制御を示すタイムチャートである。

【符号の説明】

１・・・ＥＣＵ、 ２・・・マイクロコンピュータ、３
・・・電源回路、 ２４・・・タイマ部、２７・・・リ
セット回路、 ２８・・・フリーランニングカウンタ
（ＦＲＣ）、２９・・・アウトプットコンペアレジスタ
（ＯＣＲ）、 ３０・・・比較器

Claims (4)

【特許請求の範囲】
1. 【請求項１】 計時用カウンタによる計時時刻が予め設
   定された割込時刻と一致した際に割込要求を発生する割
   込要求発生手段を備え、 予め設定されたプログラムに従い、所定の演算処理を実
   行すると共に、該演算処理の過程で前記割込要求発生手
   段に割込時刻を設定し、該割込時刻の設定により前記割
   込要求発生手段から割込要求が入力されると、該割込要
   求に対応した割込処理を実行し、更に、外部から前記割
   込要求発生手段が発生する割込要求よりも優先度の高い
   上位割込要求が入力されると、該上位割込要求に対応し
   た上位割込処理を最優先で実行するように構成されたマ
   イクロコンピュータにおいて、 外部から前記上位割込要求が入力されると、前記割込要
   求発生手段を構成する計時用カウンタのカウント動作を
   停止させ、その後、前記上位割込処理が終了すると、前
   記計時用カウンタのカウント動作を再開させる計時カウ
   ント停止手段を設けたことを特徴とするマイクロコンピ
   ュータ。
2. 【請求項２】 前記上位割込要求が、マスク禁止割込要
   求であることを特徴とする請求項１記載のマイクロコン
   ピュータ。
3. 【請求項３】 請求項１又は請求項２に記載のマイクロ
   コンピュータにおいて、さらに、前記上位割込要求が入
   力された場合に、所定のデータを退避させるための記憶
   手段を備え、 前記計時カウント停止手段は、 前記上位割込要求が入力されると、前記計時用カウンタ
   のカウント動作を停止させ、その時のカウント値を前記
   記憶手段に退避させ、 前記上位割込処理の実行が終了したときに、前記記憶手
   段から前記退避させたカウント値を取り出して前記計時
   用カウンタに格納し、該カウント値を用いて前記計時用
   カウンタのカウント動作を再開させる、 ことを特徴とするマイクロコンピュータ。
4. 【請求項４】 前記計時カウント停止手段は、前記上位
   割込要求が入力された後、所定時間経過しても該上位割
   込要求が解除されない場合には、当該マイクロコンピュ
   ータの処理動作をリセットすることを特徴とする請求項
   １〜３のいずれかに記載のマイクロコンピュータ。