WO2010095311A1 - 圧着方法および圧着装置 - Google Patents

圧着方法および圧着装置 Download PDF

Info

Publication number
WO2010095311A1
WO2010095311A1 PCT/JP2009/068047 JP2009068047W WO2010095311A1 WO 2010095311 A1 WO2010095311 A1 WO 2010095311A1 JP 2009068047 W JP2009068047 W JP 2009068047W WO 2010095311 A1 WO2010095311 A1 WO 2010095311A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
chip components
pressure
crimping
chip
Prior art date
Application number
PCT/JP2009/068047
Other languages
English (en)
French (fr)
Inventor
哲幸 松下
加津男 浦西
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Publication of WO2010095311A1 publication Critical patent/WO2010095311A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75314—Auxiliary members on the pressing surface
    • H01L2224/75315—Elastomer inlay
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75314—Auxiliary members on the pressing surface
    • H01L2224/75317—Removable auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0182—Using a temporary spacer element or stand-off during processing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0195—Tool for a process not provided for in H05K3/00, e.g. tool for handling objects using suction, for deforming objects, for applying local pressure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits

Definitions

  • the present invention relates to a crimping method and a crimping apparatus for collectively crimping and mounting a plurality of chip components juxtaposed on a substrate.
  • the mounting method using an anisotropic conductive film has the advantage of being able to handle fine pitches and being able to electrically connect multiple contacts at once.
  • ACF anisotropic conductive film
  • the anisotropic conductive film is sandwiched between the chip component and the circuit board, the resin component contained in the anisotropic conductive film is melted and the conductive particles contained in the anisotropic conductive film are It is crushed between the electrode of the chip component and the wiring pattern of the circuit board, and the electrode of the chip component and the wiring pattern of the circuit board are electrically connected via the conductive particles.
  • the plurality of chip parts can be collectively crimped onto the circuit board.
  • Patent Document 1 discloses a pressure bonding method in which heating and pressing are performed by a pressure bonding head in a state where an elastic member (elastic sheet) is interposed between the pressure bonding head and a plurality of chip components. Yes. According to this, even if there is some dimensional variation among the plurality of chip parts, the pressure variation caused by this variation is alleviated and absorbed by the elastic deformation of the elastic sheet. Therefore, even when a plurality of chip components are pressure-bonded in a lump, substantially uniform pressure is applied to each chip component, so that the problem of pressure-bonding failure can be solved.
  • an elastic member elastic sheet
  • Patent Document 2 discloses a saddle-type pressure-bonding head in which a dam member higher than the height of the elastic body is provided on the head body in which the elastic body (pressing rubber) is disposed so as to surround the periphery of the elastic body, There is disclosed a crimping method that includes a pedestal that fits into the crimping head, places a circuit board on which the chip component is arranged on the pedestal, and presses the chip component with the crimping head. According to this, even if there is some dimensional variation among the plurality of chip parts, the pressure variation due to this variation is alleviated and absorbed by the elastic deformation of the pressing rubber.
  • JP 2000-68633 A (paragraphs [0006], [0007], FIG. 5) JP 2007-189100 A (paragraphs [0013], [0014], FIG. 3)
  • the horizontal force cancels and there is almost no misalignment.
  • the force is applied only from one side due to the swelling of the elastic member. Since the force is released because the transverse flow of the elastic member is not blocked on the opposite side, the force is not canceled out and the chip components are misaligned in the extending direction.
  • the chip shape is a rectangular planar shape having a long side and a short side, and a plurality of chip parts are arranged in an orientation in which the long sides are adjacent to each other, the area received is larger than that in the reverse orientation. , The gap also increases.
  • the present invention has been made in view of the above-described conventional problems.
  • a plurality of chip components juxtaposed on a substrate are collectively pressure-bonded and mounted, the arrangement of chip components positioned at the end of the alignment is arranged. It is an object of the present invention to provide a method and apparatus capable of preventing displacement in the extension direction.
  • the crimping method of the present invention includes a plurality of chip components juxtaposed on a substrate, wherein the crimping head is placed in a state where an elastic sheet is interposed between the crimping head and the plurality of chip components.
  • a pressure bonding method in which a plurality of chip components are pressure-bonded together on the substrate by heating from the pressure-bonding head or the back surface of the substrate in a state of being pressed toward the substrate, By arranging a spacer adjacent to the extending direction of the arrangement of the chip components, the lateral flow caused by the deformation of the elastic sheet is blocked by the spacer.
  • the crimping method of the present invention if the crimping is performed with an anisotropic conductive film interposed between the chip component and the substrate, it is possible to cope with the fine pitch of the wiring pattern.
  • an FPC is arranged together with a plurality of chip components on a substrate on which an IC chip is mounted, and the FPC and the plurality of chip components are connected to the crimping head and the IC chip.
  • the substrate is heated from the pressure head or the back surface of the substrate in a state where the pressure head is pressed toward the substrate with an elastic sheet interposed between the FPC and the plurality of chip components.
  • the FPC and the plurality of chip components are collectively pressure-bonded on the top.
  • chip parts and FPCs having variations in height on the substrate can be collectively bonded by interposing an elastic sheet between them and the pressure bonding head.
  • crimping is performed with an anisotropic conductive film interposed between the chip component, the FPC, and the substrate. Is possible.
  • the elastic sheet is intermittently fed from a roll toward the gap between the crimping head and the plurality of chip components. Maintenance is easy because there is no need to replace it. In addition, since it is not necessary to use an elastic sheet having a pressing mark, a stable pressure can always be applied to an object to be bonded such as a chip component. Further, even when the used elastic sheet is reused, it is possible to avoid the fact that the object to be bonded repeatedly hits the same portion of the elastic sheet.
  • the pressure-bonding method of the present invention is characterized in that, in the above-described pressure-bonding method, the spacer is interposed between the elastic sheet and the FPC at the time of pressure-bonding.
  • the pressure-bonding part of the FPC receives the pressure of the pressure-bonding head through the rigid spacer, and does not receive pressure directly from the elastic sheet.
  • the bulge of the elastic sheet is received by the spacer, but the spacer is installed at a position positioned with respect to the substrate, and the structure does not move, so that the displacement due to the bulge of the elastic sheet does not occur. Therefore, no positional deviation occurs in the FPC that is pressed by the spacer. Further, since the pressure applied to the FPC crimping portion is also subjected to a predetermined pressure through the spacer, it is possible to prevent crimping failure.
  • the substrate is placed on the substrate while heating a stage on which the substrate is placed and a plurality of chip components juxtaposed on the substrate on the stage.
  • a pressing head that collectively presses toward the substrate, a backup stage heating head that receives the substrate pressing surface from the back surface of the substrate, an elastic sheet that is disposed between the pressing head and the plurality of chip components, and the substrate.
  • a plurality of spacers arranged adjacent to each other in the extending direction of the chip parts;
  • the spacer integrally has a plurality of functional portions arranged adjacent to each other in the extending direction of the arrangement of the plurality of chip components on the substrate.
  • the spacer functions as a dummy chip component, and it is possible to prevent displacement of the chip components positioned at the end of the alignment in the extending direction.
  • Schematic cross-sectional view for explaining that crimp displacement of FPC does not occur in the second embodiment
  • FIG. 1 is a perspective view of a liquid crystal panel used in a liquid crystal display device such as a mobile phone
  • FIG. 2 is a plan view of the liquid crystal panel.
  • wiring and input / output terminal patterns are omitted.
  • the liquid crystal panel 50 of the liquid crystal display device includes a first substrate 1 formed of transparent glass or the like and a second substrate 2 also formed of transparent glass or the like.
  • the sealing agent 3 is formed on one of these substrates by printing or the like, and the liquid crystal partitioned and formed by the sealing agent 3 in the gap between the first substrate 1 and the second substrate 2 with the sealing agent 3 interposed therebetween.
  • the liquid crystal 4 is sealed in the sealing region 40.
  • FIG. 3 is a plan view schematically showing a mounting region and the like of chip parts formed on the liquid crystal panel. Also in this figure, wiring and input / output terminal patterns are omitted.
  • the second substrate 2 is larger than the first substrate 1, a part of the second substrate 2 is overlapped with the first substrate 1, and a part of the second substrate 2 is from the lower edge of the first substrate 1. Overhang.
  • An IC chip mounting area 6 for mounting the driving IC chip 5 is formed in the projecting portion 21 adjacent to the liquid crystal sealing area 40.
  • an input terminal portion 8 is formed on the protruding portion 21 of the second substrate 2 adjacent to the left and right center portion of the IC chip mounting region 6 and along the lower edge of the second substrate 2.
  • a flexible circuit board (FPC) 7 is connected to the input terminal portion 8.
  • a plurality of chip component mounting areas 9 1 to 9 20 are formed around the IC chip mounting area 6 in the protruding portion 21 of the second substrate 2.
  • the chip component mounting areas 9 1 to 9 20 are arranged in the left-right direction, and corresponding chip components 10 1 to 10 20 such as resistors and ceramic capacitors are mounted on each.
  • a plurality of chip components 10 1 to 10 20 are mounted side by side on the protruding portion 21 of the second substrate 2.
  • FIGS. 4 (A) to 4 (D), FIG. 5, and FIG. 5 In mounting the IC chip 5, the FPC 7, and the chip components 10 1 to 10 20 on the second substrate 2, in the present invention, refer to FIGS. 4 (A) to 4 (D), FIG. 5, and FIG. The crimping method described below is used.
  • FIG. 4A to 4D are perspective views for explaining the procedure of the first embodiment of the crimping method according to the present invention.
  • 5 is a cross-sectional view taken along line xx in FIG. 4D
  • FIG. 6 is a plan view showing the liquid crystal panel in FIG. 4D.
  • the conductive film 11 is disposed.
  • the IC chip 5 is disposed on the anisotropic conductive film 11 corresponding to the IC chip mounting region 6. , Temporarily crimped. Then, the IC chip 5 is pressed toward the second substrate 2 by the pressure head while heating the anisotropic conductive film 11 from the stage 16 or the pressure head (indicated by the arrow Q). Thereby, the IC chip 5 is mounted in the IC chip mounting area 6.
  • the chip components 10 1 to 10 20 are arranged on the anisotropic conductive film 11 corresponding to the respective chip component mounting regions 9 1 to 9 20 and temporarily press-bonded. Further, an output terminal portion of the FPC 7 is disposed on the anisotropic conductive film 11 corresponding to the input terminal portion 8 and temporarily crimped. An anisotropic conductive film 12 is disposed in advance on the output terminal portion of the FPC 7, and the FPC 7 is disposed on the anisotropic conductive film 11 via the anisotropic conductive film 12. Note that the FPC 7 may be disposed directly on the anisotropic conductive film 11 without using the anisotropic conductive film 12.
  • the stage 16 or the crimping is performed with the elastic sheet 14 interposed between the crimping head 13, the IC chip 5, the FPC 7, and the chip components 10 1 to 10 20.
  • the IC chip 5, the FPC 7, and the chip components 10 1 to 10 20 are pressed toward the second substrate 2 by the pressure-bonding head 13 while the anisotropic conductive films 11 and 12 are heated from the head 13 side.
  • the FPC 7 is connected to the input terminal portion 8, and the chip components 10 1 to 10 20 are mounted in the chip component mounting areas 9 1 to 9 20 .
  • the spacer 15 for preventing the displacement of the chip components located at the end of the arrangement on the second substrate 2. Place.
  • FIGS. 8 a conventional crimping method will be described with reference to FIGS.
  • the substrate 101 is placed on the stage 112 and elastic between the chip components 103 to 107 and the crimping head 108 when crimping with the crimping head 108 from above the chip components 103 to 107.
  • a sheet 109 is interposed. If it does so, the force of a horizontal direction will act on a chip component as the elastic sheet 109 which entered into the narrow space between chip components tends to swell.
  • the elastic sheet 109 receives a force in the horizontal direction from both sides.
  • the force in the horizontal direction cancels out, and the positional deviation hardly occurs.
  • the elastic sheet 109 bulges only from one side. Since the force is not received in the horizontal direction (the force is released because the lateral flow of the elastic sheet 109 is not blocked on the opposite side), the force is not canceled out, and the extending direction of the lines (directions of arrows A and B in FIG.
  • spacers 110 and 111 are arranged on the substrate 101 adjacent to each other in the extending direction of the arrangement of the chip components 103 to 107 as shown in FIGS. Thereby, the lateral flow due to the deformation of the elastic sheet 109 is blocked by the spacers 110 and 111.
  • the elastic sheet 109 swells in a narrow space formed between the chip components 103 and 107 and the spacers 110 and 111.
  • the spacers 110 and 111 function as dummy chip components, and displacement of the chip components 103 and 107 positioned at the end of the alignment in the extending direction can be prevented.
  • the chip component 10 1 when crimped with a crimping head 13 via the elastic sheet 14, the chip component 10 1 is located at the left end of the arrangement, moreover next prone to large positional deviation to the left for the chip component 10 2 and the opposite sides are longer sides.
  • the chip component 10 20 is located at the right end of the line, and the side facing the adjacent chip component 10 19 is a long side, so that a large positional deviation tends to occur rightward.
  • the chip components 10 6 , 10 12 , and 10 13 are on the lower side of the IC chip 5 and are opposed to the IC chip 5 on the long side, a large positional deviation is likely to occur downward.
  • the spacers are arranged adjacent to each other in the displacement direction of the chip components 10 1 , 10 6 , 10 12 , 10 13 , 10 20 which are likely to cause such displacement, the displacement can be prevented.
  • the rectangular plate is cut out into a block shape as shown in FIG. 6 having the functional portions 15a, 15b, 15c, and 15d integrally at least in a place where such positional deviation is likely to occur.
  • a planar spacer 15 is used. Needless to say, a plurality of spacers may be arranged at pinpoints where misalignment is likely to occur.
  • the present embodiment is configured as a single unit. Since the type, number, orientation, and the like of the chip parts differ depending on the model of the liquid crystal display device, an appropriate spacer shape may be manufactured and prepared according to the model, and replaced according to the model.
  • the stage 16, the crimping head 13, the crimping head 13, the IC chip 5, the FPC 7, and the chip components 10 1 to 10 20 are combined.
  • a sheet supply device 60 that intermittently feeds the elastic sheet 14 from the roll and a crimping device 70 having the spacer 15 are used.
  • the sheet feeding apparatus 60 includes a feeding roller 61 on which the elastic sheet 14 wound in a roll shape is placed, a winding roller 62 that winds up the used elastic sheet 14, and tension rollers 63 and 64. The one with is used.
  • the liquid crystal panel 50 is conveyed onto the stage 16, the crimping head 13 is lifted and lowered, the elastic sheet 14 is intermittently fed from the supply roller 61, and the used elastic sheet by the winding roller 62 is used. 14 intermittent collection is performed in conjunction with each other, and the mounting of the IC chip 5 and the chip components 10 1 to 10 20 and the connection of the FPC to the second substrate 2 of the liquid crystal panel 50 are continuously performed.
  • the sheet feeding device 60 may be provided with an elevating mechanism so that the elastic sheet is raised and lowered together with the raising and lowering of the pressure bonding head 13.
  • the elastic sheet 14 a soft rubber sheet having high thermal conductivity by blending an inorganic filler such as a silicon rubber sheet blended with silicon oxide is used.
  • the thickness of the elastic sheet 14 is such that the thin FPC 7 needs to be pressure-bonded at once by the pressure-bonding head 13, so that the height of the chip components 10 1 to 10 20 is thicker than the maximum. Yes.
  • the maximum height dimension of the chip component is 0.5 mm
  • an elastic sheet having a thickness of 1.45 mm or more is used.
  • a glass cloth or a Teflon (registered trademark) sheet may be used as the elastic sheet 14 on the pressure bonding surface side of the rubber sheet. is there.
  • the spacer 15 is removed from the liquid crystal panel 50 after the crimping process. Since the spacer 15 of the present embodiment has a shape such that a part of the spacer 15 is placed on the anisotropic conductive film 11, a material (for example, Teflon) that does not easily adhere to the anisotropic conductive film 11 after pressure bonding. (Registered trademark), PEEK (registered trademark)) or a metal coated with a coating (for example, Teflon (registered trademark)) is desirable.
  • the spacer 15 is made of a general resin or a metal such as SUS, Teflon (registered trademark) having a thickness of about 0.01 mm is formed on the back surface of the spacer 15 (the surface in contact with the anisotropic conductive film 11). A sheet or the like may be arranged.
  • the thickness of the spacer is set to be approximately the same as the maximum height of the chip components 10 1 to 10 20 in order to surely prevent displacement of the chip components.
  • the FPC 7 in order to securely connect the FPC 7, the FPC 7 is further disposed in the output terminal portion of the FPC 7 at a position corresponding to the input terminal portion 8 on the anisotropic conductive film 11 disposed on the second substrate 2.
  • the anisotropic conductive film 12 is arranged so that the anisotropic conductive film is doubled.
  • the FPC 7 is directly connected to the portion corresponding to the input terminal portion 8 on the anisotropic conductive film 11.
  • An output terminal portion may be arranged.
  • the FPC 7 is arranged to extend outward from the end surface of the second substrate 2.
  • the FPC 7 is also pressed by the elastic sheet 14. That is, as shown in FIG. 6, the central portion of the notch portion of the spacer 15 has a shape that is retracted outside the end surface of the second substrate 2 (hereinafter referred to as the panel end surface), and includes the crimped portion of the FPC 7. The surrounding area is exposed.
  • the elastic sheet 14 needs to be thick and soft in order to simultaneously press the chip components 10 1 to 10 20 and the FPC 7 having a large height difference (thickness 1.45 mm or more, hardness 50). Degree).
  • a pressure-bonding head 13 having a width sufficient to protrude from the end face of the panel is used, and the pressure-bonding head 13 does not need to be replaced for each type of liquid crystal display device. I am doing so.
  • a gap d is formed between the spacer 15 and the panel end face, and the elastic sheet 14 pressurized in the gap d may be deformed and swelled.
  • the bulge of the elastic sheet 14 escapes in the direction in which the bulge of the elastic sheet 14 cannot be blocked, that is, the direction away from the end face of the panel as indicated by the arrow, and this force causes the FPC 7 to be displaced in that direction.
  • the FPC 7 may be disconnected at the edge of the panel end face.
  • the width dimension of the crimping surface of the crimping head 13 is set to the same position as the end face of the panel, the elastic sheet 14 is hardly deformed, but the width dimension of the output terminal portion 8 is Since it differs depending on the model of the liquid crystal display device, it is necessary to replace the crimping head 13 for each model, and there is a problem that the production efficiency is deteriorated.
  • FIG. 13 P portion enlarged view
  • a gap is formed in the elastic sheet 14 at the corner of the retracted portion of the spacer 15, so that the FPC 7 of that portion is Not pressurized.
  • the pressing force in the vicinity is also lower than the normal pressure, the FPC 7 having a narrow crimping area has a problem that the area required for crimping is insufficient and the connection reliability is lowered.
  • the central portion of the notch portion of the spacer 15 used for preventing the displacement of the chip components 10 1 to 10 20 is not retracted, but rather protruded, and the FPC 7 It is made to cover the crimping part.
  • the spacer 15 is interposed between the elastic sheet 14 and the crimping portion of the FPC 7 during crimping, and the crimping portion of the FPC 7 receives the pressure of the crimping head 13 through the spacer 15 which is a rigid body. And no pressure is directly received from the elastic sheet 14.
  • the bulge of the elastic sheet 14 is received by the spacer 15, but the spacer 15 is installed at a position positioned with respect to the liquid crystal panel 50, and the displacement due to the bulge of the elastic sheet 14 does not occur because it does not move. Accordingly, no positional deviation occurs in the FPC 7 that is pressed by the spacer 15. In addition, since the pressure applied to the pressure-bonding portion of the FPC 7 also receives a predetermined pressure through the spacer 15, it is possible to prevent a pressure-bonding failure.
  • the spacer 15 since the spacer 15 is placed on the FPC crimping portion, the substantial height difference between the chip components 10 1 to 10 20 and the FPC 7 to be crimped is reduced, and the thickness of the elastic sheet 14 is reduced. (Thickness 0.85 mm or more). For the same reason, the hardness of the elastic sheet can be increased (a hardness of about 70 °). The thickness of the spacer 15 and the thickness of up to about 1/4 of the chip components 10 1 to 10 20 in the height substantially the same or chip components 10 1 to 10 20.
  • the case where the chip component is mounted on the glass substrate of the liquid crystal panel has been described as an example.
  • the present invention is not limited to such an embodiment, and the chip component is widely crimped on the substrate.
  • the method can be applied to all mounting methods and apparatuses.
  • the present invention can be used for a crimping method and a crimping apparatus for collectively crimping and mounting a plurality of chip components juxtaposed on a substrate.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

圧着時、チップ部品の位置ズレを防止するために、基板上に並置した複数のチップ部品（１０１～１０２０）を、圧着ヘッド（１３）とチップ部品との間に弾性シート（１４）を介在させた状態で圧着ヘッド（１３）または、基板裏面に接したステージ（１６）で加熱しながら、圧着ヘッド（１３）によって基板に向けて押圧することにより、基板上にチップ部品を一括して圧着する圧着方法において、圧着時、基板上に、チップ部品（１０１～１０２０）の並びの延長方向に隣接してスペーサ（１５）を配置することにより、弾性シート（１４）の変形による横流れをスペーサ（１５）で堰き止める。

Description

圧着方法および圧着装置
　本発明は、基板上に並置された複数のチップ部品を一括で圧着実装する圧着方法及び圧着装置に関する。
　異方導電性膜（ＡＣＦ）を用いる実装方法は、ファインピッチへの対応が可能であるとともに、多接点を一括して電気接続できるという利点がある。このような異方導電性膜を用いてコンデンサ、抵抗等のチップ部品を実装するには、回路基板上に配置したチップ部品を圧着ヘッドによって回路基板上に向けて押圧する。その際に、チップ部品と回路基板との間に異方導電性膜を挟んでおけば、異方導電性膜に含まれる樹脂分が溶融するとともに、異方導電性膜に含まれる導電粒子がチップ部品の電極と回路基板の配線パターンとの間で押し潰され、チップ部品の電極と回路基板の配線パターンとが導電粒子を介して電気的に接続する。
　ここで、圧着ヘッドと回路基板との間に複数のチップ部品を配置しておけば、これらの複数のチップ部品を一括して回路基板上に圧着できる。
　しかしながら、従来の圧着方法で複数のチップ部品を一括して回路基板上に圧着すると、これらの複数のチップ部品の高さ寸法のばらつきに起因して、各チップ部品に均等な圧力が加わらない。従って、高さ寸法の低いチップ部品には十分な圧力が加わらないので、外観不良や接触抵抗大などといった圧着不良が発生するとい問題点がある。このようなセラミックコンデンサの高さ寸法のばらつきは、同一定格のものであっても公差が存在する以上、避けることができない。
　この問題を解決するため、特許文献１には、圧着ヘッドと複数のチップ部品との間に弾性部材（弾性シート）を介在させた状態で圧着ヘッドによる加熱および押圧を行う圧着方法が開示されている。これによると、複数のチップ部品の間に多少の寸法ばらつきがあっても、このばらつきに起因する圧力のばらつきは弾性シートの弾性変形によって緩和、吸収される。それゆえ、複数のチップ部品を一括して圧着する場合でも、各チップ部品に略均等な圧力が加わるので、圧着不良の問題を解消できる。
　また、特許文献２には、弾性体（押圧ゴム）の配置されたヘッド本体に、弾性体の周囲を囲むように弾性体の高さよりも高いダム部材が設けられた升型の圧着ヘッドと、この圧着ヘッドに嵌り合う台座を備えて、チップ部品の配置された回路基板を台座の上に置き、圧着ヘッドでチップ部品を押圧する圧着方法が開示されている。これによると、複数のチップ部品の間に多少の寸法ばらつきがあっても、このばらつきに起因する圧力のばらつきは押圧ゴムの弾性変形によって緩和、吸収される。それゆえ、複数のチップ部品を一括して圧着する場合でも、各チップ部品に略均等な圧力が加わるので、圧着不良の問題を解消できる。また、押圧ゴムの変形による横流れがダム部材で堰き止められる。それゆえ、部品チップの位置ズレが起こりにくい。
特開２０００－６８６３３号公報（段落［０００６］、［０００７］、図５） 特開２００７－１８９１００号公報（段落［００１３］、［００１４］、図３）
　しかし、引用文献１の圧着方法では、チップ部品が並んで回路基板上に配置されている場合、上部より圧着ヘッドで加圧すると、チップ部品とチップ部品の間の狭いスペースに入り込んだ弾性部材が膨らもうとして、チップ部品には水平方向の力が働く。このとき、並びの端に位置しないチップ部品では、必ず並び方向の両側に隣接するチップ部品があるので、弾性部材の膨らみにより両側から水平方向に力を受けることになる。この結果、水平方向の力は相殺し、ほとんど位置ズレが生じないが、片側にしか隣接するチップ部品がない並びの端に位置するチップ部品では、弾性部材の膨らみにより片側からしか水平方向に力を受けない（反対側では弾性部材の横流れが堰き止められないので力がリリースされる）ので、力が相殺されず、並びの延長方向へチップ部品の位置ズレが生じてしまう。特に、チップ形状が長辺と短辺を有する長方形の平面形状であり、長辺同士が隣り合う配向で複数のチップ部品が並んでいるときは、逆の配向のときより受ける面積が大きくなる分、ズレも大きくなる。
　一方、引用文献２の圧着方法では、液晶パネルのように、透明電極を形成したガラス基板などでは実装されるチップ部品の種類も数もそれほど多くなく、基板面積に対して実装領域が極端に小さくなるので、複数のチップ部品の並びの端のチップ部品からダム部材までの距離が長くなり、この間で弾性部材の膨らめる広いスペースが十分にあるので、ダム部材による弾性部材の横流れの堰き止め効果は薄く、ダム部材がないときと同じように位置ズレが生じてしまう。事実、本願発明者らは、引用文献２の圧着方法で、液晶パネルのガラス基板上に並置された複数のチップ部品を圧着すると、上記のような位置ズレが生じることを確認した。
　本発明は、上記したような従来の課題に鑑みてなされたものであり、基板上に並置された複数のチップ部品を一括で圧着実装する際に、並びの端に位置するチップ部品の並びの延長方向への位置ズレを防止することのできる方法及び装置を提供することを目的とする。
　上記目的を達成するために本発明の圧着方法は、基板上に並置した複数のチップ部品を、圧着ヘッドと複数の前記チップ部品との間に弾性シートを介在させた状態で前記圧着ヘッドを前記基板に向けて押圧した状態で、圧着ヘッド、または、基板裏面から加熱することにより、該基板上に複数の前記チップ部品を一括して圧着する圧着方法において、圧着時、前記基板上に、複数の前記チップ部品の並びの延長方向に隣接してスペーサを配置することにより、前記弾性シートの変形による横流れをスペーサで堰き止めることを特徴としている。
　この方法によると、圧着時、チップ部品の並びの延長上に隣接するスペーサが存在することにより、弾性シートの変形による横流れがスペーサにより堰き止められる。この結果、片側にしか隣接するチップ部品がない並びの端に位置するチップ部品は、該チップ部品とスペーサの間に形成された狭いスペースで弾性シートが膨らむことによって、隣接するチップ部品のない反対側からも水平方向に力を受け、隣接するチップ部品のある側から受けていた力は相殺される。
　また本発明の圧着方法において、前記チップ部品と前記基板との間に異方導電性膜を介在させた状態で圧着を行えば、配線パターンのファインピッチへの対応が可能である。
　また本発明の圧着方法は、上記圧着方法において、ＩＣチップの実装された基板上に複数の前記チップ部品と共にＦＰＣを配置し、前記ＦＰＣ及び複数の前記チップ部品を、前記圧着ヘッドと前記ＩＣチップ、前記ＦＰＣ、複数の前記チップ部品との間に弾性シートを介在させた状態で前記圧着ヘッドを前記基板に向けて押圧した状態で、圧着ヘッド、または、基板裏面から加熱することにより、該基板上に前記ＦＰＣ及び複数の前記チップ部品を一括して圧着することを特徴としている。
　この方法によると、基板上に高さ寸法においてばらつきのあるチップ部品及びＦＰＣを、これらと圧着ヘッドの間に弾性シートを介在させることで一括して圧着することが可能となる。
　また本発明の圧着方法は、上記圧着方法において、前記チップ部品、前記ＦＰＣと前記基板との間に異方導電性膜を介在させた状態で圧着を行うようにしたので、配線パターンのファインピッチへの対応が可能である。
　また本発明の圧着方法は、上記圧着方法において、前記弾性シートを、前記圧着ヘッドと複数の前記チップ部品との間に向けてロールから間欠的に繰り出すようにしたので、弾性シートが破損しても張り替える必要がないのでメンテナンスが容易である。また、押圧痕がついた弾性シートを使用しないで済むので、常に安定した圧力をチップ部品等の被圧着物に加えることができる。また、使用済の弾性シートを再使用する場合でも、被圧着物が弾性シートの同じ箇所に繰り返し当たるという自体を避けることができる。
　また本発明の圧着方法は、上記圧着方法において、圧着時、前記弾性シートと前記ＦＰＣとの間に前記スペーサを介在させるようにしたことを特徴としている。
　この構成によると、ＦＰＣの圧着部は圧着ヘッドの圧力を剛体であるスペーサを通して受けることになり、弾性シートから直接圧力を受けなくなる。弾性シートの膨らみはスペーサが受けることになるが、スペーサは基板に対して位置決めされた位置に設置され、動かない構造のため弾性シートの膨らみによるズレは起きない。従って、スペーサによって押さえられているＦＰＣにも位置ズレは生じない。また、ＦＰＣの圧着部に加わる圧力もスペーサを通じて既定の圧力を受けるので圧着不良も防ぐことが出来る。
　このような圧着方法を行うには、圧着装置に対して、上記圧着装置において、基板を載置するステージと、該ステージ上の前記基板上に並置した複数のチップ部品を加熱しながら前記基板に向けて一括して押圧する押圧ヘッド、または、基板裏面から基板押圧面を受けるバックアップステージ加熱ヘッドと、該押圧ヘッドと複数の前記チップ部品との間に配置された弾性シートと、前記基板上に複数の前記チップ部品の並びの延長方向に隣接して配置されるスペーサとを設ける。ここで、前記圧着ヘッドと複数の前記チップ部品との間に前記弾性シートをロールから間欠的に繰り出すシート供給装置を設けておくことが好ましい。また、前記スペーサは、前記基板上に複数の前記チップ部品の並びの延長方向に隣接して配置される複数の機能部を一体的に有するものとするのが、取り扱いの面で望ましい。
　本発明によると、圧着時、チップ部品の並びの延長上に隣接するスペーサが存在することにより、弾性シートの変形による横流れがスペーサにより堰き止められる。この結果、片側にしか隣接するチップ部品がない並びの端に位置するチップ部品は、該チップ部品とスペーサの間に形成された狭いスペースで弾性シートが膨らむことによって、隣接するチップ部品のない反対側からも水平方向に力を受け、隣接するチップ部品のある側から受けていた力は相殺される。いわば、スペーサがダミーのチップ部品として機能し、並びの端に位置するチップ部品の並びの延長方向への位置ズレを防止することができる。
液晶表示装置に用いられる液晶パネルの概略斜視図 液晶パネルの平面図 チップ部品の実装領域等を示す液晶パネルの平面図 本発明の圧着方法の第１の実施形態の手順を説明する斜視図 図４（Ｄ）のｘ－ｘ線断面図 第１の実施形態に係る、スペーサを配置した液晶パネルの平面図 従来の圧着方法を説明する模式的平面図 従来の圧着方法を説明する模式的断面図 本発明の圧着方法を説明する模式的平面図 本発明の圧着方法を説明する模式的断面図 第１の実施形態でＦＰＣの圧着ズレの発生を説明する模式的断面図 第１の実施形態でＦＰＣの圧着ズレを解消する一考案を説明する模式的断面図 第１の実施形態でＦＰＣの圧着ズレを解消する別考案を説明する模式的断面図 本発明の圧着方法の第２の実施形態に係る、スペーサを配置した液晶パネルの平面図 第２の実施形態でＦＰＣの圧着ズレが発生しないことを説明する模式的断面図
　以下に本発明の実施形態を図面を参照して説明する。図１は、携帯電話等の液晶表示装置に用いられる液晶パネルの斜視図であり、図２は、液晶パネルの平面図である。これらの図において、配線や入出力端子のパターンは省略している。
　図１、図２において、液晶表示装置の液晶パネル５０は、透明ガラスなどによって形成された第１基板１と、同じく透明ガラスなどによって形成された第２基板２とを有している。これらの基板の一方にはシール剤３が印刷等によって形成され、このシール剤３を挟んで第１基板１と第２基板２との間の間隙のうち、シール剤３で区画形成された液晶封入領域４０内には液晶４が封入されている。
　図３は、液晶パネルに形成されたチップ部品の実装領域等を模式的に示す平面図である。この図においても配線や入出力端子のパターンは省略している。第２基板２は第１基板１よりも大きく、第２基板２はその一部が第１基板１を重ねた状態で、第２の基板２はその一部が第１基板１の下端縁から張り出す。この張り出し部分２１には、液晶封入領域４０に隣接して駆動用ＩＣチップ５を実装するためのＩＣチップ実装領域６が形成されている。また、第２基板２の張り出し部分２１には、ＩＣチップ実装領域６の左右中央部に隣接するとともに第２基板２の下端縁に沿って入力端子部８が形成されている。入力端子部８には、フレキシブル回路基板（ＦＰＣ）７が接続される。さらに第２基板２の張り出し部分２１には、ＩＣチップ実装領域６の周辺に、複数のチップ部品実装領域９1～９20が形成されている。チップ部品実装領域９1～９20は左右方向に並んでおり、それぞれに抵抗やセラミックコンデンサなどの対応するチップ部品１０1～１０20が実装される。これにより、図２に示すように、第２基板２の張り出し部２１には、複数のチップ部品１０1～１０20が並んで実装されることになる。
　第２基板２に対して、ＩＣチップ５、ＦＰＣ７、チップ部品１０1～１０20を実装するにあたって本発明では、図４（Ａ）～図４（Ｄ）、図５、図６を参照して以下に説明する圧着方法を用いる。
＜圧着方法の第１の実施形態＞
　図４（Ａ）～（Ｄ）は、本発明に係る圧着方法の第１の実施形態の手順を説明する斜視図である。また、図５は、図４（Ｄ）のｘ－ｘ線断面図であり、図６は、図４（Ｄ）における液晶パネルを示す平面図である。
　まず、図４（Ａ）に示すように、液晶パネル５０の第２基板２のうち、ＩＣチップ実装領域６、入力端子部８及びチップ部品実装領域９1～９20を覆うように異方導電性膜１１を配置する。
　次に、図４（Ｂ）に示すように、液晶パネル５０をステージ１６の上に載置した後、ＩＣチップ実装領域６に対応して異方導電性膜１１上にＩＣチップ５を配置し、仮圧着する。そして、ステージ１６あるいは圧着ヘッド（矢印Ｑで示す）の側から異方導電性膜１１を加熱しながら、圧着ヘッドによってＩＣチップ５を第２基板２の方に押圧する。これにより、ＩＣチップ５がＩＣチップ実装領域６に実装される。
　次に、図４（Ｃ）に示すように、各チップ部品実装領域９1～９20に対応して異方導電性膜１１上にチップ部品１０1～１０20を配置し、仮圧着する。さらに、入力端子部８に対応して異方導電性膜１１上にＦＰＣ７の出力端子部を配置し、仮圧着する。ＦＰＣ７の出力端子部にはあらかじめ異方導電性膜１２が配置されていて、該異方導電性膜１２を介してＦＰＣ７は異方導電性膜１１上に配置される。なお、異方性導電膜１２を使わずに直接ＦＰＣ７を異方性導電膜１１上に配置することも可能である。
　次に、図４（Ｄ）、図５に示すように、圧着ヘッド１３とＩＣチップ５、ＦＰＣ７、チップ部品１０1～１０20との間に弾性シート１４を介在させた状態でステージ１６あるいは圧着ヘッド１３の側から異方導電性膜１１、１２を加熱しながら、圧着ヘッド１３によってＩＣチップ５、ＦＰＣ７及びチップ部品１０1～１０20を第２基板２の方に押圧する。これにより、ＦＰＣ７が入力端子部８に接続されるとともに、チップ部品１０1～１０20がチップ部品実装領域９1～９20に実装される。本実施形態では、この工程を行う際に、図４（Ｄ）、図６に示すように、第２基板２上に、並びの端に位置するチップ部品の位置ずれを防止するためのスペーサ１５を配置する。
　ここで、スペーサを用いた本発明の圧着方法によりチップ部品を圧着した場合、チップ部品の位置ずれを防止できる理由を、特許文献１の従来の圧着方法との比較により説明する。例えば、図７の平面図に示すように、基板１０１上のチップ部品実装領域（不図示）の上に異方導電性膜１０２が配置され、その上に平面形状が長方形の５つのチップ部品１０３～１０７が、長辺同士が隣り合う配向並んで配置されている場合を考える。
　まず従来の圧着方法について図７、図８を参照して説明する。図８の断面図に示すように、ステージ１１２上に基板１０１を載置し、チップ部品１０３～１０７の上から圧着ヘッド１０８で圧着するにあたってチップ部品１０３～１０７と圧着ヘッド１０８との間に弾性シート１０９を介在させる。そうすると、チップ部品とチップ部品の間の狭いスペースに入り込んだ弾性シート１０９が膨らもうとして、チップ部品には水平方向の力が働く。このとき、並びの端に位置しないチップ部品１０４、１０５、１０６では、必ず並び方向の両側に隣接するチップ部品があるので、弾性シート１０９の膨らみにより両側から水平方向に力を受けることになる。この結果、水平方向の力は相殺し、ほとんど位置ズレが生じないが、片側にしか隣接するチップ部品がない並びの端に位置するチップ部品１０３、１０７では、弾性シート１０９の膨らみにより片側からしか水平方向に力を受けない（反対側では弾性シート１０９の横流れが堰き止められないので力がリリースされる）ので、力が相殺されず、並びの延長方向（図７の矢印Ａ、Ｂの方向）へチップ部品の位置ズレが生じてしまう。特に、図７のように、チップ形状が長辺と短辺を有する長方形の平面形状であり、長辺同士が隣り合う配向で複数のチップ部品が並んでいるときは、逆の配向のときより力を受ける面積が大きくなる分、位置ズレも大きくなる。
　次に、本発明の圧着方法について図９、図１０を参照して説明する。本発明では、図９、図１０に示すように、圧着時、基板１０１上に、チップ部品１０３～１０７の並びの延長方向に隣接してスペーサ１１０、１１１を配置する。これにより、弾性シート１０９の変形による横流れがスペーサ１１０、１１１により堰き止められる。この結果、片側にしか隣接するチップ部品がない並びの端に位置するチップ部品１０３、１０７は、該チップ部品１０３、１０７とスペーサ１１０、１１１の間に形成された狭いスペースで弾性シート１０９が膨らむことによって、隣接するチップ部品のない反対側からも水平方向に力を受け、隣接するチップ部品のある側から受けていた力は相殺される。いわば、スペーサ１１０、１１１がダミーのチップ部品として機能し、並びの端に位置するチップ部品１０３、１０７の並びの延長方向への位置ズレを防止することができる。
　以上の考察により本実施形態の液晶パネル５０では、図２に示すように、弾性シート１４を介して圧着ヘッド１３により圧着したときに、チップ部品１０1は並びの左端に位置し、しかも隣のチップ部品１０2と対向する辺が長辺であるために左向きに大きな位置ズレを起こしやすい。同様に、チップ部品１０20は並びの右端に位置し、しかも隣のチップ部品１０19と対向する辺が長辺であるために右向きに大きな位置ズレを起こしやすい。また、チップ部品１０6、１０12、１０13はＩＣチップ５の下側にあってしかも長辺でＩＣチップ５と対向しているので下向きに大きな位置ズレを起こしやすい。
　したがって、このような位置ズレを起こしやすいチップ部品１０1、１０6、１０12、１０13、１０20のズレ方向に隣接してスペーサを配置すれば位置ズレを防止することができる。このような知見から本実施形態では、少なくともそのような位置ズレの起こしやすい場所に機能部１５ａ、１５ｂ、１５ｃ、１５ｄを一体的に有する図６のように、矩形板をブロック形に切り欠いた平面形状のスペーサ１５を用いている。もちろん位置ズレを起こしやすい場所にピンポイントで複数のスペーサを配置しても構わないが、取り扱いが煩雑になるので本実施形態では一体物で構成している。なお、液晶表示装置の機種によってチップ部品の種類、数、配向等が異なるので、スペーサの形状は機種に合わせて適宜のものを製作用意し、機種に応じて交換するようにすればいい。
　このような圧着方法を行うにあたって、本実施形態では、図４（Ｄ）に示すように、ステージ１６、圧着ヘッド１３、圧着ヘッド１３とＩＣチップ５、ＦＰＣ７、チップ部品１０1～１０20との間に弾性シート１４をロールから間欠的に繰り出すシート供給装置６０、及びスペーサ１５を有する圧着装置７０を用いる。この圧着装置７０において、シート給送装置６０としては、ロール状に巻回された弾性シート１４が仕掛けられる給材ローラ６１、使用済の弾性シート１４を巻き上げる巻き上げローラ６２、及びテンションローラ６３、６４を備えたものが使用される。この圧着装置７０では、ステージ１６上への液晶パネル５０の搬送と、圧着ヘッド１３の昇降と、給材ローラ６１からの弾性シート１４の間欠的な繰り出しと、巻き上げローラ６２による使用済の弾性シート１４の間欠的な回収とがそれぞれ連動して行われ、液晶パネル５０の第２基板２に対するＩＣチップ５、チップ部品１０1～１０20の実装及びＦＰＣの接続が連続して行われる。なお、シート給送装置６０に昇降機構を設けて圧着ヘッド１３の昇降と共に弾性シートを昇降させる構成としも構わない。
　ここで弾性シート１４としては、シリコン酸化物が配合されたシリコンゴムシートなど、無機充填材の配合によって熱伝導性が高く、かつ、柔らかいゴムシートが用いられる。弾性シート１４の厚みは、本実施形態は厚みの薄いＦＰＣ７も圧着ヘッド１３で一括で圧着する必要があることからチップ部品１０1～１０20のうち高さ寸法が最大のものよりも厚い寸法としている。例えば、チップ部品の最大高さ寸法が０．５ｍｍであった場合、厚み１．４５ｍｍ以上の弾性シートを用いる。もちろん、この厚みであれば、チップ部品の高さ寸法のばらつきや公差があっても圧着不良を防止することが可能となる。なお、圧着後、弾性シート１４を第２基板２から離れやすくするめに、弾性シート１４としてゴムシートの圧着面側にガラスクロス、もしくはテフロン（登録商標）シートを介在させて使用することも可能である。
　スペーサ１５は、圧着処理後、液晶パネル５０から取り除かれる。本実施形態のスペーサ１５は一部が異方導電性膜１１の上に一部が掛かるような形状となっているため、圧着後に異方導電性膜１１にくっつきにくいような材質（例えば、テフロン（登録商標），ＰＥＥＫ（登録商標））や金属にコーティング（例えば、テフロン（登録商標）コーティング）を行ったもので形成されていることが望ましい。また、スペーサ１５が一般的な樹脂製やＳＵＳなどの金属製であってもスペーサ１５の裏面（異方導電性膜１１に接する面）側に、厚さ０．０１ｍｍ程度のテフロン（登録商標）シートなどを配置してもよい。スペーサの厚みは、チップ部品の位置ズレを確実に防止するため、チップ部品１０1～１０20のうち高さ寸法が最大のものと同程度寸法としている。
　なお、異方導電性膜を介しての圧着実装の原理は周知であるので説明を省略する（例えば、特許文献１の段落［００４３］参照）。異方導電性膜を使用すれば、部品実装や端子接続において配線パターンのファインピッチへの対応が可能となる。なお、本実施形態では、ＦＰＣ７の接続を確実に行うため、第２基板２上に配置された異方導電性膜１１上の入力端子部８に対応する箇所にさらにＦＰＣ７の出力端子部に配置された異方導電性膜１２を配置することで、２重に異方導電性膜を重ねるようにしているが、異方導電性膜１１上の入力端子部８に対応する箇所に直接ＦＰＣ７の出力端子部を配置しても構わない。
＜圧着方法の第２の実施形態＞
　本発明に係る圧着方法の第２の実施形態について説明する。ＦＰＣ７は、第２基板２の端面よりも外側へ延出して配置されるが、上記第１の実施形態では、このＦＰＣ７も弾性シート１４で加圧するようにしている。すなわち、図６に示すように、スペーサ１５の切り欠き部の中央部は、第２基板２の端面（以下、パネル端面という）よりも外側へ待避させた形状としており、ＦＰＣ７の圧着部を含めた周辺を露出させるようにしている。
　また、弾性シート１４は、高さの差が大きいチップ部品１０1～１０20とＦＰＣ７を同時に圧着するために、厚みを厚くし、硬度も軟らかくする必要がある（厚み１．４５ｍｍ以上、硬度５０°程度）。
　また、圧着ヘッド１３には、図１１に示すように、圧着面の幅寸法がパネル端面からはみ出すぐらい余裕のあるものを使用し、液晶表示装置の機種毎に圧着ヘッド１３を交換しなくていいようにしている。
　このため、図１１に示すように、スペーサ１５とパネル端面との間に隙間ｄができ、その隙間ｄで加圧された弾性シート１４が変形し膨らむことがある。その結果、弾性シート１４の膨らみを堰き止めることができない方向、すなわち矢印に示すようにパネル端面から遠ざかる方向へ弾性シート１４の膨らみが逃げ、この力によってＦＰＣ７がその方向へ位置ズレする問題がある。また、場合によってはパネル端面のエッジでＦＰＣ７が断線するおそれがある。
　なお、図１２に示すように、圧着ヘッド１３の圧着面の幅寸法をパネル端面と同じ位置になるようにすれば、弾性シート１４の変形は起こりにくくなるが、出力端子部８の幅寸法が液晶表示装置の機種によって違うため、機種毎に圧着ヘッド１３を交換することが必要となり、生産効率が悪くなる問題がある。また、図１３（Ｐ部拡大図）に示すように、パネル端面にスペーサ１５の待避位置がある場合に、スペーサ１５の待避部の隅で弾性シート１４に隙間ができるため、その部分のＦＰＣ７が加圧されない。また、この近辺の加圧力も正規の圧力より低くなるため、圧着領域の狭いＦＰＣ７では圧着必要面積が足りなくなり、接続信頼性が低下する問題がある。
　そこで、本実施形態では、図１４に示すように、チップ部品１０1～１０20のズレ防止のための用いるスペーサ１５の切り欠き部の中央部を待避させないで、むしろ突出させた形状とし、ＦＰＣ７の圧着部に被さるようにしている。これにより、図１５に示すように、圧着時、弾性シート１４とＦＰＣ７の圧着部との間にスペーサ１５が介在し、ＦＰＣ７の圧着部は圧着ヘッド１３の圧力を剛体であるスペーサ１５を通して受けることになり、弾性シート１４から直接圧力を受けなくなる。弾性シート１４の膨らみはスペーサ１５が受けることになるが、スペーサ１５は液晶パネル５０に対して位置決めされた位置に設置され、動かない構造のため弾性シート１４の膨らみによるズレは起きない。従って、スペーサ１５によって押さえられているＦＰＣ７にも位置ズレは生じない。また、ＦＰＣ７の圧着部に加わる圧力もスペーサ１５を通じて既定の圧力を受けるので圧着不良も防ぐことが出来る。
　また、本実施形態では、ＦＰＣ圧着部にスペーサ１５が乗っているので、圧着されるチップ部品１０1～１０20とＦＰＣ７の実質的な高さの差が小さくなり、弾性シート１４の厚みを薄くすることができる（厚み０．８５ｍｍ以上）。また、同様の理由で弾性シートの硬度を硬くできる（硬度７０°程度）。なお、スペーサ１５の厚さはチップ部品１０1～１０20の高さとほぼ同じもしくはチップ部品１０1～１０20の１／４程度までの厚みとする。
　以上、本発明の実施形態では、液晶パネルのガラス基板上にチップ部品を実装する場合を例にして説明したが、本発明はこのような実施形態に限られず、広く基板上にチップ部品を圧着実装する方法、装置全般に適用可能なものである。
　本発明は、基板上に並置された複数のチップ部品を一括で圧着実装する圧着方法及び圧着装置に利用することができる。
　　　１　第１基板
　　　２　第２基板
　　　２１　第２基板の張り出し部
　　　３　シール剤
　　　４　液晶
　　　５　ＩＣチップ
　　　６　ＩＣチップ実装領域
　　　７　ＦＰＣ
　　　８　入力端子部
　　　９1～９20　チップ部品実装領域
　　　１０1～１０20　チップ部品
　　　１１、１２　異方導電性膜
　　　１３　圧着ヘッド
　　　１４　弾性シート
　　　１５　スペーサ
　　　１６　ステージ
　　　５０　液晶パネル
　　　６０　シート供給装置
　　　７０　圧着装置
　　　１０１　基板
　　　１０２　異方導電性膜
　　　１０３～１０７　チップ部品
　　　１０８　圧着ヘッド
　　　１０９　弾性シート
　　　１１０、１１１　スペーサ
　　　１１２　ステージ

Claims (9)

  1. 　基板上に並置した複数のチップ部品を、圧着ヘッドと複数の前記チップ部品との間に弾性シートを介在させた状態で前記圧着ヘッドまたは、基板裏面から加熱しながら、前記圧着ヘッドによって前記基板に向けて押圧することにより、該基板上に複数の前記チップ部品を一括して圧着する圧着方法において、
    　圧着時、前記基板上に、複数の前記チップ部品の並びの延長方向に隣接してスペーサを配置することにより、前記弾性シートの変形による横流れをスペーサで堰き止めることを特徴とする圧着方法。
  2. 　圧着時、前記チップ部品と前記基板との間に異方導電性膜を介在させることを特徴とする請求項１に記載の圧着方法。
  3. 　基板上に複数の前記チップ部品と共にＦＰＣを配置し、前記ＦＰＣ及び複数の前記チップ部品を、前記圧着ヘッドと前記ＦＰＣ、複数の前記チップ部品との間に弾性シートを介在させた状態で前記圧着ヘッドまたは、基板裏面から加熱しながら、前記圧着ヘッドによって前記基板に向けて押圧することにより、該基板上に前記ＦＰＣ及び複数の前記チップ部品を一括して圧着することを特徴とする請求項１に記載の圧着方法。
  4. 　圧着時、前記ＦＰＣ、前記チップ部品と前記基板との間に異方導電性膜を介在させることを特徴とする請求項３に記載の圧着方法。
  5. 　圧着時、前記弾性シートと前記ＦＰＣとの間に前記スペーサを介在させることを特徴とする請求項３又は４に記載の圧着方法。
  6. 　前記弾性シートを、前記圧着ヘッドと複数の前記チップ部品との間に向けてロールから間欠的に繰り出すことを特徴とする請求項１～５のいずれかに記載の圧着方法。
  7. 　基板を載置するステージと、該ステージ上の前記基板上に並置した複数のチップ部品を加熱しながら前記基板に向けて一括して押圧する押圧ヘッドと、該押圧ヘッドと複数の前記チップ部品との間に配置された弾性シートと、前記基板上に複数の前記チップ部品の並びの延長方向に隣接して配置されるスペーサとを有することを特徴とする圧着装置。
  8. 　前記圧着ヘッドと複数の前記チップ部品との間に前記弾性シートをロールから間欠的に繰り出すシート供給装置を有することを特徴とする請求項７に記載の圧着装置。
  9. 　前記スペーサは、前記基板上に複数の前記チップ部品の並びの延長方向に隣接して配置される複数の機能部を一体的に有することを特徴とする請求項７又は８に記載の圧着装置。
PCT/JP2009/068047 2009-02-17 2009-10-20 圧着方法および圧着装置 WO2010095311A1 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009033391 2009-02-17
JP2009-033391 2009-02-17
JP2009190946 2009-08-20
JP2009-190946 2009-08-20

Publications (1)

Publication Number Publication Date
WO2010095311A1 true WO2010095311A1 (ja) 2010-08-26

Family

ID=42633604

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/068047 WO2010095311A1 (ja) 2009-02-17 2009-10-20 圧着方法および圧着装置

Country Status (1)

Country Link
WO (1) WO2010095311A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016104351A1 (ja) * 2014-12-25 2016-06-30 シャープ株式会社 実装基板の製造方法、及び実装基板の製造装置
WO2016192926A1 (de) 2015-05-29 2016-12-08 Muehlbauer GmbH & Co. KG Thermokompressionsvorrichtung mit einem federelement mit variabel einstellbarer vorspannung und verfahren zum verbinden von elektrischen bauteilen mit einem substrat unter verwendung der thermokompressionsvorrichtung
NL2015895B1 (en) * 2015-12-02 2017-06-28 Besi Netherlands Bv Device and method for thermal compression bonding electronic components on a carrier.
DE102018002958A1 (de) 2018-04-11 2019-10-17 Mühlbauer Gmbh & Co. Kg Vorrichtung und Verfahren zum Verbinden eines Halbleiterbauteils mit einer auf einem Substrat befindlichen Leiterstruktur
CN110880546A (zh) * 2018-12-13 2020-03-13 伊乐视有限公司 均匀压强的群组粘接系统和方法
WO2022111917A1 (de) 2020-11-26 2022-06-02 Muehlbauer GmbH & Co. KG Thermokompressionsvorrichtung und verfahren zum verbinden von elektrischen bauteilen mit einem substrat

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001230528A (ja) * 2000-02-15 2001-08-24 Sony Corp 実装装置及び実装方法
JP2003163464A (ja) * 2001-11-27 2003-06-06 Matsushita Electric Works Ltd 配線板の製造方法
WO2007080956A1 (ja) * 2006-01-13 2007-07-19 Sony Chemical & Information Device Corporation 圧着装置及び実装方法
WO2007088647A1 (ja) * 2006-02-01 2007-08-09 Sony Chemical & Information Device Corporation 電気部品の実装方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001230528A (ja) * 2000-02-15 2001-08-24 Sony Corp 実装装置及び実装方法
JP2003163464A (ja) * 2001-11-27 2003-06-06 Matsushita Electric Works Ltd 配線板の製造方法
WO2007080956A1 (ja) * 2006-01-13 2007-07-19 Sony Chemical & Information Device Corporation 圧着装置及び実装方法
WO2007088647A1 (ja) * 2006-02-01 2007-08-09 Sony Chemical & Information Device Corporation 電気部品の実装方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016104351A1 (ja) * 2014-12-25 2016-06-30 シャープ株式会社 実装基板の製造方法、及び実装基板の製造装置
US10237981B2 (en) 2014-12-25 2019-03-19 Sharp Kabushiki Kaisha Method of manufacturing mounting substrate and mounting substrate manufacturing apparatus
WO2016192926A1 (de) 2015-05-29 2016-12-08 Muehlbauer GmbH & Co. KG Thermokompressionsvorrichtung mit einem federelement mit variabel einstellbarer vorspannung und verfahren zum verbinden von elektrischen bauteilen mit einem substrat unter verwendung der thermokompressionsvorrichtung
DE102015006981B4 (de) 2015-05-29 2018-09-27 Mühlbauer Gmbh & Co. Kg Thermokompressionsvorrichtung und Verfahren zum Verbinden von elektrischen Bauteilen mit einem Substrat
NL2015895B1 (en) * 2015-12-02 2017-06-28 Besi Netherlands Bv Device and method for thermal compression bonding electronic components on a carrier.
DE102018002958A1 (de) 2018-04-11 2019-10-17 Mühlbauer Gmbh & Co. Kg Vorrichtung und Verfahren zum Verbinden eines Halbleiterbauteils mit einer auf einem Substrat befindlichen Leiterstruktur
DE102018002958B4 (de) * 2018-04-11 2021-03-18 Mühlbauer Gmbh & Co. Kg Vorrichtung und Verfahren zum Verbinden eines Halbleiterbauteils mit einer auf einem Substrat befindlichen Leiterstruktur
CN110880546A (zh) * 2018-12-13 2020-03-13 伊乐视有限公司 均匀压强的群组粘接系统和方法
WO2022111917A1 (de) 2020-11-26 2022-06-02 Muehlbauer GmbH & Co. KG Thermokompressionsvorrichtung und verfahren zum verbinden von elektrischen bauteilen mit einem substrat
DE102020007235A1 (de) 2020-11-26 2022-06-02 Mühlbauer Gmbh & Co. Kg Thermokompressionsvorrichtung und Verfahren zum Verbinden von elektrischen Bauteilen mit einem Substrat

Similar Documents

Publication Publication Date Title
WO2010095311A1 (ja) 圧着方法および圧着装置
RU2506627C2 (ru) Сенсорная панель и способ ее производства
JP3690378B2 (ja) 表示装置
JP5128773B2 (ja) 液晶表示装置の製造方法
US8013454B2 (en) Wiring substrate and display device including the same
US8102349B2 (en) Display device
US9148957B2 (en) Electronic circuit substrate, display device, and wiring substrate
US20090039495A1 (en) Wiring substrate and display device including the same
TW201635648A (zh) 異向導電性膜及連接結構體
JP3663931B2 (ja) 圧着方法、圧着装置及び液晶表示装置の製造方法
CN102342189B (zh) 芯片部件安装结构、芯片部件安装方法以及液晶显示装置
JPWO2019194278A1 (ja) 調光ユニット
TW540256B (en) Circuit board and method of manufacturing the same, and display apparatus
JP2007281378A (ja) フレキシブル配線基板および電子部品
US20030201709A1 (en) Display panel module with improved bonding structure and method of forming the same
WO2000054099A1 (fr) Dispositif à cristaux liquides et son procédé de production
JP3763607B2 (ja) 液晶表示装置の製造方法及び液晶表示装置
CN101478858A (zh) 电路板结构与其制造方法及液晶显示器
JP4887751B2 (ja) フレキシブル配線基板の熱圧着装置
JP2007123344A (ja) 液晶表示装置
JP2002341786A (ja) プリント配線基板、及びこれを用いる平面表示装置の製造方法
JP2009271383A (ja) 液晶表示装置及び液晶表示装置の製造方法
JPH08136943A (ja) 液晶表示装置
JP3521679B2 (ja) 圧着装置、液晶表示装置の製造方法及び圧着方法
WO2020090026A1 (ja) 表示パネルおよび表示パネルの製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09840414

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09840414

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP