WO2010093123A2 - 고전압 전원의 그라운드와 저전압 전원의 그라운드가 분리된 소스 드라이버 집적회로 - Google Patents

고전압 전원의 그라운드와 저전압 전원의 그라운드가 분리된 소스 드라이버 집적회로 Download PDF

Info

Publication number
WO2010093123A2
WO2010093123A2 PCT/KR2010/000224 KR2010000224W WO2010093123A2 WO 2010093123 A2 WO2010093123 A2 WO 2010093123A2 KR 2010000224 W KR2010000224 W KR 2010000224W WO 2010093123 A2 WO2010093123 A2 WO 2010093123A2
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
ground
power supply
low voltage
integrated circuit
Prior art date
Application number
PCT/KR2010/000224
Other languages
English (en)
French (fr)
Other versions
WO2010093123A3 (ko
WO2010093123A4 (ko
Inventor
홍주표
김언영
나준호
김대성
Original Assignee
(주)실리콘웍스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)실리콘웍스 filed Critical (주)실리콘웍스
Publication of WO2010093123A2 publication Critical patent/WO2010093123A2/ko
Publication of WO2010093123A3 publication Critical patent/WO2010093123A3/ko
Publication of WO2010093123A4 publication Critical patent/WO2010093123A4/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation

Definitions

  • the present invention relates to a technology for separating ground of a source driver integrated circuit in a liquid crystal display, and more particularly, to a ground of a high voltage power supply in a liquid crystal display having a chip on glass (COG) cascade structure.
  • the present invention relates to a source driver integrated circuit having a separated ground of a low voltage power supply.
  • a liquid crystal display refers to a device in which image data is displayed by passing light through a liquid crystal using a feature in which arrangement states of liquid crystal molecules vary according to an applied voltage.
  • the most actively used device is a thin film transistor (TFT) type liquid crystal display (LCD) made using a manufacturing technology of a silicon integrated circuit.
  • TFT thin film transistor
  • a thin film transistor (LCD) type liquid crystal display is a liquid crystal display panel 30 in which a thin film transistor array substrate and a color filter substrate facing each other are bonded at regular intervals, and a liquid crystal layer is injected into the predetermined space. ) And a driving circuit for driving the same.
  • the driving circuit includes a gate driver integrated circuit 40 sequentially applying scan signals to the gate lines every frame, a source driver integrated circuit 20 driving a source line in response to the scan signal of the gate driver integrated circuit, and
  • the timing controller 10 controls the gate driver integrated circuit 40 and the source driver integrated circuit 20 and outputs pixel data, and a power supply unit (not shown) that supplies various driving voltages used in the liquid crystal display. It is composed.
  • FIG. 2 is a view schematically showing a conventional chip-on-glass (COG) type liquid crystal display device.
  • COG chip-on-glass
  • the source driver integrated circuit chips 221 ⁇ 224 and the gate driver integrated circuit chips 231 ⁇ 233 may be directly mounted on the glass substrate 240 of the liquid crystal display panel.
  • the source driver integrated circuit chip and the gate driver integrated circuit chip mounted on the liquid crystal display panel in the COG method are referred to as Line On Glass (hereinafter, LOG ') in which signal lines are directly mounted on the substrate of the liquid crystal panel. Interconnected in a.) Manner, and receive control signals and drive power from a timing controller and a power supply.
  • LOG ' Line On Glass
  • the chip When the chip is mounted in the COG method as described above, there are various methods of receiving data, control signals, and power. Among them, various data and control signals output from the timing controller and the power supplied from the power supply unit are applied to the first source driver integrated circuit, and the remaining source driver integrated circuit sequentially processes data, control signals and power from the first source driver integrated circuit.
  • the receiving method is called a serial cascade method.
  • FIG. 3 is a diagram illustrating a method of supplying power in a conventional COG cascade structure.
  • the line to which the first power supply voltage VDD is connected and the line to which the second power supply voltage VSS2 is connected are high voltage power supply lines for supplying power to a circuit operating at a high voltage inside the source driver integrated circuit.
  • the line to which the third power supply voltage VCC is connected and the line to which the fourth power supply voltage VSS1 is connected are a low voltage power supply line for supplying power to a circuit operating at a low voltage inside the source driver integrated circuit.
  • the second source driver integrated circuit since the second source driver integrated circuit receives power from the first source driver integrated circuit, the second source driver integrated circuit has a large ground in the case of ground (GND) due to the current of the first source driver integrated circuit and the resistance (R) value of the power supply line.
  • Ground-Bouncing Level ground bouncing (GND-Bouncing) occurs. This ground bounce (GND-Bouncing) becomes even higher when the output of the source driver integrated circuit is driven.
  • FIG. 4 is a diagram illustrating a short circuit of the ground voltage in a source driver integrated circuit in a liquid crystal display device having a conventional COG cascade structure.
  • the ground GND is a ground GND of the high voltage power supply line, that is, the ground of the second power voltage VSS2 and the low voltage power supply line, as shown in FIG. 4 unless a separate process is added.
  • the GND, that is, the fourth power supply voltage VSS1 is shorted to each other by the well, or shorted to each other within the integrated circuit by metal.
  • FIG. 5 is a diagram illustrating another short circuit of the ground voltage in the source driver integrated circuit in the liquid crystal display of the conventional COG cascade structure.
  • the Pwell (HV-PW) of the circuit block using the high voltage power supply and the Pwell (LV-PW) of the circuit block using the low voltage power supply are shorted to each other on the substrate. have.
  • FIG. 6 is a diagram illustrating a result of measuring a ground level of a source driver integrated circuit in a liquid crystal display having a conventional COG cascade structure.
  • the ground level is more than twice the ground level of the first source driver integrated circuit, and the section in which the ground level is bouncing is output operation of the source driver integrated circuit. It is a section.
  • the technical problem to be solved by the present invention is to isolate the ground of the high-voltage power supply and the ground of the low-voltage power supply in the source driver integrated circuit of the COG cascade structure logic to use the low voltage power supply noise of the ground of the high voltage power source when driving the source driver integrated circuit
  • the purpose of the present invention is to provide a source driver integrated circuit having a high voltage ground and a low voltage ground separated from each other.
  • the source driver integrated circuit in which the ground of the high voltage power source and the ground of the low voltage power source is separated uses a high voltage in the source driver integrated circuit of the chip-on-glass (COG) cascade structure
  • the first power supply voltage supply line for supplying the first power supply voltage (VDD) to the high voltage operation circuit unit
  • the second power supply voltage supply line for supplying the second power supply voltage (VSS2) to the high voltage operation circuit unit using the high voltage
  • a third power supply voltage supply line for supplying a third power supply voltage VCC to the low voltage operation circuit portion to be used
  • a fourth power supply voltage supply line for supplying a fourth power supply voltage VSS1 to the low voltage operation circuit portion using the low voltage.
  • the second power supply voltage supply line and the fourth power supply voltage supply line are separated from each other.
  • the ground bouncing generated during the output driving operation of the source driver integrated circuit by separating the ground of the high voltage power source and the ground of the low voltage power source.
  • power supply noise due to ground bounce of the high voltage power supply does not interfere with logic circuits using the low voltage power supply, thereby improving frequency margin and voltage margin of the low voltage power supply.
  • FIG. 1 is a view of a typical liquid crystal display It is a figure which shows a structure schematically.
  • FIG. 2 is a view schematically showing a conventional chip-on-glass (COG) type liquid crystal display device.
  • COG chip-on-glass
  • FIG. 3 is a diagram illustrating a method of supplying power in a conventional COG cascade structure.
  • FIG. 4 is a diagram illustrating a short circuit of the ground voltage in a source driver integrated circuit in a liquid crystal display device having a conventional COG cascade structure.
  • FIG. 5 is a diagram illustrating another short circuit of the ground voltage in the source driver integrated circuit in the liquid crystal display of the conventional COG cascade structure.
  • FIG. 6 is a diagram illustrating a result of measuring a ground level of a source driver integrated circuit in a liquid crystal display having a conventional COG cascade structure.
  • the metal wirings of the ground of the high voltage power supply and the ground of the low voltage power supply are separated.
  • the ground of the high voltage power supply and the ground of the low voltage power supply are separated by a well.
  • FIG. 9 is a view showing the result of measuring the ground level of the source driver integrated circuit according to the present invention.
  • the core idea of the present invention is to separate the ground of the high voltage power supply and the ground of the low voltage power supply inside the source driver integrated circuit, thereby eliminating the effect of the ground noise of the high voltage power supply on the logic circuit using the low voltage power supply. To provide a circuit.
  • the metal wirings of the ground of the high voltage power supply and the ground of the low voltage power supply are separated.
  • the driver integrated circuit includes a first power supply voltage supply line 610, a second power supply voltage supply line 620, a third power supply voltage supply line 630, and a fourth power supply voltage supply line 640.
  • the first power supply voltage supply line 610 supplies a first power supply voltage VDD to the high voltage operation circuit unit 650 using a high voltage
  • the second power supply voltage supply line 620 uses a high voltage operation.
  • the second power supply voltage VSS2 is supplied to the circuit unit 650.
  • the third power supply voltage supply line 630 supplies a third power supply voltage VCC to the low voltage operation circuit unit 660 using a low voltage
  • the fourth power supply voltage supply line 640 uses a low voltage operation.
  • the fourth power supply voltage VSS1 is supplied to the circuit unit 660.
  • a driver integrated circuit of a liquid crystal display panel includes a high voltage operation circuit portion requiring a high voltage, such as analog signal processing, and a low voltage operation circuit portion requiring a low voltage, such as a digital logic circuit.
  • the high voltage operation circuit unit 650 operates between the first power supply voltage VDD and the second power supply voltage VSS2, and the low voltage operation circuit unit 660 performs the third power supply voltage VCC and the fourth power supply voltage. It operates between (VSS1).
  • the second power supply voltage VSS2 corresponds to the ground voltage HV-GND of the high voltage operation circuit unit 650 using the high voltage
  • the fourth power supply voltage VSS1 corresponds to the low voltage operation circuit unit using the low voltage ( It corresponds to the ground voltage LV-GND of 660.
  • the high voltage operation is performed by removing a metal line between the ground voltage HV-GND of the high voltage operation circuit unit 650 and the ground voltage LV-GND of the low voltage operation circuit unit 660.
  • the ground voltage HV-GND of the circuit portion and the ground voltage LV-GND of the low voltage operation circuit portion are separated.
  • Separation of the metal wiring may be implemented by carefully designing the layout process and checking whether the ground of the high voltage operation circuit unit 650 and the ground of the low voltage operation circuit unit 660 are completely separated through a verification tool.
  • the well may be a deep N well formed deep in the lower portion of the low voltage operation circuit to surround the low voltage operation circuit.
  • the ground of the high voltage power supply and the ground of the low voltage power supply are separated by a well.
  • the source driver integrated circuit includes a deep N well DNW under the low voltage operation circuit units LV NMOS and LV PMOS, and thus the ground voltage HV-GND of the high voltage operation circuit units HV NMOS and HV PMOS and the low voltage operation circuit unit. It can be seen that the ground voltages LV-GND of the LV NMOS and the LV PMOS are separated from each other so as to be short.
  • the ground of the high voltage power source and the ground of the low voltage power source may be completely separated through the wells formed on the substrate, and the process of forming the wells is well known in the art, and thus detailed description thereof will be omitted.
  • FIG. 9 is a view showing the result of measuring the ground level of the source driver integrated circuit according to the present invention.
  • the ground voltage HV-GND of the high voltage operation circuit portion and the ground voltage LV-GND of the low voltage operation circuit portion are separated, so that the power supply of the grounding voltage HV-GND of the high voltage operation circuit portion is separated. Since noise does not affect the low voltage operation circuit portion, bouncing of the ground voltage LV-GND of the low voltage operation circuit portion becomes very small.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 액정표시장치에서 소스 드라이버 집적회로의 그라운드를 분리하는 기술에 관한 것으로, 특히, 칩-온-글래스(Chip On Glass:COG) 캐스케이드(cascade) 구조의 액정표시장치에서 고전압 전원의 그라운드와 저전압 전원의 그라운드가 분리된 소스 드라이버 집적회로에 관한 것이다.

Description

고전압 전원의 그라운드와 저전압 전원의 그라운드가 분리된 소스 드라이버 집적회로
본 발명은 액정표시장치에서 소스 드라이버 집적회로의 그라운드를 분리하는 기술에 관한 것으로, 특히, 칩-온-글래스(Chip On Glass:COG) 캐스케이드(cascade) 구조의 액정표시장치에서 고전압 전원의 그라운드와 저전압 전원의 그라운드가 분리된 소스 드라이버 집적회로에 관한 것이다.
액정디스플레이(Liquid Crystal Display, LCD)는 인가전압에 따라 액정분자들의 배열 상태가 달라지는 특징을 이용하여 액정으로 빛을 통과시킴에 의해 영상 데이터가 디스플레이되는 소자를 의미한다. 이 가운데서 최근 가장 활발하게 사용되고 있는 소자는 실리콘 집적회로의 제조기술을 이용하여 만드는 박막 트랜지스터(Thin Film Transistor, TFT)형 액정디스플레이(LCD)이다.
도 1은 일반적인 액정디스플레이의 구조를 개략적으로 나타내는 도면이다.
박막 트랜지스터(Thin Film Transistor, TFT)형 액정디스플레이(LCD)는 서로 대향하는 박막트랜지스터 어레이 기판과 컬러필터 기판이 일정한 간격을 두고 합착되고, 그 일정한 이격공간에 액정층이 주입된 액정표시패널(30)과 이를 구동하기 위한 구동회로로 구성된다.
상기 구동회로는 매 프레임마다 게이트라인들에 주사신호를 순차적으로 인가하는 게이트 드라이버 집적회로(40)와, 게이트 드라이버 집적회로의 주사신호에 대응하여 소스 라인을 구동하는 소스 드라이버 집적회로(20)와, 게이트 드라이버 집적회로(40) 및 소스 드라이버 집적회로(20)를 제어하고 픽셀 데이터를 출력하는 타이밍 제어부(10) 및 액정표시장치에서 사용되는 여러 가지 구동 전압들을 공급하는 전원공급부(미도시)로 구성된다.
종래로부터 상기 드라이버 집적회로를 액정표시패널과 연결하기 위해 여러 방법이 사용되었으며, 최근 들어 미세실장기술의 발전에 따라 상기 드라이버 집적회로를 액정표시패널의 유리기판 위에 직접 실장하여 연결하는 칩-온-글래스(Chip On Glass:이하 'COG'라 한다.)방식이 주로 사용되고 있다.
도 2는 종래의 칩-온-글래스(COG) 방식의 액정표시장치를 간략하게 나타내는 도면이다.
도 2를 참고하면 상기 소스 드라이버 집적회로 칩(221~224) 및 게이트 드라이버 집적회로 칩(231~233)들이 액정표시패널의 유리기판(240) 위에 직접 실장되어 있음을 알 수 있다.
또한 상기 COG 방식에서 액정표시패널에 실장되는 소스 드라이버 집적회로 칩 및 게이트 드라이버 집적회로 칩들은 신호라인들이 액정패널의 기판 상에 직접 실장되는 라인-온-글래스(Line On Glass:이하 LOG'라 한다.) 방식으로 상호 접속되고, 타이밍제어부 및 전원공급부로부터 제어신호 및 구동 전원을 공급받게 된다.
상기와 같이 COG방식으로 칩이 실장된 경우 데이터와 제어신호 및 전원을 공급받는 방법에는 여러 가지가 있다. 그 중에서 타이밍컨트롤러로부터 출력되는 각종 데이터와 제어신호 그리고 전원공급부에서 공급되는 전원이 제1 소스 드라이버 집적회로로 인가되고 나머지 소스 드라이버 집적회로는 제1 소스 드라이버 집적회로로부터 데이터와 제어신호 및 전원을 순차적으로 수신 받는 방식을 직렬 캐스케이드(serial cascade) 방식이라고 한다.
도 3은 종래의 COG 캐스케이드 구조에서 전원을 공급하는 방식을 나타내는 도면이다.
도 3을 참고하면 제1전원전압(VDD)이 연결되는 라인과 제2전원전압(VSS2)이 연결되는 라인은 소스 드라이버 집적회로 내부의 고전압에서 동작하는 회로에 전원을 공급하는 고전압 전원 공급라인이고, 제3전원전압(VCC)이 연결되는 라인과 제4전원전압(VSS1)이 연결되는 라인은 소스 드라이버 집적회로 내부의 저전압에서 동작하는 회로에 전원을 공급하는 저전압 전원공급라인이다.
도 3에 도시된 바와 같이 COG 캐스케이드 구조의 액정표시장치는 전원공급원(Power Supply)으로부터 공급된 전원이 제1 소스 드라이버 집적회로로 인가되고 제2 소스 드라이버 집적회로는 제1 소스 드라이버 집적회로 내부의 전원공급라인을 거쳐 전원이 공급된다.
이와 같이 제2 소스 드라이버 집적회로는 제1 소스 드라이버 집적회로로부터 전원을 공급받음으로 인해 제1 소스 드라이버 집적회로의 전류와 전원공급라인의 저항(R) 값에 의해 그라운드(GND)의 경우 매우 큰 레벨의 그라운드 바운싱(GND-Bouncing)이 일어나게 된다. 이러한 그라운드 바운싱(GND-Bouncing)은 소스 드라이버 집적회로의 출력이 구동되는 경우에 그 레벨이 더욱 커지게 된다.
도 4는 종래의 COG 캐스케이드 구조의 액정표시장치에서 소스 드라이버 집적회로 내부에서 그라운드 전압의 쇼트를 나타내는 도면이다.
반도체 공정상 그라운드(GND)는 별도의 공정을 추가 하지 않으면, 도 4에 도시된 바와 같이, 고전압 전원 공급라인의 그라운드(GND), 즉, 제2전원전압(VSS2)과 저전압 전원공급라인의 그라운드(GND), 즉, 제4전원전압(VSS1)은 웰(Well)에 의해 서로 쇼트(short)되어 있거나, 금속배선(metal)에 의해 집적회로 내부에서 서로 쇼트(short)되어 있다.
따라서 이러한 COG 캐스케이드 구조를 사용하는 경우 고전압 전원을 공급받는 소스 드라이버 집적회로의 모든 출력이 동작하는 구간에서는 그라운드 바운싱(GND-Bouncing)의 레벨이 매우 커져서 저전압 전원을 사용하는 디지털 로직 회로의 동작에 장애를 발생시키는 문제가 있다.
도 5는 종래의 COG 캐스케이드 구조의 액정표시장치에서 소스 드라이버 집적회로 내부에서 그라운드 전압의 쇼트를 나타내는 또 다른 도면이다.
도 5를 참고하면 고전압 전원을 사용하는 회로 블록의 Pwell(HV-PW)과 저전압 전원을 사용하는 회로블록의 Pwell(LV-PW)이 기판(Substrate) 상에서 서로 쇼트(short)되어 있음을 알 수 있다.
도 6은 종래의 COG 캐스케이드 구조의 액정표시장치에서 소스 드라이버 집적회로의 그라운드 레벨을 측정한 결과를 나타내는 도면이다.
도 6에 도시된 바와 같이 제2 소스드라이버 집적회로의 경우 그라운드 레벨이 제1 소스 드라이버 집적회로의 그라운드 레벨의 2배 이상이며, 그라운드 레벨이 바운싱(Bouncing)되는 구간은 소스 드라이버 집적회로의 출력 동작 구간이다.
본 발명이 해결하고자 하는 기술적 과제는, COG 캐스케이드 구조의 소스 드라이버 집적회로에서 고전압 전원의 그라운드와 저전압 전원의 그라운드를 분리함으로써 소스 드라이버 집적회로 구동 시 고전압 전원의 그라운드의 노이즈가 저전압 전원을 사용하는 로직 회로에 미치는 영향을 제거할 수 있는 고전압 전원의 그라운드와 저전압 전원의 그라운드가 분리된 소스 드라이버 집적회로를 제공하는데 있다.
상기 기술적 과제를 해결하기 위한 본 발명에 따른 고전압 전원의 그라운드와 저전압 전원의 그라운드가 분리된 소스 드라이버 집적회로는, 칩-온-글래스(COG) 캐스케이드 구조의 소스 드라이버 집적회로에 있어서, 고전압을 사용하는 고전압 동작회로부에 제1전원전압(VDD)을 공급하는 제1전원전압공급라인, 고전압을 사용하는 상기 고전압 동작회로부에 제2전원전압(VSS2)을 공급하는 제2전원전압공급라인, 저전압을 사용하는 저전압 동작회로부에 제3전원전압(VCC)을 공급하는 제3전원전압공급라인 및 저전압을 사용하는 상기 저전압 동작회로부에 제4전원전압(VSS1)을 공급하는 제4전원전압공급라인을 구비하고, 상기 제2전원전압공급라인과 상기 제4전원전압공급라인이 서로 분리되어 있는 것을 특징으로 한다.
본 발명에 따른 고전압 전원의 그라운드와 저전압 전원의 그라운드가 분리된 소스 드라이버 집적회로에 의하면 고전압 전원의 그라운드와 저전압 전원의 그라운드가 분리됨으로써 소스 드라이버 집적회로의 출력 구동 동작 시 발생하는 그라운드 바운싱(bouncing)을 감소시키고, 이로 인해 고전압 전원의 그라운드 바운싱에 의한 전원 노이즈가 저전압 전원을 사용하는 로직 회로에 간섭을 일으키지 않아 주파수 마진과 저전압 전원의 전압 마진이 향상되는 효과가 있다.
도 1은 일반적인 액정디스플레이의 구조를 개략적으로 나타내는 도면이다.
도 2는 종래의 칩-온-글래스(COG) 방식의 액정표시장치를 간략하게 나타내는 도면이다.
도 3은 종래의 COG 캐스케이드 구조에서 전원을 공급하는 방식을 나타내는 도면이다.
도 4는 종래의 COG 캐스케이드 구조의 액정표시장치에서 소스 드라이버 집적회로 내부에서 그라운드 전압의 쇼트를 나타내는 도면이다.
도 5는 종래의 COG 캐스케이드 구조의 액정표시장치에서 소스 드라이버 집적회로 내부에서 그라운드 전압의 쇼트를 나타내는 또 다른 도면이다.
도 6은 종래의 COG 캐스케이드 구조의 액정표시장치에서 소스 드라이버 집적회로의 그라운드 레벨을 측정한 결과를 나타내는 도면이다.
도 7은 본 발명에 따른 소스 드라이버 집적회로에서 고전압 전원의 그라운드와 저전압 전원의 그라운드의 금속 배선이 분리된 모습을 나타내는 도면이다.
도 8은 본 발명에 따른 소스 드라이버 집적회로에서 고전압 전원의 그라운드와 저전압 전원의 그라운드가 웰에 의해 분리된 모습을 나타내는 도면이다.
도 9는 본 발명에 따른 소스 드라이버 집적회로의 그라운드 레벨을 측정한 결과를 나타내는 도면이다.
본 발명의 핵심적인 아이디어는 소스 드라이버 집적회로 내부의 고전압 전원의 그라운드와 저전압 전원의 그라운드를 분리함으로써 고전압 전원의 그라운드의 노이즈가 저전압 전원을 사용하는 로직 회로에 미치는 영향을 제거할 수 있는 소스 드라이버 집적회로를 제공하는 것이다.
이하에서는 본 발명의 구체적인 실시 예를 도면을 참조하여 상세히 설명하도록 한다.
도 7은 본 발명에 따른 소스 드라이버 집적회로에서 고전압 전원의 그라운드와 저전압 전원의 그라운드의 금속 배선이 분리된 모습을 나타내는 도면이다.
도 7을 참고하면 본 발명에 따른 고전압 전원의 그라운드와 저전압 전원의 그라운드가 분리된 소스 드라이버 집적회로는 제1전원전압공급라인(610), 제2전원전압공급라인(620), 제3전원전압공급라인(630) 및 제4전원전압공급라인(640)을 구비한다.
상기 제1전원전압공급라인(610)은 고전압을 사용하는 고전압 동작회로부(650)에 제1전원전압(VDD)을 공급하고, 상기 제2전원전압공급라인(620)은 고전압을 사용하는 고전압 동작회로부(650)에 제2전원전압(VSS2)을 공급한다.
상기 제3전원전압공급라인(630)은 저전압을 사용하는 저전압 동작회로부(660)에 제3전원전압(VCC)을 공급하고, 상기 제4전원전압공급라인(640)은 저전압을 사용하는 저전압 동작회로부(660)에 제4전원전압(VSS1)을 공급한다.
일반적으로 액정표시패널의 드라이버 집적회로는 아날로그 신호 처리와 같이 고전압을 필요로 하는 고전압 동작회로부와 디지털 로직 회로의 처리와 같이 저전압을 필요로 하는 저전압 동작회로부를 구비한다.
본 발명에서, 고전압 동작회로부(650)는 제1전원전압(VDD)과 제2전원전압(VSS2) 사이에서 동작하고, 저전압 동작회로부(660)는 제3전원전압(VCC)과 제4전원전압(VSS1) 사이에서 동작한다.
이때, 상기 제2전원전압(VSS2)은 고전압을 사용하는 고전압 동작회로부(650)의 그라운드전압(HV-GND)에 해당되고, 상기 제4전원전압(VSS1)은 저전압을 사용하는 저전압 동작회로부(660)의 그라운드전압(LV-GND)에 해당된다.
본 발명에서는, 상기 고전압 동작회로부(650)의 그라운드전압(HV-GND)과 상기 저전압 동작회로부(660)의 그라운드전압(LV-GND) 사이의 금속배선(metal line)을 제거함으로써, 상기 고전압 동작회로부의 그라운드전압(HV-GND)과 상기 저전압 동작회로부의 그라운드전압(LV-GND)이 분리되는 것을 특징으로 한다.
금속배선의 분리는 레이아웃 과정에서 주의 깊게 디자인하고, 검증 도구를 통해 고전압 동작회로부(650)의 그라운드와 상기 저전압 동작회로부(660)의 그라운드가 완전히 분리되었는지 체크하는 과정을 통해 구현 가능하다.
한편, 상기 고전압 동작회로부의 그라운드전압(HV-GND)과 상기 저전압 동작회로부의 그라운드전압(LV-GND)을 분리시키기 위해 상기 저전압 동작회로부의 하부에 상기 저전압 동작회로부를 에워싸는 형태의 웰(well)을 구비하는 것이 바람직하다.
이때 상기 웰은 상기 저전압 동작회로부를 에워쌀 수 있도록 상기 저전압 동작회로부의 하부의 깊은 곳에 형성된 N형 웰(deep N well)인 것이 더 바람직하다.
도 8은 본 발명에 따른 소스 드라이버 집적회로에서 고전압 전원의 그라운드와 저전압 전원의 그라운드가 웰에 의해 분리된 모습을 나타내는 도면이다.
도 8을 참고하면 본 발명에 따른 소스 드라이버 집적회로는 저전압 동작회로부(LV NMOS, LV PMOS)의 하부에 Deep N웰(DNW)을 구비하여 고전압 동작회로부(HV NMOS, HV PMOS)의 그라운드전압(HV-GND)과 상기 저전압 동작회로부(LV NMOS, LV PMOS)의 그라운드전압(LV-GND)이 쇼트(short)되지 않도록 분리되어 있음을 알 수 있다.
즉, 기판상에 형성된 웰을 통해 고전압 전원의 그라운드와 저전압 전원의 그라운드가 완전히 분리될 수 있으며 상기한 웰을 형성하는 공정은 당업계에서 공지의 것이므로 상세한 설명은 생략하기로 한다.
도 9는 본 발명에 따른 소스 드라이버 집적회로의 그라운드 레벨을 측정한 결과를 나타내는 도면이다.
도 9에 도시된 바와 같이, 고전압 동작회로부의 그라운드전압(HV-GND)과 상기 저전압 동작회로부의 그라운드전압(LV-GND)이 분리됨으로써 고전압 동작회로부의 그라운드전압(HV-GND)의 바운싱의 전원 노이즈가 저전압 동작회로부에 영향을 주지 않게 되므로 저전압 동작회로부의 그라운드전압(LV-GND)의 바운싱(bouncing)이 매우 작아지게 된다.
이상에서는 본 발명에 대한 기술사상을 첨부 도면과 함께 서술하였지만 이는 본 발명의 바람직한 실시 예를 예시적으로 설명한 것이지 본 발명을 한정하는 것은 아니다. 또한 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 이라면 누구나 본 발명의 기술적 사상의 범주를 이탈하지 않는 범위 내에서 다양한 변형 및 모방이 가능함은 명백한 사실이다.

Claims (6)

  1. 칩-온-글래스(COG) 캐스케이드 구조의 소스 드라이버 집적회로에 있어서,
    고전압을 사용하는 고전압 동작회로부에 제1전원전압(VDD)을 공급하는 제1전원전압공급라인;
    고전압을 사용하는 상기 고전압 동작회로부에 제2전원전압(VSS2)을 공급하는 제2전원전압공급라인;
    저전압을 사용하는 저전압 동작회로부에 제3전원전압(VCC)을 공급하는 제3전원전압공급라인; 및
    저전압을 사용하는 상기 저전압 동작회로부에 제4전원전압(VSS1)을 공급하는 제4전원전압공급라인;을 구비하고
    상기 제2전원전압공급라인과 상기 제4전원전압공급라인이 서로 분리되어 있는 것을 특징으로 하는 고전압 전원의 그라운드와 저전압 전원의 그라운드가 분리된 소스 드라이버 집적회로.
  2. 제1항에 있어서,
    상기 제2전원전압(VSS2)은 고전압을 사용하는 상기 고전압 동작회로부의 그라운드전압(HV-GND)이고, 상기 제4전원전압(VSS1)은 저전압을 사용하는 상기 저전압 동작회로부의 그라운드전압(LV-GND)인 것을 특징으로 하는 고전압 전원의 그라운드와 저전압 전원의 그라운드가 분리된 소스 드라이버 집적회로.
  3. 제2항에 있어서,
    상기 고전압 동작회로부의 그라운드전압(HV-GND)과 상기 저전압 동작회로부의 그라운드전압(LV-GND)이 금속배선(metal line)에 의해 연결되지 않도록 함으로써, 상기 고전압 동작회로부의 그라운드전압(HV-GND)과 상기 저전압 동작회로부의 그라운드전압(LV-GND)이 분리되는 것을 특징으로 하는 고전압 전원의 그라운드와 저전압 전원의 그라운드가 분리된 소스 드라이버 집적회로.
  4. 제2항에 있어서,
    상기 저전압 동작회로부를 에워싸는 형태의 웰(well)을 구비함으로써 상기 고전압 동작회로부의 그라운드전압(HV-GND)과 상기 저전압 동작회로부의 그라운드전압(LV-GND)이 분리되는 것을 특징으로 하는 고전압 전원의 그라운드와 저전압 전원의 그라운드가 분리된 소스 드라이버 집적회로.
  5. 제4항에 있어서, 상기 웰(well)은
    상기 저전압 동작회로부를 에워쌀 수 있도록 상기 저전압 동작회로부의 하부에 형성된 N형 웰(deep N well)인 것을 특징으로 하는 고전압 전원의 그라운드와 저전압 전원의 그라운드가 분리된 소스 드라이버 집적회로.
  6. 제3항 내지 제5항 중 어느 하나의 항에 있어서,
    상기 제1전원전압공급라인 내지 상기 제4전원전압공급라인은 자체 저항을 더 구비하는 것을 특징으로 하는 고전압 전원의 그라운드와 저전압 전원의 그라운드가 분리된 소스 드라이버 집적회로.
PCT/KR2010/000224 2009-02-10 2010-01-14 고전압 전원의 그라운드와 저전압 전원의 그라운드가 분리된 소스 드라이버 집적회로 WO2010093123A2 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020090010383A KR101037560B1 (ko) 2009-02-10 2009-02-10 고전압 전원의 그라운드와 저전압 전원의 그라운드가 분리된 소스 드라이버 집적회로
KR10-2009-0010383 2009-02-10

Publications (3)

Publication Number Publication Date
WO2010093123A2 true WO2010093123A2 (ko) 2010-08-19
WO2010093123A3 WO2010093123A3 (ko) 2010-10-28
WO2010093123A4 WO2010093123A4 (ko) 2010-12-16

Family

ID=42562148

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2010/000224 WO2010093123A2 (ko) 2009-02-10 2010-01-14 고전압 전원의 그라운드와 저전압 전원의 그라운드가 분리된 소스 드라이버 집적회로

Country Status (2)

Country Link
KR (1) KR101037560B1 (ko)
WO (1) WO2010093123A2 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102004400B1 (ko) * 2013-05-30 2019-07-29 삼성디스플레이 주식회사 표시 장치
KR102450995B1 (ko) * 2017-11-13 2022-10-05 삼성전자 주식회사 디스플레이장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990020095A (ko) * 1997-08-30 1999-03-25 구본준 액정표시장치의 데이터 구동회로
KR20050104660A (ko) * 2004-04-29 2005-11-03 삼성에스디아이 주식회사 접지 분리형 전계 방출 디스플레이 장치
KR20060013727A (ko) * 2004-08-09 2006-02-14 삼성전자주식회사 표시장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990020095A (ko) * 1997-08-30 1999-03-25 구본준 액정표시장치의 데이터 구동회로
KR20050104660A (ko) * 2004-04-29 2005-11-03 삼성에스디아이 주식회사 접지 분리형 전계 방출 디스플레이 장치
JP2005316373A (ja) * 2004-04-29 2005-11-10 Samsung Sdi Co Ltd 接地分離型電界放出ディスプレイ装置
KR20060013727A (ko) * 2004-08-09 2006-02-14 삼성전자주식회사 표시장치

Also Published As

Publication number Publication date
WO2010093123A3 (ko) 2010-10-28
WO2010093123A4 (ko) 2010-12-16
KR101037560B1 (ko) 2011-05-27
KR20100091273A (ko) 2010-08-19

Similar Documents

Publication Publication Date Title
US11362081B2 (en) Semiconductor device, display device, and electronic apparatus
US10126868B2 (en) Array substrate, method for driving the array substrate, display panel and display device
CN106782256B (zh) 一种带有面板测试电路的显示装置
KR100234940B1 (ko) 정전기 방지용 액정 표시 패널의 구조 및 그 운영 방법
KR100555301B1 (ko) 정전기 방지를 위한 액정패널
CN105097838B (zh) 显示面板及薄膜晶体管阵列基板
KR20160026340A (ko) 디스플레이 장치와 이의 제조방법
US20060119998A1 (en) Electrostatic discharge protection circuit, display panel, and electronic system utilizing the same
US7327343B2 (en) Display driving circuit
WO2010093123A2 (ko) 고전압 전원의 그라운드와 저전압 전원의 그라운드가 분리된 소스 드라이버 집적회로
KR101604492B1 (ko) 액정표시장치
US11205366B2 (en) Drive circuit and display panel
JP2005183408A (ja) 電気光学装置、その駆動回路および電子機器
KR101600392B1 (ko) 액정표시패널의 검사장치 및 검사방법
KR100555302B1 (ko) 제어신호발생회로와 구동회로가 일체화된 액정표시장치
KR101043678B1 (ko) 액정표시장치
WO2013187558A1 (ko) 발광 다이오드 구동 장치, 발광 장치 및 디스플레이 장치
JP2005031332A (ja) Ｔｆｔ表示装置
JP2003108024A (ja) フラットパネルディスプレイ用基板
WO2009134011A2 (ko) 액정 표시 모듈 내의 반도체 칩과 액정 패널, 액정 표시 모듈, 및 이들의 연결 방법과 연결 확인 방법
KR100861269B1 (ko) 액정표시장치
CN105575346B (zh) 显示面板及显示面板自动化检测方法
US20230092438A1 (en) Display panel and display device including the same
US9111474B2 (en) Display device
KR100978253B1 (ko) 박막 트랜지스터 어레이 기판

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10741341

Country of ref document: EP

Kind code of ref document: A2

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10741341

Country of ref document: EP

Kind code of ref document: A2