KR101037560B1 - 고전압 전원의 그라운드와 저전압 전원의 그라운드가 분리된 소스 드라이버 집적회로 - Google Patents

고전압 전원의 그라운드와 저전압 전원의 그라운드가 분리된 소스 드라이버 집적회로 Download PDF

Info

Publication number
KR101037560B1
KR101037560B1 KR1020090010383A KR20090010383A KR101037560B1 KR 101037560 B1 KR101037560 B1 KR 101037560B1 KR 1020090010383 A KR1020090010383 A KR 1020090010383A KR 20090010383 A KR20090010383 A KR 20090010383A KR 101037560 B1 KR101037560 B1 KR 101037560B1
Authority
KR
South Korea
Prior art keywords
voltage
power supply
ground
low voltage
operation circuit
Prior art date
Application number
KR1020090010383A
Other languages
English (en)
Other versions
KR20100091273A (ko
Inventor
홍주표
김언영
나준호
김대성
Original Assignee
주식회사 실리콘웍스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 실리콘웍스 filed Critical 주식회사 실리콘웍스
Priority to KR1020090010383A priority Critical patent/KR101037560B1/ko
Priority to PCT/KR2010/000224 priority patent/WO2010093123A2/ko
Publication of KR20100091273A publication Critical patent/KR20100091273A/ko
Application granted granted Critical
Publication of KR101037560B1 publication Critical patent/KR101037560B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 액정표시장치에서 소스 드라이버 집적회로의 그라운드를 분리하는 기술에 관한 것으로, 특히, 칩-온-글래스(Chip On Glass:COG) 캐스케이드(cascade) 구조의 액정표시장치에서 고전압 전원의 그라운드와 저전압 전원의 그라운드가 분리된 소스 드라이버 집적회로에 관한 것이다.
본 발명에 의하면 고전압 전원의 그라운드와 저전압 전원의 그라운드가 분리됨으로써 소스 드라이버 집적회로의 출력 구동 동작 시 발생하는 그라운드 바운싱(bouncing)을 감소시키고, 이로 인해 고전압 전원의 그라운드 바운싱에 의한 전원 노이즈가 저전압 전원을 사용하는 로직회로에 간섭을 일으키지 않아 주파수 마진과 저전압 전원의 전압 마진이 향상되는 효과가 있다.
COG, 캐스케이드, 드라이버 집적회로, 그라운드, bouncing

Description

고전압 전원의 그라운드와 저전압 전원의 그라운드가 분리된 소스 드라이버 집적회로{Source driver IC separated high voltage power ground and low voltage power ground}
본 발명은 액정표시장치에서 소스 드라이버 집적회로의 그라운드를 분리하는 기술에 관한 것으로, 특히, 칩-온-글래스(Chip On Glass:COG) 캐스케이드(cascade) 구조의 액정표시장치에서 고전압 전원의 그라운드와 저전압 전원의 그라운드가 분리된 소스 드라이버 집적회로에 관한 것이다.
액정디스플레이(Liquid Crystal Display, LCD)는 인가전압에 따라 액정분자들의 배열 상태가 달라지는 특징을 이용하여 액정으로 빛을 통과시킴에 의해 영상 데이터가 디스플레이되는 소자를 의미한다. 이 가운데서 최근 가장 활발하게 사용되고 있는 소자는 실리콘 집적회로의 제조기술을 이용하여 만드는 박막 트랜지스터(Thin Film Transistor, TFT)형 액정디스플레이(LCD)이다.
도 1은 일반적인 액정디스플레이의 구조를 개략적으로 나타내는 도면이다.
박막 트랜지스터(Thin Film Transistor, TFT)형 액정디스플레이(LCD)는 서로 대향하는 박막트랜지스터 어레이 기판과 컬러필터 기판이 일정한 간격을 두고 합착 되고, 그 일정한 이격공간에 액정층이 주입된 액정표시패널(30)과 이를 구동하기 위한 구동회로로 구성된다.
상기 구동회로는 매 프레임마다 게이트라인들에 주사신호를 순차적으로 인가하는 게이트 드라이버 집적회로(40)와, 게이트 드라이버 집적회로의 주사신호에 대응하여 소스 라인을 구동하는 소스 드라이버 집적회로(20)와, 게이트 드라이버 집적회로(40) 및 소스 드라이버 집적회로(20)를 제어하고 픽셀 데이터를 출력하는 타이밍 제어부(10) 및 액정표시장치에서 사용되는 여러 가지 구동 전압들을 공급하는 전원공급부(미도시)로 구성된다.
종래로부터 상기 드라이버 집적회로를 액정표시패널과 연결하기 위해 여러 방법이 사용되었으며, 최근 들어 미세실장기술의 발전에 따라 상기 드라이버 집적회로를 액정표시패널의 유리기판 위에 직접 실장하여 연결하는 칩-온-글래스(Chip On Glass:이하 'COG'라 한다.)방식이 주로 사용되고 있다.
도 2는 종래의 칩-온-글래스(COG) 방식의 액정표시장치를 간략하게 나타내는 도면이다.
도 2를 참고하면 상기 소스 드라이버 집적회로 칩(221~224) 및 게이트 드라이버 집적회로 칩(231~233)들이 액정표시패널의 유리기판(240) 위에 직접 실장되어 있음을 알 수 있다.
또한 상기 COG 방식에서 액정표시패널에 실장되는 소스 드라이버 집적회로 칩 및 게이트 드라이버 집적회로 칩들은 신호라인들이 액정패널의 기판 상에 직접 실장되는 라인-온-글래스(Line On Glass:이하 LOG'라 한다.) 방식으로 상호 접속되 고, 타이밍제어부 및 전원공급부로부터 제어신호 및 구동 전원을 공급받게 된다.
상기와 같이 COG방식으로 칩이 실장된 경우 데이터와 제어신호 및 전원을 공급받는 방법에는 여러 가지가 있다. 그 중에서 타이밍컨트롤러로부터 출력되는 각종 데이터와 제어신호 그리고 전원공급부에서 공급되는 전원이 제1 소스 드라이버 집적회로로 인가되고 나머지 소스 드라이버 집적회로는 제1 소스 드라이버 집적회로로부터 데이터와 제어신호 및 전원을 순차적으로 수신 받는 방식을 직렬 캐스케이드(serial cascade) 방식이라고 한다.
도 3은 종래의 COG 캐스케이드 구조에서 전원을 공급하는 방식을 나타내는 도면이다.
도 3을 참고하면 제1전원전압(VDD)이 연결되는 라인과 제2전원전압(VSS2)이 연결되는 라인은 소스 드라이버 집적회로 내부의 고전압에서 동작하는 회로에 전원을 공급하는 고전압 전원 공급라인이고, 제3전원전압(VCC)이 연결되는 라인과 제4전원전압(VSS1)이 연결되는 라인은 소스 드라이버 집적회로 내부의 저전압에서 동작하는 회로에 전원을 공급하는 저전압 전원공급라인이다.
도 3에 도시된 바와 같이 COG 캐스케이드 구조의 액정표시장치는 전원공급원(Power Supply)으로부터 공급된 전원이 제1 소스 드라이버 집적회로로 인가되고 제2 소스 드라이버 집적회로는 제1 소스 드라이버 집적회로 내부의 전원공급라인을 거쳐 전원이 공급된다.
이와 같이 제2 소스 드라이버 집적회로는 제1 소스 드라이버 집적회로로부터 전원을 공급받음으로 인해 제1 소스 드라이버 집적회로의 전류와 전원공급라인의 저항(R) 값에 의해 그라운드(GND)의 경우 매우 큰 레벨의 그라운드 바운싱(GND-Bouncing)이 일어나게 된다. 이러한 그라운드 바운싱(GND-Bouncing)은 소스 드라이버 집적회로의 출력이 구동되는 경우에 그 레벨이 더욱 커지게 된다.
도 4a는 종래의 COG 캐스케이드 구조의 액정표시장치에서 소스 드라이버 집적회로 내부에서 그라운드 전압의 쇼트를 나타내는 도면이다.
반도체 공정상 그라운드(GND)는 별도의 공정을 추가 하지 않으면, 도 4a에 도시된 바와 같이, 고전압 전원 공급라인의 그라운드(GND), 즉, 제2전원전압(VSS2)과 저전압 전원공급라인의 그라운드(GND), 즉, 제4전원전압(VSS1)은 웰(Well)에 의해 서로 쇼트(short)되어 있거나, 금속배선(metal)에 의해 집적회로 내부에서 서로 쇼트(short)되어 있다.
따라서 이러한 COG 캐스케이드 구조를 사용하는 경우 고전압 전원을 공급받는 소스 드라이버 집적회로의 모든 출력이 동작하는 구간에서는 그라운드 바운싱(GND-Bouncing)의 레벨이 매우 커져서 저전압 전원을 사용하는 디지털 로직 회로의 동작에 장애를 발생시키는 문제가 있다.
도 4b는 종래의 COG 캐스케이드 구조의 액정표시장치에서 소스 드라이버 집적회로 내부에서 그라운드 전압의 쇼트를 나타내는 또 다른 도면이다.
도 4b를 참고하면 고전압 전원을 사용하는 회로 블록의 Pwell(HV-PW)과 저전압 전원을 사용하는 회로블록의 Pwell(LV-PW)이 기판(Substrate) 상에서 서로 쇼트(short)되어 있음을 알 수 있다.
도 5는 종래의 COG 캐스케이드 구조의 액정표시장치에서 소스 드라이버 집적 회로의 그라운드 레벨을 측정한 결과를 나타내는 도면이다.
도 5에 도시된 바와 같이 제2 소스드라이버 집적회로의 경우 그라운드 레벨이 제1 소스 드라이버 집적회로의 그라운드 레벨의 2배 이상이며, 그라운드 레벨이 바운싱(Bouncing)되는 구간은 소스 드라이버 집적회로의 출력 동작 구간이다.
본 발명이 해결하고자 하는 기술적 과제는, COG 캐스케이드 구조의 소스 드라이버 집적회로에서 고전압 전원의 그라운드와 저전압 전원의 그라운드를 분리함으로써 소스 드라이버 집적회로 구동 시 고전압 전원의 그라운드의 노이즈가 저전압 전원을 사용하는 로직 회로에 미치는 영향을 제거할 수 있는 고전압 전원의 그라운드와 저전압 전원의 그라운드가 분리된 소스 드라이버 집적회로를 제공하는데 있다.
상기 기술적 과제를 해결하기 위한 본 발명에 따른 고전압 전원의 그라운드와 저전압 전원의 그라운드가 분리된 소스 드라이버 집적회로는, 칩-온-글래스(COG) 캐스케이드 구조의 소스 드라이버 집적회로에 있어서, 고전압을 사용하는 고전압 동작회로부에 제1전원전압(VDD)을 공급하는 제1전원전압공급라인, 고전압을 사용하는 상기 고전압 동작회로부에 제2전원전압(VSS2)을 공급하는 제2전원전압공급라인, 저전압을 사용하는 저전압 동작회로부에 제3전원전압(VCC)을 공급하는 제3전원전압공급라인 및 저전압을 사용하는 상기 저전압 동작회로부에 제4전원전압(VSS1)을 공급하는 제4전원전압공급라인을 구비하고, 상기 제2전원전압공급라인과 상기 제4전원전압공급라인이 서로 분리되어 있으며, 상기 제2전원전압(VSS2)은 고전압을 사용하는 상기 고전압 동작회로부의 그라운드전압(HV-GND)이고, 상기 제4전원전압(VSS1)은 저전압을 사용하는 상기 저전압 동작회로부의 그라운드전압(LV-GND)이며, 상기 고전압 동작회로부의 그라운드전압(HV-GND)과 상기 저전압 동작회로부의 그라운드전압(LV-GND)이 금속배선(metal line)에 의해 연결되지 않도록 함으로써, 상기 고전압 동작회로부의 그라운드전압(HV-GND)과 상기 저전압 동작회로부의 그라운드전압(LV-GND)이 분리되는 것을 특징으로 한다.
상기 기술적 과제를 해결하기 위한 본 발명에 따른 고전압 전원의 그라운드와 저전압 전원의 그라운드가 분리된 소스 드라이버 집적회로는, 칩-온-글래스(COG) 캐스케이드 구조의 소스 드라이버 집적회로에 있어서, 고전압을 사용하는 고전압 동작회로부에 제1전원전압(VDD)을 공급하는 제1전원전압공급라인, 고전압을 사용하는 상기 고전압 동작회로부에 제2전원전압(VSS2)을 공급하는 제2전원전압공급라인, 저전압을 사용하는 저전압 동작회로부에 제3전원전압(VCC)을 공급하는 제3전원전압공급라인 및 저전압을 사용하는 상기 저전압 동작회로부에 제4전원전압(VSS1)을 공급하는 제4전원전압공급라인을 구비하고, 상기 제2전원전압공급라인과 상기 제4전원전압공급라인이 서로 분리되어 있으며, 상기 제2전원전압(VSS2)은 고전압을 사용하는 상기 고전압 동작회로부의 그라운드전압(HV-GND)이고, 상기 제4전원전압(VSS1)은 저전압을 사용하는 상기 저전압 동작회로부의 그라운드전압(LV-GND)이며, 상기 저전압 동작회로부를 에워싸는 형태의 웰(well)을 구비함으로써 상기 고전압 동작회로부의 그라운드전압(HV-GND)과 상기 저전압 동작회로부의 그라운드전압(LV-GND)이 분리되는 것을 특징으로 한다.
본 발명에 따른 고전압 전원의 그라운드와 저전압 전원의 그라운드가 분리된 소스 드라이버 집적회로에 의하면 고전압 전원의 그라운드와 저전압 전원의 그라운드가 분리됨으로써 소스 드라이버 집적회로의 출력 구동 동작 시 발생하는 그라운드 바운싱(bouncing)을 감소시키고, 이로 인해 고전압 전원의 그라운드 바운싱에 의한 전원 노이즈가 저전압 전원을 사용하는 로직 회로에 간섭을 일으키지 않아 주파수 마진과 저전압 전원의 전압 마진이 향상되는 효과가 있다.
본 발명의 핵심적인 아이디어는 소스 드라이버 집적회로 내부의 고전압 전원의 그라운드와 저전압 전원의 그라운드를 분리함으로써 고전압 전원의 그라운드의 노이즈가 저전압 전원을 사용하는 로직 회로에 미치는 영향을 제거할 수 있는 소스 드라이버 집적회로를 제공하는 것이다.
이하에서는 본 발명의 구체적인 실시 예를 도면을 참조하여 상세히 설명하도록 한다.
도 6은 본 발명에 따른 소스 드라이버 집적회로에서 고전압 전원의 그라운드와 저전압 전원의 그라운드의 금속 배선이 분리된 모습을 나타내는 도면이다.
도 6을 참고하면 본 발명에 따른 고전압 전원의 그라운드와 저전압 전원의 그라운드가 분리된 소스 드라이버 집적회로는 제1전원전압공급라인(610), 제2전원 전압공급라인(620), 제3전원전압공급라인(630) 및 제4전원전압공급라인(640)을 구비한다.
상기 제1전원전압공급라인(610)은 고전압을 사용하는 고전압 동작회로부(650)에 제1전원전압(VDD)을 공급하고, 상기 제2전원전압공급라인(620)은 고전압을 사용하는 고전압 동작회로부(650)에 제2전원전압(VSS2)을 공급한다.
상기 제3전원전압공급라인(630)은 저전압을 사용하는 저전압 동작회로부(660)에 제3전원전압(VCC)을 공급하고, 상기 제4전원전압공급라인(640)은 저전압을 사용하는 저전압 동작회로부(660)에 제4전원전압(VSS1)을 공급한다.
일반적으로 액정표시패널의 드라이버 집적회로는 아날로그 신호 처리와 같이 고전압을 필요로 하는 고전압 동작회로부와 디지털 로직 회로의 처리와 같이 저전압을 필요로 하는 저전압 동작회로부를 구비한다.
본 발명에서, 고전압 동작회로부(650)는 제1전원전압(VDD)과 제2전원전압(VSS2) 사이에서 동작하고, 저전압 동작회로부(660)는 제3전원전압(VCC)과 제4전원전압(VSS1) 사이에서 동작한다.
이때, 상기 제2전원전압(VSS2)은 고전압을 사용하는 고전압 동작회로부(650)의 그라운드전압(HV-GND)에 해당되고, 상기 제4전원전압(VSS1)은 저전압을 사용하는 저전압 동작회로부(660)의 그라운드전압(LV-GND)에 해당된다.
본 발명에서는, 상기 고전압 동작회로부(650)의 그라운드전압(HV-GND)과 상기 저전압 동작회로부(660)의 그라운드전압(LV-GND) 사이의 금속배선(metal line)을 제거함으로써, 상기 고전압 동작회로부의 그라운드전압(HV-GND)과 상기 저전압 동작회로부의 그라운드전압(LV-GND)이 분리되는 것을 특징으로 한다.
금속배선의 분리는 레이아웃 과정에서 주의 깊게 디자인하고, 검증 도구를 통해 고전압 동작회로부(650)의 그라운드와 상기 저전압 동작회로부(660)의 그라운드가 완전히 분리되었는지 체크하는 과정을 통해 구현 가능하다.
한편, 상기 고전압 동작회로부의 그라운드전압(HV-GND)과 상기 저전압 동작회로부의 그라운드전압(LV-GND)을 분리시키기 위해 상기 저전압 동작회로부의 하부에 상기 저전압 동작회로부를 에워싸는 형태의 웰(well)을 구비하는 것이 바람직하다.
이때 상기 웰은 상기 저전압 동작회로부를 에워쌀 수 있도록 상기 저전압 동작회로부의 하부의 깊은 곳에 형성된 N형 웰(deep N well)인 것이 더 바람직하다.
도 7은 본 발명에 따른 소스 드라이버 집적회로에서 고전압 전원의 그라운드와 저전압 전원의 그라운드가 웰에 의해 분리된 모습을 나타내는 도면이다.
도 7을 참고하면 본 발명에 따른 소스 드라이버 집적회로는 저전압 동작회로부(LV NMOS, LV PMOS)의 하부에 Deep N웰(DNW)을 구비하여 고전압 동작회로부(HV NMOS, HV PMOS)의 그라운드전압(HV-GND)과 상기 저전압 동작회로부(LV NMOS, LV PMOS)의 그라운드전압(LV-GND)이 쇼트(short)되지 않도록 분리되어 있음을 알 수 있다.
즉, 기판상에 형성된 웰을 통해 고전압 전원의 그라운드와 저전압 전원의 그라운드가 완전히 분리될 수 있으며 상기한 웰을 형성하는 공정은 당업계에서 공지의 것이므로 상세한 설명은 생략하기로 한다.
도 8은 본 발명에 따른 소스 드라이버 집적회로의 그라운드 레벨을 측정한 결과를 나타내는 도면이다.
도 8에 도시된 바와 같이, 고전압 동작회로부의 그라운드전압(HV-GND)과 상기 저전압 동작회로부의 그라운드전압(LV-GND)이 분리됨으로써 고전압 동작회로부의 그라운드전압(HV-GND)의 바운싱의 전원 노이즈가 저전압 동작회로부에 영향을 주지 않게 되므로 저전압 동작회로부의 그라운드전압(LV-GND)의 바운싱(bouncing)이 매우 작아지게 된다.
이상에서는 본 발명에 대한 기술사상을 첨부 도면과 함께 서술하였지만 이는 본 발명의 바람직한 실시 예를 예시적으로 설명한 것이지 본 발명을 한정하는 것은 아니다. 또한 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 이라면 누구나 본 발명의 기술적 사상의 범주를 이탈하지 않는 범위 내에서 다양한 변형 및 모방이 가능함은 명백한 사실이다.
도 1은 일반적인 액정디스플레이의 구조를 개략적으로 나타내는 도면이다.
도 2는 종래의 칩-온-글래스(COG) 방식의 액정표시장치를 간략하게 나타내는 도면이다.
도 3은 종래의 COG 캐스케이드 구조에서 전원을 공급하는 방식을 나타내는 도면이다.
도 4a는 종래의 COG 캐스케이드 구조의 액정표시장치에서 소스 드라이버 집적회로 내부에서 그라운드 전압의 쇼트를 나타내는 도면이다.
도 4b는 종래의 COG 캐스케이드 구조의 액정표시장치에서 소스 드라이버 집적회로 내부에서 그라운드 전압의 쇼트를 나타내는 또 다른 도면이다.
도 5는 종래의 COG 캐스케이드 구조의 액정표시장치에서 소스 드라이버 집적회로의 그라운드 레벨을 측정한 결과를 나타내는 도면이다.
도 6은 본 발명에 따른 소스 드라이버 집적회로에서 고전압 전원의 그라운드와 저전압 전원의 그라운드의 금속 배선이 분리된 모습을 나타내는 도면이다.
도 7은 본 발명에 따른 소스 드라이버 집적회로에서 고전압 전원의 그라운드와 저전압 전원의 그라운드가 웰에 의해 분리된 모습을 나타내는 도면이다.
도 8은 본 발명에 따른 소스 드라이버 집적회로의 그라운드 레벨을 측정한 결과를 나타내는 도면이다.

Claims (6)

  1. 삭제
  2. 삭제
  3. 칩-온-글래스(COG) 캐스케이드 구조의 소스 드라이버 집적회로에 있어서,
    고전압을 사용하는 고전압 동작회로부에 제1전원전압(VDD)을 공급하는 제1전원전압공급라인;
    고전압을 사용하는 상기 고전압 동작회로부에 제2전원전압(VSS2)을 공급하는 제2전원전압공급라인;
    저전압을 사용하는 저전압 동작회로부에 제3전원전압(VCC)을 공급하는 제3전원전압공급라인; 및
    저전압을 사용하는 상기 저전압 동작회로부에 제4전원전압(VSS1)을 공급하는 제4전원전압공급라인;을 구비하고
    상기 제2전원전압공급라인과 상기 제4전원전압공급라인이 서로 분리되어 있으며,
    상기 제2전원전압(VSS2)은 고전압을 사용하는 상기 고전압 동작회로부의 그라운드전압(HV-GND)이고, 상기 제4전원전압(VSS1)은 저전압을 사용하는 상기 저전압 동작회로부의 그라운드전압(LV-GND)이며,
    상기 고전압 동작회로부의 그라운드전압(HV-GND)과 상기 저전압 동작회로부의 그라운드전압(LV-GND)이 금속배선(metal line)에 의해 연결되지 않도록 함으로써, 상기 고전압 동작회로부의 그라운드전압(HV-GND)과 상기 저전압 동작회로부의 그라운드전압(LV-GND)이 분리되는 것을 특징으로 하는 고전압 전원의 그라운드와 저전압 전원의 그라운드가 분리된 소스 드라이버 집적회로.
  4. 칩-온-글래스(COG) 캐스케이드 구조의 소스 드라이버 집적회로에 있어서,
    고전압을 사용하는 고전압 동작회로부에 제1전원전압(VDD)을 공급하는 제1전원전압공급라인;
    고전압을 사용하는 상기 고전압 동작회로부에 제2전원전압(VSS2)을 공급하는 제2전원전압공급라인;
    저전압을 사용하는 저전압 동작회로부에 제3전원전압(VCC)을 공급하는 제3전원전압공급라인; 및
    저전압을 사용하는 상기 저전압 동작회로부에 제4전원전압(VSS1)을 공급하는 제4전원전압공급라인;을 구비하고
    상기 제2전원전압공급라인과 상기 제4전원전압공급라인이 서로 분리되어 있으며,
    상기 제2전원전압(VSS2)은 고전압을 사용하는 상기 고전압 동작회로부의 그라운드전압(HV-GND)이고, 상기 제4전원전압(VSS1)은 저전압을 사용하는 상기 저전압 동작회로부의 그라운드전압(LV-GND)이며,
    상기 저전압 동작회로부를 에워싸는 형태의 웰(well)을 구비함으로써 상기 고전압 동작회로부의 그라운드전압(HV-GND)과 상기 저전압 동작회로부의 그라운드전압(LV-GND)이 분리되는 것을 특징으로 하는 고전압 전원의 그라운드와 저전압 전원의 그라운드가 분리된 소스 드라이버 집적회로.
  5. 제4항에 있어서, 상기 웰(well)은
    상기 저전압 동작회로부를 에워쌀 수 있도록 상기 저전압 동작회로부의 하부에 형성된 N형 웰(deep N well)인 것을 특징으로 하는 고전압 전원의 그라운드와 저전압 전원의 그라운드가 분리된 소스 드라이버 집적회로.
  6. 제3항 내지 제5항 중 어느 하나의 항에 있어서,
    상기 제1전원전압공급라인 내지 상기 제4전원전압공급라인은 자체 저항을 더 구비하는 것을 특징으로 하는 고전압 전원의 그라운드와 저전압 전원의 그라운드가 분리된 소스 드라이버 집적회로.
KR1020090010383A 2009-02-10 2009-02-10 고전압 전원의 그라운드와 저전압 전원의 그라운드가 분리된 소스 드라이버 집적회로 KR101037560B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090010383A KR101037560B1 (ko) 2009-02-10 2009-02-10 고전압 전원의 그라운드와 저전압 전원의 그라운드가 분리된 소스 드라이버 집적회로
PCT/KR2010/000224 WO2010093123A2 (ko) 2009-02-10 2010-01-14 고전압 전원의 그라운드와 저전압 전원의 그라운드가 분리된 소스 드라이버 집적회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090010383A KR101037560B1 (ko) 2009-02-10 2009-02-10 고전압 전원의 그라운드와 저전압 전원의 그라운드가 분리된 소스 드라이버 집적회로

Publications (2)

Publication Number Publication Date
KR20100091273A KR20100091273A (ko) 2010-08-19
KR101037560B1 true KR101037560B1 (ko) 2011-05-27

Family

ID=42562148

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090010383A KR101037560B1 (ko) 2009-02-10 2009-02-10 고전압 전원의 그라운드와 저전압 전원의 그라운드가 분리된 소스 드라이버 집적회로

Country Status (2)

Country Link
KR (1) KR101037560B1 (ko)
WO (1) WO2010093123A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019093848A1 (ko) * 2017-11-13 2019-05-16 삼성전자(주) 디스플레이장치

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102004400B1 (ko) * 2013-05-30 2019-07-29 삼성디스플레이 주식회사 표시 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990020095A (ko) * 1997-08-30 1999-03-25 구본준 액정표시장치의 데이터 구동회로
KR20050104660A (ko) * 2004-04-29 2005-11-03 삼성에스디아이 주식회사 접지 분리형 전계 방출 디스플레이 장치
KR20060013727A (ko) * 2004-08-09 2006-02-14 삼성전자주식회사 표시장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990020095A (ko) * 1997-08-30 1999-03-25 구본준 액정표시장치의 데이터 구동회로
KR20050104660A (ko) * 2004-04-29 2005-11-03 삼성에스디아이 주식회사 접지 분리형 전계 방출 디스플레이 장치
KR20060013727A (ko) * 2004-08-09 2006-02-14 삼성전자주식회사 표시장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019093848A1 (ko) * 2017-11-13 2019-05-16 삼성전자(주) 디스플레이장치
US10917605B2 (en) 2017-11-13 2021-02-09 Samsung Electronics Co., Ltd. Display device

Also Published As

Publication number Publication date
WO2010093123A3 (ko) 2010-10-28
WO2010093123A4 (ko) 2010-12-16
WO2010093123A2 (ko) 2010-08-19
KR20100091273A (ko) 2010-08-19

Similar Documents

Publication Publication Date Title
US11362081B2 (en) Semiconductor device, display device, and electronic apparatus
US6839046B1 (en) Display driving device and manufacturing method thereof and liquid crystal module employing the same
US8144304B2 (en) Apparatus and method for driving a flat panel display and repairing a flat panel display signal line
US20160246145A1 (en) Detection circuit, liquid crystal display panel and method for manufacturing the liquid crystal display panel
KR20160026340A (ko) 디스플레이 장치와 이의 제조방법
KR101022293B1 (ko) 쉬프트 레지스터 및 이를 갖는 표시 장치
US20040207590A1 (en) [display driving circuit]
KR101037560B1 (ko) 고전압 전원의 그라운드와 저전압 전원의 그라운드가 분리된 소스 드라이버 집적회로
US11200819B2 (en) Display substrate and manufacturing method thereof, display panel, display motherboard and testing method thereof, and display device
JP4807365B2 (ja) 半導体装置、表示装置および電子機器
US20100053487A1 (en) Lcd panel
TW201033988A (en) Source driver IC with separated high voltage power ground and low voltage power ground
US20230092438A1 (en) Display panel and display device including the same
KR100949494B1 (ko) 라인 온 글래스형 액정 표시 장치
JP2006162701A (ja) 液晶表示パネル、液晶表示装置および液晶表示パネルの製造方法
WO2022051929A1 (en) Method of fabricating array substrate, array substrate, display apparatus, and probe unit
KR20080086126A (ko) 액정표시장치와, 이의 검사공정을 포함하는 액정표시장치의제조방법
KR20060134686A (ko) 액정표시장치 및 그 검사방법
KR101628011B1 (ko) 평판 표시장치
KR20060102361A (ko) 라인 온 글래스형 액정표시장치
KR20060104426A (ko) 액정표시장치 제조방법
JP2007057888A (ja) 液晶表示装置
JP2008262941A (ja) 半導体装置、及び半導体装置のテスト方法
JP2009116035A (ja) アレイ基板、マザー基板、及び、アレイ基板の製造方法
KR20060007923A (ko) 표시기판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140519

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160308

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170308

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180319

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190311

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20200309

Year of fee payment: 10