KR19990020095A - 액정표시장치의 데이터 구동회로 - Google Patents

액정표시장치의 데이터 구동회로 Download PDF

Info

Publication number
KR19990020095A
KR19990020095A KR1019970043536A KR19970043536A KR19990020095A KR 19990020095 A KR19990020095 A KR 19990020095A KR 1019970043536 A KR1019970043536 A KR 1019970043536A KR 19970043536 A KR19970043536 A KR 19970043536A KR 19990020095 A KR19990020095 A KR 19990020095A
Authority
KR
South Korea
Prior art keywords
unit
data
voltage
input
shifter
Prior art date
Application number
KR1019970043536A
Other languages
English (en)
Other versions
KR100257067B1 (ko
Inventor
심수석
Original Assignee
구본준
엘지반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체 주식회사 filed Critical 구본준
Priority to KR1019970043536A priority Critical patent/KR100257067B1/ko
Publication of KR19990020095A publication Critical patent/KR19990020095A/ko
Application granted granted Critical
Publication of KR100257067B1 publication Critical patent/KR100257067B1/ko

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3685Details of drivers for data electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/027Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0286Details of a shift registers arranged for use in a driving circuit
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0289Details of voltage level shifters arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 드라이버의 설계시 드라이버의 사이즈 증가를 방지하도록 한 액정표시장치의 데이터 구동회로에 관한 것으로서, 저전압부와 고전압부로 분리되어 R, G, B 데이터를 구동하는 액정표시장치의 데이터 구동회로에 있어서, 상기 고전압부의 가장 낮은 전압은 VDD/2이고 가장 높은 전압은 VDD로 하고 상기 저전압부의 가장 낮은 전압은 0V이고 가장 높은 전압은 VDD/2로 구성됨을 특징으로 한다.

Description

액정표시장치의 데이터 구동회로
본 발명은 액정표시장치(Liquid Display Crystal : LCD)에 관한 것으로 특히, 데이터 드라이버(Data Driver)의 사이즈(Size)의 증가를 방지하는데 적당한 액정표시장치의 데이터 구동회로에 관한 것이다.
일반적으로 액정표시장치는 직접 화상을 디스플레이(Display)하는 액정 패널과 상기 액정 패널에 화상이 디스플레이되도록 상기 액정 패널을 구동하는 데이터 구동회로로 이루어진다.
이와 같은 액정 패널은 크게 상판과 하판, 그리고 상판과 하판사이에 봉입된 액정을 포함하여 구비된다.
여기서 상기 상판에는 공통전극 및 블랙 매트릭스층과 색상을 나타내기 위한 R(적), G(녹), B(청)의 칼라 필터층이 배치되고, 상기 하판에는 일정 간격으로 복수개의 데이터 라인과 게이트 라인이 서로 수직한 방향으로 배열되고, 상기 데이터 라인과 게이트 라인 사이에 매트릭스 형태의 화소영역들이 형성된다.
이때 각 화소영역에는 하나의 박막트랜지스터와 화소전극이 배열된다.
그리고 상기 데이터 구동회로에는 아날로그 형태인 AV/OA 영상신호(R, G, B)를 아날로그/디지탈 변환기에 의해 디지탈 영상신호로 변환한 후 감마 보정을 거쳐 패널의 컬럼(데이터) 라인에 인가한다.
한편, 액정의 열화를 방지하기 위하여 LCD는 교류 구동을 하므로 한 개의 화소를 기준으로 하면 필드에 따라 (+) 신호와 (-) 신호가 번갈아 걸리고, 이것을 데이터 인버전이라 하며, 인버전의 종류로는 라인 인버전, 컬럼 인버전, 돗트 인버전등이 있다.
이때 라인 인버전은 게이트 라인에 따라서 데이터 신호를 (+)와 (-) 신호로 번갈아서 인가하여 홀수번째 게이트 라인의 화소와 짝수번째 게이트 라인의 화소에 인가되는 전압의 극성이 서로 반대가 되도록 구동하는 방법으로 수직 방향으로 인접한 두 화소에서 발생된 플리커(Flicker)가 서로 상쇄되어 감소된다.
그리고 컬럼 인버전은 데이터 라인에 따라서 (+)와 (-) 신호로 번갈아서 인가하여 홀수번째 게이터 라인의 화소와 짝수번째 데이터 라인의 화소에 인가되는 전압의 극성이 서로 반대가 되도록 구동하는 방법으로 수평방향으로 인접한 두 화소에서 발생된 플리커가 서로 상쇄되어 감소된다.
또한, 돗트 인버전은 라인 인버전과 컬럼 인버전을 합친 구동방법으로 수평, 수직 방향으로 인접한 화소의 극성이 반대가 되어 수평, 수직 방향으로 인접한 화소에서 발생된 플리커가 서로 상쇄되어 감소된다.
이하, 종래의 액정표시장치의 데이터 구동회로를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
액정표시장치의 박막트랜지스터를 돗트 인버전으로 지원하는 액정표시장치의 데이터 구동회로는 5V 보다 높은 출력을 낼수 있어야 한다. 즉, 인접하는 출력단의 짝수번째 출력이 5V 이하이면 홀수번째 출력은 5V 이상의 전압이다.
도 1은 종래의 액정표시장치의 데이터 구동회로의 블록도이다.
종래의 액정표시장치의 데이터 구동회로는 도 1에 도시한 바와같이 입력되는 V0~ V8의 전압 레벨을 V0~ V127의 레벨로 변환하여 출력하는 저항 스트링(Register String)부(11)와, 컨트롤 신호(Controll Signal)를 쉬프터하여 출력하는 쉬프터 레지스터(Shift Register)(12)를 가지는 컨트롤 로직(Controll Logic)부(13)와, 상기 컨트롤 로직부(13)의 쉬프터 레지스터(12)가 쉬프터됨에 따라 입력되는 R, G, B 데이터를 각 라인에 순차적으로 저장하는 입력 레지스터부(14)와, 상기 입력 레지스터부(14)에 저장된 R, G, B 데이터를 각 라인별로 한꺼번에 저장하는 저장 레지스터(Storage Register)부(15)와, 상기 저장 레지스터부(15)의 데이터값에 따라 상기 저항 스트링부(11)에서의 다수의 입력전압중 한 전압을 선택하여 출력하는 DAC(Digital to Analoy Convertor)부(16)를 포함하여 구성된다.
여기서 도면에는 도시하지 않았지만 상기 저장 레지스터부(15)와 DAC부(16) 사이에는 전압 레벨이 차이가 나므로 레벨 쉬프터가 필요하다.
그리고 상기 DAC부(16)는 5V 이상의 높은 전압을 선택하기 위해서는 일반적인 CMOS로는 디바이스(Device)가 파괴되므로 고전압(High Voltage)용 고파괴(High Breakdown) 디바이스를 사용해야 한다.
상기와 같이 구성된 종래의 액정표시장치의 데이터 구동회로는 돗트 인버전(Dot Inversion)을 하기 위해서 입력된 R, G, B 데이터를 입력 레지스터부(14)에 순차적으로 저장하고, 모든 데이터를 다 저장한 후 한 번에 입력 레지스터부(14)에 저장된 모든 데이터를 저장 레지스터부(15)로 전달하여 저장한다.
이어, 상기 저장 레지스터부(15)는 5V로 동작하는 부분이므로 DAC부(16)에 데이터를 보내기 위해 레벨 쉬프터를 데이터 비트수 만큼 또는 데이터 비트수의 2 배만큼 해준다.
따라서 상기의 데이터에 의해 저항 스프링부(11)에서 DAC부(16)로 입력되는 전압중의 한 전압을 선택하여 출력하게 된다.
그러나 이와 같은 종래의 액정표시장치의 데이터 구동회로는 5V 이상의 전압을 출력하기 위해서 고전압에 견딜 수 있는 디바이스를 설계해야하기 때문에 전체 칩 사이즈가 증가되는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 고전압 구동이 가능한 데이터 드라이버의 설계시 드라이버의 사이즈 증가를 방지할 수 있는 액정표시장치의 데이터 구동회로를 제공하는데 그 목적이 있다.
도 1은 종래의 액정표시장치의 데이터 구동회로를 나타낸 블록도
도 2는 본 발명에 의한 액정표시장치의 데이터 구동회로를 나타낸 블록도
도면의 주요부분에 대한 부호의 설명
100 : 저전압부 200 : 고전압부
21 : 제 1 저항 스트링부 22 : 제 1 쉬프터 레지스터부
23 : 컨트롤 로직부 24 : 제 1 입력 레지스터부
25 : 제 1 저장 레지스터부 26 : 제 1 DAC부
27 : 제 2 저항 스트링부 28 : 1비트 레벨 쉬프터부
29 : 제 2 쉬프터 레지스터부 30 : 레벨 쉬프터
31 : 제 2 입력 레지스터부 32 : 제 2 저장 레지스터부
33 : 제 2 DAC부
상기와 같은 목적을 달성하기 위한 본 발명에 의한 액정표시장치의 데이터 구동회로는 저전압부와 고전압부로 분리되어 R, G, B 데이터를 구동하는 액정표시장치의 데이터 구동회로에 있어서, 상기 고전압부의 가장 낮은 전압은 VDD/2이고 가장 높은 전압은 VDD로 하고 상기 저전압부의 가장 낮은 전압은 0V이고 가장 높은 전압은 VDD/2로 구성됨을 특징으로 한다.
상기와 같은 본 발명의 액정표시장치의 데이터 구동회로에 대해 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
도 2는 본 발명에 의한 액정표시장치의 데이터 구동회로를 나타낸 블록도이다.
본 발명의 액정표시장치의 데이터 구동회로는 도 2에 도시한 바와같이 입력된 R, G, B 데이터중에서 가장 낮은 전압이 0V이고 가장 높은 전압이 VDD/2인 데이터를 구동하는 저전압부(100)와 가장 낮은 전압이 VDD/2이고 가장 높은 전압이 VDD인 데이터를 구동하는 고전압부(200)로 분리되어 구성한다.
여기서 상기 저전압부(100)는 입력되는 V0~ V8의 전압 레벨을 V0~ V64의 레벨로 변환하여 출력하는 제 1 저항 스트링(Register String)부(21)와, 컨트롤 신호를 쉬프터하여 출력하는 제 1 쉬프터 레지스터(22)를 갖는 컨트롤 로직부(23)와, 상기 컨트롤 로직부(23)의 제 1 쉬프터 레지스터(22)가 쉬프터됨에 따라 입력되는 R1, G1, B1데이터를 각 라인에 순차적으로 저장하는 제 1 입력 레지스터부(24)와, 상기 제 1 입력 레지스터부(24)에 저장된 R1, G1, B1데이터를 각 라인별로 한꺼번에 저장하는 제 1 저장 레지스터부(24)와, 상기 제 1 저장 레지스터부(24)의 데이터값에 따라 상기 제 1 저항 스트링부(21)에서의 다수 입력전압중 한 전압을 선택하여 출력하는 제 1 DAC부(26)로 구성된다.
그리고 상기 고전압부(200)는 입력되는 V9~ V17의 전압 레벨을 V65~ V127의 레벨로 변환하여 출력하는 제 2 저항 스트링부(27)와, 상기 컨트롤 로직부(23)의 쉬프터된 신호에 상응하는 전압을 출력하는 1 비트 레벨 쉬프터(28)에 연결되는 제 2 쉬프터 레지스터부(29)와, 입력되는 R2, G2, B2데이터에 상응하는 전압을 출력하는 레벨 쉬프터(30)와, 상기 레벨 쉬프터(30)에서 출력되는 R2, G2, B2데이터를 각 라인에 순차적으로 저장하는 제 2 입력 레지스터부(31)와, 상기 제 2 입력 레지스터부(31)에 저장된 R2, G2, B2데이터를 각 라인별로 한꺼번에 저장하는 제 2 저장 레지스터부(32)와, 상기 제 2 저장 레지스터부(32)의 데이터값에 따라 상기 제 2 저항 스트링부(27)에서의 다수 입력전압중 한 전압을 선택하는 제 2 DAC부(33)로 구성된다.
여기서 상기 레벨 쉬프터(30)는 입력이 0V 이면 출력은 5V이고, 입력이 5V 이면 출력은 10V가 되도록 구성한다.
이상에서 설명한 바와같이 본 발명에 의한 액정표시장치의 데이터 구동회로에 있어서 다음과 같은 효과가 있다.
첫째, 저전압부와 고전압부로 분리하여 배치함으로써 고전압에서 동작시키기 위해 디바이스의 구조를 변경시키지 않기 때문에 디바이스의 사이즈를 줄일 수 있다.
둘째, 입력 데이터 비트수에 쉬프터 레지스터로 입력되는 1비트에 해당하는 레벨 쉬프터만 있으면 되기 때문에 레벨 쉬프터의 수를 줄임으로써 전체 칩의 사이즈를 줄일 수 있다.

Claims (3)

  1. 저전압부와 고전압부로 분리되어 R, G, B 데이터를 구동하는 액정표시장치의 데이터 구동회로에 있어서,
    상기 고전압부의 가장 낮은 전압은 VDD/2이고 가장 높은 전압은 VDD로 하고 상기 저전압부의 가장 낮은 전압은 0V이고 가장 높은 전압은 VDD/2로 구성되는 것을 특징으로 하는 액정표시장치의 데이터 구동회로.
  2. 제 1 항에 있어서,
    상기 저전압부는 입력되는 V0~ V8의 전압 레벨을 V0~ V64의 레벨로 변환하여 출력하는 제 1 저항 스트링부와,
    컨트롤 신호를 쉬프터하여 출력하는 제 1 쉬프터 레지스터를 갖는 컨트롤 로직부와,
    상기 컨트롤 로직부의 제 1 쉬프터 레지스터가 쉬프터됨에 따라 입력되는 R1, G1, B1데이터를 각 라인에 순차적으로 저장하는 제 1 입력 레지스터부와,
    상기 제 1 입력 레지스터부에 저장된 R1, G1, B1데이터를 각 라인별로 한꺼번에 저장하는 제 1 저장 레지스터부와,
    상기 제 1 저장 레지스터부의 데이터값에 따라 상기 제 1 저항 스트링부에서의 다수 입력전압중 한 전압을 선택하여 출력하는 제 1 DAC부로 구성됨을 특징으로 하는 액정표시장치의 데이터 구동회로.
  3. 제 1 항에 있어서,
    고전압인가시 상기 저전압부의 컨트롤 로직부에서 1비트 레벨 쉬프터를 통과한 쉬프터 데이터를 입력받는 제 2 쉬프터 레지스터부와,
    입력되는 데이터에 상응하는 전압을 출력하는 레벨 쉬프터와,
    상기 레벨 쉬프터에서 출력되는데이터를 각 라인에 순차적으로 저장하는 제 2 입력 레지스터부와,
    상기 제 2 입력 레지스터부에 저장된 데이터를 각 라인별로 한꺼번에 저장하는 제 2 저장 레지스터부와,
    상기 제 2 저장 레지스터부의 데이터값에 따라 상기 제 2 저항 스트링부에서의 다수 입력전압중 한 전압을 선택하는 제 2 DAC부로 구성됨을 특징으로 하는 액정표시장치의 데이터 구동회로.
KR1019970043536A 1997-08-30 1997-08-30 액정표시장치의데이터구동회로 KR100257067B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970043536A KR100257067B1 (ko) 1997-08-30 1997-08-30 액정표시장치의데이터구동회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970043536A KR100257067B1 (ko) 1997-08-30 1997-08-30 액정표시장치의데이터구동회로

Publications (2)

Publication Number Publication Date
KR19990020095A true KR19990020095A (ko) 1999-03-25
KR100257067B1 KR100257067B1 (ko) 2000-05-15

Family

ID=19519749

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970043536A KR100257067B1 (ko) 1997-08-30 1997-08-30 액정표시장치의데이터구동회로

Country Status (1)

Country Link
KR (1) KR100257067B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100798309B1 (ko) * 2001-06-22 2008-01-28 엘지.필립스 엘시디 주식회사 액티브 매트릭스 유기 엘이디 구동회로
KR100857676B1 (ko) * 2007-02-02 2008-09-08 삼성에스디아이 주식회사 디지털-아날로그 변환기 및 이를 이용한 데이터 구동부와평판 표시장치
WO2010093123A2 (ko) * 2009-02-10 2010-08-19 (주)실리콘웍스 고전압 전원의 그라운드와 저전압 전원의 그라운드가 분리된 소스 드라이버 집적회로

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100798309B1 (ko) * 2001-06-22 2008-01-28 엘지.필립스 엘시디 주식회사 액티브 매트릭스 유기 엘이디 구동회로
KR100857676B1 (ko) * 2007-02-02 2008-09-08 삼성에스디아이 주식회사 디지털-아날로그 변환기 및 이를 이용한 데이터 구동부와평판 표시장치
US7868805B2 (en) 2007-02-02 2011-01-11 Samsung Mobile Display Co., Ltd. Digital-Analog (D/A) converter and data driver and flat panel display using the D/A converter and data driver
WO2010093123A2 (ko) * 2009-02-10 2010-08-19 (주)실리콘웍스 고전압 전원의 그라운드와 저전압 전원의 그라운드가 분리된 소스 드라이버 집적회로
WO2010093123A3 (ko) * 2009-02-10 2010-10-28 (주)실리콘웍스 고전압 전원의 그라운드와 저전압 전원의 그라운드가 분리된 소스 드라이버 집적회로
KR101037560B1 (ko) * 2009-02-10 2011-05-27 주식회사 실리콘웍스 고전압 전원의 그라운드와 저전압 전원의 그라운드가 분리된 소스 드라이버 집적회로

Also Published As

Publication number Publication date
KR100257067B1 (ko) 2000-05-15

Similar Documents

Publication Publication Date Title
US5796379A (en) Digital data line driver adapted to realize multigray-scale display of high quality
US8922603B2 (en) Multi-primary color display device
JP5631391B2 (ja) 表示装置
US20100110114A1 (en) Liquid crystal display device and method of driving thereof
US8462092B2 (en) Display panel having sub-pixels with polarity arrangment
US20090184909A1 (en) Liquid Crystal Display Device
JP2010033038A (ja) 表示パネル駆動方法及び表示装置
KR20060080778A (ko) 표시장치의 구동방법 및 이를 수행하기 위한 표시장치
JP2005141169A (ja) 液晶表示装置及びその駆動方法
US20030063048A1 (en) Active matrix display device and data line switching circuit, switching section drive circuit, and scanning line drive circuit thereof
EP2166533B1 (en) Display device and its driving method
US5956007A (en) Frame modulation driving circuit and method for liquid crystal display
KR100257067B1 (ko) 액정표시장치의데이터구동회로
KR100303449B1 (ko) 플리커링을 줄이기 위한 액정 표시 장치 및 이의 구동 방법
CN113439297B (zh) 显示装置及其驱动方法
JP2017198914A (ja) 表示装置
JP2009216852A (ja) 電気光学装置及び電気光学装置の駆動方法
JP2009222831A (ja) 電気光学装置及び電気光学装置の駆動方法
KR100212289B1 (ko) 라인 반전(line inversion) 구동이나 도트 반전(dot inversion) 구동중 하나를 선택할 수 있는 액정 표시 장치 및 구동 회로
JP4147175B2 (ja) 液晶表示装置
KR101001052B1 (ko) 액정표시패널 및 그 구동방법
CN113781970B (zh) 驱动电路和驱动方法,以及显示装置
JP4163161B2 (ja) 液晶表示装置及びデータライン・ドライバ
JP2008097774A (ja) シフトレジスタ、電気光学装置および電子機器
JP2009216851A (ja) 電気光学装置及び電気光学装置の駆動方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130122

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20140116

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20150116

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20160119

Year of fee payment: 17

LAPS Lapse due to unpaid annual fee