WO2010058441A1 - Équipement de test, procédé de test et programme - Google Patents

Équipement de test, procédé de test et programme Download PDF

Info

Publication number
WO2010058441A1
WO2010058441A1 PCT/JP2008/003395 JP2008003395W WO2010058441A1 WO 2010058441 A1 WO2010058441 A1 WO 2010058441A1 JP 2008003395 W JP2008003395 W JP 2008003395W WO 2010058441 A1 WO2010058441 A1 WO 2010058441A1
Authority
WO
WIPO (PCT)
Prior art keywords
phase
test
predetermined
under test
relative phase
Prior art date
Application number
PCT/JP2008/003395
Other languages
English (en)
Japanese (ja)
Inventor
坂井満
Original Assignee
株式会社アドバンテスト
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社アドバンテスト filed Critical 株式会社アドバンテスト
Priority to PCT/JP2008/003395 priority Critical patent/WO2010058441A1/fr
Publication of WO2010058441A1 publication Critical patent/WO2010058441A1/fr

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuit
    • G01R31/3193—Tester hardware, i.e. output processing circuit with comparison between actual response and known fault free response
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50012—Marginal testing, e.g. race, voltage or current testing of timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56012—Timing aspects, clock generation, synchronisation

Abstract

L'invention concerne un équipement de test comportant une unité de commande de phase servant à modifier séquentiellement les phases relatives des données d’entrée / sortie d’un dispositif en cours de test et d'un signal d’échantillonnage prédéterminé dans une direction unique prédéterminée ; une unité de comparaison de valeurs prévues servant à déterminer un nombre prédéterminé de fois à chaque phase relative si une valeur obtenue en échantillonnant les données d’entrée / sortie à l’aide du signal d’échantillonnage correspond ou non à une valeur prévue prédéterminée ; une unité de détection de phase servant à détecter une première phase relative où un état d’échec évolue vers un état de validation et une deuxième phase relative où l’état de validation évolue vers l’état d’échec, l’état d’échec indiquant qu’au moins un des résultats de détermination du nombre prédéterminé de fois présente un désaccord et l’état de validation indiquant que tous les résultats de détermination du nombre prédéterminé de fois présentent une concordance ; une unité d’ajustement de phase servant à ajuster, sur la base des première et deuxième phases relatives détectées par l’unité de détection de phase, la phase d’un signal de test appliqué au dispositif en cours de test ; et une unité de test servant à tester le dispositif en cours de test à l’aide du signal de test dont la phase a été ajustée par l’unité d’ajustement de phase. Il en résulte une réduction du temps nécessaire pour l’apprentissage du minutage.
PCT/JP2008/003395 2008-11-19 2008-11-19 Équipement de test, procédé de test et programme WO2010058441A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2008/003395 WO2010058441A1 (fr) 2008-11-19 2008-11-19 Équipement de test, procédé de test et programme

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
KR1020117008127A KR101221080B1 (ko) 2008-11-19 2008-11-19 시험 장치, 시험 방법, 및 프로그램
JP2010539052A JPWO2010058441A1 (ja) 2008-11-19 2008-11-19 試験装置、試験方法、および、プログラム
PCT/JP2008/003395 WO2010058441A1 (fr) 2008-11-19 2008-11-19 Équipement de test, procédé de test et programme
TW98138993A TW201028707A (en) 2008-11-19 2009-11-17 Test device, test method and recording medium
US13/084,561 US20120123726A1 (en) 2008-11-19 2011-04-12 Test apparatus, test method, and storage medium

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/084,561 Continuation US20120123726A1 (en) 2008-11-19 2011-04-12 Test apparatus, test method, and storage medium

Publications (1)

Publication Number Publication Date
WO2010058441A1 true WO2010058441A1 (fr) 2010-05-27

Family

ID=42197888

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2008/003395 WO2010058441A1 (fr) 2008-11-19 2008-11-19 Équipement de test, procédé de test et programme

Country Status (5)

Country Link
US (1) US20120123726A1 (fr)
JP (1) JPWO2010058441A1 (fr)
KR (1) KR101221080B1 (fr)
TW (1) TW201028707A (fr)
WO (1) WO2010058441A1 (fr)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8625222B2 (en) * 2012-02-03 2014-01-07 Lsi Corporation Storage device having calibration circuitry providing programmable phase update values
KR102059467B1 (ko) 2013-06-28 2019-12-27 에스케이하이닉스 주식회사 반도체 장치 및 이를 포함하는 반도체 시스템
KR20160075105A (ko) * 2014-12-19 2016-06-29 에스케이하이닉스 주식회사 반도체 장치 및 그의 구동방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000147062A (ja) * 1998-11-10 2000-05-26 Matsushita Electric Ind Co Ltd 半導体検査装置および半導体検査方法
JP2002181899A (ja) * 2000-12-15 2002-06-26 Advantest Corp タイミング校正方法
JP2004125574A (ja) * 2002-10-01 2004-04-22 Advantest Corp 試験装置、及び試験方法
JP2005025294A (ja) * 2003-06-30 2005-01-27 Fujitsu Ltd 複数システムにおける入出力要求優先制御装置
JP2005293808A (ja) * 2004-04-05 2005-10-20 Advantest Corp 試験装置、位相調整方法、及びメモリコントローラ

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI238256B (en) * 2000-01-18 2005-08-21 Advantest Corp Testing method for semiconductor device and its equipment
WO2005012930A1 (fr) * 2003-07-31 2005-02-10 Advantest Corporation Dispositif de test
KR101090573B1 (ko) * 2003-07-31 2011-12-08 주식회사 아도반테스토 클록 환승 장치 및 시험 장치
US7421355B2 (en) * 2006-02-27 2008-09-02 Advantest Corporation Measuring apparatus, measuring method, testing apparatus, testing method, and electronic device
US7856330B2 (en) * 2006-02-27 2010-12-21 Advantest Corporation Measuring apparatus, testing apparatus, and electronic device
JP4707608B2 (ja) * 2006-05-19 2011-06-22 株式会社アドバンテスト 測定回路及び試験装置
DE112007003570T5 (de) * 2007-06-27 2010-08-26 Advantest Corp. Erfassungsgerät und Prüfgerät

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000147062A (ja) * 1998-11-10 2000-05-26 Matsushita Electric Ind Co Ltd 半導体検査装置および半導体検査方法
JP2002181899A (ja) * 2000-12-15 2002-06-26 Advantest Corp タイミング校正方法
JP2004125574A (ja) * 2002-10-01 2004-04-22 Advantest Corp 試験装置、及び試験方法
JP2005025294A (ja) * 2003-06-30 2005-01-27 Fujitsu Ltd 複数システムにおける入出力要求優先制御装置
JP2005293808A (ja) * 2004-04-05 2005-10-20 Advantest Corp 試験装置、位相調整方法、及びメモリコントローラ

Also Published As

Publication number Publication date
KR101221080B1 (ko) 2013-01-11
KR20110059758A (ko) 2011-06-03
US20120123726A1 (en) 2012-05-17
TW201028707A (en) 2010-08-01
JPWO2010058441A1 (ja) 2012-04-12

Similar Documents

Publication Publication Date Title
JP5302325B2 (ja) プロトコル認識デジタルチャネル装置
US7484141B2 (en) Semiconductor device capable of performing test at actual operating frequency
JP5613666B2 (ja) Tracking circuit and method for automatic test equipment system
US7958412B2 (en) System and method for on-board timing margin testing of memory modules
US7139957B2 (en) Automatic self test of an integrated circuit component via AC I/O loopback
JP6404467B2 (ja) Ｉ／ｏ ａｃタイミングのためのデューティサイクルベースのタイミングマージニング
US8170828B2 (en) Test method using memory programmed with tests and protocol to communicate between device under test and tester
US7116142B2 (en) Apparatus and method for accurately tuning the speed of an integrated circuit
US7636870B2 (en) Semiconductor integrated circuit device, and debugging system and method for the semiconductor integrated circuit device
US7376043B2 (en) Interface circuit
JP5272014B2 (ja) 再構成可能なテスターでのテストのための方法
US8918686B2 (en) Determining data valid windows in a system and method for testing an integrated circuit device
TWI251837B (en) Method and related apparatus for adjusting timing of memory signals
US8094566B2 (en) Test apparatus and test method
US7870454B2 (en) Structure for system for and method of performing high speed memory diagnostics via built-in-self-test
JP5175728B2 (ja) 試験装置、調整方法および調整プログラム
JP2006275986A (ja) 診断プログラム、切替プログラム、試験装置、および診断方法
US20070016835A1 (en) Method and apparatus for parameter adjustment, testing, and configuration
JP2010122842A (ja) 遅延調整装置、半導体装置及び遅延調整方法
EP2743793B1 (fr) Système et procédé de commande de circuit pour ajuster dynamiquement la tension et la fréquence
JP4878215B2 (ja) インタフェース回路及びメモリ制御装置
JP6181299B2 (ja) メモリモジュールにおけるストローブ信号に基づいた制御信号のトレーニング方法
JP2009003618A (ja) 消費電力解析装置および消費電力解析方法
EP0698849A1 (fr) Circuit intégré à semi-conducteurs, testable avec un testeur LSI avec un nombre réduit de broches de contact
JP4558648B2 (ja) 試験装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 08878238

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase in:

Ref document number: 2010539052

Country of ref document: JP

Kind code of ref document: A

ENP Entry into the national phase in:

Ref document number: 20117008127

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase in:

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 08878238

Country of ref document: EP

Kind code of ref document: A1