WO2010053108A1 - 位相シフト型インバータ回路、それを用いたｘ線高電圧装置、ｘ線ｃｔ装置、および、ｘ線撮影装置 - Google Patents

位相シフト型インバータ回路、それを用いたｘ線高電圧装置、ｘ線ｃｔ装置、および、ｘ線撮影装置 Download PDF

Info

Publication number
WO2010053108A1
WO2010053108A1 PCT/JP2009/068871 JP2009068871W WO2010053108A1 WO 2010053108 A1 WO2010053108 A1 WO 2010053108A1 JP 2009068871 W JP2009068871 W JP 2009068871W WO 2010053108 A1 WO2010053108 A1 WO 2010053108A1
Authority
WO
WIPO (PCT)
Prior art keywords
inverter
circuit
voltage
ray
output
Prior art date
Application number
PCT/JP2009/068871
Other languages
English (en)
French (fr)
Inventor
美奈 小川
至 安東
大石　潔
将太郎 進藤
Original Assignee
株式会社 日立メディコ
独立行政法人 国立高等専門学校機構
国立大学法人 長岡技術科学大学
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社 日立メディコ, 独立行政法人 国立高等専門学校機構, 国立大学法人 長岡技術科学大学 filed Critical 株式会社 日立メディコ
Priority to US13/127,289 priority Critical patent/US8588371B2/en
Priority to JP2010536778A priority patent/JP5588875B2/ja
Priority to CN200980144303.8A priority patent/CN102204077B/zh
Publication of WO2010053108A1 publication Critical patent/WO2010053108A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05G—X-RAY TECHNIQUE
    • H05G1/00—X-ray apparatus involving X-ray tubes; Circuits therefor
    • H05G1/08—Electrical details
    • H05G1/10—Power supply arrangements for feeding the X-ray tube
    • H05G1/20—Power supply arrangements for feeding the X-ray tube with high-frequency ac; with pulse trains
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/4815—Resonant converters
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Definitions

  • the present invention relates to a phase shift inverter circuit that is driven at a frequency that follows a resonance frequency due to load fluctuations, and an X-ray high-voltage device using the same.
  • Inverter technology driven at high frequency includes induction heating cookers that induction-heat metal pans by high-frequency magnetic fields, industrial induction heating devices for melting and quenching metals, It is applied to X-ray devices and X-ray CT (Computer Tomography) devices for medical and industrial use that acquire X-ray fluoroscopic images and tomographic images.
  • induction heating cookers that induction-heat metal pans by high-frequency magnetic fields
  • industrial induction heating devices for melting and quenching metals
  • X-ray devices and X-ray CT (Computer Tomography) devices for medical and industrial use that acquire X-ray fluoroscopic images and tomographic images.
  • ⁇ Inverter circuit loads in such fields are usually inductors and X-ray tubes, and their impedance varies greatly or changes depending on voltage and current setting conditions and temperature. For this reason, the resonance frequency of the load circuit fluctuates.
  • the equivalent resistance greatly fluctuates in the range of several tens of k ⁇ to several tens of M ⁇ depending on the setting conditions of the X-ray output.
  • the inverter circuit needs to control the operating frequency following the load fluctuation, and at the same time, needs to control the output according to the voltage and current setting conditions.
  • Patent Document 1 a technique for realizing both functions with a single inverter circuit is disclosed in Patent Document 1.
  • Patent Document 1 in order to make the inverter operating frequency coincide with the fluctuation of the resonance frequency due to the fluctuation of the load, it flows through two semiconductor switches included in the inverter circuit or a diode reversely connected in parallel to the semiconductor switch. Current is detected, and the inverter frequency is changed so that the period during which the current flows is equal.
  • the phase shift angle at which each semiconductor switch of the inverter circuit operates is controlled.
  • Patent Document 1 in order to detect the current flowing in two semiconductor switches included in an inverter circuit or a diode reversely connected in parallel to the semiconductor switch, a current sensor such as a CT (Current Transformer) is arranged around the current sensor. Yes. For this reason, it is necessary to devise a method for lengthening the wiring at the location where the CT is inserted by an amount corresponding to the insertion of the CT.
  • CT Current Transformer
  • it is essential to implement mounting design such as using copper bars, bus bars, or processed copper plates to minimize the wiring inductance. is there. For this reason, it is preferable that the distance between the terminals is short, and there is a demand to avoid adding a current sensor as much as possible.
  • Patent Document 1 the main focus is on matching the inverter operating frequency to the resonance frequency of the load circuit, and switching loss is not considered.
  • Fig. 1 (a) shows the voltage and current waveforms of the semiconductor switch.
  • the semiconductor switch transitions from ON to OFF during the turn-off period Toff, and a turn-off loss Esw (off) of Isw ⁇ Vsw occurs.
  • a turn-off loss Esw (off) of Isw ⁇ Vsw occurs.
  • a turn-on loss Esw (on) of Isw ⁇ Vsw occurs.
  • Fig. 1 (b) shows the voltage and current waveforms of the semiconductor switch when ZVS and ZCS are applied by soft switching.
  • ZVS is a technology that reduces the loss of voltage ⁇ current by suppressing the time change dv / dt of the voltage when the switch is turned on or off. This is usually achieved by connecting a lossless snubber capacitor in parallel to the semiconductor switch to reduce dv / dt.
  • ZCS is a technology that makes the loss zero by turning on and off the semiconductor switch when the switch current is zero.
  • inverter circuit if the semiconductor switch is turned on while the current is flowing through a diode reversely connected in parallel to the semiconductor switch, the current flowing through the semiconductor switch is zero, and thus the loss of voltage ⁇ current is zero. At this time, since the voltage across the switch is zero, it can be said that ZVS is realized.
  • ZCS there is a partial resonance method that uses an auxiliary circuit including an inductor and a further semiconductor switch and controls the switch current to be negative when the semiconductor switch of the inverter circuit is OFF. Also, by setting the inverter operating frequency slightly higher than the resonance frequency, the current phase is delayed with respect to the voltage phase, and when the semiconductor switch is turned on, the current has a negative polarity (that is, the current flows to the diode, the switch There is a method to realize ZCS as a state that does not flow.
  • the former partial resonance method has been put into practical use in X-ray CT apparatuses and the like.
  • the latter method of setting the inverter operating frequency slightly higher than the resonance frequency has the advantage that the main circuit configuration can be simplified without the need for an auxiliary circuit, since it is only necessary to control the frequency when the resonance frequency is constant. is there.
  • the ZCS method for controlling the inverter operating frequency slightly higher than the resonance frequency will be further described.
  • the resonance frequency of the load circuit is constant, when the operating frequency of the inverter is changed, the load side changes from a capacitive load to an inductive load accordingly. That is, if the operating frequency is lower than the resonance frequency, it indicates a capacitive load in which the current phase advances with respect to the voltage phase, and conversely, if the operating frequency is higher than the resonance frequency, the current phase relative to the voltage phase. Indicates an inductive load that is delayed.
  • an inductive load focusing on one semiconductor switch, as shown in FIG. 1B, when the semiconductor switch is turned on, the current has a negative polarity (that is, flows to the diode and does not flow to the switch). Therefore, ZCS can be realized.
  • An object of the present invention is to provide an inverter circuit in which tracking control to resonance frequency fluctuation due to load fluctuation and power control are performed by a single drive circuit, and which can reduce switching loss. .
  • the following phase shift inverter circuit is provided. That is, an inverter circuit unit in which two arm circuits each having two diode switches connected in parallel and in opposite directions are connected in parallel, and an inverter driving circuit unit that supplies a drive signal to each semiconductor switch of the inverter circuit;
  • the inverter drive circuit unit obtains the phase difference between the output current and the output voltage to the load circuit connected to the middle point of the two arm circuits, and the phase difference becomes zero or a predetermined value. In this way, by controlling the phase of the drive signal to each semiconductor switch, the operating frequency of the inverter circuit section is made to follow the resonance frequency of the load circuit.
  • the operating frequency of the inverter circuit section can be made to follow the resonance frequency of the load circuit using the phase difference between the output current and the output voltage in this way, a current value is measured by inserting a detector near the semiconductor switch. There is no need, and a simple configuration can be achieved.
  • the inverter drive circuit unit can control the phase of the drive signal of each semiconductor switch so that the output current has a phase delayed by a predetermined value from the output voltage.
  • ZCS can be realized and switching loss can be reduced.
  • the following phase shift inverter circuit has an inverter circuit section in which two arm circuits each having two semiconductor switches connected in parallel and in opposite directions are connected in series, and an inverter driving circuit section for supplying a drive signal to each semiconductor switch of the inverter circuit
  • An inverter circuit wherein an inverter drive circuit unit obtains an operating frequency of output power to a load circuit connected to a middle point of two arm circuits, and the operating frequency is higher than a resonance frequency of the load circuit by a predetermined value
  • This is a phase shift type inverter circuit that controls the phase of the drive signal to each semiconductor switch so as to have a frequency. In this way, by controlling the operating frequency to be higher than the resonance frequency by a predetermined value, ZCS can be realized because it indicates an inductive load whose current phase is delayed with respect to the voltage phase, and switching loss is reduced. Can be reduced.
  • the inverter drive circuit unit can control the output power of the inverter circuit unit by adjusting the phase difference of the drive signal to the semiconductor switch that is a predetermined pair of the four semiconductor switches of the inverter circuit unit. .
  • the inverter drive circuit unit includes a circuit that generates a fundamental wave signal of a predetermined duty with a pulse width having the same center as that of the positive pulse width of the output voltage, and generates the drive signal using the circuit. Is possible.
  • the inverter drive circuit unit includes a circuit that generates a fundamental wave signal having a predetermined duty that is inverted at a timing when the output voltage changes from zero voltage to positive and negative polarity pulses, and generates a drive signal using the circuit. Is also possible.
  • the inverter drive circuit unit uses the phase of the current detected between the middle point of the two arm circuits and the load circuit as the output current, and drives as the phase of the output voltage. It is possible to use the phase of the signal.
  • an X-ray high voltage apparatus comprising a phase shift inverter circuit that converts a DC power supply output to a high-frequency AC output, a high-voltage transformer that converts the high-frequency AC output of the inverter circuit to a high-voltage output, and an X-ray tube that rectifies the output of the high-voltage transformer
  • a phase shift inverter circuit that converts a DC power supply output to a high-frequency AC output
  • a high-voltage transformer that converts the high-frequency AC output of the inverter circuit to a high-voltage output
  • an X-ray tube that rectifies the output of the high-voltage transformer
  • the control circuit rotationally drives a filament heating circuit for heating the filament of the X-ray tube and an anode of the X-ray tube An anode rotation drive circuit.
  • the inverter circuit uses the phase shift inverter circuit of the first or second aspect described above.
  • the following X-ray CT apparatus That is, a disk with an opening for inserting a subject, an X-ray tube and an X-ray detector mounted on opposite sides of the opening of the disk, and an X-ray height for supplying DC power to the X-ray tube
  • An X-ray CT apparatus having a voltage device, a bed on which a subject is mounted and inserted into the opening of the disk, and a rotation drive unit that rotates the disk.
  • the X-ray high voltage apparatus the X-ray high voltage apparatus of the third aspect described above is used.
  • an X-ray imaging apparatus having an X-ray tube, an X-ray image receiving unit that detects X-rays transmitted through a subject, and an X-ray high-voltage device that supplies DC power to the X-ray tube.
  • the X-ray high voltage apparatus the X-ray high voltage apparatus of the third aspect described above is used.
  • the present invention it is not necessary to measure current in the vicinity of the semiconductor switch, and it is possible to control power and frequency at the same time, and it is possible to realize small size, light weight, low price, and high reliability. Moreover, ZCS can be realized and switching loss can be reduced.
  • FIG. 1 The graph which shows the voltage waveform and current waveform of a semiconductor switch in the case of hard switching
  • the block diagram which shows the structure of the phase shift type inverter circuit in 1st Embodiment.
  • FIG. 2 is a block diagram showing configurations of an inverter voltage / current phase difference calculating circuit 21 and an oscillation frequency tracking frequency control circuit 22 in the first embodiment.
  • FIG. 2 is a block diagram showing a configuration of an inverter voltage fundamental wave signal A generation circuit 210 in the first embodiment. Explanatory drawing which shows the operation
  • FIG. 8 is an explanatory diagram showing signal waveforms in the power control phase difference generation circuit 23 of FIG. 7.
  • phase shift inverter circuit (a) an explanatory diagram showing operation waveforms of respective parts when the inverter current is delayed from the inverter voltage (the inverter operation frequency is higher than the resonance frequency); (b) Explanatory drawing which shows the operation waveform of each part in case the inverter current is ahead of the inverter voltage (the inverter operation frequency is lower than the resonance frequency).
  • the block diagram which shows the structure of the fundamental wave signal A 'generating circuit 218 of the inverter voltage in 4th Embodiment.
  • the block diagram which shows the structure of the phase shift type inverter circuit in 5th Embodiment.
  • FIG. 2 A schematic diagram of the inverter circuit of the first embodiment is shown in FIG. 2, and waveforms of drive signals and the like are shown in FIGS.
  • the inverter circuit of the first embodiment includes an inverter circuit unit 1 and an inverter drive circuit unit 2.
  • a DC power source 3 is connected to the inverter circuit unit 1.
  • a resonance circuit 4 including a load is connected to the output terminal ab of the inverter circuit unit 1.
  • the inverter circuit unit 1 has a configuration in which arm circuits 11 and 12 are connected in parallel.
  • the arm circuit 11 is a circuit in which semiconductor switches (S1, S2) 111a and 112a in which diodes (D1, D2) 111b and 112b are reversely connected in parallel are connected in series.
  • the arm circuit 12 is a circuit in which semiconductor switches (S3, S4) 121a, 122a in which diodes (D3, D4) 121b, 122b are reversely connected in parallel are connected in series.
  • the output terminal a is arranged at the midpoint of the arm circuit 11 (between the semiconductor switch (S1) 111a and the semiconductor switch (s2) 112a), and the output terminal b is the midpoint of the arm circuit 12 (semiconductor switch (S3)). 121a and the semiconductor switch (s4) 122a).
  • Each of the semiconductor switches (S1 to S4) 111a, 112a, 121a, 122a is connected to an inverter drive circuit unit 2 for supplying a drive signal (gate voltage signal) as shown in FIG.
  • the inverter drive circuit unit 2 includes an inverter voltage / current phase difference calculation circuit 21, a resonance frequency tracking frequency control circuit 22, a power control phase difference generation circuit 23, dead time generation circuits 25a to 25d, an inverting logic circuit 24a, With 24b.
  • the inverter voltage / current phase difference calculation circuit 21 fetches the detection result from the current sensor 5 that detects the output current Iinv of the inverter circuit unit 1, and outputs the output current Iinv and the output voltage (inverter voltage) of the inverter circuit unit 1. The phase difference is calculated.
  • the resonance frequency tracking frequency control circuit 22 determines the operating frequency of the inverter circuit unit 1 from the phase difference calculated by the inverter voltage / current phase difference calculation circuit 21.
  • the power control phase difference generation circuit 23 controls the output power by controlling the phase difference PD of the drive signal supplied to the semiconductor switches 111a, 112a, 121a, 122a in order to control the power.
  • the dead time generation circuits 25a to 25d delay the rise of the drive signal by a predetermined time (dead time td) in order to prevent the two semiconductor switches in the arm circuits 11 and 12 from being simultaneously turned on and the DC voltage being short-circuited.
  • the inverting logic circuit 24 is provided with semiconductor switches (switch (S1) 111a and switch (S2) 112a) and switch (S3) 121a and switch (S4) 122a) above and below the arm circuits 11 and 12 to realize an inverter circuit. Is reversed.
  • the inverter circuit unit 1 is either (1) when a drive signal is simultaneously input to the semiconductor switch (S1) 111a and the semiconductor switch (S4) 122a, or (2) the semiconductor switch ( When a drive signal is simultaneously input to S2) 112a and the semiconductor switch (S3) 121a, a signal is output to the resonance circuit 4.
  • the drive signal is input to only one of the semiconductor switches, or when the drive signal is input in a combination other than the combination (1) or (2), the voltage signal is not output.
  • the power control phase difference generation circuit 23 controls the output power by the phase difference between the drive signal to the semiconductor switch (S1) 111a and the drive signal to the semiconductor switch (S4) 122a, and the drive signal to the semiconductor switch (S2) 112a. And the phase difference of the drive signal to the semiconductor switch (S3) 121a is set to the phase difference PD.
  • the larger the phase difference PD the shorter the time during which drive signals are simultaneously input to the switch (S1) 111a and the switch (S4) 122a, and similarly to the switch (S2) 112a and the switch (S3) 121a.
  • the time for inputting the drive signal is shortened. Therefore, the effective value of the inverter voltage is reduced and the output power is reduced.
  • the phase difference PD is controlled using, for example, a PI compensator. If the phase difference PD is zero, the operation is the same as that of an inverter that operates at a 50% duty of general PWM, and the output is reduced as the phase difference increases. Thereby, the output power of the inverter circuit can be controlled.
  • the inverter operating frequency is controlled based on the phase difference between the output voltage and the output current of the inverter circuit. That is, since the resonance circuit 4 including a load is connected to the output terminal ab of the inverter circuit unit 1 as a load circuit, it can be regarded as a resonance circuit as a whole. For this reason, when the operating frequency of the inverter circuit (frequency of the output signal) matches the resonant frequency of the resonant circuit 4 including the load, the power factor of the inverter circuit is 1, that is, the output voltage and output current of the inverter circuit. The phase difference of becomes zero.
  • the phase difference between the output voltage (inverter voltage) of the inverter circuit and the output current Iinv is detected, and the inverter circuit unit 1 is controlled so as to match, so that the operating frequency of the inverter circuit is reduced to that of the resonance circuit 4 including the load.
  • the resonance frequency fluctuates while matching the resonance frequency, this can be followed.
  • the semiconductor switch when control is performed so that the phase of the output current Iinv is delayed with respect to the phase of the output voltage of the inverter circuit, focusing on one semiconductor switch, the semiconductor switch is turned on as shown in FIG. At this point, ZCS can be realized because the current has a negative polarity (that is, it flows to the diode and does not flow to the switch). In this case, the operating frequency of the inverter circuit follows this in a state slightly higher than the resonant frequency of the resonant circuit 4.
  • the phase difference between the output voltage of the inverter circuit and the output current Iinv is detected, and the phase difference is controlled to be zero or a predetermined value, whereby the operating frequency of the inverter circuit is adjusted to the resonance of the load. It is possible to follow at a frequency that matches the resonance frequency of the circuit 4 or deviates by a predetermined value.
  • FIG. 4 shows the internal configuration of the inverter voltage / current phase difference calculation circuit 21 and the resonance frequency tracking frequency control circuit 22.
  • FIG. 3A shows an example of the waveforms of the input signal, inverter voltage, and signals at points A, B, and C shown in FIG.
  • a dotted line in FIG. 3A shows a case where the phase difference between the output voltage (inverter voltage) of the inverter circuit and the output current (inverter current) Iinv is enlarged.
  • the inverter voltage / current phase difference calculation circuit 21 includes an inverter voltage fundamental wave signal A generation circuit 210, a high pass filter 211, a comparator 212, and a fundamental wave signal A generation circuit 210.
  • An exclusive OR calculator 214 for obtaining an exclusive OR of the output and the output of the comparator 212, monostable multivibrators 213a and 213b, AND operators 215a and 215b, and an adder 216 are provided.
  • each drive signal of the semiconductor switch (S1) 111a and the semiconductor switch (S3) 121a and the power control phase difference control amount output from the power control phase difference generation circuit 23 are obtained. Based on this, a fundamental wave signal A of the inverter voltage is generated.
  • the configuration and operation of the inverter voltage fundamental wave signal A generation circuit 210 will be described later.
  • the low-frequency component of the inverter current Iinv detected by the current sensor 5 is cut by the high-pass filter 211 and compared with zero by the comparator 212.
  • a fundamental wave signal B of the inverter current corresponding to the positive / negative polarity of the current Iinv is obtained.
  • the fundamental wave signal A of the inverter voltage and the fundamental wave signal B of the inverter current are respectively input to the monostable multivibrators 213a and 213b, and an arbitrary pulse width signal is output at the rise and fall of each signal.
  • the pulse width is set to be smaller than 1/2 of the inverter driving cycle.
  • the fundamental wave signal A of the inverter voltage and the fundamental wave signal B of the inverter current are calculated by the exclusive OR calculator 214, and the result of the calculation is the logical product operation with the outputs of the monostable multivibrators 213a and 213b.
  • the signal C indicating the phase difference between the inverter voltage and the inverter current Iinv is extracted.
  • the pulse width indicates the magnitude of the phase difference, and when the pulse is positive, it indicates a current delay (a state in which the phase of the inverter current Iinv is delayed from the phase of the inverter voltage), and the inverter operating frequency is It becomes higher than the resonance frequency.
  • the pulse of the signal C when the pulse of the signal C is negative, it indicates current advance (a state in which the phase of the inverter current Iinv is ahead of the phase of the inverter voltage), and the inverter operating frequency is more resonant. It becomes lower than the frequency.
  • the resonance frequency tracking frequency control circuit 22 includes an amplifier 221, a PI compensator 222, and a VCO (Voltage Controlled Oscillator) 223 as shown in FIG.
  • the output of the inverter voltage / current phase difference calculation circuit 21 is amplified by the amplifier 221, and proportional control and integration processing are performed so that an arbitrary response is obtained by the PI compensator 222, and the output signal of the PI compensator 222 is output by the VCO 223.
  • the frequency is adjusted based on the output.
  • the output signal of the VCO 223 is delayed by a predetermined dead time td by the dead time generation circuit 25a and supplied as a drive signal to the switch (S1) 111a. Further, the output signal of the VCO 223 is inverted by the inverting logic circuit 24a, the rising edge is delayed by the dead time td by the dead time generation circuit 25b, and supplied to the switch (S2) 112a as a drive signal.
  • the power control phase difference generation circuit 23 sets the output power to a predetermined value, the phase difference of the drive signal of the switch (S4) with respect to the drive signal to the switch (S1), and the switch (S3 for the drive signal to the switch (S2) ),
  • the phase of the output signal of the VCO 223 is delayed so that the phase difference of the drive signals becomes a predetermined phase difference PD.
  • the output is delayed by the dead time td in the dead time generation circuit 25c and supplied to the switch (S3) 121a as a drive signal.
  • inversion processing is performed by the inversion logic circuit 24b, and the rising time is delayed by the dead time td by the dead time generation circuit 25b, and supplied to the switch (S4) 122a as a drive signal.
  • FIG. 5 shows an internal configuration of the inverter voltage fundamental wave signal A generation circuit 210 shown in FIG.
  • FIG. 6 is an example of waveforms at several points in FIG. A waveform indicated by a dotted line indicates a case where the phase difference further increases.
  • the inverter voltage fundamental wave signal A generation circuit 210 generates a 50% duty waveform with a pulse width having a center equal to the center of the positive pulse width of the inverter output voltage.
  • the inverter voltage fundamental wave signal A generation circuit 210 includes a drive signal for the semiconductor switch (S1) 111a, a control amount signal output from the power control phase difference generation circuit 23 (hereinafter referred to as a power control phase difference control amount signal), a semiconductor In this configuration, the drive signal of the switch (S3) 121a and an internally generated sawtooth wave are used.
  • an inverter voltage fundamental wave signal A generation circuit 210 includes a sawtooth wave generation circuit 2101, a monostable multivibrator 2102, a sample hold circuit 2103, adders 2104a and 2104b, an amplifier 2105, and a comparator 2106. And a D flip-flop circuit 2107.
  • the sawtooth wave generation circuit 2101 is reset at the rising and falling timings of the drive signal of the semiconductor switch (S1) 111a, and generates a sawtooth wave having a peak a [V] (for example, 5V).
  • the power control phase difference control amount signal is an analog amount indicating the phase difference PD of the semiconductor switches S1 and S4. When the phase difference PD is zero, the value is a [V], and when the maximum ⁇ is 0 [V]. Have.
  • the difference between the peak value a [V] of the sawtooth wave at the adder 2104a and the control amount signal is taken, multiplied by 1/2 by the amplifier 2105, and this signal is added to the power control phase difference control amount by the adder 2104b.
  • the comparator 2106 operates so as to generate the rising / falling timing of the fundamental wave signal A at the timing of crossing the rising slope line of the sawtooth wave with the threshold value as a threshold value.
  • the D flip-flop circuit 2107 generates a signal having a polarity opposite to that of the S1 drive signal at the pulse timing of the comparator 2106.
  • an inverter voltage fundamental wave signal A is generated that repeats rising and falling at the midpoint of the period when the inverter voltage is 0V. That is, a waveform with a duty factor of 50% is generated with a pulse width having the same center as that of the positive pulse width of the inverter output voltage.
  • the power control phase difference control amount signal is not input directly to the adders 2104a and 2104b, but is input from the sample hold circuit 2103. This is to prevent a slightly different value from being input to the adders 2104a and 2104b and causing an offset in the calculation result because the power control phase difference control amount has a fluctuation.
  • the sample-and-hold circuit 2103 samples the midpoint of the peak value of the sawtooth wave by sampling at the crosspoint of the sawtooth wave with the power control phase difference control amount.
  • the monostable multivibrator 2102 generates timing signals for rising and falling of the drive signal of the semiconductor switch (S3) 121a.
  • the sample hold circuit 2103 performs sample hold using this timing.
  • the sample hold timing need not be limited to the drive signal of the switch S3.
  • the period of the sawtooth wave generated by the sawtooth wave generation circuit 2101 is also synchronized with the rise and fall of the S1 drive signal, but is not limited to this, and is equal to the center of the positive pulse width of the inverter output voltage,
  • the inverter voltage fundamental wave signal A generation circuit 210 may be configured to achieve the function of generating a waveform with a duty of 50%.
  • FIG. 7 is a diagram showing an internal circuit configuration of the power control phase difference generation circuit 23, and FIG. 8 is a diagram showing signal waveforms at predetermined locations in the power control phase difference generation circuit 23.
  • the power control phase difference generation circuit 23 includes a target voltage waveform holding unit 2301, an inverter output voltage calculation unit 2302, an adder 2303, a PI compensator 2304, a limiter 2305, and a comparator 2306. And D flip-flop circuit 2307.
  • the target voltage waveform holding unit 2301 holds a predetermined target inverter output waveform.
  • the inverter output voltage calculator 2302 takes in the drive signals supplied to the semiconductor switches (S1, S2, S3, S4) 111a, 112a, 121a, 122a, and from these drive signals, the inverter output voltage waveform of the inverter circuit unit 1 Is calculated.
  • the method of calculating the inverter output voltage waveform from the drive signals of the semiconductor switches (S1, S2, S3, S4) 111a, 112a, 121a, 122a is well known and will be briefly described. Assuming that the DC voltage supplied from the DC power supply 3 is ⁇ Vdc, the inverter output voltage is + 2Vdc when the semiconductor switches S1 and S4 are simultaneously turned on, and becomes zero when either one is off.
  • the inverter output voltage calculator 2302 calculates an inverter output voltage waveform.
  • the adder 2303 obtains the difference between the output waveform of the target voltage waveform holding unit 2301 and the inverter output voltage waveform calculated by the inverter output voltage calculator 2302, and this differential signal is subjected to proportional control and integration processing by the PI compensator 2304, In the limiter 2305, the maximum value is set to a [V].
  • a signal obtained by these processes is a power control phase difference control amount signal.
  • the power control phase difference control amount signal is an analog amount indicating the phase difference PD between the semiconductor switches S1 and S4. The value is a [V] when the phase difference PD is zero, and 0 [V] when the maximum phase difference is ⁇ . Take.
  • the comparator 2306 compares the power control phase difference control amount signal output from the limiter 2305 and the sawtooth wave signal acquired from the sawtooth wave generation circuit 2101 described above, and the output value is determined at the timing when the magnitude relationship between the two signals is switched. Output the switching waveform.
  • An example of the power control phase difference control amount signal and the waveform of the sawtooth wave is shown in FIG.
  • the output of the comparator 2306 is input to the C terminal of the D flip-flop circuit 2307.
  • a drive signal for the switch S1 (or S2) output from the resonance frequency tracking frequency control circuit 22 is input to the D terminal.
  • a waveform holding the value of the drive signal of the switch S1 (or S2) is output from the Q terminal.
  • the output waveform at the Q terminal of the D flip-flop 2307 is a drive signal for the switch S3 (or S4).
  • the drive signal of the switch S3 is delayed by a predetermined amount by the dead time generation circuit 25c and supplied to the switch (S3) 121a.
  • the drive signal for the switch S3 is inverted by the inversion logic circuit 24b to become a drive signal for the switch S4, delayed by a predetermined amount by the dead time generation circuit 25d, and supplied to the switch (S4) 122a.
  • the phase difference PD of the drive signals of the switches S1 and S4 can be controlled, and the output power of the inverter circuit unit 1 can be controlled.
  • the power control phase difference control amount signal output from the limiter 2305 is transferred to the inverter voltage / current phase difference calculation circuit 21 and input to the sample hold circuit 2103.
  • the phase difference between the output voltage of the inverter circuit and the output current Iinv can be detected and controlled so that the phase difference becomes zero. It is possible to follow at a frequency that matches the resonance frequency of 4 or deviates by a predetermined value. Thereby, it is not necessary to insert a current sensor into the arm circuit of the inverter as in Patent Document 1, a surge voltage can be prevented, and a highly reliable and miniaturized phase shift inverter circuit can be provided.
  • FIG. 9 shows an inverter voltage / current phase difference calculation circuit 21 and a resonance frequency tracking frequency control circuit 22 according to the second embodiment.
  • the basic structure of the second embodiment is the same as that of the first embodiment, but the internal configuration of the inverter voltage / current phase difference calculation circuit 21 is different.
  • the output of the fundamental voltage signal A generation circuit 210 of the inverter voltage is directly input to the monostable multivibrator 213a and the exclusive OR calculator 214 as shown in FIG.
  • a delay adding circuit 217 is inserted after the fundamental voltage signal A generation circuit 210 of the inverter voltage.
  • the delay set in the delay adding circuit 217 is, for example, a time smaller than the minimum pulse width of the inverter voltage when operating at the maximum frequency of the inverter. Note that a description of the same configuration as in the first embodiment will be omitted.
  • the inverter current Iinv is controlled with a phase delayed from the inverter voltage. Therefore, when the semiconductor switch is turned on, the current has a negative polarity (that is, the current flows to the diode, ZCS can be realized. In addition, since the operating frequency of the inverter circuit follows a resonance frequency of the resonance circuit 4 including the load by a predetermined amount, ZCS can be realized while following the fluctuation of the resonance frequency.
  • the inverter circuit of the third embodiment is an inverter circuit that realizes ZCS by controlling so that the phase of the output current Iinv is delayed with respect to the phase of the output voltage of the inverter circuit, as in the second embodiment.
  • a difference calculator is provided in the resonance frequency tracking frequency control circuit 22 as shown in FIG. 224 is arranged. Since other configurations are the same as those of the first embodiment, description of similar configurations is omitted.
  • FIG. 10 shows an inverter voltage / current phase difference calculation circuit 21 and a resonance frequency tracking frequency control circuit 22 according to the third embodiment.
  • the difference from the first and second embodiments is that a difference calculator 224 is added after the amplifier 221.
  • the difference calculator 224 calculates the difference between the output of the amplifier 221 and the target value and inputs it to the PI compensator 222.
  • the inverter voltage and the inverter current are always controlled to reach a certain target value, so that the inverter current Iinv has a phase delayed by a predetermined value with respect to the inverter voltage and achieves ZCS. be able to. Further, since the operating frequency of the inverter circuit follows at a frequency higher than the resonance frequency of the resonance circuit 4 including the load by a predetermined amount, it is possible to follow fluctuations in the resonance frequency.
  • the inverter circuit of the fourth embodiment is controlled so that the phase of the output current Iinv is delayed with respect to the phase of the output voltage of the inverter circuit as in the second embodiment, thereby realizing ZCS.
  • the internal configuration of the inverter drive circuit unit 2 is different from those of the first and second embodiments.
  • the inverter voltage / current phase difference calculation circuit 21 is input with the inverter current detection signal, the S1 and S3 drive signals, and the power control phase difference control amount.
  • the fourth embodiment As shown in FIG.
  • the inverter current detection signal and all drive signals S1 to S4 are input, and the power control phase difference control amount is not input to the inverter voltage / current phase difference calculation circuit 21. Accordingly, the internal configurations of the inverter voltage / phase difference calculation circuit 21 and the fundamental voltage signal A ′ generation circuit 218 of the inverter voltage are different from those of the first embodiment.
  • FIG. 12 shows the configuration of the inverter voltage / current phase difference calculation circuit 21.
  • FIGS. 13A and 13B are examples of waveforms of the input signal, inverter voltage, and signals at points A ′, B, and C ′ shown in FIG. 12. A dotted line indicates a case where the phase difference is further expanded.
  • FIG. 14 shows the configuration of an inverter voltage fundamental wave signal A ′ generation circuit 218.
  • the logic of the S1 drive signal and the S4 drive signal is based on the drive signals of the semiconductor switches (S1 to S4) 111a, 112a, 121a, 122a.
  • An output signal of the product 2181a and an output signal of the logical product 2181b of the S2 drive signal and the S3 drive signal are obtained. These are input to the Set-Reset flip-flop circuit 2182 and the dead time generation circuit 2183 causes a delay corresponding to the dead time to obtain the fundamental voltage signal A ′ of the inverter voltage.
  • the fundamental voltage signal A 'of the inverter voltage in the present embodiment is a signal having a duty of 50% that is inverted at the timing when the inverter voltage is positive and negative from the zero voltage as shown in FIG.
  • the inverter current can always be controlled with a phase delayed from the inverter voltage. realizable.
  • the operating frequency of the inverter circuit can follow the fluctuation at a frequency higher by a predetermined amount than the resonant frequency of the resonant circuit 4 including the load.
  • the inverter voltage fundamental wave signal A ′ generation circuit 218 of the present embodiment has a smaller number of elements than the inverter voltage fundamental wave signal A generation circuit 21 of the second to third embodiments. can do. Therefore, ZCS can be achieved with a simple and miniaturized inverter circuit with a small number of elements.
  • FIG. 15 is a block diagram of the inverter circuit of the fifth embodiment.
  • the basic structure of the fifth embodiment is the same as that of the fourth embodiment, but the inside of the inverter drive circuit unit 2 is different.
  • drive signals of all the switches (S1 to S4) 111a, 112a, 121a, 122a are input to the inverter voltage / current phase difference calculation circuit 21, but in the fifth embodiment, Only the drive signal of the switch (S4) 122a is input to the inverter voltage / current phase difference calculation circuit 21. Accordingly, the internal configuration of the inverter voltage / phase difference calculation circuit 21, that is, the inverter voltage fundamental wave signal A ′ generation circuit 218 is different from that of the fourth embodiment.
  • FIG. 16 shows a configuration of an inverter voltage fundamental wave signal A ′ generation circuit 218 according to the fifth embodiment.
  • the inverter voltage fundamental wave signal A ′ generation circuit 218 includes only a dead time generation circuit 2183 that generates a predetermined time OFF time for the drive signal of the switch (S4) 122a. That is, in the fifth embodiment, the fundamental voltage signal A ′ of the inverter voltage is not generated from the drive signals of all the switches S1 to S4, but is generated based only on the drive signal of S4. Assuming that there is no dead time and simplifying the logical expression for generating the fundamental voltage signal A ′ of the inverter voltage using a Boolean algebra or a Carnot diagram, it becomes equal to the drive signal of S4. Was used. Since dead time actually exists, taking this into account, the dead time generation circuit 2183 delays the rise of the drive signal of S4 for a predetermined time, and forms the dead time to generate the fundamental signal A ′ of the inverter voltage To do.
  • the fundamental wave signal A 'of the inverter voltage can be generated with a simple circuit configuration as compared with the fourth embodiment. Therefore, ZCS can be achieved with an inverter circuit that has a smaller number of elements and is simpler and smaller than the inverter circuit of the fourth embodiment.
  • the operating frequency of the inverter circuit can follow the fluctuation of the resonance frequency at a frequency higher than the resonance frequency of the resonance circuit 4 including the load by a predetermined amount.
  • FIG. 17 shows a block diagram of the inverter circuit of the sixth embodiment.
  • the inverter circuit of the sixth embodiment is basically the same operation as that of the fifth embodiment, and generates the fundamental wave signal A ′ of the inverter voltage based only on the drive signal of the semiconductor switch (S4) 122a. .
  • the fundamental wave signal A ′ is formed by inputting the S4 drive signal to the inverter voltage / current phase difference calculation circuit 21 and forming the dead time in the S4 drive signal by the dead time generation circuit 2183.
  • the S4 drive signal after passing through the dead time generation circuit 25d is taken into the inverter voltage / current phase difference calculation circuit 21.
  • the S4 drive signal to which the dead time has already been added can be taken into the inverter voltage / current phase difference calculation circuit 21, so that the fundamental voltage signal A ′ generation circuit 218 of the inverter voltage is shown in FIG. There is no need to arrange a dead time generation circuit.
  • the operating frequency of the inverter circuit follows the fluctuation of the resonance frequency at a frequency higher than the resonance frequency of the resonance circuit 4 including the load by a predetermined amount.
  • the output of the dead time generation circuit 25d is also input to the inverter voltage / current phase difference calculation circuit 21. Therefore, the impedance between the dead time generation circuit 25d and the semiconductor switch 122a is different from the impedance between the semiconductor switches (S1 to S3) 111a, 112a, 121a and the dead time generation circuits 25a to 25c. Therefore, it is desirable to take measures so that the dead impedance generators 25a, 25b, 25c, and 25d and the semiconductor switches 111a, 112a, 121a, and 122a have the same impedance. For example, a method of using the inverter voltage / current phase difference calculating circuit 21 as a high impedance input is conceivable. As a result, it is possible to prevent a malfunction caused by the drive signal of the semiconductor switch in the inverter becoming unbalanced.
  • the fundamental signals A and A ′ of the inverter voltage are generated based on the drive signals of the semiconductor switches (S1 to S4) and the power control phase difference control amount.
  • various other methods are conceivable for generating the fundamental signals A and A 'of the inverter voltage.
  • the fundamental wave signal A of the inverter voltage it may be a waveform with a pulse width of 50% and a pulse width having the same center as the center of the positive pulse width of the inverter output voltage.
  • the inverter voltage is a signal having a duty of 50% that is inverted at the timing when the positive and negative pulses are generated from the zero voltage, the configuration is not limited to that shown in the above embodiment.
  • the fundamental voltage signal A ′ of the inverter voltage shown in the fifth and sixth embodiments is a signal having a duty of 50% that is inverted at the timing when the inverter voltage generates a positive polarity pulse and a negative polarity pulse from zero voltage.
  • a delay circuit may be added immediately after the last stage in the inverter voltage fundamental wave signal A ′ generation circuit or immediately after the inverter voltage fundamental wave signal A ′ generation circuit.
  • the inverter operating frequency is controlled to be higher than the resonant frequency of the resonant circuit 4 including the load, and while achieving ZCS, the resonant frequency is achieved.
  • the resonant frequency is achieved.
  • a lossless snubber capacitor is connected in parallel to the semiconductor switch, ZVS can be achieved, switching loss can be greatly reduced, and a highly reliable inverter circuit can be provided.
  • the X-ray high voltage apparatus 7 of the present embodiment includes a phase shift inverter circuit unit 1, a DC power supply 3, a control circuit 73, a current detector 5, and a high voltage transformer. 71 and a rectifier circuit 72.
  • An X-ray tube 8 is connected to the rectifier circuit 72.
  • the control circuit 73 includes an inverter drive circuit unit 2, a filament heating circuit 731 and an anode drive circuit 732. As the inverter circuit unit 1 and the inverter drive circuit unit 2, any of the inverter circuits of the first to sixth embodiments described above is used.
  • the DC power source 3 is connected to the phase shift type inverter circuit unit 1, and the high frequency voltage that is output from the DC power source 3 is insulated and converted into a high voltage by the high voltage transformer 71, and then rectified by the rectifier circuit 72 to obtain the DC voltage. Generate.
  • the DC high voltage output from the rectifier circuit 72 is applied to the X-ray tube 8 and is irradiated to the subject as X-rays.
  • the voltage and current applied to the X-ray tube 8 are respectively input to the control circuit 73 in the X-ray high voltage apparatus 7 as detected values.
  • a current sensor 5 that detects an output current of the phase shift inverter circuit unit 1 is connected to the inverter drive circuit unit 2 of the control circuit 73 to drive a semiconductor switch in the phase shift inverter circuit unit 1.
  • the operations and configurations of the phase shift inverter circuit unit 1 and the inverter drive circuit unit 2 are the same as those described in the first to sixth embodiments.
  • the filament heating circuit 731 heats the filament of the X-ray tube 8. Thereby, in the X-ray tube 8, thermoelectrons jump out of the heated filament and collide with the anode to generate heat and X-rays. Since the anode with which the thermal electrons collide has a very large heat capacity, an anode having a general structure in which the heat capacity is increased by rotating the anode itself and dispersing energy can be used.
  • the anode of the X-ray tube 8 is enclosed in a vacuum vessel, and the isolated anode is rotated by applying a rotating magnetic field from the outside of the vacuum vessel.
  • the anode drive circuit 732 is a circuit that supplies electric power for generating a rotating magnetic field.
  • the X-ray high voltage apparatus 7 configured in this way receives the setting of the tube voltage and tube current supplied to the X-ray tube 8 from the operator, and controls the inverter circuit unit 1 so that the control circuit 73 becomes a set value.
  • the tube voltage and tube current settings have a wide range of 100 k ⁇ to 28 M ⁇ when simply replaced with equivalent resistances such as 80 kV, 800 mA or 140 kV, 5 mA.
  • the high voltage transformer 71 has an inductance component due to the characteristics of the transformer, and also has a stray capacitance of the winding in order to have high insulation and a high turns ratio, that is, a capacitance component, and therefore has a resonance point.
  • the rectifier circuit 72 not only a full-wave rectifier including only a diode but also a voltage doubler rectifier circuit, a full-wave multiple booster circuit, and the like have been put into practical use. In the case of such a circuit configuration, since the capacitor is included, the resonance circuit is further complicated.
  • the load of the inverter circuit unit 1 is a combined circuit of a high voltage transformer 71, a rectifier circuit 72, and an X-ray tube 8. Its impedance has a wide range and the resonance frequency varies depending on the set X-ray conditions. .
  • the inverter drive circuit unit 2 generates the fundamental wave signal of the inverter voltage and the inverter current, and the inverter operating frequency follows the resonance frequency.
  • the inverter operating frequency is higher than the resonance frequency so that the inverter current has a phase delayed from the inverter voltage. Therefore, ZCS is achieved in the inverter circuit section 1. Further, if a lossless snubber capacitor is connected to the semiconductor switch, ZVS can also be achieved, switching loss can be greatly reduced, and a highly reliable X-ray high voltage device can be provided.
  • FIG. 20 is an overall configuration diagram of an X-ray CT apparatus 301 to which the present invention is applied.
  • This apparatus includes a scan gantry unit 300 and a console 320.
  • the scan gantry unit 300 includes an X-ray tube 8, a rotating disk 302, a collimator 303, an X-ray detector 306, a data collection device 307, a bed 305, a gantry control device 308, a bed control device 309, And an X-ray high-voltage device 7.
  • the X-ray tube 8 is a device that irradiates the subject mounted on the bed 305 with X-rays.
  • the collimator 303 is a device that controls the irradiation range of X-rays emitted from the X-ray tube 8.
  • the X-ray detector 306 is a device that detects the X-rays that are disposed to face the X-ray tube 8 and pass through the subject.
  • the rotating disk 302 includes an opening 304 into which the subject mounted on the bed 305 enters, and also includes a driving unit that mounts the X-ray tube 8 and the X-ray detector 306 and rotates around the subject.
  • the X-ray detector 306 has a configuration in which a plurality of (for example, 1000) detection elements are arranged in the rotation direction (also referred to as channel direction) of the rotating disk 302.
  • the plurality of detection elements may be arranged in multiple rows (for example, 64 rows) in the rotation axis direction (also referred to as the slice direction) of the rotary disk 302 when the rotation direction is one row. .
  • the X-ray high voltage device 7 is a device that supplies a tube voltage and a tube current supplied to the X-ray tube 8, and uses the X-ray high voltage device 7 of the seventh embodiment.
  • the data collection device 307 is a device that converts the X-rays detected by the X-ray detector 306 into a predetermined electrical signal.
  • the gantry control device 308 is a device that controls the rotation of the rotary disk 302.
  • the bed control device 309 is a device that controls the vertical movement and back-and-forth movement of the bed 305 (movement of the rotating disk 302 in the direction of the rotation axis).
  • the console 320 includes an input device 321, an image arithmetic device 322, a display device 325, a storage device 323, and a system control device 324.
  • the input device 321 is a device for inputting a subject name, examination date and time, imaging conditions, and the like, specifically a keyboard, a pointing device, and the like.
  • the image calculation device 322 is a device that performs calculation processing on the measurement data sent from the data collection device 307 and performs CT image reconstruction.
  • the image calculation device 322 is a CPU (Central Processing Unit) that executes calculation processing or a dedicated processing device. It is an arithmetic circuit.
  • CPU Central Processing Unit
  • the display device 325 is a device that displays the CT image created by the image calculation device 322, and specifically, is a CRT (Cathode Ray Tube), a liquid crystal display, or the like.
  • the storage device 323 is a device that stores the data collected by the data collection device 307 and the image data of the CT image created by the image calculation device 322, and is specifically an HD (Hard Disk) or the like.
  • the system control device 324 is a device that controls these devices, the gantry control device 308, the bed control device 309, and the X-ray high voltage device 7.
  • the X-ray tube 8 is supplied with the tube current and the tube voltage controlled by the X-ray high voltage device 7 so that the imaging conditions (tube voltage, tube current, etc.) input from the input device 321 are satisfied. Irradiate. Since the configuration of the X-ray high voltage apparatus 7 is as described in the seventh embodiment, the description thereof is omitted here.
  • X-rays irradiated from the X-ray tube 8 and transmitted through the subject are detected by an X-ray detection element provided in the X-ray detector 306.
  • the rotating disk 302 rotates the X-ray tube 8 and the X-ray detector 306 so that X-rays are irradiated and detected from each direction of the subject.
  • the rotational speed of the rotating disk 302 is controlled by the gantry control device 308 so as to satisfy the imaging conditions (scanning speed, etc.) input from the input device 321.
  • the bed 305 moves the subject in the body axis direction under the control of the bed control device 309, and imaging conditions (such as a helical pitch) input from the input device 321. It works to be.
  • the output signal of the X-ray detector 306 is collected by the data collection device 307.
  • the projection data collected by the data collection device 307 is sent to the image calculation device 322.
  • the image arithmetic device 322 reconstructs the projection data to obtain a CT image.
  • the reconstructed CT image is displayed on the display device 325 and stored in the storage device 323 as image data together with the imaging conditions.
  • the switching loss in the X-ray high voltage apparatus is small and the load fluctuation can be tracked.
  • An X-ray CT apparatus capable of stable operation with high efficiency can be provided.
  • the X-ray imaging apparatus 405 of the present embodiment is installed across the operation room 401 and the imaging room 402 of the X-ray examination room.
  • An operation room 401 and an imaging room 402 in an X-ray examination room in a hospital are separated by a protective wall 403 against X-rays.
  • the protective wall 403 is provided with a window 404 made of lead glass.
  • the main configuration of the X-ray imaging apparatus 405 is installed in the imaging room 402. Specifically, the X-ray tube 8, the X-ray tube support device 410, the collimator 411, the X-ray image receiving devices 412a and 412b, the X-ray high voltage device 7 and the control device 413 are respectively in predetermined positions. is set up.
  • the X-ray tube 8 is an apparatus that generates X-rays that irradiate a subject.
  • the X-ray high voltage device 7 supplies the set tube voltage and tube current to the X-ray tube 8. Since the X-ray high voltage apparatus 7 is the apparatus of the seventh embodiment, the detailed structure is omitted here.
  • the X-ray tube support device 410 has an L-shaped expansion / contraction part 415 having a structure that can be expanded and contracted in the vertical direction of the drawing in FIG. An X-ray tube 8 is held at the L-shaped end of the telescopic portion 415.
  • the X-ray tube support device 410 is attached to a rail 417 disposed on the ceiling 416.
  • the X-ray tube support device 410 has a structure that can move along the rail 417 in the left-right direction in FIG.
  • the collimator 411 determines an X-ray irradiation field.
  • the X-ray image receiving devices 412a and 412b are devices that receive X-rays that have passed through the subject, and two in this embodiment are arranged.
  • One X-ray image receiving device 412a is for imaging the subject in a standing position
  • the other X-ray image receiving device 412b is for imaging with the subject lying down.
  • the standing X-ray image receiving apparatus 412a includes an imaging cassette 419 containing a film and an imaging plate, and a support base 420 that supports the imaging cassette 419.
  • the X-ray image receiving apparatus 412b for the supine position includes an imaging table 422 and an imaging cassette 421 containing a film and an imaging plate arranged therein.
  • the X-ray tube 8 and the collimator 411 are disposed sideways toward the standing X-ray image receiving device 412a, and the lying X-ray image receiving device 412a is placed.
  • the X-ray image receiving device 412b is used, the X-ray tube 8 and the collimator 411 are directed downward so that X-rays are irradiated toward the X-ray image receiving device 412b.
  • the operation device 406 is installed in the operation room 401.
  • the operation device 406 includes an operation console 407 and a support base 408 that supports the operation console 407.
  • the console 407 includes an operation unit that receives setting of imaging conditions such as tube voltage, tube current, and imaging time of the X-ray tube 8 from an operator, and a display unit.
  • the display unit displays the received setting conditions and images received by the X-ray image receiving apparatuses 412a and 412b.
  • the console 407 is provided with a switch for operating the X-ray high voltage apparatus 7, an operation button for adjusting the opening / closing amount of the collimator 411, and the like.
  • the control device 413 controls each of the above devices and controls display of images received by the X-ray image receiving devices 412a and 412b.
  • the control device 413 has a built-in storage device, and stores shooting conditions and shot images.
  • the switching loss in the X-ray high voltage apparatus is small and the load fluctuation can be tracked, so that energy efficiency Therefore, it is possible to provide an X-ray imaging apparatus that is capable of stable operation.
  • semiconductor switch 111b, 112b, 121b, 122b ... diode, 210 ... fundamental signal of inverter voltage A generation circuit, 211 ... High pass filter, 212, 2106 ... Comparator, 213a, 213b, 2102 ... Monostable multivibrator, 214 ... Exclusive OR operator, 215a, 215b, 2181a, 2181b ... Logical product Arithmetic unit, 216, 224, 2104a, 2104b ... adder, 217 ... delay addition circuit, 218 ... inverter voltage base Wave signal A 'generation circuit, 221,2105 ... Amplifier, 222 ... PI compensator, 223 ...
  • VCO Voltage Controlled Oscillator
  • 300 Scan gantry, 302 ... Rotary disk, 303 ... Collimator, 305 ... Bed, 306 ... X-ray Detector, 307 ... Data collection device, 308 ... Gantry control device, 309 ... Bed control device, 320 ... Console, 321 ... Input device, 322 ... Image operation device, 323 ... Storage device, 324 ... System control device, 325 ... Display device 401 ... Operation room 402 ... Photography room 403 ... Protective wall 404 ... Window 405 ... X-ray imaging device 406 ... Operator 407 ... Console console 408 ... Support stand 410 ... X-ray tube support Device, 411 ...
  • Collimator 412a, 412b ... X-ray image receiving device, 413 ... Control device, 415 ... Telescopic part, 416 ... Ceiling, 417 ... Rail, 419 ... Cassette for photographing, 420 ... Supporting base, 421 ... Cassette for photographing, 422 ... Imaging stand, 731 ... Filament heating circuit, 732 ... Anode drive circuit, 2101 ... Sawtooth wave generation circuit, 2103 ... Sample hold Circuit, 2107 ... D flip-flop circuit, 2182 ... Set-Reset flip-flop circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)
  • X-Ray Techniques (AREA)

Abstract

　負荷変動による共振周波数変動への追従制御と電力制御を単一の駆動回路で行うインバータ回路であって、スイッチング損失を低減することの可能なインバータ回路を提供する。 　インバータ駆動回路部は、インバータ回路の２つのアーム回路の中点に接続された負荷回路への出力電流と出力電圧の位相差を求め、その位相差がゼロまたは所定値となるように各半導体スイッチへの駆動信号の位相を制御する。これにより、インバータ回路部の動作周波数を負荷回路の共振周波数に追従させることができる。また、電流位相を電圧位相に対して遅らせることが可能になりZCSを達成できる。出力電流と出力電圧の位相差を用いるため、補助回路を用いて半導体スイッチ近傍で電流値を測定する必要がなく、簡便な構成にすることができる。

Description

位相シフト型インバータ回路、それを用いたＸ線高電圧装置、Ｘ線ＣＴ装置、および、Ｘ線撮影装置
　本発明は、負荷の変動による共振周波数に追従した周波数で駆動される位相シフト型インバータ回路、および、それを用いたX線高電圧装置に関する。
　高周波で駆動されるインバータ回路の技術は、金属製の鍋を高周波磁界により誘導加熱する誘導加熱調理器、金属の溶解や焼き入れなどを目的とした産業用の誘導加熱装置、ならびに、被検体のX線透視画像や断層画像を取得する医療・産業用であるX線装置及びX線CT（Computer　Tomography）装置等に応用されている。
　このような分野でのインバータ回路の負荷は、通常インダクタやX線管であり、電圧及び電流設定条件や温度によってそのインピーダンスが大きく異なったり変化したりする。このため負荷回路の共振周波数が変動し、例えばX線管負荷では、X線出力の設定条件により等価抵抗が数10kΩ～数10MΩの範囲で大きく変動する。インバータ回路は、負荷変動に追従して動作周波数を制御し、またそれと同時に、電圧や電流設定条件により出力を制御する必要がある。
　従来、このような制御には、負荷の変動に対しPLL制御を用い、また出力制御に対してはインバータ回路の前段に設けたコンバータの電圧を制御することで両機能を同時に実現していた。しかし、この従来装置では制御系が複雑で大型であることから、両機能を単一のインバータ回路で実現する技術が特許文献１に開示されている。特許文献１に開示された技術では、負荷の変動による共振周波数の変動にインバータ動作周波数を一致させるために、インバータ回路に含まれる２つの半導体スイッチまたは半導体スイッチに並列に逆接続されたダイオードに流れる電流を検出し、その電流が流れている期間が等しくなるようインバータ周波数を変更する。また出力電力を所望の値に制御するため、インバータ回路の各半導体スイッチが動作する位相シフト角を制御する。このような構成により、負荷変動による共振周波数変動への追従制御と電力制御を単一のインバータで実現している。
特開２００５－９４９１３号公報
　上記特許文献１では、インバータ回路に含まれる２つの半導体スイッチまたは半導体スイッチに並列に逆接続されたダイオードに流れる電流を検出するため、CT（Current　Transformer）などの電流センサをその周囲に配置している。そのため、CTを挿入する配線箇所は、CTの挿入分だけ配線を長くする工夫を要する。しかしながらインバータ回路では、サージ電圧による半導体スイッチの破損や不安定動作を防ぐために、配線のインダクタンスが可能な限り小さくなるよう、銅バーやブスバー、また銅板の加工品を用いる等の実装設計が必須である。このため端子間距離は短い方が好ましく、電流センサの追加はできるだけ避けたいという要望がある。
　また特許文献１では、負荷回路の共振周波数にインバータ動作周波数を一致させることに主眼を置かれ、スイッチング損失までは考慮されていない。
　図１（ａ）に半導体スイッチの電圧と電流波形を示す。半導体スイッチは、Turn　off期間ToffにONからOFF状態に遷移し、Isw×Vswのターンオフ損失Esw(off)が発生する。また逆に、Turn　on期間TonにOFFからON状態に遷移し、Isw×Vswのターンオン損失Esw(on)が発生する。これらの損失はスイッチング損失と呼ばれ、動作周波数を高周波数化するのに比例して増大する。このスイッチング損失を低減するためには、ソフトスイッチング方式を採用することが望ましい。
　ソフトスイッチング方式としては、様々な回路や制御の方式が研究・実用化されており、その中のキーとなる技術の一つにZVS（Zero　Voltage　Switching）とZCS（Zero　Current　Switching）が挙げられる。
　図１（ｂ）にソフトスイッチングでZVS及びZCSを適用させた場合の半導体スイッチの電圧と電流波形を示す。ZVSは、スイッチのターンオンまたはオフ時の電圧の時間変化dv/dtを抑制することにより、電圧×電流の損失を低減する技術である。通常、半導体スイッチにロスレススナバコンデンサを並列接続し、dv/dtを低減することにより実現する。
　ZCSは、スイッチ電流がゼロのときに半導体スイッチをオンオフすることにより損失をゼロとする技術である。インバータ回路の場合、半導体スイッチに並列に逆接続されたダイオードに電流が流れている期間に、半導体スイッチをONすると、半導体スイッチに流れる電流はゼロなので、電圧×電流の損失はゼロとなる。また、このときスイッチの両端の電圧がゼロでもあるので、ZVSが実現されているともいえる。
　ZCSの一方式として、インダクタや更なる半導体スイッチなどを含んだ補助回路を用い、インバータ回路の半導体スイッチがOFFのときにスイッチ電流が負になるようコントロールする部分共振方式がある。また、共振周波数よりインバータ動作周波数を若干高く設定することにより電圧の位相に対して電流の位相を遅らせ、半導体スイッチがオンする時点で、電流が負極性を持つ（すなわち電流がダイオードへ流れ、スイッチには流れない）状態として、ZCSを実現する方式がある。
　前者の部分共振方式は、X線CT装置等において実用化されている。後者の共振周波数よりインバータ動作周波数を若干高く設定する方式は、共振周波数が一定である場合には周波数を制御すればよいだけなので、補助回路を必要とせず主回路構成を単純にできるというメリットがある。
　共振周波数よりもインバータ動作周波数を若干高く制御するZCS方式をさらに説明する。負荷回路の共振周波数が一定である場合、インバータの動作周波数を変化させると、これに応じて負荷側は容量性負荷から誘導性負荷まで変化する。すなわち、共振周波数より動作周波数が低ければ、電圧の位相に対して電流の位相が進む容量性負荷を示し、また逆に、共振周波数より動作周波数が高ければ、電圧の位相に対して電流の位相が遅れる誘導性負荷を示す。誘導性負荷の場合、一つの半導体スイッチに着目すると、図１（ｂ）に示したように、半導体スイッチがオンする時点で、電流が負極性を持つ（すなわちダイオードへ流れ、スイッチには流れない）ためZCSを実現できる。
　しかし、負荷が変動し共振周波数が変化する場合、これに追従しつつ、かつ、若干高い周波数にインバータ動作周波数を制御する必要があり、特許文献１に記載のインバータ回路ではこれを実現することができない。
　本発明の目的は、負荷変動による共振周波数変動への追従制御と電力制御を単一の駆動回路で行うインバータ回路であって、スイッチング損失を低減することの可能なインバータ回路を提供することにある。
　上記目的を達成するために、本発明の第１の態様によれば、以下のような位相シフト型インバータ回路が提供される。すなわち、ダイオードが並列かつ逆向きにそれぞれ接続された２つの半導体スイッチを直列接続したアーム回路を２つ並列接続したインバータ回路部と、インバータ回路の各半導体スイッチに駆動信号を与えるインバータ駆動回路部とを有するインバータ回路であって、インバータ駆動回路部は、２つのアーム回路の中点に接続された負荷回路への出力電流と出力電圧の位相差を求め、その位相差がゼロまたは所定値となるように各半導体スイッチへの駆動信号の位相を制御することにより、インバータ回路部の動作周波数を負荷回路の共振周波数に追従させる。このように出力電流と出力電圧の位相差を用いて、インバータ回路部の動作周波数を負荷回路の共振周波数に追従させることができるため、半導体スイッチ近傍に検出器を挿入して電流値を測定する必要がなく、簡便な構成にすることができる。
　また、インバータ駆動回路部は、出力電流が前記出力電圧よりも所定値だけ遅れた位相となるように各半導体スイッチの駆動信号の位相を制御することが可能である。これにより、ZCSを実現でき、スイッチング損失を低減できる。
　本発明の第２の態様によれば、以下のような位相シフト型インバータ回路が提供される。ダイオードが並列かつ逆向きにそれぞれ接続された２つの半導体スイッチを直列接続したアーム回路を２つ並列接続したインバータ回路部と、インバータ回路の各半導体スイッチに駆動信号を与えるインバータ駆動回路部とを有するインバータ回路であって、インバータ駆動回路部は、２つのアーム回路の中点に接続された負荷回路への出力電力の動作周波数を求め、該動作周波数が負荷回路の共振周波数よりも所定値だけ高い周波数となるように各半導体スイッチへの駆動信号の位相を制御する位相シフト型インバータ回路である。このように、共振周波数よりも動作周波数が所定値だけ高い周波数となるように制御することにより、電圧の位相に対して電流の位相が遅れる誘導性負荷を示すためZCSを実現でき、スイッチング損失を低減できる。
　インバータ駆動回路部は、インバータ回路部の４つの半導体スイッチの予め定めた対となる半導体スイッチへの駆動信号の位相差を調整することにより、インバータ回路部の出力電力を制御することが可能である。
　インバータ駆動回路部は、出力電圧の正極性のパルス幅の中心と、等しい中心を持つパルス幅で所定のデューティーの基本波信号を生成する回路を備え、これを用いて前記駆動信号を生成することが可能である。
　また、インバータ駆動回路部は、出力電圧がゼロ電圧から正極性及び負極性パルスに転じるタイミングで反転する所定のデューティーの基本波信号を生成する回路を備え、これを用いて駆動信号を生成することも可能である。
　インバータ駆動回路部は、出力電流と出力電圧の位相差を求める際に、出力電流として２つのアーム回路の中点と負荷回路との間で検出した電流の位相を用い、出力電圧の位相として駆動信号の位相を用いることが可能である。
　また、本発明の第３の態様では、X線高電圧装置が提供される。すなわち、直流電源出力を高周波交流出力に変換する位相シフト型インバータ回路と、インバータ回路の高周波交流出力を高電圧出力に変換する高電圧変圧器と、高電圧変圧器の出力を整流しX線管に直流電力を供給する整流回路と、制御回路とを備えたX線高電圧装置において、制御回路は、前記X線管のフィラメントを加熱するフィラメント加熱回路と、X線管の陽極を回転駆動する陽極回転駆動回路とを含む。インバータ回路は上述の第１または第２の態様の位相シフト型インバータ回路を用いる。
　本発明の第４の態様では、以下のようなX線ＣＴ装置が提供される。すなわち、被検体を挿入する開口を備えた円盤と、円盤の開口を挟んで対向する位置にそれぞれ搭載されたX線管およびX線検出器と、X線管に直流電力を供給するX線高電圧装置と、被検体を搭載して前記円板の開口に挿入する寝台と、前記円盤を回転させる回転駆動部とを有するＸ線ＣＴ装置である。このX線高電圧装置としては、上述の第３の態様のX線高電圧装置を用いる。
　本発明の第５の態様では、X線撮影装置が提供される。すなわち、X線管と、被検体を透過したX線を検出するX線受像部と、X線管に直流電力を供給するX線高電圧装置とを有するX線撮影装置である。このX線高電圧装置としては、上述の第３の態様のX線高電圧装置を用いる。
　本発明によれば、半導体スイッチ近傍で電流計測の必要がなく単体で電力と周波数の同時制御が可能となり、小型・軽量化、低価格化、高信頼性を実現できる。しかも、ZCSを実現可能であり、スイッチング損失を低減できる。
（ａ）ハードスイッチングの場合の半導体スイッチの電圧波形と電流波形を示すグラフ、（ｂ）ソフトスイッチングの場合の半導体スイッチの電圧波形と電流波形を示すグラフ。 第１の実施形態における位相シフト型インバータ回路の構成を示すブロック図。 第１の実施形態における位相シフト型インバータ回路において、（ａ）インバータ電流がインバータ電圧より遅れている（インバータ動作周波数が共振周波数よりも高い）場合の各部の動作波形を示す説明図、（ｂ）インバータ電流がインバータ電圧よりも進んでいる（インバータ動作周波数が共振周波数よりも低い）場合の各部の動作波形を示す説明図。 第１の実施形態におけるインバータ電圧・電流位相差算出回路21と振周波数追従周波数制御回路22の構成を示すブロック図。 第１の実施形態におけるインバータ電圧の基本波信号A生成回路210の構成を示すブロック図。 第１の実施形態におけるインバータ電圧の基本波信号A生成回路210の動作波形とインバータ出力電圧波形を示す説明図。 第１の実施形態の電力制御位相差生成回路23の具体的な構成を示すブロック図。 図７の電力制御位相差生成回路23内の信号波形を示す説明図。 第２の実施形態におけるインバータ電圧・電流位相差算出回路21と共振周波数追従周波数制御回路22の構成を示すブロック図。 第３の実施形態におけるインバータ電圧・電流位相差算出回路21と振周波数追従周波数制御回路22の構成を示すブロック図。 第４の実施形態における位相シフト型インバータ回路の構成を示すブロック図。 第４の実施形態におけるインバータ電圧・電流位相差算出回路21の構成を示すブロック図。 第４の実施形態における位相シフト型インバータ回路において、（ａ）インバータ電流がインバータ電圧より遅れている（インバータ動作周波数が共振周波数よりも高い）場合の各部の動作波形を示す説明図、（ｂ）インバータ電流がインバータ電圧よりも進んでいる（インバータ動作周波数が共振周波数よりも低い）場合の各部の動作波形を示す説明図。 第４の実施形態におけるインバータ電圧の基本波信号A’生成回路218の構成を示すブロック図。 第５の実施形態における位相シフト型インバータ回路の構成を示すブロック図。 第５の実施形態におけるインバータ電圧の基本波信号A’生成回路218の構成を示すブロック図。 第６の実施形態における位相シフト型インバータ回路の構成を示すブロック図。 第６の実施形態におけるインバータ電圧の基本波信号A’生成回路218の構成を示すブロック図。 第７の実施形態におけるX線高電圧装置の構成を示すブロック図。 第８の実施形態のX線CT装置の構成を示すブロック図。 第９の実施形態のX線撮影装置の構成を示すブロック図。
　＜実施形態１＞
　第１の実施形態のインバータ回路の概略図を図２に、その駆動信号等の波形を図３（ａ），（ｂ）に示す。
　第１の実施形態のインバータ回路は、インバータ回路部1とインバータ駆動回路部2とを含む。インバータ回路部1には、直流電源3が接続されている。インバータ回路部1の出力端子ａｂには負荷を含む共振回路4が接続される。
　インバータ回路部1は、アーム回路11、12を並列接続した構成である。アーム回路11は、ダイオード(D1,D2)111b、112bをそれぞれ並列に逆接続した半導体スイッチ(S1,S2)111a、112aを直列接続した回路である。アーム回路12は、ダイオード(D3,D4)121b、122bをそれぞれ並列に逆接続した半導体スイッチ(S3,S4)121a、122aを直列接続した回路である。出力端子ａは、アーム回路１１の中点（半導体スイッチ(S1)111aと半導体スイッチ(s2)112aとの間）に配置され、出力端子ｂは、アーム回路１２の中点（半導体スイッチ(S3)121aと半導体スイッチ(s4)122aとの間）に配置されている。各々の半導体スイッチ(S1～S4)111a,112a,121a,122aには、図３（ａ）に示したような駆動信号（ゲート電圧信号）を与えるインバータ駆動回路部2が接続されている。
　インバータ駆動回路部2は、インバータ電圧・電流位相差算出回路21と、共振周波数追従周波数制御回路22と、電力制御位相差生成回路23と、デッドタイム生成回路25a～25dと、反転論理回路24a,24bとを備えている。インバータ電圧・電流位相差算出回路21は、インバータ回路部1の出力電流Iinvを検出する電流センサ5から、その検出結果を取り込み、出力電流Iinvと、インバータ回路部1の出力電圧（インバータ電圧）との位相差を算出する。共振周波数追従周波数制御回路22は、インバータ電圧・電流位相差算出回路21で算出された位相差からインバータ回路部1の動作周波数を決定する。電力制御位相差生成回路23は、電力を制御するために半導体スイッチ111a,112a,121a,122aに供給する駆動信号の位相差PDを制御することにより出力電力を制御する。デッドタイム生成回路25a～25dは、アーム回路11,12内の２つの半導体スイッチが同時にONして直流電圧が短絡するのを防ぐために、駆動信号の立ち上がりを所定時間（デッドタイムtd）だけ遅らせる。反転論理回路24は、インバータ回路を実現するためにアーム回路11,12の上下の半導体スイッチ（スイッチ(S1)111aとスイッチ(S2)112a）、（スイッチ(S3)121aとスイッチ(S4)122a）を反転動作させる。
　インバータ回路部1の動作原理のうち電圧信号のインバータ動作の原理と出力電力の制御は、特許文献１に記載されている公知のインバータ回路と同様であるのでここでは簡単に説明する。インバータ回路部１は、図３（ａ）に示すように(1)半導体スイッチ(S1)111aと半導体スイッチ(S4)122aに同時に駆動信号が入力されている場合、または、(2)半導体スイッチ(S2)112aと半導体スイッチ(S3)121aに同時に駆動信号が入力されている場合、に共振回路4に対して信号が出力される。いずれか一つの半導体スイッチのみに駆動信号が入力されている場合や、上記(1)または(2)の組み合わせ以外の組み合わせで駆動信号が入力されている場合には電圧信号は出力されない。
　出力電力の制御は、電力制御位相差生成回路23が、半導体スイッチ(S1)111aへの駆動信号と半導体スイッチ(S4)122aへの駆動信号の位相差、半導体スイッチ(S2)112aへの駆動信号と半導体スイッチ(S3)121aへの駆動信号の位相差をそれぞれ位相差PDに設定することにより行う。これにより、位相差PDが大きいほど、スイッチ(S1)111aとスイッチ(S4)122aとに同時に駆動信号が入力される時間が短くなり、同様にスイッチ(S2)112aとスイッチ(S3)121aとに同時に駆動信号が入力される時間が短くなる。よって、インバータ電圧の実効値が小さくなり、出力電力が減少する。位相差PDは、例えばPI補償器などを用いて制御する。位相差PDがゼロであれば一般的なPWMの50%デューティーで動作するインバータと等しい動作をし、位相差が大きくなるほど出力が絞られる動作となる。これにより、インバータ回路の出力電力を制御することができる。
　次に、本実施形態のインバータ回路のインバータ動作周波数の制御について説明する。本実施形態では、インバータ回路の出力電圧と出力電流の位相差に基づいてインバータ動作周波数を制御することを特徴とする。すなわち、インバータ回路部1の出力端子ａｂには負荷回路として、負荷を含む共振回路4が接続されているため、全体として共振回路と見ることができる。このため、インバータ回路の動作周波数（出力信号の周波数）が負荷を含む共振回路4の共振周波数と一致している場合には、インバータ回路の力率が１、つまりインバータ回路の出力電圧と出力電流の位相差がゼロになる。したがって、インバータ回路の出力電圧（インバータ電圧）と出力電流Iinvの位相差を検出し、これが一致するようにインバータ回路部１を制御することにより、インバータ回路の動作周波数を負荷を含む共振回路４の共振周波数に一致させながら、共振周波数が変動した場合にはこれに追従させることができる。
　また、インバータ回路の出力電圧の位相に対して出力電流Iinvの位相が遅れるように制御した場合には、一つの半導体スイッチに着目すると、図１（ｂ）に示したように、半導体スイッチをオンする時点で、電流が負極性を持つ（すなわちダイオードへ流れ、スイッチには流れない）ためZCSを実現できる。この場合、インバータ回路の動作周波数は、共振回路4の共振周波数よりわずかに高い状態でこれに追従する。
　このように、本発明では、インバータ回路の出力電圧と出力電流Iinvの位相差を検出し、この位相差をゼロもしくは所定値となるように制御することにより、インバータ回路の動作周波数を負荷の共振回路4の共振周波数に一致もしくは所定値だけずれた周波数で追従させることができる。
　第一の実施形態では、共振周波数にインバータ動作周波数を一致させながら、共振周波数の変動に追従させるための制御動作について説明する。
　図４に、インバータ電圧・電流位相差算出回路21と共振周波数追従周波数制御回路22の内部の構成を示す。また図３（ａ）には、図４に示した入力信号とインバータ電圧、及びA,B,C点の各信号の波形の一例を示す。図３（ａ）において点線で示したのは、インバータ回路の出力電圧（インバータ電圧）と出力電流（インバータ電流）Iinvの位相差が拡大した場合を示している。
　図４のようにインバータ電圧・電流位相差算出回路21は、インバータ電圧の基本波信号Ａ生成回路210と、ハイパスフィルタ（High　Pass　Filter）211と、コンパレータ212と、基本波信号Ａ生成回路210の出力とコンパレータ212の出力の排他的論理和を求める排他的論理和演算器214と、モノステーブルマルチバイブレータ213a,213bと、論理積演算器215a，215bと、加算器216とを有する。
　インバータ電圧の基本波信号Ａ生成回路210では、半導体スイッチ(S1)111aと半導体スイッチ(S3)121aの各駆動信号と、電力制御位相差生成回路23から出力された電力制御位相差制御量とを基に、インバータ電圧の基本波信号Aを生成する。インバータ電圧の基本波信号A生成回路210の構成と動作は後で述べる。一方、電流センサ5で検出されたインバータ電流Iinvは、ハイパスフィルタ211によって低周波成分がカットされ、コンパレータ212でゼロと比較される。これにより電流Iinvの正負の極性に応じたインバータ電流の基本波信号Bを得る。
　インバータ電圧の基本波信号A及びインバータ電流の基本波信号Bはそれぞれモノステーブルマルチバイブレータ213a,213bに入力され、それぞれの信号の立上り及び立下り時に任意のパルス幅信号を出力する。そのパルス幅はインバータ駆動周期の1/2より小さいパルス幅とする。一方、インバータ電圧の基本波信号Aとインバータ電流の基本波信号Bは排他的論理和演算器214で演算され、この演算結果は、先ほどのモノステーブルマルチバイブレータ213a,213bの出力とそれぞれ論理積演算器215a,215bをとり、加算器216でこの差分をとることにより、インバータ電圧とインバータ電流Iinvの位相差を示す信号Ｃを抽出している。この信号Ｃはパルス幅が位相差の大きさを表し、パルスが正のときは電流遅れ（インバータ電流Iinvの位相がインバータ電圧の位相よりも遅れている状態）を示し、インバータ動作周波数の方が共振周波数よりも高くなる。また、図３（ｂ）のように、信号Ｃのパルスが負のときは電流進み（インバータ電流Iinvの位相がインバータ電圧の位相よりも進んでいる状態）を示し、インバータ動作周波数の方が共振周波数よりも低くなる。
　一方、共振周波数追従周波数制御回路22は、図４のように増幅器221、PI補償器222、VCO（Voltage　Controlled　Oscillator）223を有する。インバータ電圧・電流位相差算出回路21の出力は、増幅器221により増幅され、PI補償器222で任意の応答が得られるよう比例制御と積分処理が行われ、VCO223においてPI補償器222の出力信号を基に周波数が調整され出力される。VCO223の出力信号は、デッドタイム生成回路25ａにより立ち上がりが所定のデッドタイムtdだけ遅延処理され、スイッチ(S1)111aに駆動信号として供給される。また、VCO223の出力信号は、反転論理回路24aで反転処理され、デッドタイム生成回路25bにより立ち上がりがデッドタイムtdだけ遅延処理され、スイッチ(S2)112aに駆動信号として供給される。
　電力制御位相差生成回路23は、出力電力を所定値にするため、スイッチ(S1)への駆動信号に対するスイッチ(S4)の駆動信号の位相差、スイッチ(S2)への駆動信号に対するスイッチ(S3)の駆動信号の位相差がそれぞれ所定の位相差PDとなるように、VCO223の出力信号の位相を遅らせる。その出力は、デッドタイム生成回路25cでデッドタイムtdだけ遅延され、スイッチ(S3)121aに駆動信号として供給される。また、反転論理回路24bで反転処理され、デッドタイム生成回路25bにより立ち上がりがデッドタイムtdだけ遅延処理され、スイッチ(S4)122aに駆動信号として供給される。
　図５に、図４に示したインバータ電圧の基本波信号A生成回路210の内部構成を示す。また図６は、図５の幾つかの点の波形の一例である。点線で示した波形は、位相差が更に広がった場合を示している。インバータ電圧の基本波信号A生成回路210は、インバータ出力電圧の正極性のパルス幅の中心と、等しい中心を持つパルス幅でデューティー50%の波形を生成する。
　インバータ電圧の基本波信号A生成回路210は半導体スイッチ(S1)111aの駆動信号と電力制御位相差生成回路23の出力する制御量信号（以下、電力制御位相差制御量信号と呼ぶ）と、半導体スイッチ(S3)121aの駆動信号と、内部で生成したのこぎり波を用いて演算する構成である。具体的には、インバータ電圧の基本波信号A生成回路210は、のこぎり波生成回路2101と、モノステーブルマルチバイブレータ2102と、サンプルホールド回路2103と、加算器2104a、2104bと、増幅器2105と、コンパレータ2106と、Dフリップフロップ回路2107とを有している。
　のこぎり波生成回路2101は、半導体スイッチ(S1)111aの駆動信号の立上りと立下りのタイミングでリセットされ、ピークa[V]（例えば5V）ののこぎり波を生成する。電力制御位相差制御量信号は、半導体スイッチS1とS4の位相差PDを示すアナログ量で、位相差PDがゼロのときはa[V]、最大のπのときは0[V]といった値を持つ。加算器2104aでのこぎり波のピーク値a[V]と制御量信号の差分をとり、これを増幅器2105で1/2倍し、更にこの信号を加算器2104bで電力制御位相差制御量と加算したものを閾値とし、のこぎり波の上り勾配線とクロスするタイミングで、基本波信号Aの立上り／立下りのタイミングを生成するようコンパレータ2106が動作している。Dフリップフロップ回路2107では、コンパレータ2106のパルスのタイミングでS1駆動信号と逆の極性の信号を生成する。
　このように構成することで、インバータ電圧が0Vの期間の中点のタイミングで立上り、立下りを繰り返す、インバータ電圧の基本波信号Aが生成される。つまり、インバータ出力電圧の正極性のパルス幅の中心と、等しい中心を持つパルス幅でデューティー50%の波形が生成される。
　なお図５では、電力制御位相差制御量信号は、加算器2104aや2104bに直接入力せず、サンプルホールド回路2103を通してから入力している。これは、電力制御位相差制御量が揺らぎを持った信号のため、加算器2104aと2104bに僅かながら別の値が入力され、演算結果にオフセットが生じてしまうのを防ぐためである。サンプルホールド回路2103は、図６のように、電力制御位相差制御量とのこぎり波のクロス点でサンプリングすることで，のこぎり波ピーク値までの中点を割り出している。モノステーブルマルチバイブレータ2102は、半導体スイッチ(S3)121aの駆動信号の立ち上がりと立下りのタイミング信号を生成する。このタイミングを用いてサンプルホールド回路2103は、サンプルホールドを行っている。ただし、サンプルホールドのタイミングはスイッチS3の駆動信号に限らなくてもよい。また、のこぎり波生成回路2101で生成するのこぎり波の周期もS1駆動信号の立上りと立下りに同期したものとしているが、これに限らず、インバータ出力電圧の正極性のパルス幅の中心と等しく、デューティーが50%の波形を生成するという機能を達成するインバータ電圧の基本波信号A生成回路210の構成となっていればよい。
　ここで、図７および図８を用いて電力制御位相差生成回路23の構成と動作について具体的に説明する。図７は、電力制御位相差生成回路23の内部の回路構成を示す図であり、図８は、電力制御位相差生成回路23内の所定箇所の信号波形を示す図である。電力制御位相差生成回路23は、図７のように、目標電圧波形保持部2301と、インバータ出力電圧算出部2302と、加算器2303と、PI補償器2304と、リミッタ2305と、比較器2306と、Dフリップフロップ回路2307とを備えている。目標電圧波形保持部2301には、あらかじめ定めた目標とするインバータ出力波形が保持されている。インバータ出力電圧算出器2302は、半導体スイッチ(S1,S2,S3,S4)111a,112a,121a,122aに供給される駆動信号を取り込んで、これらの駆動信号からインバータ回路部1のインバータ出力電圧波形を算出する。半導体スイッチ(S1,S2,S3,S4)111a,112a,121a,122aの駆動信号から、インバータ出力電圧波形を算出する方法は、公知であるので簡単に説明するが、例えば、インバータ回路部1に直流電源3から供給される直流電圧を±Vdcとすると、半導体スイッチS1とS4が同時にオンのときは、インバータ出力電圧は＋2Vdcであり、どちらかがオフのときはゼロになる。また、スイッチS2とS3が同時にオンのときは、インバータ出力電圧は－2Vdcとなり、どちらかがオフのときはゼロになる。これにより、インバータ出力電圧算出器2302はインバータ出力電圧波形を算出する。
　加算器2303は、目標電圧波形保持部2301の出力波形と、インバータ出力電圧算出器2302が算出したインバータ出力電圧波形の差分を求め、この差分信号をPI補償器2304により比例制御と積分処理し、リミッタ2305において最大値をa[V]とする制限をかける。これらの処理により得られる信号が、電力制御位相差制御量信号である。電力制御位相差制御量信号は、半導体スイッチS1とS4の位相差PDを示すアナログ量であり、位相差PDがゼロのときはa[V]、最大のπのときは0[V]の値をとる。比較器2306は、リミッタ2305から出力される電力制御位相差制御量信号と、上述ののこぎり波生成回路2101から取り込んだのこぎり波信号とを比較し、両信号の大小関係が入れ替わるタイミングで出力値が切り替わる波形を出力する。電力制御位相差制御量信号と、のこぎり波の波形の一例を図８に示す。
　コンパレータ2306の出力は、Dフリップフロップ回路2307のC端子に入力される。D端子には、共振周波数追従周波数制御回路22の出力するスイッチS1（またはS2)の駆動信号が入力される。これにより、コンパレータ2306の出力信号（C端子）の立ち上がりタイミングで、スイッチS1（またはS2)の駆動信号の値が保持された波形がQ端子から出力される。Dフリップフロップ2307のQ端子の出力波形は、スイッチS3（またはS4)の駆動信号である。スイッチS3の駆動信号は、デッドタイム生成回路25cで所定量遅延され、スイッチ(S3)121aへ供給される。また、スイッチS3の駆動信号は、反転論理回路24bで反転されることによりスイッチS4の駆動信号となり、デッドタイム生成回路25dで所定量遅延され、スイッチ(S4)122aへ供給される。
　このような電力制御位相差生成回路23内の処理により、スイッチS1とS4の駆動信号の位相差PDを制御することができ、インバータ回路部1の出力電力を制御することができる。なお、リミッタ2305から出力される電力制御位相差制御量信号は、インバータ電圧・電流位相差算出回路21に受け渡され、サンプルホールド回路2103に入力される。
　このように構成することで、インバータ回路の出力電圧と出力電流Iinvの位相差を検出し、この位相差をゼロになるように制御することができるため、インバータ回路の動作周波数を負荷の共振回路4の共振周波数に一致もしくは所定値だけずれた周波数で追従させることができる。これにより、特許文献１のように電流センサをインバータのアーム回路に挿入する必要がなくなり、サージ電圧を防ぎ、信頼性が高く、小型化された位相シフト型インバータ回路を提供することができる。
　＜実施形態２＞
　第１の実施形態では、インバータ動作周波数を共振周波数に一致させるための回路構成について説明した。第２の実施の形態では、インバータ回路の出力電圧の位相に対して出力電流Iinvの位相が遅れるように制御することにより、図１（ｂ）に示したように、半導体スイッチをオンする時点で、電流が負極性を持つ（すなわちダイオードへ流れ、スイッチには流れない）ようにし、ZCSを実現するための回路構成について説明する。この場合、インバータ回路の動作周波数は、共振回路4の共振周波数よりわずかに高い状態でこれに追従する。
　図９に、第２の実施形態におけるインバータ電圧・電流位相差算出回路21と共振周波数追従周波数制御回路22を示す。第２の実施形態は、第１の実施形態と基本的な構造は同様であるが、インバータ電圧・電流位相差算出回路21の内部構成が異なる。第１の実施形態では、図４のようにインバータ電圧の基本波信号A生成回路210の出力が、直接モノステーブルマルチバイブレータ213a及び排他的論理和演算器214に入力されていたが、第２の実施形態では、図９に示したようにインバータ電圧の基本波信号A生成回路210の後段にディレイ追加回路217を挿入している。これにより、インバータ電圧の基本波信号Ａは、常にディレイ追加回路217で設定された分の遅れが生じる。ディレイ追加回路217に設定する遅れは、例えばインバータの最大周波数で動作させたときのインバータ電圧の最小パルス幅よりも小さな時間とする。なお、第１の実施形態と同様な構成については説明を省略する。
　このような構成にすることにより、インバータ電流Iinvがインバータ電圧に対して遅れた位相で制御されるため、半導体スイッチをオンする時点で、電流が負極性を持つ（すなわちダイオードへ流れ、スイッチには流れない）ようにでき、ZCSを実現することができる。なお、インバータ回路の動作周波数は、負荷を含む共振回路4の共振周波数に対して所定の量だけ高い周波数で追従するため、共振周波数の変動に追従しながら、ZCSを実現できる。
　＜実施形態３＞
　第３の実施形態のインバータ回路は、第２の実施形態と同様にインバータ回路の出力電圧の位相に対して出力電流Iinvの位相が遅れるように制御し、ZCSを実現するというインバータ回路であるが、第２の実施形態のようにディレイ追加回路217をインバータ電圧・電流位相差算出回路21に配置するのではなく、図１０に示したように共振周波数追従周波数制御回路22の内部に差分演算器224を配置する。他の構成は、第１の実施形態と同様であるので同様な構成については説明を省略する。
　図１０に、第３の実施形態におけるインバータ電圧・電流位相差算出回路21と共振周波数追従周波数制御回路22を示す。増幅器221の後段に差分演算器224が追加されている点が第１および第２の実施形態と異なる。差分演算器224により増幅器221の出力は目標値との差分をとる演算がされ、PI補償器222へ入力される。
　このように構成することで、インバータ電圧とインバータ電流の位相差がある目標値に達するよう常に制御されるので、インバータ電流Iinvがインバータ電圧に対して所定値だけ遅れた位相となり、ZCSを達成することができる。また、インバータ回路の動作周波数は、負荷を含む共振回路4の共振周波数に対して所定の量だけ高い周波数で追従するため、共振周波数の変動に追従することができる。
　この差分演算器224は、増幅器221の前段に備わっていても効果は同様である。
　＜実施形態４＞
　第４の実施形態のインバータ回路は、図１１に示すように、第２の実施形態と同様にインバータ回路の出力電圧の位相に対して出力電流Iinvの位相が遅れるように制御し、ZCSを実現するというインバータ回路であるが、インバータ駆動回路部２の内部構成は第１及び第２の実施形態とは異なる。第１の実施形態では、インバータ電圧・電流位相差算出回路21へは、インバータ電流検出信号、S1及びS3駆動信号、そして電力制御位相差制御量を入力としていたが、第４の実施形態では、図１１のようにインバータ電流検出信号、S1～S4全ての駆動信号を入力としており、電力制御位相差制御量はインバータ電圧・電流位相差算出回路21へ入力しない構成である。これに伴い、インバータ電圧・位相差算出回路21及びインバータ電圧の基本波信号A’生成回路218の内部構成が第１の実施形態と異なる。
　図１２に、インバータ電圧・電流位相差算出回路21の構成を示す。また図１３（ａ）、（ｂ）は、図１２に示した入力信号とインバータ電圧、及びA’,B,C’点の各信号の波形の一例である。点線で示したのは、更に位相差が拡大した場合を示している。図１４に、インバータ電圧の基本波信号A’生成回路218の構成を示す。
　図１２のように半導体スイッチ(S1～S4）全ての駆動信号は、インバータ電圧の基本波信号A’生成回路218に入力され、インバータ電圧の基本波信号A’が生成される。
　図１２のように、インバータ電圧の基本波信号A’生成回路218においては、半導体スイッチ(S1～S4)111a,112a,121a,122aの駆動信号を基に、S1駆動信号とS4駆動信号の論理積2181aの出力信号、および、S2駆動信号とS3駆動信号の論理積2181bの出力信号を求める。これらをSet-Resetフリップフロップ回路2182に入力し、デッドタイム生成回路2183でデッドタイム分の遅延を生じさせて、インバータ電圧の基本波信号A’を得る構成である。
　本実施形態でのインバータ電圧の基本波信号A’は、図１３（ａ）のようにインバータ電圧がゼロ電圧から正極性及び負極性パルスが生じるタイミングで反転するデューティー50%の信号である。本インバータ電圧の基本波信号A’とインバータ電流の基本波信号Bを基に後段の位相差制御を実施すると、常にインバータ電流をインバータ電圧に対して遅れた位相で制御することができ、ZCSを実現できる。同時に、インバータ回路の動作周波数は、負荷を含む共振回路4の共振周波数に対して所定の量だけ高い周波数で、その変動に追従ことができる。
　このように構成することで、本実施形態のインバータ電圧の基本波信号A’生成回路218は、第２～第３の実施形態のインバータ電圧の基本波信号Ａ生成回路21よりも素子数を少なくすることができる。よって、素子数が少なく簡便で小型化されたインバータ回路で、ZCSを達成することができる。
　なお、本実施形態の回路構成により、図１３（ｂ）のようにインバータ電圧基本波A'に対して電流を進めることも可能である。
　＜実施形態５＞
　図１５に、第５の実施形態のインバータ回路のブロック図を示す。第５の実施形態は、第４の実施形態と基本的な構造は同様であるが、インバータ駆動回路部２の内部が異なる。第４の実施形態では、インバータ電圧・電流位相差算出回路21へは、すべてのスイッチ(S1～S4)111a,112a,121a,122aの駆動信号を入力しているが、第５の実施形態ではスイッチ(S4)122aの駆動信号のみをインバータ電圧・電流位相差算出回路２１に入力としている。これに伴い、インバータ電圧・位相差算出回路21での内部構成すなわちインバータ電圧の基本波信号A’生成回路218が第４の実施形態と異なる。
　図１６に、第５の実施形態におけるインバータ電圧の基本波信号A’生成回路218の構成を示す。図１６のようにインバータ電圧の基本波信号A’生成回路218は、スイッチ(S4)122aの駆動信号に所定時間OFFタイムを生成するデッドタイム生成回路2183のみを備えている。すなわち第５の実施形態では、インバータ電圧の基本波信号A’は、S1～S4の全スイッチの駆動信号から生成するのではなく、S4の駆動信号のみを基に生成する。デッドタイムがないと仮定し、ブール代数やカルノー図を用いてインバータ電圧の基本波信号A’が生成される論理式を単純化すると、S4の駆動信号に等しくなることから、本実施形態ではこれを利用した。実際にはデッドタイムが存在するため、これを考慮し、デッドタイム生成回路2183により、S4の駆動信号の立ち上がりを所定時間遅らせ、デッドタイムを形成することによりインバータ電圧の基本波信号A'を生成する。
　このように第５の実施形態では、第４の実施形態と比較して単純な回路構成でインバータ電圧の基本波信号A’を生成することができる。よって、第４の実施形態のインバータ回路と比較してさらに素子数が少なく簡便で小型化されたインバータ回路で、ZCSを達成することができる。同時に、インバータ回路の動作周波数は、負荷を含む共振回路4の共振周波数に対して所定の量だけ高い周波数で、共振周波数の変動に追従ことができる。
　＜実施形態６＞
　図１７に、第６の実施形態のインバータ回路のブロック図を示す。第６の実施形態のインバータ回路は、第５の実施形態と基本的には同様の動作であり、インバータ電圧の基本波信号A’を半導体スイッチ(S4)122aの駆動信号のみを基に生成する。ただし、第５の実施形態では、S4駆動信号をインバータ電圧・電流位相差算出回路21に入力し、デッドタイム生成回路2183によってS4駆動信号にデッドタイムを形成することにより基本波信号A'を形成したが、第６の実施形態では、デッドタイム生成回路25dを通った後のS4駆動信号をインバータ電圧・電流位相差算出回路21に取り込む。
　これにより、すでにデッドタイムが追加されたS4駆動信号をインバータ電圧・電流位相差算出回路21に取り込むことができるため、図１８に示したようにインバータ電圧の基本波信号A’生成回路218にはデッドタイム生成回路を配置する必要がない。
　このように構成することで、第５の実施形態と比較してさらに素子数を低減したインバータ回路を提供することが可能になる。よって、第６の実施形態のインバータ回路と比較してさらに素子数が少なく簡便で小型化されたインバータ回路で、ZCSを達成することができる。同時に、インバータ回路の動作周波数は、負荷を含む共振回路4の共振周波数に対して所定の量だけ高い周波数で共振周波数の変動に追従する。
　なお、本実施形態ではデッドタイム生成回路25dの出力がインバータ電圧・電流位相差算出回路21へも入力される。このため、デッドタイム生成回路25dと半導体スイッチ122a間のインピーダンスが、半導体スイッチ(S1～S3)111a,112a,121aとデッドタイム生成回路25a～25c間のインピーダンスと異なってしまう。そこで、デッドタイム生成回路25a,25b,25c,25dと半導体スイッチ111a,112a,121a,122aのそれぞれの間が同じインピーダンスになるように対策をとることが望ましい。例えば、インバータ電圧・電流位相差算出回路21をハイインピーダンス入力とする方法が考えられる。これにより、インバータにおける半導体スイッチの駆動信号がアンバランスになることに起因する誤動作発生を防止することができる。
　以上の第１～第６の実施形態では、半導体スイッチ(S1～S4)の駆動信号や電力制御位相差制御量を基に、インバータ電圧の基本波信号A及びA’を生成している。しかし、インバータ電圧の基本波信号A及びA’の生成には他の様々な方法が考えられる。インバータ電圧の基本波信号Aについては、インバータ出力電圧の正極性のパルス幅の中心と、等しい中心を持つパルス幅でデューティー50%の波形であればよく、インバータ電圧の基本波信号A’については、インバータ電圧がゼロ電圧から正極性及び負極性パルスが生じるタイミングで反転するデューティー50%の信号であれば、以上の実施形態で示した構成に限らない。
　また、第５及び第６の実施形態で示したインバータ電圧の基本波信号A’は、インバータ電圧がゼロ電圧から正極性及び負極性パルスが生じるタイミングで反転するデューティー50%の信号としている。しかし、周辺の回路素子が持つそれぞれの遅延特性を考慮し、本来の動作波形より若干遅れたタイミングで反転したほうが実設計上、より確実に動作できる。このため、インバータ電圧の基本波信号A’生成回路の内部の最後段、またはインバータ電圧の基本波信号A’生成回路直後に、ディレイ回路を追加することもできる。
　以上の第２～第６の実施形態のように構成することで、インバータ動作周波数は負荷を含んだ共振回路4の共振周波数より高い周波数に保持するよう制御され、ZCSを達成しつつ、共振周波数への追従が実現される。また、半導体スイッチにロスレススナバコンデンサが並列接続されていればZVSも達成され、スイッチング損失を大幅に低減することができ、信頼性の高いインバータ回路を提供することができる。
　＜実施形態７＞
　第７の実施形態として、これまで述べた第１～第６の実施形態を用いたX線高電圧装置について、図１９を用いて説明する。
　本実施形態のX線高電圧装置7は、図１９に示すように、位相シフト型のインバータ回路部1と、直流電源3と、その制御回路73と、電流検出器5と、高電圧変圧器71と、整流回路72とを含む。整流回路72にはX線管8が接続されている。制御回路73は、インバータ駆動回路部2と、フィラメント加熱回路731と、陽極駆動回路732とを備えている。インバータ回路部1およびインバータ駆動回路部2としては、上述の第１～第６の実施の形態のいずれかのインバータ回路を用いる。
　直流電源3は、位相シフト型のインバータ回路部1に接続され、その出力となる高周波電圧が高電圧変圧器71により絶縁され且つ高電圧に変換され、次に整流回路72により整流され直流電圧を生成する。整流回路72から出力される直流高電圧はX線管8に印加され、X線となって被検体に照射される。X線管8に印加された電圧と電流は各々検出値としてX線高電圧装置7内の制御回路73に入力される。制御回路73のインバータ駆動回路部2には、位相シフト型インバータ回路部1の出力電流を検出する電流センサ5が接続され、位相シフト型インバータ回路部1内部の半導体スイッチを駆動する。位相シフト型インバータ回路部1およびインバータ駆動回路部2の動作や構成については第１～第６の実施形態で述べた内容と同様である。
　フィラメント加熱回路731は、X線管8のフィラメントを加熱する。これにより、X線管8では加熱されたフィラメントから熱電子が飛び出し、陽極に衝突することで熱とX線を生成する。熱電子が衝突する陽極は、その熱容量が非常に大きいことから、陽極自身を回転させ、エネルギーを分散することで熱容量を大きくする一般的な構造のものを用いることができる。X線管8の陽極は真空容器内に包容されており、真空容器外から回転磁界を与えることで隔離された陽極を回転駆動する。陽極駆動回路732は、回転磁界を発生させるための電力を供給する回路である。
　このように構成したX線高電圧装置7は、X線管8へ供給する管電圧と管電流の設定を操作者から受け付け、制御回路73が設定値になるようインバータ回路部1を制御する。管電圧と管電流の設定値は、80kV,800mAや140kV,5mAというように単純に等価抵抗に置き換えると、100kΩ～28MΩという広い領域を持つ。また高電圧変圧器71は、変圧器の特性からインダクタンス成分を持ち、また高い絶縁性と高巻数比を持つために巻線の浮遊容量すなわちキャパシタンス成分を持つため、共振点を持っている。整流回路72は、ダイオードのみから構成する全波整流器だけでなく、倍電圧整流回路や全波多倍昇圧回路なども実用化されている。このような回路構成の場合コンデンサを含むため、更に共振回路が複雑化する。
　インバータ回路部1の負荷としては、高電圧変圧器71、整流回路72、X線管8の合成回路となり、そのインピーダンスは広い範囲を持ち、且つ設定したX線条件により共振周波数が異なることになる。インバータ駆動回路部2は、第１～第６の実施形態で述べたように、インバータ電圧とインバータ電流の基本波信号を生成し、インバータ動作周波数は共振周波数に追従する。
　また、第２～第６のいずれかの実施形態のインバータ駆動回路部2を用いた場合には、インバータ電流がインバータ電圧に対して遅れた位相となるようにインバータ動作周波数は共振周波数より高い周波数に保持・制御されるので、インバータ回路部1ではZCSが達成される。また、半導体スイッチにロスレススナバコンデンサが接続されていればZVSも達成され、スイッチング損失を大幅に低減することができ、信頼性の高いX線高電圧装置を提供することができる。
　また、本実施形態のX線高電圧装置を用いることによりX線CT装置やレントゲン装置を構成することが可能である。これにより、X線高電圧装置におけるスイッチング損失が少なく、かつ、負荷変動に追従することができるため、エネルギー効率がよく安定運転が可能なX線CT装置やレントゲン装置を提供できる。
　＜実施形態８＞
　第８の実施形態として、上記第７の実施形態のX線高電圧装置を用いたX線CT（Computer　Tomography）装置について、図２０を用いて説明する。
　図２０は本発明を適用したX線CT装置301の全体構成図である。この装置はスキャンガントリ部300と操作卓320とを備える。
　スキャンガントリ部300は、X線管8と、回転円盤302と、コリメータ303と、X線検出器306と、データ収集装置307と、寝台305と、ガントリ制御装置308と、寝台制御装置309と、X線高電圧装置7と、を備えている。X線管8は寝台305上に搭載された被検体にX線を照射する装置である。コリメータ303はX線管8から照射されるX線の照射範囲を制御する装置である。X線検出器306は、X線管8と対向配置され被検体を透過したX線を検出する装置である。回転円盤302は、寝台305上に搭載された被検体が入る開口部304を備えるとともに、X線管8とX線検出器306を搭載し、被検体の周囲を回転する駆動部を備える。X線検出器306は、複数(例えば1000個)の検出素子を回転円盤302の回転方向(チャンネル方向ともいう)に配置した構成である。複数の検出素子は、回転方向の並びを1列としたときに、この列を回転円盤302の回転軸方向(スライス方向ともいう)に多列(例えば64列)並べたものであっても良い。
　X線高電圧装置7は、X線管8へ供給する管電圧と管電流を供給する装置であり、第７の実施形態のX線高電圧装置7を用いる。データ収集装置307は、X線検出器306で検出されたX線を所定の電気信号に変換する装置である。ガントリ制御装置308は回転円盤302の回転を制御する装置である。寝台制御装置309は、寝台305の上下動および前後動（回転円板302の回転軸方向の移動）を制御する装置である。
　操作卓320は、入力装置321と、画像演算装置322と、表示装置325と、記憶装置323と、システム制御装置324とを備えている。入力装置321は、被検体氏名、検査日時、撮影条件などを入力するための装置であり、具体的にはキーボードやポインティングデバイス等である。画像演算装置322は、データ収集装置307から送出される計測データを演算処理してCT画像再構成を行う装置であり、具体的には演算処理を実行するCPU(Central　Processing　Unit)、若しくは専用の演算回路である。表示装置325は、画像演算装置322で作成されたCT画像を表示する装置であり、具体的にはCRT(Cathode　Ray　Tube)や液晶ディスプレイ等である。記憶装置323は、データ収集装置307で収集されたデータ及び画像演算装置322で作成されたCT画像の画像データを記憶する装置であり、具体的にはHD(Hard　Disk)などである。システム制御装置324は、これらの装置及びガントリ制御装置308と寝台制御装置309とX線高電圧装置7を制御する装置である。
　X線管8は、入力装置321から入力された撮影条件(管電圧や管電流など)になるように、X線高電圧装置7によって制御された管電流および管電圧が供給され、X線を照射する。X線高電圧装置7の構成は、第７の実施形態で説明した通りであるので、ここでは説明を省略する。
　X線管8から照射され被検体を透過したX線は、X線検出器306に備わるX線検出素子によって検出される。この間、回転円板302は、X線管8とX線検出器306とを回転させることにより、被検体の各方向からX線が照射され、検出されるようにする。回転円盤302の回転速度は、入力装置321から入力された撮影条件(スキャン速度など)となるようにガントリ制御装置308により制御される。また、X線が照射されて検出されている間、寝台305は、寝台制御装置309の制御により、被検体を体軸方向に移動させ、入力装置321から入力された撮影条件(らせんピッチなど)となるように動作する。
　X線検出器306の出力信号は、データ収集装置307により収集される。データ収集装置307で収集された投影データは、画像演算装置322へ送出される。画像演算装置322は、投影データを再構成演算してCT画像とする。再構成されたCT画像は表示装置325に表示され、また撮影条件とともに画像データとして記憶装置323に記憶される。
　また、本実施形態のX線CT装置に、本発明のX線高電圧装置7を用いることにより、X線高電圧装置におけるスイッチング損失が少なく、かつ、負荷変動に追従することができるため、エネルギー効率がよく安定運転が可能なX線CT装置を提供することができる。
　＜実施形態９＞
　第９の実施形態として、上記第７の実施形態のX線高電圧装置を用いたX線撮影装置について、図２１を用いて説明する。
　図２１に示すように、本実施形態のX線撮影装置405は、X線検査室の操作室401と撮影室402とに跨って設置されている。病院におけるX線検査室の操作室401と撮影室402は、X線に対する防護壁403によって隔離されている。防護壁403には、鉛ガラスによりなる窓404が設けられている。
　撮影室402には、X線撮影装置405の主要な構成が設置されている。具体的には、X線管8と、X線管支持装置410と、コリメータ411と、X線受像装置412a、412bと、X線高電圧装置7と、制御装置413とがそれぞれ所定の位置に設置されている。X線管8は、被検体に照射するX線を発生する装置である。X線高電圧装置7は、設定された管電圧および管電流をX線管8に供給する。X線高電圧装置7は、第７の実施形態の装置であるので、ここではその詳細な構造については説明を省略する。
　X線管支持装置410は、図２１の紙面上下方向に伸縮可能な構造を有するＬ字型の伸縮部415を有している。伸縮部415のＬ字型の端部にはX線管8が保持されている。X線管支持装置410は、天井416に配設されたレール417に取り付けられている。X線管支持装置410は、レール417に沿って図２１の紙面左右方向に移動可能な構造となっている。コリメータ411は、X線の照射野を決定する。
　X線受像装置412a、412bは、被検体を透過したX線を受像する装置であって、本実施形態では２台配置されている。一方のX線受像装置412aは、被検体を立位の状態で撮影するためのものであり、他方のX線受像装置412bは、被検体が横になった状態で撮影するためのものである。立位用のX線受像装置412aは、フイルムやイメージングプレートの入った撮影用カセッテ419と、この撮影用カセッテ419を支持する支持台420とを有する構成になっている。臥位用のX線受像装置412bは、撮影台422と、その内部に配置されたフイルムやイメージングプレートの入った撮影用カセッテ421とを含む。立位用のX線受像装置412aを用いる場合には、図２１のようにX線管8とコリメータ411を立位用のX線受像装置412aに向けて横向きに配置し、臥位用のX線受像装置412bを用いる場合は、X線管8とコリメータ411を下向きにし、X線受像装置412bに向けてX線が照射されるようにする。
　尚、撮影用カセッテ419、421に替えて、イメージインテンシファイヤとＴＶカメラとを組み合わせてX線画像を動画で出力する構成や、フラットパネルディテクタ（ＦＰＤ）を備えてX線画像を出力する構成でも良いものとする。
　操作室401には、操作器406が設置されている。この操作器406は、操作卓407と、操作卓407を支持する支持台408とを有して構成されている。操作卓407は、X線管8の管電圧、管電流、撮影時間等の撮影条件の設定を操作者から受け付ける操作部と、表示部とを備えている。表示部には、受け付けた設定条件や、X線受像装置412a、412bが受像した画像が表示される。また、操作卓407には、X線高電圧装置7を作動させるためのスイッチ、コリメータ411の開閉量を調節するための操作ボタン等が設けられている。
　制御装置413は、上記の各装置をそれぞれ制御するとともに、X線受像装置412a、412bが受像した画像の表示制御を行う。また、制御装置413には、記憶装置が内蔵されており、撮影条件と撮影画像とが格納される。
　また、本実施形態のX線撮影装置に、本発明のX線高電圧装置を用いることにより、X線高電圧装置におけるスイッチング損失が少なく、かつ、負荷変動に追従することができるため、エネルギー効率がよく安定運転が可能なX線撮影装置を提供することができる。
1…インバータ回路部、2…インバータ駆動回路部、3…直流電源、4…負荷を含む共振回路、5…電流センサ、7…X線高電圧装置、8…X線管、11,12…アーム回路、21…インバータ電圧・電流位相差算出回路、22…共振周波数追従周波数制御回路、23…電力制御位相差生成回路、24a,25b…反転論理回路、25a,25b,25c,25d,2183…デッドタイム生成回路、71…高電圧変圧器、72…整流回路、73…制御回路、111a,112a,121a,122a…半導体スイッチ、111b,112b,121b,122b…ダイオード、210…インバータ電圧の基本波信号A生成回路、211…ハイパスフィルタ（High　Pass　Filter）、212,2106…コンパレータ、213a,213b,2102…モノステーブルマルチバイブレータ、214…排他的論理和演算器、215a,215b,2181a,2181b…論理積演算器、216,224,2104a,2104b…加算器、217…ディレイ追加回路、218…インバータ電圧の基本波信号A’生成回路、221,2105…増幅器、222…PI補償器、223…VCO（Voltage　Controlled　Oscillator）、300…スキャンガントリ、302…回転円盤、303…コリメータ、305…寝台、306…X線検出器、307…データ収集装置、308…ガントリ制御装置、309…寝台制御装置、320…操作卓、321…入力装置、322…画像演算装置、323…記憶装置、324…システム制御装置、325…表示装置、401…操作室、402…撮影室、403…防護壁、404…窓、405…X線撮影装置、406…操作器、407…操作卓、408…支持台、410…X線管支持装置、411…コリメータ、412a,412b…X線受像装置、413…制御装置、415…伸縮部、416…天井、417…レール、419…撮影用カセッテ、420…支持台、421…撮影用カセッテ、422…撮影台、731…フィラメント加熱回路、732…陽極駆動回路、2101…のこぎり波生成回路、2103…サンプルホールド回路、2107…Dフリップフロップ回路、2182…Set-Resetフリップフロップ回路

Claims (10)

  1. 　ダイオードが並列かつ逆向きにそれぞれ接続された２つの半導体スイッチを直列接続したアーム回路を２つ並列接続したインバータ回路部と、
    　前記インバータ回路の前記各半導体スイッチに駆動信号を与えるインバータ駆動回路部とを有し、
    　前記インバータ駆動回路部は、前記２つのアーム回路の中点に接続された負荷回路への出力電流と出力電圧の位相差を求め、その位相差がゼロまたは所定値となるように前記各半導体スイッチへの駆動信号の位相を制御することにより、前記インバータ回路部の動作周波数を前記負荷回路の共振周波数に追従させることを特徴とする位相シフト型インバータ回路。
  2. 　請求項１に記載の位相シフト型インバータ回路において、前記インバータ駆動回路部は、前記出力電流が前記出力電圧よりも所定値だけ遅れた位相となるように前記各半導体スイッチの駆動信号の位相を制御することを特徴とする位相シフト型インバータ回路。
  3. 　ダイオードが並列かつ逆向きにそれぞれ接続された２つの半導体スイッチを直列接続したアーム回路を２つ並列接続したインバータ回路部と、
    　前記インバータ回路の各半導体スイッチに駆動信号を与えるインバータ駆動回路部とを有し、
    　前記インバータ駆動回路部は、前記２つのアーム回路の中点に接続された負荷回路への出力電力の動作周波数を求め、該動作周波数が前記負荷回路の共振周波数よりも所定値だけ高い周波数となるように前記各半導体スイッチへの駆動信号の位相を制御することを特徴とする位相シフト型インバータ回路。
  4. 　請求項１または３に記載の位相シフト型インバータ回路において、前記インバータ駆動回路部は、前記インバータ回路部の４つの半導体スイッチの予め定めた対となる半導体スイッチへの駆動信号の位相差を調整することにより、前記インバータ回路部の出力電力を制御することを特徴とする位相シフト型インバータ回路。
  5. 　請求項１または３に記載の位相シフト型インバータ回路において、前記インバータ駆動回路部は、前記出力電圧の正極性のパルス幅の中心と等しい中心を持つパルス幅で所定のデューティーの基本波信号を生成する回路を備え、これを用いて前記駆動信号を生成することを特徴とする位相シフト型インバータ回路。
  6. 　請求項１または３に記載の位相シフト型インバータ回路において、前記インバータ駆動回路部は、前記出力電圧がゼロ電圧から正極性及び負極性パルスに転じるタイミングで反転する所定のデューティーの基本波信号を生成する回路を備え、これを用いて前記駆動信号を生成することを特徴とする位相シフト型インバータ回路。
  7. 　請求項１に記載の位相シフト型インバータ回路において、前記インバータ駆動回路部は、前記出力電流と出力電圧の位相差を求める際に、前記出力電流として前記２つのアーム回路の中点と負荷回路との間で検出した電流の位相を用い、前記出力電圧の位相として前記駆動信号の位相を用いることを特徴とする位相シフト型インバータ回路。
  8. 　直流電源出力を高周波交流出力に変換する位相シフト型インバータ回路と、該インバータ回路の高周波交流出力を高電圧出力に変換する高電圧変圧器と、該高電圧変圧器の出力を整流しX線管に直流電力を供給する整流回路と、制御回路とを備えたX線高電圧装置において、
    　該制御回路は、前記X線管のフィラメントを加熱するフィラメント加熱回路と、X線管の陽極を回転駆動する陽極回転駆動回路とを含み、
    　前記インバータ回路は、請求項１ないし７のうちいずれか１項記載の位相シフト型インバータ回路であることを特徴とするX線高電圧装置。
  9. 　被検体を挿入する開口を備えた円盤と、円盤の前記開口を挟んで対向する位置にそれぞれ搭載されたX線管およびX線検出器と、前記X線管に直流電力を供給するX線高電圧装置と、被検体を搭載して前記円板の開口に挿入する寝台と、前記円盤を回転させる回転駆動部とを有し、
    　前記X線高電圧装置は、請求項８に記載のX線高電圧装置であることを特徴とするX線CT装置。
  10. 　X線管と、被検体を透過したX線を検出するX線受像部と、前記X線管に直流電力を供給するX線高電圧装置とを有し、
    　前記X線高電圧装置は、請求項８に記載のX線高電圧装置であることを特徴とするX線撮影装置。
PCT/JP2009/068871 2008-11-05 2009-11-05 位相シフト型インバータ回路、それを用いたｘ線高電圧装置、ｘ線ｃｔ装置、および、ｘ線撮影装置 WO2010053108A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US13/127,289 US8588371B2 (en) 2008-11-05 2009-11-05 Phase shift inverter, X-ray high-voltage device using same, X-ray CT device, and X-ray imaging device
JP2010536778A JP5588875B2 (ja) 2008-11-05 2009-11-05 位相シフト型インバータ回路、それを用いたｘ線高電圧装置、ｘ線ｃｔ装置、および、ｘ線撮影装置
CN200980144303.8A CN102204077B (zh) 2008-11-05 2009-11-05 相移型逆变电路、使用该电路的x射线高压装置、x射线ct装置和x射线摄影装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008-284438 2008-11-05
JP2008284438 2008-11-05

Publications (1)

Publication Number Publication Date
WO2010053108A1 true WO2010053108A1 (ja) 2010-05-14

Family

ID=42152916

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/068871 WO2010053108A1 (ja) 2008-11-05 2009-11-05 位相シフト型インバータ回路、それを用いたｘ線高電圧装置、ｘ線ｃｔ装置、および、ｘ線撮影装置

Country Status (4)

Country Link
US (1) US8588371B2 (ja)
JP (1) JP5588875B2 (ja)
CN (1) CN102204077B (ja)
WO (1) WO2010053108A1 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012080613A (ja) * 2010-09-30 2012-04-19 Toyota Motor Corp インバータ制御装置およびこれを用いるインバータ制御方法
CN102868310A (zh) * 2011-07-08 2013-01-09 英飞凌科技股份有限公司 具有ac输出的电力转换电路
WO2013172320A1 (ja) * 2012-05-14 2013-11-21 株式会社 日立メディコ 電力変換装置およびｘ線撮影装置
JP2018156773A (ja) * 2017-03-16 2018-10-04 株式会社日立製作所 高電圧発生装置、およびそれを搭載するｘ線画像診断装置
JP2019502342A (ja) * 2015-11-09 2019-01-24 ルノー エス．ア．エス．Ｒｅｎａｕｌｔ Ｓ．Ａ．Ｓ． 移動中の自動車両の電池の非接触充電方法および対応するシステム
JP2019040680A (ja) * 2017-08-22 2019-03-14 キヤノンメディカルシステムズ株式会社 Ｘ線高電圧装置及びｘ線画像診断装置
US10498170B2 (en) 2015-06-10 2019-12-03 Toyota Jidosha Kabushiki Kaisha Non-contact electric power transmitting device and electric power transfer system
JP2021106480A (ja) * 2019-12-27 2021-07-26 株式会社ダイヘン 位相シフト型高周波インバータ
CN114649972A (zh) * 2020-12-20 2022-06-21 松山湖材料实验室 一种高精度非对称双极性脉冲电源系统
US11692189B2 (en) 2013-03-14 2023-07-04 Translate Bio, Inc. Methods for purification of messenger RNA

Families Citing this family (111)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10835307B2 (en) 2001-06-12 2020-11-17 Ethicon Llc Modular battery powered handheld surgical instrument containing elongated multi-layered shaft
US9089360B2 (en) 2008-08-06 2015-07-28 Ethicon Endo-Surgery, Inc. Devices and techniques for cutting and coagulating tissue
US8663220B2 (en) 2009-07-15 2014-03-04 Ethicon Endo-Surgery, Inc. Ultrasonic surgical instruments
CN102013736B (zh) * 2009-09-03 2013-10-16 Tdk株式会社 无线馈电装置和无线电力传输系统
US9050093B2 (en) 2009-10-09 2015-06-09 Ethicon Endo-Surgery, Inc. Surgical generator for ultrasonic and electrosurgical devices
US10441345B2 (en) 2009-10-09 2019-10-15 Ethicon Llc Surgical generator for ultrasonic and electrosurgical devices
US11090104B2 (en) 2009-10-09 2021-08-17 Cilag Gmbh International Surgical generator for ultrasonic and electrosurgical devices
US8829727B2 (en) 2009-10-30 2014-09-09 Tdk Corporation Wireless power feeder, wireless power transmission system, and table and table lamp using the same
JP5664018B2 (ja) * 2009-10-30 2015-02-04 Tdk株式会社 ワイヤレス給電装置、ワイヤレス電力伝送システムおよびそれらを利用したテーブルと卓上ランプ
US8469981B2 (en) 2010-02-11 2013-06-25 Ethicon Endo-Surgery, Inc. Rotatable cutting implement arrangements for ultrasonic surgical instruments
JP5736991B2 (ja) * 2010-07-22 2015-06-17 Tdk株式会社 ワイヤレス給電装置およびワイヤレス電力伝送システム
US8795327B2 (en) 2010-07-22 2014-08-05 Ethicon Endo-Surgery, Inc. Electrosurgical instrument with separate closure and cutting members
US9192431B2 (en) 2010-07-23 2015-11-24 Ethicon Endo-Surgery, Inc. Electrosurgical cutting and sealing instrument
US9259265B2 (en) 2011-07-22 2016-02-16 Ethicon Endo-Surgery, Llc Surgical instruments for tensioning tissue
CN104040868A (zh) * 2012-01-12 2014-09-10 皇家飞利浦有限公司 具有较少的缓冲电容器的逆变器
WO2013119545A1 (en) 2012-02-10 2013-08-15 Ethicon-Endo Surgery, Inc. Robotically controlled surgical instrument
US9788403B2 (en) * 2012-03-26 2017-10-10 Koninklijke Philips N.V. Medical imaging device
US9439668B2 (en) 2012-04-09 2016-09-13 Ethicon Endo-Surgery, Llc Switch arrangements for ultrasonic surgical instruments
US9431921B2 (en) * 2012-05-01 2016-08-30 Analogic Corporation Controlling capacitive snubber as function of current in inverter
US20140005705A1 (en) 2012-06-29 2014-01-02 Ethicon Endo-Surgery, Inc. Surgical instruments with articulating shafts
US9408622B2 (en) 2012-06-29 2016-08-09 Ethicon Endo-Surgery, Llc Surgical instruments with articulating shafts
US9226767B2 (en) 2012-06-29 2016-01-05 Ethicon Endo-Surgery, Inc. Closed feedback control for electrosurgical device
US9393037B2 (en) 2012-06-29 2016-07-19 Ethicon Endo-Surgery, Llc Surgical instruments with articulating shafts
US20140005702A1 (en) 2012-06-29 2014-01-02 Ethicon Endo-Surgery, Inc. Ultrasonic surgical instruments with distally positioned transducers
US9351754B2 (en) 2012-06-29 2016-05-31 Ethicon Endo-Surgery, Llc Ultrasonic surgical instruments with distally positioned jaw assemblies
US9198714B2 (en) 2012-06-29 2015-12-01 Ethicon Endo-Surgery, Inc. Haptic feedback devices for surgical robot
US9326788B2 (en) 2012-06-29 2016-05-03 Ethicon Endo-Surgery, Llc Lockout mechanism for use with robotic electrosurgical device
WO2014052181A1 (en) 2012-09-28 2014-04-03 Ethicon Endo-Surgery, Inc. Multi-function bi-polar forceps
US9095367B2 (en) 2012-10-22 2015-08-04 Ethicon Endo-Surgery, Inc. Flexible harmonic waveguides/blades for surgical instruments
US20140135804A1 (en) 2012-11-15 2014-05-15 Ethicon Endo-Surgery, Inc. Ultrasonic and electrosurgical devices
JP6362865B2 (ja) * 2013-01-10 2018-07-25 キヤノンメディカルシステムズ株式会社 Ｘ線コンピュータ断層撮影装置及びｘ線発生装置
US9729084B2 (en) 2013-02-01 2017-08-08 Analogic Corporation Wide power range resonant converter
WO2014154260A1 (en) * 2013-03-27 2014-10-02 Abb Technology Ltd Circuit breaking arrangement
CN105027385B (zh) * 2013-06-14 2017-10-10 株式会社 Ihi 供电装置及非接触供电系统
US9814514B2 (en) 2013-09-13 2017-11-14 Ethicon Llc Electrosurgical (RF) medical instruments for cutting and coagulating tissue
CN104578791B (zh) * 2013-10-15 2018-01-23 南京博兰得电子科技有限公司 并联的谐振变换器及其控制方法
US9265926B2 (en) 2013-11-08 2016-02-23 Ethicon Endo-Surgery, Llc Electrosurgical devices
RU2581391C2 (ru) * 2013-12-05 2016-04-20 Федеральное государственное бюджетное учреждение "33 Центральный научно-исследовательский испытательный институт" Министерства обороны Российской Федерации (ФГБУ "33 ЦНИИИ" Минобороны России) Способ измерения высоких уровней мощности дозы гамма-излучения и устройство для его осуществления
GB2521228A (en) 2013-12-16 2015-06-17 Ethicon Endo Surgery Inc Medical device
US9795436B2 (en) 2014-01-07 2017-10-24 Ethicon Llc Harvesting energy from a surgical generator
DE102014200526B4 (de) * 2014-01-14 2018-09-06 Siemens Healthcare Gmbh Röntgengerät und Röntgenstrahlendetektor für ein Röntgengerät
US9554854B2 (en) 2014-03-18 2017-01-31 Ethicon Endo-Surgery, Llc Detecting short circuits in electrosurgical medical devices
US10092310B2 (en) 2014-03-27 2018-10-09 Ethicon Llc Electrosurgical devices
US10463421B2 (en) 2014-03-27 2019-11-05 Ethicon Llc Two stage trigger, clamp and cut bipolar vessel sealer
US9737355B2 (en) 2014-03-31 2017-08-22 Ethicon Llc Controlling impedance rise in electrosurgical medical devices
US9913680B2 (en) 2014-04-15 2018-03-13 Ethicon Llc Software algorithms for electrosurgical instruments
US10285724B2 (en) 2014-07-31 2019-05-14 Ethicon Llc Actuation mechanisms and load adjustment assemblies for surgical instruments
US10194972B2 (en) * 2014-08-26 2019-02-05 Ethicon Llc Managing tissue treatment
US10639092B2 (en) 2014-12-08 2020-05-05 Ethicon Llc Electrode configurations for surgical instruments
CN105792494B (zh) * 2014-12-22 2018-03-23 上海西门子医疗器械有限公司 电压控制装置、射线管装置以及电压控制方法
US10245095B2 (en) 2015-02-06 2019-04-02 Ethicon Llc Electrosurgical instrument with rotation and articulation mechanisms
US10342602B2 (en) 2015-03-17 2019-07-09 Ethicon Llc Managing tissue treatment
US10321950B2 (en) 2015-03-17 2019-06-18 Ethicon Llc Managing tissue treatment
US10595929B2 (en) 2015-03-24 2020-03-24 Ethicon Llc Surgical instruments with firing system overload protection mechanisms
US10898256B2 (en) 2015-06-30 2021-01-26 Ethicon Llc Surgical system with user adaptable techniques based on tissue impedance
US10034704B2 (en) 2015-06-30 2018-07-31 Ethicon Llc Surgical instrument with user adaptable algorithms
US11141213B2 (en) 2015-06-30 2021-10-12 Cilag Gmbh International Surgical instrument with user adaptable techniques
US11129669B2 (en) 2015-06-30 2021-09-28 Cilag Gmbh International Surgical system with user adaptable techniques based on tissue type
US11051873B2 (en) 2015-06-30 2021-07-06 Cilag Gmbh International Surgical system with user adaptable techniques employing multiple energy modalities based on tissue parameters
US10165996B2 (en) * 2015-09-30 2019-01-01 General Electric Company Systems and methods for dual-energy computed tomography imaging
US10751108B2 (en) 2015-09-30 2020-08-25 Ethicon Llc Protection techniques for generator for digitally generating electrosurgical and ultrasonic electrical signal waveforms
US10595930B2 (en) 2015-10-16 2020-03-24 Ethicon Llc Electrode wiping surgical device
WO2017103201A1 (en) 2015-12-17 2017-06-22 Koninklijke Philips N.V. Control circuit and method for controlling a resonant converter and power inverter comprising the resonant converter and the control circuit
US10179022B2 (en) 2015-12-30 2019-01-15 Ethicon Llc Jaw position impedance limiter for electrosurgical instrument
US10575892B2 (en) 2015-12-31 2020-03-03 Ethicon Llc Adapter for electrical surgical instruments
US10709469B2 (en) 2016-01-15 2020-07-14 Ethicon Llc Modular battery powered handheld surgical instrument with energy conservation techniques
US11129670B2 (en) 2016-01-15 2021-09-28 Cilag Gmbh International Modular battery powered handheld surgical instrument with selective application of energy based on button displacement, intensity, or local tissue characterization
US11229471B2 (en) 2016-01-15 2022-01-25 Cilag Gmbh International Modular battery powered handheld surgical instrument with selective application of energy based on tissue characterization
US10716615B2 (en) 2016-01-15 2020-07-21 Ethicon Llc Modular battery powered handheld surgical instrument with curved end effectors having asymmetric engagement between jaw and blade
US10555769B2 (en) 2016-02-22 2020-02-11 Ethicon Llc Flexible circuits for electrosurgical instrument
US10646269B2 (en) 2016-04-29 2020-05-12 Ethicon Llc Non-linear jaw gap for electrosurgical instruments
US10485607B2 (en) 2016-04-29 2019-11-26 Ethicon Llc Jaw structure with distal closure for electrosurgical instruments
US10702329B2 (en) 2016-04-29 2020-07-07 Ethicon Llc Jaw structure with distal post for electrosurgical instruments
US10456193B2 (en) 2016-05-03 2019-10-29 Ethicon Llc Medical device with a bilateral jaw configuration for nerve stimulation
CN105915070B (zh) * 2016-05-10 2018-04-17 东华大学 一种超音频感应加热电源装置及其数字化控制方法
US10376305B2 (en) 2016-08-05 2019-08-13 Ethicon Llc Methods and systems for advanced harmonic energy
DE102017212224B4 (de) * 2016-08-23 2019-10-31 Siemens Healthcare Gmbh Hochspannungsgenerator für ein Röntgengerät
US11266430B2 (en) 2016-11-29 2022-03-08 Cilag Gmbh International End effector control and calibration
EP3577753A1 (en) * 2017-01-31 2019-12-11 Vestas Wind Systems A/S Dc-dc converter and dc-dc conversion method
KR102012743B1 (ko) * 2017-06-23 2019-08-21 인투코어테크놀로지 주식회사 전원 공급 장치 및 부하에 전원을 공급하는 방법
JP6330102B1 (ja) * 2017-11-29 2018-05-23 高周波熱錬株式会社 インバータ用負荷異常検出回路及びインバータ装置
CN110870190B (zh) * 2018-03-15 2023-12-05 岛田理化工业株式会社 逆变器装置和逆变器装置的控制方法
US11051388B2 (en) * 2018-06-30 2021-06-29 Varex Imaging Corporation X-ray tube diagnostic system including a circuit to generate a phase signal and/or an indication of a status of a motor
CN109602430B (zh) * 2018-12-07 2022-10-04 无锡市第二人民医院 骨科射线成像机
US11147151B2 (en) * 2019-05-07 2021-10-12 Shimadzu Corporation Rotary anode type X-ray tube apparatus comprising rotary anode driving device
US12064109B2 (en) 2019-12-30 2024-08-20 Cilag Gmbh International Surgical instrument comprising a feedback control circuit
US11944366B2 (en) 2019-12-30 2024-04-02 Cilag Gmbh International Asymmetric segmented ultrasonic support pad for cooperative engagement with a movable RF electrode
US11812957B2 (en) 2019-12-30 2023-11-14 Cilag Gmbh International Surgical instrument comprising a signal interference resolution system
US12053224B2 (en) 2019-12-30 2024-08-06 Cilag Gmbh International Variation in electrode parameters and deflectable electrode to modify energy density and tissue interaction
US20210196362A1 (en) 2019-12-30 2021-07-01 Ethicon Llc Electrosurgical end effectors with thermally insulative and thermally conductive portions
US11779329B2 (en) 2019-12-30 2023-10-10 Cilag Gmbh International Surgical instrument comprising a flex circuit including a sensor system
US11974801B2 (en) 2019-12-30 2024-05-07 Cilag Gmbh International Electrosurgical instrument with flexible wiring assemblies
US11696776B2 (en) 2019-12-30 2023-07-11 Cilag Gmbh International Articulatable surgical instrument
US11986201B2 (en) 2019-12-30 2024-05-21 Cilag Gmbh International Method for operating a surgical instrument
US12114912B2 (en) 2019-12-30 2024-10-15 Cilag Gmbh International Non-biased deflectable electrode to minimize contact between ultrasonic blade and electrode
US11786291B2 (en) 2019-12-30 2023-10-17 Cilag Gmbh International Deflectable support of RF energy electrode with respect to opposing ultrasonic blade
US11986234B2 (en) 2019-12-30 2024-05-21 Cilag Gmbh International Surgical system communication pathways
US12023086B2 (en) 2019-12-30 2024-07-02 Cilag Gmbh International Electrosurgical instrument for delivering blended energy modalities to tissue
US11950797B2 (en) 2019-12-30 2024-04-09 Cilag Gmbh International Deflectable electrode with higher distal bias relative to proximal bias
US20210196363A1 (en) 2019-12-30 2021-07-01 Ethicon Llc Electrosurgical instrument with electrodes operable in bipolar and monopolar modes
US11937863B2 (en) 2019-12-30 2024-03-26 Cilag Gmbh International Deflectable electrode with variable compression bias along the length of the deflectable electrode
US12082808B2 (en) 2019-12-30 2024-09-10 Cilag Gmbh International Surgical instrument comprising a control system responsive to software configurations
US12076006B2 (en) 2019-12-30 2024-09-03 Cilag Gmbh International Surgical instrument comprising an orientation detection system
US11660089B2 (en) 2019-12-30 2023-05-30 Cilag Gmbh International Surgical instrument comprising a sensing system
US11779387B2 (en) 2019-12-30 2023-10-10 Cilag Gmbh International Clamp arm jaw to minimize tissue sticking and improve tissue control
US11911063B2 (en) 2019-12-30 2024-02-27 Cilag Gmbh International Techniques for detecting ultrasonic blade to electrode contact and reducing power to ultrasonic blade
US11684412B2 (en) 2019-12-30 2023-06-27 Cilag Gmbh International Surgical instrument with rotatable and articulatable surgical end effector
US11452525B2 (en) 2019-12-30 2022-09-27 Cilag Gmbh International Surgical instrument comprising an adjustment system
CN111446881A (zh) * 2020-05-22 2020-07-24 湖南大学 逆变器、逆变器电路及其构建方法
US11258368B2 (en) * 2020-06-10 2022-02-22 Monolithic Power Systems, Inc. Resonant converter circuit with switching frequency control based on input voltage
RU2752525C1 (ru) * 2020-11-03 2021-07-30 Федеральное государственное бюджетное учреждение "33 Центральный научно-исследовательский испытательный институт" Министерства обороны Российской Федерации Способ исправления ошибок в сообщениях подвижных средств радиационной разведки на пункт сбора и обработки данных

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6392277A (ja) * 1986-10-06 1988-04-22 Kyoei Densoku Kk 高周波電源出力制御装置
JP2000058291A (ja) * 1998-08-06 2000-02-25 Hitachi Medical Corp インバータ式ｘ線高電圧装置
JP2000134943A (ja) * 1998-10-21 2000-05-12 Haiden Kenkyusho:Kk 正負パルス式高周波スイッチング電源

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2196803B (en) * 1986-10-24 1990-10-31 Kyoei Densoku Co Ltd High-frequency power supply output control arrangement
JP3243666B2 (ja) * 1993-04-01 2002-01-07 株式会社日立メディコ 共振型ｄｃ−ｄｃコンバータ
JPH103998A (ja) * 1996-06-14 1998-01-06 Hitachi Medical Corp Ｘ線管の管電圧制御方法及び装置
JP4343491B2 (ja) * 2002-06-04 2009-10-14 株式会社日立メディコ インバータ式ｘ線高電圧装置
JP4306209B2 (ja) * 2002-09-09 2009-07-29 株式会社日立メディコ 中性点接地方式のｘ線発生装置及びこれを用いたｘ線ｃｔ装置
JP4346391B2 (ja) * 2003-09-17 2009-10-21 独立行政法人科学技術振興機構 位相シフト型高周波インバータ装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6392277A (ja) * 1986-10-06 1988-04-22 Kyoei Densoku Kk 高周波電源出力制御装置
JP2000058291A (ja) * 1998-08-06 2000-02-25 Hitachi Medical Corp インバータ式ｘ線高電圧装置
JP2000134943A (ja) * 1998-10-21 2000-05-12 Haiden Kenkyusho:Kk 正負パルス式高周波スイッチング電源

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012080613A (ja) * 2010-09-30 2012-04-19 Toyota Motor Corp インバータ制御装置およびこれを用いるインバータ制御方法
CN102868310A (zh) * 2011-07-08 2013-01-09 英飞凌科技股份有限公司 具有ac输出的电力转换电路
US20130009700A1 (en) * 2011-07-08 2013-01-10 Infineon Technologies Ag Power Converter Circuit with AC Output
WO2013172320A1 (ja) * 2012-05-14 2013-11-21 株式会社 日立メディコ 電力変換装置およびｘ線撮影装置
JPWO2013172320A1 (ja) * 2012-05-14 2016-01-12 株式会社日立メディコ 電力変換装置およびｘ線撮影装置
US11820977B2 (en) 2013-03-14 2023-11-21 Translate Bio, Inc. Methods for purification of messenger RNA
US11692189B2 (en) 2013-03-14 2023-07-04 Translate Bio, Inc. Methods for purification of messenger RNA
US10498170B2 (en) 2015-06-10 2019-12-03 Toyota Jidosha Kabushiki Kaisha Non-contact electric power transmitting device and electric power transfer system
JP2019502342A (ja) * 2015-11-09 2019-01-24 ルノー エス．ア．エス．Ｒｅｎａｕｌｔ Ｓ．Ａ．Ｓ． 移動中の自動車両の電池の非接触充電方法および対応するシステム
JP2018156773A (ja) * 2017-03-16 2018-10-04 株式会社日立製作所 高電圧発生装置、およびそれを搭載するｘ線画像診断装置
JP7034628B2 (ja) 2017-08-22 2022-03-14 キヤノンメディカルシステムズ株式会社 Ｘ線高電圧装置及びｘ線画像診断装置
JP2019040680A (ja) * 2017-08-22 2019-03-14 キヤノンメディカルシステムズ株式会社 Ｘ線高電圧装置及びｘ線画像診断装置
JP2021106480A (ja) * 2019-12-27 2021-07-26 株式会社ダイヘン 位相シフト型高周波インバータ
JP7369618B2 (ja) 2019-12-27 2023-10-26 株式会社ダイヘン 位相シフト型高周波インバータ
CN114649972A (zh) * 2020-12-20 2022-06-21 松山湖材料实验室 一种高精度非对称双极性脉冲电源系统

Also Published As

Publication number Publication date
JPWO2010053108A1 (ja) 2012-04-05
US8588371B2 (en) 2013-11-19
CN102204077B (zh) 2014-05-28
CN102204077A (zh) 2011-09-28
US20110222651A1 (en) 2011-09-15
JP5588875B2 (ja) 2014-09-10

Similar Documents

Publication Publication Date Title
JP5588875B2 (ja) 位相シフト型インバータ回路、それを用いたｘ線高電圧装置、ｘ線ｃｔ装置、および、ｘ線撮影装置
US9936568B2 (en) X-ray generator, X-ray imaging apparatus including the X-ray generator, and method of controlling the X-ray generator
US8542798B2 (en) Battery-type X-ray imaging apparatus
WO2011099472A1 (ja) 電力変換装置、ｘ線ｃｔ装置およびｘ線撮影装置
JP4526130B2 (ja) 電力変換装置、インバータｘ線高電圧装置、ｘ線透視撮影装置、ｘ線ｃｔ装置、ｍｒｉ装置
Leibl Three-phase PFC rectifier and high-voltage generator for X-ray systems
JP2014056668A (ja) 医用画像診断装置及びｘ線高電圧装置
TWI605661B (zh) 高壓醫療電源及其控制方法
JP6858648B2 (ja) Ｘ線高電圧装置、ｘ線撮影装置、及び判定回路
US9504135B2 (en) Apparatus and method for magnetic control of an electron beam
JP6139262B2 (ja) Ｘ線高電圧装置
US9729084B2 (en) Wide power range resonant converter
CN105340048A (zh) X射线管装置及灯丝的调整方法
JP6132771B2 (ja) Ｘ線高電圧装置およびその運転方法
JP5685449B2 (ja) Ｘ線高電圧装置およびｘ線ｃｔ装置
JP6162108B2 (ja) 電力変換装置およびｘ線撮影装置
JP2004159419A (ja) Ｄｃ−ｄｃコンバータ及びこれを用いたｘ線高電圧装置
JP2014229374A (ja) Ｘ線管制御装置及びｘ線ｃｔ装置
JP6670617B2 (ja) 高電圧発生装置及びｘ線ｃｔ装置
JP7034628B2 (ja) Ｘ線高電圧装置及びｘ線画像診断装置
JP2018198204A (ja) Ｘ線診断システム及び陽極回転コイル駆動装置
WO2023068342A1 (ja) 制御装置、制御方法、及び制御プログラム
JP5637697B2 (ja) Ｘ線高電圧装置、ｘ線装置、及びこれを用いたｘ線診断装置
JP2017157433A (ja) Ｘ線高電圧装置及びｘ線ｃｔ装置
Klonov et al. Specialized x-ray machine for neonatology

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980144303.8

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09824807

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2010536778

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 13127289

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09824807

Country of ref document: EP

Kind code of ref document: A1