WO2010016312A1

WO2010016312A1 - 液晶表示装置の試験方法および液晶表示装置

Info

Publication number: WO2010016312A1
Application number: PCT/JP2009/059714
Authority: WO
Inventors: 水巻　秀隆
Original assignee: シャープ株式会社
Priority date: 2008-08-06
Filing date: 2009-05-27
Publication date: 2010-02-11
Also published as: BRPI0917427A2; CN102112914A; US20110175800A1; RU2011104246A; RU2473104C2; EP2320270A4; JPWO2010016312A1; EP2320270A1

Abstract

　ＦＰＣ（２）が、表示パネル（１）側に伸びる配線（８ａ）および配線（８ｂ）と、配線（８ａ）および配線（８ｂ）にそれぞれ接続される端子（Ｔ１）および端子（Ｔ２）とを有し、表示パネル（１）が、表示パネル（１）とＦＰＣ（２）との接続部分で配線（８ａ）および配線（８ｂ）にそれぞれ接続されて配線（８ａ）および配線（８ｂ）を短絡する短絡配線（５）を有し、液晶表示装置（３０）が、端子（Ｔ１）に信号を印加する信号印加回路（３１）と、端子（Ｔ２）から出力される信号と端子（Ｔ１）に印加される信号とを比較するモニタ回路（３２）とを備える。これにより、製造工程のみならず使用状態においても、表示パネルとフレキシブル実装基板（ＣＯＦ、ＦＰＣなど）などの配線実装基板との接続状態を確認することができる、液晶表示装置の試験方法および液晶表示装置を提供する。

Description

液晶表示装置の試験方法および液晶表示装置

　本発明は、表示パネルを駆動するための信号を供給する配線を実装する配線実装基板が接続された表示パネルを備える液晶表示装置の試験方法、およびそれを用いた液晶表示装置に関するものである。

　液晶表示装置などの平板型の表示装置は、薄型化を容易に実現できることから、広く一般に普及している。このような表示装置は、多数の画素を含む表示パネルを備えている。また、表示パネルには、駆動回路から画素を駆動するための信号が与えられる。この駆動回路は、集積化されており、ＣＯＦ（Chip On Film）のような実装構造で提供され、表示パネルに外付けされる。あるいは、上記の駆動回路は、ＣＯＧ（Chip On Glass）の形態で、直接表示パネルのガラス基板上に実装される。ガラス基板上に実装された駆動回路には、表示パネルに接続されたＦＰＣ（Flexible Printed Circuit）に実装された配線を介して駆動用の信号が供給される。

　表示パネルへの信号伝達の信頼性を確保するため、上記のＣＯＦまたはＦＰＣが表示パネルと確実に接続されている必要がある。このような接続の確実性を向上させるため、例えば、ＦＰＣを構造的に補強する技術が特許文献１に開示されている。このＦＰＣは、電気的接続に関与しない補強部材が配置されることにより、ストレスがかかる外側両端部が補強されている。

　また、製造工程において、ＣＯＦまたはＦＰＣを表示パネルに接続した後の検査で接続の確実性を確認することも行われている。このような検査は、接続部分の圧痕検査が主流である。圧痕検査は、熱圧着による圧痕部分の状態を、顕微鏡を用いた自動機によって映像的に調べる。具体的には、圧痕の深さまたは圧痕の広さなどの状態を撮影した映像で解析する。

日本国公開特許公報「特開平５－１８３２４７号公報（１９９３年７月２３日公開）」

　平板型の表示装置は、薄型に構成できるという利点から、様々な機械の表示部として利用されるようになってきている。例えば、車載用の表示機器または制御装置の表示機器への平板型表示装置の利用も進められている。このような利用分野では、平板型表示装置を搭載する機械装置が過酷な環境下におかれることが多い。乗用車では、振動、高温、低温などの環境にさらされる。また、工場などで使用される制御装置も同様な環境下におかれることが多い。

　平板型表示装置は、このような過酷な環境で使用されると、上記のＣＯＦまたは上記のＦＰＣに用いられるフィルム基材にストレスがかかる。このため、平板型表示装置を通常の使用環境下で使用した場合と比べて、フィルム基材（特に表示パネルとの接続部分）が破損する可能性が高い。

　上記のように構造的にＦＰＣを補強することにより、ＦＰＣがストレスによる破損を軽減することが可能となる。しかしながら、上記のような過酷な使用環境下では補強によっても長期にわたるストレスがＦＰＣにダメージを与えることも十分考えられる。その結果、実際にＦＰＣが破損した場合、断線が生じることにより、表示パネルが表示できなくなる可能性がある。このような状況では、乗用車の運転または制御装置の運転に支障を来す。

　また、圧痕検査では、表示装置の製造工程において接続の確実性を確認することができるものの、表示装置を製品として出荷した後はその確認をすることができない。このため、表示装置が上記のような過酷な環境下で使用され続けた結果、ＣＯＦまたはＦＰＣがストレスにより破損しそうになっても、それを確認することができない。したがって、その状態で表示装置を使用し続けると、やがてＣＯＦまたはＦＰＣが破損するに至り、表示パネルが表示できなくなる。

　本発明は、上記の問題点に鑑みてなされたものであり、その目的は、製造工程のみならず使用状態においても、表示パネルとフレキシブル実装基板（ＣＯＦ、ＦＰＣなど）などの配線実装基板との接続状態を確認することができる、液晶表示装置の試験方法および液晶表示装置を提供することにある。

　本発明の液晶表示装置の試験方法は、上記課題を解決するために、表示パネルを駆動するための信号を供給する信号供給配線を実装する配線実装基板が接続されている表示パネルを備える液晶表示装置の試験方法において、前記表示パネル側に伸びる第１配線および第２配線、ならびに当該第１および第２配線にそれぞれ接続される第１端子および第２端子を有する前記配線実装基板と、前記表示パネルと前記配線実装基板との接続部分で前記第１および第２配線にそれぞれ接続されて前記第１および第２配線を短絡する第１短絡配線を有する前記表示パネルとを接続している状態で、前記第１端子に信号を印加し、前記第２端子から出力される信号と前記第１端子に印加される信号とを比較することを特徴とする。

　また、本発明の液晶表示装置は、上記課題を解決するために、表示パネルを駆動するための信号を供給する信号供給配線を実装する配線実装基板が接続されている表示パネルを備える液晶表示装置において、前記配線実装基板が、前記表示パネル側に伸びる第１配線および第２配線と、当該第１および第２配線にそれぞれ接続される第１端子および第２端子とを有し、前記表示パネルが、当該表示パネルと前記配線実装基板との接続部分で前記第１および第２配線にそれぞれ接続されて当該第１および第２配線を短絡する第１短絡配線を有し、前記液晶表示装置が、前記第１端子に信号を印加する信号印加手段と、前記第２端子から出力される信号と前記第１端子に印加される信号とを比較する比較手段とを備えることを特徴とする。

　上記発明によれば、前記第１配線または前記第２配線が、断線する寸前である場合、或いは断線した場合は、前記第１配線または前記第２配線の抵抗が高くなる。この場合、抵抗が高くなった箇所を流れる電流値に対する終端部の電圧降下が大きくなるので、前記比較手段が監視する前記第２端子から出力される信号と、前記第１端子に印加される信号とが異なるものとなる。従って、前記第１配線または前記第２配線の異常を検出することが可能となる。

　また、前記比較手段が前記表示パネルと前記配線実装基板との接続状態を監視し、その監視結果として接続状態に異常ありとなった場合には、前記表示パネルと前記配線実装基板とが接続異常であることを、制御手段にフィードバックさせてもよい。前記制御手段は、前記液晶表示装置に接続されている信号源である。前記制御手段側では、前記液晶表示装置の、前記表示パネルと前記配線実装基板との接続情報を得ることにより、バックライトの消灯、或いは、前記液晶表示装置への電源供給をストップする等の予防的な制御が可能となる。

　そして、前記信号印加手段、前記比較手段及び前記制御手段は、前記液晶表示装置の製造時または前記液晶表示装置の使用時に動作するので、前記液晶表示装置の製造工程のみならず前記液晶表示装置の使用状態においても、表示パネルと前記配線実装基板との接続状態を確認することができる。

　前記液晶表示装置の試験方法では、前記配線実装基板と前記表示パネルとの間の信号を伝達する配線を実装する中間基板を介在させることにより、前記配線実装基板と前記表示パネルとを接続し、前記中間基板が有する第３および第４配線は、前記第１および第２配線と前記第１短絡配線とをそれぞれ接続している状態で、前記第１端子に信号を印加し、前記第２端子から出力される信号と前記第１端子に印加される信号とを比較してもよい。

　また、前記液晶表示装置では、前記配線実装基板と前記表示パネルとの間の信号を伝達する配線を実装する中間基板を介在させることにより、前記配線実装基板と接続されており、前記中間基板が、前記第１および第２配線と前記第１短絡配線とをそれぞれ接続する第３および第４配線を有してもよい。

　これらの方法及び装置により、前記第１配線または前記第２配線に加えて、前記第３配線または前記第４配線の異常を検出することも可能となる。

　前記液晶表示装置の試験方法では、前記中間基板が有する第２短絡配線は、当該中間基板と前記配線実装基板との接続部分で前記第５および第６配線にそれぞれ接続されて当該第５および第６配線を短絡し、前記配線実装基板が、前記第５および第６配線にそれぞれ接続される第３端子および第４端子を有している状態で、前記第３端子に信号を印加し、前記第４端子から出力される信号と前記第３端子に印加される信号とを比較してもよい。

　また、前記液晶表示装置では、前記配線実装基板が、前記中間基板側に伸びる第５配線および第６配線と、当該第５および第６配線にそれぞれ接続される第３端子および第４端子とを有し、前記中間基板が、当該中間基板と前記配線実装基板との接続部分で前記第５および第６配線にそれぞれ接続されて当該第５および第６配線を短絡する第２短絡配線を有し、前記信号印加手段は、前記第３端子に信号を印加し、前記比較手段は、前記第４端子から出力される信号と前記第３端子に印加される信号とを比較してもよい。

　これらの方法及び装置により、前記第５配線または前記第６配線の異常を検出することも可能となる。

　前記液晶表示装置の試験方法では、前記信号は、パルス信号であってもよい。

　これにより、前記第１配線または前記第２配線が、断線する寸前である場合、或いは断線した場合、前記第１配線または前記第２配線の抵抗が高くなり、前記第２端子から出力される信号の波形は、前記第１端子に印加される信号の波形と比べて鈍る。従って、前記第１配線または前記第２配線の異常を検出することが可能となる。

　前記液晶表示装置の試験方法では、前記信号は、直流の信号であってもよい。

　これにより、前記第１配線または前記第２配線が、断線する寸前である場合、或いは断線した場合、前記第１配線または前記第２配線の抵抗が高くなり、前記第２端子から出力される直流信号のレベルは、前記第１端子に印加される直流信号のレベルと比べて低くなる。従って、前記第１配線または前記第２配線の異常を検出することが可能となる。

　前記液晶表示装置では、前記第１および第２配線が前記配線実装基板の少なくとも一方の側端部に設けられてもよい。

　これにより、特に、ストレスのかかりやすい配線実装基板の両端部の破損状態や配線実装基板と表示パネルとの接続状態を容易に予測することができる。

　前記液晶表示装置では、複数の前記中間基板を介して前記配線実装基板と接続されてもよい。
これにより、中間基板が複数存在しても、各中間基板について、配線実装基板と中間基板との接続状態および表示パネルと中間基板との接続状態を予測することができる。

　前記液晶表示装置では、各中間基板が、その両側端部に前記第５および第６配線の対を有してもよい。

　前記液晶表示装置では、前記配線実装基板がプリント配線基板であり、前記中間基板が、フィルム上に表示パネルを駆動する集積回路が実装されている実装基板であってもよい。

　これにより、長期的に加わる振動などのストレスによるダメージを受けやすい実装基板とプリント配線基板との接続の状態を予測することができる。

　本発明の液晶表示装置の試験方法は、以上のように、前記表示パネル側に伸びる第１配線および第２配線、ならびに当該第１および第２配線にそれぞれ接続される第１端子および第２端子を有する前記配線実装基板と、前記表示パネルと前記配線実装基板との接続部分で前記第１および第２配線にそれぞれ接続されて前記第１および第２配線を短絡する第１短絡配線を有する前記表示パネルとを接続している状態で、前記第１端子に信号を印加し、前記第２端子から出力される信号と前記第１端子に印加される信号とを比較する方法である。

　また、本発明の液晶表示装置は、以上のように、前記配線実装基板が、前記表示パネル側に伸びる第１配線および第２配線と、当該第１および第２配線にそれぞれ接続される第１端子および第２端子とを有し、前記表示パネルが、当該表示パネルと前記配線実装基板との接続部分で前記第１および第２配線にそれぞれ接続されて当該第１および第２配線を短絡する第１短絡配線を有し、前記液晶表示装置が、前記第１端子に信号を印加する信号印加手段と、前記第２端子から出力される信号と前記第１端子に印加される信号とを比較する比較手段とを備えるものである。

　それゆえ、製造工程のみならず使用状態においても、表示パネルとフレキシブル実装基板（ＣＯＦ、ＦＰＣなど）などの配線実装基板との接続状態を確認することができるという効果を奏する。

　本発明の他の目的、特徴、および優れた点は、以下に示す記載によって十分分かるであろう。また、本発明の利点は、添付図面を参照した次の説明によって明白になるであろう。

本発明の実施形態１に係る液晶表示装置において表示パネルおよびこれに接続されるＦＰＣを示す平面図である。（ａ）は上記表示パネルの構成を示す平面図であり、（ｂ）は上記ＦＰＣの構成を示す平面図である。本発明の実施形態２に係る液晶表示装置において表示パネルおよびこれに接続されるＰＷＢを示す平面図である。（ａ）は図３の表示パネルの構成を示す平面図であり、（ｂ）は図３のＰＷＢの構成を示す平面図である。実施形態２の変形例の構成を示す平面図である。実施形態３に係る液晶表示装置の構成を示すブロック図である。

　本発明の一実施形態について図１ないし図６に基づいて説明すると、以下の通りである。

　〔実施の形態１〕
　図１は、本実施の形態に係る液晶表示装置３０において表示パネル１にＦＰＣ２が接続されている状態を示している。また、図２の（ａ）および図２の（ｂ）は、それぞれ接続されていない状態の、表示パネル１とＦＰＣ２とを示している。

　図１に示すように、表示パネル１の一辺側には、複数のドライバチップ３がＣＯＧによって並んで実装されている。ドライバチップ３は、集積化された駆動回路であり、表示パネル１が有する複数の画素を駆動するために、各画素に駆動信号を与える。駆動信号としては、表示データ及び走査線を選択するための選択信号などが用意されている。

　また、各ドライバチップ３には、表示データを出力するタイミング及び選択信号のタイミングを制御するためのクロックなどの駆動方法に応じた各種の信号が入力される。このような信号を入力するために、表示パネル１におけるドライバチップ３の実装面には、配線パターン４が形成されている。この配線パターン４は、複数の信号をＦＰＣ２からドライバチップ３に供給するために、複数の配線（図示せず）を含んでいる。

　また、表示パネル１におけるドライバチップ３の実装面には、ドライバチップ３が配置される部分の両端部にそれぞれ短絡配線５，６が形成されている。この短絡配線５，６については、後に詳しく説明する。

　ＦＰＣ２は、ポリイミドなどからなるフィルム基材上に、配線パターン７が形成されてなる。配線パターン７は、ドライバチップ３に上記の信号を供給するために、各ドライバチップ３の個々に対応して設けられており、配線パターン４と同様、複数の配線（図示せず）を含んでいる。

　ＦＰＣ２は、その接続端部を表示パネル１における接続端部上に重ねた状態で、ＡＣＦ（Anisotropic Conductive Film）によって表示パネル１と接続されている。これにより、配線パターン４，７は、電気的に接続された状態となる。

　また、図２の（ｂ）にも示すように、ＦＰＣ２は、テスト配線部８，９を有している。テスト配線部８，９は、全ての配線パターン７を両側から挟むように、ＦＰＣ２の両側端縁近傍に形成されている。テスト配線部８は、それぞれ２本並んだ配線８ａ，８ｂからなる。テスト配線部９は、それぞれ２本並んだ配線９ａ，９ｂからなる。配線８ａ，８ｂ，９ａ，９ｂの一端は、それぞれＦＰＣ２の接続端部まで伸びている。また、配線８ａ，８ｂ，９ａ，９ｂの他端は、ＦＰＣ２の入力側端部に設けられた端子Ｔ１～Ｔ４にそれぞれ接続されている。

　さらに、端子Ｔ１，Ｔ３は、信号印加回路３１に接続されており、端子Ｔ２，Ｔ４は、モニタ回路３２に接続されている。試験回路３３は、信号印加回路３１及びモニタ回路３２を有していると共に、後述するホストシステム３４に接続されている。

　一方、図２の（ａ）に示すように、前述の短絡配線５，６は、矩形をなすＵ字状に形成されている。短絡配線５，６の両端は、表示パネル１の接続端部まで伸びている。そして、図１に示すように、短絡配線５の一端と配線８ａとが接続され、短絡配線５の他端と配線８ｂとが接続される。また、短絡配線６の一端と配線９ａとが接続され、短絡配線６の他端と配線９ｂとが接続される。この状態では、配線８ａ，８ｂが短絡配線５によって１本につながり、配線９ａ，９ｂが短絡配線６によって１本につながる。

　この状態で、テスト用の任意の波形を有する信号を信号印加回路３１から端子Ｔ１，Ｔ３に入力して、端子Ｔ２，Ｔ４に現れる信号をモニタ回路３２によりモニタすることにより、ＦＰＣ２の破損状態または表示パネル１とＦＰＣ２との接続状態を予測することができる。

　例えば、端子Ｔ２，Ｔ４に現れ、モニタ回路３２によりモニタされる信号と入力信号とを比較して、両信号がほぼ同じ波形であれば、テスト配線部８，９は正常に信号を伝送している。したがって、表示パネル１とＦＰＣ２との接続は正常であり、かつＦＰＣ２の少なくともテスト配線部８，９が形成された部分には破損が生じていないと考えられる。

　また、端子Ｔ２，Ｔ４のいずれか一方または両方に信号が現れない場合は、信号が現れなかったテスト配線部８，９が断絶しているか、当該テスト配線部８，９と短絡配線５，６との接続状態が悪化している可能性が高い。したがって、この場合は、ＦＰＣ２のエッジ部（側端部）の破損、または表示パネル１とＦＰＣ２との接続不良が疑われる。

　また、端子Ｔ２，Ｔ４のいずれか一方に現れ、モニタ回路３２によりモニタされる信号の波形、または端子Ｔ２，Ｔ４の両方に現れ、モニタ回路３２によりモニタされる信号の波形が、信号印加回路３１から端子Ｔ１，Ｔ３に入力される入力信号の波形に比べて鈍っている場合には、テスト配線部８，９の破損などによりテスト配線部８，９の抵抗値が高くなっている可能性がある。

　信号印加回路３１から端子Ｔ１，Ｔ３に入力される信号としては、例えばパルス信号が挙げられるが、必ずしもパルス信号である必要はなく、簡便に実施するために、ＤＣレベルの信号（直流の信号）としてもよい。

　この場合、テスト配線部８，９の抵抗値が高くなったときには、該テスト配線部８，９を流れる電流値に比例した電圧降下が起こり、端子Ｔ２，Ｔ４でのＤＣレベルが、端子Ｔ１，Ｔ３でのＤＣレベルよりも低下する。このため、このＤＣレベル低下を検出することで、テスト配線部８，９の異常があることを知りえる。

　尚、テスト配線部８，９の抵抗値が正常である場合の、ＤＣレベルの低下は、無視できるほどに小さい。

　以上のように、テスト配線部８，９の異常時、即ちテスト配線部８，９のある箇所が断線する寸前である場合、或いは断線した場合は、テスト配線部８，９の抵抗が、テスト配線部８，９の正常時よりも高くなる。従って、信号印加回路３１から端子Ｔ１，Ｔ３に入力される入力信号と、端子Ｔ２，Ｔ４に現れ、モニタ回路３２によりモニタされる信号とが異なるものとなるので、抵抗が高くなった箇所を流れる電流値に対する終端部の電圧降下が大きくなり、テスト配線部８，９の異常を検出することが可能となる。

　上述したモニタ方法を用いて、表示パネル１とＦＰＣ２との接続状態を監視し、その監視結果として接続状態に異常ありとなった場合には、表示パネル１とＦＰＣ２とが接続異常であることを、液晶表示装置３０が有する試験回路３３からホストシステム３４にフィードバックさせてもよい。ホストシステム３４は、液晶表示装置３０に接続されている信号源である。ホストシステム３４側では、液晶表示装置３０の表示パネル１と液晶表示装置３０のＦＰＣ２との接続情報を得ることにより、バックライトの消灯、或いは、液晶表示装置３０への電源供給をストップする等の予防的な制御が可能となる。

　また、表示パネル１とＦＰＣ２との接続状態の監視に関しては、例えば、表示パネル１に接続される駆動回路実装基板に搭載された信号源から、端子Ｔ１，Ｔ３に信号を入力し、端子Ｔ２，Ｔ４から出力される信号を監視してもよく、端子Ｔ１～Ｔ４までを全て、液晶表示装置３０の信号源であるホストシステム３４から制御するように配線してもよい。

　ホストシステム３４を介さずとも、バックライトの消灯またはバックライトの点灯等の制御が液晶表示装置３０内で行える場合は、上記接続情報をもとに、その制御を行うことに何ら問題はない。

　また、テスト配線部８および短絡配線５からなる配線経路の抵抗値およびテスト配線部９および短絡配線６からなる配線経路の抵抗値を、予め計測されているそれぞれの正常時の抵抗値と比較してもよい。この比較によっても、ＦＰＣ２の破損状態または表示パネル１とＦＰＣ２との接続状態を予測することができる。各配線経路の抵抗値が、正常値、即ち正常時の抵抗値に比べて大幅に高くなっていると、各配線経路が断絶しかけている状態と考えられる。この抵抗値の計測のために、端子Ｔ１～Ｔ４が利用できる。

　このように、本実施の形態では、表示パネル１に短絡配線５，６を設ける一方、ＦＰＣ２にテスト配線部８，９を設け、短絡配線５，６とテスト配線部８，９とをそれぞれ接続している。また、テスト配線部８の端部に端子Ｔ１，Ｔ２を接続する一方、テスト配線部９の端部に端子Ｔ３，Ｔ４を接続している。これにより、端子Ｔ１，Ｔ３への入力信号の状態に対する端子Ｔ２，Ｔ４への出力信号の状態を確認することで、ＦＰＣ２の特にストレスのかかりやすい両端部の破損状態または表示パネル１とＦＰＣ２との接続状態を、表示パネル１を搭載する表示装置の使用状態で容易に予測することができる。また、端子Ｔ１，Ｔ２間の抵抗値および端子Ｔ３，Ｔ４間の抵抗値を正常時の抵抗値と比較することによっても、同様に予測することができる。

　なお、本実施の形態では、ＦＰＣ２の両側端縁近傍にテスト配線部８，９が設けられた構成について説明した。しかしながら、ＦＰＣ２におけるピンのレイアウトに制約がある場合、テスト配線部８，９のうちのいずれか一方のみが設けられていてもよい。

　また、本実施の形態では、図１に一点鎖線にて示すように、ＦＰＣ２において、さらにダミー配線３１，３２が追加されていてもよい。ダミー配線３１は、テスト配線部８とＦＰＣ２の一方の側端縁との間に配置されている。また、ダミー配線３２は、テスト配線部９とＦＰＣ２の他方の側端縁との間に配置されている。

　上記のダミー配線３１，３２は、通常、表示パネル１側または外部側と電気的に接続されない独立した配線として設けられる。このようなダミー配線３１，３２は、ＦＰＣ２を補強する機能を備えている。したがって、ＦＰＣ２の両側端縁の強度をより高めることができる。

　また、ダミー配線３１，３２は、必要に応じて、表示パネル１側または外部側と電気的に接続されていてもよい。

　〔実施の形態２〕
　図３は、本実施の形態に係る液晶表示装置４０において表示パネル１１にＣＯＦ１２を介してＰＷＢ（Printed Wiring Board）１６が接続されている状態を示している。また、図４の（ａ）および図４の（ｂ）は、それぞれ接続されていない状態の表示パネル１１とＰＷＢ１６とを示している。

　図３に示すように、表示パネル１１の一辺側には、複数のＣＯＦ１２が並んで接続されている。また、表示パネル１１における各ＣＯＦ１２の接続部分には、短絡配線２１が形成されている。この短絡配線２１については、後に詳しく説明する。

　ＣＯＦ１２は、ポリイミドなどからなるフィルム基材上に、ドライバチップ１３と、図示しない入力配線および図示しない出力配線とが実装されている。入力配線は、ドライバチップ１３へのＰＷＢ１６からの入力信号の伝送のために設けられ、出力配線は、ドライバチップ１３から表示パネル１１への入力信号の伝送のために設けられる。ドライバチップ１３は、前述のドライバチップ３と同様に構成されており、表示パネル１１が有する複数の画素を駆動するために、各画素に駆動信号を与える。

　ＣＯＦ１２としては、ＳＯＦ（System On Chip）、ＴＣＰ（Tape Carrier Package）等の形態が利用される。ＳＯＦは、ポリイミドなどからなるフィルム基材上にチップが実装される構造を有しており、近年、液晶ドライバなどの駆動用集積回路部品として普及が進んでいる。ＳＯＦは、このような構造により、フィルム基材の開口部にチップが実装されるＴＣＰと異なり、チップが搭載される部分にも配線を設けることが可能である。また、ＳＯＦは、ＴＣＰと異なり、折り曲げ位置を規定するスリットを有しておらず、所望の箇所で折り曲げることも可能である。

　また、ＣＯＦ１２には、テスト配線部１４と、短絡配線１５とが設けられている。テスト配線部１４は、２本並んだ配線１４ａ，１４ｂからなる。配線１４ａ，１４ｂは、ＣＯＦ１２のフィルム基材におけるドライバチップ１３の一方の側方に、表示パネル１１とＰＷＢ１６とを結ぶように形成されている。また、短絡配線１５は、ＣＯＦ１２のフィルム基材におけるドライバチップ１３の他方の側方に、矩形をなすＵ字状に形成されている。短絡配線１５の両端は、ＣＯＦ１２におけるＰＷＢ１６側の接続端部まで伸びている。

　表示パネル１１は、その接続端部をＣＯＦ１２における接続端部上に重ねた状態で、接続部２２において、ＡＣＦによってＣＯＦ１２と接続されている。これにより、ＣＯＦ１２における前述の出力配線と、表示パネル１１における入力配線（図示せず）とが電気的に接続された状態となる。

　また、図４の（ａ）にも示すように、前述の短絡配線２１は、矩形をなすＵ字状に形成されている。短絡配線２１の両端は、表示パネル１１の接続端部まで伸びている。そして、図３に示すように、短絡配線２１の一端と配線１４ａとが接続され、短絡配線２１の他端と配線１４ｂとが接続される。この状態では、配線１４ａ，１４ｂが短絡配線２１によって１本につながる。

　ＰＷＢ１６は、当該ＰＷＢ１６に搭載されたコントローラ（図示せず）により、表示パネル１１の駆動に必要なタイミング信号を生成している。また、ＰＷＢ１６は、各ＣＯＦ１２に対向して設けられた配線パターン（図示せず）を有している。この配線パターンは、各ＣＯＦ１２のドライバチップ１３に供給するタイミング信号を伝送するために複数の配線（図示せず）を含んでいる。タイミング信号は、表示データを出力するタイミングまたは選択信号のタイミングを制御するためのクロックなどの駆動方法に応じて用意されており、ＰＷＢ１６に実装されたコントローラ（図示せず）から供給される。コントローラは、外部から供給されるクロックまたは各種のパルス信号に基づいて、上記のタイミング信号を生成する。

　なお、コントローラは、ＰＷＢ１６の外部に設けられていてもよい。

　また、図４の（ｂ）にも示すように、ＰＷＢ１６は、テスト配線１８，１９、端子ＴＡ１，ＴＡ２，ＴＢ１，ＴＢ２および中間端子ＴＸ１，ＴＸ２，ＴＹ１，ＴＹ２を有している。テスト配線１８は、複数の配線１８ａ，１８ｂと、入力側配線１８ｃと、出力側配線１８ｄと、共通配線１８ｅとからなる。テスト配線１９は、複数の配線１９ａ，１９ｂと、入力側配線１９ｃと、出力側配線１９ｄと、共通配線１９ｅとからなる。

　さらに、端子ＴＡ１，ＴＢ１は、信号印加回路４１に接続されており、端子ＴＡ２，ＴＢ２は、モニタ回路４２に接続されている。試験回路４３は、信号印加回路４１及びモニタ回路４２を有していると共に、後述するホストシステム４４に接続されている。

　対をなす配線１８ａ，１８ｂは、ＣＯＦ１２毎に設けられている。配線１８ａの一端は配線１４ａに接続され、配線１８ｂの一端は配線１４ｂに接続される。入力側配線１８ｃは、一方の端（図中、左端）に配されるＣＯＦ１２における配線１４ｂに接続される配線１８ｂの他端と、端子ＴＡ１とを接続する。出力側配線１８ｄは、他方の端（図中、右端）に配されるＣＯＦ１２における配線１４ａに接続される配線１８ａの他端と、端子ＴＡ２とを接続する。また、共通配線１８ｅは、隣り合う対の間で隣り合う配線１８ａ，１８ｂとの間を接続する。

　同様に、対をなす配線１９ａ，１９ｂも、ＣＯＦ１２毎に設けられている。配線１９ａの一端は短絡配線１５の一端に接続され、配線１９ｂの一端は短絡配線１５の他端に接続される。入力側配線１９ｃは、一の端（図中、左端）に配されるＣＯＦ１２における短絡配線１５の一端に接続される配線１９ｂの他端と、端子ＴＢ１とを接続する。出力側配線１９ｄは、他方の端（図中、右端）に配されるＣＯＦ１２における短絡配線１５の他端に接続される配線１９ａの他端と、端子ＴＢ２とを接続する。また、共通配線１９ｅは、隣り合う対の間で隣り合う配線１９ａ，１９ｂとの間を接続する。

　また、配線１８ａ，１８ｂのＣＯＦ１２側の端部には、端子ＴＸ１，ＴＸ２がそれぞれ接続されている。一方、配線１９ａ，１９ｂのＣＯＦ１２側の端部には、端子ＴＹ１，ＴＹ２がそれぞれ接続されている。

　ＰＷＢ１６は、その接続端部をＣＯＦ１２における接続端部上に重ねた状態で、接続部２０において、ＡＣＦによってＣＯＦ１２と接続されている。これにより、ＣＯＦ１２における前述の入力配線と、配線パターン１７とが電気的に接続された状態となる。

　また、ＣＯＦ１２におけるテスト配線部１４とＰＷＢ１６におけるテスト配線部１８とが電気的に接続された状態となる。具体的には、ＰＷＢ１６の配線１８ａ，１８ｂが、それぞれ対応する各ＣＯＦ１２の配線１４ａ，１４ｂに接続される。これにより、テスト配線部１８は、テスト配線部１４および短絡配線２１とともに、端子ＴＡ１，ＴＡ２間で１本につながる配線を形成する。

　さらに、ＣＯＦ１２における短絡配線１５とＰＷＢ１６におけるテスト配線部１９とが電気的に接続された状態となる。具体的には、ＰＷＢ１６の各配線１９ａ，１９ｂが、それぞれ対応する各ＣＯＦ１２の短絡配線１５の両端に接続される。これにより、テスト配線部１９は、短絡配線１５とともに、端子ＴＢ１，ＴＢ２間で１本につながる配線を形成する。

　この状態で、テスト用の任意の波形を有する信号を、信号印加回路４１から端子ＴＡ１，ＴＢ１に入力して、端子ＴＡ２，ＴＢ２に現れる信号をモニタ回路４２によりモニタすることにより、ＣＯＦ１２および／またはＰＷＢ１６の破損状態や、表示パネル１１とＣＯＦ１２との接続状態およびＣＯＦ１２とＰＷＢ１６との接続状態を予測することができる。

　例えば、端子ＴＡ２，ＴＢ２に現れ、モニタ回路４２によりモニタされる信号と入力信号とを比較して、両信号がほぼ同じ波形であれば、テスト配線部１４，１８，１９は正常に信号を伝送している。したがって、表示パネル１１とＣＯＦ１２との接続およびＣＯＦ１２とＰＷＢ１６と接続は正常であり、かつＣＯＦ１２およびＰＷＢ１６の少なくともテスト配線部１４，１８，１９が形成された部分には破損が生じていないと考えられる。

　端子ＴＡ２のみに信号が現れない場合は、テスト配線部１４，１８そのものが断絶しているか、テスト配線部１８とテスト配線１４との接続状態または／およびテスト配線部１４と短絡配線２１との接続状態が悪化している可能性が高い。したがって、この場合は、ＣＯＦ１２のエッジ部（テスト配線部１４の配置側端部）の破損か、ＣＯＦ１２とＰＷＢ１６との接続不良または／および表示パネル１１とＣＯＦ１２との接続不良が疑われる。

　また、端子ＴＢ２にのみ信号が現れない場合は、テスト配線１９が断絶しているか、テスト配線部１９と短絡配線１５との接続状態が悪化している可能性が高い。したがって、この場合は、ＣＯＦ１２のエッジ部（短絡配線１９の配置側端部）の破損か、ＣＯＦ１２とＰＷＢ１６との接続不良が疑われる。

　端子ＴＡ２のみに現れ、モニタ回路４２によりモニタされる信号の波形が、信号印加回路４１から端子ＴＡ１に入力される入力信号の波形に比べて鈍っている場合には、テスト配線部１４，１８の破損などによりテスト配線部１４，１８の抵抗値が高くなっている可能性がある。また、端子ＴＢ２のみに現れ、モニタ回路４２によりモニタされる信号の波形が、信号印加回路４１から端子ＴＢ１に入力される入力信号の波形に比べて鈍っている場合には、テスト配線部１９の破損などによりテスト配線部１９の抵抗値が高くなっている可能性がある。

　信号印加回路４１から端子ＴＡ１，ＴＢ１に入力される信号としては、例えばパルス信号が挙げられるが、必ずしもパルス信号である必要はなく、簡便に実施するために、ＤＣレベルの信号としてもよい。

　この場合は、テスト配線部１４，１８の抵抗値が高くなったときには、該テスト配線部１４，１８を流れる電流値に比例した電圧降下が起こり、端子ＴＡ２，ＴＢ２でのＤＣレベルが、端子Ｔ１，Ｔ３でのＤＣレベルよりも低下する。このため、このＤＣレベル低下を検出することで、テスト配線部１４，１８の異常があることを知りえる。

　尚、テスト配線部１４，１８の抵抗値が正常である場合の、ＤＣレベルの低下は、無視できるほどに小さい。

　以上のように、テスト配線部１４，１８の異常時、即ちテスト配線部１４，１８のある箇所が断線する寸前である場合、或いは断線した場合は、テスト配線部１４，１８の抵抗が、テスト配線部１４，１８の正常時よりも高くなる。従って、信号印加回路４１から端子ＴＡ１，ＴＢ１に入力される入力信号と、端子ＴＡ２，ＴＢ２に現れ、モニタ回路４２によりモニタされる信号とが異なるものとなるので、抵抗が高くなった箇所を流れる電流値に対する終端部の電圧降下が大きくなり、テスト配線部１４，１８の異常を検出することが可能となる。

　上記のモニタ方法を用いて、表示パネル１１とＣＯＦ１２との接続状態を監視し、その監視結果として接続状態に異常ありとなった場合には、表示パネル１１とＣＯＦ１２とが接続異常であることを、液晶表示装置４０が有する試験回路４３からホストシステム４４にフィードバックさせてもよい。ホストシステム４４は、液晶表示装置４０に接続されている信号源である。ホストシステム４４側では、液晶表示装置４０の表示パネル１１とＣＯＦ１２との接続情報を得ることにより、バックライトの消灯、或いは、液晶表示装置４０への電源供給をストップする等の予防的な制御が可能となる。

　また、表示パネル１１とＣＯＦ１２との接続状態の監視に関しては、例えば、駆動回路実装基板であるＣＯＦ１２に搭載された信号源から、端子ＴＡ１，ＴＢ１に信号を入力し、端子ＴＡ２，ＴＢ２から出力される信号を監視してもよく、端子ＴＡ１、端子ＴＡ２、端子ＴＢ１、端子ＴＢ２全てを、液晶表示装置４０の信号源であるホストシステム４４から制御するように配線してもよい。

　ホストシステム４４を介さずとも、バックライトの消灯の制御またはバックライトの点灯の制御等の制御が液晶表示装置４０内で行える場合は、上記接続状態の監視結果をもとに、その制御を行うことに何ら問題はない。

　また、テスト配線部１４，１８および短絡配線２１からなる配線経路の抵抗値ならびにテスト配線部１９および短絡配線１５からなる配線経路の抵抗値を、予め計測されているそれぞれの正常時の抵抗値と比較してもよい。この比較によっても、ＣＯＦ１２などの破損状態や表示パネル１１とＣＯＦ１２との接続状態およびＣＯＦ１２とＰＷＢ１６との接続状態を予測することができる。各配線経路の抵抗値が、正常値、即ち正常時の抵抗値に比べて大幅に高くなっていると各配線経路が断絶しかけている状態と考えられる。この抵抗値の計測のために、端子ＴＡ１，ＴＡ２，ＴＢ１，ＴＢ２が利用できる。

　また、端子ＴＸ１，ＴＸ２の間の抵抗値および端子ＴＹ１，端子ＴＹ２の間の抵抗値を測定することにより、各ＣＯＦ１２について、上記のような各部の破損か、あるいは各接続部分の接続不良の可能性を確認することができる。

　このように、本実施の形態では、表示パネル１１に短絡配線２１を設ける一方、ＣＯＦ１２にテスト配線部１４および短絡配線１５を設け、テスト配線部１８と短絡配線２１とを接続し、テスト配線部１８と短絡配線１５とを接続している。また、テスト配線部１８の端部に端子ＴＡ１，ＴＡ２を接続する一方、テスト配線部１９の端部に端子ＴＢ１，ＴＢ２を接続している。これにより、端子ＴＡ１，ＴＢ１への入力信号に対する端子ＴＡ２，ＴＢ２への出力信号の状態を確認することで、ＣＯＦ１２の破損状態や表示パネル１１とＣＯＦ１２との接続状態やＣＯＦ１２とＰＷＢ１６との接続状態を、表示パネル１１を搭載する表示装置の使用状態で容易に予測することができる。また、端子ＴＡ１，ＴＡ２間の抵抗値および端子ＴＢ１，ＴＢ２間の抵抗値を正常時の抵抗値と比較することによっても、同様に予測することができる。

　ここで、本実施の形態の変形例について説明する。図５は、当該変形例を示す平面図である。

　本変形例では、図５に示すように、液晶表示装置５０は、表示パネル２３，ＣＯＦ２４およびＰＷＢ２５を備えている。

　ＣＯＦ２４は、さらにテスト配線部２６を有している以外はＣＯＦ１２と同じ構成である。このテスト配線部２６は、ＣＯＦ１２における前述の短絡配線１５よりもさらに側端部寄りに配されており、２本並んだ配線２６ａ，２６ｂからなる。

　表示パネル２３は、さらに短絡配線２７を有している以外は表示パネル１１と同じ構成である。短絡配線２７は、上記の配線２６ａ，２６ｂのそれぞれを短絡するように、短絡配線２１と同様にして設けられている。

　ＰＷＢ２５は、さらにテスト配線部２８を有している以外はＣＯＦ１２と同じ構成である。このテスト配線部２８は、配線２８ａ，２８ｂおよび配線群２８ｃからなり、テスト配線部１８がテスト配線部１４に接続される関係と同様の関係をなすように、上記のテスト配線部２６と接続されている。また、テスト配線２６は、前述の端子ＴＸ１，ＴＸ２と同等の機能を有する端子ＴＺ１，ＴＺ２を各ＣＯＦ１２について有している。

　さらに、端子ＴＣ１は、端子ＴＡ１，ＴＢ１と同様に信号印加回路５１に接続されており、端子ＴＣ２は、端子ＴＡ２，ＴＢ２と同様にモニタ回路５２に接続されている。試験回路５３は、信号印加回路５１及びモニタ回路５２を有していると共に、ホストシステム５４に接続されている。

　上記の構成では、テスト配線２６，２８および短絡配線２７によって形成される配線経路を用いることによって、前述のテスト配線１４，１８および短絡配線２１によって形成される配線経路を用いた信号による電気的試験や抵抗値測定試験を行うことができる。それゆえ、ストレスのかかりやすいＣＯＦ２４の両側端についての破損や、表示パネル２３とＣＯＦ２４との接続状態または／およびＣＯＦ２４とＰＷＢ２５との接続状態を、本変形例の構成を搭載する表示装置の使用時において予測することができる。

　なお、本実施の形態では、ＣＯＦ１２，２４の両側端縁近傍にそれぞれテスト配線部１４と短絡配線１５とが設けられた構成について説明した。しかしながら、ＣＯＦ１２，２４におけるピンのレイアウトに制約がある場合、テスト配線部１４および短絡配線１５のうちのいずれか一方のみが設けられていてもよい。

　また、本実施の形態では、図３および図５に一点鎖線にて示すように、ＣＯＦ１２，２４において、さらにダミー配線４１，４２が追加されていてもよい。ダミー配線４１は、テスト配線部１４とＣＯＦ１２，２４の一方の側端縁との間に配置されている。また、ダミー配線４２は、短絡配線１５とＣＯＦ１２，２４の他方の側端縁との間に配置されている。

　上記のダミー配線４１，４２は、通常、表示パネル１１，２３側または外部側と電気的に接続されない独立した配線として設けられる。このようなダミー配線４１，４２は、ＣＯＦ１２，２４を補強する機能を備えている。したがって、ＣＯＦ１２，２４の両側端縁の強度をより高めることができる。

　また、ダミー配線４１，４２は、必要に応じて、表示パネル１１，２３側またはＰＷＢ１６，２５側と電気的に接続されていてもよい。

　〔実施の形態３〕
　図６は、本実施の形態に係る液晶表示装置１０１の構成を示している。

　図６に示すように、液晶表示装置１０１は、液晶表示パネル１０２と、複数のソースドライバ１０３と、複数のゲートドライバ１０４と、コントローラ１０５とを備えている。また、液晶表示パネル１０２は、表示パネル１，１１，２３と同様に、信号印加回路１１１及びモニタ回路１１２を有する試験回路１１３に接続され、試験回路１１３は、液晶表示装置１０１に接続されるホストシステム１１４に接続されている。

　液晶表示パネル１０２は、複数（ｍ×ｉ本）のゲートバスラインＧ１１～Ｇｍｉと、複数（ｎ×ｊ本）のソースバスラインＳ１１～Ｓｎｊと、複数の画素ＰＩＸとを含んでいる。

　以降の説明において、ゲートバスラインＧ１１～Ｇｍｉを代表して説明する場合には、適宜、ゲートバスラインＧと称する。また、ソースバスラインＳ１１～Ｓｎｊを代表して説明する場合には、適宜、ソースバスラインＳと称する。

　画素ＰＩＸは、ゲートバスラインＧとソースラインＳとが交差する付近に配置されている。この画素ＰＩＸは、液晶表示パネル１０２のガラス基板上薄膜トランジスタ（以降、単にトランジスタと称する）と、表示素子ＤＥとを有している。

　トランジスタのゲートはゲートバスラインＧに接続され、ソースはソースバスラインＳに接続され、ドレインは画素電極（図示せず）に接続される。この画素電極と対向して配置される共通電極（図示せず）には共通電圧が印加される。画素電極と、共通電極と、両電極間における液晶とで、表示素子が構成される。

　ゲートバスラインＧ１１～Ｇｍｉ、ソースバスラインＳ１１～Ｓｎｊ、上記のトランジスタおよび上記の画素電極は、ガラス基板上に形成されている。また、このガラス基板に対向して設けられるガラス基板には上記の共通電極が形成されている。そして、両ガラス基板の間（画素電極と共通電極との間）には液晶が満たされている。

　ソースドライバ１０３は、ｎ個設けられており、スタートパルスＳＳＰをソースクロック信号ＳＣＫのタイミングでシフトレジスタを転送させ、シフトレジスタの各出力段から出力されるタイミングパルスのタイミングで表示データＤｘを対応するソースバスラインＳの位置に保持する。また、ソースドライバ１０３は、保持された表示データＤｘをラッチ信号ＬＳのタイミングでラッチに取り込んでｊ本のソースバスラインＳに出力する。

　ゲートドライバ１０４は、ｍ個設けられており、スタートパルスＧＳＰをゲートクロック信号ＧＣＫのタイミングでシフトレジスタを転送させ、シフトレジスタの各出力段から出力されるタイミングパルスによってゲートパルスを生成してｉ本のゲートバスラインＧに出力する。

　コントローラ１０５は、ソースドライバ１０３に与えるスタートパルスＳＳＰ、ソースクロック信号ＳＣＫ、ラッチ信号ＬＳ等の制御信号を生成するとともに、入力された表示データＤｘをソースドライバ１０３に出力する。コントローラ１０５は、ゲートドライバ１０４に与えるスタートパルスＧＳＰ、ゲートクロック信号ＧＣＫ等の制御信号を生成する。

　上記の液晶表示装置１０１において、液晶表示パネル１０２は、前述の表示パネル１，１１または２３によって構成される。また、ソースドライバ１０３およびゲートドライバ１０４は、表示パネル１におけるドライバチップ３、表示パネル１１におけるＣＯＦ１２または表示パネル２３におけるＣＯＦ２４によって構成される。よって、液晶表示パネル１０２を表示パネル１で構成した場合、液晶表示パネル１０２にはＦＰＣ２が接続される。また、液晶表示パネル１０２を表示パネル１１で構成した場合、液晶表示パネル１０２にはＰＷＢ１６が接続される。そして、液晶表示パネル１０２を表示パネル２３で構成した場合、液晶表示パネル１０２にはＰＷＢ２５が接続される。

　このように、液晶表示装置１０１が表示パネル１，１１または２３を搭載することにより、ＦＰＣ２やＰＷＢ１６，２５の特にストレスのかかりやすい両端部の破損状態や液晶表示パネル１０２とＦＰＣ２やＰＷＢ１６，２５との接続状態を、液晶表示装置１０１の使用状態で容易に予測することができる。

　なお、本実施の形態においては、実施の形態１の表示パネル１または実施の形態２の表示パネル１１，２３が液晶表示装置１０１に搭載されることを説明した。しかしながら、表示パネル１，１１，２３は、ドライバチップを用いた駆動を行うことができれば、有機ＬＥディスプレイやプラズマディスプレイなどの他の表示装置に搭載されてもよい。

　本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。

　発明の詳細な説明の項においてなされた具体的な実施形態または実施例は、あくまでも、本発明の技術内容を明らかにするものであって、そのような具体例にのみ限定して狭義に解釈されるべきものではなく、本発明の精神と次に記載する請求の範囲内において、いろいろと変更して実施することができるものである。

　本発明の、液晶表示装置の試験方法および液晶表示装置は、使用状態でも駆動回路への信号配線の通電状態を確認することによって、その信号配線を実装するフレキシブル基板の破損状態を予測することが可能であるので、車載用の表示装置などにも好適に利用できる。

　　１，１１，２３　　　　　　表示パネル
　　２　　　　　　　　　　　　ＦＰＣ（配線実装基板）
　　３，１３　　　　　　　　　ドライバチップ
　　４，７，１７　　　　　　　配線パターン
　　５，６，２１　　　　　　　短絡配線（第１短絡配線）
　　８，９　　　　　　　　　　テスト配線部
　　８ａ，９ａ　　　　　　　　配線（第１配線）
　　８ｂ，９ｂ　　　　　　　　配線（第２配線）
　１２，２４　　　　　　　　　ＣＯＦ
　１６，２５　　　　　　　　　ＰＷＢ（配線実装基板）
　１４　　　　　　　　　　　　テスト配線部
　１４ａ　　　　　　　　　　　配線（第３配線）
　１４ｂ　　　　　　　　　　　配線（第４配線）
　１８，２８　　　　　　　　　テスト配線部
　１８ａ，２８ａ　　　　　　　配線（第１配線）
　１８ｂ，２８ｂ　　　　　　　配線（第２配線）
　１９　　　　　　　　　　　　テスト配線部
　１９ａ　　　　　　　　　　　配線
　１９ｂ　　　　　　　　　　　配線
　３０、４０、５０、１０１　　液晶表示装置
　３１、４１、５１、１１１　　信号印加回路（信号印加手段）
　３２、４２、５２、１１２　　モニタ回路（比較手段）
　３３、４３、５３、１１３　　試験回路
　３４、４４、５４、１１４　　ホストシステム（制御手段）
１０２　　　　　　　　　　　　液晶表示パネル（表示パネル）
Ｔ１，Ｔ３　　　　　　　　　　端子（第１端子）
Ｔ２，Ｔ４　　　　　　　　　　端子（第２端子）
ＴＡ１，ＴＣ１　　　　　　　　端子（第１端子）
ＴＡ２，ＴＣ２　　　　　　　　端子（第２端子）
ＴＸ１，ＴＺ１　　　　　　　　端子（第１端子）
ＴＸ２，ＴＺ２　　　　　　　　端子（第２端子）
ＴＢ１　　　　　　　　　　　　端子（第３端子）
ＴＢ２　　　　　　　　　　　　端子（第４端子）
ＴＹ１　　　　　　　　　　　　端子（第３端子）
ＴＹ２　　　　　　　　　　　　端子（第４端子）

Claims

　表示パネルを駆動するための信号を供給する信号供給配線を実装する配線実装基板が接続されている表示パネルを備える液晶表示装置の試験方法において、
　前記表示パネル側に伸びる第１配線および第２配線、ならびに当該第１および第２配線にそれぞれ接続される第１端子および第２端子を有する前記配線実装基板と、前記表示パネルと前記配線実装基板との接続部分で前記第１および第２配線にそれぞれ接続されて前記第１および第２配線を短絡する第１短絡配線を有する前記表示パネルとを接続している状態で、
　前記第１端子に信号を印加し、
　前記第２端子から出力される信号と前記第１端子に印加される信号とを比較することを特徴とする液晶表示装置の試験方法。
　前記配線実装基板と前記表示パネルとの間の信号を伝達する配線を実装する中間基板を介在させることにより、前記配線実装基板と前記表示パネルとを接続し、前記中間基板が有する第３および第４配線は、前記第１および第２配線と前記第１短絡配線とをそれぞれ接続している状態で、
　前記第１端子に信号を印加し、
　前記第２端子から出力される信号と前記第１端子に印加される信号とを比較することを特徴とする請求項１に記載の液晶表示装置の試験方法。
　前記中間基板が有する第２短絡配線は、当該中間基板と前記配線実装基板との接続部分で第５および第６配線にそれぞれ接続されて当該第５および第６配線を短絡し、前記配線実装基板が、前記第５および第６配線にそれぞれ接続される第３端子および第４端子を有している状態で、
　前記第３端子に信号を印加し、
　前記第４端子から出力される信号と前記第３端子に印加される信号とを比較することを特徴とする請求項２に記載の液晶表示装置の試験方法。
　前記信号は、パルス信号であることを特徴とする請求項１に記載の液晶表示装置の試験方法。
　前記信号は、直流の信号であることを特徴とする請求項１に記載の液晶表示装置の試験方法。
　表示パネルを駆動するための信号を供給する信号供給配線を実装する配線実装基板が接続されている表示パネルを備える液晶表示装置において、
　前記配線実装基板が、前記表示パネル側に伸びる第１配線および第２配線と、当該第１および第２配線にそれぞれ接続される第１端子および第２端子とを有し、
　前記表示パネルが、当該表示パネルと前記配線実装基板との接続部分で前記第１および第２配線にそれぞれ接続されて当該第１および第２配線を短絡する第１短絡配線を有し、
　前記液晶表示装置が、
　前記第１端子に信号を印加する信号印加手段と、
　前記第２端子から出力される信号と前記第１端子に印加される信号とを比較する比較手段とを備えることを特徴とする液晶表示装置。
　前記第１および第２配線が前記配線実装基板の少なくとも一方の側端部に設けられていることを特徴とする請求項６に記載の液晶表示装置。
　前記配線実装基板と前記表示パネルとの間の信号を伝達する配線を実装する中間基板を介在させることにより、前記配線実装基板と接続されており、
　前記中間基板が、前記第１および第２配線と前記第１短絡配線とをそれぞれ接続する第３および第４配線を有していることを特徴とする請求項６に記載の液晶表示装置。
　前記配線実装基板が、前記中間基板側に伸びる第５配線および第６配線と、当該第５および第６配線にそれぞれ接続される第３端子および第４端子とを有し、
　前記中間基板が、当該中間基板と前記配線実装基板との接続部分で前記第５および第６配線にそれぞれ接続されて当該第５および第６配線を短絡する第２短絡配線を有し、
　前記信号印加手段は、前記第３端子に信号を印加し、
　前記比較手段は、前記第４端子から出力される信号と前記第３端子に印加される信号とを比較することを特徴とする請求項８に記載の液晶表示装置。
　複数の前記中間基板を介して前記配線実装基板と接続されていることを特徴とする請求項８に記載の液晶表示装置。
　各中間基板が、その両側端部に前記第５および第６配線の対を有していることを特徴とする請求項９に記載の液晶表示装置。
　前記配線実装基板がプリント配線基板であり、
　前記中間基板が、フィルム上に表示パネルを駆動する集積回路が実装されている実装基板であることを特徴とする請求項８に記載の液晶表示装置。