WO2009145131A1 - 化合物半導体発光素子およびそれを用いる照明装置ならびに化合物半導体発光素子の製造方法 - Google Patents

化合物半導体発光素子およびそれを用いる照明装置ならびに化合物半導体発光素子の製造方法 Download PDF

Info

Publication number
WO2009145131A1
WO2009145131A1 PCT/JP2009/059504 JP2009059504W WO2009145131A1 WO 2009145131 A1 WO2009145131 A1 WO 2009145131A1 JP 2009059504 W JP2009059504 W JP 2009059504W WO 2009145131 A1 WO2009145131 A1 WO 2009145131A1
Authority
WO
WIPO (PCT)
Prior art keywords
region
columnar crystal
substrate
light emitting
layer
Prior art date
Application number
PCT/JP2009/059504
Other languages
English (en)
French (fr)
Inventor
ロバート デイビッド アーミテイジ
Original Assignee
パナソニック電工株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック電工株式会社 filed Critical パナソニック電工株式会社
Priority to US12/993,509 priority Critical patent/US8247791B2/en
Priority to EP09754639A priority patent/EP2290710B1/en
Priority to CN2009801198869A priority patent/CN102047450B/zh
Priority to KR1020107027011A priority patent/KR101196579B1/ko
Publication of WO2009145131A1 publication Critical patent/WO2009145131A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H01L21/0265—Pendeoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region

Definitions

  • the present invention relates to a compound semiconductor light-emitting element that emits light by combining electrons and holes in a compound semiconductor, a lighting device using the same, and a method for manufacturing the compound semiconductor light-emitting element.
  • the present invention relates to a structure having a plurality of columnar crystal structures called nanorods.
  • nitride nitride semiconductor
  • an electric current is injected from the outside, and electrons and holes are combined in the light emitting layer to emit light.
  • the development of the light emitting element to be made is remarkable.
  • the phosphor is excited by a part of the light emitted from the light emitting element, and the white light obtained by mixing the light generated from the phosphor and the light from the light emitting element is used as a light source to be applied to the lighting device.
  • the white light obtained by mixing the light generated from the phosphor and the light from the light emitting element is used as a light source to be applied to the lighting device.
  • the first factor that lowers the efficiency is that a part of energy is lost (Stokes loss) by wavelength conversion.
  • the excitation light emitted from the light emitting element and absorbed by the phosphor is wavelength-converted to light having energy lower than that of the light generated from the light emitting element, and is emitted to the outside again.
  • a loss is caused by the difference in energy between the excitation light from the light emitting element and the emission light from the phosphor, and the efficiency is lowered.
  • the second factor for reducing the efficiency is a decrease in efficiency due to non-radiative recombination in the phosphor (decrease in internal quantum efficiency of the phosphor).
  • the crystal defects present in the phosphor function as non-radiative recombination centers. This is because some of the carriers generated in the phosphor by the excitation light do not contribute to light emission and are captured by the crystal defects, thereby reducing the light emission efficiency of the phosphor.
  • the red phosphor when realizing high color rendering white light emission, the red phosphor emits light weakly at present, and the color rendering properties and the light emission efficiency are in a trade-off relationship.
  • the method of exciting phosphors of three colors of RGB with an ultraviolet light emitting semiconductor a phosphor with high efficiency has not been obtained at present.
  • a compound semiconductor light emitting device has been proposed. Specifically, the nuclei for crystal growth are grown on the substrate at a temperature lower than the normal growth temperature of the columnar crystal structure, and the nuclei are dispersed by raising the temperature to the normal growth temperature over time. To have. Thereafter, by growing columnar crystal structures as usual, the film thickness and composition of the light emitting layer are varied, and each columnar crystal structure is caused to emit light at different wavelengths. The growth of the columnar crystal structure is described in Patent Document 2 and the like.
  • Patent Document 1 is an excellent method for realizing a solid-state light source that enables multicolor light emission on the same substrate and easily in a single growth process, and thus at low cost.
  • multicolor light emission is made possible by using variation in growth, there is a problem in accuracy when adjusting to a desired color tone, such as for illumination.
  • An object of the present invention is to provide a compound semiconductor light-emitting element that can easily achieve a desired color at a low cost, or to adjust the color finely and with high accuracy, a lighting device using the same, and a compound semiconductor light-emitting element It is to provide a manufacturing method.
  • a compound semiconductor light emitting device includes a substrate on one electrode side, a plurality of nanoscale columnar crystal structures extending in a vertical direction on the substrate, and top portions of the plurality of columnar crystal structures. And a second region having a step between the first region and a thickness of the substrate larger than that of the first region.
  • a porous first mask layer is formed on the surface of the first region on the substrate, and the plurality of columnar crystal structures are formed on the first and second regions on the substrate in the n-type semiconductor layer and the light emitting layer.
  • a p-type semiconductor layer are sequentially stacked.
  • the growth rate of the columnar crystal structure is faster than in the second region without the porous mask layer.
  • the crystal structure and the columnar crystal structure in the second region can be aligned at the same height, and the tops thereof can be connected to each other by the other electrode.
  • the columnar crystal structure in the first region is longer than the columnar crystal structure in the second region by the height of the step between the first region and the second region. Then, since the columnar crystal structures have different aspect ratios in the first region and the second region, it is possible to emit light having different wavelengths in the first region and the second region.
  • the aspect ratio of the columnar crystal structure in each region can be set by adjusting the size of the step between the first region and the second region.
  • region can be easily set with high precision by a well-known semiconductor process, it becomes easy to adjust the color of luminescent color finely with high precision.
  • a desired color can be realized with a single chip, it is easy to realize a desired color at a lower cost than when a plurality of chips are used.
  • a lighting device uses the compound semiconductor light emitting element.
  • the first region and the remaining region are formed by forming a recess as a first region in a partial region on the substrate on one electrode side. Forming a step between the first region and the second region, forming a porous first mask layer at the bottom of the recess as the first region, and forming n in the first and second regions.
  • the above-described compound semiconductor light emitting device can be manufactured.
  • FIG. 1 is a cross-sectional view schematically showing the structure of a light-emitting diode 1 which is a compound semiconductor light-emitting element according to an embodiment of the present invention.
  • GaN is taken as an example of the material of the nanocolumn 2 (columnar crystal structure), but is not limited thereto, and all compound semiconductors including oxides, nitrides, oxynitrides, and the like are used. Can be targeted.
  • MBE molecular beam epitaxy
  • the light-emitting diode 1 includes a plurality of nanocolumns 2 in which an n-type semiconductor layer 5, a light-emitting layer 6, and a p-type semiconductor layer 7 are sequentially stacked on a Si substrate 4 on the n-type electrode 3 side that is one electrode. Is formed.
  • a GaN nanocolumn LED is configured by connecting the top of the nanocolumn 2 with the transparent electrode 8 and the p-type electrode 9 which are the other electrodes.
  • a trench 11 (first region) that is a recess is formed in a partial region on the Si substrate 4, and the nanocolumn 2 is grown in the trench 11.
  • the mask layer 12 (first mask layer) to be controlled (promoted) is formed.
  • FIG. 2 is a diagram for explaining a specific manufacturing process of the light-emitting diode 1 as described above.
  • a trench 11 is formed on the n-type Si substrate 4 having a plane orientation (111) by an RIE apparatus.
  • an Si oxide film is deposited on the surface of the Si substrate 4 on which the trench 11 is formed using an atmospheric pressure CVD apparatus, the outside of the trench 11, that is, the wall 13 is formed using an ordinary lithography process and an RIE apparatus.
  • the upper (second region) Si oxide film is removed, and the Si oxide film is left only in the trench 11 to form the mask layer 12 shown in FIG. 2B.
  • the Si oxide film 12a is inferior in density to the thermal oxide film, and thus becomes a porous film having a through hole 12b therein. Since the through-holes 12b exist at random, the thicker the Si oxide film 12a, the more rapidly the number of through-holes 12b communicating with the surface of the Si substrate 4 as shown by the mask layer 122 in FIG. 3B. Decrease. 3A and 3B viewed from the top are shown in FIGS. 3C and 3D, respectively.
  • the thickness of the Si oxide film 12a is, for example, 5 nm in FIGS. 3A and 3C, and 10 nm in FIGS. 3B and 3D.
  • the nanocolumn 2 is grown by the MBE apparatus as shown in FIG. 2C.
  • the degree of vacuum is 2e ⁇ 5 torr
  • the substrate temperature is 750 ° C.
  • the plasma output is 450 W
  • trimethylgallium (Ga (CH 3 ) 3 ) as a Ga source Ammonia (NH 3 ) is supplied to the nitrogen raw material.
  • silane (SiH 4 ) is supplied in order to add Si having n-type conductivity as an impurity.
  • the n-type semiconductor layer 5 is formed in the trench 11.
  • the height of the n-type semiconductor layer 5 in the trench 11 and the n-type semiconductor layer 5 on the wall 13 becomes substantially the same.
  • the n-type semiconductor layer 5 of the nanocolumn 2 grows faster in the trench 11 than on the wall 13 for the following reason. That is, since the nucleus for growing the nanocolumn 2 does not grow on the Si oxide film 12a, for example, in the case of growing the GaN nanocolumn, Ga atoms and N atoms adsorbed on the Si oxide film 12a move on the Si oxide film 12a. It is considered that it diffuses and reaches the GaN crystal nucleus in the through hole 12b and contributes to the growth of the GaN nanocolumn. As a result, compared to the thin mask 121 shown in FIG. 3A, the thick mask 122 shown in FIG.
  • the 3B is supplied with a larger number of atoms contributing to the growth by the GaN crystal nuclei in the through holes 12b, and the growth rate of the nanocolumn 2 is Become faster. Therefore, in the trench 11 having the mask 12 and having the mask 12 and having a low density of crystal nuclei on the wall 13 where the nanocolumn 2 is naturally grown without the mask 12, atoms in the trench 11 contribute to the growth of crystal nuclei. As described above, the growth rate of the nanocolumn 2 becomes faster. It should be noted that changing the materials of the substrate 4 and the mask layer 12 changes the adsorption probability and diffusion rate of each atom, so that the growth rate can also be changed.
  • the substrate temperature is lowered to 650 ° C.
  • the impurity gas is changed from the silane (SiH 4 ) to trimethylindium (In (CH 3 ) 3 ) as an In raw material, and the flow rate of the In flux is set to 10 nm / min.
  • the light emitting layer 6 made of an InGaN quantum well is grown. The growth time is 1 minute.
  • the flow rate of Ga flux and the plasma output are the same as when the n-type semiconductor layer 5 is grown. What is important here is that the rate of In flux is much higher than that of Ga flux, and the rate of Ga flux is lower than the rate of N flux.
  • the light emitting layer 6 may be formed in an InGaN / GaN multiple quantum well structure.
  • a reflective film may be appropriately formed in the n-type semiconductor layer 5.
  • the substrate temperature is raised to 750 ° C.
  • the impurity gas the trimethyl indium (In (CH 3) 3) cyclopentadienyl magnesium containing Mg having p-type conductivity from (Mg (C 5 H 5) 2)
  • the p-type semiconductor layer 7 is grown by changing the flow rate of Mg flux to 1 nm / min and the flow rate of Ga flux to 5 nm / min.
  • the growth time is 4 minutes, and the plasma power is the same at 450 W throughout the growth of the nanocolumn 2.
  • the diameter of the nanocolumn 2 is gradually increased by gradually changing the flow rate of ammonia (NH 3 ), the flow rate of the carrier gas H 2 , or the growth temperature.
  • the p-type layer 14 is formed.
  • a laminated p-type contact layer in which a Ni layer having a thickness of 3 nm and an ITO layer having a thickness of 10 nm are laminated on the surface of the p-type layer 14 as shown in FIG. Is formed as the transparent electrode 8, and a p-type pad electrode made of Au having a thickness of 500 nm is formed thereon as the p-type electrode 9.
  • the rear surface of the Si substrate 4 is composed of a laminated n-type contact layer and an n-type pad electrode in which a 30 nm thick Ti layer and a 500 nm thick Au layer are laminated by vapor deposition with an EB vapor deposition apparatus.
  • the n-type electrode 3 is formed, and the light emitting diode 1 is completed.
  • a trench 11 is formed in a partial region of the Si substrate 4, a porous mask layer 12 for controlling (promoting) the growth of the nanocolumn 2 is further formed in the trench 11, and then the nanocolumn 2 is grown.
  • the growth of the nanocolumn 2 is faster in the region where the mask layer 12 is present than in the region on the wall 13 where the mask layer 12 is not present. Therefore, when the nanocolumn 2 is grown for a predetermined time, the step between the trench 11 and the wall 13 is absorbed, and the surface of the p-type layer 14 becomes substantially the same height.
  • at least two types of nanocolumns 2 having different heights, that is, different aspect ratios and different wavelengths indicating the maximum intensity of the spectrum of emitted light can be formed.
  • FIG. 5 shows the experiment results of the present inventors.
  • FIG. 5 is a graph showing the relationship between the height (length) of the nanocolumn 2 and the peak wavelength when a 300 nm diameter nanocolumn 2 is grown with the above composition. It is understood that the peak wavelength is longer as the height (length) of the nanocolumn 2 is higher (longer), that is, as the aspect ratio is larger. The reason why the peak wavelength increases as the aspect ratio increases as described above is as follows. First, the supply of atoms related to the mechanism of GaN nanocolumn growth is determined by the adsorption desorption process and the surface diffusion process. In the following, the mechanism of nanocolumn growth will be described using a rough approximation.
  • the surface diffusion process is considered to be dominant for Ga atoms under the conditions of nanocolumn growth. That is, Ga atoms leave with a certain probability while diffusing from the base of the nanocolumn toward the tip. It can be assumed that the probability of leaving is proportional to the diffusion time.
  • the number of Ga atoms is proportional to the diameter of the nanocolumn.
  • the In / Ga ratio increases in proportion to the diameter. From the above, the In / Ga ratio that determines the wavelength depends on the aspect ratio (height / diameter) of the nanocolumn, and changes to the longer wavelength side as the aspect ratio increases.
  • LED chips having different wavelengths can be formed on the same chip under the same growth conditions in a region where the mask layer 12 is present and a region on the wall 13 where the mask layer 12 is absent. . Then, the length of each nanocolumn 2 is set so as to radiate the light on the long wavelength side and the light on the short wavelength side of the straight line intersecting the white region in the CIE (Commission International de l'Eclairage) chromaticity diagram. By setting it, white light can be created.
  • CIE Commission International de l'Eclairage
  • the step is made into three steps, and the wavelength indicating the maximum intensity of the spectrum of the light emitted from the nanocolumn 2 in each region is light having a wavelength at the apex of the triangle surrounding the white region in the CIE chromaticity diagram.
  • the mask layer 12 can be easily formed by using the Si oxide film 12a.
  • the Si oxide film 12a has a through hole 12b on the order of nm, and the nanocolumn 2 is grown on the mask layer 12. Therefore, it is suitable as the mask layer 12.
  • FIG. 6 is a cross-sectional view schematically showing the structure of a light-emitting diode 21 which is a compound semiconductor light-emitting element according to another embodiment of the present invention
  • FIG. 7 explains a specific manufacturing process of the light-emitting diode 21.
  • the light-emitting diode 21 is similar to the light-emitting diode 1 described above, and corresponding portions are denoted by the same reference numerals and description thereof is omitted.
  • the mask layer 22 is also formed on the wall 13 in the light emitting diode 21.
  • the mask layer 22 is formed thin, and the thickness of the mask layer 22 depends on the number of the through holes 22b and the through holes 12b. It should just be chosen so that. In the case of using different materials, the adsorption probability and the diffusion rate change as described above. Therefore, the thickness may be selected so that a desired growth rate is taken into consideration.
  • a 5 nm Si oxide film is deposited on the entire surface using the atmospheric pressure CVD apparatus. Thereafter, using a normal lithography process and an RIE apparatus, as shown in FIG. 7A, the Si oxide film outside the trench 11, that is, on the wall 13, is removed, and the Si oxide film 12a is left only in the trench 11. Next, using the atmospheric pressure CVD apparatus again, when a 5 nm Si oxide film is deposited on the entire surface, as shown in FIG. 7B, the 10 nm Si oxide film 12a is formed in the trench 11 and the wall 13 is formed. The 5 nm Si oxide film 22a is formed.
  • the mask layer 22 with many through holes 22b is formed on the wall 13, and the mask layer 12 with few through holes 12b is formed in the trench 11, so that the growth rate of the nanocolumns 2 can be made different as described above. it can.
  • a compound semiconductor light emitting device includes a substrate on one electrode side, a plurality of nanoscale columnar crystal structures extending vertically on the substrate, and the plurality of columnar crystal structures. And a second region having a step between the first region and the substrate having a thickness greater than that of the first region. And a porous first mask layer is formed on the surface of the first region on the substrate, and the plurality of columnar crystal structures are formed on the first and second regions on the substrate with an n-type semiconductor layer. A light emitting layer and a p-type semiconductor layer are sequentially laminated.
  • the growth rate of the columnar crystal structure is faster than in the second region without the porous mask layer.
  • the crystal structure and the columnar crystal structure in the second region can be aligned at the same height, and the tops thereof can be connected to each other by the other electrode.
  • the columnar crystal structure in the first region is longer than the columnar crystal structure in the second region by the height of the step between the first region and the second region. Then, since the columnar crystal structures have different aspect ratios in the first region and the second region, it is possible to emit light having different wavelengths in the first region and the second region.
  • the aspect ratio of the columnar crystal structure in each region can be set by adjusting the size of the step between the first region and the second region.
  • region can be easily set with high precision by a well-known semiconductor process, it becomes easy to adjust the color of luminescent color finely with high precision.
  • a desired color can be realized with a single chip, it is easy to realize a desired color at a lower cost than when a plurality of chips are used.
  • a porous second mask layer having a higher hole density than the first mask layer is formed on the surface of the second region on the substrate.
  • the growth rate of the columnar crystal structure is slower in the second region in which the porous second mask layer having a higher hole density than the first mask layer is formed, as compared with the first region.
  • the growth rate of the columnar crystal structures in the first region and the second region is adjusted so that the stepped portion between the first region and the second region is longer by the columnar crystal structure in the first region. Therefore, it is easy to align the columnar crystal structures in the first region and the columnar crystal structures in the second region at the same height and connect the tops to each other by the other electrode.
  • the first mask layer is preferably a Si oxide film.
  • the first mask layer can be easily formed, and the Si oxide film has a through hole on the order of nm, and the columnar crystal structure does not grow on the mask layer. It is suitable as. And as the Si oxide film becomes thinner, the density of the holes becomes higher. Therefore, the growth rate of the columnar crystal structure in the first region can be adjusted by adjusting the thickness of the first mask layer. In this case, since the thickness of the first mask layer can be easily set by a known semiconductor process, it is easy to adjust the growth rate of the columnar crystal structure in the first region.
  • the first and second mask layers are preferably Si oxide films, and the second mask layer is preferably thinner than the first mask layer.
  • the density of holes in the first and second mask layers can be adjusted. Since the growth rate of the columnar crystal structure becomes slower as the hole density of the mask layer is higher, if the second mask layer is made thinner than the first mask layer, the columnar crystal structure in the second region is higher than that in the first region. The body grows slowly. As a result, the growth rate of the columnar crystal structures in the first region and the second region is adjusted so that the stepped portion between the first region and the second region is longer by the columnar crystal structure in the first region.
  • the wavelength indicating the maximum intensity of the spectrum of the light emitted from the columnar crystal structures provided in the first and second regions is a wavelength of a color located at both ends of a straight line intersecting the white region in the CIE chromaticity diagram. It is preferable that the ratio between the length and thickness of each columnar crystal structure provided in the first and second regions is set.
  • the substrate includes at least a part of a remaining region excluding the first and second regions, and a third region having a step with the first and second regions on the other surface of the substrate.
  • the wavelength indicating the maximum intensity of the spectrum of light emitted by each columnar crystal structure provided in the first, second, and third regions is a vertex of a triangle that surrounds the white region in the CIE chromaticity diagram It is preferable that the ratio between the length and the thickness of each columnar crystal structure in each of the first, second, and third regions is set so that the wavelength of the color is located in the region.
  • a lighting device uses the compound semiconductor light emitting element.
  • the first region and the remaining region are formed by forming a recess as a first region in a partial region on the substrate on one electrode side. Forming a step between the first region and the second region, forming a porous first mask layer at the bottom of the recess as the first region, and forming n in the first and second regions.
  • the above-described compound semiconductor light emitting device can be manufactured.
  • the method further includes a step of forming a porous second mask layer having a higher hole density than the first mask layer on the surface of the second region before the growth step.
  • a porous second mask layer having a higher hole density than the first mask layer is formed on the surface of the second region on the substrate.
  • the growth step when the p-type semiconductor layer is grown, the diameters of the plurality of columnar crystal structures are gradually increased to join the p-type semiconductor layers in the adjacent columnar crystal structures,
  • a transparent electrode layer is formed on the surface of the p-type layer formed by joining the p-type semiconductor layers to connect the tops of the plurality of columnar crystal structures.
  • the compound semiconductor light-emitting device includes a plurality of nanoscale columnar crystal structures in which an n-type semiconductor layer, a light-emitting layer, and a p-type semiconductor layer are sequentially stacked on a substrate on one electrode side.
  • the substrate in which the top of the columnar crystal structure is connected by the other electrode, the substrate has a step, and the substrate is porous only in a region that becomes the recess of the step.
  • a region having a mask layer or a recess of the step has a mask layer having fewer holes than a region to be a convex portion.
  • the method for producing a compound semiconductor light-emitting device of the present invention also includes a nanoscale columnar crystal structure in which an n-type semiconductor layer, a light-emitting layer, and a p-type semiconductor layer are sequentially stacked on a substrate on one electrode side.
  • a compound semiconductor light-emitting device comprising a plurality of the tops of the columnar crystal structures connected to the other electrode by forming a recess in a partial region on the substrate.
  • the n-type semiconductor layer, the light emitting layer, and the p-type semiconductor layer are provided on the substrate on one electrode side by providing a conductive buffer layer on the conductive substrate or the insulating substrate.
  • a compound semiconductor light-emitting device in which a plurality of nanoscale columnar crystal structures called nanocolumns or nanorods are formed, and the tops of the columnar crystal structures are connected by the other electrode,
  • a substrate having a step is used, a porous mask layer is used, the mask layer is formed only in a region that becomes a recess of the step, and a region that becomes a convex portion is formed.
  • the mask layer is not formed, or the mask layer is formed together, and the region that becomes the concave portion of the step has fewer holes than the region that becomes the convex portion, that is, a thick mask layer.
  • the columnar crystal structure material supplied on the substrate diffuses on the surface of the mask layer in the region having the mask layer or the mask layer having fewer holes and collects in the crystal nucleus, thereby growing the columnar crystal structure. Will be faster.
  • the columnar crystal structure group grown for a predetermined time can have the tops to which the other electrode is connected substantially the same height even if the recess exists.
  • at least two types of columnar crystal structures having different heights that is, different aspect ratios and different wavelengths indicating the maximum intensity of the spectrum of emitted light can be formed. This makes it possible to realize a solid light source that realizes a desired color such as white light easily and at low cost on the same substrate and in a single growth process.
  • the compound semiconductor light-emitting device and the method for manufacturing the same include a conductive buffer layer on a conductive substrate or an insulating substrate.
  • an n-type semiconductor layer, a light emitting layer, and a p-type semiconductor layer are sequentially stacked, and a plurality of nanoscale columnar crystal structures called nanocolumns or nanorods are formed, and a top of the columnar crystal structure is formed.
  • a substrate having a step is used, and a porous mask layer is used, and only the region that becomes the recess of the step is used.
  • the mask layer is formed, and the mask layer is not formed in the region that becomes the convex portion, or the mask layer is formed together, and the region that becomes the concave portion of the step has fewer holes than the region that becomes the convex portion. , That is, a thick mask layer.
  • the material of the columnar crystal structure supplied on the substrate gathers in the crystal nucleus in the region with the mask layer or the mask layer with fewer holes, and the columnar crystal structure grows faster and grows for a predetermined time.
  • the top portion to which the other electrode is connected can be made to have substantially the same height.
  • at least two types of columnar crystal structures having different heights, that is, different aspect ratios and different wavelengths indicating the maximum intensity of the spectrum of emitted light can be formed. This makes it possible to realize a solid light source that realizes a desired color such as white light easily and at low cost on the same substrate and in a single growth process.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)

Abstract

　一方の電極側となる基板と、前記基板上に垂直方向に延びるナノスケールの複数の柱状結晶構造体と、前記複数の柱状結晶構造体の頂部を互いに接続する他方の電極とを備え、前記基板上には、第１領域と、当該第１領域との間に段差を有して当該第１領域より基板の厚みが大きい第２領域とが設けられ、前記基板上の第１領域の表面に多孔の第１マスク層が形成され、前記複数の柱状結晶構造体は、前記基板上の第１及び第２領域に、ｎ型半導体層と発光層とｐ型半導体層とが順に積層されたものとして、化合物半導体発光素子を構成した。

Description

化合物半導体発光素子およびそれを用いる照明装置ならびに化合物半導体発光素子の製造方法
　本発明は、化合物半導体内で電子と正孔とを結合させて発光させる化合物半導体発光素子およびそれを用いる照明装置ならびに化合物半導体発光素子の製造方法に関し、特に前記化合物半導体発光素子としては、ナノコラムやナノロッドと称される柱状結晶構造体を複数有して成るものに関する。
　近年、窒化物半導体（以下、ナイトライドと呼ぶ。）を用いて、その中に発光層を形成し、外部から電流を注入して、この発光層内で電子と正孔とを結合させて発光させる発光素子の発展が目覚しい。また、上記発光素子から放出される光の一部で蛍光体を励起し、蛍光体で生じた光と発光素子からの光との混合で得られる白色光を光源として、照明装置へ応用することが注目されている。しかしながら、未だ高効率の要求を満たすものは得られていない。その理由として、特に蛍光体を用いて白色光を得る過程に注目すると、効率を低下させる要因が主に２つ存在するためである。
　先ず効率を低下させる第１の要因は、波長変換することでエネルギーの一部が失われる（ストークスロス）ことである。詳しくは、発光素子から放出され、蛍光体に吸収された励起光は、発光素子から生じた光が持つエネルギーより低いエネルギーの光に波長変換され、再び外部に放出される。その時、発光素子からの励起光と蛍光体からの放出光とのそれぞれが持つエネルギーの差分だけ損失が生じ、効率を低下させることとなるからである。
　効率を低下させる第２の要因は、蛍光体での非発光再結合による効率低下（蛍光体の内部量子効率の低下）である。詳しくは、蛍光体内に存在する結晶欠陥は、非発光再結合中心として機能する。そして、励起光によって蛍光体内に生成されたキャリアの一部が、発光に寄与せず、前記結晶欠陥で捕獲されてしまい、蛍光体の発光効率を低下させることとなるからである。
　したがって、蛍光体を用いて上述のような２段階を経ることで白色光を得る場合、著しく効率が低下することになり、発光素子の高効率化を阻んでいる。以上の説明は、本願出願人が先に提案した特許文献１の引用である。それに加えて、前記蛍光体を用いると、硫化物系、ケイ酸塩系およびハロケイ酸塩系蛍光体は、湿度による加水分解（水和反応）が生じるとともに、紫外光などの励起光によって急速に劣化するので、信頼性が低く、寿命が短いという問題がある。また、蛍光体を用いると、演色性や色味に欠けるという問題もある。すなわち、高演色の白色発光を実現する場合、現状では赤色蛍光体の発光が弱く、演色性と発光効率とはトレードオフの関係にある。一方、紫外発光半導体で、ＲＧＢの３色の蛍光体を励起する方法では、現在高効率の蛍光体は得られていない。
　したがって、現在の技術では、高演色かつ信頼性の高い白色ＬＥＤを実現するためには、ＲＧＢの３色のチップを用いる方法しかない。しかしながら、色ばらつきが生じない光学系の設計が困難であるとか、コストの点で一般照明レベルまでこの技術を適用するのは困難であるという問題がある。
　そこで、本願出願人は、上述のような技術的課題に対して、蛍光体を用いることなく、かつ前記柱状結晶構造体を用いることで、１チップで、白色などの多色発光を可能にした化合物半導体発光素子を提案している。具体的には、基板上に、前記柱状結晶構造体の通常の成長温度よりも低い温度で、結晶成長の核を成長させ、時間をかけて通常の成長温度まで上昇させることで前記核にばらつきを持たせる。その後、通常通り柱状結晶構造体を成長させることで、発光層の膜厚や組成もばらつかせ、各柱状結晶構造体を異なる波長で発光させている。なお、前記柱状結晶構造体の成長に関しては、特許文献２などに記載されている。
　前記特許文献１の手法は、同一基板でかつ単一の成長工程で簡単に、したがって低コストに、多色発光を可能にした固体光源を実現する優れた手法である。しかしながら、成長のばらつきを用いて多色発光を可能にしているので、照明用途など、所望の色味に合わせ込む際の精度に問題がある。
特開２００７－１２３３９８号公報 特開２００５－２２８９３６号公報
　本発明の目的は、低コストに所望の色味を実現したり、前記色味を細かく高精度に調整したりすることが容易な化合物半導体発光素子およびそれを用いる照明装置ならびに化合物半導体発光素子の製造方法を提供することである。
　本発明の一局面に従う化合物半導体発光素子は、一方の電極側となる基板と、前記基板上に垂直方向に延びるナノスケールの複数の柱状結晶構造体と、前記複数の柱状結晶構造体の頂部を互いに接続する他方の電極とを備え、前記基板上には、第１領域と、当該第１領域との間に段差を有して当該第１領域より基板の厚みが大きい第２領域とが設けられ、前記基板上の第１領域の表面に多孔の第１マスク層が形成され、前記複数の柱状結晶構造体は、前記基板上の第１及び第２領域に、ｎ型半導体層と発光層とｐ型半導体層とが順に積層されたものである。
　この構成によれば、多孔の第１マスク層が形成された第１領域においては、多孔のマスク層を備えない第２領域よりも柱状結晶構造体の成長速度が速いので、第１領域の柱状結晶構造体と第２領域の柱状結晶構造体とを同じ高さで揃えてその頂部を他方の電極によって互いに接続することができる。このとき、第１領域と第２領域との間の段差の高さ分だけ、第１領域の柱状結晶構造体の方が、第２領域の柱状結晶構造体より長くなる。そうすると、第１領域と第２領域とで柱状結晶構造体のアスペクト比が異なるから、第１領域と第２領域とで異なる波長の光を発光させることが可能となる。
　このとき、各領域の柱状結晶構造体のアスペクト比は、第１領域と第２領域との間の段差の大きさを調節することにより設定することができる。そして、第１領域と第２領域との間の段差の大きさは公知の半導体プロセスによって容易に高精度に設定できるから、発光色の色味を細かく高精度に調整することが容易となる。さらに、単一のチップで所望の色味を実現できるから、複数のチップを用いる場合と比べて低コストに所望の色味を実現することが容易である。
　また、本発明の一局面に従う照明装置は、前記の化合物半導体発光素子を用いる。
　上記の構成によれば、単一種類の化合物半導体発光素子を用いても、白色光などの所望の色味を高精度に実現することが可能な照明装置を得ることができる。
　また、本発明の一局面に従う化合物半導体発光素子の製造方法は、一方の電極側となる基板上の一部の領域に、第１領域として凹所を形成することで、前記第１領域と残余の領域である第２領域との間に段差を形成する工程と、前記第１領域である凹所の底部に多孔の第１マスク層を形成する工程と、前記第１及び第２領域にｎ型半導体層と発光層とｐ型半導体層とを順に積層して、前記第１領域と前記第２領域とで略同じ高さまでナノスケールの複数の柱状結晶構造体を成長させる成長工程と、前記複数の柱状結晶構造体の頂部を他方の電極で接続する接続工程とを含む。
　この方法によれば、上述の化合物半導体発光素子を製造することができる。
本発明の実施の一形態に係る化合物半導体発光素子である発光ダイオードの構造を模式的に示す断面図である。 図１で示す発光ダイオードの具体的な製造工程を説明するための図である。 ナノコラムの成長を制御するマスク層の構造を説明するための図である。 前記マスク層によるナノコラムの成長速度の違いを説明するための図である。 本願発明者の実験結果を示すナノコラムの高さの違いに対するピーク波長の違いを示すグラフである。 本発明の実施の他の形態に係る化合物半導体発光素子である発光ダイオードの構造を模式的に示す断面図である。 図６で示す発光ダイオードの具体的な製造工程を説明するための図である。
　［実施の形態１］
　図１は、本発明の実施の一形態に係る化合物半導体発光素子である発光ダイオード１の構造を模式的に示す断面図である。本実施の形態では、ナノコラム２（柱状結晶構造体）の材料としてＧａＮを例にとるが、これに限定されるものではなく、酸化物、窒化物、酸窒化物などを含む化合物半導体総てを対象とすることができる。また、ナノコラム２の成長は、分子線エピタキシー（ＭＢＥ）装置によって行うことを前提としているが、有機金属気相成長（ＭＯＣＶＤ）装置やハイドライド気相成長（ＨＶＰＥ）装置等を用いても、ナノコラム２が作成可能であることは公知である。以下、特に断らない限り、ＭＢＥ装置を用いるものとする。
　この発光ダイオード１は、一方の電極であるｎ型電極３側のＳｉ基板４上に、ｎ型半導体層５と発光層６とｐ型半導体層７とを順に積層して成る前記ナノコラム２が複数形成されている。また、ナノコラム２の頂部を他方の電極である透明電極８およびｐ型電極９で接続することで、ＧａＮナノコラムＬＥＤが構成されている。注目すべきは、本実施の形態では、前記Ｓｉ基板４上の一部の領域に、凹所であるトレンチ１１（第１領域）を形成し、さらにそのトレンチ１１内に、ナノコラム２の成長を制御（促進）するマスク層１２（第１マスク層）を形成することである。
　図２は、上述のような発光ダイオード１の具体的な製造工程を説明するための図である。先ず、面方位（１１１）のｎ型の前記Ｓｉ基板４上に、ＲＩＥ装置によって、図２Ａで示すようにトレンチ１１を形成する。トレンチ１１の形状は、たとえば幅Ｗ１＝２０μｍ、壁１３の厚さすなわちトレンチ間距離Ｗ２＝４０μｍ、深さＨ＝３００ｎｍである。次に、前記トレンチ１１を形成したＳｉ基板４の表面に、常圧ＣＶＤ装置を用いてＳｉ酸化膜を堆積させた後、通常のリソグラフィ工程とＲＩＥ装置とを用いて、トレンチ１１外すなわち壁１３上（第２領域）のＳｉ酸化膜を除去し、トレンチ１１内のみにＳｉ酸化膜を残し、図２Ｂで示すマスク層１２とする。
　詳しくは、図３Ａのマスク層１２１で示すように、Ｓｉ酸化膜１２ａは熱酸化膜と比べて緻密性に劣るので、内部に貫通孔１２ｂを有する多孔質の膜になる。そして、前記貫通孔１２ｂはランダムに存在するので、このＳｉ酸化膜１２ａを厚くする程、図３Ｂのマスク層１２２で示すようにＳｉ基板４の表面まで連通する貫通孔１２ｂの個数は、急激に減少する。図３Ａおよび図３Ｂを上面から見たものが、それぞれ図３Ｃおよび図３Ｄで示すようになる。Ｓｉ酸化膜１２ａの厚さは、たとえば図３Ａおよび図３Ｃで５ｎｍ、図３Ｂおよび図３Ｄで１０ｎｍである。
　こうして多孔のマスク層１２を形成した後、前記ＭＢＥ装置によって図２Ｃで示すようにナノコラム２を成長させる。具体的には、真空度は２ｅ－５ｔｏｒｒ、基板温度は７５０℃、プラズマ出力は４５０Ｗで、キャリアガスとして水素ガス（Ｈ２）、Ｇａ原料にはトリメチルガリウム（Ｇａ（ＣＨ３）３）、窒素原料にはアンモニア（ＮＨ３）を供給する。さらに、ｎ型伝導性を有するＳｉを不純物として添加するために、シラン（ＳｉＨ４）を供給する。成長条件にも左右されるが、Ｇａフラックスを３．４ｎｍ／ｍｉｎの流量で供給し、前記Ｓｉ酸化膜１２ａの厚さを１０ｎｍとした場合、前記ｎ型半導体層５は、前記トレンチ１１内では壁１３上の５倍程度の速度で成長し、約２４分成長させることで、トレンチ１１内のｎ型半導体層５と壁１３上におけるｎ型半導体層５との高さが略同一となる。
　ナノコラム２のｎ型半導体層５が、トレンチ１１内において、壁１３上より早く成長するのは、次のような理由であると考えられる。すなわち、Ｓｉ酸化膜１２ａ上にはナノコラム２の成長のための核は成長しないので、たとえばＧａＮナノコラムの成長の場合、Ｓｉ酸化膜１２ａ上に吸着したＧａ原子やＮ原子はＳｉ酸化膜１２ａ上を拡散し、貫通孔１２ｂ内のＧａＮ結晶核に到着してＧａＮナノコラムの成長に寄与すると考えられる。その結果、図３Ａで示す薄いマスク１２１に比べて、図３Ｂで示す厚いマスク１２２の方が、成長に寄与する原子が貫通孔１２ｂ内のＧａＮ結晶核により多数供給され、ナノコラム２の成長速度はより速くなる。したがって、マスク１２が無くナノコラム２が自然成長する壁１３上と、マスク１２を有し、結晶核の密度が低いトレンチ１１内とでは、トレンチ１１内の方が、成長に寄与する原子が結晶核により多数供給されて上述のようにナノコラム２の成長速度はより速くなる。なお、基板４およびマスク層１２の材料を変えることで、各原子の吸着確率、拡散速度が変わるので、やはり成長速度を変えることができる。
　続いて、基板温度を６５０℃に下げ、不純物ガスを前記シラン（ＳｉＨ４）からＩｎ原料となるトリメチルインジウム（Ｉｎ（ＣＨ３）３）に変更し、そのＩｎフラックスの流量を１０ｎｍ／ｍｉｎとして、ＩｎＧａＮ量子井戸から成る前記発光層６を成長させる。成長時間は１分間である。Ｇａフラックスの流量やプラズマ出力は、ｎ型半導体層５の成長時と同じである。ここで重要なのは、ＩｎフラックスのレートはＧａフラックスのそれよりはるかに大きく、かつＧａフラックスのレートはＮフラックスのレートより小さいことである。前記発光層６は、ＩｎＧａＮ／ＧａＮ多重量子井戸構造に形成されてもよい。また、前記ｎ型半導体層５内に、適宜反射膜が形成されてもよい。
　さらに、基板温度を７５０℃に上げ、不純物ガスを前記トリメチルインジウム（Ｉｎ（ＣＨ３）３）からｐ型伝導性を有するＭｇを含有するシクロペンタジエニルマグネシウム（Ｍｇ（Ｃ５Ｈ５）２）に変更し、そのＭｇフラックスの流量を１ｎｍ／ｍｉｎ、前記Ｇａフラックスの流量は５ｎｍ／ｍｉｎとして、前記ｐ型半導体層７を成長させる。成長時間は４分間、プラズマ出力は、ナノコラム２の成長を通して、前記４５０Ｗで同じである。このｐ型半導体層７の成長時には、アンモニア（ＮＨ３）の流量、キャリアガスＨ２の流量、もしくは成長温度を徐々に変えてゆくことで、ナノコラム２の径を徐々に増加させて、プレーナータイプのｐ型層１４を形成する。
　その後、ＥＢ蒸着装置での蒸着によって、図１で示すように、前記ｐ型層１４の表面に、厚さ３ｎｍのＮｉ層と、厚さ１０ｎｍのＩＴＯ層とが積層された積層ｐ型コンタクト層を前記透明電極８として形成し、その上に厚さ５００ｎｍのＡｕから成るｐ型パッド電極を前記ｐ型電極９として形成する。また同様に、ＥＢ蒸着装置での蒸着によって、Ｓｉ基板４の裏面には、厚さ３０ｎｍのＴｉ層と厚さ５００ｎｍのＡｕ層とが積層された積層ｎ型コンタクト層およびｎ型パッド電極から成る前記ｎ型電極３が形成されて、該発光ダイオード１が完成する。
　このようにＳｉ基板４の一部領域にトレンチ１１を形成し、そのトレンチ１１内にさらに前記ナノコラム２の成長を制御（促進）する多孔のマスク層１２を形成し、さらにその後にナノコラム２を成長させることで、前記マスク層１２の有る領域は、それが無い壁１３上の領域に比べてナノコラム２の成長が速い。そのため、ナノコラム２を所定の時間成長させると、前記トレンチ１１と壁１３との段差を吸収して、ｐ型層１４の表面が略同じ高さとなる。こうして、高さの異なる、すなわちアスペクト比が異なり、放射する光のスペクトルの最大強度を示す波長が異なるナノコラム２を少なくとも２種類以上形成することができる。
　ここで、図５に、本願発明者の実験結果を示す。この図５は、上記の組成で、３００ｎｍ径のナノコラム２を成長させた場合のナノコラム２の高さ（長さ）とピーク波長との関係を示すグラフである。ナノコラム２の高さ（長さ）が高く（長く）なる程、すなわちアスペクト比が大きくなる程、ピーク波長が長くなっていることが理解される。前記のようにアスペクト比が大きくなる程、ピーク波長が長くなる理由は、以下の通りである。先ず、ＧａＮナノコラム成長のメカニズムに係わる原子の供給は、吸着離脱過程および表面拡散過程によって決定される。以下、ナノコラム成長のメカニズムを粗い近似を用いて述べる。Ｇａ原子は、ナノコラム成長の条件下においては、表面拡散過程が支配的であると考えられる。すなわちＧａ原子はナノコラムの根元から先端に向かって拡散しながら一定の確率で離脱する。この離脱する確率は拡散時間に比例すると仮定できる。
　一方、Ｉｎ原子は通常の結晶成長に従い、量子井戸層への吸着離脱過程が支配的となる。このため、ナノコラムの高さ（長さ）が高く（長く）なるにつれ、量子井戸層に到着するＧａ原子は減少し、その一方、Ｉｎ原子はナノコラムの高さに関係なく一定の割合で量子井戸層に取り込まれる。結果として、量子井戸層のＩｎ／Ｇａ比率は高さに比例して増加し、上述のように発光波長は長波長側に変化することになる。また、同じ高さで径が異なる場合、量子井戸層に取り込まれるＩｎ原子数はナノコラムの径の二乗に比例する。一方、Ｇａ原子数はナノコラムの径に比例する。結果として、Ｉｎ／Ｇａ比率は径に比例して増加する。以上のことから、波長を決定するＩｎ／Ｇａ比率はナノコラムのアスペクト比（高さ／径）に依存し、アスペクト比が大きい程、長波長側に変化する。
　このようなメカニズムを応用することによって、同一の成長条件で、１チップ上に、前記マスク層１２の有る領域と無い壁１３上の領域とで、異なる波長を有するＬＥＤチップを形成することができる。そして、ＣＩＥ（Commission International de l'Eclairage）色度図における白色領域を交差する直線の長波長側の光と短波長側の光とをそれぞれ放射するように各ナノコラム２の長さを設定しておくことで、白色光を作成することができる。また、前記段差を３段にしておき、それぞれの領域のナノコラム２が放射する光のスペクトルの最大強度を示す波長が、前記ＣＩＥ色度図における白色領域を包囲する三角形の頂点にある波長の光を放射する長さに設定しておくことで、より忠実な白色光を作成することができる。
　このようにして、同一のＳｉ基板４を用いて、かつ単一の成長工程で簡単に、したがって低コストに、白色光などの所望の色味を実現する固体光源を実現することができる。また、蛍光体を用いずに所望の色味を実現できるので、高い信頼性および長寿命化を図ることができるとともに、前記マスク層１２およびトレンチ１１の面積を任意に調整できるので、ユーザーニーズに合わせて前記色味を細かく高精度に調整することができる。
　また、前記マスク層１２をＳｉ酸化膜１２ａとすることで、容易に作成でき、またＳｉ酸化膜１２ａは、ｎｍオーダーの貫通孔１２ｂを有し、さらに該マスク層１２上にはナノコラム２が成長しないので、前記マスク層１２として好適である。
　［実施の形態２］
　図６は本発明の実施の他の形態に係る化合物半導体発光素子である発光ダイオード２１の構造を模式的に示す断面図であり、図７はその発光ダイオード２１の具体的な製造工程を説明するための図である。この発光ダイオード２１は、前述の発光ダイオード１に類似し、対応する部分には同一の参照符号を付して示し、その説明を省略する。注目すべきは、この発光ダイオード２１では、壁１３上にもマスク層２２が形成されていることである。このマスク層２２と前述のマスク層１２とが同じ材質で成る場合、このマスク層２２は薄く形成され、その厚さは、貫通孔２２ｂと貫通孔１２ｂとの個数が、所望の成長速度の差となるように選ばれればよい。また異なる材質で成る場合、前述のように吸着確率および拡散速度が変わるので、それらに所望の成長速度を勘案した厚さとなるように選ばれればよい。
　マスク層１２，２２の形成方法は、先ず前記図２Ａで示すように、Ｓｉ基板４上にトレンチ１１を形成した後、前記常圧ＣＶＤ装置を用いて、全面にＳｉ酸化膜を５ｎｍ堆積させる。その後、通常のリソグラフィ工程とＲＩＥ装置とを用いて、図７Ａで示すように、トレンチ１１外すなわち壁１３上のＳｉ酸化膜を除去し、トレンチ１１内のみに前記Ｓｉ酸化膜１２ａを残す。次に、再び前記常圧ＣＶＤ装置を用いて、全面にＳｉ酸化膜を５ｎｍ堆積させると、図７Ｂで示すように、トレンチ１１内には１０ｎｍの前記Ｓｉ酸化膜１２ａが、壁１３上には５ｎｍの前記Ｓｉ酸化膜２２ａがそれぞれ形成されることになる。
　こうして、壁１３上には貫通孔２２ｂの多いマスク層２２が、トレンチ１１内には貫通孔１２ｂの少ないマスク層１２が形成され、前述のようにナノコラム２の成長速度に差を持たせることができる。
　上述のように構成される発光ダイオード１，２１を照明装置に用いることで、単一種類の該発光ダイオード１，２１を用いても、白色光などの所望の色味を高精度に実現する照明装置を実現することができる。
　即ち、本発明の一局面に従う化合物半導体発光素子は、一方の電極側となる基板と、前記基板上に垂直方向に延びるナノスケールの複数の柱状結晶構造体と、前記複数の柱状結晶構造体の頂部を互いに接続する他方の電極とを備え、前記基板上には、第１領域と、当該第１領域との間に段差を有して当該第１領域より基板の厚みが大きい第２領域とが設けられ、前記基板上の第１領域の表面に多孔の第１マスク層が形成され、前記複数の柱状結晶構造体は、前記基板上の第１及び第２領域に、ｎ型半導体層と発光層とｐ型半導体層とが順に積層されたものである。
　この構成によれば、多孔の第１マスク層が形成された第１領域においては、多孔のマスク層を備えない第２領域よりも柱状結晶構造体の成長速度が速いので、第１領域の柱状結晶構造体と第２領域の柱状結晶構造体とを同じ高さで揃えてその頂部を他方の電極によって互いに接続することができる。このとき、第１領域と第２領域との間の段差の高さ分だけ、第１領域の柱状結晶構造体の方が、第２領域の柱状結晶構造体より長くなる。そうすると、第１領域と第２領域とで柱状結晶構造体のアスペクト比が異なるから、第１領域と第２領域とで異なる波長の光を発光させることが可能となる。
　このとき、各領域の柱状結晶構造体のアスペクト比は、第１領域と第２領域との間の段差の大きさを調節することにより設定することができる。そして、第１領域と第２領域との間の段差の大きさは公知の半導体プロセスによって容易に高精度に設定できるから、発光色の色味を細かく高精度に調整することが容易となる。さらに、単一のチップで所望の色味を実現できるから、複数のチップを用いる場合と比べて低コストに所望の色味を実現することが容易である。
　また、前記基板上の第２領域の表面には、前記第１マスク層より孔の密度が高い多孔の第２マスク層が形成されていることが好ましい。
　この構成によれば、第１マスク層より孔の密度が高い多孔の第２マスク層が形成された第２領域では、第１領域よりも柱状結晶構造体の成長速度が遅くなる。これにより、第１領域と第２領域との間の段差分、第１領域の柱状結晶構造体の方が長くなるように第１領域と第２領域とにおける柱状結晶構造体の成長速度を調節することができるので、第１領域の柱状結晶構造体と第２領域の柱状結晶構造体とを同じ高さで揃えてその頂部を他方の電極によって互いに接続することが容易となる。
　また、前記第１マスク層は、Ｓｉ酸化膜であることが好ましい。
　この構成によれば、第１マスク層を容易に作成でき、またＳｉ酸化膜は、ｎｍオーダーの貫通孔を有し、さらに該マスク層上には柱状結晶構造体が成長しないので、前記マスク層として好適である。そして、Ｓｉ酸化膜は、薄いほど孔の密度が高くなる。従って、第１マスク層の厚さを調節することにより、第１領域の柱状結晶構造体の成長速度を調節することができる。この場合、第１マスク層の厚さは公知の半導体プロセスによって容易に設定できるから、第１領域の柱状結晶構造体の成長速度を調節することが容易となる。
　また、前記第１及び第２マスク層は、Ｓｉ酸化膜であり、前記第２マスク層は、前記第１マスク層より薄いことが好ましい。
　Ｓｉ酸化膜は、薄いほど孔の密度が高くなる。従って、第１及び第２マスク層の厚さを調節することにより、第１及び第２マスク層の孔の密度を調節することができる。そして、柱状結晶構造体の成長速度はマスク層の孔の密度が高いほど遅くなるから、第２マスク層を第１マスク層より薄くすれば、第２領域では、第１領域よりも柱状結晶構造体の成長速度が遅くなる。これにより、第１領域と第２領域との間の段差分、第１領域の柱状結晶構造体の方が長くなるように第１領域と第２領域とにおける柱状結晶構造体の成長速度を調節することができるので、第１領域の柱状結晶構造体と第２領域の柱状結晶構造体とを同じ高さで揃えてその頂部を他方の電極によって互いに接続することが容易となる。さらに、第１及び第２マスク層の厚さは公知の半導体プロセスによって容易に設定できるから、柱状結晶構造体の成長速度を微調節することが容易となる。
　また、前記第１及び第２領域において設けられた柱状結晶構造体が放射する光のスペクトルの最大強度を示す波長は、ＣＩＥ色度図における白色領域と交差する直線の両端に位置する色の波長となるように、前記第１及び第２領域において設けられた各柱状結晶構造体の長さと太さとの比がそれぞれ設定されていることが好ましい。
　この構成によれば、１素子で略白色の光を出力することが可能となる。
　また、前記基板には、前記第１及び第２領域を除く残余の領域の少なくとも一部であり、前記基板の前記他方の面において、前記第１及び第２領域と段差を有する第３領域が設けられ、前記第１、第２、及び第３領域において設けられた各柱状結晶構造体が放射する光のスペクトルの最大強度を示す波長は、ＣＩＥ色度図における白色領域を包囲する三角形の頂点に位置する色の波長となるように、前記第１、第２、及び第３領域における各柱状結晶構造体の長さと太さとの比がそれぞれ設定されていることが好ましい。
　この構成によれば、１素子で、さらに白色に近い光を出力することが可能となる。
　また、本発明の一局面に従う照明装置は、前記の化合物半導体発光素子を用いる。
　上記の構成によれば、単一種類の化合物半導体発光素子を用いても、白色光などの所望の色味を高精度に実現することが可能な照明装置を得ることができる。
　また、本発明の一局面に従う化合物半導体発光素子の製造方法は、一方の電極側となる基板上の一部の領域に、第１領域として凹所を形成することで、前記第１領域と残余の領域である第２領域との間に段差を形成する工程と、前記第１領域である凹所の底部に多孔の第１マスク層を形成する工程と、前記第１及び第２領域にｎ型半導体層と発光層とｐ型半導体層とを順に積層して、前記第１領域と前記第２領域とで略同じ高さまでナノスケールの複数の柱状結晶構造体を成長させる成長工程と、前記複数の柱状結晶構造体の頂部を他方の電極で接続する接続工程とを含む。
　この方法によれば、上述の化合物半導体発光素子を製造することができる。
　また、前記成長工程の前に、前記第２領域の表面に、前記第１マスク層より孔の密度が高い多孔の第２マスク層を形成する工程をさらに含むことが好ましい。
　この方法によれば、前記基板上の第２領域の表面に、前記第１マスク層より孔の密度が高い多孔の第２マスク層が形成される。
　また、前記成長工程において、前記ｐ型半導体層を成長させる際に、前記複数の柱状結晶構造体の径を徐々に増加させて隣接する柱状結晶構造体における各ｐ型半導体層同士を接合させ、前記接続工程において、前記各ｐ型半導体層同士が接合されて形成されたｐ型層の表面に、透明電極層を形成して前記複数の柱状結晶構造体の頂部を接続することが好ましい。
　この方法によれば、複数の柱状結晶構造体の頂部を互いに接続する電極を作成することが容易である。
　本発明の一局面に従う化合物半導体発光素子は、一方の電極側となる基板上に、ｎ型半導体層と発光層とｐ型半導体層とを順に積層して成るナノスケールの柱状結晶構造体を複数有し、前記柱状結晶構造体の頂部を他方の電極で接続して成る化合物半導体発光素子において、前記基板は段差を有し、前記基板上で、前記段差の凹所となる領域のみに多孔のマスク層を有し、或いは前記段差の凹所となる領域は凸部となる領域に比べて孔の少ないマスク層を有することを特徴とする。
　また、本発明の化合物半導体発光素子の製造方法は、一方の電極側となる基板上に、ｎ型半導体層と発光層とｐ型半導体層とを順に積層して成るナノスケールの柱状結晶構造体を複数有し、前記柱状結晶構造体の頂部を他方の電極で接続して成る化合物半導体発光素子の製造方法において、前記基板上の一部の領域に凹所を形成することで、該凹所の領域と残余の領域との間に段差を形成する工程と、前記凹所内のみに多孔のマスク層を形成、或いは前記段差の凹所となる領域は凸部となる領域に比べて孔の少ないマスク層を形成する工程と、前記柱状結晶構造体の各層を順に積層して、前記凹所の領域と凸部となる領域とで前記柱状結晶構造体を略同じ高さまで成長させる工程とを含むことを特徴とする。
　上記の構成によれば、導電性基板或いは絶縁性の基板上に導電性のバッファ層を備えるなどして、一方の電極側となる基板上に、ｎ型半導体層と発光層とｐ型半導体層とを順に積層して成り、ナノコラムやナノロッドなどと称されるナノスケールの柱状結晶構造体が複数形成され、前記柱状結晶構造体の頂部を他方の電極で接続して成る化合物半導体発光素子において、その柱状結晶構造体を成長させるにあたって、段差を有する基板を用いるとともに、多孔のマスク層を用い、前記段差の凹所となる領域のみに前記マスク層を形成して、凸部となる領域にはマスク層を形成せず、或いは共にマスク層を形成して、前記段差の凹所となる領域は凸部となる領域に比べて孔を少なく、すなわち厚いマスク層とする。
　したがって、基板上に供給される柱状結晶構造体の材料は、マスク層の有る領域或いはより孔の少ないマスク層の方で、マスク層表面を拡散して結晶核に集まり、柱状結晶構造体の成長が速くなる。これによって、所定の時間成長させた柱状結晶構造体群は、前記凹所が存在しても、前記他方の電極の接続される頂部を略同じ高さとすることができる。こうして、高さの異なる、すなわちアスペクト比が異なり、放射する光のスペクトルの最大強度を示す波長が異なる柱状結晶構造体を少なくとも２種類以上形成することができる。これによって、同一基板でかつ単一の成長工程で簡単に、したがって低コストに、白色光などの所望の色味を実現する固体光源を実現することができる。また、蛍光体を用いずに所望の色味を実現できるので、高い信頼性および長寿命化を図ることができるとともに、前記凸部および凹所の面積を任意に調整できるので、ユーザーニーズに合わせて前記色味を細かく高精度に調整することができる。
　本発明の一局面に従う化合物半導体発光素子およびその製造方法は、以上のように、導電性基板或いは絶縁性の基板上に導電性のバッファ層を備えるなどして、一方の電極側となる基板上に、ｎ型半導体層と発光層とｐ型半導体層とを順に積層して成り、ナノコラムやナノロッドなどと称されるナノスケールの柱状結晶構造体が複数形成され、前記柱状結晶構造体の頂部を他方の電極で接続して成る化合物半導体発光素子において、その柱状結晶構造体を成長させるにあたって、段差を有する基板を用いるとともに、多孔のマスク層を用い、前記段差の凹所となる領域のみに前記マスク層を形成して、凸部となる領域にはマスク層を形成せず、或いは共にマスク層を形成して、前記段差の凹所となる領域は凸部となる領域に比べて孔を少なく、すなわち厚いマスク層とする。
　それゆえ、基板上に供給される柱状結晶構造体の材料は、マスク層の有る領域或いはより孔の少ないマスク層の方で結晶核に集まり、柱状結晶構造体の成長が速く、所定の時間成長させた柱状結晶構造体群は、前記凹所が存在しても、前記他方の電極の接続される頂部を略同じ高さとすることができる。こうして、高さの異なる、すなわちアスペクト比が異なり、放射する光のスペクトルの最大強度を示す波長が異なる柱状結晶構造体を少なくとも２種類以上形成することができる。これによって、同一基板でかつ単一の成長工程で簡単に、したがって低コストに、白色光などの所望の色味を実現する固体光源を実現することができる。また、蛍光体を用いずに所望の色味を実現できるので、高い信頼性および長寿命化を図ることができるとともに、前記凸部および凹所の面積を任意に調整できるので、ユーザーニーズに合わせて前記色味を細かく高精度に調整することができる。

Claims (10)

  1. 　一方の電極側となる基板と、
    　前記基板上に垂直方向に延びるナノスケールの複数の柱状結晶構造体と、
    　前記複数の柱状結晶構造体の頂部を互いに接続する他方の電極とを備え、
    　前記基板上には、第１領域と、当該第１領域との間に段差を有して当該第１領域より基板の厚みが大きい第２領域とが設けられ、
    　前記基板上の第１領域の表面に多孔の第１マスク層が形成され、
    　前記複数の柱状結晶構造体は、前記基板上の第１及び第２領域に、ｎ型半導体層と発光層とｐ型半導体層とが順に積層されたものであること
    　を特徴とする化合物半導体発光素子。
  2. 　前記基板上の第２領域の表面には、前記第１マスク層より孔の密度が高い多孔の第２マスク層が形成されていること
    　を特徴とする請求項１記載の化合物半導体発光素子。
  3. 　前記第１マスク層は、Ｓｉ酸化膜であることを特徴とする請求項１又は２記載の化合物半導体発光素子。
  4. 　前記第１及び第２マスク層は、Ｓｉ酸化膜であり、
    　前記第２マスク層は、前記第１マスク層より薄いことを特徴とする請求項２記載の化合物半導体発光素子。
  5. 　前記第１及び第２領域において設けられた柱状結晶構造体が放射する光のスペクトルの最大強度を示す波長は、ＣＩＥ色度図における白色領域と交差する直線の両端に位置する色の波長となるように、前記第１及び第２領域において設けられた各柱状結晶構造体の長さと太さとの比がそれぞれ設定されていること
    　を特徴とする請求項１～４のいずれか１項に記載の化合物半導体発光素子。
  6. 　前記基板には、前記第１及び第２領域を除く残余の領域の少なくとも一部であり、前記基板の前記他方の面において、前記第１及び第２領域と段差を有する第３領域が設けられ、
    　前記第１、第２、及び第３領域において設けられた各柱状結晶構造体が放射する光のスペクトルの最大強度を示す波長は、ＣＩＥ色度図における白色領域を包囲する三角形の頂点に位置する色の波長となるように、前記第１、第２、及び第３領域における各柱状結晶構造体の長さと太さとの比がそれぞれ設定されていること
    　を特徴とする請求項１～４のいずれか１項に記載の化合物半導体発光素子。
  7. 　請求項１～６のいずれか１項に記載の化合物半導体発光素子を用いることを特徴とする照明装置。
  8. 　一方の電極側となる基板上の一部の領域に、第１領域として凹所を形成することで、前記第１領域と残余の領域である第２領域との間に段差を形成する工程と、
    　前記第１領域である凹所の底部に多孔の第１マスク層を形成する工程と、
    　前記第１及び第２領域にｎ型半導体層と発光層とｐ型半導体層とを順に積層して、前記第１領域と前記第２領域とで略同じ高さまでナノスケールの複数の柱状結晶構造体を成長させる成長工程と、
    　前記複数の柱状結晶構造体の頂部を他方の電極で接続する接続工程とを含むことを特徴とする化合物半導体発光素子の製造方法。
  9. 　前記成長工程の前に、前記第２領域の表面に、前記第１マスク層より孔の密度が高い多孔の第２マスク層を形成する工程をさらに含むことを特徴とする請求項８記載の化合物半導体発光素子の製造方法。
  10. 　前記成長工程において、前記ｐ型半導体層を成長させる際に、前記複数の柱状結晶構造体の径を徐々に増加させて隣接する柱状結晶構造体における各ｐ型半導体層同士を接合させ、
    　前記接続工程において、前記各ｐ型半導体層同士が接合されて形成されたｐ型層の表面に、透明電極層を形成して前記複数の柱状結晶構造体の頂部を接続することを特徴とする請求項８又は９記載の化合物半導体発光素子の製造方法。
PCT/JP2009/059504 2008-05-26 2009-05-25 化合物半導体発光素子およびそれを用いる照明装置ならびに化合物半導体発光素子の製造方法 WO2009145131A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US12/993,509 US8247791B2 (en) 2008-05-26 2009-05-25 Compound semiconductor light emitting element, illuminating apparatus using compound semiconductor light emitting element, and method for manufacturing compound semiconductor light emitting element
EP09754639A EP2290710B1 (en) 2008-05-26 2009-05-25 Compound semiconductor light emitting element, illuminating apparatus using compound semiconductor light emitting element, and method for manufacturing compound semiconductor light emitting element
CN2009801198869A CN102047450B (zh) 2008-05-26 2009-05-25 化合物半导体发光元件、采用该化合物半导体发光元件的照明装置以及化合物半导体发光元件的制造方法
KR1020107027011A KR101196579B1 (ko) 2008-05-26 2009-05-25 화합물 반도체 발광 소자 및 이를 이용하는 조명 장치 및 화합물 반도체 발광 소자의 제조 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008137220A JP5145120B2 (ja) 2008-05-26 2008-05-26 化合物半導体発光素子およびそれを用いる照明装置ならびに化合物半導体発光素子の製造方法
JP2008-137220 2008-05-26

Publications (1)

Publication Number Publication Date
WO2009145131A1 true WO2009145131A1 (ja) 2009-12-03

Family

ID=41377006

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/059504 WO2009145131A1 (ja) 2008-05-26 2009-05-25 化合物半導体発光素子およびそれを用いる照明装置ならびに化合物半導体発光素子の製造方法

Country Status (6)

Country Link
US (1) US8247791B2 (ja)
EP (1) EP2290710B1 (ja)
JP (1) JP5145120B2 (ja)
KR (1) KR101196579B1 (ja)
CN (1) CN102047450B (ja)
WO (1) WO2009145131A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016527706A (ja) * 2013-06-07 2016-09-08 グロ アーベーＧｌｏ Ａｂ マルチカラーｌｅｄ及びその製造方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8237151B2 (en) 2009-01-09 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-based devices and methods for making the same
US8436335B2 (en) 2008-10-29 2013-05-07 Panasonic Corporation Detecting element, detecting device, and oxygen concentration test device
KR101517851B1 (ko) * 2009-03-26 2015-05-06 삼성전자 주식회사 반도체 소자의 제조 방법
US8409965B2 (en) * 2011-04-26 2013-04-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for LED with nano-patterned substrate
US8350249B1 (en) 2011-09-26 2013-01-08 Glo Ab Coalesced nanowire structures with interstitial voids and method for manufacturing the same
US9035278B2 (en) 2011-09-26 2015-05-19 Glo Ab Coalesced nanowire structures with interstitial voids and method for manufacturing the same
JP5896565B2 (ja) * 2012-10-04 2016-03-30 株式会社ナノマテリアル研究所 半導体デバイス
FR2997420B1 (fr) 2012-10-26 2017-02-24 Commissariat Energie Atomique Procede de croissance d'au moins un nanofil a partir d'une couche d'un metal de transition nitrure obtenue en deux etapes
FR2997558B1 (fr) * 2012-10-26 2015-12-18 Aledia Dispositif opto-electrique et son procede de fabrication
US9537044B2 (en) * 2012-10-26 2017-01-03 Aledia Optoelectric device and method for manufacturing the same
FR2997557B1 (fr) 2012-10-26 2016-01-01 Commissariat Energie Atomique Dispositif electronique a nanofil(s) muni d'une couche tampon en metal de transition, procede de croissance d'au moins un nanofil, et procede de fabrication d'un dispositif
FR3004006B1 (fr) 2013-03-28 2016-10-07 Aledia Dispositif electroluminescent a nanofils actifs et nanofils de contact et procede de fabrication
KR102227770B1 (ko) 2014-08-29 2021-03-16 삼성전자주식회사 나노구조 반도체 발광소자
US9593820B1 (en) 2016-09-28 2017-03-14 Ford Global Technologies, Llc Vehicle illumination system
JP6988173B2 (ja) 2017-05-31 2022-01-05 セイコーエプソン株式会社 発光装置およびプロジェクター
JP7147132B2 (ja) * 2017-05-31 2022-10-05 セイコーエプソン株式会社 発光装置、プロジェクター、および発光装置の製造方法
JP6988460B2 (ja) 2017-12-26 2022-01-05 セイコーエプソン株式会社 発光装置、発光装置の製造方法、およびプロジェクター
JP7207012B2 (ja) 2019-02-27 2023-01-18 セイコーエプソン株式会社 発光装置の製造方法、発光装置、およびプロジェクター
FR3098013B1 (fr) * 2019-06-25 2021-07-02 Commissariat Energie Atomique Procédé de fabrication d'un dispositif optoélectronique à diodes électroluminescentes de type axial

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005228936A (ja) 2004-02-13 2005-08-25 Dongguk Univ 発光ダイオードおよびその製造方法
JP2005268783A (ja) * 2004-03-19 2005-09-29 Internatl Business Mach Corp <Ibm> 自己整合型ナノコラム・エアブリッジを形成する方法およびそれによって形成される構造
JP2007123398A (ja) 2005-10-26 2007-05-17 Matsushita Electric Works Ltd 半導体発光素子およびそれを用いる照明装置ならびに半導体発光素子の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7122827B2 (en) * 2003-10-15 2006-10-17 General Electric Company Monolithic light emitting devices based on wide bandgap semiconductor nanostructures and methods for making same
JP2005136238A (ja) * 2003-10-30 2005-05-26 Kyocera Corp 発光ダイオードアレイ装置及びそれを用いた発光ダイオードプリンタ
US7132677B2 (en) * 2004-02-13 2006-11-07 Dongguk University Super bright light emitting diode of nanorod array structure having InGaN quantum well and method for manufacturing the same
US8088293B2 (en) * 2004-07-29 2012-01-03 Micron Technology, Inc. Methods of forming reticles configured for imprint lithography
TWI500072B (zh) 2004-08-31 2015-09-11 Sophia School Corp 發光元件之製造方法
WO2006060599A2 (en) * 2004-12-02 2006-06-08 The Regents Of The University Of California Semiconductor devices based on coalesced nano-rod arrays
KR100668964B1 (ko) 2005-09-27 2007-01-12 엘지전자 주식회사 나노 홈을 갖는 발광 소자 및 그의 제조 방법
JP4890558B2 (ja) 2006-10-20 2012-03-07 パナソニック電工株式会社 サファイア基板およびそれを用いる窒化物半導体発光素子ならびに窒化物半導体発光素子の製造方法
US8263990B2 (en) 2008-03-14 2012-09-11 Panasonic Corporation Compound semiconductor light-emitting element and illumination device using the same, and method for manufacturing compound semiconductor light-emitting element
US7906354B1 (en) * 2010-03-30 2011-03-15 Eastman Kodak Company Light emitting nanowire device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005228936A (ja) 2004-02-13 2005-08-25 Dongguk Univ 発光ダイオードおよびその製造方法
JP2005268783A (ja) * 2004-03-19 2005-09-29 Internatl Business Mach Corp <Ibm> 自己整合型ナノコラム・エアブリッジを形成する方法およびそれによって形成される構造
JP2007123398A (ja) 2005-10-26 2007-05-17 Matsushita Electric Works Ltd 半導体発光素子およびそれを用いる照明装置ならびに半導体発光素子の製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2290710A4

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016527706A (ja) * 2013-06-07 2016-09-08 グロ アーベーＧｌｏ Ａｂ マルチカラーｌｅｄ及びその製造方法
US9748437B2 (en) 2013-06-07 2017-08-29 Glo Ab Multicolor LED and method of fabricating thereof
US10304992B2 (en) 2013-06-07 2019-05-28 Glo Ab Multicolor LED and method of fabricating thereof

Also Published As

Publication number Publication date
US20110062453A1 (en) 2011-03-17
US8247791B2 (en) 2012-08-21
KR20110003568A (ko) 2011-01-12
EP2290710A1 (en) 2011-03-02
EP2290710B1 (en) 2012-08-15
EP2290710A4 (en) 2011-06-29
CN102047450B (zh) 2013-03-13
KR101196579B1 (ko) 2012-11-02
CN102047450A (zh) 2011-05-04
JP2009283876A (ja) 2009-12-03
JP5145120B2 (ja) 2013-02-13

Similar Documents

Publication Publication Date Title
JP5145120B2 (ja) 化合物半導体発光素子およびそれを用いる照明装置ならびに化合物半導体発光素子の製造方法
JP5227224B2 (ja) 化合物半導体発光素子およびそれを用いる照明装置ならびに化合物半導体発光素子の製造方法
US8399876B2 (en) Semiconductor dies, light-emitting devices, methods of manufacturing and methods of generating multi-wavelength light
CN111048641B (zh) 一种单芯片白光发光二极管及其制备方法
JP4116260B2 (ja) 半導体発光装置
JP2008544567A (ja) 窒化物多重量子ウェルを有するナノロッドアレイ構造の発光ダイオード、その製造方法、及びナノロッド
WO2009041237A1 (ja) Ⅲ族窒化物半導体発光素子
JP2008544536A (ja) ナノ構造体及びそれを採用した発光ダイオードとその製造方法
JP2002222991A (ja) 半導体発光素子
JP2004063732A (ja) 発光素子
KR100670929B1 (ko) 플립칩 구조의 발광 소자 및 이의 제조 방법
JP2002305327A (ja) 窒化物系半導体発光素子
JP4062360B2 (ja) 発光素子
KR100853935B1 (ko) 반도체 발광 다이오드 및 그의 제조방법
JP3969378B2 (ja) 発光素子
KR100608919B1 (ko) 발광 소자 및 이의 제조 방법
JP2004193498A (ja) 半導体発光素子及びその製造方法
JP2003309288A (ja) 発光素子
CN115312559A (zh) 紫外和可见光的混合光源及其制备方法
KR20110006900A (ko) 발광장치의 제조방법
JPH11330545A (ja) 窒化ガリウム系化合物半導体発光素子
JP2005294876A (ja) 窒化ガリウム系化合物半導体発光素子
JP2007150363A (ja) 発光素子
JP2005094043A (ja) 窒化ガリウム系化合物半導体発光素子
JP2009010429A (ja) 窒化ガリウム系化合物半導体発光素子

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980119886.9

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09754639

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 12993509

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20107027011

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2009754639

Country of ref document: EP