CN102047450B - 化合物半导体发光元件、采用该化合物半导体发光元件的照明装置以及化合物半导体发光元件的制造方法 - Google Patents

化合物半导体发光元件、采用该化合物半导体发光元件的照明装置以及化合物半导体发光元件的制造方法 Download PDF

Info

Publication number
CN102047450B
CN102047450B CN2009801198869A CN200980119886A CN102047450B CN 102047450 B CN102047450 B CN 102047450B CN 2009801198869 A CN2009801198869 A CN 2009801198869A CN 200980119886 A CN200980119886 A CN 200980119886A CN 102047450 B CN102047450 B CN 102047450B
Authority
CN
China
Prior art keywords
area
crystal structure
columnar crystal
compound semiconductor
mask layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2009801198869A
Other languages
English (en)
Other versions
CN102047450A (zh
Inventor
罗伯特·大卫·阿米蒂奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
松下电器产业株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 松下电器产业株式会社 filed Critical 松下电器产业株式会社
Publication of CN102047450A publication Critical patent/CN102047450A/zh
Application granted granted Critical
Publication of CN102047450B publication Critical patent/CN102047450B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H01L21/0265—Pendeoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)

Abstract

本发明公开一种化合物半导体发光元件，包括：构成其中之一电极侧的衬底；在所述衬底上沿垂直方向延伸的纳米级多个柱状结晶结构体；以及将所述多个柱状结晶结构体的顶部相互连接的另一电极，其中，在所述衬底上设置有第一区域和第二区域，所述第二区域与该第一区域之间具有高度差且衬底的厚度大于该第一区域，在所述衬底上的第一区域的表面形成有多孔的第一掩膜层，所述多个柱状结晶结构体是在所述衬底上的第一及第二区域依次层叠有n型半导体层、发光层以及p型半导体层的结构。

Description

化合物半导体发光元件、采用该化合物半导体发光元件的照明装置以及化合物半导体发光元件的制造方法
技术领域
本发明涉及在化合物半导体内使电子与空穴复合(electron-hole recombination)而发光的化合物半导体发光元件及采用该化合物半导体发光元件的照明装置以及化合物半导体发光元件的制造方法，特别是涉及具有多个称为纳米柱(nano column)或纳米棒(nanorod)的柱状结晶结构体的所述化合物半导体发光元件。 
背景技术
近年来，使用氮化物半导体(以下称为氮化物(nitride))，在其中形成发光层，并从外部注入电流，在该发光层内使电子与空穴复合而发光的发光元件的发展惊人。另外，利用从所述发光元件发出的光的一部分激励荧光体，以将荧光体产生的光和来自发光元件的光混合而得到的白色光作为光源，应用于照明装置的技术受到瞩目。然而，未能获得满足高效率的要求的光源。作为其理由，如特别着眼于使用荧光体得到白色光的过程，则使效率下降的主要原因主要有两个。 
首先，使效率下降的第一个原因是由于波长转换损失了一部分能量(斯托克斯损耗(Stokes’loss))。具体而言，从发光元件发出、被荧光体吸收的激励光，被波长转换为能量低于从发光元件产生的光所具有的能量的光，再向外部发射。此时，产生相当于来自发光元件的激励光与来自荧光体的发出光分别具有的能量之差的损耗，使效率下降。 
使效率下降的第二个原因是在荧光体的非发光再结合(non-emissive recombination)导致的效率下降(荧光体的内部量子效率的下降)。具体而言，存在于荧光体内的晶体缺陷作为非发光再结合中心发挥功能，通过激励光在荧光体内生成的载体的一部分没有对发光起作用，而被所述晶体缺陷捕获，使荧光体的发光效率下降。 
因此，在通过使用荧光体经过如上所述的两个阶段得到白色光时，效率会显著下降，阻碍发光元件的高效化。以上的说明引用了本申请的申请人在以前提出的专利文献1的记载。此外，若使用所述荧光体，则由于硫化物系列、硅酸盐系列及卤化硅酸盐系列(halosilicate)荧光体会产生湿度导致的水解(水合反应)，并且会因紫外光等激励光而急速 劣化，因此存在可靠性较低，寿命较短的问题。另外，若使用荧光体，则还存在显色性或色调不够的问题。即，在实现高显色的白色发光时，在现状下，红色荧光体的发光较弱，显色性与发光效率处于取舍(tradeoff)关系。另一方面，在用紫外发光半导体激励RGB的3色的荧光体的方法中，目前无法得到高效率的荧光体。 
因此，在现在的技术下，为了实现高显色且可靠性较高的白色LED，只有使用RGB的3色的芯片(chip)的方法，但存在的问题是：难以设计不产生色差的光学系统，或从成本考虑难以将该技术应用于一般照明水平。 
因此，对于如上所述的技术问题，本申请人提出了如下的化合物半导体发光元件，即不使用荧光体，且通过使用所述柱状结晶结构体，从而用1个芯片就能实现白色等多色发光。具体而言，在衬底上，以低于所述柱状结晶结构体的通常的生长温度的温度，使结晶生长的核生长，并经过一定时间而上升至通常的生长温度，从而使所述核具有偏差。之后，通过以通常方式使柱状结晶结构体生长，使发光层的膜厚和组成也具有偏差，使各柱状结晶结构体以不同的波长发光。另外，关于所述柱状结晶结构体的生长，在专利文献2等中有所记载。 
所述专利文献1所记载的方法，在同一衬底且以单一的生长工序，能简单因而低成本地实现可多色发光的固体光源，是较好的方法。然而，由于利用生长的偏差实现多色发光，因此存在用于照明用途等的情况下调整为所期望的色调时的精度较低的问题。 
专利文献1：日本专利公开公报特开2007-123398号 
专利文献2：日本专利公开公报特开2005-228936号 
发明内容
本发明的目的在于提供一种化合物半导体发光元件及采用该化合物半导体发光元件的照明装置以及化合物半导体发光元件的制造方法，能易于以低成本实现所期望的色调(hue)，并细致且高精度地调整所述色调。 
本发明所涉及的化合物半导体发光元件包括：构成其中之一电极侧的衬底；在所述衬底上沿垂直方向延伸的纳米级多个柱状结晶结构体；以及将所述多个柱状结晶结构体的顶部相互连接的另一电极，其中，在所述衬底上设置有第一区域和第二区域，所述第二区域与该第一区域之间具有高度差且所述第二区域的衬底的厚度大于该第一区域的衬底的厚度，在所述衬底上的第一区域的表面形成有多孔的第一掩膜层，所述多个柱状结晶结构体是在所述衬底上的第一及第二区域依次层叠n型半导体层、发光层以及p型半导体层的结 构。 
根据该结构，在形成多孔的第一掩膜层的第一区域，柱状结晶结构体的生长速度快于不具有多孔的掩膜层的第二区域，因此可以使第一区域的柱状结晶结构体和第二区域的柱状结晶结构体对齐于相同高度，并用另一电极将它们的顶部相互连接。此时，第一区域的柱状结晶结构体比第二区域的柱状结晶结构体长第一区域与第二区域之间的高度差的程度。于是，由于第一区域与第二区域的柱状结晶结构体的纵横比不同，因此，可以在第一区域与第二区域发出不同波长的光。 
此时，可以通过调节第一区域与第二区域之间的高度差的大小来设定各区域的柱状结晶结构体的纵横比。而且，第一区域与第二区域之间的高度差的大小可以通过众所周知的半导体工艺容易且高精度地加以设定，因此易于细致且高精度地调整发光色的色调。此外，能够通过单一的芯片实现所期望的色调，与使用多个芯片的情况相比，易于以低成本实现所期望的色调。 
另外，本发明所涉及的照明装置采用所述化合物半导体发光元件。 
根据所述结构，即使使用单一种类的化合物半导体发光元件，也能得到能够高精度地实现白色光等所期望的色调的照明装置。 
另外，本发明所涉及的化合物半导体发光元件的制造方法包括以下工序：通过在构成其中之一电极侧的衬底上的一部分区域形成凹部来作为第一区域，从而在所述第一区域与作为其余的区域的第二区域之间形成高度差的工序；在作为所述第一区域的凹部的底部形成多孔的第一掩膜层的工序；在所述第一及第二区域依次层叠n型半导体层、发光层及p型半导体层，从而让多个纳米级的柱状结晶结构体生长，直到所述第一区域与所述第二区域的高度大致相同为止的生长工序；以及用另一电极连接所述多个柱状结晶结构体的顶部的连接工序。 
根据本方法，能够制造所述化合物半导体发光元件。 
附图说明
图1是模式地表示作为本发明的一实施方式所涉及的化合物半导体发光元件的发光二极管的结构的剖视图。 
图2是用于说明图1所示的发光二极管的具体的制造工序的图。 
图3是用于说明控制纳米柱的生长的掩模层的结构的图。 
图4是用于说明所述掩模层引起的纳米柱的生长速度的差异的图。 
图5是表示本申请发明人的实验结果的表示峰值波长的差异相对于纳米柱的高度的差异的曲线图。 
图6是模式地表示作为本发明的另一实施方式所涉及的化合物半导体发光元件的发光二极管的结构的剖视图。 
图7是用于说明图6所示的发光二极管的具体的制造工序的图。 
具体实施方式
(实施方式1) 
图1是表示作为本发明的一实施方式所涉及的化合物半导体发光元件的发光二极管1的结构的剖视图。在本实施方式中，作为纳米柱(nano-columm)2(柱状结晶结构体)的材料以GaN为例，但不限于此，可将包含氧化物、氮化物、氧氮化物等的全部化合物半导体为对象。另外，纳米柱2的生长以利用分子束外延(MBE)装置进行为前提，但众所周知，也可以使用金属有机气相沉积(MOCVD)装置或氢化物气相外延(HVPE)装置等来生成纳米柱2。下面，如无特别说明，则使用的是MBE装置。 
该发光二极管1，在作为其中之一电极的n型电极3侧的Si衬底4上形成有多个所述纳米柱2，这些纳米柱2是通过依次层叠n型半导体层5、发光层6以及p型半导体层7而形成。另外，用作为另一电极的透明电极8及p型电极9连接纳米柱2的顶部，从而构成GaN纳米柱LED。应该关注的是，在本实施方式中，在所述Si衬底4上的部分区域形成作为凹部的沟槽(trench)11(第一区域)，进一步在该沟槽11内形成控制(促进)纳米柱2的生长的掩模层12(第一掩模层)。 
图2是用于说明如上所述的发光二极管1的具体的制造工序的图。首先，在面方位(111)的n型的所述Si衬底4上，利用RIE装置，如图2(A)所示形成沟槽11。沟槽11的形状例如为宽度W1＝20μm、壁13的厚度即沟槽间距离W2＝40μm、深度H＝300nm。接着，在形成了所述沟槽11的Si衬底4的表面，使用常压CVD装置堆积Si氧化膜后，使用通常的光刻工序(lithography process)和RIE装置，除去沟槽11外即壁13上(第二区域)的Si氧化膜，仅在沟槽11内残留Si氧化膜，形成图2(B)所示的掩膜层12。 
具体而言，如图3(A)的掩膜层121所示，Si氧化膜12a与热氧化膜相比细致性较差，因此构成内部具有贯穿孔12b的多孔质的膜。而且，由于所述贯穿孔12b随机地存在，因此使该Si氧化膜12a的厚度越厚，则如图3(B)的掩膜层122所示，连通至Si衬底4的表面的贯穿孔12b的个数急剧减少。如从上方观察图3(A)及(B)，则分别如图3(C)及(D) 所示。Si氧化膜12a的厚度例如在图3(A)及(C)中为5nm，在图3(B)及(D)中为10nm。 
如此形成多孔的掩膜层12后，利用所述MBE装置，如图2(C)所示地使纳米柱2生长。具体而言，在真空度为2e-5torr、衬底温度为750℃、等离子体输出为450W的条件下，作为载体气体供给氢气(H2)，作为Ga原料供给三甲基镓(Ga(CH3)3)，作为氮原料供给氨(NH3)。并且，为了添加具有n型传导性的Si作为杂质，供给硅烷(SiH4)。虽然受生长条件的影响，但在以3.4nm/min的流量供给Ga束流(flux)，设所述Si氧化膜12a的厚度为10nm时，所述n型半导体层5以壁13上的五倍左右的速度在所述沟槽11内生长，通过约24分钟的生长，沟槽11内的n型半导体层5和壁13上的n型半导体层5的高度大致相同。 
纳米柱2的n型半导体层5在沟槽11内比在壁13上生长得快，其理由一般被认为如下。即认为，Si氧化膜12a上不生长用于纳米柱2的生长的核，因此，例如GaN纳米柱的生长的情况下，吸附于Si氧化膜12a上的Ga原子和N原子在Si氧化膜12a上扩散，到达贯穿孔12b内的GaN结晶核而有助于GaN纳米柱的生长。其结果，与图3(A)所示的薄掩膜121相比，在图3(B)所示的厚掩膜122中，通过贯穿孔12b内的GaN结晶核而被供给更多有助于生长的原子，从而纳米柱2的生长速度更快。因此，比较无薄掩12的纳米柱2自然生长的壁13上和有掩膜12的结晶核的密度低的沟槽11内，则在沟槽11内，通过结晶核有助于生长的原子更多地被供给，从而如上所述，纳米柱2的生长速度更快。另外，通过改变衬底4及掩膜层12的材料，各原子的吸附概率、扩散速度发生改变，因此也可改变生长速度。 
接下来，使衬底温度下降到650℃，将杂质气体从所述硅烷(SiH4)变更至作为In原料的三甲基铟(In(CH3)3)，使该In束流的流量为10nm/min，使由InGaN量子阱(quantumwells)构成的所述发光层6生长。生长时间为1分钟。Ga束流的流量及等离子体输出与n型半导体层5生长时相同。此处，重要的是，In束流的流速(rate)远远大于Ga束流的流速，且Ga束流的流速小于N束流的流速。所述发光层6也可以形成为InGaN/GaN多量子阱(multilayer quantum well)结构。另外，在所述n型半导体层5内也可以适当形成反射膜。 
进一步，将衬底温度提高至750℃，将杂质气体从所述三甲基铟(In(CH3)3)变更为包含具有p型传导性的Mg的二茂镁(cyclopentadienyl magnesium)(Mg(C5H5)2)，使该Mg束流的流量设为1nm/min，使所述Ga束流的流量设为5nm/min，而使所述p型半导体层7生长。生长时间为4分钟，等离子体输出在纳米柱2的生长期间，同样为所述450W。 在该p型半导体层7生长时，通过逐渐改变氨(NH3)的流量、载体气体H2的流量、或者生长温度，从而使纳米柱2的直径逐渐增加，来形成平整的p型层14。 
之后，通过在EB蒸镀装置进行蒸镀，如图1所示，在所述p型层14的表面形成层叠有厚度3nm的Ni层与厚度10nm的ITO层的层叠p型接触层来作为所述透明电极8，在该透明电极8上形成包括500nm的Au的p型垫电极(pad electrode)来作为所述p型电极9。另外，同样地，通过在EB蒸镀装置进行蒸镀，在Si衬底4的背面形成包括层叠有厚度30nm的Ti层和厚度500nm的Au层的层叠n型接触层以及n型垫电极的所述n型电极3，以此制成该发光二极管1。 
如上所述，通过在Si衬底4的一部分区域形成沟槽11，在该沟槽11内进一步形成控制(促进)所述纳米柱2的生长的多孔掩膜层12，之后再使所述纳米柱2的生长，从而使具有所述掩膜层12的区域与没有该层的壁13上的区域相比，纳米柱2的生长更快。因此，如使纳米柱2生长规定的时间，则吸收所述沟槽11与壁13的高度差(level difference)，p型层14的表面大致成为相同的高度。这样一来，可以形成至少两种以上的高度不同、即纵横比不同，且表示发射的光的光谱的最大强度的波长不同的纳米柱2。 
此处，图5表示本申请发明人进行的实验结果。该图5是表示以所述组成使直径300nm的纳米柱2生长时的高度(长度)与峰值波长的关系的图。可见，纳米柱2的高度(长度)越高(越长)、即纵横比越大，则峰值波长越长。如上所述，纵横比越大则峰值波长越长的原因如下。首先，涉及GaN纳米柱生长的机理的原子供给是由吸附脱离过程及表面扩散过程决定的。下面，大概地说明纳米柱生长的机理。本发明人认为：在纳米柱生长的条件下，表面扩散过程支配Ga原子的供给。即，Ga原子边从纳米柱的根部向前端扩散，边以一定的概率脱离。可以假设该脱离的概率与扩散时间成比例。 
另一方面，就In原子而言，随着通常的结晶生长，向量子阱层的吸附脱离过程占支配地位。因此，随着纳米柱的高度(长度)升高(变长)，到达量子阱层的Ga原子减少；另一方面，In原子与纳米柱的高度无关地以一定的比例被吸入到量子阱层中。结果，量子阱层的In/Ga比率与纳米柱的高度成比例地增加，如上所述地发光波长向长波长一侧变化。另外，在高度相同但直径不同时，被吸入量子阱层的In原子数与纳米柱的直径的平方成比例。另一方面，Ga原子数与纳米柱的直径成比例。其结果，In/Ga比率与直径成比例地增加。由以上可知，决定波长的In/Ga比率取决于纳米柱的纵横比(高度/直径)，纵横比越大，越向长波长一侧变化。 
通过应用这样的机理，在同一生长条件下，可以在1个芯片上形成具有所述掩膜层12 的区域和没有该层的壁13上的区域的波长不同的LED芯片。而且，通过将各纳米柱2的长度设定为使其分别发射与CIE(Commission International de l′Eclairage，国际照明委员会)色度图的白色区域交叉的直线的长波长一侧的光和短波长一侧的光，从而能够生成白色光。另外，通过将所述高度差设为3级，将表示各区域的纳米柱2发射的光的光谱的最大强度的波长设定为，位于包围所述CIE色度图的白色区域的三角形顶点的颜色的波长，从而能够生成更真实的白色光。 
由此，可使用同一Si衬底4，且以单一的生长工序，简单而低成本地制成实现白色光等所期望的色调的固体光源。另外，由于不使用荧光体而能够实现所期望的色调，因此可以实现较高的可靠性及长寿命化，并且由于可以任意调整所述掩膜层12及沟槽11的面积，因此可以根据用户需求细致、高精度地调整所述色调。 
另外，通过将所述掩膜层12设为Si氧化膜12a，可以容易地制作，并且Si氧化膜12a具有nm级(nanometer-order)的贯穿孔12b，而且该掩膜层12上没有纳米柱2生长，因此适合作为所述掩膜层12。 
(实施方式2) 
图6是模式地表示作为本发明的另一实施方式所涉及的化合物半导体发光元件的发光二极管21的结构的剖视图，图7是用于说明该发光二极管21的具体的制造工序的图。该发光二极管21与所述发光二极管1类似，在对应的部分标注同一参照符号进行表示，并省略其说明。应该关注的是，在该发光二极管21中，在壁13上也形成有掩膜层22。该掩膜层22与所述掩膜层12由相同材质构成的情况下，该掩膜层22形成得较薄，其厚度只要是可使贯穿孔22b和贯穿孔12b的个数实现所期望的生长速度的差厚度即可。另外由不同材质构成的情况下，如上所述，由于吸附概率及扩散速度会改变，因此考虑所期望的生长速度选择厚度即可。 
关于掩膜层12、22的形成方法，首先如所述图2(A)所示，在Si衬底4上形成沟槽11后，使用常压CVD装置在整个表面堆积Si氧化膜5nm。然后，使用通常的光刻(lithography)工序和RIE装置，如图7(A)所示，除去沟槽11外即壁13上的Si氧化膜，仅在沟槽11内残留所述Si氧化膜12a。接着，再次使用所述常压CVD装置在整个表面堆积Si氧化膜5nm后，如图7(B)所示，分别在沟槽11内形成10nm的所述Si氧化膜12a，在壁13上形成5nm的所述Si氧化膜22a。 
如此，在壁13上形成贯穿孔22b多的掩膜层22，在沟槽11内形成贯穿孔12b少的 掩膜层12，如上所述，可使纳米柱2的生长速度产生差异。 
通过将如上所述地构成的发光二极管1、21用于照明装置，即使使用单一种类的该发光二极管1、21，也能得到以高精度实现白色光等所期望的色调的照明装置。 
即，本发明所涉及的化合物半导体发光元件包括：构成其中之一电极侧的衬底；在所述衬底上沿垂直方向延伸的纳米级多个柱状结晶结构体；以及将所述多个柱状结晶结构体的顶部相互连接的另一电极，其中，在所述衬底上设置有第一区域和第二区域，所述第二区域与该第一区域之间具有高度差且所述第二区域的衬底的厚度大于该第一区域的衬底的厚度，在所述衬底上的第一区域的表面形成有多孔的第一掩膜层，所述多个柱状结晶结构体是在所述衬底上的第一及第二区域依次层叠n型半导体层、发光层以及p型半导体层的结构。 
根据该结构，在形成有多孔的第一掩膜层的第一区域，柱状结晶结构体的生长速度要快于不具有多孔的掩膜层的第二区域，因此可以使第一区域的柱状结晶结构体和第二区域的柱状结晶结构体对齐于相同高度，并用另一电极相互连接它们的顶部。此时，第一区域的柱状结晶结构体比第二区域的柱状结晶结构体长第一区域与第二区域之间的高度差的程度。于是，由于第一区域与第二区域的柱状结晶结构体的纵横比不同，因此可以在第一区域与第二区域发出不同波长的光。 
此时，可以通过调节第一区域与第二区域之间的高度差的大小来设定各区域的柱状结晶结构体的纵横比。而且，由于第一区域与第二区域之间的高度差的大小可以通过众所周知的半导体工艺容易且高精度地加以设定，因此易于细致且高精度地调整发光色的色调。此外，能够通过单一的芯片实现所期望的色调，因此与使用多个芯片的情况相比，易于以低成本实现所期望的色调。 
另外，较为理想的是，在所述衬底上的第二区域的表面形成有孔的密度高于所述第一掩膜层的多孔的第二掩膜层。 
根据该结构，在形成有孔的密度高于所述第一掩膜层的多孔的第二掩膜层的第二区域，柱状结晶结构体的生长速度比第一区域慢。据此，能够调节第一区域及第二区域的柱状结晶结构体的生长速度，以使第一区域的柱状结晶结构体比第二区域的柱状结晶结构体长第一区域与第二区域之间的高度差的程度，因此易于使第一区域的柱状结晶结构体和第二区域的柱状结晶结构体对齐于相同高度，并用另一电极相互连接它们的顶部。 
另外，较为理想的是，所述第一掩膜层为Si氧化膜。 
根据该结构，可以容易地制作第一掩膜层，并且Si氧化膜具有nm级的贯穿孔，且该掩膜层上不生长柱状结晶结构体，因此适合作为所述掩膜层。并且，Si氧化膜越薄，孔的密度越高。此时，可以通过调节第一掩膜层的厚度，调节第一区域的柱状结晶结构体的生成速度。此时，第一掩膜层的厚度可以通过众所周知的半导体工艺容易地加以设定，因此易于调节第一区域的柱状结晶结构体的生成速度。
另外，较为理想的是，所述第一及第二掩膜层为Si氧化膜，所述第二掩膜层比所述第一掩膜层薄。 
Si氧化膜越薄，孔的密度越高。因此，可通过调节第一及第二掩膜层的厚度，调节第一及第二掩膜层的孔的密度。而且，由于掩膜层的孔的密度越高，柱状结晶结构体的生长速度越慢，因此如使第二掩膜层比第一掩膜层薄，则在第二区域内，柱状结晶结构体的生长速度比第一区域内慢。据此，能够调节第一区域及第二区域的柱状结晶结构体的生长速度，以使第一区域的柱状结晶结构体比第二区域的柱状结晶结构体长第一区域与第二区域之间的高度差的程度，因此易于使第一区域的柱状结晶结构体和第二区域的柱状结晶结构体对齐于相同高度，并用另一电极相互连接它们的顶部。进一步，第一及第二掩膜层的厚度可通过众所周知的半导体工艺容易地加以设定，因此易于微调节柱状结晶结构体的生成速度。 
另外，较为理想的是，分别设定在所述第一及第二区域设置的各柱状结晶结构体的高度与直径之比，使表示在所述第一及第二区域设置的柱状结晶结构体发射的光的光谱的最大强度的波长为位于与CIE色度图的白色区域交叉的直线的两端的颜色的波长。 
根据该结构，能由1个元件输出大致白色的光。 
另外，较为理想的是，在所述衬底的除所述第一及第二区域以外的其余区域的至少一部分设置与所述第一及第二区域具有高度差的第三区域，所述第一、第二以及第三区域的各柱状结晶结构体的高度与直径之比被分别设定为，使表示在所述第一、第二以及第三区域设置的各柱状结晶结构体发射的光的光谱的最大强度的波长为位于包围CIE色度图的白色区域的三角形顶点的颜色的波长。 
根据该结构，能由1个元件输出更加接近白色的光。 
另外，本发明所涉及的照明装置采用所述化合物半导体发光元件。 
根据所述结构，即使使用单一种类的化合物半导体发光元件，也能得到能够高精度地实现白色光等所期望的色调的照明装置。 
另外，本发明所涉及的化合物半导体发光元件的制造方法包括以下工序：通过在构成其中之一电极侧的衬底上的一部分区域形成凹部来作为第一区域，从而在所述第一区域与作为其余的区域的第二区域之间形成高度差的工序；在作为所述第一区域的凹部的底部形成多孔的第一掩膜层的工序；在所述第一及第二区域依次层叠n型半导体层、发光层及p型半导体层，从而让多个纳米级的柱状结晶结构体生长，直到所述第一区域与所述第二区域的高度大致相同为止的生长工序；以及用另一电极连接所述多个柱状结晶结构体的顶部的连接工序。 
根据本方法，能够制造所述化合物半导体发光元件。 
另外，较为理想的是，还包括在所述生长工序之前，在所述第二区域的表面形成孔的密度高于所述第一掩膜层的多孔的第二掩膜层的工序。 
根据该方法，在所述衬底上的第二区域的表面形成孔的密度高于所述第一掩膜层的多孔的第二掩膜层。 
另外，较为理想的是，在所述生长工序，当所述p型半导体层生长时，让所述多个柱状结晶结构体的直径逐渐增加从而使相邻的柱状结晶结构体的各p型半导体层彼此接合，在所述连接工序，在所述各p型半导体层彼此接合而形成的p型层的表面形成透明电极层以连接所述多个柱状结晶结构体的顶部。 
根据本方法，易于制成将多个柱状结晶结构体的顶部相互连接的电极。 
本发明所涉及的化合物半导体发光元件，在构成其中之一电极侧的衬底上具有依次层叠n型半导体层、发光层及p型半导体层而形成的多个纳米级的柱状结晶结构体，并用另一电极连接所述柱状结晶结构体的顶部，其中，所述衬底具有高度差，在所述衬底上，仅在构成所述高度差的凹部的区域具有多孔的掩膜层，或构成所述高度差的凹部的区域具有与构成凸部的区域相比孔较少的掩膜层。 
另外，本发明所涉及的化合物半导体发光元件的制造方法，其中，所述化合物半导体发光元件在构成其中之一电极侧的衬底上具有依次层叠n型半导体层、发光层及p型半导体层而形成的纳米级的柱状结晶结构体，并用另一电极连接所述柱状结晶结构体的顶部，所述化合物半导体发光元件的制造方法包括以下工序，在所述衬底上的一部分区域形成凹部，从而在该凹部区域与其余区域之间形成高度差的工序；仅在所述凹部内形成多孔的掩膜层，或构成所述高度差的凹部的区域形成与构成凸部的区域相比孔较少的掩膜层的工序；依次层叠所述柱状结晶结构体的各层，在所述凹部的区域与构成凸部的区域内使所述柱状结晶结构体生长至大致相同高度的工序。 
根据所述结构，在通过在导电性衬底或绝缘性的衬底上设置导电性缓冲层等方式，在构成其中之一电极侧的衬底上，形成多个依次层叠n型半导体层、发光层及p型半导体层 而形成的称为纳米柱或纳米棒等的纳米级的柱状结晶结构体，并用另一电极连接所述柱状结晶结构体的顶部而构成的化合物半导体发光元件中，在使该柱状结晶结构体生长时，使用具有高度差的衬底，并且使用多孔的掩膜层，仅在构成所述高度差的凹部的区域形成所述掩膜层，而不在构成凸部的区域形成掩膜层，或均形成掩膜层，从而使构成所述高度差的凹部的区域形成与构成凸部的区域相比孔较少、即较厚的掩膜层。 
因此，供给至衬底上的柱状结晶结构体的材料，在具有掩膜层的区域或孔较少的掩膜层沿掩膜层表面扩散而集中于结晶核，柱状结晶结构体的生长加快。因此，对于生长指定的时间后的柱状结晶结构体群，即使存在所述凹部，也可使所述另一电极所连接的顶部达到大致相同的高度。如此，可以形成至少两种以上高度不同、即纵横比不同，表示发射的光的光谱的最大强度的波长不同的柱状结晶结构体。据此，可通过同一衬底且单一的生长工序，简单而低成本地实现白色光等所期望的色调的固体光源。另外，由于不使用荧光体就可以实现所期望的色调，可以实现较高的可靠性及长寿命化，并且由于可以任意调整所述凸部及凹部的面积，因此可以根据用户需求细致且高精度地调整所述色调。 
本发明所涉及的化合物半导体发光元件及其制造方法如上所述，在通过在导电性衬底或绝缘性的衬底上设置导电性缓冲层等方式，在构成其中之一电极侧的衬底上，形成多个依次层叠n型半导体层、发光层及p型半导体层而形成的称为纳米柱或纳米棒等的纳米级的柱状结晶结构体，并用另一电极连接所述柱状结晶结构体的顶部而构成的化合物半导体发光元件中，在使该柱状结晶结构体生长时，使用具有高度差的衬底，并且使用多孔的掩膜层，仅在构成所述高度差的凹部的区域形成所述掩膜层，而不在构成凸部的区域形成掩膜层，或均形成掩膜层，从而使构成所述高度差的凹部的区域形成与构成凸部的区域相比孔较少、即较厚的掩膜层。 
因此，供给至衬底上的柱状结晶结构体的材料，在具有掩膜层的区域或孔较少的掩膜层沿掩膜层表面扩散而集中于结晶核，柱状结晶结构体的生长加快，因此，对于生长指定的时间后的柱状结晶结构体群，即使存在所述凹部，也可使所述另一电极所连接的顶部达到大致相同的高度。如此，可以形成至少两种以上高度不同、即纵横比不同，表示发射的光的光谱的最大强度的波长不同的柱状结晶结构体。据此，可通过同一衬底且单一的生长工序，简单而低成本地实现白色光等所期望的色调的固体光源。另外，由于不使用荧光体就可以实现所期望的色调，可以实现较高的可靠性及长寿命化，并且由于可以任意调整所述凸部及凹部的面积，因此可以根据用户需求细致且高精度地调整所述色调。 

Claims (10)

1.一种化合物半导体发光元件，其特征在于包括：
构成其中之一电极侧的衬底；
在所述衬底上沿垂直方向延伸的纳米级多个柱状结晶结构体；以及
将所述多个柱状结晶结构体的顶部相互连接的另一电极，其中，
在所述衬底上设置有第一区域和第二区域，所述第二区域与该第一区域之间具有高度差且所述第二区域的衬底的厚度大于该第一区域的衬底的厚度，
在所述衬底上的第一区域的表面形成有多孔的第一掩膜层，
所述多个柱状结晶结构体是在所述衬底上的第一及第二区域依次层叠n型半导体层、发光层以及p型半导体层的结构。
2.根据权利要求1所述的化合物半导体发光元件，其特征在于：
在所述衬底上的第二区域的表面形成有孔的密度高于所述第一掩膜层的多孔的第二掩膜层。
3.根据权利要求1所述的化合物半导体发光元件，其特征在于：
所述第一掩膜层为Si氧化膜。
4.根据权利要求2所述的化合物半导体发光元件，其特征在于：
所述第一及第二掩膜层为Si氧化膜，
所述第二掩膜层比所述第一掩膜层薄。
5.根据权利要求1至4中任一项所述的化合物半导体发光元件，其特征在于：
分别设定在所述第一及第二区域设置的各柱状结晶结构体的高度与直径之比，使表示在所述第一及第二区域设置的柱状结晶结构体发射的光的光谱的最大强度的波长为位于与CIE色度图的白色区域交叉的直线的两端的颜色的波长。
6.根据权利要求1至4中任一项所述的化合物半导体发光元件，其特征在于：
在所述衬底的除所述第一及第二区域以外的其余区域的至少一部分区域设置与所述第一及第二区域具有高度差的第三区域，
所述第一、第二以及第三区域的各柱状结晶结构体的高度与直径之比被分别设定为，使表示在所述第一、第二以及第三区域设置的各柱状结晶结构体发射的光的光谱的最大强度的波长为位于包围CIE色度图的白色区域的三角形顶点的颜色的波长。
7.一种照明装置，其特征在于：
采用如权利要求1至6中任一项所述的化合物半导体发光元件。
8.一种化合物半导体发光元件的制造方法，其特征在于包括以下工序：
通过在构成其中之一电极侧的衬底上的一部分区域形成凹部来作为第一区域，从而在所述第一区域与作为其余的区域的第二区域之间形成高度差的工序；
在作为所述第一区域的凹部的底部形成多孔的第一掩膜层的工序；
在所述第一及第二区域依次层叠n型半导体层、发光层及p型半导体层，从而让多个纳米级的柱状结晶结构体生长，直到位于所述第一区域和所述第二区域上的柱状结晶结构体的高度大致相同为止的生长工序；以及
用另一电极连接所述多个柱状结晶结构体的顶部的连接工序。
9.根据权利要求8所述的化合物半导体发光元件的制造方法，其特征在于，还包括在所述生长工序之前，在所述第二区域的表面形成孔的密度高于所述第一掩膜层的多孔的第二掩膜层的工序。
10.根据权利要求8或9所述的化合物半导体发光元件的制造方法，其特征在于：
在所述生长工序，当所述p型半导体层生长时，让所述多个柱状结晶结构体的直径逐渐增加从而使相邻的柱状结晶结构体的各p型半导体层彼此接合，
在所述连接工序，在所述各p型半导体层彼此接合而形成的p型层的表面形成透明电极层以连接所述多个柱状结晶结构体的顶部。
CN2009801198869A 2008-05-26 2009-05-25 化合物半导体发光元件、采用该化合物半导体发光元件的照明装置以及化合物半导体发光元件的制造方法 Expired - Fee Related CN102047450B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008-137220 2008-05-26
JP2008137220A JP5145120B2 (ja) 2008-05-26 2008-05-26 化合物半導体発光素子およびそれを用いる照明装置ならびに化合物半導体発光素子の製造方法
PCT/JP2009/059504 WO2009145131A1 (ja) 2008-05-26 2009-05-25 化合物半導体発光素子およびそれを用いる照明装置ならびに化合物半導体発光素子の製造方法

Publications (2)

Publication Number Publication Date
CN102047450A CN102047450A (zh) 2011-05-04
CN102047450B true CN102047450B (zh) 2013-03-13

Family

ID=41377006

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801198869A Expired - Fee Related CN102047450B (zh) 2008-05-26 2009-05-25 化合物半导体发光元件、采用该化合物半导体发光元件的照明装置以及化合物半导体发光元件的制造方法

Country Status (6)

Country Link
US (1) US8247791B2 (zh)
EP (1) EP2290710B1 (zh)
JP (1) JP5145120B2 (zh)
KR (1) KR101196579B1 (zh)
CN (1) CN102047450B (zh)
WO (1) WO2009145131A1 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8237151B2 (en) 2009-01-09 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-based devices and methods for making the same
US8436335B2 (en) 2008-10-29 2013-05-07 Panasonic Corporation Detecting element, detecting device, and oxygen concentration test device
KR101517851B1 (ko) * 2009-03-26 2015-05-06 삼성전자 주식회사 반도체 소자의 제조 방법
US8409965B2 (en) * 2011-04-26 2013-04-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for LED with nano-patterned substrate
US8350249B1 (en) * 2011-09-26 2013-01-08 Glo Ab Coalesced nanowire structures with interstitial voids and method for manufacturing the same
US9035278B2 (en) 2011-09-26 2015-05-19 Glo Ab Coalesced nanowire structures with interstitial voids and method for manufacturing the same
JP5896565B2 (ja) * 2012-10-04 2016-03-30 株式会社ナノマテリアル研究所 半導体デバイス
US9537044B2 (en) 2012-10-26 2017-01-03 Aledia Optoelectric device and method for manufacturing the same
FR2997558B1 (fr) * 2012-10-26 2015-12-18 Aledia Dispositif opto-electrique et son procede de fabrication
FR2997557B1 (fr) 2012-10-26 2016-01-01 Commissariat Energie Atomique Dispositif electronique a nanofil(s) muni d'une couche tampon en metal de transition, procede de croissance d'au moins un nanofil, et procede de fabrication d'un dispositif
FR2997420B1 (fr) 2012-10-26 2017-02-24 Commissariat Energie Atomique Procede de croissance d'au moins un nanofil a partir d'une couche d'un metal de transition nitrure obtenue en deux etapes
FR3004006B1 (fr) * 2013-03-28 2016-10-07 Aledia Dispositif electroluminescent a nanofils actifs et nanofils de contact et procede de fabrication
WO2014197799A1 (en) * 2013-06-07 2014-12-11 Glo-Usa, Inc. Multicolor led and method of fabricating thereof
KR102227770B1 (ko) 2014-08-29 2021-03-16 삼성전자주식회사 나노구조 반도체 발광소자
US9593820B1 (en) 2016-09-28 2017-03-14 Ford Global Technologies, Llc Vehicle illumination system
JP7147132B2 (ja) * 2017-05-31 2022-10-05 セイコーエプソン株式会社 発光装置、プロジェクター、および発光装置の製造方法
JP6988173B2 (ja) 2017-05-31 2022-01-05 セイコーエプソン株式会社 発光装置およびプロジェクター
JP6988460B2 (ja) 2017-12-26 2022-01-05 セイコーエプソン株式会社 発光装置、発光装置の製造方法、およびプロジェクター
JP7207012B2 (ja) 2019-02-27 2023-01-18 セイコーエプソン株式会社 発光装置の製造方法、発光装置、およびプロジェクター
FR3098013B1 (fr) * 2019-06-25 2021-07-02 Commissariat Energie Atomique Procédé de fabrication d'un dispositif optoélectronique à diodes électroluminescentes de type axial

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005136238A (ja) * 2003-10-30 2005-05-26 Kyocera Corp 発光ダイオードアレイ装置及びそれを用いた発光ダイオードプリンタ
CN1670941A (zh) * 2004-03-19 2005-09-21 国际商业机器公司 制造自对准纳米柱形空气桥的方法以及由之制造的结构

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7122827B2 (en) * 2003-10-15 2006-10-17 General Electric Company Monolithic light emitting devices based on wide bandgap semiconductor nanostructures and methods for making same
JP4160000B2 (ja) 2004-02-13 2008-10-01 ドンゴク ユニバーシティ インダストリー アカデミック コーポレイション ファウンデイション 発光ダイオードおよびその製造方法
US7132677B2 (en) * 2004-02-13 2006-11-07 Dongguk University Super bright light emitting diode of nanorod array structure having InGaN quantum well and method for manufacturing the same
US8088293B2 (en) * 2004-07-29 2012-01-03 Micron Technology, Inc. Methods of forming reticles configured for imprint lithography
TWI500072B (zh) * 2004-08-31 2015-09-11 Sophia School Corp 發光元件之製造方法
US20060223211A1 (en) * 2004-12-02 2006-10-05 The Regents Of The University Of California Semiconductor devices based on coalesced nano-rod arrays
KR100668964B1 (ko) 2005-09-27 2007-01-12 엘지전자 주식회사 나노 홈을 갖는 발광 소자 및 그의 제조 방법
JP4552828B2 (ja) * 2005-10-26 2010-09-29 パナソニック電工株式会社 半導体発光素子の製造方法
KR101172942B1 (ko) 2006-10-20 2012-08-14 도꾸리쯔교세이호징 리가가쿠 겐큐소 사파이어 기판 및 그것을 이용하는 질화물 반도체 발광 소자 및 질화물 반도체 발광 소자의 제조 방법
KR101396679B1 (ko) 2008-03-14 2014-05-16 파나소닉 주식회사 화합물 반도체 발광 소자 및 이를 이용하는 조명 장치 및 화합물 반도체 발광 소자의 제조 방법
US7906354B1 (en) * 2010-03-30 2011-03-15 Eastman Kodak Company Light emitting nanowire device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005136238A (ja) * 2003-10-30 2005-05-26 Kyocera Corp 発光ダイオードアレイ装置及びそれを用いた発光ダイオードプリンタ
CN1670941A (zh) * 2004-03-19 2005-09-21 国际商业机器公司 制造自对准纳米柱形空气桥的方法以及由之制造的结构

Also Published As

Publication number Publication date
JP2009283876A (ja) 2009-12-03
KR101196579B1 (ko) 2012-11-02
CN102047450A (zh) 2011-05-04
EP2290710B1 (en) 2012-08-15
KR20110003568A (ko) 2011-01-12
EP2290710A4 (en) 2011-06-29
EP2290710A1 (en) 2011-03-02
US20110062453A1 (en) 2011-03-17
WO2009145131A1 (ja) 2009-12-03
US8247791B2 (en) 2012-08-21
JP5145120B2 (ja) 2013-02-13

Similar Documents

Publication Publication Date Title
CN102047450B (zh) 化合物半导体发光元件、采用该化合物半导体发光元件的照明装置以及化合物半导体发光元件的制造方法
CN101971369B (zh) 化合物半导体发光元件、采用该化合物半导体发光元件的照明装置以及化合物半导体发光元件的制造方法
KR101485890B1 (ko) 3족 질화물계 백색 발광 다이오드 및 양자 우물 구조
US8330173B2 (en) Nanostructure having a nitride-based quantum well and light emitting diode employing the same
US20090206320A1 (en) Group iii nitride white light emitting diode
CN101589478B (zh) 可调波长发光二极管
JP2008544567A (ja) 窒化物多重量子ウェルを有するナノロッドアレイ構造の発光ダイオード、その製造方法、及びナノロッド
CN107785462A (zh) 一种氮化物半导体发光二极管及其制作方法
JP5777196B2 (ja) 窒化物半導体発光素子の製造方法
JPH11289108A (ja) 窒化ガリウム系化合物半導体発光素子
JP2000286506A (ja) ＧａＮ系発光素子
US20080157056A1 (en) Manufacturing method of poly-wavelength light-emitting diode of utilizing nano-crystals and the light-emitting device therefor
JP4458870B2 (ja) 蛍光発光装置、蛍光発光素子、および蛍光体
CN112366260A (zh) 发光二极管外延片及其制造方法
JP4503316B2 (ja) 多色光の発光方法
KR100853935B1 (ko) 반도체 발광 다이오드 및 그의 제조방법
KR100312019B1 (ko) 질화인듐갈륨 상분리를 이용한 백색 발광 다이오드의 제조방법
CN116404079A (zh) 发光二极管外延片及其制备方法、发光二极管
JP2008010516A (ja) 半導体発光素子用基板およびそれを用いる半導体発光素子

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: MATSUSHITA ELECTRIC INDUSTRIAL CO, LTD.

Free format text: FORMER OWNER: MATSUSHITA ELECTRIC WORKS LTD.

Effective date: 20120315

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20120315

Address after: Japan's Osaka kamato city characters really 1006 times

Applicant after: Matsushita Electric Industrial Co., Ltd.

Address before: Japan Osaka

Applicant before: Matsushita Electric Works, Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130313

Termination date: 20170525

CF01 Termination of patent right due to non-payment of annual fee