KR101196579B1 - 화합물 반도체 발광 소자 및 이를 이용하는 조명 장치 및 화합물 반도체 발광 소자의 제조 방법 - Google Patents

화합물 반도체 발광 소자 및 이를 이용하는 조명 장치 및 화합물 반도체 발광 소자의 제조 방법 Download PDF

Info

Publication number
KR101196579B1
KR101196579B1 KR1020107027011A KR20107027011A KR101196579B1 KR 101196579 B1 KR101196579 B1 KR 101196579B1 KR 1020107027011 A KR1020107027011 A KR 1020107027011A KR 20107027011 A KR20107027011 A KR 20107027011A KR 101196579 B1 KR101196579 B1 KR 101196579B1
Authority
KR
South Korea
Prior art keywords
region
light emitting
columnar crystal
layer
substrate
Prior art date
Application number
KR1020107027011A
Other languages
English (en)
Other versions
KR20110003568A (ko
Inventor
로버트 데이비드 아르미티지
Original Assignee
파나소닉 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파나소닉 주식회사 filed Critical 파나소닉 주식회사
Publication of KR20110003568A publication Critical patent/KR20110003568A/ko
Application granted granted Critical
Publication of KR101196579B1 publication Critical patent/KR101196579B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H01L21/0265—Pendeoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)

Abstract

한쪽의 전극측이 되는 기판과, 상기 기판 상에 수직 방향으로 연장되는 나노스케일의 복수의 기둥형상 결정 구조체와, 상기 복수의 기둥형상 결정 구조체의 꼭대기부를 서로 접속하는 다른쪽의 전극을 구비하고, 상기 기판 상에는, 제1 영역과, 당해 제1 영역의 사이에 단차를 가지고 당해 제1 영역보다 기판의 두께가 큰 제2 영역이 설치되고, 상기 기판 상의 제1 영역의 표면에 다공의 제1 마스크층이 형성되고, 상기 복수의 기둥형상 결정 구조체는, 상기 기판 상의 제1 및 제2 영역에, n형 반도체층과 발광층과 p형 반도체층이 순서대로 적층된 것으로 하여, 화합물 반도체 발광 소자를 구성했다.

Description

화합물 반도체 발광 소자 및 이를 이용하는 조명 장치 및 화합물 반도체 발광 소자의 제조 방법{COMPOUND SEMICONDUCTOR LIGHT EMITTING ELEMENT, ILLUMINATING APPARATUS USING COMPOUND SEMICONDUCTOR LIGHT EMITTING ELEMENT, AND METHOD FOR MANUFACTURING COMPOUND SEMICONDUCTOR LIGHT EMITTING ELEMENT}
본 발명은, 화합물 반도체 내에서 전자와 정공을 결합시켜서 발광시키는 화합물 반도체 발광 소자 및 이를 이용하는 조명 장치 및 화합물 반도체 발광 소자의 제조 방법에 관한 것으로, 특히 상기 화합물 반도체 발광 소자로는, 나노 칼럼이나 나노 로드로 불리는 기둥형상 결정 구조체를 복수개 가지고 이루어지는 것에 관한 것이다.
최근, 질화물 반도체(이하, 나이트라이드로 부른다)를 이용하여, 그 안에 발광층을 형성하고, 외부로부터 전류를 주입하여, 이 발광층 내에서 전자와 정공을 결합시켜서 발광시키는 발광 소자의 발전이 눈부시다. 또한, 상기 발광 소자로부터 방출되는 광의 일부로 형광체를 여기하고, 형광체에서 발생한 광과 발광 소자로부터의 광의 혼합으로 얻어지는 백색광을 광원으로 하여, 조명 장치에 응용하는 것이 주목받고 있다. 그러나, 아직 고효율의 요구를 만족하는 것은 얻어지지 않았다. 그 이유로는, 특히 형광체를 이용하여 백색광을 얻는 과정에 주목하면, 효율을 저하시키는 요인이 주로 2가지 존재하기 때문이다.
우선 효율을 저하시키는 제1의 요인은, 파장 변환함으로써 에너지의 일부가 소실되는 (스토크스 로스)것이다. 상세하게는, 발광 소자로부터 방출되고, 형광체에 흡수된 여기광은, 발광 소자로부터 발생한 광이 가지는 에너지보다 낮은 에너지의 광으로 파장 변환되어, 다시 외부로 방출된다. 이 때, 발광 소자로부터의 여기광과 형광체로부터의 방출광의 각각이 가지는 에너지의 차분만큼 손실이 생겨, 효율을 저하시키게 되기 때문이다.
효율을 저하시키는 제2의 요인은, 형광체에서의 비발광 재결합에 의한 효율 저하(형광체의 내부 양자 효율의 저하)이다. 상세하게는, 형광체 내에 존재하는 결정 결함은, 비발광 재결합 중심으로서 기능한다. 그리고, 여기광에 의해 형광체 내에 생성된 캐리어의 일부가, 발광에 기여하지 않고, 상기 결정 결함으로 포획되어 버려, 형광체의 발광 효율을 저하시키게 되기 때문이다.
따라서, 형광체를 이용하여 상술과 같은 2단계를 거침으로써, 백색광을 얻는 경우, 현저하게 효율이 저하하게 되어, 발광 소자의 고효율화를 막는다. 이상의 설명은, 본원 출원인이 먼저 제안한 특허문헌 1의 인용이다. 이에 추가하여, 상기 형광체를 이용하면, 황화물계, 규산염계 및 할로규산염계 형광체는, 습도에 의한 가수 분해(수화 반응)가 발생함과 더불어, 자외광 등의 여기광에 의해 급속히 열화하므로, 신뢰성이 낮고, 수명이 짧다고 하는 문제가 있다. 또한, 형광체를 이용하면, 연색성이나 색미가 부족하다는 문제도 있다. 즉, 고연색의 백색 발광을 실현하는 경우, 현상황에서는 적색 형광체의 발광이 약하고, 연색성과 발광 효율은 트레이드오프의 관계에 있다. 한편, 자외 발광 반도체에서, RGB의 3색의 형광체를 여기하는 방법으로는, 현재 고효율의 형광체는 얻어지지 않는다.
따라서, 현재의 기술에서는, 고연색이고 또한 신뢰성이 높은 백색 LED를 실현하기 위해서는, RGB의 3색의 칩을 이용하는 방법밖에 없다. 그러나, 색 편차가 생기지 않는 광학계의 설계가 곤란하거나, 비용의 점에서 일반 조명 레벨까지 이 기술을 적용하는 것은 곤란하다고 하는 문제가 있다.
여기서, 본원 출원인은, 상술과 같은 기술적 과제에 대하여, 형광체를 이용하지 않고, 또한 상기 기둥형상 결정 구조체를 이용함으로써, 1칩으로, 백색 등의 다색 발광을 가능하게 한 화합물 반도체 발광 소자를 제안하고 있다. 구체적으로는, 기판 상에, 상기 기둥형상 결정 구조체의 통상의 성장 온도보다도 낮은 온도로, 결정 성장의 핵을 성장시키고, 시간을 들여서 통상의 성장 온도까지 상승시킴으로써 상기 핵에 편차를 갖게 한다. 그 후, 통상과 같이 기둥형상 결정 구조체를 성장시킴으로써, 발광층의 막 두께나 조성도 편차를 가지게 하여, 각 기둥형상 결정 구조체를 상이한 파장으로 발광시킨다. 또한, 상기 기둥형상 결정 구조체의 성장에 관해서는, 특허문헌 2등에 기재되어 있다.
상기 특허문헌 1의 수법은, 동일 기판에서 또한 단일 성장 공정으로 간단히, 따라서 저비용으로, 다색 발광을 가능하게 한 고체 광원을 실현하는 뛰어난 수법이다. 그러나, 성장의 편차를 이용하여 다색 발광을 가능하게 하고 있으므로, 조명 용도 등, 원하는 색미에 맞출 때의 정밀도에 문제가 있다.
특허문헌 1: 일본 특허공개 2007-123398호 공보 특허문헌 2: 일본 특허공개 2005-228936호 공보
본 발명의 목적은, 저비용으로 원하는 색미를 실현하거나, 상기 색미를 세세하게 고정밀도로 조정하는 것이 용이한 화합물 반도체 발광 소자 및 이를 이용하는 조명 장치 및 화합물 반도체 발광 소자의 제조 방법을 제공하는 것이다.
본 발명의 일국면에 따른 화합물 반도체 발광 소자는, 한쪽의 전극측이 되는 기판과, 상기 기판 상에 수직 방향으로 연장되는 나노 스케일의 복수의 기둥형상 결정 구조체와, 상기 복수의 기둥형상 결정 구조체의 꼭대기부를 서로 접속하는 다른쪽의 전극을 구비하고, 상기 기판 상에는, 제1 영역과, 당해 제1 영역의 사이에 단차를 가지고 당해 제1 영역보다 기판의 두께가 큰 제2 영역이 설치되고, 상기 기판 상의 제1 영역의 표면에 다공의 제1 마스크층이 형성되고, 상기 복수의 기둥형상 결정 구조체는, 상기 기판 상의 제1 및 제2 영역에, n형 반도체층과 발광층과 p형 반도체층이 순서대로 적층된 것이다.
이 구성에 의하면, 다공의 제1 마스크층이 형성된 제1 영역에 있어서는, 다공의 마스크층을 구비하지 않는 제2 영역보다도 기둥형상 결정 구조체의 성장 속도가 빠르므로, 제1 영역의 기둥형상 결정 구조체와 제2 영역의 기둥형상 결정 구조체를 같은 높이로 맞춰서 그 꼭대기부를 다른쪽의 전극에 의해 서로 접속할 수 있다. 이 때, 제1 영역과 제2 영역의 사이의 단차의 높이분만큼, 제1 영역의 기둥형상 결정 구조체쪽이, 제2 영역의 기둥형상 결정 구조체보다 길어진다. 그러면, 제1 영역과 제2 영역에서 기둥형상 결정 구조체의 애스펙트비가 상이하기 때문에, 제1 영역과 제2 영역에서 상이한 파장의 광을 발광시키는 것이 가능해진다.
이 때, 각 영역의 기둥형상 결정 구조체의 애스펙트비는, 제1 영역과 제2 영역의 사이의 단차의 크기를 조절함으로써 설정할 수 있다. 그리고, 제1 영역과 제2 영역의 사이의 단차의 크기는 공지의 반도체 프로세스에 의해 용이하게 고정밀도로 설정할 수 있으므로, 발광색의 색미를 세세하게 고정밀도로 조정하는 것이 용이해진다. 또한, 단일 칩으로 원하는 색미를 실현할 수 있으므로, 복수의 칩을 이용하는 경우에 비해 저비용으로 원하는 색미를 실현하는 것이 용이하다.
또한, 본 발명의 일국면에 따르는 조명 장치는, 상기의 화합물 반도체 발광 소자를 이용한다.
상기의 구성에 의하면, 단일 종류의 화합물 반도체 발광 소자를 이용해도, 백색광 등의 원하는 색미를 고정밀도로 실현하는 것이 가능한 조명 장치를 얻을 수 있다.
또한, 본 발명의 일국면에 따르는 화합물 반도체 발광 소자의 제조 방법은, 한쪽의 전극측이 되는 기판 상의 일부 영역에, 제1 영역으로서 오목부를 형성함으로써, 상기 제1 영역과 잔여 영역인 제2 영역의 사이에 단차를 형성하는 공정과, 상기 제1 영역인 오목부의 저부에 다공의 제1 마스크층을 형성하는 공정과, 상기 제1 및 제2 영역에 n형 반도체층과 발광층과 p형 반도체층을 순서대로 적층하고, 상기 제1 영역과 상기 제2 영역에서 대략 같은 높이까지 나노 스케일의 복수의 기둥형상 결정 구조체를 성장시키는 성장 공정과, 상기 복수의 기둥형상 결정 구조체의 꼭대기부를 다른쪽의 전극으로 접속하는 접속 공정을 포함한다.
이 방법에 의하면, 상술의 화합물 반도체 발광 소자를 제조할 수 있다.
도 1은 본 발명의 실시의 일형태에 관련된 화합물 반도체 발광 소자인 발광 다이오드의 구조를 모식적으로 도시하는 단면도이다.
도 2는 도 1에서 도시하는 발광 다이오드의 구체적인 제조 공정을 설명하기 위한 도면이다.
도 3은 나노 칼럼의 성장을 제어하는 마스크층의 구조를 설명하기 위한 도면이다.
도 4는 상기 마스크층에 의한 나노 칼럼의 성장 속도의 차이를 설명하기 위한 도면이다.
도 5는 본원 발명자의 실험 결과를 나타내는 나노 칼럼의 높이의 차에 대한 피크 파장의 차이를 나타내는 그래프이다.
도 6은 본 발명의 실시의 다른 형태에 관련된 화합물 반도체 발광 소자인 발광 다이오드의 구조를 모식적으로 도시하는 단면도이다.
도 7은 도 6에서 도시하는 발광 다이오드의 구체적인 제조 공정을 설명하기 위한 도면이다.
[실시의 형태 1]
도 1은, 본 발명의 실시의 일형태에 관련된 화합물 반도체 발광 소자인 발광 다이오드(1)의 구조를 모식적으로 도시하는 단면도이다. 본 실시의 형태에서는, 나노 칼럼(2)(기둥형상 결정 구조체)의 재료로서 GaN을 예로 드는데, 이에 한정되는 것은 아니고, 산화물, 질화물, 산질화물 등을 포함하는 화합물 반도체 전부를 대상으로 할 수 있다. 또한, 나노 칼럼(2)의 성장은, 분자선 에피택시(MBE) 장치에 의해 행하는 것을 전제로 하고 있는데, 유기 금속 기상 성장(MOCVD) 장치나 하이드라이드 기상성장(HVPE) 장치 등을 이용해도, 나노 칼럼(2)이 작성가능한 것은 공지이다. 이하, 특별히 양해를 얻지않는한, MBE 장치를 이용하는 것으로 한다.
이 발광 다이오드(1)는, 한쪽의 전극인 n형 전극(3)측의 Si 기판(4) 상에, n형 반도체층(5)과 발광층(6)과 p형 반도체층(7)을 순서대로 적층하여 이루어지는 상기 나노 칼럼(2)이 복수 형성되어 있다. 또한, 나노 칼럼(2)의 꼭대기부를 다른쪽의 전극인 투명전극(8) 및 p형 전극(9)으로 접속함으로써, GaN 나노 칼럼(LED)이 구성되어 있다. 주목해야 할것은, 본 실시의 형태에서는, 상기 Si 기판(4) 상의 일부 영역에, 오목부인 트렌치(11)(제1 영역)를 형성하고, 그 트렌치(11) 내에, 나노 칼럼(2)의 성장을 제어(촉진)하는 마스크층(12)(제1 마스크층)을 더 형성하는 것이다.
도 2는, 상술과 같은 발광 다이오드(1)의 구체적인 제조 공정을 설명하기 위한 도면이다. 우선, 면방위(111)의 n형의 상기 Si 기판(4) 상에, RIE 장치에 의해, 도 2A에 도시하는 바와같이 트렌치(11)를 형성한다. 트렌치(11)의 형상은, 예를 들면 폭 W1＝20㎛, 벽(13)의 두께 즉 트렌치간 거리 W2＝40㎛, 깊이 H＝300㎚이다. 다음에, 상기 트렌치(11)를 형성한 Si 기판(4)의 표면에, 상압 CVD 장치를 이용하여 Si 산화막을 퇴적시킨 후, 통상의 리소그래피 공정과 RIE 장치를 이용하여, 트렌치(11) 외부 즉 벽(13) 상(제2 영역)의 Si 산화막을 제거하고, 트렌치(11) 내에만 Si 산화막을 남겨, 도 2B에 도시하는 마스크층(12)으로 한다.
상세하게는, 도 3A의 마스크층(121)으로 도시하는 바와같이, Si 산화막(12a)은 열산화막에 비해 치밀성이 떨어지므로, 내부에 관통 구멍(12b)을 가지는 다공질의 막으로 된다. 그리고, 상기 관통 구멍(12b)은 랜덤하게 존재하므로, 이 Si 산화막(12a)을 두껍게할수록, 도 3B의 마스크층(122)으로 나타내는 바와같이 Si 기판(4)의 표면까지 연통하는 관통 구멍(12b)의 개수는, 급격하게 감소한다. 도 3A 및 도 3B를 상면으로부터 본 것이, 각각 도 3C 및 도 3D에 도시하는 바와같이 된다. Si 산화막(12a)의 두께는, 예를 들면 도 3A 및 도 3C에서 5㎚, 도 3B 및 도 3D에서 10㎚이다.
이와 같이 다공의 마스크층(12)을 형성한 후, 상기 MBE 장치에 의해 도 2C에 도시하는 바와같이 나노 칼럼(2)을 성장시킨다. 구체적으로는, 진공도는 2e-5torr, 기판 온도는 750℃, 플라즈마 출력은 450W이고, 캐리어 가스로서 수소 가스(H2), Ga 원료에는 트리메틸갈륨(Ga(CH3)3), 질소 원료에는 암모니아(NH3)를 공급한다. 또한, n형 전도성을 가지는 Si를 불순물로서 첨가하기 위해서, 실란(SiH4)을 공급한다. 성장 조건에도 좌우되지만, Ga 플럭스를 3.4nm/min의 유량으로 공급하고, 상기 Si 산화막(12a)의 두께를 10nm로 한 경우, 상기 n형 반도체층(5)은, 상기 트렌치(11) 내에서는 벽(13) 상의 5배 정도의 속도로 성장하고, 약 24분 성장시킴으로써, 트렌치(11) 내의 n형 반도체층(5)과 벽(13) 상에 있어서의 n형 반도체층(5)의 높이가 대략 동일하게 된다.
나노 칼럼(2)의 n형 반도체층(5)이, 트렌치(11) 내에 있어서, 벽(13)상보다 빠르게 성장하는 것은, 다음과 같은 이유라고 생각된다. 즉, Si 산화막(12a) 상에는 나노 칼럼(2)의 성장을 위한 핵은 성장하지 않으므로, 예를 들면 GaN 나노 칼럼의 성장의 경우, Si 산화막(12a) 상에 흡착한 Ga 원자나 N원자는 Si 산화막(12a) 위를 확산하고, 관통 구멍(12b) 내의 GaN 결정핵에 도착하여 GaN 나노 칼럼의 성장에 기여한다고 생각된다. 그 결과, 도 3A에 도시하는 얇은 마스크(121)에 비해, 도 3B에 도시하는 두꺼운 마스크(122)의 쪽이, 성장에 기여하는 원자가 관통 구멍(12b) 내의 GaN 결정핵에 의해 다수 공급되어, 나노 칼럼(2)의 성장 속도는 보다 빨라진다. 따라서, 마스크(12)가 없고 나노 칼럼(2)이 자연 성장하는 벽(13) 위와, 마스크(12)를 가지고, 결정핵의 밀도가 낮은 트렌치(11) 내에서는, 트렌치(11)내의 쪽이, 성장에 기여하는 원자가 결정핵에 의해 다수 공급되어 상술과 같이 나노 칼럼(2)의 성장 속도는 보다 빨라진다. 또한, 기판(4) 및 마스크층(12)의 재료를 바꿈으로써, 각 원자의 흡착 확률, 확산 속도가 바뀌므로, 역시 성장 속도를 바꿀 수 있다.
계속해서, 기판 온도를 650℃로 낮추고, 불순물 가스를 상기 실란(SiH4)으로부터 In 원료가 되는 트리메틸인듐(In(CH3)3)으로 변경하고, 그 In 플럭스의 유량을 10nm/min로 하고, InGaN 양자우물로 이루어지는 상기 발광층(6)을 성장시킨다. 성장 시간은 1분간이다. Ga 플럭스의 유량이나 플라즈마 출력은, n형 반도체층(5)의 성장시와 동일하다. 여기에서 중요한 것은, In 플럭스의 레이트는 Ga 플럭스의 레이트보다 훨씬 크고, 또한 Ga 플럭스의 레이트는 N 플럭스의 레이트보다 작다는 것이다. 상기 발광층(6)은, InGaN/GaN 다중 양자우물 구조로 형성되어도 된다. 또한, 상기 n형 반도체층(5) 내에, 적절히 반사막이 형성되어도 된다.
또한, 기판 온도를 750℃로 올리고, 불순물 가스를 상기 트리메틸인듐(In(CH3)3)으로부터 p형 전도성을 가지는 Mg를 함유하는 시클로펜타디에닐마그네슘(Mg(C5H5)2)으로 변경하고, 그 Mg 플럭스의 유량을 1㎚/min, 상기 Ga 플럭스의 유량은 5㎚/min로 하여, 상기 p형 반도체층(7)을 성장시킨다. 성장 시간은 4분간, 플라즈마 출력은, 나노 칼럼(2)의 성장을 통하여, 상기 450W로 같다. 이 p형 반도체층(7)의 성장 시에는, 암모니아(NH3)의 유량, 캐리어 가스(H2)의 유량, 혹은 성장 온도를 서서히 바꾸어 감으로써, 나노 칼럼(2)의 직경을 서서히 증가시켜서, 평면 타입의 p형층(14)을 형성한다.
그 후, EB 증착 장치에서의 증착에 의해, 도 1에 도시하는 바와같이, 상기 p형층(14)의 표면에, 두께 3㎚의 Ni층과, 두께 10㎚의 ITO층이 적층된 적층 p형 컨택트층을 상기 투명 전극(8)으로서 형성하고, 그 위에 두께 500㎚의 Au로 이루어지는 p형 패드 전극을 상기 p형 전극(9)으로서 형성한다. 또한 마찬가지로, EB 증착 장치에서의 증착에 의해, Si 기판(4)의 이면에는, 두께 30㎚의 Ti층과 두께 500㎚의 Au층이 적층된 적층 n형 컨택트층 및 n형 패드 전극으로 이루어지는 상기 n형 전극(3)이 형성되어, 그 발광 다이오드(1)가 완성된다.
이와같이 Si 기판(4)의 일부 영역에 트렌치(11)를 형성하고, 그 트렌치(11) 내에 상기 나노 칼럼(2)의 성장을 제어(촉진)하는 다공의 마스크층(12)을 더 형성하고, 또한 그 후에 나노 칼럼(2)을 성장시킴으로써, 상기 마스크층(12)이 있는 영역은, 마스크층이 없는 벽(13) 상의 영역에 비해 나노 칼럼(2)의 성장이 빠르다. 이 때문에, 나노 칼럼(2)을 소정의 시간 성장시키면, 상기 트렌치(11)와 벽(13)의 단차를 흡수하여, p형층(14)의 표면이 대략 같은 높이로 된다. 이렇게 하여, 높이가 상이한, 즉 애스펙트비가 상이하고, 방사하는 광의 스펙트럼의 최대 강도를 나타내는 파장이 상이한 나노 칼럼(2)을 적어도 2종류 이상 형성할 수 있다.
여기에서, 도 5에, 본원 발명자의 실험 결과를 나타낸다. 이 도 5는, 상기의 조성에서, 300㎚ 직경의 나노 칼럼(2)을 성장시킨 경우의 나노 칼럼(2)의 높이(길이)와 피크 파장의 관계를 나타내는 그래프이다. 나노 칼럼(2)의 높이(길이)가 높아(길어)질수록, 즉 애스펙트비가 커질수록, 피크 파장이 길어지는 것이 이해된다. 상기와 같이 애스펙트비가 커질수록, 피크 파장이 길어지는 이유는, 이하와 같다. 우선, GaN 나노 칼럼 성장의 메커니즘에 관련된 원자의 공급은, 흡착 이탈 과정 및 표면 확산 과정에 의해 결정된다. 이하, 나노 칼럼 성장의 메커니즘을 대략의 근사를 이용하여 기술한다. Ga 원자는, 나노 칼럼 성장의 조건 하에 있어서는, 표면 확산 과정이 지배적이라고 생각된다. 즉 Ga 원자는 나노 칼럼의 근원으로부터 선단을 향해서 확산하면서 일정한 확률로 이탈한다. 그 이탈하는 확률은 확산 시간에 비례한다고 가정할 수 있다.
한편, In 원자는 통상의 결정 성장에 따라, 양자 우물층으로의 흡착 이탈 과정이 지배적으로 된다. 이 때문에, 나노 칼럼의 높이(길이)가 높아짐에(길어) 따라, 양자 우물층에 도착하는 Ga 원자는 감소하고, 그 한편, In 원자는 나노 칼럼의 높이에 관계없이 일정한 비율로 양자우물층에 도입된다. 결과적으로, 양자 우물층의 In/Ga 비율은 높이에 비례하여 증가하고, 상술과 같이 발광 파장은 장파장측으로 변화하게 된다. 또한, 동일한 높이이고 직경이 다른 경우, 양자 우물층에 도입되는 In 원자수는 나노 칼럼의 직경의 제곱에 비례한다. 한편, Ga 원자수는 나노 칼럼의 직경에 비례한다. 결과적으로, In/Ga 비율은 직경에 비례하여 증가한다. 이상으로부터, 파장을 결정하는 In/Ga 비율은 나노 칼럼의 애스펙트비(높이/직경)에 의존하고, 애스펙트비가 클수록, 장파장측으로 변화한다.
이러한 메커니즘을 응용함으로써, 동일한 성장 조건으로, 1칩 상에, 상기 마스크층(12)이 있는 영역과 없는 벽(13) 상의 영역에서, 상이한 파장을 가지는 LED 칩을 형성할 수 있다. 그리고, CIE(Commission International de l′Eclairage) 색도도에 있어서의 백색 영역을 교차하는 직선의 장파장측의 광과 단파장측의 광을 각각 방사하도록 각 나노 칼럼(2)의 길이를 설정해 둠으로써, 백색광을 작성할 수 있다. 또한, 상기 단차를 3단으로 해 두고, 각각의 영역의 나노 칼럼(2)이 방사하는 광의 스펙트럼의 최대 강도를 나타내는 파장이, 상기 CIE 색도도에 있어서의 백색 영역을 포위하는 삼각형의 꼭짓점에 있는 파장의 광을 방사하는 길이로 설정해 둠으로써, 보다 충실한 백색광을 작성할 수 있다.
이와같이 하여, 동일한 Si 기판(4)을 이용하고, 또한 단일 성장 공정으로 간단히, 따라서 저비용으로, 백색광 등의 원하는 색미를 실현하는 고체 광원을 실현할 수 있다. 또한, 형광체를 이용하지 않고 원하는 색미를 실현할 수 있으므로, 높은 신뢰성 및 장수명화를 도모할 수 있음과 더불어, 상기 마스크층(12) 및 트렌치(11)의 면적을 임의로 조정할 수 있으므로, 사용자 필요에 맞춰서 상기 색미를 세세하게 고정밀도로 조정할 수 있다.
또한, 상기 마스크층(12)을 Si 산화막(12a)으로 함으로써, 용이하게 작성할 수 있고, 또한 Si 산화막(12a)은, nm 오더의 관통 구멍(12b)을 가지고, 또한 그 마스크층(12) 상에는 나노 칼럼(2)이 성장하지 않으므로, 상기 마스크층(12)으로서 적합하다.
[실시의 형태 2]
도 6은 본 발명의 실시의 다른 형태에 관련된 화합물 반도체 발광 소자인 발광 다이오드(21)의 구조를 모식적으로 도시하는 단면도이고, 도 7은 그 발광 다이오드(21)의 구체적인 제조 공정을 설명하기 위한 도면이다. 이 발광 다이오드(21)는, 전술의 발광 다이오드(1)와 유사하고, 대응하는 부분에는 동일한 참조 부호를 붙여 나타내고, 그 설명을 생략한다. 주목해야 할 것은, 이 발광 다이오드(21)에서는, 벽(13) 상에도 마스크층(22)이 형성되어 있는 것이다. 이 마스크층(22)과 전술의 마스크층(12)이 동일한 재질로 이루어지는 경우, 이 마스크층(22)은 얇게 형성되고, 그 두께는, 관통 구멍(22b)과 관통 구멍(12b)의 갯수가, 원하는 성장 속도의 차가 되도록 선택되면 된다. 또한 다른 재질로 이루어지는 경우, 전술과 같이 흡착 확률 및 확산 속도가 바뀌므로, 이들에 원하는 성장 속도를 감안한 두께가 되도록 선택되면 된다.
마스크층(12, 22)의 형성 방법은, 우선 상기 도 2A에 도시하는 바와같이, Si 기판(4) 상에 트렌치(11)를 형성한 후, 상기 상압 CVD 장치를 이용하여, 전면에 Si 산화막을 5㎚ 퇴적시킨다. 그 후, 통상의 리소그래피 공정과 RIE 장치를 이용하여, 도 7A에 도시하는 바와같이, 트렌치(11) 외부 즉 벽(13) 상의 Si 산화막을 제거하고, 트렌치(11) 내에만 상기 Si 산화막(12a)을 남긴다. 다음에, 다시 상기 상압 CVD 장치를 이용하여, 전면에 Si 산화막을 5㎚ 퇴적시키면, 도 7B에 도시하는 바와같이, 트렌치(11) 내에는 10㎚의 상기 Si 산화막(12a)이, 벽(13) 상에는 5㎚의 상기 Si 산화막(22a)이 각각 형성되게 된다.
이와같이 하여, 벽(13) 상에는 관통 구멍(22b)이 많은 마스크층(22)이, 트렌치(11) 내에는 관통 구멍(12b)이 적은 마스크층(12)이 형성되고, 전술과 같이 나노 칼럼(2)의 성장 속도에 차를 갖게 할 수 있다.
상술과 같이 구성되는 발광 다이오드(1, 21)를 조명 장치에 이용함으로써, 단일 종류의 그 발광 다이오드(1, 21)를 이용해도, 백색광 등의 원하는 색미를 고정밀도로 실현하는 조명 장치를 실현할 수 있다.
즉, 본 발명의 일국면에 따른 화합물 반도체 발광 소자는, 한쪽의 전극측이 되는 기판과, 상기 기판 상에 수직 방향으로 연장되는 나노 스케일의 복수의 기둥형상 결정 구조체와, 상기 복수의 기둥형상 결정 구조체의 꼭대기부를 서로 접속하는 다른쪽의 전극을 구비하고, 상기 기판 상에는, 제1 영역과, 당해 제1 영역과의 사이에 단차를 가지고 당해 제1 영역보다 기판의 두께가 큰 제2 영역이 설치되고, 상기 기판 상의 제1 영역의 표면에 다공의 제1 마스크층이 형성되고, 상기 복수의 기둥형상 결정 구조체는, 상기 기판 상의 제1 및 제2 영역에, n형 반도체층과 발광층과 p형 반도체층이 순서대로 적층된 것이다.
이 구성에 의하면, 다공의 제1 마스크층이 형성된 제1 영역에 있어서는, 다공의 마스크층을 구비하지 않는 제2 영역보다도 기둥형상 결정 구조체의 성장 속도가 빠르므로, 제1 영역의 기둥형상 결정 구조체와 제2 영역의 기둥형상 결정 구조체를 같은 높이로 맞추어 그 꼭대기부를 다른쪽의 전극에 의해 서로 접속할 수 있다. 이 때, 제1 영역과 제2 영역의 사이의 단차의 높이분만큼, 제1 영역의 기둥형상 결정 구조체의 쪽이, 제2 영역의 기둥형상 결정 구조체보다 길어진다. 그러면, 제1 영역과 제2 영역에서 기둥형상 결정 구조체의 애스펙트비가 상이하기 때문에, 제1 영역과 제2 영역에서 상이한 파장의 광을 발광시키는 것이 가능해진다.
이 때, 각 영역의 기둥형상 결정 구조체의 애스펙트비는, 제1 영역과 제2 영역의 사이의 단차의 크기를 조절함으로써 설정할 수 있다. 그리고, 제1 영역과 제2 영역의 사이의 단차의 크기는 공지의 반도체 프로세스에 의해 용이하게 고정밀도로 설정할 수 있으므로, 발광색의 색미를 세세하게 고정밀도로 조정하는 것이 용이해진다. 또한, 단일 칩으로 원하는 색미를 실현할 수 있으므로, 복수의 칩을 이용하는 경우에 비해 저비용으로 원하는 색미를 실현하는 것이 용이하다.
또한, 상기 기판 상의 제2 영역의 표면에는, 상기 제1 마스크층보다 구멍의 밀도가 높은 다공의 제2 마스크층이 형성되어 있는 것이 바람직하다.
이 구성에 의하면, 제1 마스크층보다 구멍의 밀도가 높은 다공의 제2 마스크층이 형성된 제2 영역에서는, 제1 영역보다도 기둥형상 결정 구조체의 성장 속도가 느려진다. 이에 따라, 제1 영역과 제2 영역의 사이의 단차분, 제1 영역의 기둥형상 결정 구조체쪽이 길어지도록 제1 영역과 제2 영역에 있어서의 기둥형상 결정 구조체의 성장 속도를 조절할 수 있으므로, 제1 영역의 기둥형상 결정 구조체와 제2 영역의 기둥형상 결정 구조체를 같은 높이로 맞추어 그 꼭대기부를 다른쪽의 전극에 의해 서로 접속하는 것이 용이해진다.
또한, 상기 제1 마스크층은, Si 산화막인 것이 바람직하다.
이 구성에 의하면, 제1 마스크층을 용이하게 작성할 수 있고, 또한 Si 산화막은, ㎚ 오더의 관통 구멍을 가지고, 또한 그 마스크층 상에는 기둥형상 결정 구조체가 성장하지 않으므로, 상기 마스크층으로서 적합하다. 그리고, Si 산화막은, 얇을수록 구멍의 밀도가 높아진다. 따라서, 제1 마스크층의 두께를 조절함으로써, 제1 영역의 기둥형상 결정 구조체의 성장 속도를 조절할 수 있다. 이 경우, 제1 마스크층의 두께는 공지의 반도체 프로세스에 의해 용이하게 설정할 수 있으므로, 제1 영역의 기둥형상 결정 구조체의 성장 속도를 조절하는 것이 용이해진다.
또한, 상기 제1 및 제2 마스크층은, Si 산화막이며, 상기 제2 마스크층은, 상기 제1 마스크층보다 얇은 것이 바람직하다.
Si 산화막은, 얇을수록 구멍의 밀도가 높아진다. 따라서, 제1 및 제2 마스크층의 두께를 조절함으로써, 제1 및 제2 마스크층의 구멍의 밀도를 조절할 수 있다. 그리고, 기둥형상 결정 구조체의 성장 속도는 마스크층의 구멍의 밀도가 높을수록 느려지므로, 제2 마스크층을 제1 마스크층보다 얇게 하면, 제2 영역에서는, 제1 영역보다도 기둥형상 결정 구조체의 성장 속도가 느려진다. 이에 따라, 제1 영역과 제2 영역의 사이의 단차분, 제1 영역의 기둥형상 결정 구조체쪽이 길어지도록 제1 영역과 제2 영역에 있어서의 기둥형상 결정 구조체의 성장 속도를 조절할 수 있으므로, 제1 영역의 기둥형상 결정 구조체와 제2 영역의 기둥형상 결정 구조체를 같은 높이로 맞추어 그 꼭대기부를 다른쪽의 전극에 의해 서로 접속하는 것이 용이해진다. 또한, 제1 및 제2 마스크층의 두께는 공지의 반도체 프로세스에 의해 용이하게 설정할 수 있으므로, 기둥형상 결정 구조체의 성장 속도를 미세조절하는 것이 용이해진다.
또한, 상기 제1 및 제2 영역에 있어서 설치된 기둥형상 결정 구조체가 방사하는 광의 스펙트럼의 최대 강도를 나타내는 파장은, CIE 색도도에 있어서의 백색 영역과 교차하는 직선의 양단에 위치하는 색의 파장이 되도록, 상기 제1 및 제2 영역에 있어서 설치된 각 기둥형상 결정 구조체의 길이와 굵기의 비가 각각 설정되어 있는 것이 바람직하다.
이 구성에 의하면, 1소자로 대략 백색의 광을 출력하는 것이 가능해진다.
또한, 상기 기판에는, 상기 제1 및 제2 영역을 제외한 잔여 영역의 적어도 일부에 있어서, 상기 제1 및 제2 영역과 단차를 가지는 제3 영역이 설치되고, 상기 제1, 제2, 및 제3 영역에 있어서 설치된 각 기둥형상 결정 구조체가 방사하는 광의 스펙트럼의 최대 강도를 나타내는 파장은, CIE 색도도에 있어서의 백색 영역을 포위하는 삼각형의 꼭짓점에 위치하는 색의 파장이 되도록, 상기 제1, 제2, 및 제3 영역에 있어서의 각 기둥형상 결정 구조체의 길이와 굵기의 비가 각각 설정되어 있는 것이 바람직하다.
이 구성에 의하면, 1소자로, 더욱 백색에 가까운 광을 출력하는 것이 가능해진다.
또한, 본 발명의 일국면에 따르는 조명 장치는, 상기의 화합물 반도체 발광 소자를 이용한다.
상기의 구성에 의하면, 단일 종류의 화합물 반도체 발광 소자를 이용해도, 백색광 등의 원하는 색미를 고정밀도로 실현하는 것이 가능한 조명 장치를 얻을 수 있다.
또한, 본 발명의 일국면에 따르는 화합물 반도체 발광 소자의 제조 방법은, 한쪽의 전극측이 되는 기판 상의 일부 영역에, 제1 영역으로서 오목부를 형성함으로써, 상기 제1 영역과 잔여 영역인 제2 영역의 사이에 단차를 형성하는 공정과, 상기 제1 영역인 오목부의 저부에 다공의 제1 마스크층을 형성하는 공정과, 상기 제1 및 제2 영역에 n형 반도체층과 발광층과 p형 반도체층을 순서대로 적층하고, 상기 제1 영역과 상기 제2 영역에서 대략 같은 높이까지 나노 스케일의 복수의 기둥형상 결정 구조체를 성장시키는 성장 공정과, 상기 복수의 기둥형상 결정 구조체의 꼭대기부를 다른쪽의 전극으로 접속하는 접속 공정을 포함한다.
이 방법에 의하면, 상술의 화합물 반도체 발광 소자를 제조할 수 있다.
또한, 상기 성장 공정의 전에, 상기 제2 영역의 표면에, 상기 제1 마스크층보다 구멍의 밀도가 높은 다공의 제2 마스크층을 형성하는 공정을 더 포함하는 것이 바람직하다.
이 방법에 의하면, 상기 기판 상의 제2 영역의 표면에, 상기 제1 마스크층보다 구멍의 밀도가 높은 다공의 제2 마스크층이 형성된다.
또한, 상기 성장 공정에 있어서, 상기 p형 반도체층을 성장시킬 때에, 상기 복수의 기둥형상 결정 구조체의 직경을 서서히 증가시켜서 인접하는 기둥형상 결정 구조체에 있어서의 각 p형 반도체층끼리를 접합시키고, 상기 접속 공정에 있어서, 상기 각 p형 반도체층끼리가 접합되어서 형성된 p형층의 표면에, 투명 전극층을 형성하여 상기 복수의 기둥형상 결정 구조체의 꼭대기부를 접속하는 것이 바람직하다.
이 방법에 의하면, 복수의 기둥형상 결정 구조체의 꼭대기부를 서로 접속하는 전극을 작성하는 것이 용이하다.
본 발명의 일국면에 따르는 화합물 반도체 발광 소자는, 한쪽의 전극측이 되는 기판 상에, n형 반도체층과 발광층과 p형 반도체층을 순서대로 적층하여 이루어지는 나노 스케일의 기둥형상 결정 구조체를 복수 가지고, 상기 기둥형상 결정 구조체의 꼭대기부를 다른쪽의 전극으로 접속하여 이루어지는 화합물 반도체 발광 소자에 있어서, 상기 기판은 단차를 가지고, 상기 기판 상에서, 상기 단차의 오목부가 되는 영역에만 다공의 마스크층을 가지고, 혹은 상기 단차의 오목부가 되는 영역은 볼록부가 되는 영역에 비해서 구멍이 적은 마스크층을 가지는 것을 특징으로 한다.
또한, 본 발명의 화합물 반도체 발광 소자의 제조 방법은, 한쪽의 전극측이 되는 기판 상에, n형 반도체층과 발광층과 p형 반도체층을 순서대로 적층하여 이루어지는 나노 스케일의 기둥형상 결정 구조체를 복수 가지고, 상기 기둥형상 결정 구조체의 꼭대기부를 다른쪽의 전극으로 접속하여 이루어지는 화합물 반도체 발광 소자의 제조 방법에 있어서, 상기 기판 상의 일부 영역에 오목부를 형성함으로써, 그 오목부의 영역과 잔여 영역의 사이에 단차를 형성하는 공정과, 상기 오목부에만 다공의 마스크층을 형성하거나, 혹은 상기 단차의 오목부가 되는 영역은 볼록부가 되는 영역에 비해서 구멍이 적은 마스크층을 형성하는 공정과, 상기 기둥형상 결정 구조체의 각 층을 순서대로 적층하고, 상기 오목부의 영역과 볼록부가 되는 영역에서 상기 기둥형상 결정 구조체를 대략 같은 높이까지 성장시키는 공정을 포함하는 것을 특징으로 한다.
상기의 구성에 의하면, 도전성 기판 혹은 절연성의 기판 상에 도전성의 버퍼층을 구비하는 등으로 하여, 한쪽의 전극측이 되는 기판 상에, n형 반도체층과 발광층과 p형 반도체층을 순서대로 적층하여 이루어지고, 나노 칼럼이나 나노 로드 등으로 불리는 나노 스케일의 기둥형상 결정 구조체가 복수 형성되고, 상기 기둥형상 결정 구조체의 꼭대기부를 다른쪽의 전극으로 접속하여 이루어지는 화합물 반도체 발광 소자에 있어서, 그 기둥형상 결정 구조체를 성장시키는데 있어, 단차를 가지는 기판을 이용함과 더불어, 다공의 마스크층을 이용하여, 상기 단차의 오목부가 되는 영역에만 상기 마스크층을 형성하고, 볼록부가 되는 영역에는 마스크층을 형성하지 않거나, 혹은 함께 마스크층을 형성하고, 상기 단차의 오목부가 되는 영역은 볼록부가 되는 영역에 비해서 구멍을 적게, 즉 두꺼운 마스크층으로 한다.
따라서, 기판 상에 공급되는 기둥형상 결정 구조체 재료는, 마스크층이 있는 영역 혹은 보다 구멍이 적은 마스크층의 쪽에서, 마스크층 표면을 확산하여 결정핵에 모여, 기둥형상 결정 구조체의 성장이 빨라진다. 이에 따라, 소정의 시간 성장시킨 기둥형상 결정 구조체군은, 상기 오목부가 존재해도, 상기 다른쪽의 전극이 접속되는 꼭대기부를 대략 같은 높이로 할 수 있다. 이렇게 하여, 높이가 상이한, 즉 애스펙트비가 다르고, 방사하는 광의 스펙트럼의 최대 강도를 나타내는 파장이 다른 기둥형상 결정 구조체를 적어도 2종류 이상 형성할 수 있다. 이에 따라, 동일 기판에서 또한 단일 성장 공정으로 간단히, 따라서 저비용으로, 백색광 등의 원하는 색미를 실현하는 고체 광원을 실현할 수 있다. 또한, 형광체를 이용하지 않고 원하는 색미를 실현할 수 있으므로, 높은 신뢰성 및 장수명화를 도모할 수 있음과 더불어, 상기 볼록부 및 오목부의 면적을 임의로 조정할 수 있으므로, 사용자 필요에 맞춰서 상기 색미를 세세하게 고정밀도로 조정할 수 있다.
본 발명의 일국면에 따르는 화합물 반도체 발광 소자 및 그 제조 방법은, 이상과 같이, 도전성 기판 혹은 절연성의 기판 상에 도전성의 버퍼층을 구비하는 등으로 하여, 한쪽의 전극측이 되는 기판 상에, n형 반도체층과 발광층과 p형 반도체층을 순서대로 적층하여 이루어지고, 나노 칼럼이나 나노 로드 등으로 불리는 나노 스케일의 기둥형상 결정 구조체가 복수 형성되고, 상기 기둥형상 결정 구조체의 꼭대기부를 다른쪽의 전극으로 접속하여 이루어지는 화합물 반도체 발광 소자에 있어서, 그 기둥형상 결정 구조체를 성장시키는데 있어, 단차를 가지는 기판을 이용함과 더불어, 다공의 마스크층을 이용하여, 상기 단차의 오목부가 되는 영역에만 상기 마스크층을 형성하고, 볼록부가 되는 영역에는 마스크층을 형성하지 않거나, 혹은 함께 마스크층을 형성하고, 상기 단차의 오목부가 되는 영역은 볼록부가 되는 영역에 비해서 구멍을 적게, 즉 두꺼운 마스크층으로 한다.
그러므로, 기판 상에 공급되는 기둥형상 결정 구조체 재료는, 마스크층이 있는 영역 혹은 보다 구멍이 적은 마스크층쪽에서 결정핵에 모여, 기둥형상 결정 구조체의 성장이 빠르고, 소정의 시간 성장시킨 기둥형상 결정 구조체군은, 상기 오목부가 존재해도, 상기 다른쪽의 전극이 접속되는 꼭대기부를 대략 같은 높이로 할 수 있다. 이와같이 하여, 높이가 상이한, 즉 애스펙트비가 다르고, 방사하는 광의 스펙트럼의 최대 강도를 나타내는 파장이 상이한 기둥형상 결정 구조체를 적어도 2종류 이상 형성할 수 있다. 이에 따라, 동일 기판에서 또한 단일 성장 공정으로 간단히, 따라서 저비용으로, 백색광 등의 원하는 색미를 실현하는 고체광원을 실현할 수 있다. 또한, 형광체를 이용하지 않고, 원하는 색미를 실현할 수 있으므로, 높은 신뢰성 및 장수명화를 도모할 수 있음과 더불어, 상기 볼록부 및 오목부의 면적을 임의로 조정할 수 있으므로, 사용자 필요에 맞춰서 상기 색미를 세세하게 고정밀도로 조정할 수 있다.

Claims (10)

  1. 한쪽의 전극측이 되는 기판과,
    상기 기판 상에 수직 방향으로 연장되는 나노 스케일의 복수의 기둥형상 결정 구조체와,
    상기 복수의 기둥형상 결정 구조체의 꼭대기부를 서로 접속하는 다른쪽의 전극을 구비하고,
    상기 기판 상에는, 제1 영역과, 당해 제1 영역과의 사이에 단차를 가지고 당해 제1 영역보다 기판의 두께가 큰 제2 영역이 설치되고,
    상기 기판 상의 제1 영역의 표면에 다공의 제1 마스크층이 형성되고,
    상기 복수의 기둥형상 결정 구조체는, 상기 기판 상의 제1 및 제2 영역에, n형 반도체층과 발광층과 p형 반도체층이 순서대로 적층된 것임을 특징으로 하는 화합물 반도체 발광 소자.
  2. 청구항 1에 있어서,
    상기 기판 상의 제2 영역의 표면에는, 상기 제1 마스크층보다 구멍의 밀도가 높은 다공의 제2 마스크층이 형성되어 있는 것을 특징으로 하는 화합물 반도체 발광 소자.
  3. 청구항 1에 있어서,
    상기 제1 마스크층은, Si 산화막인 것을 특징으로 하는 화합물 반도체 발광 소자.
  4. 청구항 2에 있어서,
    상기 제1 및 제2 마스크층은, Si 산화막이며,
    상기 제2 마스크층은, 상기 제1마스크층보다 얇은 것을 특징으로 하는 화합물 반도체 발광 소자.
  5. 청구항 1 내지 4중 어느 한 항에 있어서,
    상기 제1 및 제2 영역에 있어서 설치된 기둥형상 결정 구조체가 방사하는 광의 스펙트럼의 최대 강도를 나타내는 파장은, CIE 색도도에 있어서의 백색 영역과 교차하는 직선의 양단에 위치하는 색의 파장이 되도록, 상기 제1 및 제2 영역에 있어서 설치된 각 기둥형상 결정 구조체의 길이와 굵기의 비가 각각 설정되어 있는 것을 특징으로 하는 화합물 반도체 발광 소자.
  6. 청구항 1 내지 4중 어느 한 항에 있어서,
    상기 기판에는, 상기 제1 및 제2 영역을 제외한 잔여 영역의 적어도 일부에 있어서, 상기 제1 및 제2 영역과 단차를 가지는 제3 영역이 설치되고,
    상기 제1, 제2, 및 제3 영역에 있어서 설치된 각 기둥형상 결정 구조체가 방사하는 광의 스펙트럼의 최대 강도를 나타내는 파장은, CIE 색도도에 있어서의 백색 영역을 포위하는 삼각형의 꼭짓점에 위치하는 색의 파장이 되도록, 상기 제1, 제2 및 제3 영역에 있어서의 각 기둥형상 결정 구조체의 길이와 굵기의 비가 각각 설정되어 있는 것을 특징으로 하는 화합물 반도체 발광 소자.
  7. 청구항 1 내지 4중 어느 한 항에 기재된 화합물 반도체 발광 소자를 이용하는 것을 특징으로 하는 조명 장치.
  8. 한쪽의 전극측이 되는 기판 상의 일부 영역에, 제1 영역으로서 오목부를 형성함으로써, 상기 제1 영역과 잔여 영역인 제2 영역의 사이에 단차를 형성하는 공정과,
    상기 제1 영역인 오목부의 저부에 다공의 제1 마스크층을 형성하는 공정과,
    상기 제1 및 제2 영역에 n형 반도체층과 발광층과 p형 반도체층을 순서대로 적층하고, 상기 제1 영역과 상기 제2 영역에서 같은 높이까지 나노 스케일의 복수의 기둥형상 결정 구조체를 성장시키는 성장 공정과,
    상기 복수의 기둥형상 결정 구조체의 꼭대기부를 다른쪽의 전극으로 접속하는 접속 공정을 포함하는 것을 특징으로 하는 화합물 반도체 발광 소자의 제조 방법.
  9. 청구항 8에 있어서,
    상기 성장 공정의 전에, 상기 제2 영역의 표면에, 상기 제1 마스크층보다 구멍의 밀도가 높은 다공의 제2 마스크층을 형성하는 공정을 더 포함하는 것을 특징으로 하는 화합물 반도체 발광 소자의 제조 방법.
  10. 청구항 8 또는 9에 있어서,
    상기 성장 공정에 있어서, 상기 p형 반도체층을 성장시킬 때에, 상기 복수의 기둥형상 결정 구조체의 직경을 서서히 증가시켜서 인접하는 기둥형상 결정 구조체에 있어서의 각 p형 반도체층끼리를 접합시키고,
    상기 접속 공정에 있어서, 상기 각 p형 반도체층끼리가 접합되어서 형성된 p형층의 표면에, 투명 전극층을 형성하여 상기 복수의 기둥형상 결정 구조체의 꼭대기부를 접속하는 것을 특징으로 하는 화합물 반도체 발광 소자의 제조 방법.
KR1020107027011A 2008-05-26 2009-05-25 화합물 반도체 발광 소자 및 이를 이용하는 조명 장치 및 화합물 반도체 발광 소자의 제조 방법 KR101196579B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008137220A JP5145120B2 (ja) 2008-05-26 2008-05-26 化合物半導体発光素子およびそれを用いる照明装置ならびに化合物半導体発光素子の製造方法
JPJP-P-2008-137220 2008-05-26
PCT/JP2009/059504 WO2009145131A1 (ja) 2008-05-26 2009-05-25 化合物半導体発光素子およびそれを用いる照明装置ならびに化合物半導体発光素子の製造方法

Publications (2)

Publication Number Publication Date
KR20110003568A KR20110003568A (ko) 2011-01-12
KR101196579B1 true KR101196579B1 (ko) 2012-11-02

Family

ID=41377006

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107027011A KR101196579B1 (ko) 2008-05-26 2009-05-25 화합물 반도체 발광 소자 및 이를 이용하는 조명 장치 및 화합물 반도체 발광 소자의 제조 방법

Country Status (6)

Country Link
US (1) US8247791B2 (ko)
EP (1) EP2290710B1 (ko)
JP (1) JP5145120B2 (ko)
KR (1) KR101196579B1 (ko)
CN (1) CN102047450B (ko)
WO (1) WO2009145131A1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8237151B2 (en) * 2009-01-09 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-based devices and methods for making the same
KR101253874B1 (ko) 2008-10-29 2013-04-16 파나소닉 주식회사 검지 소자, 검지 장치 및 산소 농도 검사 장치
KR101517851B1 (ko) * 2009-03-26 2015-05-06 삼성전자 주식회사 반도체 소자의 제조 방법
US8409965B2 (en) * 2011-04-26 2013-04-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for LED with nano-patterned substrate
US8350249B1 (en) * 2011-09-26 2013-01-08 Glo Ab Coalesced nanowire structures with interstitial voids and method for manufacturing the same
US9035278B2 (en) 2011-09-26 2015-05-19 Glo Ab Coalesced nanowire structures with interstitial voids and method for manufacturing the same
JP5896565B2 (ja) * 2012-10-04 2016-03-30 株式会社ナノマテリアル研究所 半導体デバイス
FR2997557B1 (fr) 2012-10-26 2016-01-01 Commissariat Energie Atomique Dispositif electronique a nanofil(s) muni d'une couche tampon en metal de transition, procede de croissance d'au moins un nanofil, et procede de fabrication d'un dispositif
FR2997420B1 (fr) 2012-10-26 2017-02-24 Commissariat Energie Atomique Procede de croissance d'au moins un nanofil a partir d'une couche d'un metal de transition nitrure obtenue en deux etapes
US9537044B2 (en) 2012-10-26 2017-01-03 Aledia Optoelectric device and method for manufacturing the same
FR2997558B1 (fr) * 2012-10-26 2015-12-18 Aledia Dispositif opto-electrique et son procede de fabrication
FR3004006B1 (fr) * 2013-03-28 2016-10-07 Aledia Dispositif electroluminescent a nanofils actifs et nanofils de contact et procede de fabrication
WO2014197799A1 (en) * 2013-06-07 2014-12-11 Glo-Usa, Inc. Multicolor led and method of fabricating thereof
KR102227770B1 (ko) 2014-08-29 2021-03-16 삼성전자주식회사 나노구조 반도체 발광소자
US9593820B1 (en) 2016-09-28 2017-03-14 Ford Global Technologies, Llc Vehicle illumination system
JP7147132B2 (ja) * 2017-05-31 2022-10-05 セイコーエプソン株式会社 発光装置、プロジェクター、および発光装置の製造方法
JP6988173B2 (ja) 2017-05-31 2022-01-05 セイコーエプソン株式会社 発光装置およびプロジェクター
JP6988460B2 (ja) 2017-12-26 2022-01-05 セイコーエプソン株式会社 発光装置、発光装置の製造方法、およびプロジェクター
JP7207012B2 (ja) 2019-02-27 2023-01-18 セイコーエプソン株式会社 発光装置の製造方法、発光装置、およびプロジェクター
FR3098013B1 (fr) * 2019-06-25 2021-07-02 Commissariat Energie Atomique Procédé de fabrication d'un dispositif optoélectronique à diodes électroluminescentes de type axial

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005268783A (ja) 2004-03-19 2005-09-29 Internatl Business Mach Corp <Ibm> 自己整合型ナノコラム・エアブリッジを形成する方法およびそれによって形成される構造
KR100668964B1 (ko) 2005-09-27 2007-01-12 엘지전자 주식회사 나노 홈을 갖는 발광 소자 및 그의 제조 방법
JP2007123398A (ja) 2005-10-26 2007-05-17 Matsushita Electric Works Ltd 半導体発光素子およびそれを用いる照明装置ならびに半導体発光素子の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7122827B2 (en) * 2003-10-15 2006-10-17 General Electric Company Monolithic light emitting devices based on wide bandgap semiconductor nanostructures and methods for making same
JP2005136238A (ja) * 2003-10-30 2005-05-26 Kyocera Corp 発光ダイオードアレイ装置及びそれを用いた発光ダイオードプリンタ
JP4160000B2 (ja) 2004-02-13 2008-10-01 ドンゴク ユニバーシティ インダストリー アカデミック コーポレイション ファウンデイション 発光ダイオードおよびその製造方法
US7132677B2 (en) * 2004-02-13 2006-11-07 Dongguk University Super bright light emitting diode of nanorod array structure having InGaN quantum well and method for manufacturing the same
US8088293B2 (en) * 2004-07-29 2012-01-03 Micron Technology, Inc. Methods of forming reticles configured for imprint lithography
TWI442456B (zh) * 2004-08-31 2014-06-21 Sophia School Corp 發光元件
WO2006060599A2 (en) * 2004-12-02 2006-06-08 The Regents Of The University Of California Semiconductor devices based on coalesced nano-rod arrays
WO2008047907A1 (fr) 2006-10-20 2008-04-24 Panasonic Electric Works Co., Ltd. Substrat de saphir, élément luminescent à semi-conducteur nitrure utilisant le substrat de saphir, et procédé destiné à fabriquer l'élément luminescent à semi-conducteur nitrure
KR101396679B1 (ko) 2008-03-14 2014-05-16 파나소닉 주식회사 화합물 반도체 발광 소자 및 이를 이용하는 조명 장치 및 화합물 반도체 발광 소자의 제조 방법
US7906354B1 (en) * 2010-03-30 2011-03-15 Eastman Kodak Company Light emitting nanowire device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005268783A (ja) 2004-03-19 2005-09-29 Internatl Business Mach Corp <Ibm> 自己整合型ナノコラム・エアブリッジを形成する方法およびそれによって形成される構造
KR100668964B1 (ko) 2005-09-27 2007-01-12 엘지전자 주식회사 나노 홈을 갖는 발광 소자 및 그의 제조 방법
JP2007123398A (ja) 2005-10-26 2007-05-17 Matsushita Electric Works Ltd 半導体発光素子およびそれを用いる照明装置ならびに半導体発光素子の製造方法

Also Published As

Publication number Publication date
US20110062453A1 (en) 2011-03-17
CN102047450B (zh) 2013-03-13
EP2290710A4 (en) 2011-06-29
US8247791B2 (en) 2012-08-21
JP2009283876A (ja) 2009-12-03
EP2290710A1 (en) 2011-03-02
CN102047450A (zh) 2011-05-04
WO2009145131A1 (ja) 2009-12-03
EP2290710B1 (en) 2012-08-15
KR20110003568A (ko) 2011-01-12
JP5145120B2 (ja) 2013-02-13

Similar Documents

Publication Publication Date Title
KR101196579B1 (ko) 화합물 반도체 발광 소자 및 이를 이용하는 조명 장치 및 화합물 반도체 발광 소자의 제조 방법
EP2254164B1 (en) Compound semiconductor light-emitting element and illumination device using the same, and method for manufacturing compound semiconductor light-emitting element
JP4841628B2 (ja) ナノ構造体及びそれを採用した発光ダイオードとその製造方法
CN101615647B (zh) 发光器件及其制造方法
CN111048641B (zh) 一种单芯片白光发光二极管及其制备方法
JP4613078B2 (ja) 半導体基板の製造方法
JP2008544567A (ja) 窒化物多重量子ウェルを有するナノロッドアレイ構造の発光ダイオード、その製造方法、及びナノロッド
WO2009041237A1 (ja) Ⅲ族窒化物半導体発光素子
JP2008108757A (ja) 化合物半導体発光素子およびそれを用いる照明装置ならびに化合物半導体素子の製造方法
CN103681997B (zh) 一种所需颜色发光二极管芯片的制造方法
CN109841712B (zh) 基于类金字塔型的显指可调的单芯片白光led及其制备方法
KR20080030042A (ko) 질화물 다층 양자 웰을 가지는 나노막대 어레이 구조의발광 다이오드
US20080157056A1 (en) Manufacturing method of poly-wavelength light-emitting diode of utilizing nano-crystals and the light-emitting device therefor
KR101060762B1 (ko) 발광장치의 제조방법
KR20120011198A (ko) 발광 소자, 발광 소자 패키지 및 발광 소자의 제조방법
KR20150117744A (ko) 나노막대를 이용한 백색 발광소자의 제조방법 및 그에 의해 제조된 나노막대를 이용한 백색 발광소자
JP2008010516A (ja) 半導体発光素子用基板およびそれを用いる半導体発光素子
KR20070092057A (ko) 백색 발광 소자 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150917

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160922

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee