WO2009122807A1 - 無線タグ通信装置 - Google Patents

無線タグ通信装置 Download PDF

Info

Publication number
WO2009122807A1
WO2009122807A1 PCT/JP2009/052912 JP2009052912W WO2009122807A1 WO 2009122807 A1 WO2009122807 A1 WO 2009122807A1 JP 2009052912 W JP2009052912 W JP 2009052912W WO 2009122807 A1 WO2009122807 A1 WO 2009122807A1
Authority
WO
WIPO (PCT)
Prior art keywords
data
feature data
identification information
feature
tag
Prior art date
Application number
PCT/JP2009/052912
Other languages
English (en)
French (fr)
Inventor
拓也 永井
Original Assignee
ブラザー工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ブラザー工業株式会社 filed Critical ブラザー工業株式会社
Publication of WO2009122807A1 publication Critical patent/WO2009122807A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B5/00—Near-field transmission systems, e.g. inductive or capacitive transmission systems
    • H04B5/40—Near-field transmission systems, e.g. inductive or capacitive transmission systems characterised by components specially adapted for near-field transmission
    • H04B5/48—Transceivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B5/00—Near-field transmission systems, e.g. inductive or capacitive transmission systems
    • H04B5/70—Near-field transmission systems, e.g. inductive or capacitive transmission systems specially adapted for specific purposes
    • H04B5/77—Near-field transmission systems, e.g. inductive or capacitive transmission systems specially adapted for specific purposes for interrogation

Definitions

  • the present invention relates to a wireless tag communication device that communicates with a wireless tag capable of transmitting and receiving information to and from the outside.
  • the wireless tag circuit element provided in the wireless tag includes an IC circuit unit that stores information and a tag antenna that transmits and receives information, and can transmit and receive information without contact with the wireless tag communication device.
  • Identification information is attached to each wireless tag circuit element, and the wireless tag circuit element that receives the inquiry signal from the wireless tag communication apparatus sends a response signal including the identification information to the wireless tag communication apparatus.
  • Patent Document 1 JP 2007-310578 A
  • the RFID tag communication apparatus transmits an inquiry signal to a plurality of RFID tag circuit elements, and the corresponding identification information is acquired from the response signals received from each RFID circuit element.
  • the acquired plurality of pieces of identification information are stored and accumulated in a predetermined memory space of the RFID tag communication apparatus.
  • the identification information of the RFID tag circuit element is newly acquired while the information reading is continued, the identification information already stored in the memory space is the same (the same RFID tag circuit element is duplicated). May have been read).
  • the identification information is stored twice in the memory space as it is, it is necessary to collate the newly acquired identification information with the already stored identification information in order to avoid this.
  • An object of the present invention is to provide a wireless tag communication device capable of shortening a verification time for preventing double storage of identification information of a wireless tag circuit element and improving search efficiency.
  • the first invention provides a communication means for communicating with a plurality of RFID circuit elements each having an IC circuit section for storing information and a tag antenna for transmitting and receiving information, and the communication means. And an ID acquisition unit that acquires identification information of the RFID tag circuit element via the ID tag, and the identification information of the RFID tag circuit element acquired by the ID acquisition unit is used as the RFID tag communication.
  • ID storage means for storing and processing in the ID memory space provided in at least one of the internal memory provided in the device and the external memory connected to the RFID tag communication device, and features of the identification information
  • Feature data determining means for determining data from the corresponding identification information, and the feature data determined by the feature data determining means are stored in the internal memory
  • a collation processing means for performing collation processing between the newly acquired identification information and the identification information stored in the ID memory space.
  • identification information of the RFID circuit element is acquired by the ID acquisition means via the communication means.
  • the acquired identification information is stored in the ID memory space by the ID storage means.
  • feature data representing the feature of the identification information is determined by the feature data determination unit, and the feature data is stored in the feature data memory space by the feature data storage unit.
  • the collation processing means performs collation processing using feature data (or a part thereof) having a small data amount corresponding to the identification information. This makes it possible to collate the feature data first, and not collate the identification information only when they match, instead of suddenly collating the identification information. Therefore, the time required for the collation process can be shortened compared to the case where the identification information is collated suddenly when new identification information is acquired. As a result, the processing time required for searching for the RFID circuit element can be shortened and the search efficiency can be improved.
  • the second invention is characterized in that, in the first invention, the feature data determining means calculates the number of specific numbers in the binary number display of the identification information as the feature data.
  • Feature data with a small amount of data can be easily generated by using a specific number (for example, “1”) displayed in binary number as feature data (for example, calculating so-called CheckSUM).
  • a specific number for example, “1”
  • binary number for example, calculating so-called CheckSUM
  • the third invention is characterized in that, in the first invention, the feature data determining means determines an error detection code or error correction code based on the identification information as the feature data.
  • an error detection code such as CRC (Cyclic Redundancy Check) or an error correction code such as a Reed-Solomon code
  • the error correction code is longer than the normal data itself, so only part of it may be stored
  • the value of the feature data can be reliably varied.
  • the feature data can be distributed and the reliability as a collation identifier can be improved.
  • the error detection code included in the received signal is used as feature data as it is, it is not necessary to perform a separate calculation for the feature data.
  • the collation processing means stores at least a part of the feature data corresponding to the newly obtained identification information and the feature data memory space.
  • a primary collating unit that performs collation with at least a part of the feature data that has been performed, and a secondary collating unit that collates the corresponding identification information when the collation result by the primary collating unit matches. It is characterized by that.
  • the primary collation means first collates feature data with a small amount of data (primary collation), and the collation between the identification information is performed by the secondary collation means only when they match. (Secondary verification). Thereby, compared with the case where identification information is collated suddenly at the time of acquisition of new identification information, the time which collation processing requires can be shortened reliably.
  • the feature data read means for reading at least a part of the feature data stored in the feature data memory space and the number of the identification information stored in the ID memory space
  • Read control means for controlling the amount of data read by the feature data read means
  • the primary verification means includes at least a part of the feature data corresponding to the newly acquired identification information
  • the feature It is characterized by collating with the data read by the data reading means.
  • the read control means stores, in the ID memory space, the data range (data amount) read by the feature data read means and used for the primary collation among the feature data stored in the feature data memory space. Variable control is performed according to the number of identification information.
  • the length of feature data (data amount) used for the primary verification is reduced, and the search target
  • the length of feature data (data amount) used for the primary verification is increased to optimize the number of accesses to the memory space while improving the verification reliability. Power consumption).
  • the feature data storage means when the feature data storage means stores the feature data in the feature data memory space, a different memory address for each bit of the feature data It is characterized by storing in.
  • the characteristic data is stored in different memory addresses for each bit at the time of storage. As a result, at the time of reading, it is possible to read only the bits necessary for the primary verification, and as a result, the data transfer amount can be reduced.
  • a seventh aspect of the present invention in any of the fourth to sixth aspects of the invention, when the identification information is newly acquired, all the identification information stored in the ID memory space is related to the feature data corresponding to each other.
  • the collation result by the primary collation means does not match or the collation result by the primary collation means between the corresponding feature data matches and the collation result by the secondary collation means between the identification information does not match
  • the operator can be notified by the notification signal from the notification signal output means, and it can be surely recognized that a new RFID tag circuit element has been detected.
  • the verification time for preventing double storage of identification information of the RFID circuit element can be shortened and search efficiency can be improved.
  • FIG. 1 is a functional block diagram showing detailed functions of the wireless tag communication device and the wireless tag of the present embodiment.
  • a tag reader 1 wireless tag communication device
  • a tag reader body 2 includes a reader antenna (communication means) 3 for performing wireless communication with the wireless tag T.
  • the tag reader main body 2 includes a CPU (Central Processing Unit) 4, a memory 5 (internal memory) such as a RAM or a ROM, an operation unit 6 for inputting instructions and information from a user, and various information and messages.
  • a display unit 7 for displaying and an RF communication control unit 8 for transmitting / receiving information to / from the wireless tag T via the reader antenna 3 are provided.
  • the CPU 4 of the tag reader 1 performs signal processing according to a program stored in advance in the ROM while utilizing the temporary storage function of the RAM, thereby processing information transmitted to and received from the wireless tag T.
  • the wireless tag T has a wireless tag circuit element To including a tag antenna 151 and an IC circuit unit 150 (the wireless tag circuit element To will be described in detail later).
  • the wireless tag circuit element To of the wireless tag T stores unique identification information (hereinafter referred to as “tag ID”) uniquely defined without overlapping each other.
  • FIG. 2 is a functional block diagram showing detailed functions of the CPU 4 and the memory 5.
  • the CPU 4 includes therein a CPU core 11 that executes various processes of the CPU 4, a bus controller 12 that controls the address bus 31 and the data bus 32 for the memory 5, and inputs various signals to the above-described units in the tag reader 1.
  • An input / output unit 13 that performs output control and a clock control unit 14 that generates and controls a clock that is a reference of the operation timing of the entire CPU 4 are provided.
  • an instruction control unit 21 that decodes and executes various instructions given to the CPU 4
  • an arithmetic unit 22 that performs various calculations, and temporarily stores data in the CPU core 11.
  • a cache memory 23 to be stored.
  • the memory 5 shown in the figure shows a readable / writable RAM, and in the storage space of this RAM, as described above, ID data that is stored by accumulating tag IDs read by the tag reader 1 from a large number of wireless tags T.
  • An area (ID memory space) and a feature data area (feature data memory space) for storing feature data representing the characteristics of each tag ID corresponding to each of the read tag IDs are provided (features). Data will be detailed later).
  • the CPU 4 accesses the memory 5 at a memory address (0000H to FFFFH; H means hexadecimal notation) specified by the address bus 31 having a bus width of 16, and data having a bus width of 16 Data (0000H to FFFFH; so-called word unit data) recorded at each memory address is read and written on the bus 32.
  • FIG. 3 is a functional block diagram showing detailed configurations of the CPU 4, the RF communication control unit 8, and the reader antenna 3 in the tag reader 1.
  • the CPU 4 processes a signal read from the IC circuit unit 150 of the RFID circuit element To and reads information, and a response request command for accessing the IC circuit unit 150 of the RFID circuit element To Is generated.
  • the RF communication control unit 8 is for accessing information (RFID tag information including tag ID) of the IC circuit unit 150 of the RFID circuit element To via the reader antenna 3. That is, the RF communication control unit 8 inputs a response wave from the RFID tag circuit element To received by the transmitter antenna 212 and the RFID tag circuit element To transmitted to the RFID circuit element To via the reader antenna 3. It comprises a receiver 213 and a transmission / reception separator 214.
  • the transmission unit 212 is a block that generates a query wave for accessing (reading or writing) the RFID tag information of the IC circuit unit 150 of the RFID circuit element To. That is, the transmission unit 212 outputs a frequency reference signal, and a PLL (Phase Locked Loop) that generates a carrier wave having a predetermined frequency by dividing / multiplying the output of the crystal oscillator 215A under the control of the CPU 4 215B and a VCO (Voltage Controlled Oscillator Tor) 215C and a transmission multiplication circuit 216 that modulates the generated carrier wave based on a signal supplied from the CPU 4 (in this example, amplitude modulation based on a “TX_ASK” signal from the CPU 4).
  • PLL Phase Locked Loop
  • VCO Voltage Controlled Oscillator Tor
  • the modulation wave modulated by the transmission multiplication circuit 216 is amplified (in this example, the amplification factor is increased by the “TX_PWR” signal from the CPU 4). Amplification determined) and desired And a variable transmission amplifier 217 that generates an interrogation wave.
  • the generated carrier wave uses, for example, a frequency in the UHF band, microwave band, or short wave band, and the output of the variable transmission amplifier 217 is transmitted to the reader antenna 3 via the transmission / reception separator 214 and wirelessly transmitted. This is supplied to the IC circuit unit 150 of the tag circuit element To.
  • the interrogation wave is not limited to the signal (modulation wave) modulated as described above, and may be only a carrier wave.
  • the receiving unit 213 requires an I-phase reception multiplication circuit 218 that multiplies and demodulates the response wave from the RFID tag circuit element To received by the reader antenna 3 and the carrier wave, and an output from the I-phase reception multiplication circuit 218.
  • I-phase bandpass filter 219 for extracting only a signal in a wide band
  • an I-phase reception amplifier 221 that amplifies the output of this I-phase bandpass filter 219
  • the output of this I-phase reception amplifier 221 is further amplified and digitalized Q-phase reception that multiplies the I-phase limiter 220 that converts to a signal, the response wave received from the RFID tag circuit element To received by the reader antenna 3, and the signal whose phase is delayed by 90 ° by the phase shifter 227
  • a Q-phase receiving signal amplifier 225 for amplifying the output of the
  • the outputs of the I-phase receiving amplifier 221 and the Q-phase receiving amplifier 225 are also input to an RSSI (Received Signal Strength Indicator) circuit 226 as intensity detecting means, and a signal “RSSI” indicating the intensity of these signals is input to the CPU 4. It is designed to be entered. In this way, the tag reader 1 demodulates the response wave from the RFID tag circuit element To by IQ orthogonal demodulation.
  • RSSI Receiveived Signal Strength Indicator
  • FIG. 4 is a block diagram showing an example of a functional configuration of the RFID circuit element To provided in the RFID tag T.
  • the RFID circuit element To is connected to the tag antenna 151 and the tag antenna 151 for transmitting and receiving signals without contact with the reader antenna 3 of the tag reader 1 by wireless communication or electromagnetic induction as described above. And the IC circuit portion 150.
  • the IC circuit unit 150 includes a rectification unit 152 that rectifies the interrogation wave received by the tag antenna 151, a power supply unit 153 that accumulates the energy of the interrogation wave rectified by the rectification unit 152, and uses it as a drive power source.
  • a clock extraction unit 154 that extracts a clock signal from the interrogation wave received by the tag antenna 151 and supplies the clock signal to the control unit 157; a memory unit 155 that can store a predetermined information signal; and a modulation / demodulation connected to the tag antenna 151 And a control unit 157 for controlling the operation of the RFID circuit element To through the memory unit 155, the clock extraction unit 154, the modulation / demodulation unit 156, and the like.
  • the modulation / demodulation unit 156 demodulates the interrogation wave received from the reader antenna 3 of the tag reader 1 received by the tag antenna 151, modulates the reply signal from the control unit 157, and receives a response wave (tag) from the tag antenna 151. (Signal including ID).
  • the clock extraction unit 154 extracts a clock component from the received signal and supplies a clock corresponding to the frequency of the clock component to the control unit 157.
  • the control unit 157 interprets the received signal demodulated by the modulation / demodulation unit 156, generates a return signal based on the information signal stored in the memory unit 155, and transmits the return signal to the tag antenna by the modulation / demodulation unit 156.
  • Basic control such as control returned from 151 is executed.
  • FIG. 5 is a diagram illustrating the received tag ID, the received ID data included therein, and the received first characteristic data when the tag reader 1 reads the tag information from the wireless tag T.
  • the tag information read from the wireless tag T by the tag reader 1 is a reception tag ID having a length of 112 bits.
  • 96 bits on the upper bit side constitute reception ID data which is identification information of the wireless tag T.
  • the remaining 16 bits on the lower bit side constitute reception first characteristic data which is a CRC code of the reception ID data.
  • these six sections will be referred to as ID ⁇ x ⁇ (0), ID ⁇ x ⁇ (1),..., ID ⁇ x ⁇ (5) in order from the higher bit side.
  • “x” indicates that it corresponds to the received ID data and the received first feature data
  • CRC Cyclic Redundancy Check
  • transmission data is divided by a generator polynomial, and a remainder is calculated to create a bit string for error checking.
  • the remainder of P (x) ⁇ x n / G (x) is a CRC code (error detection code).
  • the bit string calculated in this way is added to the transmission data as a CRC code and transmitted.
  • the CRC bit string is calculated by the same calculation formula and compared with the CRC bit string added to the received data. Since the CRC code is always generated from the same data, whether or not the transmitted data and the received data are correctly matched by performing the above comparison (whether or not an error has occurred). Can be detected.
  • the tag reader 1 receives a reception tag ID having a 112-bit length from the wireless tag T, and separates the reception tag ID into a reception ID data ID ⁇ x ⁇ having a 96-bit length and a CRC code having a 16-bit length.
  • Received first feature data CA ⁇ x ⁇ is obtained.
  • the reception first characteristic data CA ⁇ x ⁇ is further converted into the reception ID data ID. It is used as a collation identifier (collation key) for collating ⁇ x ⁇ with recorded ID data recorded in the memory 5 (already stored after being read).
  • the first received feature data CA ⁇ x ⁇ which is a CRC code
  • the contents are reflected.
  • the two ID data themselves that are based on each of them are completely matched (can be regarded as the same tag ID) with high probability.
  • FIG. 6 is a diagram schematically showing the storage configuration of the ID data area and the first characteristic data area in the memory 5 of the tag reader 1.
  • the ID data area is an area starting from the memory address A000H
  • the first feature data area is an area starting from the memory address B000H.
  • each one stage in the vertical direction corresponds to one address, that is, 16 bits (one word) of data is recorded in one stage.
  • the ID data of the received tag ID read by the tag reader 1 so far is divided into six 16-bit length sections and stored in consecutive six addresses in the ID data area in order from the upper bit side section. A group of these 6 addresses constitutes one ID data block. Then, ID data blocks are continuously stored in the order in which a plurality of ID data are read.
  • the parameters I and n are each expressed in decimal notation. Further, it is assumed that the recorded ID data ID ⁇ I ⁇ recorded in the ID data area has uniqueness that is not the same.
  • first feature data CA ⁇ I ⁇ 16-bit first feature data CA ⁇ I ⁇ is stored one by one in each memory address of the first feature data area in the same order as the corresponding tag ID.
  • CA ⁇ Im-1 ⁇ 16-bit first feature data CA ⁇ I ⁇
  • the feature of the tag reader 1 of the present embodiment is that when newly received ID data is read, matching is performed to prevent double storage with the recorded ID data that has already been read. It is not matching IDs but matching feature data. Details will be described below.
  • FIG. 7 is a diagram schematically showing a flow of collation between received ID data and recorded ID data according to the present embodiment.
  • the received first feature data CA ⁇ x ⁇ is compared with the recorded first feature data CA ⁇ I ⁇ sequentially read from the first feature data area of the memory 5 to determine a match.
  • each of the short 16-bit data stored in one address of the memory 5 is compared with each other, so that the number of accesses to the memory 5 by the CPU 4 can be reduced.
  • the comparison process can be performed at high speed.
  • the first feature data that is a CRC code always generates the same code from the same ID data. Therefore, if the first feature data does not match each other, the original ID data must be Can be regarded as inconsistent.
  • the tag reader 1 can be regarded as having already read the received tag ID, and various kinds of such as avoiding double storage. Correspondence becomes possible. In this way, accurate ID data matching is performed in two stages, that is, matching determination between first feature data and matching determination between ID data.
  • FIG. 8 is a flowchart showing a control procedure executed by the CPU 4 of the tag reader 1 in the present embodiment. In this example, this flow is started when the user of the tag reader 1 instructs to read the tag ID from the wireless tag T via the operation unit 6 (START position).
  • step S105 an inquiry signal is transmitted to the wireless tag T via the reader antenna 3 and the RF communication control unit 8, and a response signal (including tag ID) from the wireless tag T corresponding thereto is transmitted.
  • a response signal including tag ID
  • step S110 the received reception tag ID is separated into reception ID data ID ⁇ x ⁇ and reception first characteristic data CA ⁇ x ⁇ .
  • This separation is, for example, It can be performed by a masking process using an AND operation or a bit shift process.
  • step S115 the total number S of recording ID data is substituted for the parameter Im, and I as a counter is set to an initial value 0.
  • step S120 the process proceeds to step S120, and the recorded first feature data CA ⁇ I ⁇ is read from the first feature data area of the memory 5.
  • step S125 the received first feature data CA ⁇ x ⁇ obtained in step S105 is compared with the recorded first feature data CA ⁇ I ⁇ read in step S120 to determine whether or not they match. To do. If the received first feature data CA ⁇ x ⁇ and the recorded first feature data CA ⁇ I ⁇ do not match, the determination is not satisfied, that is, the ID data corresponding to each of the received first feature data CA ⁇ x ⁇ does not match, and the process goes to step S130. Move.
  • step S130 whether or not the value of the counter I is (Im-1), that is, the coincidence determination with the last recorded first feature data CA ⁇ I-1 ⁇ is finished, and all the recorded first feature data CA ⁇ I ⁇ Is determined to match the received first feature data CA ⁇ x ⁇ . If the value of the counter I is not (Im ⁇ 1), the determination is not satisfied, that is, it is considered that the determination of coincidence with the last recorded first feature data CA ⁇ I ⁇ 1 ⁇ has not yet been completed. In step S135, the value of the counter I is incremented by 1, and the process returns to step S120 to repeat the same procedure.
  • step S140 the value of the total number S of recording ID data is increased by 1.
  • the received first feature data CA ⁇ x ⁇ is also recorded in the first feature data area of the memory 5 as recorded first feature data CA ⁇ Im ⁇ .
  • step S150 a control signal is output to the display unit 7 to indicate that a new tag ID that has not been read in the past has been read, and this flow is terminated.
  • step S125 if the received first feature data CA ⁇ x ⁇ and the recorded first feature data CA ⁇ I ⁇ match in the determination in step S125, the determination is satisfied, that is, the ID data corresponding to each of them has a high probability. It is considered that there is a possibility of matching, and the process proceeds to step S155.
  • step S155 the record ID data ID ⁇ I ⁇ is read from the ID data area of the memory 5, and in the next step S160, the received ID data ID ⁇ x ⁇ is compared with the record ID data ID ⁇ I ⁇ read in step S155. It is determined whether or not they match. If the received ID data ID ⁇ x ⁇ and the recorded ID data ID ⁇ I ⁇ do not match, the determination is not satisfied and the routine goes to Step S130 and the same procedure as described above is performed. On the other hand, if the received ID data ID ⁇ x ⁇ and the recorded ID data ID ⁇ I ⁇ match, the determination is satisfied, that is, the received tag ID has already been stored by the tag reader 1 that has been read in the past. This flow is terminated without any additional recording in the ID data area of the memory 5 because it is regarded as a tag ID. Here, the fact that the tag ID has already been received may be displayed on the display unit 7 and the process may be terminated.
  • the procedure of step S105 in the flow of FIG. 8 constitutes ID acquisition means
  • the procedure of step S145 constitutes ID storage means and feature data storage means
  • the procedure of step S110 constitutes feature data determination means.
  • the procedure of step S125 constitutes a primary collation means
  • the procedure of step S160 constitutes a secondary collation means
  • these steps S125 and S160 constitute a collation processing means.
  • the procedure of step S150 constitutes a notification signal output means.
  • step S125 when a response signal is newly received from the wireless tag T, data verification between tag IDs having a long bit length is not performed suddenly, but a CRC code having a short bit length is first performed. Collation is performed (step S125), and tag IDs are collated only when they match (step S160).
  • step S125 the time required for the collation processing can be shortened.
  • step S160 the processing time required for searching for the RFID circuit element To can be shortened and the search efficiency can be improved.
  • the RFID circuit element To having the tag IDs adjacent to each other (only 1 bit is different)
  • the value of the first feature data can be surely varied.
  • the first feature data can be distributed and the reliability as the collation identifier can be improved.
  • the error detection code included in the received signal (reception tag ID) is used as it is as the first feature data, it is not necessary to perform another calculation for the feature data. Even when receiving a reception tag ID that includes only ID data as a reception signal from the wireless tag T and does not include a CRC code in advance, a CRC code is generated from the ID data using a predetermined generator polynomial.
  • an error correction code such as a Reed-Solomon code may be used for the first feature data.
  • the error correction code is usually longer than the ID data itself, so only a part thereof is stored. May be.
  • This embodiment is almost equivalent to the first embodiment in hardware, except for the configuration and storage form of various data and the principle of the collation processing of various data. In the following description, only these differences will be described. In the figure, the same reference numerals are given to the same parts as those in the first embodiment, and the description will be omitted as appropriate.
  • FIG. 9 is a diagram for explaining the received tag ID received by the tag reader 1 of the present embodiment from the wireless tag T and the second feature data calculated therefrom.
  • the reception tag ID received by the tag reader 1 from the wireless tag T is composed of only reception ID data ID ⁇ x ⁇ having a bit length of 96 bits.
  • 2nd characteristic data CB ⁇ x ⁇ used in this embodiment it calculated as the total value of the bit whose value is "1" among 96 bits which comprise the said reception ID data ID ⁇ x ⁇ .
  • a checksum (CheckSUM) is used.
  • a part on the lower bit side of the second feature data is used as a collation key for collating the ID data ID ⁇ x ⁇ . That is, the received second feature data and the recorded second feature data are collated with a shorter bit length portion that most reflects the feature of the ID data ID ⁇ x ⁇ in the second feature data CB ⁇ x ⁇ having a 16-bit length.
  • the value of the second feature data of the checksum is 96 as the maximum value (“0000 0000 in 16-bit binary notation”). 0110 0000)), and each value of the upper 9 bits is always “0”.
  • the recording second feature data increases, and the collation accuracy between the short bit length portions decreases (the short bit length portions are easily matched).
  • the bit length N of the portion to be compared is increased in the received second feature data and the recorded second feature data.
  • FIG. 10 is a diagram schematically showing a storage configuration of ID data in the ID data area.
  • the left side in the figure shows the storage configuration in the first embodiment shown for comparison, and the right side in the figure shows the storage configuration in the present embodiment.
  • one ID data block is composed of six consecutive memory addresses for storing one record ID data
  • one check block is composed of memory addresses corresponding to sixteen consecutive ID data blocks.
  • the parameter J is a parameter representing the storage order (storage position) of each check block in the serial number notation in the ID data area
  • the parameter K is a parameter representing the storage order (storage position) of the ID data block in each check block.
  • FIG. 11 is a diagram schematically showing the storage configuration of the second feature data in the second feature data area (the feature data area shown in FIG. 2).
  • FIG. 12 is a diagram schematically showing an example of the content relationship among the ID data block, the recorded second feature data matrix, and the feature block.
  • This constitutes the first row in the recorded second feature data matrix CB ⁇ 0> ⁇ n 0 to 15 >> (in the case of CB ⁇ 0> ⁇ 1 >>, the second row is constructed).
  • the 16-bit length corresponding to the column width is a fixed value due to the 16 bus widths BS of the data bus 32 between the CPU 4 and the memory 5, and the row width is also set to 16 rows accordingly.
  • FIG. 13 is a diagram schematically showing a flow of collation between received ID data and recorded ID data according to the present embodiment.
  • a predetermined N-bit length portion is extracted from the lower bit side (from the 0th bit) in the received second feature data of 16-bit length calculated from the received ID data, and the data for reception verification CB ⁇ X ⁇ [0: N] (where 1 ⁇ N ⁇ 7).
  • “[0: N]” is a parameter indicating a continuous bit portion in the data, and in this case, represents a partial length of N bits from the lower 0th bit.
  • “[3]” is represented as an abbreviation, only one bit of the fourth bit counting from the lower 0th bit is represented.
  • Each of the N pieces of data can be regarded as a matrix of N rows ⁇ 16 bits in terms of content, and the ⁇ K >> th order from the most significant bit string (or Km ⁇ 1th bit string) in the matrix.
  • partial data having a short N-bit length (N ⁇ 7) are compared with each other, so that collation can be performed at high speed.
  • the tag reader 1 can be regarded as having already read the received tag ID, and double storage is performed. Various measures such as avoidance are possible. In this way, accurate ID data matching is performed in two stages, that is, matching determination between second feature data and matching determination between ID data.
  • FIG. 14 and 15 are flowcharts showing a control procedure executed by the CPU 4 of the tag reader 1 in this embodiment.
  • this flow is started when the user of the tag reader 1 instructs to read the tag ID from the wireless tag T via the operation unit 6 (START position).
  • step S205 an inquiry signal is transmitted to the wireless tag T via the reader antenna 3 and the RF communication control unit 8, and a response signal (including a tag ID) from the wireless tag T corresponding thereto is received.
  • step S210 the process proceeds to step S210, and the number of bits having a value of “1” in the received ID data ID ⁇ x ⁇ constituting the received received tag ID is counted to calculate CB ⁇ x ⁇ .
  • step S215 it is determined whether or not the total number S of record ID data is 0, that is, whether or not there is record ID data read and stored by the tag reader 1 so far. If S is not 0, that is, if the tag reader 1 has already stored the record ID data, the determination is not satisfied and the routine goes to Step S220.
  • step S240 the bit length N of the verification data is set to the initial value No.
  • step S245 the lower N bits of the received second feature data CB ⁇ x ⁇ calculated in step S210 are extracted by masking or the like to generate reception verification data CB ⁇ x ⁇ [0: N]. .
  • step S325 the value of the recording ID data total number S is incremented by 1, and in the next step S330, the received ID data ID ⁇ x ⁇ is set as the recording ID data ID ⁇ J> ⁇ K >>, and the ID data area of the memory 5 To record.
  • step S335 a control signal is output to the display unit 7 to indicate that a new tag ID that has not been read in the past has been read.
  • step S341 reception verification data CB ⁇ x ⁇ [0: N] and recording Whether or not each bit length of the collation data CB ⁇ J> ⁇ K >> [0: N] is the maximum effective length (the maximum length of the effective portion that does not include the high-order bits that are always “0”). Is determined. If the value of No is less than 7 and the determination in step S341 is satisfied, the process proceeds to step S345, the value of No is incremented by 1, and this flow ends.
  • step S260 the record ID data ID ⁇ J> ⁇ K >> is read from the ID data area of the memory 5, and in the next step S265, the received ID data ID ⁇ x ⁇ and the record ID data ID ⁇ J> read in step S260 are read. It is determined whether or not they match with ⁇ K >>. If the received ID data ID ⁇ x ⁇ and the recorded ID data ID ⁇ J> ⁇ K >> do not match, the determination is not satisfied, and the process proceeds to step S270 and the same procedure is performed. On the other hand, if the received ID data ID ⁇ x ⁇ and the recorded ID data ID ⁇ J> ⁇ K >> match, the determination is satisfied, that is, the received tag ID has already been read by the tag reader 1 in the past. This flow is terminated without any additional recording in the ID data area of the memory 5 because it is regarded as a tag ID.
  • the fact that the tag ID has already been received may be displayed on the display unit 7 and the process may be terminated.
  • the procedure of step S205 constitutes the ID acquisition means
  • the procedure of step S330 constitutes the ID storage means
  • the procedure of step S320 constitutes the feature data storage means.
  • the procedure of step S210 and step S245 constitutes feature data determination means.
  • the procedure of step S255 constitutes a primary collation means
  • the procedure of step S265 constitutes a secondary collation means
  • these steps S255 and S265 constitute a collation processing means.
  • the procedure of step S250 constitutes feature data reading means
  • the procedure of step S335 constitutes notification signal output means.
  • the procedure of step S340 and step S345 constitutes a read control means.
  • the time required for the collation process is shortened compared to the case where the ID data is suddenly collated with the reception tag ID and the recording tag ID when the response signal is received. can do.
  • the processing time required for searching for the RFID circuit element To can be shortened and the search efficiency can be improved.
  • the second feature data is obtained by using a specific number (for example, “1”) when the ID data is displayed in binary as the second feature data (such as calculating the so-called CheckSUM). Can be distributed, and the reliability as a collation identifier can be improved.
  • step S340 and step S345 is performed by collating (primary collation) with the received second feature data (reception collation data) among the second feature data stored in the second feature data area.
  • the length (data amount, bit length) of the second feature data (record verification data) used for the primary verification is reduced.
  • the access to the feature data area is reduced and the number of RFID tag circuit elements To to be searched is large, the length (data amount) of the second feature data (record verification data) used for the primary verification is increased.
  • the number of accesses to the memory space can be optimized (and power consumption can be reduced) while improving verification reliability.
  • the second feature data is stored in a different memory address for each bit when the second feature data is stored.
  • a 16-bit ⁇ 16-bit matrix is used as one block when storing the second feature data.
  • the memory 5 is provided with the ID data area as the ID memory space and the feature data area as the feature data memory space.
  • the present invention is not limited to this. That is, instead of the above, an ID data area and a characteristic data area are provided in appropriate storage means (external memory) provided outside the tag reader 1 so as to be connectable to the CPU 4, and similar processing is performed by accessing from the CPU 4. It may be.
  • each RFID tag T when reading the IDs of multiple RFID tags T, each RFID tag T has an ID only once in a prescribed session that begins with a Select command that limits the tags to be communicated. Is determined not to be read. Therefore, if all the IDs of the wireless tags T are different, the IDs are not duplicated in the first session in the state where the ID of the wireless tag T is not held in the memory 5 (the state where the ID is deleted).
  • the matching process in the present invention may be performed from the second session.
  • Tag reader wireless tag communication device
  • Tag reader body 3
  • Reader antenna communication means
  • CPU central processing unit
  • memory internal memory
  • Operation unit 7
  • Display unit 8
  • RF communication control unit 31
  • Address bus 32
  • Data bus 150 IC circuit unit 151
  • Tag antenna T Radio tag To Radio tag circuit element

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Near-Field Transmission Systems (AREA)

Abstract

【課題】無線タグ回路素子の探索に要する処理時間を短縮し、探索効率を向上する。 【解決手段】リーダアンテナ３を介して無線タグ回路素子から受信ＩＤデータＩＤ｛ｘ｝を取得する制御手順（Ｓ１０５）とを有するタグリーダ１であって、受信ＩＤデータＩＤ｛ｘ｝を、メモリ５に設けたＩＤデータ領域に、格納処理する制御手順（Ｓ１４５）と、記録ＩＤデータＩＤ｛Ｉ｝の特徴を表す記録第１特徴データＣＡ｛Ｉ｝を、メモリ５に設けた第１特徴データ領域に格納処理する制御手順（Ｓ１４５）と、新たに受信ＩＤデータＩＤ｛ｘ｝を取得した際、受信第１特徴データＣＡ｛ｘ｝と記録第１特徴データＣＡ｛Ｉ｝を用いて、新たに取得した受信ＩＤデータＩＤ｛ｘ｝と、ＩＤデータ領域に格納された記録ＩＤデータＩＤ｛Ｉ｝との照合処理を行う。

Description

無線タグ通信装置
　本発明は、外部と情報送受信可能な無線タグと通信を行う無線タグ通信装置に関する。
　外部と情報送受信可能な小型の無線タグを対象物に設け、対象物の探索や管理を行うことが広く行われている。無線タグに設けられる無線タグ回路素子は、情報を記憶するＩＣ回路部と情報を送受信するタグアンテナとを備えており、無線タグ通信装置と非接触で情報の送受信を行うことができる。
　無線タグ回路素子には、それぞれ識別情報（識別子）が付されており、無線タグ通信装置からの問いかけ信号を受信した無線タグ回路素子は、上記識別情報を含む応答信号を無線タグ通信装置に対して返信する（例えば、特許文献１参照）。
特開２００７－３１０５７８号公報
　無線タグ回路素子の探索を行う場合、複数の無線タグ回路素子に対し無線タグ通信装置が問いかけ信号を送信し、各無線タグ回路素子から受信した応答信号より対応する識別情報を取得する。通常、それら取得された複数の識別情報は無線タグ通信装置の所定のメモリ空間に格納され、蓄積される。ここで、情報読み取りの継続中に新たに無線タグ回路素子の識別情報が取得された場合に、既にメモリ空間に格納された識別情報と同じものである（同一の無線タグ回路素子に対し二重に情報読み取りを行った）可能性がありうる。この場合、そのままでは識別情報を二重にメモリ空間に格納することとなるため、これを回避するためには、新たに取得した識別情報と既格納の識別情報との照合を行わなければならない。
　しかしながら、メモリ空間への格納量が多くなればなるほど、新たに取得された識別情報と既格納の識別情報とを（識別情報同士で）照合するためには膨大な時間を要するようになる。この結果、探索に要する時間が延び、探索効率の低下を招く。上記従来技術では、上記のような識別情報の二重格納防止のための照合や、照合時の時間短縮について特に配慮されていなかった。
　本発明の目的は、無線タグ回路素子の識別情報の二重格納防止のための照合時間を短縮し、探索効率を向上できる無線タグ通信装置を提供することにある。
　上記目的を達成するために、第１の発明は、情報を記憶するＩＣ回路部及び情報を送受信するタグアンテナをそれぞれ備えた複数の無線タグ回路素子と通信するための通信手段と、前記通信手段を介し、前記無線タグ回路素子の識別情報を取得するＩＤ取得手段とを有する無線タグ通信装置であって、前記ＩＤ取得手段により取得された前記無線タグ回路素子の識別情報を、前記無線タグ通信装置内に設けた内部メモリ、及び、前記無線タグ通信装置に接続された外部メモリのうち、少なくとも一方に設けたＩＤメモリ空間に、格納処理するＩＤ格納手段と、前記識別情報の特徴を表す特徴データを、対応する前記識別情報から決定する特徴データ決定手段と、前記特徴データ決定手段により決定された前記特徴データを、前記内部メモリ及び前記外部メモリのうち少なくとも一方に設けた特徴データメモリ空間に、格納処理する特徴データ格納手段と、前記ＩＤ取得手段が新たに前記識別情報を取得した際、前記特徴データの少なくとも一部を用いて、前記新たに取得した識別情報と、前記ＩＤメモリ空間に格納された前記識別情報との照合処理を行う照合処理手段とを有することを特徴とする。
　本願第１発明においては、無線タグ回路素子の探索時には、通信手段を介し、ＩＤ取得手段によって無線タグ回路素子の識別情報が取得される。取得された識別情報は、ＩＤ格納手段によってＩＤメモリ空間に格納処理される。また、その識別情報の特徴を表す特徴データが特徴データ決定手段で決定され、その特徴データが特徴データ格納手段によって特徴データメモリ空間に格納処理される。このように識別情報や特徴データが格納処理された状態で、新たにＩＤ取得手段で識別情報が取得された場合、既にＩＤメモリ空間に格納処理された識別情報との二重格納を防止するために、その既格納の識別情報との照合を行わなければならない。
　本願第１発明においては、照合処理手段が、上記識別情報に対応したデータ量の少ない特徴データ（又はその一部）を用いて照合処理を行う。これにより、識別情報同士の照合をいきなり行うのではなく、まず特徴データ同士の照合を行い、合致した場合にのみ識別情報同士の照合を行うことが可能となる。したがって、新たな識別情報の取得時にいきなり識別情報同士の照合を行う場合に比べ、照合処理に要する時間を短くすることができる。この結果、無線タグ回路素子の探索に要する処理時間を短縮し、探索効率を向上することができる。
　第２発明は、上記第１発明において、前記特徴データ決定手段は、前記特徴データとして、前記識別情報の二進数表示のうち特定の数字の個数を算出することを特徴とする。
　特徴データとして二進数表示した際の特定の数字（例えば「１」）を利用する（いわゆるＣｈｅｃｋＳＵＭを計算する等）ことにより、データ量の少ない特徴データを簡単に生成することができる。この結果、無線タグ回路素子の探索に要する処理時間を短縮し、探索効率を向上することができる。
　第３発明は、上記第１発明において、前記特徴データ決定手段は、前記識別情報に基づく誤り検出符号若しくは誤り訂正符号を前記特徴データとして決定することを特徴とする。
　特徴データとしてＣＲＣ（巡回冗長検査）等の誤り検出符号やリードソロモン符号などの誤り訂正符号（誤り訂正符号は通常データ自体より長くなるのでその一部だけ格納しても良い）を利用することにより、例えば互いに隣接した識別情報を持つ無線タグ回路素子であっても、確実に特徴データの値を異ならせることができる。この結果、特徴データの分散を図り、照合識別子としての信頼性を高めることができる。また受信信号に含まれる誤り検出符号をそのまま特徴データとして利用することで、特徴データのために別途演算を行う必要がない。
　第４発明は、上記第１乃至第３発明のいずれかにおいて、前記照合処理手段は、前記新たに取得した前記識別情報に対応した前記特徴データの少なくとも一部と、前記特徴データメモリ空間に格納された前記特徴データの少なくとも一部との、照合を行う一次照合手段と、前記一次照合手段による照合結果が合致した場合に、対応する前記識別情報同士の照合を行う二次照合手段とを備えることを特徴とする。
　識別情報同士の照合をいきなり行うのではなく、一次照合手段でまずデータ量の少ない特徴データ同士の照合（一次照合）を行い、これが合致した場合にのみ二次照合手段で識別情報同士の照合（二次照合）を行う。これにより、新たな識別情報の取得時にいきなり識別情報同士の照合を行う場合に比べ、照合処理に要する時間を確実に短くすることができる。
　第５発明は、上記第４発明において、前記特徴データメモリ空間に格納された前記特徴データの少なくとも一部を読み出す特徴データ読み出し手段と、前記ＩＤメモリ空間に格納された前記識別情報の数に応じ、前記特徴データ読み出し手段によるデータ読み出し量を制御する読み出し制御手段とをさらに有し、前記一次照合手段は、前記新たに取得した前記識別情報に対応した前記特徴データの少なくとも一部と、前記特徴データ読み出し手段により読み出されたデータとの照合を行うことを特徴とする。
　新たに識別情報を取得した場合、これに対応させて特徴データ決定手段で決定した特徴データと、特徴データ読み出し手段で読み出した、既格納の識別情報に対応した特徴データ（又はその一部）とを用いることで、一次照合手段での照合を行うことができる。また、読み出し制御手段が、特徴データメモリ空間に格納された特徴データのうち、特徴データ読み出し手段で読み出されて一次照合に使用されるデータ範囲（データ量）を、ＩＤメモリ空間に格納された識別情報の数に応じて可変制御する。これにより、探索対象の無線タグ回路素子の数が少ない場合には、一次照合に用いる特徴データの長さ（データ量）を小さくすることで、特徴データメモリ空間へのアクセスを減らし、探索対象の無線タグ回路素子の数が多い場合には、一次照合に用いる特徴データの長さ（データ量）を増大させることで、照合信頼性を向上しつつ、メモリ空間へのアクセス回数を最適化（し消費電力を減らす）することができる。
　第６発明は、上記第４又は第５発明のいずれかにおいて、前記特徴データ格納手段は、前記特徴データを前記特徴データメモリ空間に格納処理するとき、前記特徴データのビットごとに互いに異なるメモリアドレスに格納することを特徴とする。
　メモリからデータを読み出すときには、メモリアドレスごとにバス幅で読み出すのが一般的である。このため、特徴データを読み出す際に、本来一次照合手段での照合に必要のないデータまで一度に読み取る可能性がある。本願第８発明においては、格納時に特徴データをビットごとに異なるメモリアドレスに格納しておく。これにより、読み出し時には一次照合のために必要なビット分だけ読み出すことが可能となり、結果としてデータ転送量を減らすことができる。
　第７発明は、上記第４乃至第６発明のいずれかにおいて、前記識別情報を新たに取得した際、前記ＩＤメモリ空間に格納された全ての前記識別情報に関し、対応する前記特徴データ同士の前記一次照合手段による照合結果が合致しないか、若しくは、対応する前記特徴データ同士の前記一次照合手段による照合結果が合致し前記識別情報同士の前記二次照合手段による照合結果が合致しなかった場合には、対応する報知信号を出力する報知信号出力手段を有することを特徴とする。
　一次照合の時点で全く合致するものがないか、一次照合で合致しても二次照合で全て合致しない場合には、新たに格納すべき新しい識別情報である。これに応じて、報知信号出力手段からの報知信号で操作者に対する報知を行い、新規な無線タグ回路素子を検出したことを確実に認識させることができる。
　本発明によれば、無線タグ回路素子の識別情報の二重格納防止のための照合時間を短縮し、探索効率を向上することができる。
　以下、本発明の第１の実施形態を図面を参照しつつ説明する。
　図１は、本実施形態の無線タグ通信装置と無線タグの詳細機能を表す機能ブロック図である。
　図１において、タグリーダ１（無線タグ通信装置）は、タグリーダ本体２と、無線タグＴに対し無線通信を行うためのリーダアンテナ（通信手段）３とから構成されている。
　タグリーダ本体２は、ＣＰＵ（中央演算装置）４と、例えばＲＡＭやＲＯＭ等からなるメモリ５（内部メモリ）と、使用者からの指示や情報が入力される操作部６と、各種情報やメッセージを表示する表示部７と、上記リーダアンテナ３を介して無線タグＴと情報送受信を行うＲＦ通信制御部８とを備えている。
　タグリーダ１のＣＰＵ４は、ＲＡＭの一時記憶機能を利用しつつＲＯＭに予め記憶されたプログラムに従って信号処理を行い、それによって無線タグＴと送受信される情報の処理を行うようになっている。
　無線タグＴは、タグアンテナ１５１とＩＣ回路部１５０とを備える無線タグ回路素子Ｔｏを有している（無線タグ回路素子Ｔｏについては後に詳述する）。無線タグＴの無線タグ回路素子Ｔｏには、それぞれ重複することなく一意的に定義された固有の識別情報（以下、「タグＩＤ」という）が記憶されている。
　図２はＣＰＵ４とメモリ５の詳細機能を表す機能ブロック図である。
　ＣＰＵ４は、その内部にＣＰＵ４の各種処理を実行するＣＰＵコア１１と、メモリ５に対するアドレスバス３１やデータバス３２の制御を行うバスコントローラ１２と、タグリーダ１内の上記各部に対して各種信号の入出力制御を行う入出力部１３と、ＣＰＵ４全体の動作タイミングの基準となるクロックを生成し制御するクロック制御部１４とを有している。また、ＣＰＵコア１１の内部には、ＣＰＵ４に与えられた各種命令を解読し実行する命令制御部２１と、各種演算を行う演算部２２と、ＣＰＵコア１１内に一時的にデータを記憶保持しておくキャッシュメモリ２３とを有している。
　図示するメモリ５は特に読み書き可能なＲＡＭを示しており、このＲＡＭの記憶空間においては、前述したようにタグリーダ１が多数の無線タグＴから読み取ったタグＩＤを蓄積して記憶しておくＩＤデータ領域（ＩＤメモリ空間）と、それら読み取ったタグＩＤのそれぞれに対応して各タグＩＤの特徴を表す特徴データを記憶しておく特徴データ領域（特徴データメモリ空間）とが設けられている（特徴データについては後に詳述する）。
　そしてこの例においては、ＣＰＵ４はバス幅が１６本のアドレスバス３１で指定するメモリアドレス（００００Ｈ～ＦＦＦＦＨ；Ｈは１６進数表記を意味する）でメモリ５にアクセスし、バス幅が１６本のデータバス３２で各メモリアドレスに記録されているデータ（００００Ｈ～ＦＦＦＦＨ；いわゆるワード単位のデータ）を読み書きする。
　図３は、上記タグリーダ１におけるＣＰＵ４、ＲＦ通信制御部８、及びリーダアンテナ３の詳細構成を表す機能ブロック図である。
　図３において、ＣＰＵ４は、無線タグ回路素子ＴｏのＩＣ回路部１５０から読み出された信号を処理して情報を読み出すとともに、無線タグ回路素子ＴｏのＩＣ回路部１５０へアクセスするための応答要求コマンドを生成する。
　ＲＦ通信制御部８は、上記リーダアンテナ３を介し上記無線タグ回路素子ＴｏのＩＣ回路部１５０の情報（タグＩＤを含む無線タグ情報）へアクセスするためのものである。すなわち、ＲＦ通信制御部８は、リーダアンテナ３を介し無線タグ回路素子Ｔｏに対して信号を送信する送信部２１２と、リーダアンテナ３により受信された無線タグ回路素子Ｔｏからの応答波を入力する受信部２１３と、送受分離器２１４とから構成される。
　送信部２１２は、無線タグ回路素子ＴｏのＩＣ回路部１５０の無線タグ情報にアクセスする（読み取り又は書き込み）ための質問波を生成するブロックである。すなわち、送信部２１２は、周波数の基準信号を出力する水晶振動子２１５Ａと、ＣＰＵ４の制御により水晶振動子２１５Ａの出力を分周／逓倍して所定周波数の搬送波を発生させるＰＬＬ（Ｐｈａｓｅ　Ｌｏｃｋｅｄ　Ｌｏｏｐ）２１５Ｂ及びＶＣＯ（Ｖｏｌｔａｇｅ　Ｃｏｎｔｒｏｌｌｅｄ　ＯｓｃｉｌｌａＴｏｒ）２１５Ｃと、上記ＣＰＵ４から供給される信号に基づいて上記発生させられた搬送波を変調（この例ではＣＰＵ４からの「ＴＸ＿ＡＳＫ」信号に基づく振幅変調）する送信乗算回路２１６（但し「ＴＸ＿ＡＳＫ」信号の場合は増幅率可変アンプ等を用いてもよい）と、その送信乗算回路２１６により変調された変調波を増幅（この例ではＣＰＵ４からの「ＴＸ＿ＰＷＲ」信号によって増幅率を決定される増幅）して所望の質問波を生成する可変送信アンプ２１７とを備えている。
　そして、上記発生される搬送波は、例えばＵＨＦ帯、マイクロ波帯、あるいは短波帯の周波数を用いており、上記可変送信アンプ２１７の出力は、送受分離器２１４を介しリーダアンテナ３に伝達されて無線タグ回路素子ＴｏのＩＣ回路部１５０に供給される。なお、質問波は上記のように変調した信号（変調波）に限られず、単なる搬送波のみの場合もある。
　受信部２１３は、リーダアンテナ３で受信された無線タグ回路素子Ｔｏからの応答波と上記搬送波とを乗算して復調するＩ相受信乗算回路２１８と、そのＩ相受信乗算回路２１８の出力から必要な帯域の信号のみを取り出すためのＩ相バンドパスフィルタ２１９と、このＩ相バンドパスフィルタ２１９の出力を増幅するＩ相受信アンプ２２１と、このＩ相受信アンプ２２１の出力をさらに増幅してデジタル信号に変換するＩ相リミッタ２２０と、上記リーダアンテナ３で受信された無線タグ回路素子Ｔｏからの応答波と上記搬送波が移相器２２７により位相を９０°遅らせた信号とを乗算するＱ相受信乗算回路２２２と、そのＱ相受信乗算回路２２２の出力から必要な帯域の信号のみを取り出すためのＱ相バンドパスフィルタ２２３と、このＱ相バンドパスフィルタ２２３の出力を増幅するＱ相受信アンプ２２５と、このＱ相受信アンプ２２５の出力をさらに増幅してデジタル信号に変換するＱ相リミッタ２２４とを備えている。そして、上記Ｉ相リミッタ２２０から出力される信号「ＲＸＳ－Ｉ」及びＱ相リミッタ２２４から出力される信号「ＲＸＳ－Ｑ」は、上記ＣＰＵ４に入力されて処理される。
　また、Ｉ相受信アンプ２２１及びＱ相受信アンプ２２５の出力は、強度検出手段としてのＲＳＳＩ（Ｒｅｃｅｉｖｅｄ　Ｓｉｇｎａｌ　Ｓｔｒｅｎｇｔｈ　Ｉｎｄｉｃａｔｏｒ）回路２２６にも入力され、それらの信号の強度を示す信号「ＲＳＳＩ」がＣＰＵ４に入力されるようになっている。このようにして、タグリーダ１では、Ｉ－Ｑ直交復調によって無線タグ回路素子Ｔｏからの応答波の復調が行われる。
　図４は、上記無線タグＴに備えられた無線タグ回路素子Ｔｏの機能的構成の一例を表すブロック図である。
　この図４において、無線タグ回路素子Ｔｏは、上述したようにタグリーダ１のリーダアンテナ３と無線通信若しくは電磁誘導により非接触で信号の送受信を行う上記タグアンテナ１５１と、このタグアンテナ１５１に接続された上記ＩＣ回路部１５０とを有している。
　ＩＣ回路部１５０は、タグアンテナ１５１により受信された質問波を整流する整流部１５２と、この整流部１５２により整流された質問波のエネルギを蓄積し駆動電源とするための電源部１５３と、上記タグアンテナ１５１により受信された質問波からクロック信号を抽出して制御部１５７に供給するクロック抽出部１５４と、所定の情報信号を記憶し得るメモリ部１５５と、上記タグアンテナ１５１に接続された変復調部１５６と、上記メモリ部１５５、クロック抽出部１５４、及び変復調部１５６等を介して上記無線タグ回路素子Ｔｏの作動を制御するための上記制御部１５７とを備えている。
　変復調部１５６は、タグアンテナ１５１により受信された上記タグリーダ１のリーダアンテナ３からの質問波の復調を行い、また、上記制御部１５７からの返信信号を変調し、タグアンテナ１５１より応答波（タグＩＤを含む信号）として送信する。
　クロック抽出部１５４は受信した信号からクロック成分を抽出し当該クロック成分の周波数に対応したクロックを制御部１５７に供給する。
　制御部１５７は、上記変復調部１５６により復調された受信信号を解釈し、上記メモリ部１５５において記憶された情報信号に基づいて返信信号を生成し、この返信信号を上記変復調部１５６により上記タグアンテナ１５１から返信する制御等の基本的な制御を実行する。
　以下、本実施形態のタグリーダ１によるタグＩＤの照合処理の原理について説明する。
　図５は、タグリーダ１が無線タグＴからのタグ情報読み取りを行ったときの、受信タグＩＤとそれに含まれる受信ＩＤデータ及び受信第１特徴データについて説明する図である。この例においてタグリーダ１が無線タグＴから読み取るタグ情報は全体が１１２ビット長の受信タグＩＤであり、このうち上位ビット側の９６ビットが当該無線タグＴの識別情報である受信ＩＤデータを構成し、残りの下位ビット側の１６ビットがこの受信ＩＤデータのＣＲＣ符号である受信第１特徴データを構成している。
　そして受信ＩＤデータはタグリーダ１の上記メモリ５への格納（１アドレスに１ワード＝１６ビットを格納）を考慮して全体が１６ビット単位の６つの区分に区分けされる。以下においては、それら６つの区分に対して、上位ビット側から順にＩＤ｛ｘ｝（０），ＩＤ｛ｘ｝（１），・・・，ＩＤ｛ｘ｝（５）と称呼し、また便宜的にこれらを一括してＩＤ｛ｘ｝（ｎ＝０～５）と称呼する。ここで「ｘ」とは、受信ＩＤデータ及び受信第１特徴データに対応するものであることを示し、「ｎ」はメモリ５の１アドレスに格納可能なワード単位に区分した際の上位ビット側からの区分番号を表している。なお、タグＩＤを９６ビット長全体で扱う場合には「（ｎ＝０～５）」を省略するものとする。
　以下において、上記第１特徴データを構成するＣＲＣ符号について説明する。一般に、無線通信では、通常、回線周囲環境等のノイズにより発生した情報通信エラーを機械的に検出するため種々のエラー制御が行われる。このとき、送信データと受信データとの違い（通信誤り）を検出する（データが壊れていないか調べる）方式の一つが、ＣＲＣ（Ｃｙｃｌｉｃ　Ｒｅｄｕｎｄａｎｃｙ　Ｃｈｅｃｋ；巡回冗長検査）であり、通信やデバイスなどの分野で広く利用されている。
　ＣＲＣにおいては、送出データに対し生成多項式で除算を行い、剰余を計算して誤り検査用のビット列を作成する。送信ビット列Ｐ（ｘ）、生成多項式Ｇ（ｘ）、生成多項式の最高次数をｎとしたとき、Ｐ（ｘ）・ｘｎ／ Ｇ（ｘ）の余りがＣＲＣ符号（誤り検出符号）となる。例えば、送信ビットが、
「０１１００１００」（Ｐ（ｘ）＝ｘ６＋ｘ５＋ｘ２）
で表され、生成多項式が
　Ｇ（ｘ）＝ｘ６＋ｘ２
である場合は、
　Ｐ（ｘ）・ｘ６ / Ｇ（ｘ） ＝ｘ６＋ｘ５ｘ 余り ｘ３
となるため、ＣＲＣ符号は「１０００」となる。
　このように演算されたビット列を、ＣＲＣ符号として送出データに付加して送信を行う。受信側では同じ計算式によりＣＲＣビット列を算出し、受信データに付加されていたＣＲＣビット列と比較する。このＣＲＣ符号は、同一のデータからは必ず同じ符号が生成されるため、上記の比較を行うことにより、送出データと受信データとが正しく一致しているかどうか（エラーが発生していないかどうか）を検出することができるものである。
　この例では、タグリーダ１が無線タグＴから１１２ビット長の受信タグＩＤを受信し、その受信タグＩＤを分離して９６ビット長の受信ＩＤデータＩＤ｛ｘ｝と１６ビット長のＣＲＣ符号である受信第１特徴データＣＡ｛ｘ｝とを得る。そして、この受信第１特徴データＣＡ｛ｘ｝を用いて受信ＩＤデータＩＤ｛ｘ｝が正しく受信できているか確認した後、さらにこの受信第１特徴データＣＡ｛ｘ｝を、当該受信ＩＤデータＩＤ｛ｘ｝とメモリ５に記録されている（読み取られた後に既に格納されている）記録ＩＤデータとの照合を行うための照合識別子（照合キー）として用いる。つまり、ＣＲＣ符号である受信第１特徴データＣＡ｛ｘ｝は１６ビットの短いビット長のデータでありながら、その元となっている９６ビット長の受信ＩＤデータＩＤ｛ｘ｝の全体の特徴を反映した内容となっている。そのようなＣＲＣ符号からなる特徴データを２つ照合して一致する場合には、高い確率でそれぞれの元になっている２つのＩＤデータ自体も完全に一致する（同じタグＩＤとみなせる）ことになる。
　図６は、タグリーダ１のメモリ５におけるＩＤデータ領域と第１特徴データ領域の格納構成を模式的に示した図である。この図６において、ＩＤデータ領域はメモリアドレスＡ０００Ｈから始まる領域であり、第１特徴データ領域（図２に示した特徴データ領域）はメモリアドレスＢ０００Ｈから始まる領域である。図中においては上下方向各１段が１アドレスに対応しており、すなわち１段において１６ビット（１ワード）のデータが記録されることになる。
　ＩＤデータ領域においては、それまでにタグリーダ１が読み取った受信タグＩＤのＩＤデータが６つの１６ビット長の区分に分割され、上位ビット側の区分から順にＩＤデータ領域の連続する６アドレスに記憶し、この６アドレス分のまとまりが１つのＩＤデータブロックとなる。そして複数のＩＤデータを読み取った順にＩＤデータブロックを連続させて記憶する。以下において、ＩＤデータ領域の各メモリアドレスに記録されている記録ＩＤデータは、ＩＤ｛Ｉ｝（ｎ＝０～５）と称呼する。ここで、「Ｉ」はＩＤデータブロックの格納順（格納位置）を表すパラメータであり、Ｉ＝０から始まる内容となる。つまり、それまでタグリーダ１が読み取ってＩＤデータ領域に記録した記録ＩＤデータの総数をＳとした場合、最後に記録したＩＤデータはＩＤ｛Ｉ＝Ｓ－１｝（ｎ＝０～５）となる。なお、便宜上、記録ＩＤデータの総数ＳをＩｍと置き換えて最後の記録ＩＤデータをＩＤ｛Ｉｍ－１｝（ｎ＝０～５）と表す。
　また、上記パラメータＩ，ｎは、それぞれ１０進数表記で表すものとする。また、ＩＤデータ領域に記録されている記録ＩＤデータＩＤ｛Ｉ｝は、どれも同じものがない一意性が保持されているものとする。
　第１特徴データ領域においては、１６ビット長の第１特徴データＣＡ｛Ｉ｝がそれぞれ対応するタグＩＤと同じ順で第１特徴データ領域の各メモリアドレスに一つずつ記憶される。例えば、ＩＤ｛４｝（ｎ＝０～５）のＩＤデータ（つまり５番目に記録されたＩＤデータ）に対応する第１特徴データはＣＡ｛４｝となり、最後に記録された第１特徴データはＣＡ｛Ｉｍ－１｝となる。
　本実施形態のタグリーダ１の特徴は、新たに受信ＩＤデータを読み取った際、既に読み取った記録ＩＤデータとの二重格納を防止するために照合を行うことと、その照合の際にまず（タグＩＤ同士の照合ではなく）特徴データ同士の照合を行うことである。以下、その詳細を説明する。
　図７は、本実施形態による受信ＩＤデータと記録ＩＤデータとの照合の流れを模式的に示した図である。この図７において、まず始めに、受信第１特徴データＣＡ｛ｘ｝に対して、メモリ５の第１特徴データ領域から順に読み出した記録第１特徴データＣＡ｛Ｉ｝とそれぞれ比較し一致判定する。この第１特徴データ同士での一致判定においては、それぞれメモリ５の１アドレスに記憶されている短い１６ビット長のデータ同士の比較になるため、ＣＰＵ４によるメモリ５へのアクセス回数が少なくすみ、また比較処理を高速で行うことができる。なお、前述したように、ＣＲＣ符号である第１特徴データは、同一のＩＤデータからは必ず同じ符号が生成されるため、第１特徴データ同士が一致しない場合は必ずそれぞれの元のＩＤデータ同士も一致しないものとみなせる。
　そして、ＣＡ｛ｘ｝＝ＣＡ｛Ｉ＝ｐ｝で一致した場合、次にそれぞれに対応する受信ＩＤデータＩＤ｛ｘ｝と記録ＩＤデータＩＤ｛Ｉ＝ｐ｝とで一致判定を行う。このＩＤデータ同士での一致判定においては、それぞれメモリ５（又はキャッシュメモリ２３）に６アドレス分で記憶されている長い９６ビット長のデータ同士の比較になる。
　そして、ＩＤ｛ｘ｝＝ＩＤ｛Ｉ＝ｐ｝で一致した場合には、当該タグリーダ１が当該受信タグＩＤを既に読み取ったものであるとみなすことができ、二重格納を回避するなどの各種対応が可能となる。このようにして、第１特徴データ同士の一致判定とＩＤデータ同士の一致判定の２段階で正確なＩＤデータの照合を行う。
　図８は、本実施形態においてタグリーダ１のＣＰＵ４により実行される制御手順を表すフローチャートである。この例では、タグリーダ１の使用者が操作部６を介して無線タグＴからタグＩＤを読み取るよう指示操作した際にこのフローが開始される（ＳＴＡＲＴ位置）。
　図８において、まずステップＳ１０５で、リーダアンテナ３及びＲＦ通信制御部８を介し、無線タグＴに対し問いかけ信号を送信し、これに対応する無線タグＴからの応答信号（タグＩＤを含む）を受信する。
　次にステップＳ１１０へ移り、受信した受信タグＩＤを受信ＩＤデータＩＤ｛ｘ｝と受信第１特徴データＣＡ｛ｘ｝とに分離する。この分離は、例えば、
ＡＮＤ演算を用いたマスキング処理や、ビットシフト処理などによって行うことができる。
　次にステップＳ１１５でパラメータＩｍに記録ＩＤデータの総数Ｓを代入し、カウンタとしてのＩを初期値０に設定する。
　次にステップＳ１２０へ移り、メモリ５の第１特徴データ領域から記録第１特徴データＣＡ｛Ｉ｝を読み出す。
　その後、ステップＳ１２５で、上記ステップＳ１０５において得られた受信第１特徴データＣＡ｛ｘ｝と上記ステップＳ１２０において読み出した記録第１特徴データＣＡ｛Ｉ｝とを比較し一致しているか否かを判定する。受信第１特徴データＣＡ｛ｘ｝と記録第１特徴データＣＡ｛Ｉ｝が一致していない場合、判定が満たされず、すなわちそれぞれに対応するＩＤデータ同士も一致しないものとみなされ、ステップＳ１３０へ移る。
　ステップＳ１３０では、カウンタＩの値が（Ｉｍ－１）であるか否か、つまり最後の記録第１特徴データＣＡ｛Ｉ－１｝との一致判定を終え全ての記録第１特徴データＣＡ｛Ｉ｝を受信第１特徴データＣＡ｛ｘ｝と一致判定したか否か、を判定する。カウンタＩの値が（Ｉｍ－１）となっていない場合、判定が満たされず、すなわちまだ最後の記録第１特徴データＣＡ｛Ｉ－１｝との一致判定を終えてないものとみなされ、次のステップＳ１３５でカウンタＩの値を１増加し、ステップＳ１２０へ戻って同様の手順を繰り返す。一方、カウンタＩの値が（Ｉｍ－１）となっていた場合、判定が満たされ、すなわち受信第１特徴データＣＡ｛ｘ｝が全ての記録第１特徴データＣＡ｛Ｉ＝０～Ｉｍ－１｝のいずれにも一致しなかったものとみなされ、ステップＳ１４０へ移る。
　ステップＳ１４０では、記録ＩＤデータの総数Ｓの値を１増加し、次のステップＳ１４５で受信ＩＤデータＩＤ｛ｘ｝を記録ＩＤデータＩＤ｛Ｉｍ｝として、メモリ５のＩＤデータ領域におけるＩ＝Ｉｍ番目のＩＤデータブロックに記録する。また、受信第１特徴データＣＡ｛ｘ｝もまた記録第１特徴データＣＡ｛Ｉｍ｝として、メモリ５の第１特徴データ領域に記録する。
　次にステップＳ１５０へ移り、表示部７に制御信号を出力し、過去に読み取ったことのない新しいタグＩＤを読み取った旨を表示し、このフローを終了する。
　一方、上記ステップＳ１２５の判定において、受信第１特徴データＣＡ｛ｘ｝と記録第１特徴データＣＡ｛Ｉ｝が一致した場合、判定が満たされ、すなわちそれぞれに対応するＩＤデータ同士も高い確率で一致する可能性があるものとみなされ、ステップＳ１５５へ移る。
　ステップＳ１５５では、メモリ５のＩＤデータ領域から記録ＩＤデータＩＤ｛Ｉ｝を読み出し、次のステップＳ１６０で受信ＩＤデータＩＤ｛ｘ｝と上記ステップＳ１５５で読み出した記録ＩＤデータＩＤ｛Ｉ｝とを比較し一致しているか否かを判定する。受信ＩＤデータＩＤ｛ｘ｝と記録ＩＤデータＩＤ｛Ｉ｝とが一致しない場合、判定が満たされず、ステップＳ１３０へ移り、前述と同様の手順を行う。一方、受信ＩＤデータＩＤ｛ｘ｝と記録ＩＤデータＩＤ｛Ｉ｝とが一致している場合、判定が満たされ、すなわち受信タグＩＤは当該タグリーダ１が過去に既に読み取ったことのある既格納のタグＩＤであるものとみなされ、メモリ５のＩＤデータ領域に追加記録することなくそのままこのフローを終了する。なお、ここで表示部７に既に受信したタグＩＤであった旨を表示して終了してもよい。
　以上において、上記図８のフローのステップＳ１０５の手順が、ＩＤ取得手段を構成し、ステップＳ１４５の手順がＩＤ格納手段及び特徴データ格納手段を構成し、ステップＳ１１０の手順が特徴データ決定手段を構成する。また、ステップＳ１２５の手順が一次照合手段を構成し、ステップＳ１６０の手順が二次照合手段を構成し、これらステップＳ１２５及びステップＳ１６０が、照合処理手段を構成する。また、ステップＳ１５０の手順が報知信号出力手段を構成する。
　以上説明したように、第１実施形態においては、新たに無線タグＴから応答信号を受信したとき、ビット長の長いタグＩＤ同士のデータ照合をいきなり行うのではなく、まずビット長の短いＣＲＣ符号同士の照合を行い（ステップＳ１２５）、合致した場合にのみタグＩＤ同士の照合を行う（ステップＳ１６０）。これにより、応答信号受信時にいきなり受信タグＩＤと記録タグＩＤとでＩＤデータ同士の照合を行う場合に比べ、照合処理に要する時間を短くすることができる。この結果、無線タグ回路素子Ｔｏの探索に要する処理時間を短縮し、探索効率を向上することができる。
　このとき、ステップＳ１２５の手順での一次照合の時点で全く合致するものがないか、一次照合で合致してもステップＳ１６０の手順での二次照合で全て合致しない場合には、新たに格納すべき新しいＩＤデータである。本実施形態では特に、これに応じて、ステップＳ１５０の手順で出力する報知信号で操作者に対する報知を行い、新規な無線タグ回路素子Ｔｏを検出したことを確実に認識させることができる。
　また、この実施形態では特に、第１特徴データとして誤り検出符号（この例ではＣＲＣ符号）を利用することにより、例えば互いに隣接した（１ビットしか違わない）タグＩＤを持つ無線タグ回路素子Ｔｏは、確実に第１特徴データの値を異ならせることができる。この結果、第１特徴データの分散を図り、照合識別子としての信頼性を高めることができる。また受信信号（受信タグＩＤ）に含まれる誤り検出符号をそのまま第１特徴データとして利用することで、特徴データのために別途演算を行う必要がない。なお、無線タグＴからの受信信号としてＩＤデータのみで構成されてＣＲＣ符号を予め含まない受信タグＩＤを受信する場合でも、所定の生成多項式を用いて上記ＩＤデータからＣＲＣ符号を生成し、これを照合のためだけの第１特徴データとして利用、格納してもよい。また、第１特徴データには上記のＣＲＣ符号以外にもリードソロモン符号などの誤り訂正符号を用いてもよく、この場合には誤り訂正符号がＩＤデータ自体より通常長くなるのでその一部だけ格納してもよい。
　次に、本発明の第２の実施形態を図面を参照しつつ説明する。
　本実施形態は、上記第１実施形態とハードウェア的にはほぼ同等であり、各種データの構成や格納形態、及び各種データの照合処理の原理が異なるだけである。以下においては、これら差異点についてのみ説明し、図中において上記第１実施形態と同等の部分には同一の符号を付し、適宜説明を省略する。
　図９は、本実施形態のタグリーダ１が無線タグＴから受信する受信タグＩＤとそれから演算される第２特徴データについて説明する図である。この例において、タグリーダ１が無線タグＴから受信する受信タグＩＤは、ビット長が９６ビットの受信ＩＤデータＩＤ｛ｘ｝のみで構成されている。
　そして、本実施形態において用いる第２特徴データＣＢ｛ｘ｝としては、上記受信ＩＤデータＩＤ｛ｘ｝を構成する９６ビットのうち値が「１」となっているビットの合計値として算出されたチェックサム（ＣｈｅｃｋＳＵＭ）を用いるものとする。そしてこの第２特徴データの下位ビット側の一部を、当該ＩＤデータＩＤ｛ｘ｝を照合するための照合キーとして用いる。つまり、１６ビット長の第２特徴データＣＢ｛ｘ｝のうちでＩＤデータＩＤ｛ｘ｝の特徴を最も反映したさらに短いビット長部分で、受信第２特徴データと記録第２特徴データの照合を行う。なお、ＩＤデータは全ビット長が９６であるため、全ビットの値が「１」であってもチェックサムの第２特徴データの値は最大値として９６（１６ビット２進数表記で「００００　００００　０１１０　００００」）までであり、上位側９ビットの各値は必ず「０」となる。
　また、記録ＩＤデータが増加した場合には、記録第２特徴データも増加して短いビット長部分同士の照合精度が低下する（短いビット長部分同士が一致しやすくなる）ことから、記録ＩＤデータの増加に伴い受信第２特徴データと記録第２特徴データでそれぞれの照合する部分のビット長Ｎを長くする。
　図１０は、ＩＤデータ領域におけるＩＤデータの格納構成を模式的に示した図である。この図１０において、図中の左側が比較のために示した上記第１実施形態における格納構成であり、図中の右側が本実施形態における格納構成を示している。図中の左側に示したように上記第１実施形態では、記録ＩＤデータをパラメータＩのみによる通し番号表記でＩＤ｛Ｉ＝０～Ｉｍ－１｝（ｎ＝０～５）と示したが、図中の右側に示した本実施形態では、記録ＩＤデータを２つのパラメータＪ，Ｋの組み合わせでＩＤ〈Ｊ＝０～Ｊｍ－１、Ｊｍ〉《Ｋ＝０～１５、Ｋｍ－１》（ｎ＝０～５）と示す。
　ここで本実施形態では、一つの記録ＩＤデータを格納する連続する６個のメモリアドレスで１つのＩＤデータブロックを構成し、さらに連続する１６個のＩＤデータブロック分のメモリアドレスで１つのチェックブロックを構成する。そしてパラメータＪは各チェックブロックの格納順（格納位置）をＩＤデータ領域における通し番号表記で表すパラメータであり、パラメータＫは各チェックブロック内におけるＩＤデータブロックの格納順（格納位置）を表すパラメータである。以下において、これらパラメータＪ，Ｋもまた、Ｊ＝０、Ｋ＝０で始まる内容であり、それぞれ１０進数表記で表すものとする。
　そして、ｒｏｕｎｄ（ａ／ｂ）を、ａをｂで割った場合の商とし、ｍｏｄ（ａ／ｂ）を、ａをｂで割った場合の余りとした場合、記録ＩＤデータの総数Ｓを用いて、Ｊｍ＝ｒｏｕｎｄ（Ｓ／１６）、Ｋｍ＝ｍｏｄ（Ｓ／１６）となる。つまり、最後に位置するチェックブロックはＪ＝Ｊｍ－１番目（Ｓが１６で割り切れる場合）、又はＪ＝Ｊｍ番目（Ｓが１６で割り切れない場合）のチェックブロックとなり、その中の最後のＩＤデータブロックはＫ＝１５番目（Ｓが１６で割り切れる場合）、又はＫ＝Ｋｍ－１番目（Ｓが１６で割り切れない場合）のＩＤデータブロック（ＩＤ〈Ｊ＝Ｊｍ－１、Ｊｍ〉《Ｋ＝１５、Ｋｍ－１》（ｎ＝０～５））となる。なお、記録ＩＤデータの総数Ｓが１６で割り切れない場合には、最後に位置するＪ＝Ｊｍ番目のチェックブロックではＩＤデータブロックをＫｍ個（Ｓ／１６の余り）だけ有しているのに対し、それ以外のチェックブロックではいずれもＩＤデータブロックを最大の１６個有しているため、ＩＤ〈Ｊ＝０～Ｊｍ－１〉《Ｋ＝０～１５》（ｎ＝０～５）と表すことができる。
　図１１は、第２特徴データ領域（図２に示した特徴データ領域）における第２特徴データの格納構成を模式的に示した図である。この図１１において、各ＩＤデータブロックの記録ＩＤデータＩＤ〈Ｊ〉《Ｋ》（ｎ＝０～５）からそれぞれチェックサムとして算出された記録第２特徴データＣＢ〈Ｊ〉《Ｋ》は、各チェックブロックごとにまとめられることで一つの記録第２特徴データ行列ＣＢ〈Ｊ〉《ｎ＝０～１５》が一時的に生成される（図中では〈Ｊ＝０〉番目のチェックブロックに対応する記録第２特徴データ行列ＣＢ〈Ｊ＝０〉《ｎ＝０～１５》のみを示している）。
　そしてこの記録第２特徴データ行列ＣＢ〈Ｊ〉《ｎ＝０～１５》は１６ビット×１６ビットの行列みなすことができ、この行と列の配置を転置させた内容（詳しくは後述する）がそのままメモリ５の第２特徴データ領域に記録される。このように第２特徴データ領域において、一つの記録第２特徴データ行列ＣＢ〈Ｊ〉《ｎ＝０～１５》を転置行列とした内容を記録した連続する１６個のメモリアドレスで１つの特徴ブロックを構成する。このようにメモリ５の第２特徴データ領域には、ＩＤデータ領域における各チェックブロックに対応した各特徴ブロックが連続して記録されており、第２特徴データ領域の格納構成はＣＣ〈Ｊ＝０～Ｊｍ－１、Ｊｍ〉（ｎ＝０～１５）で表すことができる。
　図１２は、ＩＤデータブロック、記録第２特徴データ行列、及び特徴ブロックの間における内容の関係の一例を模式的に示した図である。この図１２に示す例において、記録ＩＤデータＩＤ〈０〉《０》（ｎ＝０～５）の内容の９６ビットのうち値が「１」であるビットが２３個あるため、対応する記録第２特徴データＣＢ〈０〉《０》の内容は２進数表記で「００００　００００　０００１　０１１１」（＝２３）となる。これは記録第２特徴データ行列ＣＢ〈０〉《ｎ＝０～１５》において最初の１行目を構成する（なお、ＣＢ〈０〉《１》の場合は２行目を構成）。
　そして図示するように、記録第２特徴データ行列ＣＢ〈０〉《ｎ＝０～１５》は１６ビット長の記録第２特徴データを１６行分まとめているため、内容的には１６×１６ビットの正方行列とみなすことができる。この列幅に対応する１６ビット長は、ＣＰＵ４とメモリ５との間のデータバス３２のバス幅ＢＳが１６本であることによる固定値であり、それに合わせて行幅も１６行としている。そして記録第２特徴データ行列ＣＢ〈０〉《ｎ＝０～１５》の内容を転置させる際には、１行目の内容が最後の列に移り、その各行の最下位ビットが１行目に位置するように変換される。つまり第２特徴データ領域における各特徴ブロックの最初のメモリアドレス（ＣＣ〈Ｊ＝０～Ｊｍ－１、Ｊｍ〉（ｎ＝０））には、各記録第２特徴データＣＢ〈Ｊ＝０～Ｊｍ－１〉《ｎ＝０～１５》の最下位ビットだけで構成されたデータが格納されることになる。
　図１３は、本実施形態による受信ＩＤデータと記録ＩＤデータとの照合の流れを模式的に示した図である。この図１３において、まず始めに、受信ＩＤデータから算出した１６ビット長の受信第２特徴データのうち下位ビット側から（０ビット目から）所定のＮビット長部分を抜き出して受信照合用データＣＢ｛ｘ｝［０：Ｎ］（但し１≦Ｎ≦７）とする。ここで「［０：Ｎ］」とは、当該データ中の連続するビット部分を示すパラメータであり、この場合には下位側０ビット目からＮビット分の部分長を表すものとする。なお、例えば省略形として「［３］」と表した場合には、下位側０ビット目から数えて４ビット目の１ビット分だけを表すものとする。
　次にメモリ５の第２特徴データ領域において、各特徴ブロックの先頭側のアドレスに位置するＮ個のデータ（つまりＣＣ〈Ｊ＝０～Ｊｍ－１、Ｊｍ〉（ｎ＝０～Ｎ－１））を取り出す。そしてそれらＮ個ずつのデータのまとまりは、それぞれ内容的にＮ行×１６ビット列の行列とみなすことができ、その行列中の最上位ビット列（又はＫｍ－１番目のビット列）から順に《Ｋ》番目のビット列を取り出してそれぞれ行列を転置（つまりビット列からビット行に転置）させることで記録照合用データＣＢ〈Ｊ＝０～Ｊｍ－１，Ｊｍ〉《Ｋ＝０～１５、Ｋｍ－１》［０：Ｎ］を生成する。
　そして、上記受信照合用データＣＢ｛ｘ｝［０：Ｎ］と、記録照合用データＣＢ〈Ｊ＝０～Ｊｍ－１、Ｊｍ〉《Ｋ＝０～１５、Ｋｍ－１》［０：Ｎ］とを照合して一致判定を行う。この照合用データ同士での一致判定においては、短いＮビット長（Ｎ≦７）の部分データ同士の比較となるため、高速で照合することができる。
　そしてＣＢ｛ｘ｝［０：Ｎ］＝ＣＢ〈Ｊ＝ｑ〉《Ｋ＝ｒ》［０：Ｎ］で一致した場合、次にそれぞれに対応する受信ＩＤデータＩＤ｛ｘ｝と記録ＩＤデータＩＤ〈Ｊ＝ｑ〉《Ｋ＝ｒ》とで一致判定を行う。
　そして、ＩＤ｛ｘ｝＝ＩＤ〈Ｊ＝ｑ〉《Ｋ＝ｒ》で一致した場合には、当該タグリーダ１が当該受信タグＩＤを既に読み取ったものであるとみなすことができ、二重格納を回避するなどの各種対応が可能となる。このようにして、第２特徴データ同士の一致判定とＩＤデータ同士の一致判定の２段階で正確なＩＤデータの照合を行う。
　図１４、図１５は、本実施形態においてタグリーダ１のＣＰＵ４により実行される制御手順を表すフローチャートである。この例では、タグリーダ１の使用者が操作部６を介して無線タグＴからタグＩＤを読み取るよう指示操作した際にこのフローが開始される（ＳＴＡＲＴ位置）。
　まずステップＳ２０５で、リーダアンテナ３及びＲＦ通信制御部８を介し、無線タグＴに対し問いかけ信号を送信し、これに対応する無線タグＴからの応答信号（タグＩＤを含む）を受信する。
　次にステップＳ２１０へ移り、受信した受信タグＩＤを構成する受信ＩＤデータＩＤ｛ｘ｝中で値が「１」であるビットの個数をカウントしてＣＢ｛ｘ｝を算出する。
　次にステップＳ２１５で、記録ＩＤデータの総数Ｓが０であるか否か、つまりそれまでにタグリーダ１が読み貯めた記録ＩＤデータがあるか否かを判定する。Ｓが０でない場合、つまりタグリーダ１が既に記録ＩＤデータを格納している場合、判定が満たされず、ステップＳ２２０へ移る。
　ステップＳ２２０では、前述したようにＫｍ＝ｍｏｄ（Ｓ／ＢＳ）、つまり記録ＩＤデータ総数Ｓをデータバス幅ＢＳ（＝１６）で割った余りでＫｍを算出する。
　次にステップＳ２３０へ移り、前述したようにＪｍ＝ｒｏｕｎｄ（Ｓ／ＢＳ）、つまり記録ＩＤデータ総数Ｓをデータバス幅（＝１６）で割った商でＪｍを算出する。
　次のステップＳ２３１では、Ｋｍの値が０であるか否か、すなわち記録ＩＤデータ総数Ｓがデータバス幅（＝ＢＳ＝１６）で割り切れたか否かを判定する。Ｋｍの値が０でない場合、判定が満たされず、ステップＳ２３２においてカウンタとしてのＫを初期値Ｋｍ－１に設定し（つまりＫは降順変化）、カウンタとしてのＪを初期値Ｊｍに（つまりＪも降順変化）設定して、ステップＳ２４０に移る。
　一方、Ｋｍの値が０である場合、判定が満たされ、ステップＳ２３３においてＫ＝ＢＳ－１（すなわち１５）、Ｊ＝Ｊｍ－１で初期設定して、ステップＳ２４０に移る。
　ステップＳ２４０では、照合用データのビット長Ｎを初期値Ｎｏに設定する。
　次のステップＳ２４５で、上記ステップＳ２１０で算出した受信第２特徴データＣＢ｛ｘ｝の下位側Ｎビット部分をマスキング処理などにより取り出し、受信照合用データＣＢ｛ｘ｝［０：Ｎ］を生成する。
　ステップＳ２４６に移り、メモリ空間の第２特徴データ領域からＣＣ<Ｊ>（ｎ＝０～Ｎ－１）を読み出す。
　次にステップＳ２５０へ移り、上記図１３で示した手順により第２特徴データ領域から読み出したＣＣ<Ｊ>（ｎ＝０～Ｎ－１）から記録照合用データＣＢ〈Ｊ〉《Ｋ》［０：Ｎ］を生成し、次のステップＳ２５５で上記受信照合用データＣＢ｛ｘ｝［０：Ｎ］と記録照合用データＣＢ〈Ｊ〉《Ｋ》［０：Ｎ］とを照合し一致しているか否かを判定する。一致していない場合、判定が満たされず、すなわちそれぞれに対応するＩＤデータ同士も一致しないものとみなされ、次のステップＳ２７０へ移る。
　ステップＳ２７０では、カウンタＫ＝０であるか否か、つまりその時点のカウンタＪに対応する特徴ブロックに記録されている記録照合用データＣＢ〈Ｊ〉《Ｋ》［０：Ｎ］を全て上記受信照合用データＣＢ｛ｘ｝［０：Ｎ］に対して照合したか否かを判定する。カウンタＫ＝０でない場合、判定は満たされず、すなわちまだ〈Ｊ〉番目の特徴ブロックに受信照合用データＣＢ｛ｘ｝［０：Ｎ］と照合していない記録照合用データＣＢ〈Ｊ〉《Ｋ》［０：Ｎ］があるものとみなされ、ステップＳ２７５でカウンタＫの値を１減少してからステップＳ２５０へ戻り、同様の手順を繰り返す。一方、カウンタＫ＝０である場合、判定は満たされ、すなわち次の特徴ブロックに移る必要があるものとみなされ、ステップＳ２８０へ移る。
　ステップＳ２８０では、カウンタＪ＝０であるか否か、つまり全てのチェックブロックに記録されている記録照合用データＣＢ〈Ｊ〉《Ｋ》［０：Ｎ］を全て受信照合用データＣＢ｛ｘ｝［０：Ｎ］に対して照合したか否かを判定する。カウンタＪ＝０でない場合、判定は満たされず、すなわちまだ受信照合用データＣＢ｛ｘ｝［０：Ｎ］と照合していないチェックブロックがあるものとみなされ、ステップＳ２８５でカウンタＪの値を１減少してからステップＳ２９０でカウンタＫ＝ＢＳ－１（＝１５）に設定してステップＳ２４６へ戻り、同様の手順を繰り返す。一方、カウンタＪ＝０である場合、判定は満たされ、すなわち受信照合用データＣＢ｛ｘ｝［０：Ｎ］に対して全ての記録照合用データＣＢ〈Ｊ〉《Ｋ》［０：Ｎ］を照合し終えていずれにも一致しなかったものとみなされ、次のステップＳ２９５へ移る。
　ステップＳ２９５では、上記ステップＳ２２０で算出したパラメータＫｍ＝０であるか否か、つまりその時点での記録ＩＤデータ総数Ｓがデータバス幅ＢＳで割り切れているために第２特徴データ領域における最後の特徴ブロック（〈Ｊ＝Ｊｍ－１〉番目の特徴ブロック）の全ビット列に第２特徴データが書き込まれているか否かを判定する。パラメータＫｍ＝０である場合、判定は満たされ、すなわち最後の特徴ブロックに新しく第２特徴データのビット列を加える余地がないものとみなされ、次のステップＳ３００でパラメータＪ＝Ｊｍとして新たな特徴ブロックを設定し（それまで最後の特徴ブロックは〈Ｊ＝Ｊｍ－１〉番目であったため）、ステップＳ３０５でパラメータＫ＝０としてステップＳ３２０へ移る。一方、パラメータＫｍ＝０でない場合、判定は満たされず、すなわち最後の特徴ブロックに新しく第２特徴データのビット列を加える余地があるものとみなされ、次のステップＳ３１０でパラメータＫ＝ＫｍとしてステップＳ３２０へ移る。
　また一方、上記ステップＳ２１５の判定において、記録ＩＤデータ総数Ｓ＝０である場合、つまりタグリーダ１がまだ一つも記録ＩＤデータを格納していない場合、判定が満たされず、すなわち最初の特徴ブロックの最下位ビット列に第２特徴データを記録する必要があるとみなされ、ステップＳ３１５でパラメータＪ＝０に初期設定し、ステップＳ３０５でパラメータＫ＝０に初期設定してステップＳ３２０へ移る。
　ステップＳ３２０では、受信第２特徴データＣＢ｛ｘ｝を記録第２特徴データＣＢ〈Ｊ〉《Ｋ》として記録第２特徴データ行列ＣＢ〈Ｊ〉《ｎ＝０～１５》を作成し、これを転置したものを第２特徴データ領域の特徴ブロックＣＣ〈Ｊ〉（ｎ＝０～１５）として記録する（上記図１２参照）。
　次にステップＳ３２５へ移り、記録ＩＤデータ総数Ｓの値を１増加し、次のステップＳ３３０で受信ＩＤデータＩＤ｛ｘ｝を記録ＩＤデータＩＤ〈Ｊ〉《Ｋ》として、メモリ５のＩＤデータ領域に記録する。
　次にステップＳ３３５へ移り、表示部７に制御信号を出力して過去に読み取ったことのない新しいタグＩＤを読み取った旨を表示する。
　次にステップＳ３４０へ移り、記録ＩＤデータ総数Ｓ＝２＾（Ｎ―１）であるか否か、つまり記録ＩＤデータ総数Ｓが増加（つまり、記録第２特徴データの総数の増加、ひいては記録照合用データの総数の増加）したために、照合データ同士の照合精度を維持するよう照合用データのビット長Ｎを増加させる必要があるか否かを判定する。Ｓ＝２＾（Ｎ－１）である場合、判定が満たされ、次のステップＳ３４１にてＮｏが７未満であるか否か、つまり受信照合用データＣＢ｛ｘ｝［０：Ｎ］及び記録照合用データＣＢ〈Ｊ〉《Ｋ》［０：Ｎ］のそれぞれのビット長が最大実効長（必ず“０”の値となる上位ビットを含まない実効部分の最大長）となっているか否かが判定される。Ｎｏの値が７未満であって、ステップＳ３４１の判定が満たされる場合には、ステップＳ３４５に移行して、Ｎｏの値を１増加し、このフローを終了する。一方、ステップＳ３４０の判定が満たされない場合、すなわちＳ＝２＾（Ｎ－１）でない場合と、ステップＳ３４０の判定が満たされたが、ステップＳ３４１の判定が満たされない場合、すなわちＮｏが７以上の場合は、そのままこのフローを終了する。
　また一方、上記ステップＳ２５５の判定において、受信照合用データＣＢ｛ｘ｝［０：Ｎ］と記録照合用データＣＢ〈Ｊ〉《Ｋ》［０：Ｎ］とが一致した場合、判定が満たされ、すなわちそれぞれに対応するＩＤデータ同士も高い確率で一致する可能性があるものとみなされ、次のステップＳ２６０へ移る。
　ステップＳ２６０では、メモリ５のＩＤデータ領域から記録ＩＤデータＩＤ〈Ｊ〉《Ｋ》を読み出し、次のステップＳ２６５で受信ＩＤデータＩＤ｛ｘ｝と上記ステップＳ２６０で読み出した記録ＩＤデータＩＤ〈Ｊ〉《Ｋ》とを照合し一致しているか否かを判定する。受信ＩＤデータＩＤ｛ｘ｝と記録ＩＤデータＩＤ〈Ｊ〉《Ｋ》とが一致しない場合、判定が満たされず、ステップＳ２７０へ移り同様の手順を行う。一方、受信ＩＤデータＩＤ｛ｘ｝と記録ＩＤデータＩＤ〈Ｊ〉《Ｋ》とが一致している場合、判定が満たされ、すなわち受信タグＩＤは当該タグリーダ１が過去に既に読み取ったことのあるタグＩＤであるものとみなされ、メモリ５のＩＤデータ領域に追加記録することなくそのままこのフローを終了する。なお、ここでも表示部７に既に受信したタグＩＤであった旨を表示して終了してもよい。
　以上において、上記図１４及び図１５に示すフローのうち、ステップＳ２０５の手順が、ＩＤ取得手段を構成し、ステップＳ３３０の手順がＩＤ格納手段を構成し、ステップＳ３２０の手順が特徴データ格納手段を構成し、ステップＳ２１０及びステップＳ２４５の手順が特徴データ決定手段を構成する。また、ステップＳ２５５の手順が一次照合手段を構成し、ステップＳ２６５の手順が二次照合手段を構成し、これらステップＳ２５５及びステップＳ２６５が、照合処理手段を構成する。また、ステップＳ２５０の手順が特徴データ読み出し手段を構成し、ステップＳ３３５の手順が報知信号出力手段を構成する。さらに、ステップＳ３４０及びステップＳ３４５の手順が読み出し制御手段を構成する。
　以上説明した第２実施形態によっても、上記第１実施形態と同様、応答信号受信時にいきなり受信タグＩＤと記録タグＩＤとでＩＤデータ同士の照合を行う場合に比べ、照合処理に要する時間を短くすることができる。この結果、無線タグ回路素子Ｔｏの探索に要する処理時間を短縮し、探索効率を向上することができる。
　また、この実施形態では特に、第２特徴データとして、ＩＤデータを二進数表示した際の特定の数字（例えば「１」）を利用する（いわゆるＣｈｅｃｋＳＵＭを計算する等）ことにより、第２特徴データの分散を図り、照合識別子としての信頼性を高めることができる。
　また、この実施形態では特に、ステップＳ３４０及びステップＳ３４５の手順が、第２特徴データ領域に格納された第２特徴データのうち、受信第２特徴データ（受信照合用データ）との照合（一次照合）に使用されるデータ範囲（データ量、記録照合用データのビット長Ｎ）を、ＩＤデータ領域に格納された記録ＩＤデータ総数Ｓに応じて可変制御する。これにより、探索対象の無線タグ回路素子Ｔｏの数が少ない場合には、一次照合に用いる第２特徴データ（記録照合用データ）の長さ（データ量、ビット長）を小さくすることで、第２特徴データ領域へのアクセスを減らし、探索対象の無線タグ回路素子Ｔｏの数が多い場合には、一次照合に用いる第２特徴データ（記録照合用データ）の長さ（データ量）を増大させることで、照合信頼性を向上しつつ、メモリ空間へのアクセス回数を最適化（し消費電力を減らす）することができる。
　また、この実施形態では特に、第２特徴データの格納時に第２特徴データをビットごとに異なるメモリアドレスに格納しておく。これにより、読み出し時には一次照合のために必要なビット分だけ読み出すことが可能となり、結果としてデータ転送量を減らすことができる。
　なお、この実施形態では、第２特徴データの格納時に１６ビット×１６ビットの行列を一つのブロックとしたが、必ず「０」となる上位９ビット分のデータは第２特徴データとして用意する必要はない。第２特徴データを作成する際に、この部分を削除してメモリに保持できれば（具体的に上記実施形態の例では、ＣＣ〈Ｊ＝０～Ｊｍ－１，Ｊｍ〉（ｎ＝７～１５）を削除してＣＣ〈Ｊ＝０～Ｊｍ－１，Ｊｍ〉（ｎ＝０～６）のみを記録保持）、使用するメモリ量を小さくすることができる。また、特徴データの一部のみで一次照合を行えば良いため、特徴データが必ず「０」となる部分以外を削除しても構わない。
　また、以上二つの実施例においては、メモリ５内にＩＤメモリ空間としてのＩＤデータ領域と特徴データメモリ空間としての特徴データ領域とを設けたが、これに限られない。すなわち、上記に代えて、ＣＰＵ４と接続可能にタグリーダ１外に設けた適宜の記憶手段（外部メモリ）に、ＩＤデータ領域と特徴データ領域とを設け、ＣＰＵ４からアクセスして同様の処理を行うようにしてもよい。
　また、ＥＰＣ　Ｃｌａｓｓ　１　Ｇｅｎｅｒａｔｉｏｎ　２　プロトコルでは、複数の無線タグＴのＩＤを読み出す場合に、通信対象となるタグを限定するＳｅｌｅｃｔコマンドから始まる規定のセッション中では、各々の無線タグＴは一度だけしかＩＤの読み取りが行われないように定められている。そのため、各々の無線タグＴのＩＤ全て異なっていれば、メモリ５内に無線タグＴのＩＤが保持されていない状態（ＩＤが消去された状態）における最初のセッションにおいてＩＤが重複することはなく、本発明における照合処理は二回目のセッションから行えば良いことになる。
　また、以上既に述べた以外にも、上記の各実施形態による手法を適宜組み合わせて利用しても良い。
　その他、一々例示はしないが、本発明は、その趣旨を逸脱しない範囲内において、種々の変更が加えられて実施されるものである。
本発明の第１実施形態における無線タグ通信装置と無線タグの詳細機能を表す機能ブロック図である。 ＣＰＵとメモリの詳細機能を表す機能ブロック図である。 タグリーダにおけるＣＰＵ、ＲＦ通信制御部、及びリーダアンテナの詳細構成を表す機能ブロック図である。 無線タグに備えられた無線タグ回路素子の機能的構成の一例を表すブロック図である。 受信タグＩＤとそれに含まれる受信ＩＤデータ及び受信第１特徴データについて説明する図である。 タグリーダのメモリにおけるＩＤデータ領域と第１特徴データ領域の格納構成を模式的に示した図である。 受信ＩＤデータと記録ＩＤデータとの照合の流れを模式的に示した図である。 タグリーダのＣＰＵにより実行される制御手順を表すフローチャートである。 本発明の第２実施形態における、タグリーダが無線タグから受信する受信タグＩＤとそれから演算される第２特徴データについて説明する図である。 ＩＤデータ領域におけるＩＤデータの格納構成を模式的に示した図である。 第２特徴データ領域における第２特徴データの格納構成を模式的に示した図である。 ＩＤデータブロック、記録第２特徴データ行列、及び特徴ブロックの間における内容の関係の一例を模式的に示した図である。 受信ＩＤデータと記録ＩＤデータとの照合の流れを模式的に示した図である。 タグリーダのＣＰＵにより実行される制御手順を表すフローチャートである。 タグリーダのＣＰＵにより実行される制御手順を表すフローチャートである。
符号の説明
　１　　　　　　　　タグリーダ（無線タグ通信装置）
　２　　　　　　　　タグリーダ本体
　３　　　　　　　　リーダアンテナ（通信手段）
　４　　　　　　　　ＣＰＵ
　５　　　　　　　　メモリ（内部メモリ）
　６　　　　　　　　操作部
　７　　　　　　　　表示部
　８　　　　　　　　ＲＦ通信制御部
　３１　　　　　　　アドレスバス
　３２　　　　　　　データバス
　１５０　　　　　　ＩＣ回路部
　１５１　　　　　　タグアンテナ
　Ｔ　　　　　　　　無線タグ
　Ｔｏ　　　　　　　無線タグ回路素子
 

Claims (7)

  1. 　情報を記憶するＩＣ回路部（１５０）及び情報を送受信するタグアンテナ（１５１）をそれぞれ備えた複数の無線タグ回路素子（Ｔｏ）と通信するための通信手段（３）と、
    　前記通信手段（３）を介し、前記無線タグ回路素子（Ｔｏ）の識別情報を取得するＩＤ取得手段（Ｓ１０５；Ｓ２０５）と
    を有する無線タグ通信装置であって、
    　前記ＩＤ取得手段（Ｓ１０５；Ｓ２０５）により取得された前記無線タグ回路素子（Ｔｏ）の識別情報を、前記無線タグ通信装置（１）内に設けた内部メモリ（５）、及び、前記無線タグ通信装置（１）に接続された外部メモリのうち、少なくとも一方に設けたＩＤメモリ空間に、格納処理するＩＤ格納手段（Ｓ１４５；Ｓ３３０）と、
    　前記識別情報の特徴を表す特徴データを、対応する前記識別情報から決定する特徴データ決定手段（Ｓ１１０；Ｓ２１０，Ｓ２４５）と、
    　前記特徴データ決定手段（Ｓ１１０；Ｓ２１０，Ｓ２４５）により決定された前記特徴データを、前記内部メモリ（５）及び前記外部メモリのうち少なくとも一方に設けた特徴データメモリ空間に、格納処理する特徴データ格納手段（Ｓ１４５；Ｓ３２０）と、
    　前記ＩＤ取得手段（Ｓ１０５；Ｓ２０５）が新たに前記識別情報を取得した際、前記特徴データの少なくとも一部を用いて、前記新たに取得した識別情報と、前記ＩＤメモリ空間に格納された前記識別情報との照合処理を行う照合処理手段（Ｓ１２５，Ｓ１６０；Ｓ２５５，Ｓ２６５）と
    を有することを特徴とする無線タグ通信装置（１）。
  2. 　前記特徴データ決定手段（Ｓ１１０；Ｓ２１０，Ｓ２４５）は、
    　前記特徴データとして、前記識別情報の二進数表示のうち特定の数字の個数を算出する
    ことを特徴とする請求項１記載の無線タグ通信装置（１）。
  3. 　前記特徴データ決定手段（Ｓ１１０；Ｓ２１０，Ｓ２４５）は、
    　前記識別情報に基づく誤り検出符号若しくは誤り訂正符号を前記特徴データとして決定する
    ことを特徴とする請求項１記載の無線タグ通信装置（１）。
  4. 　前記照合処理手段（Ｓ１２５，Ｓ１６０；Ｓ２５５，Ｓ２６５）は、
    　前記新たに取得した前記識別情報に対応した前記特徴データの少なくとも一部と、前記特徴データメモリ空間に格納された前記特徴データの少なくとも一部との、照合を行う一次照合手段（Ｓ１２５；Ｓ２５５）と、
    　前記一次照合手段（Ｓ１２５；Ｓ２５５）による照合結果が合致した場合に、対応する前記識別情報同士の照合を行う二次照合手段（Ｓ１６０；Ｓ２６５）と
    を備えることを特徴とする請求項１乃至請求項３のいずれか１項記載の無線タグ通信装置（１）。
  5. 　前記特徴データメモリ空間に格納された前記特徴データの少なくとも一部を読み出す特徴データ読み出し手段（Ｓ２５０）と、
    　前記ＩＤメモリ空間に格納された前記識別情報の数に応じ、前記特徴データ読み出し手段（Ｓ２５０）によるデータ読み出し量を制御する読み出し制御手段（Ｓ３４０，Ｓ３４５）とをさらに有し、
    　前記一次照合手段（Ｓ２５５）は、
    　前記新たに取得した前記識別情報に対応した前記特徴データの少なくとも一部と、前記特徴データ読み出し手段（Ｓ２５０）により読み出されたデータとの照合を行う
    ことを特徴とする請求項４記載の無線タグ通信装置（１）。
  6. 　前記特徴データ格納手段（Ｓ１４５；Ｓ３２０）は、
    　前記特徴データを前記特徴データメモリ空間に格納処理するとき、前記特徴データのビットごとに互いに異なるメモリアドレスに格納する
    ことを特徴とする請求項４又は請求項５記載の無線タグ通信装置（１）。
  7. 　前記識別情報を新たに取得した際、前記ＩＤメモリ空間に格納された全ての前記識別情報に関し、対応する前記特徴データ同士の前記一次照合手段（Ｓ１２５；Ｓ２５５）による照合結果が合致しないか、若しくは、対応する前記特徴データ同士の前記一次照合手段（Ｓ１２５；Ｓ２５５）による照合結果が合致し前記識別情報同士の前記二次照合手段（Ｓ１６０；Ｓ２６５）による照合結果が合致しなかった場合には、対応する報知信号を出力する報知信号出力手段（Ｓ１５０，Ｓ３３５）を有する
    ことを特徴とする請求項４乃至請求項６のいずれか１項記載の無線タグ通信装置（１）。
PCT/JP2009/052912 2008-04-01 2009-02-19 無線タグ通信装置 WO2009122807A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008-095407 2008-04-01
JP2008095407A JP5013109B2 (ja) 2008-04-01 2008-04-01 無線タグ通信装置

Publications (1)

Publication Number Publication Date
WO2009122807A1 true WO2009122807A1 (ja) 2009-10-08

Family

ID=41135206

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/052912 WO2009122807A1 (ja) 2008-04-01 2009-02-19 無線タグ通信装置

Country Status (2)

Country Link
JP (1) JP5013109B2 (ja)
WO (1) WO2009122807A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006507581A (ja) * 2002-11-21 2006-03-02 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 中継器が中継器の群に属するかを識別する方法
JP2007084247A (ja) * 2005-09-21 2007-04-05 Brother Ind Ltd 情報読み取り装置及び情報管理システム
JP2007179325A (ja) * 2005-12-28 2007-07-12 Toshiba Tec Corp 商品販売データ処理装置及びチェックアウトシステム
JP2007519584A (ja) * 2003-12-31 2007-07-19 シンボル テクノロジーズ， インコーポレイテッド 階層的なタグチェックサムを介して集約および調整を行なう方法と装置
JP2007249339A (ja) * 2006-03-14 2007-09-27 Fujitsu Ltd 生体認証方法及び生体認証装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0394322A (ja) * 1989-09-07 1991-04-19 Amada Co Ltd 非接触型ｉｃカードの同一性判別方法
JP4453077B2 (ja) * 2004-04-06 2010-04-21 ブラザー工業株式会社 無線タグ通信システムの質問器
JP4781910B2 (ja) * 2006-05-26 2011-09-28 日本電信電話株式会社 遠隔操作方法および遠隔操作システム
JP5002205B2 (ja) * 2006-07-10 2012-08-15 任天堂株式会社 データ認証方法およびデータ認証システム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006507581A (ja) * 2002-11-21 2006-03-02 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 中継器が中継器の群に属するかを識別する方法
JP2007519584A (ja) * 2003-12-31 2007-07-19 シンボル テクノロジーズ， インコーポレイテッド 階層的なタグチェックサムを介して集約および調整を行なう方法と装置
JP2007084247A (ja) * 2005-09-21 2007-04-05 Brother Ind Ltd 情報読み取り装置及び情報管理システム
JP2007179325A (ja) * 2005-12-28 2007-07-12 Toshiba Tec Corp 商品販売データ処理装置及びチェックアウトシステム
JP2007249339A (ja) * 2006-03-14 2007-09-27 Fujitsu Ltd 生体認証方法及び生体認証装置

Also Published As

Publication number Publication date
JP2009251677A (ja) 2009-10-29
JP5013109B2 (ja) 2012-08-29

Similar Documents

Publication Publication Date Title
US7425888B2 (en) Methods for optimizing communications between an RFID reader and a tag population using non-sequential masking
JP5071016B2 (ja) Ｒｆｉｄタグの応答制御方法、ｒｆｉｄシステム、ｒｆｉｄタグ、応答制御情報生成プログラム及び応答制御プログラム
JP5743144B2 (ja) Ｒｆｉｄタグを備えた複数のチップからデータを読み取るシステム及び方法
US7817573B2 (en) Communication processor and method of performing communications with communication devices
US20070080787A1 (en) Interrogator For RFID Tag
JP2011508920A5 (ja)
EP2178022A1 (en) RFID tag communication system and RFID tag communication apparatus
CN107784247B (zh) 匿名射频识别系统分阶段丢失关键标签识别方法
Su et al. An efficient missing tag identification approach in RFID collisions
JP4771272B2 (ja) 無線タグ情報通信システム
JP2007148957A (ja) 無線タグ情報読み取り装置
JP4964567B2 (ja) 無線通信装置
JP5061365B2 (ja) 非接触通信媒体読み取り装置、および非接触通信媒体読み取り方法
JP4974632B2 (ja) 無線通信メモリｉｃ、リーダライタ及び無線通信メモリｉｃとリーダライタとの通信方法
WO2009023417A1 (en) System and method for multi-protocol radio-frequency identification
JP5013109B2 (ja) 無線タグ通信装置
US10057010B2 (en) Error correction with test of a plurality of lengths for a data frame
US8791796B2 (en) Wireless tag device, storage medium storing control program for wireless tag device, and control method for wireless tag device
JP6831652B2 (ja) タグ読取装置
JP5989847B2 (ja) Ｒｆｉｄタグを備えた複数のチップからデータを読み取るシステム
JP4451667B2 (ja) デバイス及びリード装置
JP4453077B2 (ja) 無線タグ通信システムの質問器
JP6835689B2 (ja) Ｒｆｉｄリーダライタ装置、誤り検出プログラムおよび誤り検出方法
JP4482943B2 (ja) 無線タグ通信システムの質問器
JP2010081232A (ja) 無線タグ通信システム及び無線タグ通信装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09727794

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09727794

Country of ref document: EP

Kind code of ref document: A1