WO2009088260A2 - 발광 소자 - Google Patents

발광 소자 Download PDF

Info

Publication number
WO2009088260A2
WO2009088260A2 PCT/KR2009/000141 KR2009000141W WO2009088260A2 WO 2009088260 A2 WO2009088260 A2 WO 2009088260A2 KR 2009000141 W KR2009000141 W KR 2009000141W WO 2009088260 A2 WO2009088260 A2 WO 2009088260A2
Authority
WO
WIPO (PCT)
Prior art keywords
layer
light emitting
passivation layer
emitting device
semiconductor layer
Prior art date
Application number
PCT/KR2009/000141
Other languages
English (en)
French (fr)
Other versions
WO2009088260A3 (ko
Inventor
Duk Kyu Bae
Hyun Kyong Cho
Original Assignee
Lg Innotek Co., Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lg Innotek Co., Ltd filed Critical Lg Innotek Co., Ltd
Priority to CN200980102031.5A priority Critical patent/CN101965647B/zh
Priority to US12/522,247 priority patent/US8399901B2/en
Priority to EP09701194.4A priority patent/EP2246908B1/en
Publication of WO2009088260A2 publication Critical patent/WO2009088260A2/ko
Publication of WO2009088260A3 publication Critical patent/WO2009088260A3/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations

Definitions

  • the present invention relates to a light emitting device.
  • LEDs Light emitting diodes are semiconductor light emitting devices that convert current into light.
  • the wavelength of light emitted by such LEDs depends on the semiconductor material used to make the LEDs. This is because the wavelength of the emitted light depends on the band-gap of the semiconductor material, which represents the energy difference between the valence band electrons and the conduction band electrons.
  • LED light emitting diode
  • An embodiment provides a light emitting device.
  • the embodiment provides a light emitting device including a passivation layer capable of preventing leakage current and effectively absorbing shock.
  • the light emitting device includes a light emitting semiconductor layer including a first conductive semiconductor layer, an active layer and a second conductive semiconductor layer; A first passivation layer on the light emitting semiconductor layer; And a second passivation layer having an elastic modulus of 2.0 to 4.0 GPa on the first passivation layer.
  • the light emitting device includes a support layer; A first electrode layer on the support layer; A light emitting semiconductor layer on the first electrode layer; A second electrode layer on the light emitting semiconductor layer; A first passivation layer formed of an inorganic material surrounding the light emitting semiconductor layer; And a second passivation layer formed of an organic material surrounding the first passivation layer.
  • the embodiment can provide a light emitting device.
  • the embodiment can provide a light emitting device including a passivation layer that can prevent a leakage current and effectively absorb a shock.
  • 1 to 4 illustrate a light emitting device and a method of manufacturing the same according to an embodiment.
  • FIG. 5 is a diagram illustrating strain and stress distributions of a light emitting semiconductor layer formed of a GaN semiconductor layer and a second passivation layer formed of an organic film in the light emitting device having the structure shown in FIG. 4.
  • FIG. 5 is a diagram illustrating strain and stress distributions of a light emitting semiconductor layer formed of a GaN semiconductor layer and a second passivation layer formed of an organic film in the light emitting device having the structure shown in FIG. 4.
  • FIG. 6 is a simplified view of a light emitting device to explain pressure applied to the light emitting device having a structure as shown in FIG. 4;
  • FIG. 6 is a simplified view of a light emitting device to explain pressure applied to the light emitting device having a structure as shown in FIG. 4;
  • first, second, etc. may be used to describe various elements, components, regions, layers, and / or regions, such elements, components, regions, layers, and / or regions It will be understood that it should not be limited by these terms.
  • Embodiments of the present invention will be described with reference to a gallium nitride (GaN) based light emitting device formed on a nonconductive substrate such as, for example, a sapphire (Al 2 O 3 ) based substrate.
  • GaN gallium nitride
  • the present invention is not limited to this structure.
  • Embodiments of the invention may use other substrates, including conductive substrates.
  • substrates including conductive substrates.
  • combinations of AlGaInP diodes on GaP substrates, GaN diodes on SiC substrates, SiC diodes on SiC substrates, SiC diodes on sapphire substrates, and / or GaN, SiC, AlN, ZnO and / or nitride based diodes on other substrates may be included.
  • the present invention is not limited to the use of the light emitting diode area. Other forms of active area may also be used in accordance with some embodiments of the present invention.
  • a passivation layer may be formed on an exposed surface of the semiconductor layer constituting the light emitting device during a manufacturing process of the light emitting device for the purpose of structural stability, leakage current prevention, and the like.
  • this passivation layer is one of the very important components because it not only protects the semiconductor layer but also absorbs the impact, stress, and the like generated when the substrate is removed.
  • the refractive index and insulation are one of the most basic physical properties to be determined in the material used for the passivation layer of the light emitting device.
  • Higher insulation is advantageous for electrical passivation, i.e. preventing leakage current.
  • the passivation layer must also have strong mechanical properties because it must undergo a stressful environment called laser lift off using a laser during substrate removal.
  • the passivation layer designed in consideration of the impact caused by the laser lift-off should primarily absorb the shock generated by the laser lift-off process, and secondly the adhesion to securely fix the GaN semiconductor. This should be strong.
  • Inorganic materials such as SiO 2 and SiN x , which are currently used as passivation materials, have good adhesiveness but do not absorb shock due to their fragile properties.
  • 1 to 4 are views illustrating a light emitting device and a method of manufacturing the same according to an embodiment.
  • a light emitting semiconductor layer 20 is formed on a substrate 10, and a unit device division region is etched in the light emitting semiconductor layer 20.
  • the light emitting semiconductor layer 20 may include a first conductive semiconductor layer 21, an active layer 22, and a second conductive semiconductor layer 23.
  • the first conductive semiconductor layer 21 may be a nitride semiconductor layer containing n-type impurities
  • the second conductive semiconductor layer 23 may be a nitride semiconductor layer containing p-type impurities.
  • a first electrode layer 30 is formed on each unit element partitioned by etching.
  • a first passivation layer 40 is formed on the light emitting semiconductor layer 20 exposed by etching, and a second passivation layer 50 is formed on the first passivation layer 40.
  • the first passivation layer 40 may be in contact with the light emitting semiconductor layer 20 and the first electrode layer 30.
  • the second passivation layer 50 may fill a space partitioned by the etching.
  • the passivation layer may have a double structure of the first passivation layer 40 and the second passivation layer 50.
  • the first passivation layer 40 may be formed of an inorganic film
  • the second passivation layer 50 may be formed of an organic film.
  • the passivation layer is formed in the first passivation layer 40 and the second passivation layer 50 by further forming a third passivation layer and a fourth passivation layer to form a complex structure having a triple structure or more. May be
  • the bonding metal layer 60 is formed on the upper side of the first electrode layer 30 and the second passivation layer 50, and the support layer 70 is formed on the bonding metal layer 60.
  • the support layer 70 supports the light emitting device structure in the process of separating the substrate 10, and may be made of a conductive semiconductor layer or a metal.
  • a post-process such as the process of forming the light extracting structure 24 and the process of forming the second electrode layer 31 is performed to form the structure of FIG. 4.
  • the second passivation layer 40 formed of an organic film mainly serves as a stress buffer to improve impact resistance of the light emitting device, and the first passivation formed of an inorganic film.
  • the layer 30 contributes to improving the insulation function, heat resistance, and light extraction performance.
  • the above-described impact resistance is a basic property that a stress buffer layer should have, and indicates how well the passivation layer absorbs shock waves generated during laser lift-off.
  • GaN semiconductors basically have a modulus of elasticity of more than 100 times higher than common organic films and have a relatively high brittleness. Furthermore, when the GaN semiconductor has a plate structure having a thickness of less than 10 ⁇ m, x-y biaxial stress is likely to occur, so that brittleness is greater than that in the bulk state.
  • the mechanical properties can be significantly improved than when the inorganic film is used alone.
  • Table 1 shows the material properties of GaN, an organic film and an inorganic film that can be used as a passivation layer.
  • the second passivation layer 50 is formed of an organic film and thus absorbing the impact energy generated when the laser is lifted off is one of the most important roles.
  • the light emitting semiconductor layer 20 is decomposed by a laser as follows. Shock waves are generated.
  • the resulting pressure is at least 40 MPa.
  • FIG. 5 is a diagram illustrating strain and stress distributions of a light emitting semiconductor layer formed of a GaN semiconductor layer and a second passivation layer formed of an organic layer in the light emitting device having the structure shown in FIG. 4.
  • FIG. 5 In order to explain the pressure applied to the light emitting device having the structure as shown in FIG. 4, the light emitting device is simplified.
  • the light emitting device may include a region A in which the support layer 70, the second passivation layer 50, the first passivation layer 40, and the light emitting semiconductor layer 20 are disposed;
  • the support layer 70 and the light emitting semiconductor layer 20 may be divided into a B region.
  • the pressure P A acting on the region A and the pressure P B acting on the region B are as follows.
  • P A E GaN * ⁇ GaN + E inorganic film * ⁇ inorganic film + E organic film * ⁇ organic film + E support layer * ⁇ support layer
  • P B E GaN * ⁇ GaN + E support layer * ⁇ support layer
  • E is an elastic modulus and ⁇ represents a strain.
  • the second passivation layer 50 having a low elastic modulus is first compressed in the A region, so that a relatively large strain is generated.
  • strain does not occur significantly.
  • GaN constituting the light emitting semiconductor layer 20 generates a small strain due to stress, but a large strain is generated in the organic layer constituting the second passivation layer 50 due to stress. .
  • the integrated area represents the impact energy absorption amount.
  • Such a mismatch of strains causes stress at the interface between the A and B regions, and the concentrated stress at this interface amounts to 200 to 300 times the stress at the laser lift-off.
  • the stress concentrated at the interface may be about 8 to 12 GPa or more.
  • the organic film used as the second passivation layer 50 is selected to have an elastic modulus of 2.0 to 4.0 GPa.
  • the elastic modulus of the second passivation layer 50 is less than 2.0 GPa, the possibility of cracking in the light emitting semiconductor layer 20 is greatly increased due to strain mismatch, and the elasticity of the second passivation layer 50 is increased. If the coefficient is greater than 4.0 GPa, the stress may not be absorbed well and the stress may be transferred to adjacent layers.
  • the inorganic film used as the first passivation layer 40 electrical properties or thermal stability are given priority over mechanical properties, and the lower the dielectric constant and the higher the thermal stability, the more suitable material.
  • the dielectric constant of the first passivation layer 40 is 2.0 ⁇ 10 ⁇ 6 or more, there is no problem in using it as an insulator, and since the larger the dielectric constant, the better the insulation, the larger the dielectric constant and the upper limit may not be important. However, in view of existing dielectric materials, the upper limit may be about 200 ⁇ 10 ⁇ 6 .
  • the thermal stability of the second passivation layer 50 is a preferred material if the mass loss is less than 3% when operating at 200 °C for 72 hours, which may cause the organic film is decomposed by heat to cause a mass loss of more than 3% If so, the ability to retain the original structure may be lost.
  • the thermal stability of the second passivation layer 50 may have a value of a mass loss of less than 1% at a temperature higher than 600 ° C., which is an alloy temperature of various electrodes.
  • the first passivation layer 40 When the first passivation layer 40 is positioned between the light emitting semiconductor layer 20 and the second passivation layer 50, an additional strong adhesive force is required, which is the first passivation layer 40. This is because the stress generated in the light emitting semiconductor layer 20 must be well transmitted to the second passivation layer 50 that is the shock absorber.
  • Adhesion between the light emitting semiconductor layer 20 and the first passivation layer 40, which is an inorganic film, is accompanied by high temperature deposition or plasma deposition, but is very strong, but the first passivation layer 40, which is an inorganic film, and organic Adhesion between the second passivation layer 50, which is a film, is relatively weak because it is made at a low temperature of 100 to 200 ° C.
  • the first passivation layer 40 which is an inorganic film
  • the second passivation layer 50 which is an organic film
  • the first passivation which is an inorganic film.
  • the adhesion between the layers 40 can be chosen to be at least 40 MPa.
  • the upper limit may be meaningless, but considering the existing material, it may reach about 1000 MPa.
  • the adhesive force between the organic film and the inorganic film is often influenced by the adhesive force of the organic film
  • the surface itself of the inorganic film such as silicon oxide film (SiO 2 )
  • SiO 2 silicon oxide film
  • the organic layer forming the second passivation layer 50 absorbs shock to improve mechanical stability of the device, and the first passivation layer 40 with less deformation at high temperature.
  • thermal stability can be improved.
  • the first passivation layer 40 or the second passivation layer 50 having these properties may be selectively or identically applied to the structure of the light emitting device having another structure such as a horizontal light emitting device.
  • the first passivation layer 40 includes at least one of Si, N, Ti, or O, such as SiN, TiN, including SiO 2 , Si 3 N 4 , and TiO 2 . This may be used, and spin on glass (SOG) may be used.
  • the second passivation layer 50 may use at least one of a poly-imide-based, acryl-based, and epoxy-based polymer material.
  • the poly-imide series material may be HD series (manufacturer: HD MicroSystems), Durimide series (manufacturer: Fuji Film) material, and the acryl series material is WPR series (manufacturer: JSR).
  • Epoxy-based materials can be used in the SU-8 3000 series (manufacturer: KMCC, Gerstel Tech.).
  • the present invention may be applied to a light emitting device based on another semiconductor material such as GaAs series or InGaP series.
  • the embodiment may be applied to a light emitting device used as a light source of a lighting device and an electronic device.

Abstract

실시예에 따른 발광 소자는 제1 도전형의 반도체층, 활성층 및 제2 도전형의 반도체층을 포함하는 발광 반도체층; 상기 발광 반도체층 상에 제1 패시베이션층; 및 상기 제1 패시베이션층 상에 탄성 계수가 2.0 내지 4.0 GPa인 제2 패시베이션층을 포함한다.

Description

[규칙 제26조에 의한 보정 11.02.2009]　발광 소자
본 발명은 발광 소자에 관한 것이다.
발광 다이오드(Light Emitting Diode: LED)는 전류를 빛으로 변환시키는 반도체 발광 소자이다.
이러한 LED에 의해 방출되는 광의 파장은 LED를 제조하는데 사용되는 반도체 재료에 따른다. 이는 방출된 광의 파장이 가전자대(valence band) 전자들과 전도대(conduction band) 전자들 사이의 에너지 차를 나타내는 반도체 재료의 밴드갭(band-gap)에 따르기 때문이다.
최근 발광 다이오드(Light Emitting Diode; LED)는 휘도가 점차 증가하게 되어 디스플레이용 광원, 조명 및 자동차용 광원으로 사용되어 지고 있으며, 형광 물질을 이용하거나 다양한 색의 LED를 조합함으로써 효율이 우수한 백색 광을 발광하는 LED도 구현이 가능하다.
실시예는 발광 소자를 제공한다.
실시예는 누설 전류를 방지하고 충격을 효과적으로 흡수할 수 있는 패시베이션층을 포함하는 발광 소자를 제공한다.
실시예에 따른 발광 소자는 제1 도전형의 반도체층, 활성층 및 제2 도전형의 반도체층을 포함하는 발광 반도체층; 상기 발광 반도체층 상에 제1 패시베이션층; 및 상기 제1 패시베이션층 상에 탄성 계수가 2.0 내지 4.0 GPa인 제2 패시베이션층을 포함한다.
실시예에 따른 발광 소자는 지지층; 상기 지지층 상에 제1 전극층; 상기 제1 전극층 상에 발광 반도체층; 상기 발광 반도체층 상에 제2 전극층; 상기 발광 반도체층을 둘러싸는 무기물로 형성된 제1 패시베이션층; 및 상기 제1 패시베이션층을 둘러싸는 유기물로 형성된 제2 패시베이션층을 포함한다.
실시예는 발광 소자를 제공할 수 있다.
실시예는 누설 전류를 방지하고 충격을 효과적으로 흡수할 수 있는 패시베이션층을 포함하는 발광 소자를 제공할 수 있다.
도 1 내지 도 4는 실시예에 따른 발광 소자 및 그 제조방법을 설명하는 도면.
도 5는 도 4와 같은 구조의 발광 소자에서 GaN 반도체층으로 형성된 발광 반도체층과 유기막으로 형성된 제2 패시베이션층의 스트레인(Strain)과 스트레스(Stress) 분포를 설명하는 도면.
도 6은 도 4와 같은 구조의 발광 소자에 작용하는 압력을 설명하기 위해 발광 소자를 간략화하여 도시한 도면.
이하, 첨부된 도면을 참고하여 본 발명에 의한 실시예를 상세히 설명하면 다음과 같다.
본 발명이 여러 가지 수정 및 변형을 허용하면서도, 그 특정 실시예들이 도면들로 예시되어 나타내어지며, 이하에서 상세히 설명될 것이다. 그러나 본 발명을 개시된 특별한 형태로 한정하려는 의도는 아니며, 오히려 본 발명은 청구항들에 의해 정의된 본 발명의 사상과 합치되는 모든 수정, 균등 및 대용을 포함한다.
동일한 참조번호는 도면의 설명을 통하여 동일한 요소를 나타낸다. 도면들에서 층들 및 영역들의 치수는 명료성을 위해 과장되어있다.
층, 영역 또는 기판과 같은 요소가 다른 구성요소 "위/상(on)"에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 중간 요소가 존재할 수도 있다는 것을 이해할 수 있을 것이다. 표면과 같은 구성 요소의 일부가 '내부(inner)'라고 표현된다면 이것은 그 요소의 다른 부분들 보다도 소자의 외측으로부터 더 멀리 있다는 것을 의미한다고 이해할 수 있을 것이다.
이러한 용어들은 도면들에서 묘사된 방향에 더하여 소자의 다른 방향들을 포함하려는 의도라는 것을 이해할 수 있을 것이다. 마지막으로 '직접(directly)'라는 용어는 중간에 개입되는 어떠한 요소가 없다는 것을 의미한다. 여기에서 사용되는 바와 같이 '및/또는'이라는 용어는 기록된 관련 항목 중의 하나 또는 그 이상의 어느 조합 및 모든 조합을 포함한다.
비록 제1, 제2 등의 용어가 여러 가지 요소들, 성분들, 영역들, 층들 및/또는 지역들을 설명하기 위해 사용될 수 있지만, 이러한 요소들, 성분들, 영역들, 층들 및/또는 지역들은 이러한 용어에 의해 한정되어서는 안 된다는 것을 이해할 것이다.
본 발명의 실시예들은 예를 들어, 사파이어(Al2O3)계 기판과 같은 비도전성 기판상에 형성된 질화갈륨(GaN)계 발광 소자를 참조하여 설명될 것이다. 그러나 본 발명은 이러한 구조에 한정되는 것은 아니다.
본 발명의 실시예들은 도전성 기판을 포함하여 다른 기판을 사용할 수 있다. 따라서 GaP 기판상의 AlGaInP 다이오드, SiC 기판상의 GaN 다이오드, SiC 기판상의 SiC 다이오드, 사파이어 기판상의 SiC 다이오드, 및/또는 GaN, SiC, AlN, ZnO 및/또는 다른 기판상의 질화물계 다이오드 등의 조합이 포함될 수 있다. 더구나 본 발명은 활성영역은 발광 다이오드 영역의 사용에 한정되는 것은 아니다. 또한 활성영역의 다른 형태들이 본 발명의 일부 실시예들에 따라서 사용될 수도 있다.
발광 소자는 그 구조적 안정성, 누설 전류 방지 등의 목적을 위하여 발광 소자의 제작 공정 중에 발광 소자를 이루는 반도체층의 노출면 상에 패시베이션층(passivation layer)이 형성될 수 있다.
특히, 수직형 발광 소자의 경우에는 이 패시베이션층이 반도체층을 보호할 뿐 아니라 기판 제거시 발생하는 충격, 스트레스 등을 흡수하기 때문에 매우 중요한 구성 요소 중의 하나이다.
이때, 굴절률과 절연성은 발광 소자의 패시베이션층에 사용되는 물질에 있어서 결정되어야 하는 가장 기본적인 물성 중 하나이다. 패시베이션층에 사용되는 물질의 굴절율(n)은 GaN의 굴절율(n = 2.4)과 공기의 굴절율(n = 1.0)의 사이 값을 가져야 발광 소자의 광 추출에 유리하며, 패시베이션층에 사용되는 물질의 절연성은 높을수록 전기적 패시베이션, 즉, 누설 전류 방지에 유리하다.
그러나 수직형 발광 소자의 경우, 기판 제거 과정에서 레이저를 이용하는 레이저 리프트 오프(Laser Lift Off)라는 스트레스(stress) 높은 환경을 겪어야 하기 때문에, 상기 패시베이션층은 강한 기계적 물성도 겸비해야 한다.
즉, 레이저 리프트 오프 시에 다량의 충격파가 발생하게 되는데, GaN 반도체는 매우 깨지기 쉬운(brittle) 물질에 속하기 때문에 이러한 충격파에 의해 쉽게 파괴될 수 있다.
따라서 레이저 리프트 오프에 의한 충격을 고려하여 설계된 패시베이션층은 1차적으로는 레이저 리프트 오프 공정에서 발생하는 충격을 잘 흡수해야 하며, 2차적으로는 GaN 반도체를 견고하게 고정시킬 수 있도록 접착성(adhesion)이 강해야 한다.
현재 패시베이션 물질로 가장 많이 사용되는 SiO2 나 SiNx 등의 무기물은 접착성은 양호하지만 깨지기 쉬운 특성으로 인해 충격을 흡수하지 못한다는 단점이 있다.
따라서, 무기막질의 높은 절연성, 내열성을 유지하면서 기계적 안정성을 보강하는 물성을 가지는 패시베이션층을 제공하는 것이 필요하다.
<실시예>
도 1 내지 도 4는 실시예에 따른 발광 소자 및 그 제조방법을 설명하는 도면이다.
도 1에 도시하는 바와 같이, 수직형 발광 소자는 기판(10) 상에 발광 반도체층(20)을 형성하고, 상기 발광 반도체층(20)에서 단위 소자 구분영역을 식각한다. 이때, 상기 발광 반도체층(20)은 제1 도전형의 반도체층(21), 활성층(22), 및 제2 도전형의 반도체층(23)을 포함할 수 있다.
상기 제1 도전형의 반도체층(21)은 n형 불순물이 포함된 질화물 반도체층이 될 수 있고, 상기 제2 도전형의 반도체층(23)은 p형 불순물이 포함된 질화물 반도체층이 될 수 있다.
이후, 식각에 의하여 구획된 각 단위 소자 상에 제1전극층(30)을 형성한다.
도 2에 도시된 바와 같이, 식각에 의하여 노출된 발광 반도체층(20) 상에 제1 패시베이션층(40)을 형성하고, 상기 제1 패시베이션층(40) 상에 제2 패시베이션층(50)을 형성한다.
상기 제1 패시베이션층(40)은 상기 발광 반도체층(20) 및 제1 전극층(30)과 접촉될 수 있다. 또한, 상기 제2 패시베이션층(50)은 상기 식각에 의하여 구획된 공간을 채울 수 있다.
즉, 실시예에 따른 발광 소자에서 패시베이션층은 상기 제1 패시베이션층(40)과 제2 패시베이션층(50)의 이중 구조로 형성될 수 있다. 상기 제1 패시베이션층(40)은 무기막으로 형성되고, 상기 제2 패시베이션층(50)은 유기막으로 이루어질 수 있다.
또한, 실시예에 따른 발광 소자에서 패시베이션층은 상기 제1 패시베이션층(40) 및 제2 패시베이션층(50)에 제3 패시베이션층, 제4 패시베이션층을 추가로 형성하여 삼중 구조 이상의 복합 구조로 형성될 수도 있다.
도 3에 도시된 바와 같이, 상기 제1 전극층(30)의 상측과 상기 제2 패시베이션층(50) 상에 결합금속층(60)을 형성하고, 상기 결합금속층(60) 상에 지지층(70)을 형성한다. 상기 지지층(70)은 상기 기판(10)을 분리하는 과정에서 발광 소자 구조를 지지하게 되며, 전도성 반도체층 또는 금속으로 이루어질 수 있다.
그리고, 레이저 리프트 오프 방법으로 상기 기판(10)이 제거된 후, 광 추출 구조(24) 형성 과정과 제 2전극층(31) 형성 과정 등의 후공정이 이루어지면 도 4와 같은 구조를 이루게 된다.
실시예에 따른 발광 소자에서, 유기막으로 형성된 상기 제2 패시베이션층(40)은 스트레스 완충(stress buffer) 역할을 주로 담당하여 발광 소자의 내충격성을 향상시키게 되며, 무기막으로 형성된 상기 제1 패시베이션층(30)은 절연기능과 내열성, 광 추출 성능 개선하는데 기여하게 된다.
상술한 내충격성은 스트레스 완충층(stress buffer layer)이 가져야 하는 기본적인 물성으로서, 레이저 리프트 오프 시 발생하는 충격파를 상기 패시베이션층이 얼마나 잘 흡수하는가를 나타낸다.
GaN 반도체는 기본적으로 일반적인 유기막들보다 100배 이상 높은 탄성 계수를 가지며 취성(brittle)이 상당히 높은 편이다. 더욱이 GaN 반도체가 두께가 10 ㎛ 미만인 평판구조인 경우 x-y 2축 스트레스가 발생하기 쉬우므로, 벌크(bulk) 상태일 때보다 취성이 더 크게 된다.
반면 대부분의 유기막들은 낮은 탄성계수와 높은 연신율(elongation)을 가지고 있을 뿐만 아니라, GaN 반도체 박막에 비해 상대적인 부피가 더 크기 때문에 충격 에너지를 흡수하는 능력이 매우 뛰어나다고 할 수 있다.
따라서, 무기막과 유기막의 복합구조를 사용하면 무기막만 단독으로 사용할 때보다 기계적 성질이 크게 개선되는 효과를 얻을 수 있다.
그러나 충격을 흡수하는 과정에서 유기막의 변형이 너무 커지게 되면, 인접한 부위와의 불일치로 인해 오히려 스트레스를 집중시키는 역효과를 초래하게 된다.
따라서, 충격 에너지를 흡수하는 양과 탄성 계수(elastic modulus)를 함께 고려해야 할 필요성이 제기된다. 아래의 표 1에서는 GaN과, 패시베이션층으로 이용될 수 있는 유기막과 무기막의 물질적 특성을 나타내고 있다.
표 1
Mechanical Property Thermal Property ElectricalProperty
Elastic Modulus Tg(Glass Transition) Thermal Stability CTE DielectricConstant
GaN 380GPa - 600℃이상 - -
SiO2 73GPa - 600℃이상 1 ppm 미만 3-4
Si3N4 310GPa - 600℃이상 3-4 ppm 6-9
TiO2 228GPa - 600℃이상 10-20 ppm 14-110
Imide 계열 2.5-3.0GPa 250-350℃ 400℃(1% loss) 20-60 ppm 3.2-3.4
Acryl 계열 2.5GPa 미만 150-200℃ 300℃(5% loss) 100 ppm 미만 3.2-3.4
Epoxy 계열 2.5GPa 미만 150-250℃ 300℃(5% loss) 50-150ppm 3.2-3.4
상술한 바와 같이, 상기 제2 패시베이션층(50)은 유기막으로 형성되어 레이저 리프트 오프 시에 발생하는 충격 에너지를 흡수하는 것이 가장 중요한 역할 중 하나라고 할 수 있다. 레이저 리프트 오프 과정에서, 사파이어로 형성된 상기 기판(10)과 GaN 반도체층으로 형성된 상기 발광 반도체층(20) 사이의 계면에서는 상기 발광 반도체층(20)이 레이저에 의해 다음과 같은 과정에 의하여 분해되면서 충격파가 발생하게 된다.
2GaN + hν -> 2Ga(s) + N2(g)
이때 발생하는 압력은 최저 40 MPa 수준이다.
도 5는 도 4와 같은 구조의 발광 소자에서 GaN 반도체층으로 형성된 발광 반도체층과 유기막으로 형성된 제2 패시베이션층의 스트레인(Strain)과 스트레스(Stress) 분포를 설명하는 도면이고, 도 6은 도 4와 같은 구조의 발광 소자에 작용하는 압력을 설명하기 위해 발광 소자를 간략화하여 도시한 도면이다.
도 5와 도 6을 참조하면, 상기 발광 소자는 간략화하여 상기 지지층(70), 제2 패시베이션층(50), 제1 패시베이션층(40) 및 발광 반도체층(20)이 배치된 A 영역과, 상기 지지층(70) 및 발광 반도체층(20)이 배치된 B 영역으로 구분될 수 있다.
상기 A 영역에 작용하는 압력(PA)과 상기 B 영역에 작용하는 압력(PB)는 다음과 같다.
PA=EGaN*εGaN + E무기막*ε무기막 + E유기막*ε유기막 + E지지층*ε지지층
PB=EGaN*εGaN + E지지층*ε지지층
여기서, E는 탄성 계수이고, ε은 스트레인을 나타낸다.
이러한 상태에서 상기 A 영역 및 B 영역에 동일한 압력을 인가했을 때, 상기 A 영역에서는 탄성 계수(elastic modulus)가 낮은 상기 제2 패시베이션층(50)이 먼저 압축되면서 상대적으로 큰 스트레인(strain)이 발생하지만, 상기 B 영역에서는 탄성 계수가 높은 발광 반도체층(20)과 지지층(70)이 적층되어 있기 때문에 스트레인이 크게 발생하지 않는다.
즉, 도 5에 도시된 바와 같이, 상기 발광 반도체층(20)을 이루는 GaN은 스트레스에 의해 작은 스트레인이 발생되지만, 상기 제2 패시베이션층(50)을 이루는 유기막은 스트레스에 의해 큰 스트레인이 발생된다. 이때, 적분 면적은 충격 에너지 흡수량을 나타낸다.
이와 같은 스트레인의 불일치는 상기 A 영역과 B 영역의 경계면에 스트레스를 발생시키는 요인이 되는데, 이러한 경계면에서 집중된 스트레스는 레이저 리프트 오프 시의 스트레스의 200 내지 300 배에 달한다.
예를 들어, 근사적으로 계산된 레이저 리프트 오프 시의 스트레스가 40 MPa 정도라고 하면, 계면에서 집중된 스트레스는 대략 8 내지 12 GPa 이상이라고 할 수 있다.
따라서, 상기 제2 패시베이션층(50)으로 사용되는 유기막은 2.0 내지 4.0 GPa의 탄성 계수를 갖도록 선택한다.
상기 제2 패시베이션층(50)의 탄성 계수가 2.0GPa 보다 작은 경우 스트레인의 불일치로 인하여 상기 발광 반도체층(20)에 크랙이 발생될 가능성이 매우 증가되고, 상기 제2 패시베이션층(50)의 탄성 계수가 4.0GPa 보다 큰 경우 스트레스를 잘 흡수하지 못해 인접한 층들로 스트레스가 그대로 전달될 수 있다.
상기 제1 패시베이션층(40)으로 사용되는 무기막의 경우 기계적 물성보다는 전기적 물성이나 열 안정성이 더 우선시 되는데, 유전 상수(dielectric constant)가 낮고, 열 안정성이 높을수록 더 적합한 재료라고 할 수 있다.
상기 제1 패시베이션층(40)의 유전상수가 2.0×10-6 이상이면 절연체로 사용하는 데 문제가 없으며, 이러한 유전상수는 크면 클수록 절연성이 우수해지기 때문에, 클수록 유리하며 상한값은 중요하지 않을 수 있으나, 현존하는 유전체 물질을 고려할 때, 상한값은 200×10-6 정도에 이를 수 있다.
한편, 상기 제2 패시베이션층(50)의 열 안정성은 200 ℃에서 72시간 동작시 질량손실이 3% 미만이면 바람직한 재료라 할 수 있으며, 이는 유기막이 열에 의해 분해되어 3% 이상 질량손실이 발생될 경우, 본래 구조를 유지하는 능력을 상실하게 될 수 있기 때문이다.
또한, 상기 제2 패시베이션층(50)의 열 안정성은 각종 전극 등의 합금(alloy) 온도인 600 ℃보다 높은 온도에서 질량감소가 1% 미만 정도까지의 값을 가질 수 있다.
상기 제1 패시베이션층(40)이 상기 발광 반도체층(20)과 상기 제2 패시베이션층(50) 사이에 위치하게 되는 경우에는 추가로 강한 접착력이 요구되게 되는데, 이는 상기 제1 패시베이션층(40)이나 발광 반도체층(20)에서 발생하는 스트레스가 충격흡수체인 상기 제2 패시베이션층(50)까지 잘 전달되어야 하기 때문이다.
상기 발광 반도체층(20)과 무기막인 제1 패시베이션층(40) 사이의 접착은 고온 증착이나 플라즈마(plasma) 증착을 동반하므로 매우 강력한 편이나, 무기막인 제1 패시베이션층(40)과 유기막인 제2 패시베이션층(50) 사이의 접착은 100 내지 200 ℃의 저온에서 이루어지기 때문에 상대적으로 취약한 편이다.
이때, 1차적으로 무기막인 제1 패시베이션층(40)은 레이저 리프트 오프 과정에서 발생하는 40 MPa 정도의 스트레스를 극복해야 하므로, 유기막인 제2 패시베이션층(50)과 무기막인 제1 패시베이션층(40) 사이의 접착력은 40 MPa 이상이 되도록 선택될 수 있다.
이러한 접착력 또한 클수록 우수하므로 상한값은 의미가 없을 수 있으나, 현존하는 물질을 고려할 때, 1000 MPa 정도에 이를 수 있다.
유기막과 무기막 사이의 접착력은 유기막의 접착력에 의해 좌우되는 경우도 많지만, 실리콘 산화막(SiO2)과 같이 무기막의 표면 자체가 유기막과의 친화성이 부족한 경우도 있다. 이러한 경우 화학적 처리 등에 의한 표면처리를 통해 접착력을 개선시킨 후에 유기막을 형성하는 것이 바람직하다.
이와 같이, 상기 발광 반도체층(20)의 노출면에서는 상기 제2 패시베이션층(50)을 이루는 유기막이 충격을 흡수하여 소자의 기계적 안정성을 향상시키며, 고온에서 변형이 적은 상기 제1 패시베이션층(40)을 이루는 무기막을 사용함으로써, 열 안정성을 향상시킬 수 있다.
이와 같은 물성을 지니는 제1 패시베이션층(40) 또는 제2 패시베이션층(50)은 수평형 발광 소자와 같은 다른 구조를 가지는 발광 소자의 구조에도 선택적으로 또는 동일하게 적용될 수 있음은 물론이다.
상기 표 1에서 기재된 바와 같이, 상기 제1 패시베이션층(40)은 SiO2, Si3N4, TiO2를 비롯한 SiN, TiN과 같은 Si, N, Ti, 또는 O 중 적어도 어느 하나를 포함하는 물질이 이용될 수 있고, SOG(spin on glass)가 사용될 수도 있다.
또한, 상기 제2 패시베이션층(50)은 Poly-Imide 계열, Acryl 계열, 및 Epoxy 계열 고분자 물질 중 적어도 어느 하나가 이용될 수 있다. 보다 구체적으로, 이러한 Poly-Imide 계열의 물질은 HD 시리즈(제조사: HD MicroSystems), Durimide 시리즈(제조사: Fuji Film)의 물질이 이용될 수 있고, Acryl 계열의 물질은 WPR 시리즈(제조사: JSR)가 이용될 수 있으며, Epoxy 계열의 물질은 SU-8 3000 시리즈(제조사: KMCC, Gerstel Tech.)가 이용될 수 있다.
한편, 본 발명의 실시예에서는 GaN 반도체 물질로 형성된 발광 소자의 예를 설명하였으나, GaAs 계열 또는 InGaP 계열 등의 다른 반도체 물질을 근간으로 하는 발광 소자에도 적용될 수 있다.
상기 실시예는 본 발명의 기술적 사상을 구체적으로 설명하기 위한 일례로서, 본 발명은 상기 실시예에 한정되지 않으며, 다양한 형태의 변형이 가능하고, 이러한 기술적 사상의 여러 실시 형태는 모두 본 발명의 보호범위에 속함은 당연하다.
실시예는 조명 장치 및 전자 장치의 광원으로 사용되는 발광 소자에 적용될 수 있다.

Claims (15)

  1. 제1 도전형의 반도체층, 활성층 및 제2 도전형의 반도체층을 포함하는 발광 반도체층;
    상기 발광 반도체층 상에 제1 패시베이션층; 및
    상기 제1 패시베이션층 상에 탄성 계수가 2.0 내지 4.0 GPa인 제2 패시베이션층을 포함하는 발광 소자.
  2. 제 1항에 있어서,
    상기 제1 패시베이션층은 무기물이고, 상기 제2 패시베이션층은 유기물인 발광 소자.
  3. 제 1항에 있어서,
    상기 제1 패시베이션층의 유전 상수는 2.0×10-6 내지 200×10-6 인 발광 소자.
  4. 제 1항에 있어서,
    상기 제1 패시베이션층과 제2 패시베이션층 사이의 접착력은 40 내지 1000 MPa인 발광 소자.
  5. 제 1항에 있어서,
    상기 제2 패시베이션층 상에 결합금속층 및 지지층을 포함하는 발광 소자.
  6. 제 1항에 있어서,
    상기 제1 패시베이션층은 Si, N, Ti, 또는 O 중 적어도 어느 하나를 포함하는 물질 또는 SOG(spin on glass)를 포함하는 발광 소자.
  7. 제 1항에 있어서,
    상기 제1 패시베이션층은 SiO2, Si3N4, TiO2, SiN, 또는 TiN 중 적어도 어느 하나를 포함하는 발광 소자.
  8. 제 1항에 있어서,
    상기 제2 패시베이션층은 Poly-Imide 계열, Acryl 계열, 또는 Epoxy 계열 고분자 물질 중 적어도 어느 하나를 포함하는 발광 소자.
  9. 지지층;
    상기 지지층 상에 제1 전극층;
    상기 제1 전극층 상에 발광 반도체층;
    상기 발광 반도체층 상에 제2 전극층;
    상기 발광 반도체층을 둘러싸는 무기물로 형성된 제1 패시베이션층; 및
    상기 제1 패시베이션층을 둘러싸는 유기물로 형성된 제2 패시베이션층을 포함하는 발광 소자.
  10. 제 9항에 있어서,
    상기 지지층과 상기 제1 전극층 사이의 결합금속층을 포함하는 발광 소자.
  11. 제 9항에 있어서,
    상기 제2 패시베이션층은 탄성 계수가 2.0 내지 4.0 GPa인 발광 소자.
  12. 제 9항에 있어서,
    상기 제1 패시베이션층의 유전 상수는 2.0×10-6 내지 200×10-6 인 발광 소자.
  13. 제 9항에 있어서,
    상기 제1 패시베이션층과 제2 패시베이션층 사이의 접착력은 40 내지 1000 MPa인 발광 소자.
  14. 제 9항에 있어서,
    상기 제1 패시베이션층은 SiO2, Si3N4, TiO2, SiN, 또는 TiN 중 적어도 어느 하나를 포함하는 발광 소자.
  15. 제 9항에 있어서,
    상기 제2 패시베이션층은 Poly-Imide 계열, Acryl 계열, 또는 Epoxy 계열 고분자 물질 중 적어도 어느 하나를 포함하는 발광 소자.
PCT/KR2009/000141 2008-01-11 2009-01-09 발광 소자 WO2009088260A2 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN200980102031.5A CN101965647B (zh) 2008-01-11 2009-01-09 发光器件
US12/522,247 US8399901B2 (en) 2008-01-11 2009-01-09 Light emitting device
EP09701194.4A EP2246908B1 (en) 2008-01-11 2009-01-09 Light emitting element

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020080003387A KR20090077425A (ko) 2008-01-11 2008-01-11 질화물계 발광 소자 및 그 제조방법
KR10-2008-0003387 2008-01-11

Publications (2)

Publication Number Publication Date
WO2009088260A2 true WO2009088260A2 (ko) 2009-07-16
WO2009088260A3 WO2009088260A3 (ko) 2009-09-11

Family

ID=40853627

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2009/000141 WO2009088260A2 (ko) 2008-01-11 2009-01-09 발광 소자

Country Status (5)

Country Link
US (1) US8399901B2 (ko)
EP (1) EP2246908B1 (ko)
KR (1) KR20090077425A (ko)
CN (1) CN101965647B (ko)
WO (1) WO2009088260A2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101744875B1 (ko) * 2011-07-11 2017-06-09 엘지디스플레이 주식회사 유기발광소자
KR101809833B1 (ko) 2016-04-29 2017-12-15 고려대학교 산학협력단 투명 금속산화막/금속/투명 금속산화막 보호층을 구비한 비정질 산화물 박막 트랜지스터

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101008268B1 (ko) * 2008-11-10 2011-01-13 전자부품연구원 외부양자효율 개선을 위한 수직구조 발광다이오드 및 그 제조방법
KR100999779B1 (ko) 2010-02-01 2010-12-08 엘지이노텍 주식회사 발광소자, 발광소자의 제조방법 및 발광소자 패키지
KR101028277B1 (ko) 2010-05-25 2011-04-11 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 라이트 유닛
CN105355763A (zh) * 2015-11-04 2016-02-24 杭州士兰明芯科技有限公司 钝化保护结构、发光二极管及其制作方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5779924A (en) * 1996-03-22 1998-07-14 Hewlett-Packard Company Ordered interface texturing for a light emitting device
TW576864B (en) * 2001-12-28 2004-02-21 Toshiba Corp Method for manufacturing a light-emitting device
JP3782357B2 (ja) * 2002-01-18 2006-06-07 株式会社東芝 半導体発光素子の製造方法
US20030189215A1 (en) * 2002-04-09 2003-10-09 Jong-Lam Lee Method of fabricating vertical structure leds
US20060208634A1 (en) * 2002-09-11 2006-09-21 General Electric Company Diffusion barrier coatings having graded compositions and devices incorporating the same
DE10245631B4 (de) * 2002-09-30 2022-01-20 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterbauelement
JP4185784B2 (ja) * 2003-02-17 2008-11-26 シャープ株式会社 酸化物半導体発光素子およびその製造方法ならびに酸化物半導体発光素子を用いた半導体発光装置
CN2645244Y (zh) * 2003-09-29 2004-09-29 上海金桥大晨光电科技有限公司 一种大功率发光二极管（led）器件
CN100551212C (zh) 2004-10-08 2009-10-14 松下电器产业株式会社 多层电路板的制造方法
JP4792751B2 (ja) * 2005-01-26 2011-10-12 日亜化学工業株式会社 発光装置およびその製造方法
KR100600373B1 (ko) * 2005-06-16 2006-07-18 엘지전자 주식회사 백색 발광 소자 및 이의 제조 방법
KR100617873B1 (ko) * 2005-07-15 2006-08-28 엘지전자 주식회사 수직형 발광 다이오드 및 그 제조방법
CN100394621C (zh) * 2005-07-29 2008-06-11 东莞市福地电子材料有限公司 氮化镓基发光二极管芯片的制造方法
JP4539547B2 (ja) * 2005-12-08 2010-09-08 セイコーエプソン株式会社 発光装置、発光装置の製造方法、及び電子機器
KR101113878B1 (ko) * 2006-06-23 2012-03-09 엘지이노텍 주식회사 수직형 발광 소자 및 그 제조방법

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
None
See also references of EP2246908A4

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101744875B1 (ko) * 2011-07-11 2017-06-09 엘지디스플레이 주식회사 유기발광소자
KR101809833B1 (ko) 2016-04-29 2017-12-15 고려대학교 산학협력단 투명 금속산화막/금속/투명 금속산화막 보호층을 구비한 비정질 산화물 박막 트랜지스터

Also Published As

Publication number Publication date
CN101965647B (zh) 2012-05-30
KR20090077425A (ko) 2009-07-15
WO2009088260A3 (ko) 2009-09-11
CN101965647A (zh) 2011-02-02
EP2246908A2 (en) 2010-11-03
EP2246908B1 (en) 2019-03-06
EP2246908A4 (en) 2013-11-20
US8399901B2 (en) 2013-03-19
US20110169041A1 (en) 2011-07-14

Similar Documents

Publication Publication Date Title
WO2009088260A2 (ko) 발광 소자
KR101354578B1 (ko) 배리어 박막을 모서리 밀봉하는 방법
WO2015047049A1 (ko) 유기전자장치
WO2012102501A2 (ko) 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
WO2013141679A1 (ko) 유기전자소자용 기판
WO2012039555A2 (en) Wafer-level light emitting diode package and method of fabricating the same
WO2020231108A1 (en) Light emitting chip
WO2016089052A1 (ko) 발광 모듈
WO2012108636A2 (en) Light emitting device having wavelength converting layer
WO2015084073A1 (ko) 유기전자장치용 기판의 제조 방법
WO2015047053A1 (ko) 유기전자장치의 제조 방법
CN101855733A (zh) 发光器件及其制造方法
WO2015083932A1 (ko) 발광 소자 및 이를 구비한 조명 장치
WO2013147571A1 (ko) 유기전자소자용 기판
WO2019024167A1 (zh) 柔性oled显示面板
WO2013147572A1 (ko) 유기전자소자용 기판
CN112018145B (zh) 微型发光二极管显示组件与其制造方法
WO2011129548A2 (en) Substrate assembly for crystal growth and fabricating method for light emitting device using the same
WO2015047044A1 (ko) 유기전자장치의 제조 방법
WO2016047932A1 (en) Method of fabricating lighting emitting device and lighting emitting device fabricated by the same
EP3970204A1 (en) Light emitting chip
WO2017119730A1 (ko) 발광 소자
WO2015111814A1 (ko) 발광소자, 발광소자 패키지, 라이트 유닛
WO2012015161A1 (en) Led lighting apparatus comprising thermoelectric cooling module embedded led module
WO2009125983A2 (ko) 발광 소자 및 그 제조방법

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980102031.5

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 12522247

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09701194

Country of ref document: EP

Kind code of ref document: A2

WWE Wipo information: entry into national phase

Ref document number: 2009701194

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE