WO2008032425A1

WO2008032425A1 - Appareil convertisseur de courant cc/cc

Info

Publication number: WO2008032425A1
Application number: PCT/JP2007/000588
Authority: WO
Inventors: Takahiro Urakabe; Matahiko Ikeda; Akihiko Iwata; Kiyoharu Anzai; Hirotoshi Maekawa; Toshiyuki Kikunaga; Masaru Kobayashi; Tatsuya Okuda
Original assignee: Mitsubishi Electric Corporation
Priority date: 2006-09-15
Filing date: 2007-05-31
Publication date: 2008-03-20
Also published as: EP2063520A1; JPWO2008032425A1; US8040702B2; CN101517876A; JP4819902B2; US20090261793A1; EP2063520A4; CN101517876B

Description

明細書

DCZDC電力変換装置

技術分野

[0001] この発明は、直流電圧を昇圧あるいは降圧した直流電圧に変換する、 DC ZD C電力変換装置に関するものである。

背景技術

[0002] 従来の DCZDC電力変換装置としての DCZDCコンバータは、正の電位に接続する半導体スィッチと負の電位に接続する半導体スィッチとを備えた少なくとも 2個以上の半導体スィッチを具備するインバータ回路と、直列に接続される複数の整流器および直列に接続される複数のコンデンサを備えた多倍圧整流回路とで構成され、インバータ回路で交流電圧を作り、更に、多倍圧整流回路で高圧直流電圧を作り負荷に供給する（例えば、特許文献 1 参照）。

[0003] また従来の別例による DCZDC電力変換装置としてのスィッチ卜キャパシタコンバータは、インバータ回路と 2倍圧整流回路とで構成され、コンデンサと直列にィンダクタを接続し、 L C共振現象を利用してコンデンサへの充放電電流を増大させ、大きな電力を移行しても効率の低下が少ない電力変換を実現している（例えば、非特許文献 1参照）。

[0004] 特許文献 1 ：特開平 9 _ 1 91 638号公報

非特許文献 1 ：出利葉史俊他：「共振形スィッチ卜キャパシタコンバータの制御特性」，信学技法， IE ICE Technical Report, EE2005-62, pp7-12, 2006 年

発明の開示

発明が解決しょうとする課題

[0005] これらの従来の DCZDC電力変換装置では、インバータ回路と整流回路とを備え、コンデンサの充放電を利用して直流 Z直流電力変換を行うものであり、また、コンデンサと直列にインダクタを接続して LC共振現象を利用すると高効率で大きな電力が移行できる。しかしながら、整流回路に用いるダイォードに導通損失が発生し、高効率化の妨げになるものであった。

[0006] この発明は、上記のような問題点を解消するために成されたものであって、インバータ回路と整流回路とを備え、コンデンサの充放電を利用する D C Z D C電力変換装置において、コンデンサとィンダクタを直列接続し共振現象を利用すると共に、整流回路の導通損失を低減して、変換効率の向上を図ることを目的とする。

課題を解決するための手段

[0007] この発明による D CZ D C電力変換装置は、制御電極によリオンオフ動作が制御される複数の半導体スイッチング素子と平滑コンデンサとから成る複数の回路を、隣接回路間にそれぞれコンデンサおよびィンダクタの直列体を配して接続する。そして、上記複数の回路の内、所定の回路を駆動用インバータ回路に用い、他の回路を整流回路に用いて、上記各直列体のコンデンサの充放電によリ直流 Z直流変換を行うものである。

発明の効果

[0008] この発明による D CZ D C電力変換装置は、コンデンサとインダクタを直列接続して共振現象を利用すると共に、制御電極によリオンオフ動作が制御される複数の半導体スイッチング素子と平滑コンデンサとから成る回路を整流回路に用いることで整流回路の導通損失が低減でき、大きな電力の電力変換を高効率で行うことができる。

図面の簡単な説明

[0009] [図 1 ]この発明の実施の形態 1による D CZ D C電力変換装置の主要部の回路構成を示す図である。

[図 2]この発明の実施の形態 1による D CZ D C電力変換装置のゲー卜信号生成部の回路構成を示す図である。

[図 3]この発明の実施の形態 1によるゲー卜信号および各部の電流波形を示す図である。

[図 4]この発明の実施の形態 1の比較例によるゲー卜信号および各部の電流波形を示す図である。

[図 5]この発明の実施の形態 2による D CZ D C電力変換装置のゲー卜信号生成部の回路構成を示す図である。

[図 6]この発明の実施の形態 2によるゲート信号および各部の電流波形を示す図である。

[図 7]この発明の実施の形態 3による D CZ D C電力変換装置のゲー卜信号生成部の回路構成を示す図である。

[図 8]この発明の実施の形態 4による D CZ D C電力変換装置の主要部の回路構成を示す図である。

[図 9]この発明の実施の形態 4による D CZ D C電力変換装置のゲート信号生成部の回路構成を示す図である。

[図 10]この発明の実施の形態 4によるゲート信号および各部の電流波形を示す図である。

[図 11 ]この発明の実施の形態 5による D CZ D C電力変換装置の主要部の回路構成を示す図である。

[図 12]この発明の実施の形態 5による D CZ D C電力変換装置のゲー卜信号生成部の回路構成を示す図である。

[図 13]この発明の実施の形態 5によるゲート信号および各部の電流波形を示す図である。

[図 14]この発明の実施の形態 6による D CZ D C電力変換装置の主要部の回路構成を示す図である。

[図 15]この発明の実施の形態 6による D CZ D C電力変換装置のゲー卜信号生成部の回路構成を示す図である。

[図 16]この発明の実施の形態 7による D CZ D C電力変換装置の部分回路図である。

[図 17]この発明の実施の形態 8による D CZ D C電力変換装置の部分回路図である。

[図 18]この発明の実施の形態 9による D CZ D C電力変換装置の主要部の回路構成を示す図である。

[図 19]この発明の実施の形態 9による D CZD C電力変換装置のゲー卜信号生成部の回路構成を示す図である。

[図 20]この発明の実施の形態 9によるゲート信号および各部の電流波形を示す図である。

[図 21]この発明の実施の形態 1 0による DCZDC電力変換装置のゲート信号生成部の回路構成を示す図である。

[図 22]この発明の実施の形態 1 0によるゲー卜信号および各部の電流波形を示す図である。

[図 23]この発明の実施の形態 1 2による D CZD C電力変換装置の部分回路図である。

[図 24]この発明の実施の形態 1 3による D CZD C電力変換装置の主要部の回路構成を示す図である。

[図 25]この発明の実施の形態 1 3による D CZD C電力変換装置のゲー卜信号生成部の回路構成を示す図である。

[図 26]この発明の実施の形態 1 6による D CZD C電力変換装置の主要部の回路構成を示す図である。

[図 27]この発明の実施の形態 1 1による各回路の電源 Vskの構成を示す図である。

[図 28]この発明の実施の形態 1 1による電源 Vskの各部の電圧波形を示す図でめる。

発明を実施するための最良の形態

実施の形態 1.

以下、この発明の実施の形態 1による D CZD C電力変換装置を図について説明する。図 1、図 2はこの発明の実施の形態 1による DCZDC電力変換装置の回路構成を示すもので、特に図 1は主要部を示し、図 2はゲート信号生成部を示す。

図 1に示すように、 DCZDC電力変換装置は、電圧端子 VLと Vcom間に入力された電圧 V1を、約 4倍に昇圧された電圧 V2にして電圧端子 VHと Vcom間に出力する機能を有する。

D CZ D C電力変換装置の主回路部は、入出力電圧 V1、 V2を平滑化し、またエネルギ移行のための電圧源としても機能する平滑コンデンサ Cs1、 Cs2、 C s3、 Cs4と、複数の MOSFETとを備え、低圧側スィッチ、高圧側スィッチとしての 2つの MOSFET (Mos1し Mosl H) (Mos2し Mos2H) (Mos3し Mos3H) (Mos4L 、 Mos4H) を直列接続して各平滑コンデンサ Cs1、 Cs2、 Cs3、 Cs4の両端子間に接続した回路 A 1、 A 2、 A 3、 A 4を直列接続して構成される。そして、各回路 A 1、 A 2、 A 3、 A 4内の 2つの MOSFETの接続点を中間端子として、隣接する該各回路 A 1、 A 2、 A 3、 A 4の中間端子間に、コンデンサお】 2、 Cr23、 Cr34およびインダクタ Lr12、 Lr23、 Lr34の直列体で構成されェネルギ移行素子として機能する L C直列回路を接続する。

なお、各 MOSFETは、ソース、ドレイン間に寄生ダイオードが形成されているパワー MOSFETである。

主回路部の接続の詳細について説明する。平滑コンデンサ Cs1の両端子は、それぞれ電圧端子 VLと Vcomに接続され、電圧端子 Vcomは接地されている。平滑コンデンサ Cs1の VL側電圧端子は、平滑コンデンサ Cs2の一方の端子に接続され、平滑コンデンサ Cs2の他方の端子は平滑コンデンサ Cs3の一方の端子に、平滑コンデンサ Cs3の他方の端子は平滑コンデンサ Cs4の一方の端子に、平滑コンデンサ Cs4の他方の端子は電圧端子 VHに接続されている。

Mosl Lのソース端子は電圧端子 Vcomに、ドレイン端子は Mosl Hのソース端子に、 Mosl Hのドレイン端子は電圧端子 VLに接続されている。 Mos2Lのソース端子は平滑コンデンサ Cs2の低電圧側の端子に、 Mos2Lのドレイン端子は Mos2Hのソース端子に、 Mos2Hのドレイン端子は平滑コンデンサ Cs2の高電圧側の端子に接続されている。 Mos3Lのソース端子は平滑コンデンサ Cs3の低電圧側の端子に、 Mos3Lのドレイン端子は Mos3Hのソース端子に、 Mos3Hのドレイン端子は平滑コンデンサ Cs3の高電圧側の端子に接続されている。 Mos4Lのソース端子は平滑コンデンサ Cs4の低電圧側の端子に、 Mos4Lのドレイン端子は Mos4Hのソース端子に、 Mos4Hのドレイン端子は平滑コンデンサ Cs4の高電圧側の端子に接続されている。

[0012] インダクタ Lr12とコンデンサ Cr12の L C直列回路の一端は、 Mosl Lと Mosl H の接続点に接続され、他端は Mos2Lと Mos2Hの接続点に接続されている。インダクタ Lr23とコンデンサ Cr23の L C直列回路の一端は、 Mos2Lと Mos2Hの接続点に接続され、他端は Mos3Lと Mos3Hの接続点に接続されている。インダクタ L r34とコンデンサ Cr 34の L C直列回路の一端は、 Mos3Lと Mos3Hの接続点に接続され、他端は Mos4Lと Mos4Hの接続点に接続されている。各段のインダクタ Lr とコンデンサ Crのィンダクタンス値と容量値から定まる共振周期の値は、それぞれ等しくなるように設定されている。

[0013] Mos1し Mosl Hのゲート端子はゲート駆動回路 1 1 1の出力端子に接続され、ゲ一卜駆動回路 1 1 1の入力端子には、 Mosl Lのソース端子の電圧を基準としたそれぞれのゲート駆動信号が入力される。ゲート駆動回路は、一般的なブートストラップ方式の駆動回路であり、ハーフブリッジインバータ回路駆動用のドライバ I Cや高電圧側の M0SFETを駆動するためのコンデンサ等で構成されている。 Mos2し Mos2Hのゲート端子はゲート駆動回路 1 12の出力端子に接続され、ゲート駆動回路 1 12の入力端子には、 Mos2Lのソース端子の電圧を基準としたそれぞれのゲート駆動信号が入力される。 Mos3し Mos3Hのゲート端子はゲ一卜駆動回路 1 13の出力端子に接続され、ゲー卜駆動回路 1 13の入力端子には、 Mos3Lのソース端子の電圧を基準としたそれぞれのゲー卜駆動信号が入力される。 Mos4し Mos4Hのゲート端子はゲート駆動回路 1 14の出力端子に接続され、ゲート駆動回路 1 14の入力端子には、 Mos4Lのソース端子の電圧を基準としたそれぞれのゲー卜駆動信号が入力される。

[0014] Mosl L駆動用のゲー卜駆動信号はフォ卜力ブラ 121 Lから、 Mosl H駆動用のゲ一卜駆動信号はフォト力ブラ 121 Hから出力される。フォト力ブラ 121し 121 H には、ゲート信号 Gatelし Gatel Hが入力される。フォト力ブラは、制御回路側の信号とゲー卜駆動側の信号を電気的に絶縁し、光によって信号を伝送する機能を有するものであり、信号の基準電圧の変換をするためのものである。 Mos2L駆動用のゲート駆動信号はフォ卜力ブラ 122Lから、 Mos2H駆動用のゲ一卜駆動信号はフォト力ブラ 122Hから出力される。フォト力ブラ 122し 122H には、ゲート信号 Gate2し Gate2Hが入力される。 Mos3L駆動用のゲート駆動信号はフォ卜力ブラ 123Lから、 Mos3H駆動用のゲート駆動信号はフォ卜力ブラ 12 3Hから出力される。フォト力ブラ 123し 123Hには、ゲート信号 Gate3し Gate3 Hが入力される。 Mos4L駆動用のゲート駆動信号はフォト力ブラ 124Lから、 Mos 4H駆動用のゲート駆動信号はフォ卜力ブラ 124Hから出力される。フォトカプラ 124し 124Hには、ゲート信号 Gate4し Gate4Hが入力される。

電源 Vs1、 Vs2、 Vs3、 Vs4は、それぞれ Mos1し Mos2し Mos3し Mos4Lのソース端子を基準とした、 M0SFET、ゲート駆動回路、フォト力ブラを駆動するために備えられた電源である。

[0015] 回路 A 1は、電圧端子 VL_Vcom間に入力されるエネルギを、 MOSFET (Mosl L 、 Mosl H) のオンオフ動作により高電圧側に送る駆動用インバータ回路に用いられる。また、回路 A 2、 A 3、 A 4は、駆動用インバータ回路 A 1で駆動された電流を整流し、エネルギを高電圧側へ移行する整流回路として用いられる。

図 2に示すように、ゲート信号 Gatelし Gate1 H、 Gate2し Gate2H、 Gate3L 、 Gate3H、 Gate4し Gate4Hは、ゲート信号生成部となる制御回路 1 3にて生成される。制御回路 1 3には、駆動用インバータ回路 A 1を駆動するための駆動用ゲー卜信号 Gatelし Gatel Hを生成する駆動用ゲー卜信号生成部 130Bと、整流回路 A 2、 A 3、 A 4を駆動するための整流用ゲート信号 Gate2し Gat e2H、 Gate3し Gate3H、 Gate4し Gate4Hを生成する整流用ゲート信号生成部 13 OAを有している。この場合、マイクロコンピュータ等の信号処理回路において、駆動用ゲー卜信号および整流用ゲー卜信号を生成している。

[0016] 次に動作について説明する。

平滑コンデンサ Cs1、 Cs2、 Cs3、 Cs4の容量値は、 L C直列回路のコンデンサ Cr12、 Cr23、 Cr34の容量値と比較して十分大きな値に設定される。

上述したように、電圧端子 VL_Vcom間に入力された電圧 V1を、約 4倍に昇圧された電圧 V2にして電圧端子 VH_Vcom間に出力するため、電圧端子 VH_Vco m間に負荷が接続され、電圧 V2は 4 x V1よりも低い値となっている。定常状態では、平滑コンデンサ Cs1には電圧 V1の電圧が充電されており、平滑コンデンサ Cs2、 Cs3、 Cs4には平均的に（V2-V /3の電圧が充電されている。

[0017] 駆動用ゲート信号 Gatelし Gatel Hと、整流用ゲート信号 Gate2し Gate2H、 G ate3し Gate3H、 Gate4し Gate4Hと、整流回路 A 2、 A 3、 4内の1«032し M os2H、 Mos3し Mos3H、 Mos4し Mos4Hのソースからドレインに流れる電流とを図 3に示す。なお、 M0SFETはゲート信号がハイ電圧でオンする。

図 3に示すように、駆動用ゲート信号 Gatel H、 Gatel Lは、 Lrと Crによる L C直列回路にて定まる共振周期よりもやや大きな周期 Tでデューティー約 50 %のオンオフ信号である。なお、 tは共振周期の 1/2の期間を示し、 1 a、 1 bは駆動用ゲート信号 Gatel H、 Gatel Lのパルス（以下、駆動用パルスと称す ) である。

整流回路 A 2、 A 3、 A 4内の高圧側 M0SFETへの整流用ゲー卜信号 Gate2H 、 Gate3H、 Gate4H、および低圧側 M0SFETへの整流用ゲート信号 Gate2し Gate3 し Gate4Lは、駆動用ゲート信号 Gatel H、 Gatel Lの各駆動用パルス 1 a、 1 b の立ち上がりタイミングから期間 tの範囲内で発生されるパルス（以下、整流用パルス 2 a、 2 bと称す）から成るオンオフ信号である。ここでは、整流用パルス 2 a、 2 bは、駆動用パルス 1 a、 1 bと立ち上がりタイミングがー致すると共に立ち下がりタイミングが所定時間 r H、 r L早いものとする

[0018] 低圧側 M0SFETへのゲー卜信号の駆動用パルス 1 bおよび整流用パルス 2 b により各回路 A 1〜A 4の低圧側 M0SFETである Mos1し Mos2し Mos3し Mos4L がオン状態となると、電圧差があるため、平滑コンデンサ Cs1、 Cs2、 Cs3に蓄えられた一部のエネルギが、以下に示す経路でコンデンサ Cr12、 Cr23、 Cr34 に移行する。なお、 Mos2し Mos3し Mos4Lでは、整流用パルス 2 bがオフ状態の時も M0SFETの寄生ダイォードによリソースからドレインに電流が流れるため、 L C直列回路の共振周期の 1/2の期間 tで電流 3 bが流れ、その後寄生ダィォードの逆流防止機能によリ電流が遮断される。

Cs1 =^Mos2L=>Lr12=>Cr12=>Mos1 L

Cs1 =^Cs2=>Mos3L=>Lr23=>Cr23=>Lr12=>Cr12=>Mos1 L

Cs1 =>Cs2=>Cs3=>Mos4L=>Lr34=>Cr34=>Lr23=>Cr23=>Lr12=>Cr12=>Mos1 L

[0019] 次いで、高圧側 MOSFETへのゲー卜信号の駆動用パルス 1 aおよび整流用パルス 2 aによリ各回路 A 1〜 A 4の高圧側 MOSFETである Mos1 H、 Mos2H、 Mos3H 、 Mos4Hがオン状態となると、電圧差があるため、コンデンサ Cr12、 Cr23、 Cr 34に充電されたエネルギが、以下に示す経路で平滑コンデンサ Cs2、 Cs3、 Cs4 に移行する。なお、 Mos2H、 Mos3H、 Mos4Hでは、整流用パルス 2 aがオフ状態の時も MOSFETの寄生ダイォードによリソースからドレインに電流が流れるため、 L C直列回路の共振周期の 1 /2の期間 tで電流 3 aが流れ、その後寄生ダィォードの逆流防止機能によリ電流が遮断される。

Mos1 H=>Cr12=>Lr12=>Mos2H=>Cs2

Mos1 H=>Cr12=>Lr12=>Cr23=>Lr23=>Mos3H=>Cs3=>Cs2

Mos1 H=>Cr12=>Lr12=>Cr23=>Lr23=>Cr34=>Lr34=>Mos4H=>Cs4=>Cs3=>Cs2

[0020] このように、コンデンサ Cr12、 Cr23、 Cr34の充放電により、平滑コンデンサ Cs1から平滑コンデンサ Cs2、 Cs3、 Cs4にエネルギを移行する。そして、電圧端子 VLと Vcom間に入力された電圧 V1を、約 4倍に昇圧された電圧 V2にして電圧端子 VHと Vcom間に出力する。また、各コンデンサ Cr12、 Cr23、 Cr34には、インダクタ Lr12、 Lr23、 Lr34が直列に接続されて L C直列回路を構成するため、上記エネルギの移行は共振現象を利用したものとなり、大きなェネルギ量を効率よく移行できる。

[0021 ] この実施の形態では、整流回路 A 2〜 A 4に MOSFETを用いたため、ダイォ一ドを用いた従来のものに比して導通損失が低減でき、電力変換の効率が向上できる。

また、整流回路 A 2〜 A 4の MOSFETは、駆動用インバータ回路 A 1の M0SFE Tと同時にオン状態とし、期間 tの範囲内で駆動用インバータ回路 A 1の M0SF ETより早くオフ状態とする。整流回路 A 2〜 A 4の MOSFETのォン期間を該 M0S FETの導通期間 tと一致させると導通損失を最小にできるが、上記のように M0 SFETのオン状態を早く終了させても、寄生ダイオードを介して導通するためその期間もエネルギは移行でき、また制御に係る遅延などによる問題を回避でき、信頼性が向上する。

[0022] また整流用パルス 2 a、 2 bを、各駆動用パルス 1 a、 1 bの立ち上がりタイミングから期間 tの範囲内で発生させるため、 L C直列回路の共振周期の 1/2の期間 tで電流が流れた後、電流は遮断され逆流しない。このため、 L C直列回路の共振現象を効果的に利用でき、しかも M0SFETを用いたことで導通損失が低減できるため、変換効率の高い D CZ D C電力変換装置が実現でさる。

また、制御回路 1 3に、駆動用ゲート信号生成部 130Bと整流用ゲート信号生成部 130Aとを有して、駆動用ゲート信号 Gatelし Gatel Hと整流用ゲート信号 Gate2し Gate2H、 Gate3し Gate3H、 Gate4し Gate4Hとを別々に生成する様にしたため、整流回路 A 2〜A 4の M0SFETを駆動用インバータ回路 A 1の M0S FETとは別に容易に制御でき、上述した所望の動作を確実に実現でき、変換効率の高い D CZ D C電力変換装置が確実に実現できる。

[0023] この実施の形態の比較例として、駆動用ゲート信号 Gatelし Gatel Hと、整流用ゲート信号 Gate2し Gate2H、 Gate3し Gate3H、 Gate4し Gate4Hとを共通にして、 L C直列回路にて定まる共振周期 2 tよりもやや大きな周期 Tでデユーティー約 50%のオンオフ信号とした場合を図 4に示す。図において、 1 cは駆動用ゲー卜信号 Gatel Hの駆動用パルス、 2 cは整流用ゲー卜信号 Gate2 H、 Gate3H、 Gate4Hの整流用パルスで、これらのゲート信号により、整流回路 2〜 4の1«03「£了（Mos2H、 Mos3H、 Mos4H) では、ソースからドレインに電流 3 cが流れる。

この場合、整流回路 A 2〜A 4の M0SFETは、駆動用インバータ回路 A 1の M 0SFETと同時にオン状態となり、共振周期の 1/2の期間 tを過ぎてもオン状態を継続するため、電流の逆流が発生する。電流の逆流が発生すると、ェネルギの移行量が減少するだけではなく、所望の電力を得るためにはよリ多くの電流を流す必要があリ、損失が増大し電力変換効率が悪化する。

[0024] 実施の形態 2 .

上記実施の形態 1では、電圧 V1を、約 4倍の電圧 V2に昇圧する昇圧形の D CZ D C電力変換装置について示したが、この実施の形態では、電圧 V2から電圧 V1に降圧する降圧形の D CZ D C電力変換装置について示す。

この実施の形態による D CZ D C電力変換装置の回路構成の主要部は図 1 で示す回路構成と同様であるが、この場合、回路 A 4を駆動用インバータ回路に、回路 A 1、 A 2、 A 3を整流回路に用いる。また、ゲート信号生成部である制御回路 13aは、上記実施の形態 1とは異なり、図 5に示す。

図 5に示すように、ゲート信号 Gatelし Gatel H. Gate2し Gate2H、 Gate3L 、 Gate3H、 Gate4し Gate4Hは、制御回路 13aにて生成される。制御回路 13aには、駆動用インバータ回路 A 4を駆動するための駆動用ゲート信号 Gate4し G ate4Hを生成する駆動用ゲート信号生成部 130Bと、整流回路 A 1、 A 2、 A 3 を駆動するための整流用ゲート信号 Gatelし Gatel H. Gate2し Gate2H、 Gate3 し Gate3Hを生成する整流用ゲート信号生成部 130Aを有している。なお、この実施の形態においてもマイクロコンピュータ等の信号処理回路において、駆動用ゲー卜信号および整流用ゲー卜信号を生成している。

[0025] ところで、整流回路 A 1〜A 3の内、回路 A 1は実質的に整流のために用いられるが、回路 A 2、 A 3は、 MOSFET (Mos2し Mos2H、 Mos3し Mos3H) のオンオフ動作により、コンデンサ Cr12、 Cr23の移行エネルギ量を制御するので、駆動用の回路と考えることもできる。しかしながら、降圧動作において、回路 A 2、 A 3を駆動するためのゲート信号 Gate2し Gate2H、 Gate3し Gat e3Hを、仮に駆動用ィンバータ回路 A 4を駆動するための駆動用ゲー卜信号 Ga te4し Gate4Hと同様の信号にして、 Lr、 Crから定まる共振周期の 1/2の期間 t を過ぎても MOSFETのオン状態を継続させると、 L C直列回路で電流の逆流が発生してエネルギの移行量が減少する。

このため、この実施の形態では、ゲート信号 Gate2し Gate2H、 Gate3し Gat e3Hを、整流用ゲート信号生成部 130Aにて、ゲート信号 Gatelし Gatel Hと同様に整流用ゲート信号として生成し、回路 A 2、 A 3も整流回路と称する。

[0026] 次に動作について説明する。

電圧端子 VH_Vcom間に入力された電圧 V2を、約 1/4倍に降圧された電圧 V1にして電圧端子 VL_Vcom間に出力するため、電圧端子 VL_Vcom間に負荷が接続され、電圧 V2は 4 x V1よりも高い値となっている。

駆動用ゲート信号 Gate4し Gate4Hと、整流用ゲート信号 Gatelし Gate1 H、 G ate2し Gate2H、 Gate3し Gate3Hと、 Mos1し Mosl Hのソースからドレインに流れる電流、 Mos2し Mos2H、 Mos3し Mos3Hのドレインからソースに流れる電流、 Mos4し Mos4Hのドレインからソースに流れる電流とを図 6に示す。なお、 M 0SFETはゲー卜信号がハイ電圧でオンする。

[0027] 図 6に示すように、駆動用ゲート信号 Gate4H、 Gate4Lは、 Lrと Crによる L C直列回路にて定まる共振周期 2 tよりもやや大きな周期 Tでデューティー約 50%のオンオフ信号である。なお、 1 d、 1 eは駆動用ゲート信号 Gate4H 、 Gate4Lのパルス（以下、駆動用パルスと称す）である。

整流回路 A 1、 A 2、 3内の高圧側1«03「£了への整流用ゲート信号6316 、 Gate2H、 Gate3H、および低圧側 M0SFETへの整流用ゲート信号 Gatelし Gate2 し Gate3Lは、駆動用ゲート信号 Gate4H、 Gate4Lの各駆動用パルス 1 d、 1 e の立ち上がりタイミングから期間 tの範囲内で発生されるパルス（以下、整流用パルス 2 d、 2 eと称す）から成るオンオフ信号である。ここでは、整流用パルス 2 d、 2 eは、駆動用パルス 1 d、 1 eと立ち上がりタイミングがー致すると共に立ち下がりタイミングが所定時間 r H、 r L早いものとする

[0028] 高圧側 M0SFETへのゲー卜信号の駆動用パルス 1 dおよび整流用パルス 2 d により各回路 A 4、 A 1〜A 3の高圧側 M0SFETである Mos4H、 Mos1 H、 Mos2H、 Mos3Hがオン状態となると、電圧差があるため、平滑コンデンサ Cs2、 Cs3、 Cs 4に蓄えられた一部のエネルギが、以下に示す経路でコンデンサ Cr12、 Cr23、 Cr 34に移行する。

Cs2=>Cs3=>Cs4=>Mos4H=>Lr34=>Cr34=>Lr23=>Cr23=>Lr12=>Cr12=>Mos1 H Cs2=>Cs3=>Mos3H=>Lr23=>Cr23=>Lr12=>Cr12=>Mos1 H

Cs2=>Mos2H=>Lr12=>Cr12=>Mos1 H

整流回路 A 1〜A 3の Mos1 H、 Mos2H、 Mos3Hがオフすると、 Mos1 H、 Mos2H、 Mos3Hでは MOSFETの寄生ダイォードによリソースからドレインに電流が流れ、エネルギの移行経路が以下に示すように変わるが、 Cs2、 Cs3、 Cs4のエネルギは引き続き Cr12、 Cr23、 Cr34に移行する。そして、 L C直列回路の共振周期の 1 /2の期間 tで電流が流れた後、電流が遮断される。

Cs2=>Cs3=>Cs4=>Mos4H=>Lr34=>Cr34=>Lr23=>Cr23=>Lr12=>Cr12=>Mos1 H Cs3=>Cs4=>Mos4H=>Lr34=>Cr34=>Lr23=>Cr23=>Mos2H

Cs4=>Mos4H=>Lr34=>Cr34=>Mos3H

次いで、低圧側 MOSFETへのゲー卜信号の駆動用パルス 1 eおよび整流用パルス 2 eにより各回路 A 4、 A 1〜A 3の低圧側 MOSFETである Mos4し Mosl L 、 Mos2し Mos3Lがオン状態となると、電圧差があるため、コンデンサ Cr12、 C r23、 Cr34に充電されたエネルギが、以下に示す経路で平滑コンデンサ Cs1、 C s2、 Cs3に移行する。

Cr12=>Lr12=>Cr23=>Lr23=>Cr34=>Lr34=>Mos4L=>Cs3=>Cs2=>Cs1 =>Mos1 L Cr12=>Lr12=>Cr23=>Lr23=>Mos3L=>Cs2=>Cs1 =>Mos1 L

Cr12=>Lr12=>Mos2L=>Cs1 =>Mos1 L

整流回路 A 1〜A 3の Mos1し Mos2し Mos3Lがオフすると、 Mos1し Mos2し Mos3Lでは MOSFETの寄生ダイォードによリソースからドレインに電流が流れ、エネルギの移行経路が以下に示すように変わるが、 Cr12、 Cr23、 Cr34のエネルギは引き続き Cs1、 Cs2、 Cs3に移行する。そして、 L C直列回路の共振周期の 1 /2の期間 tで電流が流れた後、電流が遮断される。

Cr12=>Lr12=>Cr23=>Lr23=>Cr34=>Lr34=>Mos4L=>Cs3=>Cs2=>Cs1 =>Mos1 L Cr23=>Lr23=>Cr34=>Lr34=>Mos4L=>Cs3=>Cs2=>Mos2L

Cr34=>Lr34=>Mos4L=>Cs3=>Mos3L [0030] このように、コンデンサ Cr12、 Cr23、 Cr34の充放電により、平滑コンデンサ Cs2、 Cs3、 Cs4から平滑コンデンサ Cs1にエネルギを移行する。そして、電圧端子 VHと Vcom間に入力された電圧 V2を、約 1 /4倍に降圧された電圧 V1にして電圧端子 VLと Vcom間に出力する。また、各コンデンサ Cr12、 Cr23、 Cr34には、インダクタ Lr12、 Lr23、 Lr34が直列に接続されて L C直列回路を構成するため、上記エネルギの移行は共振現象を利用したものとなり、大きなェネルギ量を効率よく移行できる。

[0031 ] この実施の形態では、整流回路 A 1〜A 3に M0SFETを用いたため、ダイォ一ドを用いた従来のものに比して導通損失が低減でき、電力変換の効率が向上できる。

また、整流回路 A 1〜A 3の M0SFETは、駆動用インバータ回路 A 4の M0SFE Tと同時にオン状態とし、期間 tの範囲内で駆動用インバータ回路 A 4の MOSF ETより早くオフ状態とする。整流回路 A 1〜A 3の M0SFETのオン期間を該 M0S FETの導通期間 tと一致させると導通損失を最小にできるが、上記のように M0 SFETのオン状態を早く終了させても、寄生ダイオードを介して導通するためその期間もエネルギは移行でき、また制御に係る遅延などによる問題を回避でき、信頼性が向上する。

[0032] また整流用パルス 2 d、 2 eを、各駆動用パルス 1 d、 1 eの立ち上がりタイミングから期間 tの範囲内で発生させるため、 L C直列回路の共振周期の 1 /2の期間 tで電流が流れた後、電流は遮断され逆流しない。このため、 L C直列回路の共振現象を効果的に利用でき、しかも M0SFETを用いたことで導通損失が低減できるため、変換効率の高い D CZ D C電力変換装置が実現でさる。

また、制御回路 13aに、駆動用ゲート信号生成部 130Bと整流用ゲート信号生成部 130Aとを有して、駆動用ゲート信号 Gate4し Gate4Hと整流用ゲート信号 G atelし Gate1 H、 Gate2し Gate2H、 Gate3し Gate3Hとを別々に生成する様にしたため、整流回路 A 1〜A 3の M0SFETを駆動用インバータ回路 A 4の M0SFET とは別に容易に制御でき、上述した所望の動作を確実に実現でき、変換効率の高い D CZD C電力変換装置が確実に実現できる。

[0033] 実施の形態 3.

上記実施の形態 1では V1=>V2の昇圧形 D CZD C電力変換装置について示し、上記実施の形態 2では V2=>V1の降圧形 DCZDC電力変換装置について示したが、この実施の形態では、上記実施の形態 1、 2の機能を併せ持って双方向のエネルギ移行を実現する昇降圧形の D CZD C電力変換装置について示す。

この実施の形態による D CZD C電力変換装置の回路構成の主要部は、上記実施の形態 1、 2と同様に図 1で示す回路構成のもので、この場合、昇圧時には回路 A 1を駆動用インバータ回路に、回路 A 2、 A3、 A 4を整流回路に用い、降圧時には回路 A 4を駆動用インバータ回路に、回路 A 1、 A 2 、 A 3を整流回路に用いる。また、ゲート信号生成部である制御回路 13bは、上記実施の形態 1、 2とは異なり、図 7に示す。

[0034] 図 7に示すように、制御回路 13bには、電圧端子 Vcom、 Vし VHの電圧が入力され、ゲート信号 Gatelし Gate1H、 Gate2し Gate2H、 Gate3し Gate3H、 Gate4 し Gate4Hが生成されて出力される。入力された各端子電圧により V1、 V2 (V1 ： VL-Vcom. V2： VH-Vcom) を求めて、 V1 x 4>V2の場合、昇圧モードと認識して上記実施の形態 1で示したようにゲー卜信号を出力し、 V1 X 4 <V2の場合、降圧モードと認識して上記実施の形態 2で示したようにゲー卜信号を出力する。

このように制御される昇降圧形の DCZDC電力変換装置では、上記実施の形態 1、 2と同様の効果が得られると共に、 1つの回路で双方向のエネルギ移行を実現でき広く利用できる。

[0035] 実施の形態 4.

次に、この発明の実施の形態 4による昇圧形の DCZDC電力変換装置を図について説明する。図 8、図 9はこの発明の実施の形態 4による DCZD C電力変換装置の回路構成を示す図であり、特に図 8は主要部を示し、図 9 はゲー卜信号生成部を示す。図 8に示すように、上記実施の形態 1の場合と同様に、電圧端子 VLと Vcom 間に入力された電圧 V1を、約 4倍に昇圧された電圧 V2にして電圧端子 VHと Vco m間に出力するもので、図 1で示した回路構成に電流検出手段としての電流センサ CT2、 CT3、 CT4を備える。

電流センサ CT2は、 Mos2Lと Mos2Hの接続点と Lr12、 Cr12の L C直列回路との間の配線に配置されて、 Mos2Lと Mos2Hの接続点からの電流を検出する。電流センサ CT3は、 Mos3Lと Mos3Hの接続点と Lr23、 Cr23の L C直列回路との間の配線に配置されて、 Mos3Lと Mos3Hの接続点からの電流を検出する。電流センサ C T4は、 Mos4Lと Mos4Hの接続点と Lr34、 Cr34の L C直列回路との間の配線に配置されて、 Mos4Lと Mos4Hの接続点からの電流を検出する。

この実施の形態においても、上記実施の形態 1と同様に、回路 A 1は、電圧端子 VL_Vcom間に入力されるエネルギを、 MOSFET (Mos1し Mosl H) のオンオフ動作により高電圧側に送る駆動用インバータ回路に用いられる。また、回路 A 2、 A 3、 A 4は、駆動用インバータ回路 A 1で駆動された電流を整流し、エネルギを高電圧側へ移行する整流回路として用いられる。

図 9に示すように、ゲート信号生成部では、駆動用インバータ回路 A 1を駆動するための駆動用ゲー卜信号 Gatelし Gatel Hが制御回路 13cにて生成される。また、整流用ゲート信号 Gate2Lは、電流センサ CT2の出力信号 CT2s i gと閾値電圧 V11とを入力としてコンパレータ CP2Lにより生成され、 Gate2Hは CT2s i g と閾値電圧 VtHとを入力としてコンパレータ CP2Hにより生成される。整流用ゲ一卜信号 Gate3Lは、電流センサ CT3の出力信号 CT3s i gと閾値電圧 V11とを入力としてコンパレータ CP3Lにより生成され、 Gate3Hは CT3s i gと閾値電圧 VtHとを入力としてコンパレータ CP3Hにより生成される。整流用ゲー卜信号 Gate4Lは、電流センサ CT4の出力信号 CT4s i gと閾値電圧 V11とを入力としてコンパレータ CP4Lにより生成され、 Gate4Hは CT4s i gと閾値電圧 VtHとを入力としてコンパレータ CP4Hにより生成される。なお、各電流センサ CT2、 CT3、 CT4の出力信号 CT2s i g、 CT3s i g、 CT4s i gは、ゼロアンペアの電圧を Vrefとした電圧信号となつている。また、 Vccは制御電源電圧である。 [0037] 図 1 0に、駆動用ゲート信号 Gatelし Gatel Hと、整流回路 A 2を駆動する整流用ゲート信号 Gate2し Gate2Hと、電流センサ CT2の出力信号 CT2s i gと、閾値電圧 V1:し VtHの電圧波形とを示す。整流回路 A 3、 A 4の場合も、整流回路 A 2の場合と同様であるため、図示および説明は省略する。なお、閾値電圧 V1:し VtHは、電流センサ CT2により正あるいは負方向の電流が検出できる程度の電圧に設定する。

図 1 0に示すように、駆動用ゲート信号 Gatelし Gatel Hは、 Lrと Crによる L C直列回路にて定まる共振周期 2 tよりもやや大きな周期 Tでデューティ一約 50%のオンオフ信号である。なお、 1 g、 1 f は駆動用ゲート信号 Gatel し Gatel Hのパルス（以下、駆動用パルスと称す）である。整流用ゲート信号 Gate2し Gate2Hは、電流センサ CT2の出力信号 CT2s i gを閾値電圧 V1:し VtHと比較して生成される。即ち、 Mos2Lと Mos2Hの接続点からの電流が正方向に流れるとき整流用パルス 2 gを発生させて Mos2Lをオンさせ、電流が負方向に流れるとき整流用パルス 2 f を発生させて Mos2Hをオンさせる。これにより、各 Mo s2し Mos2Hは寄生ダイォードが導通する期間でオンすることになる。

[0038] このようなゲート信号 Gatelし Gatel H. Gate2し Gate2H、 Gate3し Gate3H 、 Gate4し Gate4Hにより、上記実施の形態 1と同様の電流経路で電流が流れ、コンデンサ Cr12、 Cr23、 Cr34の充放電により、平滑コンデンサ Cs1から平滑コンデンサ Cs2、 Cs3、 Cs4にエネルギを移行する。そして、電圧端子 VLと Vcom 間に入力された電圧 V1を、約 4倍に昇圧された電圧 V2にして電圧端子 VHと Vco m間に出力する。

[0039] この実施の形態では、整流回路 A 2〜 A 4の高圧側 M0SFETと低圧側 M0SFET の接続点からの出力電流を検出する電流センサ CT2、 CT3、 CT4を設け、検出電流に応じて整流用ゲート信号 Gate2し Gate2H、 Gate3し Gate3H、 Gate4し Gat e4Hを生成するため、整流回路 A 2〜A 4の各 M0SFETは寄生ダイォードが導通する期間でオンさせることができる。このため、整流用パルス 2 f 、 2 gを、各駆動用パルス 1 f 、 1 gの立ち上がりタイミングから L C直列回路の 1/2 の期間 tの範囲内で確実に発生させることができる。そして期間 tで電流が流れた後、電流は遮断され逆流しない。このため、 L C直列回路の共振現象を効果的に利用でき、しかも整流回路 A 2〜A 4に M0SFETを用いたことで導通損失が低減できるため、変換効率の高い D CZ D C電力変換装置が実現でさる。

なお、閾値電圧 V1:し VtHを適切に設定することで、整流用パルス 2 f 、 2 gを M0SFETの導通期間 tと概一致させることができ、導通損失を最小にできる。

[0040] また、駆動用ゲー卜信号 Gatelし Gatel Hは駆動用ゲー卜信号生成手段となる制御回路 13cにて生成され、整流用ゲート信号 Gate2し Gate2H、 Gate3し Ga te3H、 Gate4し Gate4Hは、電流センサ CT2、 CT3、 CT4の検出電流に応じて整流用ゲート信号生成手段となるコンパレータ CP2し CP2H、 CP3し CP3H、 CP4し C P4Hにより生成される。このように駆動用ゲート信号 Gatelし Gatel Hと整流用ゲート信号 Gate2し Gate2H、 Gate3し Gate3H、 Gate4し Gate4Hとを別々に生成する様にしたため、整流回路 A 2〜 A 4の M0SFETを駆動用ィンバータ回路 A 1の M0SFETとは別に容易に制御でき、上述した所望の動作を確実に実現でき、変換効率の高い D CZ D C電力変換装置が確実に実現できる。

[0041 ] 実施の形態 5 .

この実施の形態 5では、上記実施の形態 2と同様に、電圧 V2から約 1/4倍の電圧 V1に降圧する降圧形の D CZ D C電力変換装置について示す。この実施の形態による D CZ D C電力変換装置の回路構成の主要部を図 1 1に示し、ゲート信号生成部を図 1 2に示す。

図 1 1に示すように、図 1で示した回路構成に電流検出手段としての電流センサ CT1、 CT2、 CT3を備える。この場合、回路 A 4を駆動用インバータ回路に、回路 A 1、 A 2、 A 3を整流回路に用い、電流センサ CT1、 CT2、 CT3は整流回路 A 1〜A 3の高圧側 M0SFETと低圧側 M0SFETの接続点からの出力電流を検出する。

[0042] 図 1 2に示すように、ゲー卜信号生成部では、駆動用ィンバータ回路 A 4 を駆動するための駆動用ゲー卜信号 Gate4し Gate4Hと整流回路オン信号 GateL *、 GateH*とが制御回路 13dにて生成される。

また、整流用ゲート信号 GatelLは、電流センサ CT1の出力信号 CTIsigと閾値電圧 V11とを入力としてコンパレータ CP1Lにより生成され、 GatelHは CTIsigと閾値電圧 VtHとを入力としてコンパレータ CP1Hにより生成される。整流用ゲー卜信号 Gate2し Gate3Lは、電流センサ CT2、 CT3の出力信号 CT2sig、 CT3sigと整流回路ォン信号 GateL*とに基づいてコンパレータ CP2し CP3Lによリ生成され、 Gate2H、 Gate3Hは CT2sig、 CT3sigと GateH*とに基づいてコンパレータ CP2 H、 CP3Hにより生成される。なお、各電流センサ CT1、 CT2、 CT3の出力信号 CT1 sig、 CT2sig、 CT3sigは、ゼロアンペアの電圧を Vrefとした電圧信号となっている。

図 1 3に、駆動用ゲー卜信号 Gate4し Gate4Hと、整流回路 A 1を駆動する整流用ゲート信号 Gatelし GatelHと、整流回路 A 2を駆動する整流用ゲート信号 Gate2し Gate2Hと、電流センサ CT1、 CT2の出力信号 CT1sig、 CT2sigと、閾値電圧 V1:し VtHと、整流回路オン信号 GateL*、 GateH*と、コンパレータ CP2 Lの GateL*入力側の入力端子電圧 2A、コンパレータ CP2Hの信号 GateH*入力側の入力端子電圧 2Bの電圧波形とを示す。整流回路 A 3の場合も、整流回路 A 2 の場合と同様であり、整流用ゲート信号 Gate3し Gate3Hは、 Gate2し Gate2H と同様に形成されるため、図示および説明は省略する。

図 1 3に示すように、駆動用ゲート信号 Gate4し Gate4Hは、 Lrと Crによる LC直列回路にて定まる共振周期 2 tよりもやや大きな周期でデューティー約 50%のオンオフ信号である。なお、 1 i、 1 hは駆動用ゲート信号 Gate4L 、 Gate4Hのパルス（以下、駆動用パルスと称す）である。

整流用ゲート信号 Gatelし GatelHは、電流センサ CT1の出力信号 CTIsigを閾値電圧 V1:し VtHと比較して生成される。即ち、 MoslLと MoslHの接続点からの電流が正方向に流れるとき整流用パルス 2 iaを発生させて MoslLをオンさせ、電流が負方向に流れるとき整流用パルス 2haを発生させて MoslHをオンさせる。これにより、各 Mos1し MoslHは寄生ダイオードが導通する期間でオンすることになる。 [0044] 整流用ゲート信号 Gate2し Gate2Hは、整流回路オン信号 GateL*、 GateH*と電流センサ CT1の出力信号 CT2s i gとから生成される。整流回路ォン信号 GateL* 、 GateH*は、オンタイミングを駆動用パルス 1 i、 1 hの立ち上がリタイミングと一致させたオンデューティー比約 25%の信号である。 GateL*のハイ電圧期間、コンパレータ CP2Lの入力端子電圧 2Aを制御電源電圧 Vccにすることにより、 Gate2Lをハイ電圧とし、即ち整流用パルス 2 i bを発生させて Mos2Lをォンして導通させる。そして、電流が流れている途中で GateL*をロウ電圧とすることにより、電圧 2Aを電圧 Vrefよりもやや低い電圧（電圧 Vccの抵抗による分圧により形成）にする。電流がゼロ付近になると、電圧 2Aと CT2s i gの電圧が逆転し Gate2Lはロウ電圧となる。 GateH*のハイ電圧期間、コンパレータ CP2 Hの入力端子電圧 2Bを制御電源のゼロ電圧にすることにより、 Gate2Hをハイ電圧とし、即ち整流用パルス 2 hbを発生させて Mos2Hをオンして導通させる。そして、電流が流れている途中で GateH*をロウ電圧とすることにより、電圧 2B を電圧 Vrefよりもやや高い電圧（電圧 Vccの抵抗による分圧により形成）にする。電流がゼロ付近になると、電圧 2Bと CT2s i gの電圧が逆転し Gate2Hはロウ電圧となる。

[0045] このようなゲート信号 Gatelし Gate1 H、 Gate2し Gate2H、 Gate3し Gate3H 、 Gate4し Gate4Hにより、上記実施の形態 2と同様の電流経路で電流が流れ、コンデンサ Cr12、 Cr23、 Cr24の充放電により、平滑コンデンサ Cs2、 Cs3、 C s4から平滑コンデンサ Cs1、 Cs2、 Cs3にエネルギを移行する。そして、電圧端子 VHと Vcom間に入力された電圧 V2を、約 1/4倍に降圧された電圧 V1にして電圧端子 VLと Vcom間に出力する。

[0046] この実施の形態では、整流回路 A 1〜 A 3の高圧側 M0SFETと低圧側 M0SFET の接続点からの出力電流を検出する電流センサ CT1、 CT2、 CT3を設け、検出電流に応じて整流用ゲート信号 Gatelし Gatel H. Gate2し Gate2H、 Gate3し Gat e3Hを上述したように生成する。このため、整流用パルス 2 ha、 2 i a、 2 hb、 2 i bを、各駆動用パルス 1 h、 1 iの立ち上がりタイミングから L C直列回路の 1/2の期間 tの範囲内で確実に発生させることができる。そして期間 tで電流が流れた後、電流は遮断され逆流しない。このため、 LC直列回路の共振現象を効果的に利用でき、しかも整流回路 A 1〜A 3に MOSFETを用いたことで導通損失が低減できるため、変換効率の高い DCZDC電力変換装置が実現できる。

なお、閾値電圧 V1:し VtHを適切に設定することで、整流用パルス 2ha、 2i aを MOSFETの導通期間 tと概一致させることができ、また、電流センサ CT2の出力信号の比較に用いる電圧 2A、 2Bを適切に設定することで、整流用パルス 2hb、 2 ibを MOSFETの導通期間 tと概一致させることができ、導通損失をさらに低減できる。

[0047] また、この実施の形態においても、駆動用ゲート信号 Gate4し Gate4Hと整流用ゲート信号 Gatelし Gate1H、 Gate2し Gate2H、 Gate3し Gate3Hとを別々に生成する様にしたため、整流回路 A 1〜A 3の MOSFETを駆動用インバータ回路 A 4の MOSFETとは別に容易に制御でき、上述した所望の動作を確実に実現でき、変換効率の高い DCZDC電力変換装置が確実に実現できる。

[0048] 実施の形態 6.

上記実施の形態 4では V1=>V2の昇圧形 DCZDC電力変換装置について示し、上記実施の形態 5では V2=>V1の降圧形 DCZDC電力変換装置について示したが、この実施の形態では、上記実施の形態 4、 5の機能を併せ持って双方向のエネルギ移行を実現する昇降圧形の D CZD C電力変換装置について示す。

この実施の形態による D CZD C電力変換装置の回路構成の主要部を図 1 4に示し、ゲート信号生成部を図 1 5に示す。図 1 4に示すように、図 1で示した回路構成に電流検出手段としての電流センサ CT1、 CT2、 CT3、 CT4を備える。電流センサ CT1、 CT2、 CT3、 CT4は、回路 A 1〜 A 4の高圧側 MOSFETと低圧側 MOSFETの接続点からの出力電流を検出して信号 CT1sig、 CT2sig、 CT3si g、 CT4sigを出力する。この場合、昇圧時には回路 A 1を駆動用インバータ回路に、回路 A 2、 A3、 A 4を整流回路に用い、降圧時には回路 A 4を駆動用インバータ回路に、回路 A 1、 A 2、 A 3を整流回路に用いる。 [0049] 図 1 5に示すように、ゲート信号生成部の制御回路 13eには、電圧端子 Vcom 、 Vし VHの電圧が入力され、昇圧動作時の駆動用ゲート信号 Gate1 Lu、 Gatel H uと、降圧動作時の駆動用ゲート信号 Gate4Ld、 Gate4Hdと、整流回路オン信号 GateL*、 GateH*と、昇圧動作と降圧動作のゲート信号を切り替えるための信号 TFとを出力する。

昇圧動作時の整流用ゲー卜信号 Gate2Lu、 Gate2Hu、 Gate3Lu、 Gate3Hu、 Gat e4Lu、 Gate4Huは、上記実施の形態 4と同様の回路ブロックで形成され、ゲー卜信号切り替え部 1 4に入力される。降圧動作時の整流用ゲート信号 Gatel Ld 、 Gate1 Hd、 Gate2Ld、 Gate2Hd、 Gate3Ld、 Gate3Hdは、上記実施の形態 5と同様の回路ブロックで形成され、ゲート信号切り替え部 1 4に入力される。制御回路 13eは、入力された各端子電圧により V1、 V2 (V1 ： VL-Vcom. V2： VH-Vcom) を求め、 V1 X 4 >V2の場合、昇圧モードと認識し、 V1 x 4 <V2の場合、降圧モードと認識して切替信号 TFをゲート信号切り替え部 1 4に出力し、ゲート信号切り替え部 1 4では、切替信号 TFに基づいて昇圧動作時と降圧動作時のゲート信号を切り替える。

[0050] このように制御される昇降圧形の D CZ D C電力変換装置では、上記実施の形態 4、 5と同様の効果が得られると共に、 1つの回路で双方向のエネルギ移行を実現でき広く利用できる。

[0051 ] 上記実施の形態 4〜 6では、高圧側 M0SFETと低圧側 M0SFETの接続点と Lrと C rの L C直列回路との間の配線に電流センサを配置して電流を検出しているが、各 M0SFETを流れる電流を電流センサによリ検出してもよい。

[0052] 実施の形態 7 .

上記実施の形態 4〜6では、各回路 A 1〜A 4の中間端子（高圧側 M0SFET と低圧側 M0SFETの接続点）からの出力電流を検出し、検出電流に応じて整流用ゲー卜信号を生成したが、 Lrと Crの L C直列回路を流れる電流を検出しても良い。この実施の形態では、エネルギ移行用コンデンサ Crに流れる電流を検出する。

Lrと Crの各 L C直列回路は、隣接する回路 A 1〜A 4の中間端子間に接続され共振周波数を合わせているため、各コンデンサ Crに流れる電流と上記実施の形態 4〜 6での検出電流とは、振幅値は異なるが位相はほぼ一致している。このため、各コンデンサ Crに流れる電流を検出し、この検出電流に応じて上記実施の形態 4〜 6と同様に整流用ゲー卜信号を生成することができる

[0053] 図 1 6は、この実施の形態による D CZ D C電力変換装置の部分回路図で、隣接する回路 An、 A (n+1)の中間端子間に接続されたコンデンサ Crn (n+1) に流れる電流を検出するための回路を示す。

図に示すように、コンデンサ Crn (n+1)の回路 A (n+1)側の電圧を分圧して取リ出した電圧 V (n+1)と、回路 An側の電圧を分圧して取り出した電圧 Vnの差電圧を微分することにより、コンデンサ Crn (n+1)に流れる電流を検出する。検出された電流信号は、信号 CT (n+1) s i gとして出力される。

このように出力される CT (n+1) s i gは、上記実施の形態 4〜 6での電流センサ CT1〜CT4の出力信号とは、ゼロ電流の電圧 Vr efと振幅値が異なるものであるが、ゲイン調整およびオフセッ卜調整をして用いることで上記実施の形態 4〜6と同様に整流用ゲート信号を生成することができ、同様の効果が得られる。

[0054] 実施の形態 8 .

上記実施の形態 7では、コンデンサ Crに流れる電流を検出したが、インダクタ Lrに流れる電流を検出しても良い。なお、コンデンサ Crの電流とインダクタ Lrの電流は同じである。

図 1 7は、この実施の形態による D CZ D C電力変換装置の部分回路図で、隣接する回路 An、 A (n+1)の中間端子間に接続されたインダクタ Lrn (n+1) に流れる電流を検出するための回路を示す。

図に示すように、ィンダクタ Lrn (n+1)の回路 A (n+1)側の電圧を分圧して取リ出した電圧 V (n+1)と、回路 An側の電圧を分圧して取り出した電圧 Vnの差電圧を積分することにより、インダクタ Lrn (n+1)に流れる電流を検出する。検出された電流信号は、信号 CT (n+1) s i gとして出力される。そして、上記実施の形態 7と同様に整流用ゲー卜信号を生成することができ、同様の効果が得られる。

[0055] 上記各実施の形態 1〜8では、 4倍昇圧あるいは 1 /4降圧の D CZ D C電力変換装置について述べたが、整流回路の段数を変化させた、いろいろな電圧比の D CZ D C電力変換装置へも、発明を適用できることは言うまでもない

[0056] 実施の形態 9 .

これまで入出力電圧（V1、 V2) が、非絶縁のタイプの実施の形態について述べてきた。ここでは、トランスを備えて入出力電圧が絶縁されている D C Z D C電力変換装置について示す。

図 1 8、図 1 9はこの発明の実施の形態 9による D CZ D C電力変換装置の回路構成を示すもので、特に図 1 8は主要部を示し、図 1 9はゲート信号生成部を示す。

図 1 8に示すように、 D CZ D C電力変換装置は、電圧端子 VLと VcomO間に入力された電圧 V1を、約 8倍に昇圧された電圧 V2にして、基準電圧レベルが異なる電圧端子 VHと Vcom間に出力する機能を有する。

図 1 8に示すように、第 1の回路としての駆動用インバータ回路 B Oと第 2の回路としての整流回路 B 1〜 B 4とを備え、駆動用ィンバータ回路 B 0 と整流回路 B 1とは、 1 ： 1の巻き線比のトランス Trを介して接続される。

[0057] 駆動用インバータ回路 B Oは、入力電圧 V1を平滑化し、またエネルギ移行ための電圧源としても機能する平滑コンデンサ CsOと複数の MOSFET (MosOAH、 M osOAし MosOBH. MosOBL)とで構成される。

トランスでの 1次巻線の一端は、 MosOAHのソース端子と MosOALのドレイン端子の接続点に結合され、他端は、 MosOBHのソース端子と MosOBLのドレイン端子の接続点に結合されている。 MosOAHと MosOBHのドレイン端子は電圧端子 V Lに接続され、 MosOALと MosOBLのソース端子は電圧端子 VcomOに接続されている。電圧端子 VL_ VcomO間には、平滑コンデンサ CsOが配置されている。

整流回路 B 1〜B 4は上記実施の形態 1の回路 A 1〜 A 4の構成と同様であり、隣接する整流回路 B 1〜B 4の中間端子間に、 Lrと Crの L C直列回路が接続される。また、整流回路 B 1の中間端子（Mosl Hと Mosl Lの接続点）には、インダクタ Lr01とコンデンサ Cr01の L C直列回路の一端が接続され、この L C直列回路の他端はトランス Trの 2次巻線の一端に接続される。これにより各 L C直列回路とトランス Trの 2次巻線は直列に接続される。また、卜ランス Trの 2次巻線の他端は電圧端子 Vcomに接続される。

なお、各段のィンダクタ Lrとコンデンサ Crのィンダクタンス値と容量値から定まる共振周期の値は、それぞれ等しくなるように設定される。

[0058] MosOAH、 MosOALのオンオフを制御する駆動用ゲート信号 GateOAH、 GateOAL は、ゲート信号生成部となる制御回路 13fからフォト力ブラ 120AH、 120ALを介してゲート駆動回路 1 10Aに供給され、 Mos0AH、 MosOALは、ゲート駆動回路 1 10 Aにより駆動される。 Mos0BH、 MosOBLのオンオフを制御する駆動用ゲート信号 GateOBH. GateOBLは、制御回路 13fからフォト力ブラ 120BH、 120BLを介してゲ一卜駆動回路 1 10Bに供給され、 Mos0BH、 MosOBLは、ゲート駆動回路 1 10Bによリ駆動される。ゲート駆動回路やフォト力ブラは、電源 VsOにより駆動されている。

制御回路 13fには、駆動用インバータ回路 B Oを駆動するための駆動用ゲー卜信号 GateOAL GateOAH. GateOBL. GateOBHを生成する駆動用ゲー卜信号生成部 130Bと、整流回路 B 1〜B 4を駆動するための整流用ゲー卜信号 Gatel L 、 Gate1 H、 Gate2し Gate2H、 Gate3し Gate3H、 Gate4し Gate4Hを生成する整流用ゲート信号生成部 130Aとを有している。

[0059] 次に動作について説明する。

平滑コンデンサ CsO〜Cs4の容量値は、 L C直列回路のコンデンサ Cr01〜Cr3 4の容量値と比較して十分大きな値に設定される。

上述したように、電圧端子 VL_Vcom0間に入力された電圧 V1を、約 8倍に昇圧された電圧 V2にして電圧端子 VH_Vcom間に出力するため、電圧 V2は 8 x V1 よりも低い値となっている。

駆動用ゲート信号 GateOAし GateOAH. GateOBL. GateOBHと、整流用ゲート信号 Gatelし Gate1 H、 Gate2し Gate2H、 Gate3し Gate3H、 Gate4し Gate4Hと、整流回路 B 1〜B 4内の Mos1し Mos1 H、 Mos2し Mos2H、 Mos3し Mos3H、 Mos 4し Mos4Hのソースからドレインに流れる電流を図 2 0に示す。なお、 MOSFET はゲート信号がハイ電圧でオン、ロウ電圧でオフする。

[0060] 図 2 0に示すように、駆動用ゲー卜信号 GateOAHと GateOBLとは同様の信号、 GateOALと GateOBHとは同様の信号で、（Gate0AH、 GateOBL) (GateOAし Ga teOBH) は、 Lrと Crによる L C直列回路にて定まる共振周期 2 tよりもやや大きな周期丁でデューティー約 50%のオンオフ信号である。なお、 1 j、 1 k は駆動用ゲー卜信号（Gate0AH、 GateOBL) (GateOAし GateOBH) のパルス（以下、駆動用パルスと称す）である。

整流回路 B 1〜B 4内の高圧側 MOSFETへの整流用ゲー卜信号 Gate1 H〜Gate4 H、および低圧側 MOSFETへの整流用ゲート信号 Gate1 L〜Gate4Lは、駆動用ゲー卜信号（Gate0AH、 GateOBL) (GateOAし GateOBH) の各駆動用パルス 1 j、 1 kの立ち上がりタイミングから期間 tの範囲内で発生されるパルス（以下、整流用パルス 2 j、 2 kと称す）から成るオンオフ信号である。ここでは、整流用パルス 2 j、 2 kは、駆動用パルス 1 j、 1 kと立ち上がリタイミングがー致すると共に立ち下がりタイミングが所定時間早いものとする。

[0061 ] 駆動用パルス 1 kおよび整流用パルス 2 kにより駆動用インバータ回路 B 0の MosOAし MosOBHと、整流回路 B 1〜 B 4の低圧側 MOSFETである Mos1し Mo s2し Mos3し Mos4Lがオン状態になると、トランス Trの 1次巻線の負電圧方向に電圧 V1が印加されると同時に、 2次巻線の負電圧方向に電圧 V1が発生し、平滑コンデンサ Cs0、 CsU Cs2、 Cs3に蓄えられた一部のエネルギが、以下に示す経路で Cr01、 Cr12、 Cr23、 Cr34に移行する。なお、 Mos1 L〜Mos4Lでは、整流用パルス 2 kがオフ状態の時も MOSFETの寄生ダイォードによリソースからドレインに電流が流れるため、 L C直列回路の共振周期の 1 /2の期間 tで電流 3 kが流れ、その後寄生ダイオードの逆流防止機能により電流が遮断される。

Vcom=>Mos1 L=>Lr01 =>Cr01 =>Tr Cs1 =^Mos2L=>Lr12=>Cr12=>Lr01 =>Cr01 =>Tr

Cs1 =^Cs2=>Mos3L=>Lr23=>Cr23=>Lr12=>Cr12=>Lr01 =>Cr01 =>Tr

Cs1 =>Cs2=>Cs3=>Mos4L=>Lr34=>Cr34=>Lr23=>Cr23=>Lr12=>Cr12=>Lr01 =>Cr01

=>Tr

[0062] 次いで駆動用パルス 1 jおよび整流用パルス 2 jによリ駆動用ィンバータ回路 B Oの MosOAH、 MosOBLと、整流回路 B 1〜 B 4の高圧側 M0SFETである Mos 1 H、 Mos2H、 Mos3H、 Mos4Hがオン状態になると、トランス Trの 1次巻線の正電圧方向に電圧 V1が印加されると同時に、 2次巻線の正電圧方向に電圧 V1が発生し、コンデンサ Cr01、 Cr12、 Cr23、 Cr34に充電されたエネルギが、以下に示す経路で平滑コンデンサ Cs1、 Cs2、 Cs3、 Cs4に移行する。なお、 Mos1 H〜Mo s4Hでは、整流用パルス 2 jがオフ状態の時も M0SFETの寄生ダイオードによりソースからドレインに電流が流れるため、 L C直列回路の共振周期の 1 /2の期間 tで電流 3 jが流れ、その後寄生ダイォードの逆流防止機能によリ電流が遮断される。

Tr=>Cr01 =>Lr01 =>Mos1 H=>Cs1

Tr=>Cr01 =>Lr01 =>Cr12=>Lr12=>Mos2H=>Cs2=>Cs1

Tr=>Cr01 =>Lr01 =>Cr12=>Lr12=>Cr23=>Lr23=>Mos3H=>Cs3=>Cs2=>Cs1

Tr=>Cr01 =>Lr01 =>Cr12=>Lr12=>Cr23=>Lr23=>Cr34=>Lr34=>Mos4H=>Cs4=>Cs3=>

Cs2=>Cs1

[0063] このように、コンデンサ Cr01、 Cr12、 Cr23、 Cr34の充放電により、平滑コンデンサ CsOから平滑コンデンサ Cs1、 Cs2、 Cs3、 Cs4にエネルギを移行する。そして、電圧端子 VLと VcomO間に入力された電圧 V1を、約 8倍に昇圧された電圧 V2にして電圧端子 VHと Vcom間に出力する。また、各コンデンサ Cr01、 Cr12 、 Cr23、 Cr34には、インダクタ Lr01、 Lr12、 Lr23、 Lr34が直列に接続されて L C直列回路を構成するため、上記エネルギの移行は共振現象を利用したものとなリ、大きなエネルギ量を効率よく移行できる。

[0064] この実施の形態においても、整流用パルス 2 j、 2 kを、各駆動用パルス

1 j、 1 kの立ち上がりタイミングから期間 tの範囲内で発生させるため、 L C直列回路の共振周期の 1/2の期間 tで電流が流れた後、電流は遮断され逆流しない。このため、 L C直列回路の共振現象を効果的に利用でき、しかも整流回路 B 1〜B 4に M0SFETを用いたことで導通損失が低減できるため、変換効率の高い D C Z D C電力変換装置が実現できる。

また、制御回路 13fに、駆動用ゲート信号生成部 130Bと整流用ゲート信号生成部 130Aとを有して、駆動用ゲー卜信号と整流用ゲー卜信号とを別々に生成する様にしたため、整流回路 B 1〜B 4の M0SFETを駆動用インバータ回路 B 0の M0SFETとは別に容易に制御でき、上述した所望の動作を確実に実現でき、変換効率の高い D CZ D C電力変換装置が確実に実現できる。

[0065] なお、この実施の形態 9では、駆動用インバータ回路 B Oのゲート信号と整流回路 B 1〜B 4のゲート信号を制御回路 13fにおいて形成したが、上記実施の形態 4、 7、 8のように流れる電流を検出して整流回路 B 1〜B 4のゲ一卜信号を形成してもよい。

[0066] 実施の形態 1 0 .

上記実施の形態 9では、電圧 V1を、約 8倍の電圧 V2に昇圧する昇圧形の D CZ D C電力変換装置について示したが、この実施の形態では、電圧 V2から電圧 V1に降圧する降圧形の D CZ D C電力変換装置について示す。

この実施の形態による D CZ D C電力変換装置の回路構成の主要部は図 1 8で示す回路構成と同様であるが、この場合、回路 B 4を駆動用インバータ回路に、回路 B O、 B 1、 B 2、 B 3を整流回路に用いる。また、ゲート信号生成部である制御回路 13gは、上記実施の形態 9とは異なり、図 2 1に示す図 2 1に示すように、制御回路 13gには、駆動用インバータ回路 B 4を駆動するための駆動用ゲー卜信号 Gate4し Gate4Hを生成する駆動用ゲー卜信号生成部 130Bと、整流回路 B 0〜B 3を駆動するための整流用ゲー卜信号 GateOAL 、 GateOAH、 GateOBし GateOBH. Gatelし Gate1 H、 Gate2し Gate2H、 Gate3し Gate3Hを生成する整流用ゲー卜信号生成部 130Aとを有している。

[0067] ところで、整流回路 B 0〜B 3の内、回路 B Oは実質的に整流のために用いられるが、回路 B 1〜B 3は、 M0SFETのオンオフ動作により、コンデンサ C r01、 Cr12、 Cr23の移行エネルギ量を制御するので、駆動用の回路と考えることもできる。しかしながら、降圧動作においては、回路 B 1〜B 3を駆動するためのゲート信号 Gatelし Gate1 H、 Gate2し Gate2H、 Gate3し Gate3Hを、仮に駆動用インバータ回路 B 4を駆動するための駆動用ゲー卜信号 Gate4し G ate4Hと同様の信号にして、 Lr、 Crから定まる共振周期の 1/2の期間 tを過ぎても M0SFETのオン状態を継続させると、 L C直列回路で電流の逆流が発生してェネルギの移行量が減少する。

このため、この実施の形態では、ゲート信号 Gatelし Gatel H. Gate2し Gat e2H、 Gate3し Gate3Hを、整流用ゲート信号生成部 130Aにて、ゲート信号 Gate OAし GateOAH. GateOBし GateOBHと同様に整流用ゲート信号として生成し、回路 B 1〜B 3も整流回路と称する。

[0068] 次に動作について説明する。

上述したように、電圧端子 VH_Vcom間に入力された電圧 V2を、約 1/8倍に降圧された電圧 V1にして電圧端子 VL_Vcom0間に出力するため、電圧 V2は 8 x V1 よりも高い値となっている。

駆動用ゲート信号 Gate4し Gate4Hと、整流用ゲート信号 Gatelし Gatel H、 G ate2し Gate2H、 Gate3し Gate3H、 GateOAし Gate0AH、 GateOBし GateOBHと、 Mos1 H、 Mos2H、 Mos3Hのドレインからソースに流れる電流と、 Mos0AH、 MosOBL のソースからドレインに流れる電流と、 Mos1し Mos2し Mos3Lのドレインからソースに流れる電流と、 MosOAし MosOBHのソースからドレインに流れる電流とを図 2 2に示す。

[0069] 図 2 2に示すように、駆動用ゲート信号 Gate4し Gate4Hは、 Lrと Crによる

L C直列回路にて定まる共振周期 2 tよりもやや大きな周期 Tでデューティ一約 50%のオンオフ信号である。なお、 1 し 1 mは駆動用ゲート信号 Gate4 し Gate4Hのパルス（以下、駆動用パルスと称す）である。整流回路 B 0〜B 3内の整流用ゲー卜信号 Gate1 H〜Gate3H、 GateOAH. Gate 0BLおよび整流用ゲート信号 Gate1 L〜Gate3し GateOAし GateOBHは、各駆動用パルス 1 し 1 mの立ち上がりタイミングから期間 tの範囲内で発生されるパルス（以下、整流用パルス 2 し 2 mと称す）から成るオンオフ信号である。ここでは、整流用パルス 2 し 2 mは、駆動用パルス 1 し 1 mと立ち上がりタイミングが一致すると共に、パルス幅を期間 tと概一致させるものとする。

[0070] 駆動用パルス 1 Iおよび整流用パルス 2 Iにより駆動用インバータ回路 B 4の Mos4Hと、整流回路 B 0〜B 3の Mos0AH、 MosOBし Mos1 H、 Mos2H、 Mos3H がオン状態になると、平滑コンデンサ Cs4、 Cs3、 Cs2、 Cs1に蓄えられた一部のエネルギが以下の経路でコンデンサ Cr34、 Cr23、 Cr12、 Cr01に移行する。 Cs1 =>Cs2=>Cs3=>Cs4=>Mos4H=>Lr34=>Cr34=>Lr23=>Cr23=>Lr12=>Cr12=>Lr01 => Cr01 =>Tr

Cs1 =>Cs2=>Cs3=>Mos3H=>Lr23=>Cr23=>Lr12=>Cr12=>Lr01 =>Cr01 =>Tr

Cs1 =^Cs2=>Mos2H=>Lr12=>Cr12=>Lr01 =>Cr01 =>Tr

Cs1 =>Mos1 H=>Lr01 =>Cr01 =>Tr

このように流れる電流によリ、トランス Trの 1次巻線の正電圧方向に電圧が発生し、以下の経路で平滑コンデンサ CsOにエネルギが移行する。

Tr=>Mos0AH=>Cs0=>Mos0BL

[0071 ] 次いで駆動用パルス 1 mおよび整流用パルス 2 mにより駆動用インバータ回路 B 4の Mos4Lと、整流回路 B 0〜B 3の MosOAし Mos0BH、 Mos1し Mos2し Mos3Lがオン状態になると、コンデンサ Cr34、 Cr23、 Cr12、 Cr01に蓄えられたエネルギが以下の経路で平滑コンデンサ Cs3、 Cs2、 Cs1に移行する。

Cr01 =>Lr01 =>Cr12=>Lr12=>Cr23=>Lr23=>Cr34=>Lr34=>Mos4L=>Cs3=>Cs2=>Cs1 =>Tr

Cr01 =>Lr01 =^Cr12=>Lr12=>Cr23=>Lr23=>Mos3L=>Cs2=>Cs1 =>Tr

Cr01 =>Lr01 =^Cr12=>Lr12=>Mos2L=>Cs1 =>Tr

Cr01 =>Lr01 =>Mos1 L=>Tr このように流れる電流によリ、トランス Trの 1次巻線の負電圧の方向に電圧が発生し、以下の経路で平滑コンデンサ CsOにエネルギが移行する。

Tr=>MosOBH=>CsO=>MosOAL

[0072] このように、コンデンサ Cr01、 Cr12、 Cr23、 Cr34の充放電により、平滑コンデンサ Cs1、 Cs2、 Cs3、 Cs4から平滑コンデンサ CsOにエネルギを移行する。そして、電圧端子 VHと Vcom間に入力された電圧 V2を、約 1 /8倍に降圧された電圧 V1にして電圧端子 VLと VcomO間に出力する。また、各コンデンサ Cr01、 Cr12 、 Cr23、 Cr34には、インダクタ Lr12、 Lr23、 Lr 34が直列に接続されて L C直列回路を構成するため、上記エネルギの移行は共振現象を利用したものとなリ、大きなエネルギ量を効率よく移行できる。

[0073] この実施の形態においても、整流用パルス 2 し 2 mを、各駆動用パルス

1 し 1 mの立ち上がりタイミングから期間 tの範囲内で発生させるため、 L C直列回路の共振周期の 1 /2の期間 tで電流が流れた後、電流は遮断され逆流しない。このため、 L C直列回路の共振現象を効果的に利用でき、しかも整流回路 B 0〜B 3に M0SFETを用いたことで導通損失が低減できるため、変換効率の高い D CZ D C電力変換装置が実現できる。なお、この実施の形態では、整流用パルス 2 し 2 mのパルス幅を期間 tに概一致させているため、導通損失がさらに低減できる。

また、制御回路 13gに、駆動用ゲート信号生成部 130Bと整流用ゲート信号生成部 130Aとを有して、駆動用ゲー卜信号と整流用ゲー卜信号とを別々に生成する様にしたため、整流回路 B 0〜 B 3の M0SFETを駆動用ィンバータ回路 B 4の M0SFETとは別に容易に制御でき、上述した所望の動作を確実に実現でき、変換効率の高い D CZ D C電力変換装置が確実に実現できる。

[0074] なお、この実施の形態 1 0では、駆動用インバータ回路 B 4のゲート信号と整流回路 B O〜B 3のゲート信号を制御回路 13gにおいて形成したが、上記実施の形態 5、 7、 8のように流れる電流を検出して整流回路 B O〜B 3のゲー卜信号を形成してもよい。

[0075] また、上記実施の形態 9、 1 0では、 8倍昇圧あるいは 1 /8降圧の D CZ D C電力変換装置について述べたが、整流回路の段数を変化させた、いろいろな電圧比の DCZDC電力変換装置へも、発明を適用できることは言うまでもない。

[0076] 実施の形態 1 1.

上記実施の形態 9では V1=>V2の昇圧形 DCZDC電力変換装置について示し、上記実施の形態 10では V2=>V1の降圧形 DCZDC電力変換装置について示したが、この実施の形態では、上記実施の形態 9、 10の機能を併せ持つて双方向のエネルギ移行を実現する昇降圧形の DCZDC電力変換装置について示す。

この実施の形態による D CZD C電力変換装置の回路構成の主要部は、上記実施の形態 9、 10と同様に図 18で示す回路構成のもので、この場合、昇圧時には回路 BOを駆動用インバータ回路に、回路 B 1〜B 4を整流回路に用い、降圧時には回路 B 4を駆動用インバータ回路に、回路 B0〜B3を整流回路に用いる。

[0077] この場合、実施の形態 3で示したように、電圧端子の電圧に基づいて整流用ゲー卜信号と駆動用ゲー卜信号とを制御回路にて切り替えることにより、昇降圧 DCZDC電力変換装置を実現する。また、実施の形態 6で示したように、検出電流を用いて昇圧動作用の整流用ゲー卜信号を生成する回路と降圧動作用の整流用ゲー卜信号を生成する回路とを備え、ゲー卜信号切り替え部により整流用ゲート信号と駆動用ゲート信号とを切り替えることによっても、昇降圧 DCZDC電力変換装置を実現できる。

[0078] 実施の形態 1 2.

この実施の形態では、上記実施の形態 9〜1 1の回路構成とは異なる回路構成で、トランスを備えて入出力電圧が絶縁されている DCZDC電力変換装置について示す。

図 23はこの発明の実施の形態 1 2による DCZDC電力変換装置の回路構成の一部で、トランス Trとトランス Trの 1次巻線側の回路 BOaとを示す。その他の部分、即ちトランス Trの 2次巻線側は上記実施の形態 9の図 18で示したものと同様である。

図 2 3に示すように、トランス Trの 1次側には、第 1巻き線と第 2巻き線との 2個の巻線が巻かれ、第 1巻き線の巻き始めの第 1端子と、第 1巻き線の巻き終わリと第 2巻き線の巻き始めが接続された第 2端子と、第 2巻き線の巻き終わりの第 3端子を有している。 2次巻き線も含めて、 3個の各巻き線のターン数は同じとなっている。また、回路 BOaは、平滑コンデンサ CsOと 2個の M0SFET (Mos0Aし MosOBL)とで構成される。

[0079] 卜ランス Trの 1次側の第 2端子は電圧端子 VLに、第 1端子は MosOALのドレイン端子に、第 3端子は MosOBLのドレイン端子に接続されている。 MosOAし M osOBLのソース端子は、基準電圧 VcomOに接続されている。電圧端子 VL_Vcom0 間には、平滑コンデンサ CsOが配置されている。 MosOAし MosOBLのオンオフは、ゲート信号 GateOAし GateOBLにより、フォト力ブラ 120A、 120Bおよびゲー卜駆動回路 1 10を介して制御される。

動作について以下に説明する。

この D CZ D C電力変換装置を用いて昇圧する際には、回路 BOaを駆動用ィンバータ回路に、回路 B 1〜B 4を整流回路に用い、降圧時には回路 B 4を駆動用インバータ回路に、回路 B0a、 B 1〜B 3を整流回路に用いる。

昇圧動作時において、 MosOBLをオンすることにより、トランス Trの 2次側の正電圧方向に電圧 V1を発生させ、 MosOALをオンすることにより、 2次側の負電圧方向に電圧 V1を発生させる。その他の動作は実施の形態 9と同様である。降圧動作時において、 2次側に負電圧が発生したとき Tr=>Cs0=>Mos0BLの経路で CsOを充電し、 2次側に正電圧が発生したとき Tr=>Cs0=>Mos0ALの経路で CsOを充電する。その他の動作は実施の形態 1 0と同様である。

[0080] この実施の形態においても、整流用パルスを駆動用パルスの立ち上がリタィミングから期間 tの範囲内で発生させて各 M0SFETをオンオフ制御する。これによリ、 L C直列回路の共振周期の 1 /2の期間 tで電流が流れた後、電流は遮断され逆流しない。このため、 L C直列回路の共振現象を効果的に利用でき、しかも整流回路に M0SFETを用いたことで導通損失が低減できるため、変換効率の高い D C Z D C電力変換装置が実現できる。

また、駆動用ゲート信号と整流用ゲート信号とを別々に生成する。これによリ整流回路の M0SFETを駆動用インバータ回路の M0SFETとは別に容易に制御でき、上述した所望の動作を確実に実現でき、変換効率の高い D CZ D C電力変換装置が確実に実現できる。

[0081 ] なお、上記実施の形態 9〜 1 2では、トランス Trの 1次側に 1個の回路 B 0 (BOa) を配し 2次側に複数個の回路 B 1〜B 4を配して、各 L C直列回路とトランス Trの 2次巻線とを直列に接続したが、 1次側と 2次側とに配する各回路の個数はこれに限るものではなく、隣接回路間に配設される各 L C直列回路はトランス Trの 1次巻線あるいは 2次巻線と直列に接続されるものであればよい。

[0082] 実施の形態 1 3 .

次に、この発明の実施の形態 1 3による D CZ D C電力変換装置を説明する。図 2 4、図 2 5はこの発明の実施の形態 1 3による D CZ D C電力変換装置の回路構成を示すもので、特に図 2 4は主要部を示し、図 2 5はゲート信号生成部を示す。図 2 4に示すように、 D CZ D C電力変換装置は、電圧端子 VLと Vcom間に入力された電圧 V1を、約 4倍に昇圧された電圧 V2にして電圧端子 VHhと VH I間に出力する機能を有する。この実施の形態 1 3では、図 1 にて示した上記実施の形態 1における回路 A 1〜A 4と同様の回路を用い、電圧端子の接続構成のみ異なるものである。即ち、低電圧側の正極電圧端子 V Lは平滑コンデンサ Cs3と Cs4の接続点に接続され、接地された低電圧側の負極電圧端子 Vcomは平滑コンデンサ Cs2と Cs3の接続点に接続されている。また、高電圧側の正極電圧端子 VHhは平滑コンデンサ Cs4の高電圧側端子に接続され、高電圧側の負極電圧端子 VH Iは平滑コンデンサ Cs1の低電圧側端子に接続されている。

[0083] そして、回路 A 3は、電圧端子 VL_Vcom間に入力されるエネルギを、 M0SFE T (Mos3し Mos3H) のオンオフ動作により高電圧側に送る駆動用インバータ回路に用いられる。また、回路 A 1、 A 2、 A 4は、駆動用インバータ回路 A 3で駆動された電流を整流し、エネルギを高電圧側へ移行する整流回路として用いられる。

図 2 5に示すように、ゲート信号生成部となる制御回路 13hは、駆動用ゲー卜信号生成部 130Bと整流用ゲート信号生成部 130Aとを備える。そして、駆動用ィンバータ回路 A 3を駆動するための駆動用ゲー卜信号 Gate3し Gate3Hは、駆動用ゲート信号生成部 130Bで生成され、整流回路 A 1、 A 2、 A 4を駆動するための整流用ゲート信号 Gatelし Gate1 H、 Gate2し Gate2H、 Gate4し G ate4Hは、整流用ゲー卜信号生成部 130Aで生成されている。

[0084] 次に動作について説明する。

電圧端子 VL_Vcom間に入力された電圧 V1を、約 4倍に昇圧された電圧 V2にして電圧端子 VHh— VH I間に出力するため、電圧端子 VHh— VH I間に負荷が接続され、電圧 V2は 4 x V1よりも低い値となっている。定常状態では、平滑コンデンサ Cs3には電圧 V1の電圧が充電されており、平滑コンデンサ Cs1、 Cs2、 Cs4 には平均的に (V2-V1) /3の電圧が充電されている。

駆動用ゲート信号 Gate3し Gate3Hは、上記実施の形態 1における駆動用ゲ一卜信号 Gatelし Gatel Hと同様に、 Lrと Crによる L C直列回路にて定まる共振周期 2 tよりもやや大きな周期 Tでデューティー約 50%のオンオフ信号である。また、整流用ゲート信号 Gatelし Gatel H. Gate2し Gate2H、 Gate4し G ate4Hの各パルスは、上記実施の形態 1における整流用ゲート信号 Gate2し Ga te2H、 Gate3し Gate3H、 Gate4し Gate4Hと同様に、駆動用ゲート信号の各パルスと立ち上がリがー致すると共に立ち下がリタイミングが所定時間 r H、て L早くなつている（図 3参照）。

[0085] 各回路 A 1〜A 4の低圧側 M0SFETである Mos1し Mos2し Mos3し Mos4Lがォン状態となると、電圧差があるため、平滑コンデンサ Cs3に蓄えられた一部のエネルギがコンデンサ Cr34に、コンデンサ Cr23、 Cr12に充電されたエネルギが平滑コンデンサ Cs2、 Cs1に、以下に示す経路で移行する。なお、 Mos1し Mo s2し Mos4Lでは、整流用パルスがオフ状態の時も M0SFETの寄生ダイオードによリソースからドレインに電流が流れるため、 L C直列回路の共振周期の 1/2 の期間 tで電流が流れ、その後寄生ダイォードの逆流防止機能によリ電流が遮断される。

Cs3=>Mos4L=>Lr34=>Cr34=>Mos3L

Cr23=>Lr23=>Mos3L=>Cs2=>Mos2L

Cr12=>Lr12=>Cr23=>Lr23=>Mos3L=>Cs2=>Cs1 =>Mos1 L

[0086] 次いで、各回路 A 1〜A 4の高圧側 MOSFETである Mos1 H、 Mos2H、 Mos3H、 Mo s4Hがオン状態となると、電圧差があるため、コンデンサ Cr34に充電されたェネルギが平滑コンデンサ Cs4に、平滑コンデンサ Cs2、 Cs3に蓄えられた一部のエネルギがコンデンサ Cr12、 Cr23に、以下に示す経路で移行する。なお、 Mos 1 H、 Mos2H、 Mos4Hでは、整流用パルスがオフ状態の時も MOSFETの寄生ダイォードによリソースからドレインに電流が流れるため、 L C直列回路の共振周期の 1 /2の期間 tで電流が流れ、その後寄生ダイォードの逆流防止機能によリ電流が遮断される。

Cr34=>Lr34=>Mos4H=>Cs4=>Mos3H

Cs3=>Mos3H=>Lr23=>Cr23=>Mos2H

Cs2=>Cs3=>Mos3H=>Lr23=>Cr23=>Lr12=>Cr12=>Mos1 H

[0087] このように、コンデンサ Cr12、 Cr23、 Cr34の充放電により、平滑コンデンサ Cs3から平滑コンデンサ Cs1、 Cs2、 Cs4にエネルギを移行する。そして、電圧端子 VLと Vcom間に入力された電圧 V1を、約 4倍に昇圧された電圧 V2にして電圧端子 VHhと VH I間に出力する。また、各コンデンサ Cr12、 Cr23、 Cr34には、インダクタ Lr12、 Lr23、 Lr34が直列に接続されて L C直列回路を構成するため、上記エネルギの移行は共振現象を利用したものとなり、大きなェネルギ量を効率よく移行できる。

[0088] また、上記実施の形態 1では、低電圧側電圧端子 Vし Vcomを回路 A 1の平滑コンデンサ Cs1の両端子に接続したが、この実施の形態では、他の回路に挟まれた中間に位置する回路 A 3の平滑コンデンサ Cs3の両端子に接続して、電圧 V1を平滑コンデンサ Cs3の端子間に入力する。上記実施の形態 1における L C直列回路 Lr12Cr12、 Lr23Cr23、 Lr34Cr34に流れる電流値を 1 12r、 I 23r、 134 「とし、この実施の形態における LC直列回路 Lr12Cr12、 Lr23Cr23、 Lr34Cr34 に流れる電流値を 112、 123、 134とすると、

I12r： I23r： I34r=3 : 2 : 1

112： I23： 134= 1 : 2 : 1

M2=l34=l34r

となる。

このように、入力用電圧端子となる電圧端子 Vし Vcomを他の回路に挟まれた中間に位置する回路 A 3の平滑コンデンサ Cs3の両端子に接続することで、 LC直列回路 Lr12Cr12を流れる電流値 112を上記実施の形態 1の場合と比べて 1/3に低減することができる。このため、エネルギ移行用のインダクタ Lr、コンデンサ Crの電流定格を低下させ、インダクタ Lrとコンデンサ Crを小形化することができる。

また、この実施の形態では、整流回路 A 1、 A 2、 4に1«03「£了を用ぃたため、ダイオードを用いた従来のものに比して導通損失が低減でき、電力変換の効率が向上できる。

また、整流回路 A 1、 A 2、 4の1«03「£丁は、駆動用インバータ回路 A 3 の M0SFETと同時にオン状態とし、期間 tの範囲内で駆動用インバータ回路 A 1の M0SFETより早くオフ状態とする。整流回路 A1、 A 2、 4の1«03「£1"のォン期間を該 M0SFETの導通期間 tと一致させると導通損失を最小にできるが、上記のように M0SFETのオン状態を早く終了させても、寄生ダイォードを介して導通するためその期間もエネルギは移行でき、また制御に係る遅延などによる問題を回避でき、信頼性が向上する。

また整流用ゲー卜信号のパルスを、駆動用ゲー卜信号のパルスの立ち上がリタイミングから期間 tの範囲内で発生させるため、 L C直列回路の共振周期の 1/2の期間 tで電流が流れた後、電流は遮断され逆流しない。このため、 LC直列回路の共振現象を効果的に利用でき、しかも M0SFETを用いたことで導通損失が低減できるため、変換効率の高い DCZDC電力変換装置が実現できる。 [0090] また、制御回路 13hに、駆動用ゲート信号生成部 130Bと整流用ゲート信号生成部 130Aとを有して、駆動用ゲート信号 Gate3し Gate3Hと整流用ゲート信号 G atelし Gate1 H、 Gate2し Gate2H、 Gate4し Gate4Hとを別々に生成する様にしたため、整流回路 A 1、 A 2、 4の1«03「£1"を駆動用ィンバータ回路 3の1« OSFETとは別に容易に制御でき、上述した所望の動作を確実に実現でき、変換効率の高い D CZ D C電力変換装置が確実に実現できる。

[0091 ] なお、この実施の形態 1 3では、駆動用インバータ回路 A 3のゲート信号と整流回路 A 1、 A 2、 A 4のゲート信号を制御回路 13hにおいて形成したが、上記実施の形態 4、 7、 8のように流れる電流を検出して整流回路 A 1、 A 2、 A 4のゲート信号を形成してもよい。

[0092] 実施の形態 1 4 .

実施の形態 1 3では、電圧 V1を約 4倍の電圧 V2に昇圧昇圧形の D CZ D C 電力変換装置について示したが、この実施の形態では、電圧 V2から電圧 V1に降圧する降圧形の D CZ D C電力変換装置について示す。

この実施の形態による D CZ D C電力変換装置の回路構成の主要部は図 2 4で示す回路構成と同様であるが、この場合、回路 A 4を駆動用インバータ回路に、回路 A 1、 A 2、 A 3を整流回路に用いる。また、ゲート信号生成部である制御回路は、上記実施の形態 2の図 5で示したものと同様である。なお、この場合、平滑コンデンサ Cs3の両端子に接続される電圧端子 Vし Vcom は、平滑コンデンサ Cs3の端子間から電圧 V1を出力する出力用端子となり、負荷が接続される。

[0093] ここでも、整流回路 A 1〜A 3の内、回路 A 3は実質的に整流のために用いられるが、回路 A 1、 A 2は、 MOSFET (Mos1し Mos1 H、 Mos2し Mos2H) のオンオフ動作により、コンデンサ Cr12、 Cr23の移行エネルギ量を制御するので、駆動用の回路と考えることもできる。しかしながら、降圧動作において、回路 A 1、 A 2を駆動するためのゲート信号 Gatelし Gate1 H、 Gate2し Gat e2Hを、仮に駆動用ィンバータ回路 A 4を駆動するための駆動用ゲー卜信号 Ga te4し Gate4Hと同様の信号にして、 Lr、 Crから定まる共振周期の 1/2の期間 t を過ぎても MOSFETのオン状態を継続させると、 L C直列回路で電流の逆流が発生してエネルギの移行量が減少する。

このため、この実施の形態では、ゲート信号 Gatelし Gate1 H、 Gate2し Gat e2Hを、整流用ゲート信号生成部 130Aにて、ゲート信号 Gate3し Gate3Hと同様に整流用ゲート信号として生成し、回路 A 1、 A 2も整流回路と称する。

[0094] 次に動作について説明する。

電圧端子 VHh _VH I間に入力された電圧 V2を、約 1 /4倍に降圧された電圧 V1にして電圧端子 VL_Vcom間に出力するため、電圧端子 VL_Vcom間に負荷が接続され、電圧 V2は 4 x V1よりも高い値となっている。

駆動用ゲート信号 Gate4H、 Gate4Lは、 Lrと Crによる L C直列回路にて定まる共振周期 2 tよりもやや大きな周期 Tでデューティー約 50%のオンオフ信号である。

整流回路 A 1、 A 2、 A 3内の高圧側 MOSFETへの整流用ゲート信号 Gatel H 、 Gate2H、 Gate3H、および低圧側 MOSFETへの整流用ゲート信号 Gatelし Gate2 し Gate3Lは、駆動用ゲート信号 Gate4H、 Gate4Lの立ち上がリタイミングから期間 tの範囲内で発生されるパルスから成るオンオフ信号である。ここでは、整流用ゲート信号の各パルスは、駆動用ゲート信号の各パルスと立ち上がリタイミングがー致すると共に立ち下がリタイミングが所定時間 r H、 r L早いか、あるいはパルス幅を時間 tとほぼ同じにしている。

[0095] 整流用ゲー卜信号のオン時間（パルス幅）が時間 tとほぼ同じ場合において、動作を説明する。

高圧側 MOSFETへのゲー卜信号によリ各回路 A 4、 A 1〜 A 3の高圧側 M0SFE Tである Mos4H、 Mos1 H、 Mos2H、 Mos3Hがオン状態となると、電圧差があるため、平滑コンデンサ Cs4に蓄えられた一部のエネルギがコンデンサ Cr34に、コンデンサ Cr12、 Cr23に充電されたエネルギが平滑コンデンサ Cs2、 Cs3に、以下に示す経路で移行する。 Cs4=>Mos4H=>Lr34=>Cr34=>Mos3H

Cr23=>Lr23=>Mos3H=>Cs3=>Mos2H

Cr12=>Lr12=>Cr23=>Lr23=>Mos3H=>Cs3=>Cs2=>Mos1 H

[0096] 次いで、低圧側 MOSFETへのゲー卜信号によリ、各回路 A 4、 A 1〜 A 3の低圧側 M0SFETである Mos4し Mos1し Mos2し Mos3Lがオン状態となると、電圧差があるため、コンデンサ Cr34に充電されたエネルギが平滑コンデンサ Cs3に、平滑コンデンサ Cs1、 Cs2に蓄えられたエネルギの一部がコンデンサ Cr12、 C r23に、以下に示す経路で移行する。

Cr34=>Lr34=>Mos4L=>Cs3=>Mos3L

Cs2=>Mos3L=>Lr23=>Cr23=>Mos2L

Cs1 =^Cs2=>Mos3L=>Lr23=>Cr23=>Lr12=>Cr12=>Mos1 L

[0097] このように、コンデンサ Cr12、 Cr23、 Cr34の充放電により、平滑コンデンサ Cs1、 Cs2、 Cs4から平滑コンデンサ Cs3にエネルギを移行する。そして、電圧端子 VHhと VH I間に入力された電圧 V2を、約 1 /4倍に降圧された電圧 V1にして電圧端子 VLと Vcom間に出力する。また、各コンデンサ Cr12、 Cr23、 Cr34には、インダクタ Lr12、 Lr23、 Lr34が直列に接続されて L C直列回路を構成するため、上記エネルギの移行は共振現象を利用したものとなり、大きなェネルギ量を効率よく移行できる。

[0098] また、出力用電圧端子となる電圧端子 Vし Vcomが、他の回路に挟まれた中間に位置する回路 A 3の平滑コンデンサ Cs3の両端子に接続されているため、 L C直列回路 Lr12Cr12を流れる電流値 1 12を上記実施の形態 1 3と同様に低減でき、エネルギ移行用のインダクタ Lr、コンデンサ Crの電流定格を低下させ、インダクタ Lrとコンデンサ Crを小形化することができる。

[0099] また、この実施の形態においても、整流用ゲート信号のパルスを、駆動用ゲー卜信号ののパルスの立ち上がりタイミングから期間 tの範囲内で発生させるため、 L C直列回路の共振周期の 1 /2の期間 tで電流が流れた後、電流は遮断され逆流しない。このため、 L C直列回路の共振現象を効果的に利用でき、しかも整流回路 A 1〜A 3に MOSFETを用いたことで導通損失が低減できるため、変換効率の高い DCZDC電力変換装置が実現できる。さらに、この実施の形態では、整流用ゲー卜信号のパルス幅を期間 tに概一致させているため、導通損失がさらに低減できる。

[0100] また、駆動用ゲー卜信号と整流用ゲー卜信号とを別々に生成する様にしたため、整流回路 A 1〜A3の M0SFETを駆動用インバータ回路 A4の M0SFETとは別に容易に制御でき、上述した所望の動作を確実に実現でき、変換効率の高い D CZD C電力変換装置が確実に実現できる。

なお、この実施の形態 1 4においても、上記実施の形態 5、 7、 8のように流れる電流を検出して整流回路 A 1〜A3のゲー卜信号を形成してもよい

[0101] また、上記実施の形態 1 3、 1 4では、入出力用の電圧端子 Vし Vcomを平滑コンデンサ Cs3の両端子に接続したが、平滑コンデンサ Cs2の両端子に接続しても良く、 LC直列回路を流れる電流値を同様に低減でき上記実施の形態 1 3、 1 4と同様の効果が得られる。さらに、整流回路の段数を増やした場合においても、他の回路に挟まれた中間に位置する回路の平滑コンデンサ Cs の両端子に電圧端子 Vし Vcomを接続しても同様の効果が得られる。

[0102] 実施の形態 1 5.

上記実施の形態 1 3では V1=>V2の昇圧形 D CZD C電力変換装置について示し、上記実施の形態 1 4では V2=>V1の降圧形 DCZDC電力変換装置について示したが、この実施の形態では、上記実施の形態 1 3、 1 4の機能を併せ持って双方向のエネルギ移行を実現する昇降圧形の DCZDC電力変換装置について示す。

この実施の形態による D CZD C電力変換装置の回路構成の主要部は、上記実施の形態 1 3、 1 4と同様に図 24で示す回路構成のもので、この場合、昇圧時には回路 A 3を駆動用インバータ回路に、回路 A 1、 A 2、 A 4を整流回路に用い、降圧時には回路 A 4を駆動用インバータ回路に、回路 A 1 〜A 3を整流回路に用いる。

[0103] この場合、電圧端子 Vし Vcom. VHh、 VHIの電圧を制御回路に入力し、上記実施の形態 3と同様に、電圧端子の電圧に基づいて整流用ゲー卜信号と駆動用ゲー卜信号とを制御回路にて切リ替えることにより、昇降圧形の D CZ D C電力変換装置を実現する。また、上記実施の形態 6で示したように、検出電流を用いて昇圧動作用の整流用ゲート信号を生成する回路と降圧動作用の整流用ゲー卜信号を生成する回路とを備え、ゲー卜信号切り替え部により整流用ゲート信号と駆動用ゲート信号とを切り替えることによつても、昇降圧形の D CZ D C電力変換装置を実現できる。

[0104] 実施の形態 1 6 .

次に、この発明の実施の形態 1 6による D CZ D C電力変換装置を説明する。図 2 6は、この発明の実施の形態 1 6による D CZ D C電力変換装置の主要部の回路構成を示す。

この実施の形態 1 6では、電圧端子 VLと Vcom間に入力された電圧 V1を、約 4倍に昇圧された電圧 V2にして電圧端子 VHと Vcom間に出力するとともに、約 2倍に昇圧された電圧 V3にして電圧端子 VMと Vcom間に出力する機能を有する昇圧形の D CZ D C電力変換装置について示す。この場合、入力端子、出力端子との組み合わせは、 VL_Vcom、 VH_Vcomと VL_Vcom、 VM_Vcomとの 2組である。

[0105] 図 2 6に示すように、平滑コンデンサ Cs2の高電圧側端子に電圧端子 VMが接続されている。それ以外は、ゲート信号生成部も含めて上記実施の形態 1と同様の回路構成である。

この実施の形態は、上記実施の形態 1と同様の昇圧動作をするものであるが、電圧端子 VMを備えたため、電圧 V2に加えて電圧 V3も出力することができる。

入出力端子の対は 3組以上でも良く、このように入出力端子の対を複数組備えることにより、複数レベルの電圧に昇圧することができ、回路設計の自由度が向上する。

[0106] なお、この実施の形態では、昇圧形の D CZ D C電力変換装置について述ベたが、実施の形態 2のような降圧形の D CZ D C電力変換装置においても、中間の電圧端子 VMを備ええれば電圧 V1に加えて電圧 V3も出力することができる。また、実施の形態 3のような双方向の DCZDC電力変換装置においても、中間の電圧端子 VMを備えれば電圧 V1に加えて電圧 V3も出力することができる。

また、このように入出力端子の対を複数組備えることは、上記各実施の形態 4〜1 5にも同様に適用することができ、各実施の形態と同様の効果が得られる。

[0107] また、上記各実施の形態では、駆動用インバータ回路、整流回路内の半導体スイッチング素子に、ソース、ドレイン間に寄生ダイオードが形成されているパワー M0SFETを用いたが、 I GBT等、制御電極でオンオフ動作が制御できる他の半導体スイッチング素子でも良く、その場合ダイォードが逆並列接続されたものを用い、このダイォードがパワー M0SFETの寄生ダイォードの機能を果たす。これにより、上記各実施の形態と同様の制御により同様の効果が得られる。

また、上記各実施の形態は、整流回路の段数を変化させた、いろいろな電圧比の D C Z D C電力変換装置へも、発明を適用できることは言うまでもない。

[0108] 実施の形態 1 7.

上記各実施の形態による D CZD C電力変換装置を構成する複数の回路（ A 1〜A4、 B0〜B4) において、回路内の M0SFET、ゲート駆動回路、フオト力ブラ等を駆動するために備えられた電源 Vsk (VsO〜Vs4) について、以下に説明する。

図 27は、電源 Vskの回路構成を示す図である。各回路（A 1〜A4、 BO 〜B4) の電源 Vskは、各回路内の平滑コンデンサ Cs(k) (CsO〜Cs4) に発生する電圧を入力電圧 Vsi(k)として出力端子 Vsh (k) - Com (k)間に出力電圧 Vso (k )を生成する。

電圧 Vso (k)と Vsi (k)の基準電圧を Com (k)としている。平滑コンデンサ Cs(k) の高電圧側の端子は、 p形の M0SFETM2のソース端子に接続され、 M0SFETM 2のドレイン端子はダイォード D 1のカソード端子とチョークコイル L 1の一方の端子とに接続されている。ダイォード D 1のアノード端子は基準電圧 C om (k)に接続され、チョークコイル L 1の他方の端子はコンデンサ C 2の一方の端子に接続され、コンデンサ C 2の他方の端子は基準電圧 Com (k)に接続されている。コンデンサ Cs (k)、コンデンサ C 2、 M0SFETM 2 . ダイオード D 1 、チョークコイル L 1で非絶縁降圧形の DC/DCコンバータ 1 0を構成し、この DC/DCコンバータ 1 0を介して入力電圧 Vs i (k)は出力電圧 Vso (k)に変換されるコンデンサ C 1とコンデンサ C 2とツエナーダイォード Z 1とは並列に接続され、ツエナーダイォード Z 1のアノード端子側は基準電圧 Com (k)に接続され、ツエナーダイォード Z 1のカソード端子側はチヨークコイル L 1の端子に接続されている。この C 1、 C 2、 Z 1の並列体に出力電圧 Vso (k)が発生する。電圧 Vso (k)は、クロック発生回路 d 1、誤差増幅回路 d 2、コンパレータ回路 d 3に供給され、各回路 d 1〜d 3は動作する。なお、誤差増幅回路 d 2、コンパレータ回路 d 3への電圧 Vso (k)の供給は、図示を省略するクロック発生回路 d 1の出力は、抵抗 R 9とコンデンサ C 3とで構成する鋸波形成部を介して、コンパレータ回路 d 3の入力の一方に入力される。誤差増幅回路 d 2の入力の一方には、抵抗 R 2とツエナーダイオード Z 2とで構成される目標電圧が入力され、入力の他方には、 Vso (k)の測定電圧が抵抗 R 3と R 4で分圧されて入力されている。また、誤差増幅回路 d 2の出力は、コンパレータ回路 d 3の入力の他方に入力され、その接続点は抵抗 R 5と R 6の接続点に接続される。抵抗 R 5の他方の端子は電圧 Vso (k)の出力端子 V sh (k)に接続され、抵抗 R 6の他方の端子は基準電圧 Com (k)に接続される。コンパレータ回路 d 3の出力端子は、 n形の M0SFETM 1のゲー卜端子に接続され、 M0SFETM 1のソース端子は基準電圧 Com (k)に、ドレイン端子は抵抗 R 7の一方の端子に接続されている。抵抗 R 7の他方の端子は、 M0SFETM 2 のゲート端子と抵抗 R 8の一方の端子とに接続されている。また、抵抗 R 8 の他方の端子は、 M0SFETM 2のソース端子に接続されている。

[01 10] このように構成される電源 Vskの動作について説明する。上記実施の形態 2 に示したような降圧動作の場合、エネルギ源が VH_Vcom間に接続されるので、平滑コンデンサ Cs (k)には電圧が発生し電源 Vskが動作する。

一方、実施の形態 1に示したような昇圧動作の場合、 VL_Vcom間にェネルギ源が接続されて平滑コンデンサ Cs1に電圧が発生するが、それ以外の平滑コンデンサ Cs (k)は、動作開始時には電圧が発生していない状態である。しかし、平滑コンデンサ Cs1の電圧で電源 Vs1が動作して、回路 A 1内の M0SFETがォンオフ動作することにより、回路 A 2〜A 4の M0SFETの寄生ダイォードが動作し、エネルギが平滑コンデンサ Cs2、 Cs3、 Cs4に移行する。この寄生ダイォ一ドを用いた動作の電力変換効率は良いものではないが、各平滑コンデンサ C s (k)にエネルギが移行するのに 1秒も時間を要しない。このように、各平滑コンデンサ Cs (k)に電圧が発生し各電源 Vskが動作する。

[01 1 1 ] 動作の詳細について述べる。平滑コンデンサ Cs (k)に電圧が形成されると、抵抗 R 1を介してコンデンサ C 1、 C 2を充電する。電圧はッ Iナーダイォード Z 1のツエナー電圧となり、ここでは 1 6 Vとしている。この電圧の供給により、 C 1、 C 2、 Z 1の並列体に出力電圧 Vso (k)が発生して、クロック発生回路 d 1、誤差増幅回路 d 2、コンパレータ回路 d 3に供給され、各回路 d 1〜d 3は動作するとともに、電源 Vskが動作する。

抵抗 R 1は、電力損失を抑えるため比較的大きな抵抗値にしているため、電源 Vskの動作前における抵抗 R 1を介したエネルギ供給では、各回路内の M0 SFETを動作させるのに十分ではない。電源 Vskが動作開始すると、非絶縁形の DC/DCコンバータ 1 0が動作して該 DC/DCコンバータ 1 0を介して電圧 Vs i (k) から電圧 Vso (k)に変換され、そのエネルギ量は、各回路内の M0SFETを動作させるのに十分である。

[01 12] 図 2 8は、コンパレータ回路 d 3の誤差増幅回路 d 2側の入力端子の電圧 D aと、クロック発生回路 d 1側の入力端子の電圧 D bと、出力端子の電圧 D cと、 M0SFETM 2のゲート電圧 D dを示す。誤差増幅回路 d 2は、 2つの入力端子間の電圧がゼロになるような電圧 Daを出力する。すなわち、出力電圧 Vso(k) (1 5 V) が、ツエナーダイオード Z 2が定める目標電圧（1 5 V) になるように電圧 D aを定める。電圧 D bは鋸波状の電圧であり、クロック発生回路 d 1からの矩形波電圧を CR回路を介することにより形成されている。電圧 Daと D bがコンパレータ回路 d 3で比較されて矩形波電圧 D cが形成される。例えば、出力電圧 Vso(k)を抑える場合には、電圧 Daが低くなリ、結果として矩形波電圧 Dcのハイ電圧期間は短くなる。矩形波電圧 D cによリ M0SFETM 1がオンオフし、 M0SFETM 1のソース端子の電圧を基準として M0SFETM2のゲー卜端子の電圧がロウハイと変化する。 M0SFETM2は p形 M0SFETなので、ロウでオン、ハイでオフの動作となる。抵抗 R7と R8 との分圧により、 M0SFETM2のゲート■ソース間電圧は最大定格以内になるようになつている。このように M0SFETM2が、オン時間を制御されてオンォフ動作することにより、平滑コンデンサ Cs(k)からエネルギを移行し出力端子 Com(k)、 Vsh(k)間の電圧 Vso(k)が所定の電圧（1 5V) になるように制御される。

[0113] この実施の形態では、 DCZDC電力変換装置を構成する各回路を駆動する電源 Vskを、各回路内の平滑コンデンサ Cs(k)から非絶縁形の DC/DCコンバータ 1 0を介して電力供給するように構成した。このため、入力電圧部と各電源 Vsk間の配線やそのためのコネクタ等が不要で、またトランスを用いて各電源間を絶縁する必要もなく、小型で変換効率の良い電源構成となる。これにより、 DCZDC電力変換装置の高効率化、小型化が図れる。

[0114] なお、上記実施の形態では、入力電圧 Vsi (k)が 20 V以上を想定して DC/DC コンバータ 1 0は降圧形の回路構成を示したが、入力電圧 Vsi (k)が低い、例えば 1 0V以下の場合は昇圧形の DC/DCコンバータ 1 0を用いる。

[0115] また上記実施の形態では、 DCZDC電力変換装置の各回路を駆動する電源 Vskの基準電圧を Com (k)とし、各回路内のゲー卜駆動回路等の制御部を基準電圧 Com (k)で構成しているが、各回路内のゲー卜駆動回路等の制御部を電圧端子 Vcomの電圧基準で構成し、電源 Vskの基準電圧を Vcomとして電圧 Vcom基準で M0SFETM 2を駆動しても良く、配線の引き回しが多少複雑になるが、変換効率の良い電源構成となる。

産業上の利用可能性

駆動用インバータ回路と整流回路とから成る複数の回路毎に平滑コンデンサを並列配置して、エネルギ移行用コンデンサの充放電を利用する D CZ D C電力変換装置に広く適用できる。

Claims

請求の範囲

[1 ] 制御電極によリオンオフ動作が制御される複数の半導体スイッチング素子と平滑コンデンサとから成る複数の回路を、隣接回路間にそれぞれコンデンサおよびィンダクタの直列体を配して接続し、

上記複数の回路の内、所定の回路を駆動用インバータ回路に用い、他の回路を整流回路に用いて、上記各直列体のコンデンサの充放電により直流 Z直流変換を行うことを特徴とする D CZ D C電力変換装置。

[2] 上記各回路は、上記複数の半導体スイッチング素子である高圧側スィッチおよび低圧側スィツチを直列接続して上記平滑コンデンザの正負端子間に接続した回路であり、該複数の回路を直列に接続し、該各回路内の上記高圧側スィッチと上記低圧側スィツチとの接続点を中間端子として、隣接する該各回路の中間端子間にそれぞれ上記直列体を接続したことを特徴とする請求項 1に記載の D CZ D C電力変換装置。

[3] トランスを備えて、上記複数の回路を該トランスの 1次巻線に接続された第 1の回路と該トランスの 2次巻線に接続された第 2の回路とで構成し、上記直列体は上記 1次巻線あるいは上記 2次巻線に直列に接続されることを特徴とする請求項 1に記載の D CZ D C電力変換装置。

[4] 上記複数の回路内の所定の回路の平滑コンデンザの正負端子に入出力用の電圧端子を接続し、上記所定の回路は、両側が上記複数の回路内の他の回路に接続されて中間に位置することを特徴とする請求項 1〜 3のいずれか 1項に記載の D CZ D C電力変換装置。

[5] 上記各半導体スイッチング素子は、ソース，ドレイン間に寄生ダイオードを有するパワー M O S F E丁、あるいはダイオードを逆並列に接続した半導体スィツチング素子であることを特徴とする請求項 1〜 3のいずれか 1項に記載の D CZ D C電力変換装置。

[6] 上記駆動用インバータ回路内の上記半導体スイッチング素子のオンオフ制御のための駆動用ゲー卜信号を生成する駆動用ゲー卜信号生成手段と、上記整流回路内の上記半導体スイッチング素子のオンオフ制御のための整流用ゲ一卜信号を、上記駆動用ゲー卜信号とは別に生成する整流用ゲー卜信号生成手段とを備えたことを特徴とする請求項 5に記載の D CZ D C電力変換装置

[7] 上記各直列体のコンデンサ容量とインダクタンスとで決まる共振周期は等し

上記整流用ゲー卜信号は、上記駆動用ゲー卜信号の各パルスの立ち上がりタイミングから上記共振周期の 1 Z 2の期間の範囲内で発生されるパルスから成ることを特徴とする請求項 6に記載の D CZ D C電力変換装置。

[8] 上記整流用ゲート信号の各パルスは、上記駆動用ゲート信号のパルスと、立ち上がリタイミングがー致すると共に立ち下がリタイミングが所定時間早いことを特徴とする請求項 7に記載の D CZ D C電力変換装置。

[9] 上記整流用ゲー卜信号の各パルスは、パルス幅が上記共振周期の 1 Z 2と該一致することを特徴とする請求項 7または 8に記載の D CZ D C電力変換装置。

[10] 上記整流回路の上記中間端子の出力電流あるいは上記直列体を流れる電流を検出する電流検出手段を備え、上記整流用ゲー卜信号生成手段は、上記電流検出手段による検出電流に応じて上記整流用ゲー卜信号を生成することを特徴とする請求項 7または 8に記載の D CZ D C電力変換装置。

[11 ] 上記電流検出手段は、上記直列体内の上記コンデンサあるいは上記インダクタの両端電圧を検出し、該検出電圧から上記直列体を流れる電流を検出することを特徴とする請求項 1 0に記載の D CZ D C電力変換装置。

[12] 上記平滑コンデンサの端子に接続される、該 D CZ D C電力変換装置の入出力用端子の対を複数組備えることを特徴とする請求項 1〜 3のいずれか 1 項に記載の D CZ D C電力変換装置。

[13] 上記各回路は、該回路を動作させるための電源を備え、該各電源は、上記各回路内の平滑コンデンサから D CZ D Cコンバータを介して電力供給することを特徴とする請求項 1〜 3のいずれか 1項に記載の D CZ D C電力変換装置。