WO2007114334A1 - 回路基板、回路基板の検査方法、およびその製造方法 - Google Patents

回路基板、回路基板の検査方法、およびその製造方法 Download PDF

Info

Publication number
WO2007114334A1
WO2007114334A1 PCT/JP2007/057094 JP2007057094W WO2007114334A1 WO 2007114334 A1 WO2007114334 A1 WO 2007114334A1 JP 2007057094 W JP2007057094 W JP 2007057094W WO 2007114334 A1 WO2007114334 A1 WO 2007114334A1
Authority
WO
WIPO (PCT)
Prior art keywords
solder
circuit board
force
mer
melting point
Prior art date
Application number
PCT/JP2007/057094
Other languages
English (en)
French (fr)
Inventor
Yukihiro Ishimaru
Toshiyuki Kojima
Rikiya Okimoto
Original Assignee
Matsushita Electric Industrial Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co., Ltd. filed Critical Matsushita Electric Industrial Co., Ltd.
Priority to JP2008508652A priority Critical patent/JPWO2007114334A1/ja
Priority to US12/295,478 priority patent/US20090202142A1/en
Publication of WO2007114334A1 publication Critical patent/WO2007114334A1/ja

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3442Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.

Definitions

  • Circuit board circuit board, method of inspecting circuit board, and method of manufacturing the same
  • the present invention relates to a circuit board on which an electronic component is mounted, and more particularly to a technique for inspecting the presence or absence of solder remelting.
  • active components for example, semiconductor elements
  • passive components for example, capacitors
  • the degree of freedom in arranging electronic components is increased compared to the case of surface mounting, the improvement of high frequency characteristics can be expected by optimizing the wiring between the electronic components.
  • LTCC low-temperature ceramic
  • LSI semiconductor devices
  • the circuit component built-in module 400 shown in FIG. 1 includes a substrate 401 on which insulating substrates 40 la, 401 b, and 401 c are stacked, and lines, line notches 402 a, 402 b, formed on the main surface and the inner surface of the substrate 401. 402 c and 402 d, and a circuit component 403 disposed inside the substrate 401 and connected to a wiring pattern.
  • Wiring patterns 402a, 402b, 402c, and 402d are electrically connected by inner vias 404 and
  • the insulating substrates 401a, 401b, and 401c are composed of a mixture containing an inorganic filler and a thermosetting resin.
  • Patent Document 1 Japanese Patent Application Laid-Open No. 11 220262
  • circuit component built-in module 400 since the circuit components 403 (403a and 403b) are embedded in the insulating substrate 401, the circuit component 403 and the line component 402 (402a and 402b) are not included. , 402c), it is very difficult to easily detect the quality of soldering electrically connected. In particular, even if the solderability of the circuit component built-in module 400 itself is confirmed by an electrical inspection or the like, the circuit component built-in module 400 is built-in at the time of secondary mounting on a wiring board such as a mass board. It is extremely difficult to confirm whether the solder has remelted and becomes defective.
  • solderability When the circuit component is not embedded, a pad for evaluating solderability is prepared as proposed in, for example, JP-A-8-298360, and solder is removed by reflow or the like. After dissolution, it is possible to evaluate solderability by inspecting the size of the wetting spread by appearance or measuring the electrical resistance between pads.
  • the remelting test of the solder should be carried out using the soldering inspection method proposed in JP-A-8-298360. You can't.
  • the inability to inspect the solder re-melting means that even if it appears that the circuit parts are electrically connected by the solder, it actually moves physically due to the re-melting of the solder, resulting in insulation. Deterioration may occur, or remelting of the solder may cause voids in the solder, resulting in reduced reliability.
  • the present invention has been made in view of the above-mentioned point of view, and a main object of the present invention is to provide a component-embedded substrate or circuit substrate having a solder mer force capable of inspecting re-melting of solder. .
  • the circuit board of the present invention is a circuit board of the present invention.
  • the solder mer force is composed of a first solder having a first melting point, and the electronic component is mounted on the insulating layer by a second solder having a second melting point lower than the first melting point. Be done.
  • the method of inspecting the characteristics of the circuit board according to the present invention is a method of inspecting the characteristics of the circuit board when connecting another electric member to the circuit board on which the electronic component is mounted by solder.
  • the circuit board is previously provided with a solder mer force having a first melting point, and the other electrical member is connected to the circuit board,
  • the method for producing a circuit board of the present invention is
  • a method of manufacturing a circuit board on which an electronic component is mounted comprising:
  • the circuit board is provided with a solder mer force composed of a first solder having a first melting point, and the electronic component is mounted on the circuit board by a solder having a melting point equal to the first melting point.
  • the remelting of the solder having the first melting point can be inspected by detecting the solder mer's force provided in the wiring substrate.
  • FIG. 1 is a perspective view showing a configuration of a component built-in board including an embodiment of the present invention.
  • FIG. 2A The configuration of the circuit board 100 provided with the solder mer force 10 according to the embodiment of the present invention It is a sectional view shown typically.
  • FIG. 2B A sectional view schematically showing a configuration of a circuit board 100 provided with a solder mer force 10 according to an embodiment of the present invention.
  • FIG. 3A It is a X-ray fluoroscopic top view of the solder mer force 10 shown to FIG. 2A.
  • FIG. 3B is an X-ray transparent top view of the solder mer force 10 shown in FIG. 2B.
  • FIG. 4B A sectional view schematically showing a configuration of a circuit board 100 provided with a solder mer force 10 according to an embodiment of the present invention.
  • FIG. 5A A sectional view schematically showing a configuration of a circuit board 100 provided with a solder mer force 10 according to an embodiment of the present invention.
  • FIG. 5B A sectional view schematically showing a configuration of a circuit board 100 provided with a solder mer force 10 according to an embodiment of the present invention.
  • FIG. 6A is a cross-sectional view of a first process for illustrating a method of manufacturing a component built-in substrate according to an embodiment of the present invention.
  • FIG. 7A is a cross-sectional view of a fifth step for illustrating the method of manufacturing the component built-in substrate according to the embodiment of the present invention.
  • 7C is a seventh process sectional view for illustrating a method of manufacturing a component built-in board according to an embodiment of the present invention.
  • FIG. 8A A first method for explaining a method of detecting a component built-in substrate according to an embodiment of the present invention It is process sectional drawing.
  • FIG. 10A is a cross-sectional view of a first step of the inspection method of the mounted body according to the embodiment of the present invention.
  • FIG. 10B is a cross-sectional view of a second step for illustrating the method of manufacturing a mounted body according to the embodiment of the present invention.
  • FIG. Ll A phase diagram of the Sn_Sb system.
  • FIG. 12A is a view showing the relationship between conductive particles and melting point (solid line).
  • FIG. 13A is a top view of the solder mer's force 10 as viewed from above.
  • FIG. 13B is a top view of the solder mer force 10 as viewed from above.
  • FIG. 14A is a top view showing the shape of a solder-mer force 10.
  • FIG. 14B A top view showing the shape of the solder-mer force 10.
  • FIG. 14C is a top view showing the shape of the solder-mer force 10.
  • FIG. 14D is a top view showing the shape of the solder-mer force 10.
  • FIG. 15A A sectional view schematically showing a configuration of a circuit board 100 provided with a solder mer force 10 according to an embodiment of the present invention.
  • circuit board 100 It is a sectional view showing typically composition of circuit board 100 provided with solder mer's power 10 in an embodiment of the present invention.
  • FIG. 16A A cross-sectional view schematically showing a configuration of a circuit board 100 provided with a solder mer force 10 according to an embodiment of the present invention.
  • 16B A sectional view schematically showing a configuration of a circuit board 100 provided with a solder mer force 10 according to an embodiment of the present invention.
  • 7A A sectional view schematically showing a configuration of a circuit board 100 provided with a solder mer force 10 according to an embodiment of the present invention.
  • FIG. 7B A sectional view schematically showing a configuration of a circuit board 100 provided with a solder mer force 10 according to an embodiment of the present invention.
  • a circuit board according to an embodiment of the present invention will be described with reference to FIG.
  • FIGS. 2A and 2B schematically show a cross-sectional structure of the circuit board 100 provided with the solder mer force 10 of the present embodiment.
  • FIG. 2A is a state of solder force 10 showing that the solder has not remelted
  • FIG. 2B is a state of solder strength 10 showing that the solder has remelted.
  • FIG. 2A shows the state before reflow
  • FIG. 2B shows the state after reflow.
  • the circuit board 100 constitutes, for example, a primary board to be secondarily mounted on a secondary board (a mother board) 51, 200 which is an example of another electric member.
  • circuit board 100 is provided with the structure shown in FIG. 1 as an entire structure, and electronic components are mounted on the inside of the substrate, the surface of the substrate, or the inside of the substrate and the surface of the substrate. Electronic parts are not shown in part of the drawings for explaining the present embodiment including 2B etc. doing.
  • the circuit board 100 of the present embodiment includes an upper layer substrate 22, a lower layer substrate 21, and a connection resin layer 24 connecting the upper layer substrate 22 and the lower layer substrate 21.
  • the connecting resin layer 24 is made of an insulator, and the upper substrate 22 and the lower substrate 21 constitute an insulating layer 20.
  • the solder force 10 of this embodiment is composed of the first solder 12 and provided between the insulating layers 20.
  • the first solder 12 is composed of a solder having a first melting point, for example, Sn_Sb as a main component.
  • the solder force 10 is stored in a storage chamber 25 provided inside the circuit board 100. Specifically, the solder force 10 is disposed on the electrode pattern 23 exposed to the storage chamber 25.
  • a first electronic component (not shown) is provided on upper surface 20a or lower surface 20b of circuit board 100, and the first electronic component is mounted on circuit board 100 by a second solder (not shown). Be done.
  • the second solder has a second melting point lower than the first melting point.
  • the second solder is made of, for example, Pb free solder.
  • a second electronic component (not shown) may be provided inside the insulating layer 20 (specifically, between the upper substrate 22 and the lower substrate 21), in which case the circuit substrate 100
  • the component-embedded substrate in the form in which the electronic components of
  • the connecting resin layer 24 is made of a composite sheet composed of a resin and an inorganic filler.
  • the hammer force 10 is disposed between the upper layer substrate 22 and the lower layer substrate 21.
  • the solder mer force 10 is composed of the unmelted first solder.
  • a storage chamber 25 is formed in part of the connecting resin layer (composite sheet) 24, and a solder mer's force 10 is provided in the storage chamber 25. More specifically, the solder force 10 is disposed on the electrode pattern 23 of the lower substrate 21 exposed in the storage chamber 25.
  • the solder-mer force 10 of the illustrated example is composed of the first solder 12, and the first solder 12 is placed on the electrode pattern 23 through the flux 14.
  • the solder mer force 10 is a marker for checking re-melting of the solder, and when the solder mer force 10 reaches a predetermined temperature (specifically, the first melting point, that is, the melting point of the first solder 12), The solder 12 of 1 is melted to be in the state shown in FIG. 2B.
  • FIG. 2B shows a third solder that is a connection material for a second electronic component (not shown) mounted on circuit board 100 when circuit board 100 reaches a predetermined temperature (first melting point) or higher.
  • first melting point a predetermined temperature
  • the first solder 12 constituting the solder mer force 10 melts and spreads wet on the electrode pattern 23. Then, the first solder 12 in the unmelted state shown in FIG. 2A is compared with the first solder 12a in the melted, wetted and spread state shown in FIG. 2B. Specifically, the shape and characteristics of the solder mer force 10 (the first solder 12 in the unmelted state and the first solder 12a in the melted state) are confirmed. This makes it possible to detect whether remelting has occurred in the third solder which is the connection material of the second electronic component. Remelting of the third solder occurs when the circuit board 100 is exposed to a temperature above the first melting point (ie, the first melting point).
  • the electrode pattern 23 that forms the general shape of the shape by receiving the first solder 12a in a molten state may be a triangle, a star, a cross, or the like, in addition to the illustrated rectangular one.
  • solder mer force inspection (dissolution judgment) can be performed not only by X-ray inspection but also by electrical inspection. Specifically, for example, a configuration in which the solder force 10 consisting of the first solder 12 in an unmelted state is bridged while keeping the insulation of both patterns separated from each other and adjacent to each other. Place on Then, by detecting the insulation state of both terminals, it is possible to detect the presence or absence of melting of the solder mer force 10 S.
  • solder mer force 10 be disposed close to the second electronic component to be inspected (and the third solder as the connecting material).
  • the temperature to which electronic components are exposed can be inspected in the vicinity with high accuracy.
  • FIG. 4A shows the solder mer force formed by placing the unmelted first solder 12 on the pair of electrode patterns 26, 26. 10 is shown.
  • the electrode patterns 26, 26 and the first solder 12 are not metal-bonded, and therefore, a pair of electrode patterns Between 26 and 26 is open (insulated state). That is, as compared with the case where the first solder 12 is melted and the pair of electrode patterns 26, 26 are completely conducted, the first solder 12 is not melted and is between the pair of electrode patterns 26, 26.
  • the electrical properties are different (eg high resistance).
  • soldermer force 10 first solder 12
  • first solder 12 melts when the temperature reaches a predetermined temperature (first melting point) or higher
  • first gap between the pair of electrode patterns 26, 26 melts, as shown in FIG. 4B.
  • Short with solder 1 2a Therefore, by detecting the short circuit of the solder mer force 10, it can be detected that the circuit board 100 is exposed to a predetermined temperature (first melting point) or higher, or that the first solder 12 is melted.
  • a cream solder can also be used as the first solder 12 that constitutes the solder-mer force 10.
  • the first solder 12 made of cream solder and the electrode patterns 26, 26 are not metal-joined, and hence the space between the pair of electrode patterns 26, 26 is open.
  • the first solder 12 having cream solder strength is melted when the temperature reaches a predetermined temperature (first melting point)
  • the melted first solder 12a has a pair of electrodes. Short between patterns 26 and 26.
  • This state transition is detected by detecting a short circuit of solder mer's force 10 consisting of tally solder. It can be detected that the circuit board 100 is exposed to a predetermined temperature (first melting point) or that the first solder 12 is melted.
  • solder mer force 10 may be embedded in connecting resin layer 24.
  • the solder-mer force 10 shown in FIG. 5A is the same as the configuration shown in FIG. 4A, and is formed in a state where the solder-mer force 10 is embedded in the connecting resin layer (composite sheet) 24.
  • the solder force 10 shown in FIG. 4A is stored in the storage chamber 25 provided in the connecting resin layer (composite sheet) 24.
  • the third solder 32 is formed on a part (land) 31 of the electrode pattern of the lower layer substrate 21.
  • the third solder 32 is a cream solder and is formed on the lands 31 by printing.
  • An electrode pattern 26 for the solder mer force 10 is formed on the lower layer substrate 21.
  • the electrode pattern 26 for the solder mer force 10 may also have the configuration shown in FIG. 2A.
  • the second electronic component 30 is placed on the lands 31 of the lower layer substrate 21 via the third solder 32.
  • the second electronic component 30 is a chip component (for example, a chip capacitor, a chip inductor, a chip resistor) or a semiconductor element (for example, a bare chip, a chip size 'package (CSP) or the like).
  • a chip part is shown as the second electronic part 30.
  • the first solder 12 is placed on the electrode pattern 26 to form the solder force 10.
  • the first solder 12 constituting the solder mer force 10 has the same material as the third solder 32 for the second electronic component 30 or a melting point (first melting point) equivalent to the melting point of the third solder 32. It is possessed.
  • solder (Sn_Sb-based solder) containing Sn_Sb as a main component is used for the first solder 12 and the third solder 32.
  • a second electronic component 30 is formed by laminating the upper layer substrate 22 via the connection resin layer 24 on the lower layer substrate 21 on which the second electronic component 30 is mounted. Built in between wiring board 2 and 22. With such a laminated structure, the circuit board 200 having the second electronic component 30 incorporated therein is formed. The solder force 10 is embedded between the upper substrate 21 and the lower substrate 22 in the same manner as the second electronic component 30. As shown in FIG. 4A, the upper substrate It is also possible to store the solder force 10 in the storage chamber 25 after forming the storage chamber 25 between 21 and the lower substrate 22.
  • an interlayer connection member (via) that electrically connects the lower layer substrate 21 and the upper layer substrate 22 can be formed in the connection resin layer 24.
  • the connecting resin layer 24 is formed of a composite material including a resin (for example, a thermosetting resin and Z or a thermoplastic resin) and an inorganic filler.
  • a thermosetting resin is used as the resin.
  • the thermosetting resin is, for example, an epoxy resin etc., and when an inorganic filler is added, the inorganic filler is, for example, Al 2 O, SiO 2, Mg ,, BN,
  • the connecting resin layer 24 from a composite material containing an inorganic filler.
  • a wiring pattern 41 is formed in advance on the upper surface 20a of the upper layer substrate 11, and as shown in FIG. 7B, the second solder 42 is formed on the lands 41 of the wiring pattern.
  • cream solder as the second solder 42 is formed on the upper layer substrate 22 by printing.
  • the second solder 42 is a solder having a melting point (second melting point) lower than the melting point (melting point of the first melting third solder 32) of the first solder 12 constituting the solder mer force 10. .
  • the reason why the second melting point of the second solder 42 is lower than the melting point (first melting point) of the third solder 32 incorporated in the circuit board 200 containing the electronic component is as follows: It is street. That is, if the second melting point of the second solder 42 is higher than the melting point of the third solder 32, connection is made at the first electronic component 30 mounted in the circuit board 200. As a result, the third solder 32a in the molten state remelts. When the melted third solder 32a is remelted, bubbles are generated in the third solder 32 and a defect is likely to occur.
  • the third solder 32 may flow out from the initial arrangement position (on the pattern).
  • a magnitude relationship is set between the melting points of the third solder 32 for primary mounting and the second solder 42 for secondary mounting so that such remelting does not occur.
  • the second solder 42 may be made of conductive particles having a melting point lower than that of the third solder 32 for the primary mounting or the first solder 12 for the solder-mer force.
  • Pb-free solder for example, Sn_Ag_Cu-based solder or Sn— ⁇ -based solder having a melting point (second melting point) lower than the melting point (first melting point) of the third solder 32 for primary mounting
  • the second solder 42 is composed of Pb solder (Sn — 37 Pb solder).
  • the first electronic component 40 is placed on the lands 41 of the upper layer substrate 22 via the second solder 42. Similar to the second electronic component 30, the first electronic component 40 is a chip component and Z or a semiconductor element.
  • a second reflow process is performed to melt the second solder 42, and the first electronic component 40 is landed on the land 31 by the melted second solder 42a. Join.
  • the first electronic component 40 is mounted on the top surface of the circuit board 200 in which the second electronic component 30 is built.
  • the second reflow process is performed at a temperature lower than the first reflow process, and specifically, a temperature at which the third solder 32 is not remelted (less than the melting point (first melting point) of the third solder) It takes place in
  • the temperature setting condition of the second reflow process is set to a temperature at which the third solder 32 does not remelt, there is actually a temperature variation in the reflow furnace.
  • the temperature of the circuit board here, the component built-in board
  • the reflow device measures and controls the temperature inside the furnace, it does not directly measure the temperature of the substrate (component-embedded substrate or circuit board), so the third solder 32
  • the reflow setting temperature is set to a temperature that does not remelt, if the temperature inside the substrate actually causes the third solder 32 to remelt, remelting occurs as a real problem. obtain.
  • the solder force 10 of the circuit board 200 is detected. That is, it is detected through the solder mer force 10 whether the third solder 32 a in the molten state, which is a connection material of the second electronic component 30 built in the circuit board 200, is not remelted.
  • the state (open or short) of the solder-mer force 10 can be determined by performing an electrical inspection. Also shown in Figure 2A, Figure 2B In the case of using the solder-mer force 10, re-melting can be detected by performing X-ray measurement (50).
  • solder balls 46 are formed on the lower surface 20b of the circuit board 200 to produce a component built-in module (or component built-in package) 300, as shown in FIG. 9B.
  • the state of the solder force 10 can also be determined.
  • a double-sided wiring board is used as the lower layer substrate 21, and solder balls (or solder bumps) 46 are formed on terminals (land) 45 of the lower layer substrate 21.
  • the formation of the solder balls 46 can be performed S by using solder balls for a Bonore 'grid' array (BGA).
  • the component built-in module 300 shown in FIG. 9A or 9B is mounted on a wiring board 51 such as a mass board as shown in FIG. 10A, and a mounting body (component built-in module mounting body) It is also possible to form 350. In that case, as shown in FIG. 10B, a test of remelting in the mounting body 350 can be performed using the solder mer force 10.
  • the first solder 12 constituting the solder mer force 10 can use a solder material containing Sn—Sb as a main component.
  • the reason for using this solder material is that the melting point can be changed by the content of Sb.
  • the phase diagram of the Sn-Sb system is shown in Fig. 11 along with several melting points. For example, the melting point is 232 ° C. when Sb is 0%, and the melting point is 246 when Sb is 10%.
  • the Sn--Sb-based solder has a disadvantage that it is weak to stresses such as thermal shock and easily cracked.
  • the first solder 12 is embedded in the connecting resin layer 24 as in the above-mentioned configuration, the defect can be avoided, and new advantages can be obtained in that respect as well.
  • the first solder 12 constituting the solder-mer force 10 can be other than Sn—Sb-based solder.
  • FIG. 12 is a table showing the relationship between conductive particles used as solder and the melting point (solid phase line).
  • the first solder 12 constituting the solder mer force 10 and the second and third solders for the first and second electronic components in consideration of the magnitude relationship of the melting point 32 , 42 and should be selected.
  • conductive particles other than this table.
  • a second solder having a second melting point lower than the first melting point is provided after providing the solder marker 10 formed of the solder 12 having the first melting point.
  • the first electronic component 40 is mounted on the top surface 20 a of the circuit board 200 by the reference numeral 42.
  • the remelting of the third solder 32 (the connection material of the second electronic component) having a melting point equal to the first melting point is inspected by detecting the solder mer force 10 provided in the circuit board 200. I can do it. Therefore, it becomes possible to detect the presence or absence of re-melting of the third solder 32 of the second electronic component 30 built in the circuit board 200, and the reliability of the circuit board 200 can be inspected with high accuracy. Can.
  • solder mer force 10 is provided in the circuit board 200 (or the circuit board 100 not incorporating the electronic component), the variation during the reflow process (reflow) It is possible to check whether the substrate has been exposed to the specified temperature or more due to temperature deviation, etc., by means of the solder mer force 10. Therefore, it is possible to prevent the decrease in product reliability.
  • the solder mer force 10 of the present embodiment can be used for other uses which are used only for the re-melting check of the circuit board 200 in which the electronic component is built. For example, in the configurations shown in FIG. 2 to FIG. 5B, an effect is obtained that it can be confirmed whether the reflow temperature is higher than the appropriate temperature. Note that this effect can be obtained similarly even in a circuit board which does not contain an electronic component. This will be further described below.
  • the reflow temperature of the reflow process As a cause of degrading the quality of the substrate, there is an abnormal rise in the reflow temperature. In particular, after Pb-free is widely used, the reflow temperature of the reflow process is rising, and therefore, the mounting process of electronic parts is in a severe situation with respect to the substrate. When the reflow temperature is too high, the resin constituting the substrate is deteriorated, and the adhesion strength of the lands is reduced, and the lands and the electrodes are easily peeled off in the inner layer and the outer layer of the substrate.
  • the reflow device controls the temperature inside the device due to its structure, but can not control the temperature of the product itself such as the substrate, and in fact the substrate may be exposed to high temperatures due to variations etc. Source is possible. Therefore, it is a very important technique to provide the marker 10 on the substrate and check if reflow is not higher than the appropriate temperature.
  • solder mer force 10 of the present embodiment is also possible to configure the solder mer force 10 of the present embodiment as a temperature marker by making use of different types of first solders 12 (having different melting points).
  • first solders 12 having different melting points
  • FIG. 12B a plurality of types of soldermer forces 10 are produced by the first solder 12 group selected from the conductive particles shown in FIG. It is possible to evaluate the force (for example, the internal temperature of the substrate) of what degree C.
  • the solder force 10 of the present embodiment can be modified as follows.
  • 13A and 13B are views of the solder mer force 10 as viewed from above.
  • the solder mer force 10 shown in FIG. 13A has a configuration in which a marker member made of the unmelted first solder 12 is bridged between electrode patterns 27 having a resist (solder resist) 29 formed on the periphery. Since the first solder 12 has surface tension when it melts, as shown in FIG. 13B, as the first solder 12 melts, the solder mer force 10 is different from the state shown in FIG. 13A before the melting. It becomes a thing. If you observe this change, you can force S to perform a test with solder-mer force 10.
  • solder 12 is shaped so as to have corners at the outer peripheral edge in a plan view, the corners are deformed and rounded by surface tension during melting.
  • the left side in FIGS. 14A to 14D is a solder mer force 10 composed of the unmelted first solder 12, and their corners are deformed and rounded by melting, respectively, as shown in FIG. 14A to FIG. It can be shaped like the right side in 14D. Therefore, if these changes in shape are observed, it is possible to carry out an examination by the hand hammer force 10.
  • the force of forming the solder mer force 10 using the first solder 12 in the form of cream solder is not limited to this.
  • FIG. It is also possible to construct 10 from solder balls consisting of the first solder 12.
  • an adhesive 28 may be provided to bond the first solder 12 and the electrode 26 shown in FIG. 15A. This is because, when the first solder 12 is carried in the connecting resin layer (composite sheet) 24, the first solder 12 is fixed by the adhesive 28 so as not to move by the flow of the resin. It is. Thus, even when the first solder 12 is fixed by the adhesive 28, when the first solder 12 is melted, the melted first solder 12a and the electrode 26 are metal as shown in FIG. 16B. Since the electrodes 26 are joined together and short-circuited, it is possible to perform a nodmer force detection.
  • solder mer force 10 by combining the first solder 12 and a conductive member (typically, a metal member or 0 ⁇ chip resistance) 13. is there .
  • a conductive member typically, a metal member or 0 ⁇ chip resistance
  • the metal member 13 is mounted on the unmelted first solder 12 (for example, cream solder)
  • the first solder 12 is not melted, so the electrodes 26 are electrically open. It becomes.
  • the first solder 12 is melted, as shown in FIG.
  • the melted first solder 12a and the electrode 26 are metal-bonded, and the melted first solder 12a and the metal member 13 are also Shows the characteristic of the part in a state where the electrodes 26 are shorted since the metal bonding is performed. Due to the difference between the two, it is possible to carry out a solder-mer test.
  • the force at which the solder mer force 10 is mounted in the substrate may or may not be necessary.
  • the electronic component is embedded using a sheet (for example, a composite sheet for multi-cavity) 110 for taking a large number of modules (circuit board 200 having an electronic component etc.).
  • the solder marker 10 can be provided at a location (outer frame 150) other than the area where the circuit board 200 incorporating the electronic component is located. If solder force 10 is provided at such a place, solder force detection can be performed without wasting the substrate and the area is very efficient.
  • Circuit board 200 (the component built-in module 300, mounting which incorporates the electronic components as described above
  • the body 350 is preferably mounted on an electronic device.
  • portable electronic devices for example, mobile phones, PDAs, etc.
  • electronic devices such as so-called digital home appliances (digital television etc.).

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

 本発明の回路基板は、絶縁層と、前記絶縁層に実装される第1の電子部品と、前記絶縁層に設けられるハンダマーカとを備える。前記ハンダマーカは、第1の融点を有する第1のハンダから構成される。前記第1の電子部品は、前記第1の融点よりも低い第2の融点を有する第2のハンダによって前記絶縁層に実装される。

Description

明 細 書
回路基板、回路基板の検査方法、およびその製造方法
技術分野
[0001] 本発明は、電子部品が実装された回路基板に関し、特に、ハンダ再溶融の有無を 検査する技術に関する。
背景技術
[0002] 近年のエレクトロニクス機器の小型化 ·薄型化、高機能化に伴って、回路基板に実 装される電子部品の高密度実装化、および、電子部品が実装された回路基板の高 機能化への要求が益々強くなつている。このような状況の中、電子部品を基板中に 坦め込んだ部品内蔵基板が開発されている(例えば、特許文献 1)。
[0003] 部品内蔵基板では、通常、回路基板の表面に実装している能動部品(例えば、半 導体素子)や受動部品(例えば、コンデンサ)を基板の中に坦め込んでいるので、基 板の面積を削減することができる。また、表面実装の場合と比較して、電子部品を配 置する自由度が高まるため、電子部品間の配線の最適化によって高周波特性の改 善なども見込むことができる。
[0004] 今日、既にセラミック基板の分野では、電子部品を内蔵した LTCC(Low Temperatu re Co-fired Ceramics)基板が実用化されているものの、これは重く割れやすいため大 型の基板に適用することが難しぐしかも、高温処理が必要なので LSIのような半導 体素子を内蔵できないなど制約が大きい。最近注目されているのは、樹脂を用いた 回路基板に部品を内蔵した部品内蔵基板であり、これは、 LTCC基板とは異なり、基 板の大きさに対する制約が少なぐ LSIの内蔵も可能であるという利点も有している。
[0005] 次に、図 1を参照しながら、特許文献 1に開示された部品内蔵基板(回路部品内蔵 モジュール)について説明する。図 1に示す回路部品内蔵モジュール 400は、絶縁 性基板 40 la,401b,および 401cを積層した基板 401と、基板 401の主面および内 咅に形成された酉己 ,線ノ ターン 402a,402b,402cおよび 402dと、基板 401の内咅 こ 配置され配線パターンに接続された回路部品 403とを備える。配線パターン 402a,4 02b,402c,および 402dは、インナービア 404によって電気的に接続されており、そ して、絶縁性基板 401a,401b,および 401cは、無機フイラと熱硬化性樹脂とを含む 混合物から構成される。
特許文献 1 :特開平 11 220262号公報
発明の開示
発明が解決しょうとする課題
[0006] 回路部品内蔵モジュール 400では、回路部品 403 (403a,403b)は、絶縁性基板 401内に ffiめ込まれているため、回路咅品 403と酉己 ,線ノ ターン 402 (402a,402b,4 02c)とを電気的に接続するハンダ付けの良否を簡便に検出することが非常に難しい 。特に、回路部品内蔵モジュール 400自体のハンダ付けの良否を電気検査等で確 認したとしても、その回路部品内蔵モジュール 400をマザ一ボード等の配線基板に 二次実装する際のリフロー時に、内蔵されたハンダが再溶融して不良となったか否か を確認することが極めて困難である。
[0007] 回路部品が埋め込まれていない場合には、例えば特開平 8— 298360号公報に提 案されているように、ハンダ付け性を評価するためのパッドを用意し、リフロー等でハ ンダを溶解させたうえで、濡れ広がりの大きさを外観で検査したり、パッド間の電気抵 抗を計測したりすることによってハンダ付け性を評価することが可能である。しかしな がら、図 1に示すハンダ部分が樹脂によってモールドされている基板構造においては 、特開平 8— 298360号公報で提案されたハンダ付け検査方法を用いて、ハンダの 再溶融の検査を行うことはできなレ、。ハンダの再溶融の検査ができないことは、ハン ダにより回路部品が電気的に接続されているように見えても、実際にはハンダが再溶 融することで物理的に移動して絶縁性の劣化が生じたり、あるいは、ハンダの再溶融 によってハンダ内にボイドが生じたりして、信頼性の低下をもたらす可能性がある。
[0008] 本発明は力かる点に鑑みてなされたものであり、主たる目的は、ハンダの再溶融を 検査することができるハンダマー力を備えた部品内蔵基板または回路基板を提供す ることにある。
課題を解決するための手段
[0009] 本発明の回路基板は、
絶縁層と、 前記絶縁層に実装される電子部品と、
前記絶縁層に設けられるハンダマー力と、
を備え、
前記ハンダマー力は、第 1の融点を有する第 1のハンダから構成され、 前記電子部品は、前記第 1の融点よりも低い第 2の融点を有する第 2のハンダによ つて前記絶縁層に実装される。
[0010] 本発明の回路基板の特性検查方法は、電子部品がハンダによって実装された回 路基板に、他の電気部材を接続する際における前記回路基板の特性を検査する方 法であって、
予め、前記回路基板に、第 1の融点を有するハンダマー力を設けたうえで、当該回 路基板に前記他の電気部材を接続し、
前記他の電気部材接続後に前記ハンダマー力の溶融の有無を検出することで、前 記回路基板が前記他の電気部材接続時に前記第 1の融点に曝されたか否かを判定 する。
[0011] 本発明の回路基板の製造方法は、
電子部品が実装された回路基板の製造方法であって、
前記回路基板に、第 1の融点を有する第 1のハンダから構成されるハンダマー力を 設けるとともに、前記回路基板に、前記第 1の融点と同等の融点を有するハンダによ つて前記電子部品を実装する工程と、
前記回路基板に、前記第 1の融点よりも低い第 2の融点を有する第 2のハンダによ つてもう一つの前記電子部品を実装する工程と、
を含む。
発明の効果
[0012] 本発明によると、配線基板内に設けられたハンダマー力を検查することによって、第 1の融点を有するハンダの再溶融を検査することができる。
図面の簡単な説明
[0013] [図 1]本発明の実施形態を含む部品内蔵基板の構成を示す斜視図である。
[図 2A]本発明の実施形態におけるハンダマー力 10を備えた回路基板 100の構成を 模式的に示す断面図である。
園 2B]本発明の実施形態におけるハンダマー力 10を備えた回路基板 100の構成を 模式的に示す断面図である。
[図 3A]図 2Aに示すハンダマー力 10の X線透視上面図である。
[図 3B]図 2Bに示すハンダマー力 10の X線透視上面図である。
園 4A]本発明の実施形態におけるハンダマー力 10を備えた回路基板 100の構成を 模式的に示す断面図である。
園 4B]本発明の実施形態におけるハンダマー力 10を備えた回路基板 100の構成を 模式的に示す断面図である。
園 5A]本発明の実施形態におけるハンダマー力 10を備えた回路基板 100の構成を 模式的に示す断面図である。
園 5B]本発明の実施形態におけるハンダマー力 10を備えた回路基板 100の構成を 模式的に示す断面図である。
[図 6A]本発明の実施形態に係る部品内蔵基板の製造方法を説明するための第 1の 工程の断面図である。
園 6B]本発明の実施形態に係る部品内蔵基板の製造方法を説明するための第 2の 工程の断面図である。
園 6C]本発明の実施形態に係る部品内蔵基板の製造方法を説明するための第 3の 工程の断面図である。
園 6D]本発明の実施形態に係る部品内蔵基板の製造方法を説明するための第 4の 工程の断面図である。
[図 7A]本発明の実施形態に係る部品内蔵基板の製造方法を説明するための第 5の 工程の断面図である。
園 7B]本発明の実施形態に係る部品内蔵基板の製造方法を説明するための第 6の 工程の断面図である。
園 7C]本発明の実施形態に係る部品内蔵基板の製造方法を説明するための第 7の 工程断面図である。
[図 8A]本発明の実施形態に係る部品内蔵基板の検查方法を説明するための第 1の 工程断面図である。
園 8B]本発明の実施形態に係る部品内蔵基板の検査方法を説明するための第 2の 工程断面図である。
園 9A]本発明の実施形態に係る部品内蔵モジュールの検查方法を説明するための 第 1の工程の断面図である。
園 9B]本発明の実施形態に係る部品内蔵モジュールの検查方法を説明するための 第 2の工程の断面図である。
[図 10A]本発明の実施形態に係る実装体の検查方法を説明するための第 1の工程の 断面図である。
[図 10B]本発明の実施形態に係る実装体の製造方法を説明するための第 2の工程の 断面図である。
[図 ll]Sn_ Sb系の状態図である。
[図 12A]導電性粒子と融点(固相線)との関係を示す図である。
園 12B]本発明の変形例を示す断面図である。
[図 13A]ハンダマー力 10を上方から見た上面図である。
[図 13B]ハンダマー力 10を上方から見た上面図である。
[図 14A]ハンダマー力 10の形状を示す上面図である。
[図 14B]ハンダマー力 10の形状を示す上面図である。
[図 14C]ハンダマー力 10の形状を示す上面図である。
[図 14D]ハンダマー力 10の形状を示す上面図である。
園 15A]本発明の実施形態におけるハンダマー力 10を備えた回路基板 100の構成 を模式的に示す断面図である。
園 15B]本発明の実施形態におけるハンダマー力 10を備えた回路基板 100の構成 を模式的に示す断面図である。
園 16A]本発明の実施形態におけるハンダマー力 10を備えた回路基板 100の構成 を模式的に示す断面図である。
園 16B]本発明の実施形態におけるハンダマー力 10を備えた回路基板 100の構成 を模式的に示す断面図である。 園 17A]本発明の実施形態におけるハンダマー力 10を備えた回路基板 100の構成 を模式的に示す断面図である。
園 17B]本発明の実施形態におけるハンダマー力 10を備えた回路基板 100の構成 を模式的に示す断面図である。
園 18]電子部品を内蔵した回路基板 200が位置する領域以外の外枠 150にハンダ マーカ 10を設けた構成を示す上面図である。
符号の説明
10 /ヽンタマ一力
11 上層基板
12 ノ、ンダ
12a 溶融したハンダ
13 金属部材
14 フラックス
20 絶縁層
20a 上面
20b 下面
21 下層基板
22 上層基板
23 電極パターン
24 接続樹脂層 (コンポジットシート)
25 収納室
26 電極パターン
27 電極パターン
28 接着剤
30 電子部品
31 ランド
32 ノ、ンダ
32a 溶融したハンダ 40 電子部品
41 ランド
42 ノ、ンダ
42a 溶融したハンダ
46 ノヽンダボ一ノレ
51 配線基板(マザ一ボ -ド)
100 回路基板
150 外枠
200 部品内蔵基板
300 部品内蔵モジュール
350 実装体
400 回路部品内蔵モジユ —ノレ
発明を実施するための最良の形態
[0015] 以下、図面を参照しながら、本発明の実施の形態を説明する。以下の図面におい ては、説明の簡潔化のため、実質的に同一の機能を有する構成要素を同一の参照 符号で示す。なお、本発明は以下の実施形態に限定されない。
[0016] (実施形態 1)
図 2を参照しながら、本発明の実施形態に係る回路基板について説明する。
[0017] 図 2Aおよび図 2Bは、本実施形態のハンダマー力 10を備えた回路基板 100の断 面構造を模式的に示している。図 2Aは、ハンダが再溶融していないことを示すハン ダマー力 10の状態であり、一方、図 2Bは、ハンダが再溶融したことを示すハンダマ 一力 10の状態である。また、ハンダのリフロー工程においては、図 2Aはリフロー前の 状態を示しており、図 2Bはリフロー後の状態を示している。なお、回路基板 100は、 例えば、他の電気部材の一例である二次基板(マザ一基板) 51,200に二次実装さ れる一次基板を構成する。
[0018] また、回路基板 100は、全体構造として、図 1に示す構造を備えており、基板内部、 基板表面、または基板内部および基板表面に電子部品が実装されているが、図 2A, 図 2B等を含む本実施形態の説明に供する図面の一部では、電子部品を図示省略 している。
[0019] 図 2Aに示すように、本実施形態の回路基板 100は、上層基板 22と、下層基板 21 と、上層基板 22と下層基板 21とを接続する接続樹脂層 24とを備える。接続樹脂層 2 4は絶縁体から構成され、上側基板 22と下側基板 21とは絶縁層 20を構成する。本 実施形態のハンダマー力 10は第 1のハンダ 12から構成されて絶縁層 20の間に設け られる。第 1のハンダ 12は、第 1の融点を有する例えば Sn_Sbを主成分とするハン ダから構成される。ハンダマー力 10は、回路基板 100の内部に設けられた収納室 25 に収納される。具体的には、収納室 25に露出する電極パターン 23上にハンダマー 力 10は配置される。
[0020] 回路基板 100の上面 20aまたは下面 20bには、第 1の電子部品(不図示)が設けら れ、第 1の電子部品は、第 2のハンダ(不図示)によって回路基板 100に実装される。 第 2のハンダは、第 1の融点よりも低い第 2の融点を有する。第 2のハンダは例えば P bフリーハンダから構成される。絶縁層 20の内部(具体的には上側基板 22と下側基 板 21との間)に、第 2の電子部品(不図示)が設けられることもあり、そうすると、回路 基板 100は、第 2の電子部品が内蔵された形態の部品内蔵基板になる。
[0021] 接続樹脂層 24は、樹脂と無機フイラとから構成されたコンポジットシートからなる。ハ ンダマー力 10は、上層基板 22と下層基板 21との間に配置される。ハンダマー力 10 は、未溶融の第 1のハンダから構成される。接続樹脂層(コンポジットシート) 24の一 部には収納室 25が形成され、その収納室 25内にハンダマー力 10が設けられる。より 詳細には、ハンダマー力 10は、収納室 25内で露出する下層基板 21の電極パターン 23上に配置される。
[0022] 図例のハンダマー力 10は、第 1のハンダ 12から構成され、第 1のハンダ 12は、フラ ックス 14を介して電極パターン 23上に載置される。ハンダマー力 10は、ハンダの再 溶融をチェックするためのマーカであり、ハンダマー力 10が所定温度(具体的には、 第 1の融点、すなわち、第 1のハンダ 12の融点)に達すると、第 1のハンダ 12は溶融 して、図 2Bに示す状態になる。
[0023] 図 2Bは、回路基板 100が所定温度(第 1の融点)以上になり、回路基板 100に実 装されている第 2の電子部品(不図示)の接続材である第 3のハンダ (ノヽンダマー力 1 0と同等の融点を有する)が再溶融したことを示すハンダマー力 10の状態を示す。
[0024] 図 2Bに示すように、ハンダマー力 10を構成する第 1のハンダ 12は、溶融して、電極 パターン 23上に濡れ広がる。そこで、図 2Aに示した未溶融状態の第 1のハンダ 12と 、図 2Bに示した溶融して濡れ広がった溶融状態の第 1のハンダ 12aとを比較する。 具体的には、ハンダマー力 10 (未溶融状態の第 1のハンダ 12,溶融状態の第 1のハ ンダ 12a)の形状や特性を確認する。これにより第 2の電子部品の接続材である第 3 のハンダで再溶融が起こっているか否かを検出することができる。第 3のハンダの再 溶融は回路基板 100が第 1の融点以上の温度(すなわち、第 1の融点)に曝されるこ とで生じる。
[0025] 具体的には、図 2Aに示す未溶融状態の第 1のハンダ 12からなるハンダマー力 10 を回路基板 100上方から X線照射したうえで観察すると、図 3Aに示す画像になる。 一方、図 2Bに示す溶融状態の第 1のハンダ 12aからなるハンダマー力 10を回路基 板 100の上方力も X線照射したうえで観察すると、図 3Bに示す画像になる。両者の 形状差を区別することで、ハンダマー力検査を実行することができる。なお、ハンダマ 一力検査 (溶融判断)は、観察者が目視によって行ってもよいし、画像認識装置によ つて自動化してもよい。溶融状態の第 1のハンダ 12aを受け止めることでその形状の 概形を形作る電極パターン 23は、図示した矩形のものの他、三角形,星形,十字など の形状であってもよい。また、ハンダマー力検査 (溶融判断)は、 X線を用いた検査だ けでなく、電気検査によっても行うことができる。具体的には、例えば、未溶融状態の 第 1のハンダ 12からなるハンダマー力 10を、互いに分離しかつ隣接する両電極パタ ーンの間で、両パターンの絶縁を維持した状態で橋渡しする形態に載置する。そう すれば、両端子の絶縁状態を検查することで、ハンダマー力 10の溶融の有無を検知 すること力 Sできる。
[0026] なお、ハンダマー力 10は、検查対象である第 2の電子部品(さらにはその接続材で ある第 3のハンダ)に近接して配置するのが好ましぐそうすれば、第 2の電子部品が 曝された温度をその近傍で精度高く検査することができる。
[0027] 以下、本実施形態の検查方法を詳細に説明する。図 4Aは、未溶融の第 1のハンダ 12を一対の電極パターン 26, 26上に配置することによって構成されたハンダマー力 10を示す。この状態では、ハンダマー力 10を構成する第 1のハンダ 12は未溶融であ るので、電極パターン 26, 26と第 1のハンダ 12とは金属接合しておらず、それゆえ、 一対の電極パターン 26, 26の間はオープン(絶縁状態)になっている。すなわち、第 1のハンダ 12が溶融して一対の電極パターン 26,26の間が完全に導通しているとき と比べて、第 1のハンダ 12が未溶融で一対の電極パターン 26, 26の間に位置してい るときは電気特性が異なる(例えば、抵抗が高い)。
[0028] 所定の温度(第 1の融点)以上になってハンダマー力 10 (第 1のハンダ 12)が溶融 すると、図 4Bに示す通り、一対の電極パターン 26,26の間が溶融した第 1のハンダ 1 2aによってショートする。そのため、ハンダマー力 10のショートを検出することで、回 路基板 100が所定温度(第 1の融点)以上に曝されたこと、あるいは、第 1のハンダ 12 が溶融したことを検出できる。
[0029] なお、ハンダマー力 10を構成する第 1のハンダ 12は、クリームハンダを用いることも できる。図 4Aに示す状態において、クリームハンダからなる第 1のハンダ 12と、電極 パターン 26,26とは金属接合しておらず、それゆえ、一対の電極パターン 26, 26の 間はオープンとなる。そして、所定の温度(第 1の融点)以上になってクリームハンダ 力 なる第 1のハンダ 12が溶融すると、同様に、図 4Bに示す通り、溶融した第 1のハ ンダ 12aがー対の電極パターン 26, 26の間をショートさせる。この状態移行を、タリー ムハンダからなるハンダマー力 10のショートを検出することで検知する。回路基板 10 0が所定以上の温度(第 1の融点)に曝されたこと、あるいは、第 1のハンダ 12が溶融 したことを検出できる。
[0030] 加えて、図 5Aおよび図 5Bに示すように、ハンダマー力 10は、接続樹脂層 24の中 に埋設されていてもよレ、。図 5Aに示すハンダマー力 10は、図 4Aに示した構成と同 様であり、ハンダマー力 10が接続樹脂層(コンポジットシート) 24内に埋設された状 態で形成される。これに対して図 4Aに示すハンダマー力 10は、接続樹脂層(コンポ ジットシート) 24内に設けた収納室 25に収納される。
[0031] 図 5Aに示す構成においても、未溶融状態の第 1のハンダ 12がー対の電極パター ン 26,26上に酉己置されてレヽると、一対の電極パターン 26,26の間はオープンになる。 一方、所定の温度(第 1の融点)以上になって第 1のハンダ 12が溶融すると、図 5Bに 示すように、溶融した第 1のハンダ 12aによって電極パターン 26,26がショートする。 そのため、このショートを電気的に検出することで第 1のハンダ 12の溶融を検出でき る。このように、ハンダマー力 10が接続樹脂層 24の中に坦設した構成でも、クリーム ハンダをハンダマー力 10の第 1のハンダ 12として用いることができる。
[0032] 次に、図 6Aから図 8Bを参照しながら、本実施形態の部品内蔵基板の製造方法、 および、ハンダマー力 10による再溶融検查方法の一例について説明する。
[0033] まず、図 6Aに示すように、下層基板 21を用意した後、下層基板 21の電極パターン の一部(ランド) 31の上に、第 3のハンダ 32を形成する。第 3のハンダ 32はクリームハ ンダであり、印刷によってランド 31上に形成される。下層基板 21には、ハンダマー力 10用の電極パターン 26が形成される。また、ハンダマー力 10用の電極パターン 26 は、図 4Aに示した構成の他、図 2Aに示した構成のものを用いることもできる。
[0034] 次に、図 6Bに示すように、下層基板 21のランド 31の上に、第 3のハンダ 32を介し て第 2の電子部品 30を載置する。第 2の電子部品 30は、チップ部品(例えば、チップ コンデンサ,チップインダクタ,チップ抵抗)や、半導体素子(例えば、ベアチップ,チッ プ.サイズ'パッケージ(CSP)など)である。図 6Bでは、第 2の電子部品 30として、チ ップ部品を示す。図 6Bにおいて配線板 21に第 2の電子部品 30を実装した後、図 6C に示すように、第 1のリフロー処理を行うことで第 3のハンダ 32を溶融させて、溶融し た第 3のハンダ 32aによって第 2の電子部品 30をランド 31に接合する。
[0035] 次に、図 6Dに示すように、電極パターン 26の上に第 1のハンダ 12を載置して、ノヽ ンダマー力 10を形成する。ハンダマー力 10を構成する第 1のハンダ 12は、第 2の電 子部品 30用の第 3のハンダ 32と同じ材料、もしくは第 3のハンダ 32の融点と同等の 融点(第 1の融点)を有するものである。本実施形態では、第 1のハンダ 12および第 3 のノヽンダ 32とも、 Sn_ Sbを主成分とするハンダ(Sn_ Sb系ハンダ)が用いられる。
[0036] その後、図 7Aに示すように、第 2の電子部品 30が実装された下層基板 21の上に、 接続樹脂層 24を介して上層基板 22を積層することで第 2の電子部品 30を配線板 2 1,22間に内蔵する。このような積層構造にすることによって、第 2の電子部品 30が内 蔵された回路基板 200が形成される。ハンダマー力 10は第 2の電子部品 30と同様に 上側基板 21と下側基板 22との間に内蔵される。なお、図 4Aに示すように、上側基板 21と下側基板 22との間に収納室 25を形成したうえで、ハンダマー力 10を収納室 25 に収納することも可能である。
[0037] 本実施形態においては、接続樹脂層 24中に、下層基板 21と上層基板 22とを電気 的に接続する層間接続部材 (ビア)を形成することができる。また、接続樹脂層 24は 、樹脂 (例えば、熱硬化性樹脂および Zまたは熱可塑性樹脂)と無機フイラとを含む コンポジット材料力 形成される。本実施形態では、樹脂として、熱硬化性樹脂を用 レ、ている。また、無機フイラを実質的に用いずに、専ら熱硬化性樹脂のみから接続樹 脂層 24を構成することも可能である。熱硬化性樹脂は、例えば、エポキシ樹脂などで あり、無機フイラを添加する場合、その無機フイラは、例えば、 Al O,SiO ,Mg〇,BN,
2 3 2
A1Nなどである。無機フイラの添カ卩により、種々の物性を制御することができるので、 無機フイラを含むコンポジット材料から接続樹脂層 24を形成することが好適である。
[0038] 上層基板 11の上面 20aには予め配線パターン 41が形成されており、図 7Bに示す ように、配線パターンのランド 41の上に第 2のハンダ 42を形成する。本実施形態では 、第 2のハンダ 42としてのクリームハンダを印刷によって上層基板 22に形成する。第 2のハンダ 42は、ハンダマー力 10を構成する第 1のハンダ 12の融点(第 1の融点第 3 のハンダ 32の融点)よりも低レ、融点(第 2の融点)を有するハンダである。
[0039] 第 2のハンダ 42の第 2の融点が、電子部品を内蔵した回路基板 200に内蔵されて レ、る第 3のハンダ 32の融点( 第 1の融点)よりも低い理由は以下の通りである。すな わち、第 2のハンダ 42の第 2の融点の方が第 3のハンダ 32の融点よりも高ければ、回 路基板 200中に内蔵された一次実装の第 2の電子部品 30において接続に寄与して レ、る溶融状態の第 3のハンダ 32aが再溶融してしまうからである。溶融した第 3のハン ダ 32aが再溶融すると、第 3のハンダ 32中に気泡が発生して不具合が生じやすくな る。さらには、溶融した第 3のハンダ 32aの近傍に設けられた接続樹脂層 24等に空 隙がある場合には、熱膨張による圧力上昇と毛細管現象とによって駆動力が生じ、 再溶融した第 3のハンダ 32がこの駆動力によって前記空隙に浸透してしまい、その 結果、第 3のハンダ 32が当初の配置位置(パターン上)から流出してしまうおそれが ある。そのような再溶融が生じないように、一次実装用の第 3のハンダ 32と、二次実 装用の第 2のハンダ 42との融点には大小関係が設定される。 [0040] 第 2のハンダ 42は、一次実装用の第 3のハンダ 32又はハンダマー力用の第 1のハ ンダ 12よりも融点の低い導電性粒子から構成されていればよい。例えば、一次実装 用の第 3のハンダ 32の融点( 第 1の融点)よりも低い融点(第 2の融点)を有する Pb フリーハンダ(例えば、 Sn_Ag_Cu系ハンダ、または、 Sn—Ζη系ハンダ)、あるい は、 Pbハンダ(Sn_ 37Pbハンダ)から第 2のハンダ 42は構成される。
[0041] 次に、図 7Cに示すように、上層基板 22のランド 41の上に、第 2のハンダ 42を介し て第 1の電子部品 40を載置する。第 2の電子部品 30と同様に、第 1の電子部品 40は 、チップ部品および Zまたは半導体素子である。
[0042] 次いで、図 8Aに示すように、第 2のリフロー処理を行って、第 2のハンダ 42を溶融さ せて、溶融した第 2のハンダ 42aによって第 1の電子部品 40をランド 31に接合する。 このようにして、第 2の電子部品 30を内蔵した回路基板 200の上面に第 1の電子部 品 40が実装される。第 2のリフロー処理は、第 1のリフロー処理よりも低い温度で実行 され、具体的には、第 3のハンダ 32を再溶融させない温度(第 3のハンダの融点( 第 1の融点)未満)で行われる。
[0043] ここで、第 2のリフロー処理の温度設定条件を、第 3のハンダ 32が再溶融しない温 度にしたとしても、実際には、リフロー炉内には温度のバラツキがあったりして、回路 基板 (ここでは、部品内蔵基板)の温度が設定温度を超えてしまうことがある。また、リ フロー装置は、炉内温度を測定してコントロールしているのであるが、基板(部品内蔵 基板又は回路基板)の温度を直接計測しているわけではないので、第 3のハンダ 32 が再溶融しない温度にリフロー設定温度が設定されていたとしても、実際の基板内 部の温度が第 3のハンダ 32を再溶融させてしまうような温度であれば、現実問題とし て再溶融が生じ得る。
[0044] その後、図 8Bに示すように、回路基板 200のハンダマー力 10を検查する。すなわ ち、回路基板 200に内蔵されている第 2の電子部品 30の接続材である溶融状態の 第 3のハンダ 32aに再溶融が起こってないかどうかを、ハンダマー力 10を通じて検查 する。
[0045] 図示した構成のハンダマー力 10であれば、電気検查を行うことにより、ハンダマー 力 10の状態(オープン又はショート)を判定することができる。また、図 2A、図 2Bに示 すハンダマー力 10を用いた場合には、 X線測定(50)を行うことによって再溶融の検 查を行うことができる。
[0046] さらに、図 9Aに示すように、回路基板 200の下面 20bにハンダボール 46を形成し て、部品内蔵モジュール (又は、部品内蔵パッケージ) 300を作製した後、図 9Bに示 すように、ハンダマー力 10の状態を判定することもできる。部品内蔵モジュール 300 を作製する場合、下層基板 21として両面配線基板を用いて、その下層基板 21の端 子(ランド) 45上にハンダボール(またはハンダバンプ) 46を形成すればょレ、。ハンダ ボール 46の形成は、ボーノレ'グリッド 'アレイ(BGA)用のハンダボールを用いて行う こと力 Sできる。
[0047] 加えて、図 9A又は図 9Bに示す部品内蔵モジュール 300を、図 10Aに示すように、 マザ一ボードのような配線基板 51上に実装して、実装体 (部品内蔵モジュール実装 体) 350を形成することもできる。その場合、図 10Bに示すように、実装体 350におけ る再溶融の検査をハンダマー力 10を用いて実施することができる。
[0048] ハンダマー力 10を構成する第 1のハンダ 12は、上述したように、 Sn—Sbを主成分 とするハンダ材料を用いることができる。このハンダ材料を用いる理由は、 Sbの含有 量により融点を変えることができるからである。 Sn— Sb系の状態図を幾つかの融点と ともに図 11に示す。例えば、 Sbが 0%のとき融点は 232°Cであり、 Sbが 10%のとき融 点は 246である。
[0049] なお、 Sn— Sb系ノヽンダは、一般に合金組成物が Pb— Sn共晶ハンダなどと比較し て硬いために、熱衝撃などのストレスに弱くクラックを生じやすいという欠点がある。し 力 ながら、前述した構成のように、接続樹脂層 24中に第 1のハンダ 12が埋設され ていると、その欠点を回避することができ、その点でも新たなメリットが得られる。もち ろん、ハンダマー力 10を構成する第 1のハンダ 12は、 Sn_Sb系ハンダ以外にも他 のものを用いることができる。
[0050] 図 12は、ハンダとして使用される導電性粒子と、融点(固相線)との関係を示す表 である。これらの導電性粒子の中から、融点の大小関係を考慮して、ハンダマー力 1 0を構成する第 1のハンダ 12と、第 1,第 2の電子部品用の第 2,第 3のハンダ 32,42と を選定すればよい。さらに、この表以外の導電性粒子を使用することも可能である。 [0051] 本発明の実施形態によれば、第 1の融点を有するハンダ 12から形成されたハンダ マーカ 10を設けたうえで、第 1の融点よりも低い第 2の融点を有する第 2のハンダ 42 によって、回路基板 200の上面 20aに第 1の電子部品 40を実装している。そのため、 回路基板 200内に設けられたハンダマー力 10を検查することによって、第 1の融点と 同等の融点を有する第 3のハンダ 32 (第 2の電子部品の接続材)の再溶融を検査す ること力 Sできる。そのため、回路基板 200中に内蔵されている第 2の電子部品 30の第 3のハンダ 32の再溶融の有無を検出することが可能になって、回路基板 200の信頼 性を精度高く検査することができる。
[0052] さらに述べると、本実施形態では、ハンダマー力 10が電子部品を内蔵した回路基 板 200 (又は内蔵してない回路基板 100)内に設けられているので、リフロー処理時 のバラツキ(リフロー温度の偏り 'バラツキなど)によって基板が規定温度以上に曝さ れたか否かを、ハンダマー力 10によってチェックすることができる。したがって、製品 の信頼性の低下を防止することができる。
[0053] なお、本実施形態のハンダマー力 10は、電子部品を内蔵した回路基板 200の再溶 融チェック用だけでなぐ他の用途にも用いることができる。例えば図 2から図 5Bに示 す構成においては、リフローが適正温度以上になっていないかどうかを確認できる、 という効果が得られる。なお、この効果は、電子部品を内蔵していない回路基板にお いても同様に得られる。以下、このことについて、さらに説明する。
[0054] 基板の品質を劣化させる原因として、リフロー温度の異常上昇が挙げられる。特に 、 Pbフリーが広範囲に用いられるようになつてからは、リフロー工程のリフロー温度が 上昇しており、それゆえに、電子部品の実装工程は、基板に対して厳しい状況にな つている。リフロー温度が上力 Sり過ぎると、基板を構成する樹脂が劣化して、ランドの 接着強度低下や、基板内層外層においてランドと電極との剥離が発生しやすくなる。 外観で容易に判断できる場合は、まだ対応可能であるが、損傷が基板内部で生じて 外からは観察できない場合には、製品となった後にランド剥離や内層電極に剥離に よるマイグレーション (剥離部分には水分がたまりやすいため)の問題が発生し得る。 リフロー装置は、その構造上、機器内部の温度を管理しているのであるが、基板など の製品自体の温度は管理できず、実際にはバラつきなどで基板は高温に曝されるケ ースはあり得る。そのため、基板にマーカ 10を設けておき、リフローが適正温度以上 になっていなレ、かを確認することは非常に重要な技術になる。
[0055] さらに、本実施形態のハンダマー力 10を、異なる種類の第 1のハンダ 12群(互いに 異なる融点を有する)から構成して、温度マーカとして機能させることも可能である。 例えば図 12Aに示した導電性粒子から選択された第 1のハンダ 12群によって、図 12 Bに示すように、複数種のハンダマー力 10を作製し、各ハンダマー力 10により、リフロ 一時に基板温度(例えば、基板内部温度)が何 °Cにまで達した力を評価することが可 能となる。
[0056] なお、本実施形態のハンダマー力 10は、以下のように改変して構成することも可能 である。図 13A及び図 13Bは、ハンダマー力 10を上方から見た図である。図 13Aに 示したハンダマー力 10は、周囲にレジスト(ソルダーレジスト) 29が形成された電極パ ターン 27間に、未溶融の第 1のハンダ 12からなるマーカ部材が橋掛けされた構成を 有する。第 1のハンダ 12は、溶融すると表面張力が働くので、図 13Bに示すように、 第 1のハンダ 12の溶融に伴って、ハンダマー力 10は、溶融前の図 13Aに示した状態 とは異なるものになる。この変化を観察すれば、ハンダマー力 10による検査を実行す ること力 Sできる。
[0057] さらに、ハンダ 12を、その平面視、外周縁に角部を有する形状にしておけば、溶融 時には表面張力によってその角部は変形して丸みを帯びる。このことを利用すると、 図 14A—図 14Dに示すハンダマー力 10を構成することもできる。図 14A—図 14Dに おける左側は、未溶融の第 1のハンダ 12から構成されたハンダマー力 10であり、溶 融により、それらの角部が変形して丸みを帯び、それぞれ、図 14A—図 14Dにおけ る右側のような形状になり得る。したがって、これらの形状の変化を観察すれば、ハン ダマー力 10による検查を実行することができる。
[0058] 図 4又は図 5に示した構成では、クリームハンダのような形態の第 1のハンダ 12を用 いてハンダマー力 10を形成した力 これに限らず、図 15に示すように、ハンダマー力 10を、第 1のハンダ 12からなるハンダボールから構成することも可能である。
[0059] 図 15Aに示す状態では、ハンダボール状の第 1のハンダ 12が溶融していないので 、ハンダボール状の第 1のハンダ 12と電極 26とは金属接合しておらず、したがって、 電極 26間はオープンとなっている。ハンダボール状の第 1のハンダ 12が溶融すると 、図 15Bに示すように、ハンダボール状の溶融した第 1のハンダ 12aと電極 26とは金 属接合して、電極 26間はショートする。この両者の違いにより、ハンダマー力検査を 行うことができる。
[0060] さらに、図 16Aに示すように、図 15Aに示した第 1のハンダ 12と電極 26とを接着す る接着剤 28を設けてもよい。これは、第 1のハンダ 12を接続樹脂層(コンポジットシー ト) 24内に坦め込む際に、第 1のハンダ 12が樹脂の流れによって移動してしまないよ うに接着剤 28によって固定するためである。このように接着剤 28で第 1のハンダ 12を 固定した場合であっても、第 1のハンダ 12が溶融すると、図 16Bに示すように、溶融 した第 1のハンダ 12aと電極 26とは金属接合して、電極 26間はショートするので、ノヽ ンダマー力検查を行うことができる。
[0061] また、図 17Aに示すように、第 1のハンダ 12と導電性部材(典型的には、金属部材 や 0 Ωチップ抵抗) 13とを組み合わせてハンダマー力 10を構成することも可能である 。この場合、未溶融の第 1のハンダ 12 (例えば、クリームハンダ)の上に金属部材 13 を搭載しても、第 1のハンダ 12が溶融していないため、電極 26間は電気的にオーブ ンとなる。一方、第 1のハンダ 12が溶融すると、図 17Bに示すように、溶融した第 1の ハンダ 12aと電極 26とが金属接合して、また、溶融した第 1のハンダ 12aと金属部材 1 3とが金属接合するので、電極 26間がショートした状態の部品特性を示す。この両者 の違いにより、ハンダマー力検査を行うことができる。
[0062] なお、上述の実施形態においては、基板内にハンダマー力 10を搭載した力 必ず しもそうしなくてもよい。例えば、図 18に示すように、モジュール (電子部品を内蔵した 回路基板 200など)を多数個取りするためのシート(例えば、多数個取り用のコンポジ ットシート) 110を用いて、電子部品を内蔵した回路基板 200を製造する場合には、 電子部品を内蔵した回路基板 200が位置する領域以外の箇所 (外枠 150)にハンダ マーカ 10を設けることもできる。このような箇所にハンダマー力 10を設けると、基板の 無駄を無くすことなくハンダマー力検查を行うことができて面積的に非常に効率が良 レ、。
[0063] 上述したような電子部品を内蔵した回路基板 200 (部品内蔵モジュール 300、実装 体 350)は、電子機器に搭載されて好適に使用される。特に、実装面積に厳しい制 限がある携帯用電子機器 (例えば、携帯電話、 PDAなど)に好適に用いられるが、い わゆるデジタル家電 (デジタルテレビなど)のような電子機器にも用いられる。
[0064] 以上、本発明を好適な実施形態により説明してきたが、こうした記述は限定事項で はなぐ勿論、種々の改変が可能である。
産業上の利用可能性
[0065] 本発明によれば、ハンダの再溶融を検査することができるハンダマー力を備えた部 品内蔵基板または回路基板を提供するができる。

Claims

請求の範囲
絶縁層と、
前記絶縁層に実装される第 1の電子部品と、
前記絶縁層に設けられるハンダマー力と、
を備え、
前記ハンダマー力は、第 1の融点を有する第 1のハンダから構成され、 前記第 1の電子部品は、前記第 1の融点よりも低い第 2の融点を有する第 2のハン ダによって前記絶縁層に実装される、
回路基板。
当該回路基板は二次基板に実装される一次基板である、
請求項 1の回路基板。
前記絶縁層に設けられた電極パターンをさらに備え、
前記ハンダマー力は前記電極パターン上に設けられる、
請求項 1の回路基板。
前記ハンダマー力は、前記絶縁層内部に設けられる、
請求項 1の回路基板。
前記絶縁層の内部に収納室が設けられ、
前記ハンダマー力は前記収納室に収納される、
請求項 4の回路基板。
前記収納室に露出する電極パターンをさらに備え、
前記ハンダマー力は前記電極パターン上に設けられる、
請求項 5の回路基板。
前記ハンダマー力は前記絶縁層に坦め込まれる、
請求項 4の回路基板。
前記第 1の電子部品は前記絶縁層の表面に実装される、
請求項 1の回路基板。
前記第 1のハンダは未溶融ハンダである、
請求項 1の回路基板。 [10] 前記未溶融ハンダはクリームハンダの形態を有する、
請求項 9の回路基板。
[11] 前記ハンダマー力を前記絶縁層に固定する接着剤を、
さらに有する、
請求項 9の回路基板。
[12] 前記第 1のハンダは、 Sn— Sbを主成分とする、
請求項 1の回路基板。
[13] 前記第 1の融点と同等の融点を有する第 3のハンダによって前記絶縁層に実装さ れる第 2の電子部品をさらに備え、
前記第 1の電子部品は前記絶縁層の表面に設けられる、
請求項 4の回路基板。
[14] 前記第 2の電子部品は前記絶縁層の内部に設けられる、
請求項 13の回路基板。
[15] 前記ハンダマー力は当該回路基板に他の電気部材を接続する際における当該回 路基板の特性を検査するためのマーカである、
請求項 13の回路基板。
[16] 前記回路基板の特性は、前記第 3のハンダの再溶融によって劣化する前記回路基 板と前記第 2の電子部品との接続特性である、
請求項 15の回路基板。
[17] 前記ハンダマー力は、基板平面視の外周縁に角部を有する、
請求項 1の回路基板。
[18] 前記ハンダマー力は複数設けられ、これら複数のハンダマー力それぞれは、互いに 異なる前記第 1の融点を有する前記第 1のハンダから構成される、
請求項 1の回路基板。
[19] 前記絶縁層は、上層基板と、前記上側基板に対向する下層基板と、前記上層基板 と前記下層基板とを接着する接続樹脂層とを備え、
前記ハンダマー力は、前記上層基板と前記下層基板との間に設けられる、 請求項 1の回路基板。 [20] 前記接続樹脂層は、熱硬化性樹脂と無機フイラとを含有する、
請求項 19の回路基板。
[21] 前記第 2のハンダは Pbフリーハンダである、
請求項 1の回路基板。
[22] 電子部品がハンダによって実装された回路基板に、他の電気部材を接続する際に おける前記回路基板の特性を検查する方法であって、
予め、前記回路基板に、第 1の融点を有するハンダマー力を設けたうえで、当該回 路基板に前記他の電気部材を接続し、
前記他の電気部材接続後に前記ハンダマー力の溶融の有無を検出することで、前 記回路基板が前記他の電気部材接続時に前記第 1の融点に曝されたか否かを判定 する、
回路基板の特性検査方法。
[23] 前記他の電気部材接続後に前記ハンダマー力の溶融の有無を検出することで、前 記回路基板と前記電子部品との接続特性を判定する、
請求項 22の回路基板の特性検査方法。
[24] 前記電子部品は、前記第 1の融点と同等の融点を有するハンダによって、前記回 路基板に実装されており、
前記他の電気部材接続後に前記ハンダマー力の溶融の有無を検出することで、前 記ハンダが前記第 1の融点に曝されたか否力を判定する、
請求項 23の回路基板の特性検査方法。
[25] 前記電子部品は前記絶縁層の内部に設けられたものである、
請求項 22の回路基板の特性検査方法。
[26] 前記ハンダマー力を前記絶縁層内部に設ける、
請求項 25の回路基板の特性検査方法。
[27] 前記判定を、透過光線を前記回路基板に照射したうえでその透過光を観察するこ とで行う、
請求項 22の回路基板の特性検査方法。
[28] 前記判定を、前記透過光線を前記回路基板に照射したうえでその透過光を画像認 識することで行う、
請求項 27の回路基板の特性検査方法。
[29] 前記判定を、前記回路基板に電気信号を伝達したうえでその信号特性を検査する ことで行う、
請求項 22の回路基板の特性検査方法。
[30] 電子部品が実装された回路基板の製造方法であって、
前記回路基板に、第 1の融点を有する第 1のハンダから構成されるハンダマー力を 設けるとともに、前記回路基板に、前記第 1の融点と同等の融点を有するハンダによ つて前記電子部品を実装する工程と、
前記回路基板に、前記第 1の融点よりも低い第 2の融点を有する第 2のハンダによ つてもう一つの前記電子部品を実装する工程と、
を含む、
回路基板の製造方法。
[31] 前記回路基板の複数を一括して大型基板に形成したうえで、
前記ハンダマー力を、前記大型基板において前記回路基板それぞれが占める領 域の外に配置する、
請求項 30の回路基板の製造方法。
PCT/JP2007/057094 2006-03-31 2007-03-30 回路基板、回路基板の検査方法、およびその製造方法 WO2007114334A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008508652A JPWO2007114334A1 (ja) 2006-03-31 2007-03-30 回路基板、回路基板の検査方法、およびその製造方法
US12/295,478 US20090202142A1 (en) 2006-03-31 2007-03-30 Circuit board, method for testing circuit board, and method for manufacturing circuit board

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006-098810 2006-03-31
JP2006098810 2006-03-31

Publications (1)

Publication Number Publication Date
WO2007114334A1 true WO2007114334A1 (ja) 2007-10-11

Family

ID=38563601

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2007/057094 WO2007114334A1 (ja) 2006-03-31 2007-03-30 回路基板、回路基板の検査方法、およびその製造方法

Country Status (4)

Country Link
US (1) US20090202142A1 (ja)
JP (1) JPWO2007114334A1 (ja)
CN (1) CN101411252A (ja)
WO (1) WO2007114334A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011249457A (ja) * 2010-05-25 2011-12-08 Dainippon Printing Co Ltd 部品内蔵配線板、部品内蔵配線板の製造方法
KR20130046378A (ko) * 2011-10-27 2013-05-07 노드슨 코포레이션 촬영 시스템을 사용하여 관심 영역의 3차원 모델을 생성하기 위한 방법 및 장치
JP2014146842A (ja) * 2014-05-02 2014-08-14 Dainippon Printing Co Ltd 部品内蔵配線板の製造方法
WO2019194071A1 (ja) * 2018-04-02 2019-10-10 三菱電機株式会社 はんだ噴流検査装置、実装基板及びはんだ噴流検査方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5223876B2 (ja) * 2010-03-12 2013-06-26 オムロン株式会社 X線検査装置、x線検査方法、x線検査プログラムおよびx線検査システム
CN101799428B (zh) * 2010-04-09 2012-06-06 深圳信息职业技术学院 球栅阵列焊点重熔测试方法
KR101675138B1 (ko) * 2015-02-04 2016-11-10 현대모비스 주식회사 전력반도체 모듈 및 이의 제조방법
CN105425094B (zh) * 2015-11-24 2018-04-27 深圳怡化电脑股份有限公司 一种pcba短路点检测方法及装置
CN111230350A (zh) * 2018-11-28 2020-06-05 长鑫存储技术有限公司 芯片可焊性的测试方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10326959A (ja) * 1997-05-26 1998-12-08 Sony Corp プリント配線板及び該プリント配線板によるはんだの濡れ性評価方法
JPH11220262A (ja) * 1997-11-25 1999-08-10 Matsushita Electric Ind Co Ltd 回路部品内蔵モジュールおよびその製造方法
JP2004172464A (ja) * 2002-11-21 2004-06-17 Fujitsu Ltd 半田付け検査の特徴量算出装置
JP2004245751A (ja) * 2003-02-14 2004-09-02 Canon Electronics Inc 回路基板

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6038133A (en) * 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
JP4731021B2 (ja) * 2001-01-25 2011-07-20 ローム株式会社 半導体装置の製造方法および半導体装置
US20030116860A1 (en) * 2001-12-21 2003-06-26 Biju Chandran Semiconductor package with low resistance package-to-die interconnect scheme for reduced die stresses
CN100446205C (zh) * 2004-03-29 2008-12-24 日本电气株式会社 半导体装置和其制造方法
US20060186172A1 (en) * 2005-02-18 2006-08-24 Illinois Tool Works, Inc. Lead free desoldering braid

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10326959A (ja) * 1997-05-26 1998-12-08 Sony Corp プリント配線板及び該プリント配線板によるはんだの濡れ性評価方法
JPH11220262A (ja) * 1997-11-25 1999-08-10 Matsushita Electric Ind Co Ltd 回路部品内蔵モジュールおよびその製造方法
JP2004172464A (ja) * 2002-11-21 2004-06-17 Fujitsu Ltd 半田付け検査の特徴量算出装置
JP2004245751A (ja) * 2003-02-14 2004-09-02 Canon Electronics Inc 回路基板

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011249457A (ja) * 2010-05-25 2011-12-08 Dainippon Printing Co Ltd 部品内蔵配線板、部品内蔵配線板の製造方法
KR20130046378A (ko) * 2011-10-27 2013-05-07 노드슨 코포레이션 촬영 시스템을 사용하여 관심 영역의 3차원 모델을 생성하기 위한 방법 및 장치
KR102052873B1 (ko) * 2011-10-27 2020-01-22 노드슨 코포레이션 촬영 시스템을 사용하여 관심 영역의 3차원 모델을 생성하기 위한 방법 및 장치
JP2014146842A (ja) * 2014-05-02 2014-08-14 Dainippon Printing Co Ltd 部品内蔵配線板の製造方法
WO2019194071A1 (ja) * 2018-04-02 2019-10-10 三菱電機株式会社 はんだ噴流検査装置、実装基板及びはんだ噴流検査方法

Also Published As

Publication number Publication date
JPWO2007114334A1 (ja) 2009-08-20
CN101411252A (zh) 2009-04-15
US20090202142A1 (en) 2009-08-13

Similar Documents

Publication Publication Date Title
WO2007114334A1 (ja) 回路基板、回路基板の検査方法、およびその製造方法
US8381394B2 (en) Circuit board with embedded component and method of manufacturing same
US7365416B2 (en) Multi-level semiconductor module and method for fabricating the same
US8177577B2 (en) Printed wiring board having a substrate with higher conductor density inserted into a recess of another substrate with lower conductor density
KR100531393B1 (ko) 반도체 장치 및 그 제조 방법
US8445322B2 (en) Method of fabricating semiconductor package
US20010028101A1 (en) Method of fabricating semiconductor having through hole
JP4791244B2 (ja) 電子部品内蔵基板及びその製造方法
US20140061951A1 (en) Package on package structure and method for manufacturing same
US7387910B2 (en) Method of bonding solder pads of flip-chip package
US20070182019A1 (en) Semiconductor device and manufacturing method for the same
JP2001119147A (ja) 電子部品内蔵多層基板及びその製造方法
JP2715793B2 (ja) 半導体装置及びその製造方法
US7195935B2 (en) Selective packaging of tested semiconductor devices
WO2003039974A2 (en) Package enclosing multiple packaged chips
US8716868B2 (en) Semiconductor module for stacking and stacked semiconductor module
JP2010123911A (ja) 半導体装置およびその製造方法
KR101671258B1 (ko) 적층형 반도체 모듈
JP3722325B2 (ja) 表面実装型電子部品、配線基板、実装基板及び実装方法
JP2005347651A (ja) 配線基板および配線基板のクラック検出方法
JP2008135483A (ja) 電子部品内蔵基板およびその製造方法
EP0967650A2 (en) Circuit board for mounting bare chip
JP2003163240A (ja) 半導体装置およびその製造方法
JP4379578B2 (ja) 半導体装置の製造方法
US20080164054A1 (en) Printed circuit board capable of void control during surface mounting process

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 07740530

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2008508652

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 200780011157.2

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 12295478

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 07740530

Country of ref document: EP

Kind code of ref document: A1