WO2007105791A1 - 側面発光半導体素子及び側面発光半導体素子の製造方法 - Google Patents

側面発光半導体素子及び側面発光半導体素子の製造方法 Download PDF

Info

Publication number
WO2007105791A1
WO2007105791A1 PCT/JP2007/055203 JP2007055203W WO2007105791A1 WO 2007105791 A1 WO2007105791 A1 WO 2007105791A1 JP 2007055203 W JP2007055203 W JP 2007055203W WO 2007105791 A1 WO2007105791 A1 WO 2007105791A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
light emitting
ridge
emitting semiconductor
semiconductor element
Prior art date
Application number
PCT/JP2007/055203
Other languages
English (en)
French (fr)
Inventor
Ken Nakahara
Original Assignee
Rohm Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co., Ltd. filed Critical Rohm Co., Ltd.
Priority to US12/225,095 priority Critical patent/US20090097521A1/en
Priority to DE112007000602T priority patent/DE112007000602T5/de
Publication of WO2007105791A1 publication Critical patent/WO2007105791A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0033—Devices characterised by their operation having Schottky barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Definitions

  • the present invention relates to a side light emitting semiconductor element and a method for manufacturing a side light emitting semiconductor element.
  • semiconductor light-emitting elements used in dot matrix display devices semiconductor light-emitting devices used in knock lights for liquid crystal display devices of mobile phones, as semiconductor light-emitting devices used in display devices for displaying images, etc.
  • a representative example is a semiconductor light emitting element used in a backlight for a liquid crystal display device of a television.
  • red LED Light Emitting Diode
  • green LED and blue LED semiconductor light emitting elements are arranged side by side.
  • a liquid crystal display device of a mobile phone has a blue LED and a yellow LED semiconductor light emitting element arranged as a backlight.
  • the liquid crystal display device of a cellular phone can form white light by a blue LED and a yellow LED semiconductor emitting element.
  • a liquid crystal display device for a television semiconductor light emitting elements of red LED, green LED, and blue LED are arranged side by side as a knock light.
  • TV LCD devices use more green LEDs than red and blue LEDs.
  • a side light emitting semiconductor device having a strip-shaped ridge formed on an upper part of a laminated structure including an active layer is generally known.
  • the side surface light emitting semiconductor element includes an n-type nitride semiconductor layer (n-type contact layer 502 to n-type light guide layer 504), MQW active layer 506, p Type nitride semiconductor layers (P-type first light guide layer 507 to p-type contact layer 510), and a striped ridge is formed in the p-type nitride semiconductor layer.
  • the side surface light emitting semiconductor element has a structure in which the exposed surface of the ridge is covered with an insulating film 515 except for the upper surface of the p-type contact layer 510 that is electrically connected to the p-electrode 513 (for example, JP 2001-15851).
  • a striped ridge is first formed in the p-type nitride semiconductor layer, and then an insulating film is formed on the ridge.
  • the insulating film 515 formed on the p-type contact layer 510 above the ridge is removed, and a p-electrode 513 is formed on at least the exposed p-type contact layer 510, whereby side light emission A semiconductor element can be manufactured.
  • the side light emitting semiconductor device According to the side light emitting semiconductor device that works, when a current is passed between the p electrode 513 and the n electrode 514, the holes flowing from the p electrode 513 are concentrated on the ridge and further below the ridge. Concentrate in the MQW active layer 506 region corresponding to. As a result, light can be emitted by recombination of holes and electrons in the region of the MQW active layer 506 corresponding to the lower side of the strong ridge. That is, the side light emitting semiconductor element can emit light from a local region.
  • Such a side light emitting semiconductor element can realize a high current confinement effect, a current confinement effect, and a light confinement effect, and is generally evaluated as a structure with high energy efficiency.
  • the first feature of the side surface light emitting semiconductor device is that an upper portion of a laminated structure including an AlGaN layer doped with an Mg concentration of 5 ⁇ 10 19 cm “ 3 or less, an AlGaN layer, and an active layer And a Schottky ⁇ rear formed on the upper surface of the laminated structure other than the ridge from which the AlGaN layer is exposed.
  • the striped ridge formed on the upper part of the laminated structure including the AlGaN layer and the active layer, and the Schottky formed on the upper surface of the laminated structure other than the ridge from which the AlGaN layer is exposed Since noria is provided, it is not necessary to remove only the insulating film in the ridge that should be in ohmic contact with the p electrode, and the yield is improved.
  • the Mg concentration is 5 X 10 19 c
  • the hole (hole) concentration of the AlGaN layer is reduced, so that the holes are less likely to flow into the AlGaN layer because of the Schottky Noria force.
  • the resistance between the AlGaN layer is high.
  • the upper part of the ridge may be a GaN layer doped with Mg concentration of 1 ⁇ 10 19 cm 3 or more! /.
  • the upper portion of the ridge is a GaN layer doped with Mg concentration of 1 ⁇ 10 19 cm 3 or more, so that the hole concentration at the upper portion of the ridge is higher, The current confinement effect of the ridge can be further improved.
  • a metal layer made of Pd or Ni may be further provided on at least a part of the Schottky nolia and the ridge.
  • the strong feature by providing a metal layer made of Pd or M on at least a part of the Schottky noria and on the ridge, ohmic characteristics can be obtained with respect to the AlGaN layer and the GaN layer. Since it is possible to obtain an easy electrode, it is possible to further facilitate the flow of holes to the upper part of the ridge, so that the current confinement effect of the ridge can be further improved.
  • a second aspect of the present invention is a method for manufacturing a side-emitting semiconductor device, the concentration of Mg is, 5 X 10 19 cm 3 the upper part of the laminated structure including the AlGaN layer and the active layer doped below
  • a step of forming a striped ridge by dry etching using ion bombardment, and a step of forming Schottky noria by dry etching using ion bombardment on the upper surface of the laminated structure other than the ridge from which the AlGaN layer is exposed It is summarized as having.
  • a ridge is formed on the upper part of the laminated structure including the AlGaN layer doped with an Mg concentration of 5 ⁇ 10 19 cm 3 or less and the active layer, and the AlGaN layer is exposed.
  • the n-type inversion layer (that is, the Schottky variability) makes holes difficult to flow by giving moderate damage to the top surface of the laminated structure other than by dry etching using ion bombardment. A) is formed.
  • the resistance between the Schottino ⁇ rear and the AlGaN layer is high, and it is easy for holes to flow only in the ridge, the current confinement effect, current confinement effect, and optical confinement effect are easily realized in the ridge, and the active layer It is possible to emit light in a narrow area.
  • FIG. 1 is a diagram showing a cross-sectional structure of a side light emitting semiconductor element according to an embodiment of the present invention.
  • FIG. 2 is a flowchart showing a method for manufacturing a side light emitting semiconductor element according to an embodiment of the present invention.
  • FIG. 3 is a cross-sectional view of the side light emitting semiconductor element after the stacking step of the method for manufacturing the side light emitting semiconductor element according to one embodiment of the present invention is performed.
  • FIG. 4 is a cross-sectional view of a side light emitting semiconductor element in a stripe pattern forming step of a method for manufacturing a side light emitting semiconductor element according to an embodiment of the present invention.
  • FIG. 5 is a cross-sectional view of a side light emitting semiconductor element in a ridge forming step of a method for manufacturing a side light emitting semiconductor element according to an embodiment of the present invention.
  • FIG. 6 is a sectional structural view of an ICP etcher used in a ridge formation step and a Schottky barrier generation step in the method for manufacturing a side light emitting semiconductor device according to one embodiment of the present invention.
  • FIG. 7 is a cross-sectional view of the side light emitting semiconductor element after the electrode forming step of the method for manufacturing a side light emitting semiconductor element according to one embodiment of the present invention is performed.
  • FIG. 8 is a diagram showing a cross-sectional structure of a semiconductor light emitting device according to the prior art.
  • FIG. 1 shows a cross-sectional structure of a side light emitting semiconductor device according to this embodiment.
  • a side light emitting LED Light Emitting Diode
  • the side surface light emitting semiconductor element includes an n-type contact layer 102, an n-type cladding layer 103, an n-type light guide layer 104, and an n-type superlattice layer 105.
  • a stacked structure comprising an MQW active layer 106, a p-type first light guide layer 107, a p-type second light guide layer 108, a p-type cladding layer 109, and a p-type contact layer 110 .
  • a stripe-shaped ridge is formed in the upper part of the above-described stacked structure (that is, a part of the p-type cladding layer 109 and the p-type contact layer 110).
  • the n-electrode 114 is formed on the main surface of the n-type contact layer 102 by an Al / Ti / Au multilayer metal film.
  • the n-electrode 114 may be formed of an Al / Ni / Au multilayer metal film or an Al / Pd / Au multilayer metal film.
  • the p-electrode 113 is laminated in order of a Pd layer and an Au layer on at least a part of the Schottky noria 1091 and on the ridge, and is in ohmic contact with the p-type contact layer 110.
  • the p electrode 113 may be formed of a Ni layer and an Au layer by laminating a Ni layer instead of the Pd layer.
  • the n-type contact layer 102 is formed of GaN doped with Si.
  • the n-type cladding layer 103 is formed of Al GaN doped with Si. n-type light
  • the guide layer 104 is made of undoped GaN.
  • the n-type superlattice layer 105 has a superlattice structure in which InGaN layers and GaN layers are alternately stacked, and each InGaN layer and GaN layer has a thickness of 30 nm or less.
  • the MQW active layer 106 has a multiple quantum well structure (MQW structure: Multi Quantum Well) formed by a nitride semiconductor containing In.
  • MQW structure Multi Quantum Well
  • the MQW active layer 106 is formed of In GaN having a thickness of 3 nm.
  • the p-type first light guide layer 107 is made of undoped GaN or In GaN containing about 1% In.
  • the p-type second light guide layer 108 is formed of undoped GaN.
  • p-type cladding layer 109 the concentration of Mg is, 5 X 10 19 cm- 3 doped below Al Ga N (0 x 1- x
  • the Mg concentration in the p-type cladding layer 109 is more preferably 1 ⁇ 10 18 cm ⁇ 3 or more. Since the Mg concentration in the p-type cladding layer 109 is 1 ⁇ 10 18 cm 3 or more, the p-type cladding layer 109 can further flow holes from the p-type contact layer 110.
  • the p-type contact layer 110 is formed of GaN doped with a Mg concentration of 1 ⁇ 10 19 cm 3 or more. Note that the Mg concentration of the p-type contact layer 110 is more preferably 5 ⁇ 10 19 cm 3 or more and 5 ⁇ 10 2 ° cm 3 or less. When the Mg concentration force of the p-type contact layer 110 is higher than 5 ⁇ 10 2 ° cm 3 , the doped Mg may break the GaN crystal.
  • a Schottky noor 1091 is formed in a portion where the p-type contact layer 110 is not formed. Therefore, the p-type contact layer 110 is formed on the upper surface of the p-type cladding layer 109, and the portion is in Schottky contact with the p-electrode 113.
  • the p-type contact layer 110 forms a striped ridge together with a part of the p-type cladding layer 109, and the upper surface of the p-type contact layer 110 is in ohmic contact with the p-electrode 113.
  • an n-type buffer layer 101, an n-type contact layer 102, an n-type cladding are sequentially formed on a sapphire substrate (hereinafter referred to as a substrate 100).
  • a substrate 100 a sapphire substrate
  • a stacking process for crystal growth (epitaxial growth) of the contact layer 110 is performed.
  • MOCVD Metal Organic Che mical Vapor Deposition
  • the temperature in the MOCVD apparatus is lowered to about 600 ° C, and an n-type buffer layer 101 made of GaN is epitaxially grown on the substrate 100 for crystal growth (hereinafter simply referred to as crystal growth). Show as growth).
  • the temperature in the MOCVD apparatus is raised again to about 1000 ° C, and the n-type contact layer 102, the n-type cladding layer 103, and the n-type light guide layer are sequentially formed on the n-type buffer layer 101.
  • 104, n-type superlattice layer 105, MQW active layer 106, p-type first light guide layer 107, p-type second light guide layer 108, p-type cladding layer 109, and p-type contact layer 110 are grown.
  • FIG. 3 shows a cross-sectional view of the side light emitting semiconductor element after such a stacking process has been performed.
  • step S102 a stripe pattern forming step of forming a stripe pattern by SOG (Spin on glass) is performed.
  • FIG. 4 shows a cross-sectional view of the side surface light emitting semiconductor element in the striking stripe pattern forming process.
  • the stripe pattern forming process will be described in detail with reference to FIG.
  • the SOG material is a solution obtained by dissolving a carboxylic acid compound in an organic solvent.
  • silicate glass (SiO 2) is mainly produced by firing the applied SOG material at about 450 ° C.
  • a two-component SOG layer 111 is formed.
  • a resist film is applied on the SOG layer 111, and a resist pattern 112 is formed by photolithography.
  • the SOG layer 111 is etched using the resist pattern 112 as a mask.
  • the strong etching may be wet etching using notched hydrofluoric acid (BHF) or dry etching using F-based gas (CF, SF, etc.).
  • BHF notched hydrofluoric acid
  • CF F-based gas
  • step S103 a ridge structure forming step of forming a ridge composed of the p-type contact layer 110 is performed using an inductively coupled plasma (ICP) etcher.
  • ICP inductively coupled plasma
  • FIG. 5 is a cross-sectional view of the side light emitting semiconductor element in the ridge structure forming step that is applied.
  • Fig. 6 shows a specific example of an ICP etcher used for powerful etching.
  • the ICP etcher includes a chamber 201, a lower electrode 202, an exhaust port 203, a quartz plate 204, a high frequency power source 205, An ICP high-frequency power source 207 and a gas inlet 208 are provided.
  • Such an ICP etcher uses a high frequency power (P) applied to the ICP coil 206 by the ICP high frequency power source 207 to turn the reactive gas into plasma, and the plasmaized reactive species.
  • P high frequency power
  • Etching is possible by damaging 09.
  • the member to be etched 209 (in this embodiment, the side light emitting semiconductor element (laminated structure) after step 102 is performed) is disposed on the ICP etcher. Apply the first high frequency power (P and P).
  • the DC bias voltage is applied to the etching target member 209 (laminated structure) disposed on the lower electrode 202 in the chamber 201 of the ICP etcher mainly by the high frequency power applied to the high frequency power source 205.
  • V_DC occurs.
  • the degree of damage generated in the p-type contact layer 110 to the n-type contact layer 102 can be defined by the applied V_DC.
  • V_DC preferably V_DC ⁇ 40V
  • P 300 as the first high-frequency power.
  • Etching p-type contact layer 110 made of GaN by applying W, P 25W
  • V_DC generated on the etching target member 209 is about 10 V, for example, which is very small.
  • P is used as the first high-frequency power.
  • the layer 102 is etched.
  • step S104 by using ion bombardment using an ICP etcher, the p-type contact layer 110 is etched on the upper surface of the laminated structure other than the ridge structure (that is, the upper surface of the p-type cladding layer 109).
  • a Schottky barrier generation process for generating the Schottky barrier 1091 is performed.
  • the member to be etched 209 (in this embodiment, the side light emitting semiconductor element (stacked structure) after step 103 is performed) is disposed in the ICP etcher.
  • the first high power that is higher than the first high frequency power (P and P)
  • P is used as the second high-frequency power.
  • Etch p-type cladding layer 109 by applying 300W, P 120W
  • the remaining etching thickness can be measured by an interferometer using a laser.
  • Such an interferometer can know the spacing force etching depth of the interference fringes caused by the interference between the reflected wave from the interface on the upper surface and the reflected wave of the interface force on the lower surface.
  • step S105 an electrode forming process for forming the ⁇ electrode 114 and the ⁇ electrode 113 is performed.
  • the exposed surface of the ⁇ -type contact layer 102 formed in step S103 is washed with hydrochloric acid, and the A1 layer, the Ti layer, and the Au layer are stacked in this order on the exposed surface.
  • N Electrode 114 is formed.
  • the n electrode 114 may be formed of an A1 / Ni / Au multilayer metal film or an Al / Pd / Au multilayer metal film by using a Ni layer or a Pd layer instead of the Ti layer. ⁇
  • the Schottky barrier 1091 and the ridge are washed with hydrochloric acid, and a Pd layer and an Au layer are stacked in this order, thereby forming the p-electrode 113.
  • the p electrode 113 may be formed of a Ni layer and an Au layer by laminating a Ni layer instead of the Pd layer.
  • FIG. 7 shows a cross-sectional view of the side light emitting semiconductor element after the n-electrode 114 and the p-electrode 113 are formed.
  • the substrate 100 and the n-type buffer layer 101 are ground, and the back surface of the n-type contact layer 102 is polished.
  • the side light emitting semiconductor element shown in FIG. 1 is obtained by cleaving to the width of the side light emitting semiconductor element.
  • Such cleavage is a cleavage for a side-emitting LED that does not form a mirror surface for obtaining a semiconductor laser device, and therefore does not require high accuracy and may be slightly failed.
  • a stripe-shaped ridge formed on the top of the laminated structure including the p-type cladding layer 109 and the MQW active layer 106 and a ridge other than the ridge from which the p-type cladding layer 109 is exposed. Since the Schottky noria 1091 formed on the upper surface of the laminated structure is provided, it is not necessary to remove only the insulating film in the ridge that should be in ohmic contact with the p-electrode 113, thereby improving the yield.
  • the hole concentration of the p-type cladding layer 109 is reduced. That is, since holes are less likely to flow from the Schottky barrier 1091 to the p-type cladding layer 109, the resistance between the Schottky barrier 1091 and the p-type cladding layer 109 is increased.
  • the side-emitting semiconductor element facilitates the flow of holes only in the ridge, the ridge easily realizes the current confinement effect, the current confinement effect, and the light confinement effect, and the narrow region of the active layer Force light can be emitted. Accordingly, it is possible to obtain a side-emitting semiconductor element that emits light with a simple structure and a local region force with a good yield.
  • the upper portion of the ridge is the p-type contact layer 110 having a GaN force doped with Mg concentration of 1 X 10 19 cm 3 or more, so that the electron concentration in the upper portion of the ridge is increased.
  • the current confinement effect of the ridge can be further improved.
  • the p-electrode 113 that is also Pd or N on at least a part of the Schottky noor 1091 and on the ridge, the p-type cladding layer 109 layer and the p-type contact layer 110 are ohmic. Since an electrode with easy characteristics can be obtained, it becomes easier for holes to flow above the ridge, so that the current confinement effect of the ridge can be further improved.
  • the laminated structure including the p-type cladding layer 109 and the MQW active layer 106 having an AlGaN force doped to a Mg concentration of 5 ⁇ 10 19 cm 3 or less.
  • the ridge is formed on the top of the structure, and the upper surface of the laminated structure other than the ridge where the p-type cladding layer 109 is exposed is appropriately damaged by dry etching using ion bombardment, so that holes do not flow easily.
  • An n-type inversion layer ie, Schottky noor 1091
  • the side-emitting LED according to this embodiment can be used in, for example, a head-mounted display device.
  • a head-mounted display device is a display device shaped like a goggle or a helmet. When a head-mounted display device is worn on the head, one display unit is placed in front of the left and right eyes.
  • a semiconductor light emitting element that emits red light, a semiconductor light emitting element that emits green light, and a semiconductor light emitting element that emits blue light are arranged as light sources having a narrow spectrum.
  • a head-mounted display device transmits light, which is also emitted by a semiconductor light-emitting element, to the human retina via an optical fiber. An image is formed on the retina.
  • the local region force can also emit light, so that the coupling efficiency with the optical fiber can be improved.
  • the power-emitting side-emitting LED does not have a complicated structure and has a good yield, and thus is provided as an inexpensive semiconductor light-emitting element.
  • the power of the present invention illustrated for the side-emitting LED is not limited to this, and can also be used for a side-emitting semiconductor laser element.
  • the present invention it is possible to provide a side-emitting semiconductor element that emits light with a local region force with a high yield and a method for manufacturing the side-emitting semiconductor element.

Abstract

　側面発光半導体素子は、Ｍｇの濃度が、５×１０19ｃｍ-3以下にドープされたＡｌＧａＮ層と、前記ＡｌＧａＮ層及び活性層を含む積層構造の上部に形成されるストライプ状のリッジと、前記ＡｌＧａＮ層が露出する前記リッジ以外の前記積層構造の上面に形成されるショットキーバリアとを備える。

Description

明 細 書
側面発光半導体素子及び側面発光半導体素子の製造方法
技術分野
[0001] 本発明は、側面発光半導体素子及び側面発光半導体素子の製造方法に関する。
背景技術
[0002] 従来、画像を表示するディスプレイ装置等に用いられる半導体発光素子として、ドッ トマトリックス ·ディスプレイ装置に用いられる半導体発光素子、携帯電話の液晶ディ スプレイ装置用のノ ックライトに用いられる半導体発光素子、テレビの液晶ディスプレ ィ装置用のバックライトに用いられる半導体発光素子等が、代表に挙げられる。
[0003] 例えば、ドットマトリックス ·ディスプレイ装置は、赤色 LED (Light Emitting Diode )、緑色 LED、及び、青色 LEDの半導体発光素子を並べて配置する。
[0004] また、携帯電話の液晶ディスプレイ装置は、青色 LED及び黄色 LEDの半導体発 行素子を、バックライトとして配置する。携帯電話の液晶ディスプレイ装置は、青色 LE D及び黄色 LEDの半導体発行素子により白色光を形成することができる。
[0005] また、テレビの液晶ディスプレイ装置は、赤色 LED、緑色 LED、及び、青色 LEDの 半導体発光素子を、ノ ックライトとして並べて配置する。テレビの液晶ディスプレイ装 置は、赤色 LEDと、青色 LEDと比べて、緑色 LEDを多く用いる。
[0006] ここで、力かるディスプレイ装置等において、エネルギー効率を高めるために、局所 的な領域力も光を放出する半導体発光素子が、求められている。
[0007] カゝかる半導体発光素子として、活性層を含む積層構造の上部に形成されるストライ プ状のリッジを備えた側面発光半導体素子が、一般的に、知られている。
[0008] 具体的には、図 8に示すように、側面発光半導体素子は、 n型窒化物半導体層 (n 型コンタクト層 502乃至 n型光ガイド層 504)と、 MQW活性層 506と、 p型窒化物半 導体層（P型第 1光ガイド層 507乃至 p型コンタクト層 510)とを備え、 p型窒化物半導 体層に、ストライプ状のリッジが形成されている。
[0009] 側面発光半導体素子は、 p電極 513と電気的に接続している p型コンタクト層 510 の上面を除いて、該リッジの露出面を絶縁膜 515で覆う構造を備える（例えば、特開 2001- 15851号公報参照）。
[0010] 力かる側面発光半導体素子の製造方法は、第 1に、 p型窒化物半導体層にストライ プ状のリッジを形成し、続けて、該リッジ上に絶縁膜を形成する。
[0011] 第 2に、該リッジの上部の p型コンタクト層 510上に形成された絶縁膜 515を除去し 、少なくとも露出した p型コンタクト層 510上に p電極 513を形成することにより、側面 発光半導体素子を製造することができる。
[0012] 力かる側面発光半導体素子によれば、 p電極 513と、 n電極 514との間に電流を流 した際に、 p電極 513から流れる正孔は、リッジに集中し、更にリッジの下方に相当す る MQW活性層 506の領域に集中する。その結果、力かるリッジの下方に相当する MQW活性層 506の領域において、正孔と電子とが再結合することにより、光を放出 することができる。すなわち、側面発光半導体素子は、局所的な領域から光を放出す ることがでさる。
[0013] かかる側面発光半導体素子は、高い電流狭窄効果、電流閉じ込め効果、光閉じ込 め効果を実現することができ、一般的に、エネルギー効率の高い構造として評価され ている。
[0014] し力しながら、上述のような従来の側面発光半導体素子の製造方法にお!、て、リツ ジの上部の p型コンタクト層 510上に形成された絶縁膜 515のみを取り除くのが困難 であるため、歩留まりが向上しないという問題点があった。
発明の開示
[0015] 本発明に係る側面発光半導体素子の第 1の特徴は、 Mgの濃度が、 5 X 1019cm"3 以下にドープされた AlGaN層と、 AlGaN層及び活性層を含む積層構造の上部に形 成されるストライプ状のリッジと、 AlGaN層が露出する前記リッジ以外の積層構造の 上面に形成されるショットキーノ《リアとを備えることを要旨とする。
[0016] カゝかる特徴によれば、 AlGaN層及び活性層を含む積層構造の上部に形成される ストライプ状のリッジと、 AlGaN層が露出するリッジ以外の積層構造の上面に形成さ れるショットキーノリアとを備えるため、該リッジにおいて、 p電極とォーミック接触すベ き部分の絶縁膜のみを取り除く必要が無くなり、歩留まりが向上する。
[0017] また、バンドギャップエネルギーの高い AlGaNに対して、 Mgの濃度が、 5 X 1019c m 3以下にドープされた AlGaN層を備えることにより、 AlGaN層の正孔（ホール)濃 度は、小さくなるため、正孔が、ショットキーノリア力も AlGaN層へ流れにくくなり、ショ ットキーノ《リアと AlGaN層との間の抵抗は、高くなる。これにより、かかる側面発光半 導体素子は、リッジにのみ正孔を流しやすくなり、該リッジで容易に電流狭窄効果、 電流閉じ込め効果、光閉じ込め効果を実現し、活性層の狭い領域力 光を放出する ことができる。
[0018] 従って、歩留まりがよぐ局所的な領域から光を放出する側面発光半導体素子を得 ることがでさる。
[0019] 本発明の第 1の特徴において、リッジの上部は、 Mgの濃度が、 1 X 1019cm 3以上 にドープされた GaN層であってもよ!/、。
[0020] 力かる特徴によれば、リッジの上部は、 Mgの濃度が、 1 X 1019cm 3以上にドープさ れた GaN層であるため、リッジの上部の正孔濃度は、高くなり、リッジの電流狭窄効 果を更に向上することができる。
[0021] 本発明の第 1の特徴において、ショットキーノリア上の少なくとも一部とリッジ上とに 、 Pd又は Niからなる金属層を更に備えてもよい。
[0022] 力かる特徴によれば、ショットキーノリア上の少なくとも一部とリッジ上とに、 Pd又は Mからなる金属層を備えることにより、 AlGaN層及び GaN層に対して、ォーミック特 性を取り易い電極を得ることができるため、リッジの上部に更に、正孔を流れやすくす るため、該リッジの電流狭窄効果を更に向上することができる。
[0023] 本発明の第 2の特徴は、側面発光半導体素子の製造方法であって、 Mgの濃度が 、 5 X 1019cm 3以下にドープされた AlGaN層及び活性層を含む積層構造の上部に 、イオン衝撃を利用するドライエッチングによりストライプ状のリッジを形成する工程と 、 AlGaN層が露出するリッジ以外の積層構造の上面に、イオン衝撃を利用するドライ エッチングによりショットキーノリアを形成する工程とを有することを要旨とする。
[0024] 力かる発明によれば、 Mgの濃度が、 5 X 1019cm 3以下にドープされた AlGaN層及 び活性層を含む積層構造の上部にリッジを形成し、 AlGaN層が露出するリッジ以外 の積層構造の上面に、イオン衝撃を利用するドライエッチングによる適度なダメージ が与えられることにより、正孔が流れにくくなる n型反転層（すなわち、ショットキーバリ ァ）が形成される。ショットキーノ《リアと AlGaN層との間の抵抗が高くなり、リッジにの み正孔を流れやすくするため、該リッジで容易に電流狭窄効果、電流閉じ込め効果 、光閉じ込め効果を実現し、活性層の狭い領域力 光を放出することができる。
[0025] 従って、歩留まりがよぐ局所的な領域から光を放出する側面発光半導体素子を製 造することができる。
図面の簡単な説明
[0026] [図 1]図 1は、本発明の一実施形態に係る側面発光半導体素子の断面構造を示す図 である。
[図 2]図 2は、本発明の一実施形態に係る側面発光半導体素子の製造方法を示すフ ローチャートである。
[図 3]図 3は、本発明の一実施形態に係る側面発光半導体素子の製造方法の積層 工程が行われた後の側面発光半導体素子の断面図である。
[図 4]図 4は、本発明の一実施形態に係る側面発光半導体素子の製造方法のストライ プパターン形成工程における側面発光半導体素子の断面図である。
[図 5]図 5は、本発明の一実施形態に係る側面発光半導体素子の製造方法のリッジ 形成工程における側面発光半導体素子の断面図である。
[図 6]図 6は、本発明の一実施形態に係る側面発光半導体素子の製造方法における リッジ形成工程及びショットキーバリア生成工程で用いられる ICPエッチヤーの断面 構造図である。
[図 7]図 7は、本発明の一実施形態に係る側面発光半導体素子の製造方法の電極 形成工程が行われた後の側面発光半導体素子の断面図である。
[図 8]図 8は、従来技術に係る半導体発光素子の断面構造を示す図である。
発明を実施するための最良の形態
[0027] 次に、図面を参照して、本発明の実施形態を説明する。なお、以下の図面の記載 において、同一又は類似の部分には、同一又は類似の符号を付している。ただし、 図面は模式的なものであり、各寸法の比率などは現実のものとは異なることを留意す るべさである。
[0028] したがって、具体的な寸法等は以下の説明を参酌して判断すべきものである。また 、図面相互間にお 、ても互 、の寸法の関係や比率が異なる部分が含まれて!/、ること は勿論である。
[0029] (本発明の実施形態に係る側面発光半導体素子の構成）
図 1を参照して、本発明の実施形態に係る側面発光半導体素子の構成について説 明する。図 1は、本実施形態に係る側面発光半導体素子の断面構造を示す。本実施 形態に係る側面発光半導体素子の一例として、青色に発光する側面発光型の LED( Light Emitting Diode)について説明する。
[0030] 本実施形態に係る側面発光半導体素子は、図 1に示すように、 n型コンタクト層 102 と、 n型クラッド層 103と、 n型光ガイド層 104と、 n型超格子層 105と、 MQW活性層 1 06と、 p型第 1光ガイド層 107と、 p型第 2光ガイド層 108と、 p型クラッド層 109と、 p型 コンタクト層 110とからなる積層構造を備えて 、る。上述の積層構造の上部（すなわ ち、 p型クラッド層 109の一部及び p型コンタクト層 110には、ストライプ状のリッジが形 成されている。
[0031] n電極 114は、 n型コンタクト層 102の主面に、 Al/Ti/Auの多層金属膜によって形 成されている。また、 n電極 114は、 Al/Ni/Auの多層金属膜や、 Al/Pd/Auの多層 金属膜によって形成されて 、てもよ 、。
[0032] p電極 113は、ショットキーノリア 1091上の少なくとも一部とリッジ上とに Pd層、 Au 層の順に積層され、 p型コンタクト層 110とォーミック接触している。なお、 p電極 113 は、 Pd層の代わりに Ni層を積層し、 Ni層、 Au層によって形成されてもよい。
[0033] n型コンタクト層 102は、 Siがドープされた GaNによって形成されている。
[0034] n型クラッド層 103は、 Siがドープされた Al GaNによって形成されている。 n型光
0.05
ガイド層 104は、アンドープ GaNによって形成されている。 n型超格子層 105は、 InG aN層及び GaN層を交互に積層した超格子構造であり、 InGaN層及び GaN層は、 1 層あたりの厚みが 30nm以下である。
[0035] MQW活性層 106は、 Inを含む窒化物半導体によって形成されて ヽる多重量子井 戸構造（MQW構造： Multi Quantum Well)である。
[0036] 具体的には、 MQW活性層 106は、厚みが 3nmの In GaNによって形成されてい
0.17
る井戸層と、厚みが 10nmのアンドープ GaNによって形成されているバリア層とを交 互にそれぞれ 8回積層した MQW構造である。
[0037] p型第 1光ガイド層 107は、アンドープ GaN又は、 1%程度の Inを含む In GaNに
0.01 よって形成されている。
[0038] p型第 2光ガイド層 108は、アンドープ GaNによって形成されている。
[0039] p型クラッド層 109は、 Mgの濃度が、 5 X 1019cm— 3以下にドープされた Al Ga N (0 x 1-x
≤x< 0. 5)によって形成されている。なお、 p型クラッド層 109の Mgの濃度は、 1 X 1 018cm— 3以上であることがより好ましい。 p型クラッド層 109の Mgの濃度は、 l X 1018cm 3以上であることにより、 p型クラッド層 109は、 p型コンタクト層 110からの正孔を更に 流すことができる。
[0040] p型コンタクト層 110は、 Mgの濃度が、 1 X 1019cm 3以上にドープされた GaNによ つて形成されている。なお、 p型コンタクト層 110の Mgの濃度は、 5 X 1019cm 3以上、 5 X 102°cm 3以下であることがより好ましい。 p型コンタクト層 110の Mgの濃度力 5 X 102°cm 3よりも高い場合、ドープされた Mgが、 GaN結晶を破壊する場合がある。
[0041] また、 p型クラッド層 109の上面において、 p型コンタクト層 110が形成されていない 部分には、ショットキーノ リア 1091が形成されている。したがって、 p型クラッド層 109 の上面で p型コンタクト層 110が形成されて!ヽな 、部分は、 p電極 113とショットキー 接触している。
[0042] p型コンタクト層 110は、 p型クラッド層 109の一部と共に、ストライプ状のリッジを構 成しており、 p型コンタクト層 110の上面は、 p電極 113とォーミック接触している。
[0043] (本発明の実施形態に係る側面発光半導体素子の製造方法）
以下、図 2乃至図 7を参照して、本実施形態に係る側面発光半導体素子の製造方 法にぉ 、て行われる工程 (プロセス）につ 、て説明する。
[0044] 図 2及び図 3に示すように、ステップ S101において、サファイアからなる基板（以下 、基板 100と示す。）上に、順次、 n型バッファ層 101、 n型コンタクト層 102、 n型クラッ ド層 103、 n型光ガイド層 104、 n型超格子層 105、 MQW活性層 106、 p型第 1光ガ イド層 107、 p型第 2光ガイド層 108、 p型クラッド層 109、 p型コンタクト層 110を、結晶 成長（ェピタキシャル成長）させる積層工程が行われる。
[0045] 具体的には、本実施形態においては、第 1に、 MOCVD (Metal Organic Che mical Vapor Deposition)装置に基板 100を入れて、水素ガスを流しながら 105 0°C程度まで温度を上げることにより、基板 100をサーマルクリーニングする。
[0046] 第 2に、 600°C程度まで MOCVD装置内の温度を下げて、基板 100上に、 GaN力 らなる n型バッファ層 101をェピタキシャル成長することにより結晶成長（以下、単に結 晶成長と示す)させる。
[0047] 第 3に、 1000°C程度まで MOCVD装置内の温度を再び上げて、 n型バッファ層 10 1上に、順次、 n型コンタクト層 102、 n型クラッド層 103、 n型光ガイド層 104、 n型超 格子層 105、 MQW活性層 106、 p型第 1光ガイド層 107、 p型第 2光ガイド層 108、 p 型クラッド層 109、 p型コンタクト層 110を結晶成長させる。
[0048] 図 3に、かかる積層工程が行われた後の側面発光半導体素子の断面図を示す。
[0049] ステップ S102において、 SOG (Spin on glass)によってストライプパターンを形 成するストライプパターン形成工程が行われる。
[0050] 図 4に、力かるストライプパターン形成工程における側面発光半導体素子の断面図 を示す。以下、図 4を参照して、ストライプパターン形成工程について具体的に説明 する。
[0051] 具体的には、ストライプパターン形成工程では、第 1に、 p型コンタクト層 110上に S OG材料を塗布する。ここで、 SOG材料は、ケィ酸化合物を有機溶剤に溶解した溶 液である。
[0052] 第 2に、塗布した SOG材料を約 450°Cで焼成することで、ケィ酸ガラス (SiO )を主
2 成分とした SOG層 111を形成する。
[0053] 第 3に、 SOG層 111上にレジスト膜を塗布し、ホトリソグラフィによってレジストパター ン 112を形成する。
[0054] 第 4に、力かるレジストパターン 112をマスクとして、 SOG層 111をエッチングする。
力かるエッチングは、ノ ッファードフッ酸（BHF)を用いたウエットエッチングであっても よいし、 F系ガス（CF、 SF等）を用いたドライエッチングであってもよい。ただし、レジ
4 6
ストパターン 112を細力べ切ることができるドライエッチングを用いることが好まし 、。
[0055] 第 5に、 Oアッシャー（Oプラズマ）やアルカリ溶液等を用いて、レジストパターン 11
2
2を除去することによって、残された SOG層 111からなるストライプパターンを形成す る。
[0056] ステップ S 103において、誘導結合型（Induced Coupled Plasma :ICP)エッチ ヤーを用いて、 p型コンタクト層 110からなるリッジを形成するリッジ構造形成工程が行 われる。
[0057] 図 5に、力かるリッジ構造形成工程における側面発光半導体素子の断面図を示す。
以下、図 5を参照して、リッジ構造形成工程について具体的に説明する。
[0058] 具体的には、第 1に、 ICPエッチヤーを用いて、 SOG層 111からなるストライプパタ ーンをマスクとして、 p型コンタクト層 110及び p型クラッド層 109の一部及び、 p型コン タクト層 110乃至 n型コンタクト層 102の一部をエッチングする。
[0059] 力かるエッチングに用いられる ICPエッチヤーの具体例について、図 6に示す。図 6 に示すように、 ICPエッチヤーは、チャンバ一 201と、下部電極 202と、排気口 203と 、石英板 204と、高周波電源 205と、
Figure imgf000010_0001
ICP高周波電源 207と、ガス 導入口 208とを具備して ヽる。
[0060] かかる ICPエッチヤーは、反応性ガスをプラズマ化するために ICP高周波電源 207 によって ICPコイル 206に印加する高周波電力（P )と、プラズマ化した反応種をェ
ICP
ツチング対象部材 209に引き込むために高周波電源 205に印加する高周波電力（P )とによって生じる活性種 (ラジカルやイオン等）を利用して、エッチング対象部材 2
Bias
09にダメージを与えることによって、エッチングを可能とするものである。
[0061] 具体的には、リッジ構造形成工程では、 ICPエッチヤーに、エッチング対象部材 20 9 (本実施形態では、ステップ 102が行われた後の側面発光半導体素子 (積層構造） )を配置して、第 1の高周波電力（P 及び P )を印加する。
ICP Bias
[0062] ここで、主に高周波電源 205に印加される高周波電力によって、 ICPエッチヤーの チャンバ一 201内の下部電極 202上に配置されたエッチング対象部材 209 (積層構 造）上に、 DCバイアス電圧 (V_DC)が生じる。力かる V_DCによって、 p型コンタクト層 110乃至 n型コンタクト層 102に生じるダメージの程度を定義することができる。例え ば、 V_DC≥20V、好ましくは、 V_DC≥40Vで、 p型コンタクト層 110又は p型クラッド 層 109にダメージが生じ、所望の効果を得ることができる。
[0063] 本実施形態に係るリッジ構造形成工程では、第 1の高周波電力として、 P = 300 W、 P = 25Wを印加することによって、 GaNからなる p型コンタクト層 110をエッチ
Bias
ングする。この際に、エッチング対象部材 209上に生じる V_DCは、非常に小さぐ例 えば、 10V程度である。
[0064] また、本実施形態に係るリッジ構造形成工程では、第 1の高周波電力として、 P
ICP
= 300W、 P = 25Wを印加することによって、 p型コンタクト層 110乃至 n型コンタク
Bias
ト層 102をエッチングする。
[0065] ステップ S104において、 ICPエッチヤーを用いて、イオン衝撃を利用して、リッジ構 造以外の積層構造の上面 (すなわち、 p型クラッド層 109の上面で p型コンタクト層 11 0がエッチングされている部分）に、ショットキーバリア 1091を生成するショットキーバ リア生成工程が行われる。
[0066] 具体的には、ショットキーバリア生成工程では、 ICPエッチヤーに、エッチング対象 部材 209 (本実施形態では、ステップ 103が行われた後の側面発光半導体素子 (積 層構造)）を配置して、第 1の高周波電力（P 及び P )よりも高電力である第 1の高
ICP Bias
周波電力（P 及び P )を印加する。
ICP Bias
[0067] 本実施形態に係るショットキーバリア生成工程では、第 2の高周波電力として、 P
ICP
= 300W、 P = 120Wを印加することによって、 p型クラッド層 109をエッチングする
Bias
。この際に、エッチング対象部材 209上に生じる V_DC力 50V程度と大きくなるため 、ICP高周波電源 27の電力で生じたイオンが V_DCで加速されてエッチング対象部 材 209上に衝突してダメージを与えることができる。
[0068] ここで、ステップ S 104及び S 105において、エッチング残し厚は、レーザーを利用 した干渉計で測定することができる。かかる干渉計は、上面における界面からの反射 波と、下面における界面力 の反射波との干渉により生じる干渉縞の間隔力 エッチ ング深さを知ることができる。ここで、使用するレーザーの波長をえとすると、 λ /η (η =エッチング対象部材の屈折率)が干渉の一周期となる。
[0069] ステップ S 105において、 η電極 114及び ρ電極 113を形成する電極形成工程が行 われる。
[0070] 具体的には、第 1に、ステップ S103で形成された η型コンタクト層 102の露出面を 塩酸により洗浄し、かかる露出面に、 A1層、 Ti層、 Au層の順に積層することにより、 n 電極 114を形成する。 n電極 114は、 Ti層の代わりに、 Ni層、 Pd層を用いることで、 A 1/Ni/Auの多層金属膜や、 Al/Pd/Auの多層金属膜によって形成されて 、てもよ ヽ
[0071] また、ショットキーバリア 1091上の少なくとも一部とリッジ上とを塩酸により洗浄し、 P d層、 Au層の順に積層することにより、 p電極 113を形成する。 p電極 113は、 Pd層の 代わりに Ni層を積層し、 Ni層、 Au層によって形成されてもよい。
[0072] 図 7に、 n電極 114及び p電極 113を形成した後の側面発光半導体素子の断面図 を示す。
[0073] 第 2に、基板 100及び n型バッファ層 101を研削し、 n型コンタクト層 102の裏面を研 磨する。
[0074] 第 3に、側面発光半導体素子の幅にへき開することにより、図 1に示す側面発光半 導体素子を得る。かかるへき開は、半導体レーザー素子を得るための鏡面を形成す るわけではなぐ側面発光型の LEDのためのへき開であるため、高い精度を必要と せず、多少失敗しても十分である。
[0075] (本発明の実施形態に係る側面発光半導体素子の作用'効果）
本実施形態に係る側面発光半導体素子によれば、 p型クラッド層 109及び MQW 活性層 106を含む積層構造の上部に形成されるストライプ状のリッジと、 p型クラッド 層 109が露出するリッジ以外の積層構造の上面に形成されるショットキーノリア 1091 とを備えるため、該リッジにおいて、 p電極 113とォーミック接触すべき部分の絶縁膜 のみを取り除く必要が無くなり、歩留まりが向上する。
[0076] また、バンドギャップエネルギーの高い Al Ga N (0≤x< 0. 5)に対して、 Mgの濃
1
度力 5 X 1019cm 3以下にドープされた p型クラッド層 109を備えることにより、 p型クラ ッド層 109の正孔（ホール)濃度は、小さくなる。つまり、正孔が、ショットキーバリア 10 91から p型クラッド層 109へ流れにくくなるため、ショットキーバリア 1091と p型クラッド 層 109との間の抵抗は、高くなる。
[0077] これにより、かかる側面発光半導体素子は、リッジにのみ正孔を流れやすくするた め、該リッジで容易に電流狭窄効果、電流閉じ込め効果、光閉じ込め効果を実現し、 活性層の狭い領域力 光を放出することができる。 [0078] 従って、簡素な構造で、歩留まりがよぐ局所的な領域力も光を放出する側面発光 半導体素子を得ることができる。
[0079] また、リッジの上部は、 Mgの濃度が、 1 X 1019cm 3以上にドープされた GaN力もな る p型コンタクト層 110であることにより、リッジの上部の電子濃度が高くなり、リッジの 電流狭窄効果を更に向上することができる。
[0080] また、ショットキーノ リア 1091上の少なくとも一部とリッジ上とに、 Pd又は N もなる p電極 113を備えることにより、 p型クラッド層 109層及び p型コンタクト層 110に対して 、ォーミック特性を取り易い電極を得ることができるため、リッジの上部に更に、正孔を 流れやすくなるため、該リッジの電流狭窄効果を更に向上することができる。
[0081] また、本実施形態に力かる製造方法によれば、 Mgの濃度が、 5 X 1019cm 3以下に ドープされた AlGaN力もなる p型クラッド層 109及び MQW活性層 106を含む積層構 造の上部にリッジを形成し、 p型クラッド層 109が露出するリッジ以外の積層構造の上 面に、イオン衝撃を利用するドライエッチングによる適度なダメージが与えられること により、正孔が流れにくくなる n型反転層（すなわち、ショットキーノ リア 1091)が形成 される。
[0082] ショットキーバリア 1091と p型クラッド層 109との間の抵抗が高くなり、リッジにのみ 正孔を流れやすくするため、該リッジで容易に電流狭窄効果を得ることができる。
[0083] 従って、歩留りがよぐ局所的な領域から光を放出する側面発光半導体素子を製造 することができる。
[0084] 本実施形態に係る側面発光型の LEDは、例えば、ヘッドマウント型のディスプレイ 装置に用いられることが可能である。ヘッドマウント型のディスプレイ装置は、ゴーグ ル又はへルメットのような形状をしたディスプレイ装置である。ヘッドマウント型のディ スプレイ装置は、頭部に装着されると、左右の目の前にディスプレイ装置の表示部を 1つずつ配置する。
[0085] 力かるヘッドマウント型のディスプレイ装置において、赤色に発光する半導体発光 素子、緑色に発光する半導体発光素子、及び、青色に発光する半導体発光素子が 、狭いスペクトラムを有する光源として配置される。ヘッドマウント型のディスプレイ装 置は、光ファイバを介して、半導体発光素子力も放出される光を人間の網膜に伝送し 、該網膜上で画像を形成する。
[0086] 力かるヘッドマウント型のディスプレイ装置では、光ファイバと半導体発光素子との カップリング効率を高くする必要がある。本実施形態に係る側面発光型の LEDによ れば、局所的な領域力も光を放出することができるため、光ファイバとのカップリング 効率を向上することができる。
[0087] また、力かる側面発光型の LEDは、複雑な構造を有さず、歩留りもよいため、安価 な半導体発光素子として提供される。
[0088] 力かる側面発光型の LED力 放出された光は、自然放出光であり、半導体レーザ 一素子で増幅を繰り返して放出される光と比べて、網膜への影響を低減できる。従つ て、力かる側面発光型の LEDは、ヘッドマウントディスプレイ装置に用いられる半導 体発光素子として、適している。
[0089] (その他の実施形態）
本発明は上記の実施形態によって記載した力 この開示の一部をなす論述及び図 面はこの発明を限定するものであると理解すべきではない。この開示から当業者には 様々な代替実施形態、実施例及び運用技術が明らかとなろう。
[0090] 例えば、本発明の実施形態では、側面発光型の LEDにつ 、て例示した力 本発 明はこれに限らず、側面発光型の半導体レーザー素子にも利用可能である。
[0091] このように、本発明はここでは記載していない様々な実施形態等を含むことは勿論 である。従って、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に 係る発明特定事項によってのみ定められるものである。
産業上の利用可能性
[0092] 本発明によれば、歩留まりがよぐ局所的な領域力も光を放出する側面発光半導体 素子及び側面発光半導体素子の製造方法を提供することができる。

Claims

請求の範囲
[1] Mgの濃度が、 5 X 1019cm— 3以下にドープされた AlGaN層と、
前記 AlGaN層及び活性層を含む積層構造の上部に形成されるストライプ状のリツ ジと、
前記 AlGaN層が露出する前記リッジ以外の前記積層構造の上面に形成されるショ ットキーノリアとを備えることを特徴とする側面発光半導体素子。
[2] 前記リッジの上部は、 Mgの濃度が、 1 X 1019cm 3以上にドープされた GaN層であ ることを特徴とする請求項 1に記載の側面発光半導体素子。
[3] 前記ショットキーノリア上の少なくとも一部と前記リッジ上とに、前記 Pd又は Mから なる金属層を更に備えることを特徴とする請求項 1又は請求項 2に記載の側面発光 半導体素子。
[4] Mgの濃度が、 5 X 1019cm 3以下にドープされた AlGaN層及び活性層を含む積層 構造の上部に、イオン衝撃を利用するドライエッチングによりストライプ状のリッジを形 成する工程と、
前記 AlGaN層が露出する前記リッジ以外の前記積層構造の上面に、イオン衝撃を 利用するドライエッチングによりショットキーノリアを形成する工程とを有することを特 徴とする側面発光半導体素子の製造方法。
PCT/JP2007/055203 2006-03-15 2007-03-15 側面発光半導体素子及び側面発光半導体素子の製造方法 WO2007105791A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US12/225,095 US20090097521A1 (en) 2006-03-15 2007-03-15 Side Surface Light Emitting Semiconductor Element And Method Of Manufacturing The Same
DE112007000602T DE112007000602T5 (de) 2006-03-15 2007-03-15 Ein an einer Seitenfläche Licht emittierendes Halbleiterelement und Verfahren zum Herstellen desselben

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006071481A JP4362125B2 (ja) 2006-03-15 2006-03-15 側面発光半導体素子及び側面発光半導体素子の製造方法
JP2006-071481 2006-03-15

Publications (1)

Publication Number Publication Date
WO2007105791A1 true WO2007105791A1 (ja) 2007-09-20

Family

ID=38509604

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2007/055203 WO2007105791A1 (ja) 2006-03-15 2007-03-15 側面発光半導体素子及び側面発光半導体素子の製造方法

Country Status (7)

Country Link
US (1) US20090097521A1 (ja)
JP (1) JP4362125B2 (ja)
KR (1) KR20080112264A (ja)
CN (1) CN101401223A (ja)
DE (1) DE112007000602T5 (ja)
TW (1) TW200805708A (ja)
WO (1) WO2007105791A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9257608B2 (en) 2013-09-13 2016-02-09 Kabushiki Kaisha Toshiba Nitride semiconductor light emitting device
WO2018040660A1 (zh) * 2016-08-31 2018-03-08 厦门三安光电有限公司 一种激光二极管及其制作方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5346443B2 (ja) 2007-04-16 2013-11-20 ローム株式会社 半導体発光素子およびその製造方法
JP2009158550A (ja) * 2007-12-25 2009-07-16 Sony Corp 半導体発光素子及びこれを用いた表示装置
CN102655195B (zh) * 2011-03-03 2015-03-18 赛恩倍吉科技顾问（深圳）有限公司 发光二极管及其制造方法
KR101303592B1 (ko) * 2011-12-27 2013-09-11 전자부품연구원 질화물계 반도체 소자의 제조 방법
JP6323782B2 (ja) * 2013-08-26 2018-05-16 パナソニックＩｐマネジメント株式会社 半導体発光素子及び半導体発光素子の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10163571A (ja) * 1996-11-29 1998-06-19 Nichia Chem Ind Ltd 窒化物半導体レーザ素子
JP2002261326A (ja) * 2001-03-02 2002-09-13 Nagoya Kogyo Univ 窒化ガリウム系化合物半導体素子の製造方法
JP2005340576A (ja) * 2004-05-28 2005-12-08 Sharp Corp 半導体レーザ素子およびその製造方法、光ディスク装置並びに光伝送システム

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5903017A (en) * 1996-02-26 1999-05-11 Kabushiki Kaisha Toshiba Compound semiconductor device formed of nitrogen-containing gallium compound such as GaN, AlGaN or InGaN
JP2001015851A (ja) 1999-07-01 2001-01-19 Sony Corp 半導体レーザ素子及びその作製方法
US6597717B1 (en) * 1999-11-19 2003-07-22 Xerox Corporation Structure and method for index-guided, inner stripe laser diode structure
US7655953B2 (en) * 2004-08-31 2010-02-02 Sanyo Electric Co., Ltd. Semiconductor laser apparatus

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10163571A (ja) * 1996-11-29 1998-06-19 Nichia Chem Ind Ltd 窒化物半導体レーザ素子
JP2002261326A (ja) * 2001-03-02 2002-09-13 Nagoya Kogyo Univ 窒化ガリウム系化合物半導体素子の製造方法
JP2005340576A (ja) * 2004-05-28 2005-12-08 Sharp Corp 半導体レーザ素子およびその製造方法、光ディスク装置並びに光伝送システム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9257608B2 (en) 2013-09-13 2016-02-09 Kabushiki Kaisha Toshiba Nitride semiconductor light emitting device
WO2018040660A1 (zh) * 2016-08-31 2018-03-08 厦门三安光电有限公司 一种激光二极管及其制作方法

Also Published As

Publication number Publication date
TW200805708A (en) 2008-01-16
CN101401223A (zh) 2009-04-01
US20090097521A1 (en) 2009-04-16
DE112007000602T5 (de) 2009-01-15
KR20080112264A (ko) 2008-12-24
JP2007250788A (ja) 2007-09-27
JP4362125B2 (ja) 2009-11-11

Similar Documents

Publication Publication Date Title
WO2007105791A1 (ja) 側面発光半導体素子及び側面発光半導体素子の製造方法
US20130026531A1 (en) Non-polar light emitting diode having photonic crystal structure and method of fabricating the same
US10840419B2 (en) Nitride semiconductor light-emitting device and manufacture method therefore
JP6152848B2 (ja) 半導体発光素子
JP2007294972A (ja) 発光素子及びその製造方法
WO2011145283A1 (ja) 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
US8513036B2 (en) Photonic quantum ring laser and fabrication method thereof
CN110620169B (zh) 一种基于共振腔的横向电流限制高效率发光二极管
CN103094444B (zh) 半导体发光二极管结构
CN109923743A (zh) 半导体器件、半导体激光器以及制造半导体器件的方法
JP2010251531A (ja) 半導体発光素子
JP2012134327A (ja) 窒化物半導体発光素子
Kim Vertical chip of GaN-based blue light-emitting diode
JP2002043620A (ja) 窒化ガリウム系化合物半導体素子及び電極形成方法
KR100684455B1 (ko) 발광다이오드의 형성 방법
CN113690354B (zh) GaAs基发光二极管芯片及其制造方法
JP2005203804A (ja) レーザ素子
WO2014192206A1 (ja) 半導体発光素子
KR20090002161A (ko) 반도체 발광소자 및 반도체 발광소자의 제조 방법
WO2015001692A1 (ja) 半導体発光素子
KR20230059315A (ko) 초박형 핀 led 소자 및 이를 포함하는 초박형 핀 led 전극어셈블리
JP2007067094A (ja) 半導体レーザ素子の製造方法
Kim et al. Vertical chip of GaN‐based light‐emitting diode formed on sapphire substrate
KR20100061134A (ko) 질화물 반도체 발광소자의 제조방법 및 이 방법에 의해 제조된 질화물 반도체 발광소자
JP5690395B2 (ja) 半導体発光素子の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 07738653

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 200780009073.5

Country of ref document: CN

Ref document number: 12225095

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1020087024200

Country of ref document: KR

RET De translation (de og part 6b)

Ref document number: 112007000602

Country of ref document: DE

Date of ref document: 20090115

Kind code of ref document: P

122 Ep: pct application non-entry in european phase

Ref document number: 07738653

Country of ref document: EP

Kind code of ref document: A1