CN113690354B - GaAs基发光二极管芯片及其制造方法 - Google Patents

GaAs基发光二极管芯片及其制造方法 Download PDF

Info

Publication number
CN113690354B
CN113690354B CN202110733261.4A CN202110733261A CN113690354B CN 113690354 B CN113690354 B CN 113690354B CN 202110733261 A CN202110733261 A CN 202110733261A CN 113690354 B CN113690354 B CN 113690354B
Authority
CN
China
Prior art keywords
layer
type
ohmic contact
roughened
coarsening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110733261.4A
Other languages
English (en)
Other versions
CN113690354A (zh
Inventor
肖和平
朱迪
王瑞瑞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HC Semitek Zhejiang Co Ltd
Original Assignee
HC Semitek Zhejiang Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HC Semitek Zhejiang Co Ltd filed Critical HC Semitek Zhejiang Co Ltd
Priority to CN202110733261.4A priority Critical patent/CN113690354B/zh
Publication of CN113690354A publication Critical patent/CN113690354A/zh
Application granted granted Critical
Publication of CN113690354B publication Critical patent/CN113690354B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/42Transparent materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本公开提供了一种GaAs基发光二极管芯片及其制造方法,涉及半导体技术领域。GaAs基发光二极管芯片包括GaAs衬底以及外延层,外延层中的粗化层的与欧姆接触层接触的一面为粗化面,粗化面上除欧姆接触层的设置区域之外的区域为粗化区域,粗化区域上形成有粗化结构;GaAs基发光二极管芯片还包括透明导电层,透明导电层铺设在粗化区域和欧姆接触层上,且透明导电层位于欧姆接触层和P型电极之间,透明导电层为掺钨的氧化铟层。此时,可以得到出光效率好、输出功率强的红外LED芯片器件。

Description

GaAs基发光二极管芯片及其制造方法
技术领域
本公开涉及半导体技术领域,特别涉及一种GaAs基发光二极管芯片及其制造方法。
背景技术
四元系发光二极管(英文:Light Emiting Diode,简称:LED)芯片由于具有发光效率高、颜色范围广、耗电量少、寿命长、单色发光、反应速度快、耐冲击、体积小等优点而被广泛应用于各种指示、显示装置上。其中小尺寸的微发光二极管LED(Micro-LED)已成为近两年来具有相当发展前景的技术,在汽车、可穿戴设备、军事应用、生物传感器、光学生物芯片、微型集成全色系列显示器(集成红、绿、蓝色三种颜色波段)领域极具潜在应用价值。
随着多年的技术研究开发,GaAs基红光LED的外延、芯片技术非常成熟。外延技术是通过金属有机化学气相沉积,在GaAs衬底上生长N型半导体、有源层、P型半导体层等外延层的技术。外延层可以与GaAs衬底精准匹配,位错少,内量子效率超过95%。但是GaAs能隙比较小,对于有源层层发出的光线具有吸收作用,因此限制了LED的光提取性能。
发明内容
本公开实施例提供了一种GaAs基发光二极管芯片及其制造方法,可以得到出光效率好、输出功率强的红外LED芯片器件。所述技术方案如下:
一方面,提供了一种GaAs基发光二极管芯片,所述GaAs基发光二极管芯片包括GaAs衬底以及外延层,所述外延层包括依次层叠设置在所述GaAs衬底的上表面上的N型扩展层、第一N型限制层、N型波导层、有源层、P型波导层、第一P型限制层、P型扩展层、粗化层和欧姆接触层,所述欧姆接触层上设有P型电极,所述GaAs衬底的下表面上设有N型电极,
所述粗化层的与所述欧姆接触层接触的一面为粗化面,所述粗化面上除所述欧姆接触层的设置区域之外的区域为粗化区域,所述粗化区域上形成有粗化结构;
所述GaAs基发光二极管芯片还包括透明导电层,所述透明导电层铺设在所述粗化区域和所述欧姆接触层上,且所述透明导电层位于所述欧姆接触层和所述P型电极之间,所述透明导电层为掺钨的氧化铟层。
可选地,所述欧姆接触层为GaP层,所述粗化层为AlGaAs层,所述GaAs基发光二极管芯片还包括设置在所述粗化层和所述欧姆接触层之间的过渡层,所述过渡层为GaInP层;
所述过渡层在所述粗化层上的正投影与所述欧姆接触层在所述粗化层上的正投影重合。
可选地,所述GaAs基发光二极管芯片还包括第二N型限制层和第二P型限制层;
所述第二N型限制层位于所述N型波导层和所述有源层之间,所述第二P型限制层位于所述P型波导层和所述有源层之间;
所述第二N型限制层为N型AlGaAs层,所述第二P型限制层为P型AlGaAs层。
可选地,所述GaAs衬底的下表面上除所述N型电极设置区域之外的其它区域为粗化区域。
可选地,所述GaAs衬底的下表面上的所述N型电极呈图形化分布。
可选地,所述GaAs衬底和外延层的外周壁均形成有粗化结构。
另一方面,提供了一种发光二极管芯片的制造方法,所述制造方法包括:
在GaAs衬底的上表面上依次生长N型扩展层、第一N型限制层、N型波导层、有源层、P型波导层、第一P型限制层、P型扩展层、粗化层和欧姆接触层;
对所述粗化层的与所述欧姆接触层接触的一面进行粗化,形成粗化面,所述粗化面上除所述欧姆接触层的设置区域之外的区域为粗化区域,所述粗化区域上形成有粗化结构;
在所述粗化区域和所述欧姆接触层上铺设透明导电层,所述透明导电层为掺钨的氧化铟层;
在所述欧姆接触层的远离所述衬底的一面上形成P型电极,所述透明导电层位于所述欧姆接触层和所述P型电极之间;
在所述GaAs衬底的下表面上形成N型电极。
可选地,所述对所述粗化层的与所述欧姆接触层接触的一面进行粗化,形成粗化面,包括:
使用第一粗化液对所述粗化层的与所述欧姆接触层接触的一面进行粗化,所述第一粗化液为包含HF、HIO4、水、有机酸稳定添加剂的混合液,其中所述第一粗化液中HF和HIO4的体积占比分别为5~10%,余下部分为水和有机酸稳定添加剂。
可选地,在生长所述粗化层之后,生长所述欧姆接触层之前,所述制造方法还包括:
在所述粗化层和所述欧姆接触层之间生长过渡层,所述过渡层为GaInP层,所述过渡层在所述粗化层上的正投影与所述欧姆接触层在所述粗化层上的正投影重合,所述欧姆接触层为GaP层,所述粗化层为AlGaAs层。
可选地,在所述GaAs衬底的下表面上形成N型电极之后,所述制造方法还包括:
采用第二粗化液对所述GaAs衬底的下表面上除所述N型电极设置区域之外的其它区域进行粗化,所述第二粗化液为包含柠檬酸和HNO3的混合液,所述第二粗化液中HNO3的体积占比为45~61%。
本公开实施例提供的技术方案带来的有益效果是:
通过在P型扩展层和欧姆接触层之间形成粗化层,其中,粗化层的与欧姆接触层接触的一面为粗化面,且粗化面上除欧姆接触层的设置区域之外的区域为粗化区域,粗化区域上形成有粗化结构。通过形成粗化区域,有利于实现光线的漫反射,从而增加出光强度。同时,在粗化区域和欧姆接触层上铺设透明导电层,且透明导电层位于欧姆接触层和P型电极之间。此时,由于粗化区域的存在,可以增强粗化区域与透明导电层之间的粘附力。且透明透明导电层为掺钨的氧化铟层,掺钨的氧化铟(In2O3:W,IWO)具有较高的载流子迁移率、较低的载流子浓度,且其在近红外波段透射率高,最终能够得到出光效率好、输出功率强的红外LED芯片器件。
附图说明
为了更清楚地说明本公开实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本公开的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本公开实施例提供的一种GaAs基发光二极管芯片的结构示意图;
图2是本公开实施例提供的一种GaAs基发光二极管芯片的俯视图;
图3是本公开实施例提供的一种GaAs基发光二极管芯片的仰视图;
图4是本公开实施例提供的一种GaAs基发光二极管芯片的制造方法流程图;
图5是本公开实施例提供的另一种GaAs基发光二极管芯片的制造方法流程图。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚,下面将结合附图对本公开实施方式作进一步地详细描述。
图1是本公开实施例提供的一种GaAs基发光二极管芯片的结构示意图,如图1所示,该GaAs基发光二极管芯片包括GaAs衬底100以及外延层。外延层包括依次层叠设置在GaAs衬底100的上表面上的N型扩展层101、第一N型限制层102、N型波导层103、有源层105、P型波导层107、第一P型限制层108、P型扩展层109、粗化层110和欧姆接触层112。欧姆接触层112上设有P型电极301。GaAs衬底100的下表面上设有N型电极401。
粗化层110的与欧姆接触层112接触的一面为粗化面,粗化面上除欧姆接触层112的设置区域之外的区域为粗化区域M1,粗化区域M1上形成有粗化结构110a。
GaAs基发光二极管芯片还包括透明导电层201,透明导电层201铺设在粗化区域M1和欧姆接触层112上,且透明导电层201位于欧姆接触层112和P型电极301之间,透明导电层201为掺钨的氧化铟层。
本公开实施例通过在P型扩展层和欧姆接触层之间形成粗化层,其中,粗化层的与欧姆接触层接触的一面为粗化面,且粗化面上除欧姆接触层的设置区域之外的区域为粗化区域,粗化区域上形成有粗化结构。通过形成粗化区域,有利于实现光线的漫反射,从而增加出光强度。同时,在粗化区域和欧姆接触层上铺设透明导电层,且透明导电层位于欧姆接触层和P型电极之间。此时,由于粗化区域的存在,可以增强粗化区域与透明导电层之间的粘附力。且透明透明导电层为掺钨的氧化铟层,掺钨的氧化铟(In2O3:W,IWO)具有较高的载流子迁移率、较低的载流子浓度,且其在近红外波段透射率高,最终能够得到出光效率好、输出功率强的红外LED芯片器件。
图2是本公开实施例提供的一种GaAs基发光二极管芯片的俯视图,如图2所示,P型电极301为圆柱状,以方便与电路板连接。透明导电层201包括沿P型电极301的径向方向延伸的条形区域,以方便将P型电极301注入的电流扩展到欧姆接触层112的整个表面。
可选地,可以采用电子束或溅射的沉积方式形成掺钨的氧化铟。
可选地,欧姆接触层112为GaP层,粗化层110为AlGaAs层。
示例性地,欧姆接触层112为P型Gap层,其中P型掺杂剂为CBr4,掺杂浓度在2E20cm-3以上,以降低接触电阻。欧姆接触层112的厚度为0.08~0.1μm。
示例性地,粗化层110为P型AlxGa(1-x)As粗化层,x为0.2~0.3。其中P型掺杂剂为CBr4,掺杂浓度在2E18~4E18cm-3,厚度2.6~3.2μm。
GaAs基发光二极管芯片还包括设置在粗化层110和欧姆接触层112之间的过渡层111,过渡层111为GaInP层。过渡层111在粗化层110上的正投影与欧姆接触层112在粗化层110上的正投影重合。
示例性地,过渡层111为P型GaInP层,其中P型掺杂剂为Cp2Mg,掺杂浓度在3E18cm-3以上,生长温度为580~680℃,厚度为0.03~0.08μm。
如果在粗化层110上直接生长GaP欧姆接触层112,晶格失配会比较大,因此在中间插入一层GaInP缓冲过渡层,这样能够在近红外区域获得较大透过率的同时保持较好的导电性能。
可选地,GaAs基发光二极管芯片还包括第二N型限制层104和第二P型限制层106。
第二N型限制层104位于N型波导层103和有源层105之间,第二P型限制层106位于P型波导层107和有源层105之间。
第二N型限制层104为N型AlGaAs层,第二P型限制层106为P型AlGaAs层。
示例性地,第二N型限制层104为n-Alz1Ga(1-z1)As层,其中0.07<z1<0.13。N型掺杂元素为Te,掺杂浓度在1E17~3E17cm-3,厚度为0.016~0.019μm。
示例性地,第二P型限制层106为p-Alz2Ga(1-z2)As层,其中0.07<z2<0.13。P型掺杂剂为CBr4,掺杂浓度在1E17~3E17cm-3,厚度为0.018~0.02μm。
通过在有源层的两侧分别增加第二限制层,有利于提升电子和空穴的注入效率。
可选地,GaAs衬底100的下表面上除N型电极401设置区域之外的其它区域为粗化区域,有利于实现光线的漫反射,从而增加出光强度。
图3是本公开实施例提供的一种GaAs基发光二极管芯片的仰视图,如图3所示,GaAs衬底100的下表面上的N型电极401呈图形化分布。通过设置N型电极,有利于芯片发出的光能够从底部被反射出去,增加芯片的正面出光效率。
可选地,GaAs衬底100和外延层的外周壁均形成有粗化结构。通过对GaAs衬底100和外延层的外周壁进行粗化,使得光线从内部经由侧面能均匀折射出来,从而可以提高芯片的出光效率。
可选地,N型扩展层101为n-AlaGa(1-a)As扩展层,其中0.07<a<0.13。N型掺杂元素为Te,掺杂浓度在2E18~4E18cm-3,厚度为0.18~0.2μm。
N型掺杂元素使用Te,通过界面势垒和掺杂的协同效应利于提升热电传输性能,在高温负载下可靠性更优。
可选地,第一N型限制层102为n-AlbGa(1-b)As层,其中b为0.2~0.3。N型掺杂元素为Te,掺杂浓度在2E18~4E18cm-3,厚度为0.8~1μm。
可选地,N型波导层103为n-AlcGaAs层,其中0.12<c<0.18。N型掺杂元素为Te,浓度在3E17~4E17cm-3,厚度为0.3~0.4μm。
可选地,有源层105包括多个周期的交替生长的量子阱和量子垒层。其中,量子阱层为Inx1Ga(1-x1)As层,x1在0.3~0.4,厚度为5~7nm。这个厚度是兼顾内量子效率与波长均匀性。量子垒层为Alx2Ga(1-x2)PyAs(1-y)层,x2在0.1~0.14。P元素的加入会引起禁带宽度提高,可以相应的降低Al组分以达到降低其电阻,y在0.03~0.08,厚度为20~30nm,以达到晶格匹配应力释放平衡,这个厚度范围可得比较好波峰光谱特性,光量子效率最高。
示例性地,InGaAs/AlGaAsP的周期数为13~18。
可选地,P型波导层107为p-AldGaAs层,其中0.12<d<0.18。P型掺杂剂为CBr4,掺杂浓度在3E17~4E17cm-3,厚度为0.3~0.4μm。
可选地,第一P型限制层108为p-AleGa(1-e)As层,其中e为0.2~0.25,P型掺杂剂为CBr4,掺杂浓度在2E18~4E18cm-3,厚度为2~3μm。
可选地,P型扩展层109为p-AljGa(1-j)As层,其中j为0.2~0.3,P型掺杂剂为CBr4,掺杂浓度在2E18~4E18cm-3。厚度为2~3μm。
可选地,N型电极401为AuGeNi/Au复合层,AuGeNi、Au的厚度分别为120~200nm、150~300nm。P型电极301为Cr/Au复合层,Cr、Au的厚度分别为20~50nm、3000~4500nm。
在本公开实施例中,芯片设计尺寸8~14mil,P型电极大小为100~110μm,P型手指长度为50~65μm,宽度为7~13μm,N型电极图形大小为40~50μm,间距为90~100μm,此设计下芯片的功率最高。
图4是本公开实施例提供的一种GaAs基发光二极管芯片的制造方法流程图,如图4所示,该制造方法用于制造上述实施例所述的GaAs基发光二极管芯片,该制造方法包括:
步骤401、在GaAs衬底的上表面上依次生长N型扩展层、第一N型限制层、N型波导层、有源层、P型波导层、第一P型限制层、P型扩展层、粗化层和欧姆接触层。
步骤402、对粗化层的与欧姆接触层接触的一面进行粗化,形成粗化面。
其中,粗化面上除欧姆接触层的设置区域之外的区域为粗化区域,粗化区域上形成有粗化结构。
步骤403、在粗化区域和欧姆接触层上铺设透明导电层。
其中,透明导电层为掺钨的氧化铟层。
步骤404、在欧姆接触层的远离衬底的一面上形成P型电极,透明导电层位于欧姆接触层和P型电极之间。
步骤405、在GaAs衬底的下表面上形成N型电极。
本公开实施例本公开实施例通过在P型扩展层和欧姆接触层之间形成粗化层,其中,粗化层的与欧姆接触层接触的一面为粗化面,且粗化面上除欧姆接触层的设置区域之外的区域为粗化区域,粗化区域上形成有粗化结构。通过形成粗化区域,有利于实现光线的漫反射,从而增加出光强度。同时,在粗化区域和欧姆接触层上铺设透明导电层,且透明导电层位于欧姆接触层和P型电极之间。此时,由于粗化区域的存在,可以增强粗化区域与透明导电层之间的粘附力。且透明透明导电层为掺钨的氧化铟层,掺钨的氧化铟(In2O3:W,IWO)具有较高的载流子迁移率、较低的载流子浓度,且其在近红外波段透射率高,最终能够得到出光效率好、输出功率强的红外LED芯片器件。
图5是本公开实施例提供的另一种GaAs基发光二极管芯片的制造方法流程图,如图5所示,该制造方法用于制造上述实施例所述的GaAs基发光二极管芯片,该制造方法包括:
步骤501、在GaAs衬底的上表面上依次生长N型扩展层、第一N型限制层、N型波导层、有源层、P型波导层、第一P型限制层、P型扩展层、粗化层和欧姆接触层。
示例性地,步骤501可以包括:
采用金属有机化学气相沉积法(英文:Metal-organic Chemical VaporDeposition,简称:MOCVD)在GaAs衬底上依次生长在GaAs衬底的上表面上依次生长N型扩展层、第一N型限制层、N型波导层、有源层、P型波导层、第一P型限制层、P型扩展层、粗化层和欧姆接触层。
可选地,在生长在GaAs衬底的上表面上依次生长如图1所示的N型扩展层101、第一N型限制层102、N型波导层103、有源层105、P型波导层107、第一P型限制层108、P型扩展层109、粗化层110和欧姆接触层112时,生长温度为580~750℃,生长压力为50~1000mbar。
可选地,N型扩展层101为n-AlaGa(1-a)As扩展层,其中0.07<a<0.13。N型掺杂元素为Te,掺杂浓度在2E18~4E18cm-3,厚度为0.18~0.2μm。
可选地,第一N型限制层102为n-AlbGa(1-b)As层,其中b为0.2~0.3。N型掺杂元素为Te,掺杂浓度在2E18~4E18cm-3,厚度为0.8~1μm。
可选地,N型波导层103为n-AlcGaAs层,其中0.12<c<0.18。N型掺杂元素为Te,浓度在3E17~4E17cm-3,厚度为0.3~0.4μm。
可选地,有源层105包括多个周期的交替生长的量子阱和量子垒层。其中,量子阱层为Inx1Ga(1-x1)As层,x1在0.3~0.4,厚度为5~7nm。这个厚度是兼顾内量子效率与波长均匀性。量子垒层为Alx2Ga(1-x2)PyAs(1-y)层,x2在0.1~0.14。P元素的加入会引起禁带宽度提高,可以相应的降低Al组分以达到降低其电阻,y在0.03~0.08,厚度为20~30nm,以达到晶格匹配应力释放平衡,这个厚度范围可得比较好波峰光谱特性,光量子效率最高。
示例性地,InGaAs/AlGaAsP的周期数为13~18。
可选地,P型波导层107为p-AldGaAs层,其中0.12<d<0.18。P型掺杂剂为CBr4,掺杂浓度在3E17~4E17cm-3,厚度为0.3~0.4μm。
可选地,第一P型限制层108为p-AleGa(1-e)As层,其中e为0.2~0.25,P型掺杂剂为CBr4,掺杂浓度在2E18~4E18cm-3,厚度为2~3μm。
可选地,P型扩展层109为p-AljGa(1-j)As层,其中j为0.2~0.3,P型掺杂剂为CBr4,掺杂浓度在2E18~4E18cm-3。厚度为2~3μm。
在本实施例中,采用高纯H2(氢气)或高纯N2(氮气)或高纯H2和高纯N2的混合气体作为载气,高纯NH3作为N源,三甲基镓(TMGa)及三乙基镓(TEGa)作为镓源,三甲基铟(TMIn)作为铟源。
可选地,步骤501中,在生长粗化层之后,生长欧姆接触层之前,该制造方法还包括:
在粗化层和欧姆接触层之间生长过渡层,过渡层为GaInP层,过渡层在粗化层上的正投影与欧姆接触层在粗化层上的正投影重合。
示例性地,过渡层111为P型GaInP层,其中P型掺杂剂为Cp2Mg,掺杂浓度在3E18cm-3以上,生长温度为580~680℃,厚度为0.03~0.08μm。
如果在粗化层110上直接生长GaP欧姆接触层112,晶格失配会比较大,因此在中间插入一层GaInP缓冲过渡层,这样能够在近红外区域获得较大透过率的同时保持较好的导电性能。
示例性地,欧姆接触层112为P型Gap层,其中P型掺杂剂为CBr4,掺杂浓度在2E20cm-3以上,生长温度为580~680℃,以降低接触电阻。欧姆接触层112的厚度为0.08~0.1μm。
示例性地,粗化层110为P型AlxGa(1-x)As粗化层,x为0.2~0.3。其中P型掺杂剂为CBr4,掺杂浓度在2E18~4E18cm-3,生长温度为650~670℃,厚度2.6~3.2μm。
可选地,步骤501还可以包括:
在N型波导层和有源层之间形成第二N型限制层,第二N型限制层为N型AlGaAs层。
在P型波导层和有源层之间形成第二N型限制层,第二P型限制层为P型AlGaAs层。
示例性地,第二N型限制层为n-Alz1Ga(1-z1)层,其中0.07<z1<0.13。N型掺杂元素为Te,掺杂浓度在1E17~3E17cm-3,厚度为0.016~0.019μm。
示例性地,第二P型限制层为p-Alz2Ga(1-z2)层,其中0.07<z2<0.13。P型掺杂剂为CBr4,掺杂浓度在1E17~3E17cm-3,厚度为0.018~0.02μm。
步骤502、对粗化层的与欧姆接触层接触的一面进行粗化,形成粗化面。
其中,粗化面上除欧姆接触层的设置区域之外的区域为粗化区域,粗化区域上形成有粗化结构。
示例性地,步骤502可以包括:
使用第一粗化液对粗化层的与欧姆接触层接触的一面进行粗化,第一粗化液为包含HF、HIO4、水、有机酸稳定添加剂的混合液,其中第一粗化液中HF和HIO4的体积占比分别为5~10%,余下部分为水和有机酸稳定添加剂。
示例性地,有机酸稳定添加剂可以为磺酸(R-SO3H)。
示例性地,在20~30℃范围内,对AlGaAs的蚀刻速率为0.2~0.6nm/s,粗化深度1~3μm。
粗化主反应方程式:AlxGa(1-x)As+8HF=4H2+AlxGa(1-x)F3+AsF5
在本公开实施例中,可以先将采用步骤501制得的芯片用丙酮、IPA溶液进行超声清洗10min,经光刻制程,定义出发光区域图形与粗化区域图形,首先去除表面粗化区域的GaP/GaInP,在使用第一粗化液粗化p-AlGaAs层,粗化深度在1~2μm,去除光刻胶。接着使用丙酮、IPA溶液进行超声清洗10min表面。
步骤503、在粗化区域和欧姆接触层上铺设透明导电层。
其中,透明导电层为掺钨的氧化铟层(In2O3:W,IWO)。
可选地,IWO的沉积厚度为0.28~0.31μm。由于IWO载流子浓度不高,需要设计外延层高掺杂以弥补载流子在界面的载流子浓度,而IWO中W的质量在含量3~5%下,载流子迁移率高,所以设计一层GaP高掺杂层与IWO层接触,GaP高掺杂层的掺杂浓度大于2E20cm-3
示例性地,IWO的沉积方式可以是电子束或Sputtering,经光刻制程定义出切割道范围,以ICP/RIE刻出切割道,然后使用丙酮、IPA溶液进行超声清洗10min。
步骤504、在欧姆接触层的远离衬底的一面上形成P型电极。
其中,透明导电层位于欧姆接触层和P型电极之间。
示例性地,可以在欧姆接触层的远离衬底的一面旋涂负性光刻胶,通过曝光、显影定义出P型电极的图案,采用电子束蒸镀方式蒸镀P型电极。
其中,P型电极为Cr/Au复合层,Cr、Au的厚度分别为20~50nm、3000~4500nm。
步骤505、减薄GaAs衬底。
示例性地,可以将GaAs衬底减薄至220μm,将减薄后的芯片使用丙酮、IPA溶液进行超声清洗10min。
步骤506、在GaAs衬底的下表面上形成N型电极。
示例性地,可以在GaAs衬底的下表面旋涂负性光刻胶,通过曝光、显影定义出P型电极的图案,采用电子束蒸镀方式蒸镀N型电极。
其中,N型电极为AuGeNi/Au复合层,AuGeNi、Au的厚度分别为120~200nm、150~300nm。
可选地,步骤506还可以包括:
对GaAs衬底的下表面上的N型电极进行图形化处理。
可选地,可以将芯片进行快速退火处理,温度为380~420℃,退火时间5~12s,在N电极表面进行光刻,湿法去除不需要的N型电极实现图形化。
步骤507、采用第二粗化液对GaAs衬底的下表面上除N型电极设置区域之外的其它区域进行粗化。
其中,第二粗化液为包含柠檬酸和HNO3的混合液,所述第二粗化液中HNO3的体积占比为45~61%。
示例性地,使用温度范围8~10℃范围内,对GaAs的粗化速率为200~300nm/s,粗化深度1~3μm。
粗化主反应方程式:GaAs+2HNO3=GaAsO5+N2+H2O
可选地,可以将芯片进行快速退火处理,温度为380~420℃,退火时间5~12s,在N电极表面进行光刻,湿法去除不需要的N电极金属层实现图案化,将芯片进行切穿后粘附于膜上,使用湿法工艺技术将衬底GaAs层的四面及N电极面GaAs区域进行湿法粗糙化。
步骤508、采用第三粗化液对GaAs衬底和外延层的侧面进行粗化。
其中,第三粗化液为硝酸或者硝酸和醋酸的混合酸。
本公开实施例本公开实施例通过在P型扩展层和欧姆接触层之间形成粗化层,其中,粗化层的与欧姆接触层接触的一面为粗化面,且粗化面上除欧姆接触层的设置区域之外的区域为粗化区域,粗化区域上形成有粗化结构。通过形成粗化区域,有利于实现光线的漫反射,从而增加出光强度。同时,在粗化区域和欧姆接触层上铺设透明导电层,且透明导电层位于欧姆接触层和P型电极之间。此时,由于粗化区域的存在,可以增强粗化区域与透明导电层之间的粘附力。且透明透明导电层为掺钨的氧化铟层,掺钨的氧化铟(In2O3:W,IWO)具有较高的载流子迁移率、较低的载流子浓度,且其在近红外波段透射率高,最终能够得到出光效率好、输出功率强的红外LED芯片器件。
以上仅为本公开的可选实施例,并不用以限制本公开,凡在本公开的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本公开的保护范围之内。

Claims (8)

1.一种发光二极管,所述发光二极管包括GaAs衬底以及外延层,所述外延层包括位于所述GaAs衬底上的粗化层和欧姆接触层,所述欧姆接触层上设有P型电极,所述GaAs衬底的下表面上设有N型电极,其特征在于,
所述粗化层的与所述欧姆接触层接触的一面为粗化面,所述粗化面上除所述欧姆接触层的设置区域之外的区域为粗化区域,所述粗化区域上形成有粗化结构;
所述发光二极管还包括透明导电层,所述透明导电层铺设在所述粗化区域和所述欧姆接触层上,且所述透明导电层位于所述欧姆接触层和所述P型电极之间,所述透明导电层为掺钨的氧化铟层;
所述欧姆接触层为GaP层,所述粗化层为AlGaAs层,所述发光二极管还包括设置在所述粗化层和所述欧姆接触层之间的过渡层,所述过渡层为GaInP层;所述过渡层在所述粗化层上的正投影与所述欧姆接触层在所述粗化层上的正投影重合。
2.根据权利要求1所述的发光二极管,其特征在于,所述外延层包括依次层叠设置在所述GaAs衬底的上表面上的N型扩展层、第一N型限制层、N型波导层、有源层、P型波导层、第一P型限制层、P型扩展层、所述粗化层和所述欧姆接触层,所述发光二极管还包括第二N型限制层和第二P型限制层;
所述第二N型限制层位于所述N型波导层和所述有源层之间,所述第二P型限制层位于所述P型波导层和所述有源层之间;
所述第二N型限制层为N型AlGaAs层,所述第二P型限制层为P型AlGaAs层。
3.根据权利要求2所述的发光二极管,其特征在于,所述GaAs衬底的下表面上除所述N型电极设置区域之外的其它区域为粗化区域。
4.根据权利要求3所述的发光二极管,其特征在于,所述GaAs衬底的下表面上的所述N型电极呈图形化分布。
5.根据权利要求1所述的发光二极管,其特征在于,所述GaAs衬底和外延层的外周壁均形成有粗化结构。
6.一种发光二极管的制造方法,其特征在于,所述制造方法包括:
在GaAs衬底的上表面上依次生长N型扩展层、第一N型限制层、N型波导层、有源层、P型波导层、第一P型限制层、P型扩展层、粗化层和欧姆接触层,在生长所述粗化层之后,生长所述欧姆接触层之前,所述制造方法还包括:在所述粗化层和所述欧姆接触层之间生长过渡层,所述过渡层为GaInP层,所述过渡层在所述粗化层上的正投影与所述欧姆接触层在所述粗化层上的正投影重合,所述欧姆接触层为GaP层,所述粗化层为AlGaAs层;
对所述粗化层的与所述欧姆接触层接触的一面进行粗化,形成粗化面,所述粗化面上除所述欧姆接触层的设置区域之外的区域为粗化区域,所述粗化区域上形成有粗化结构;
在所述粗化区域和所述欧姆接触层上铺设透明导电层,所述透明导电层为掺钨的氧化铟层;
在所述欧姆接触层的远离所述衬底的一面上形成P型电极,所述透明导电层位于所述欧姆接触层和所述P型电极之间;
在所述GaAs衬底的下表面上形成N型电极。
7.根据权利要求6所述的制造方法,其特征在于,所述对所述粗化层的与所述欧姆接触层接触的一面进行粗化,形成粗化面,包括:
使用第一粗化液对所述粗化层的与所述欧姆接触层接触的一面进行粗化,所述第一粗化液为包含HF、HIO4、水、有机酸稳定添加剂的混合液,其中所述第一粗化液中HF和HIO4的体积占比分别为5~10%,余下部分为水和有机酸稳定添加剂。
8.根据权利要求6所述的制造方法,其特征在于,在所述GaAs衬底的下表面上形成N型电极之后,所述制造方法还包括:
采用第二粗化液对所述GaAs衬底的下表面上除所述N型电极设置区域之外的其它区域进行粗化,所述第二粗化液为包含柠檬酸和HNO3的混合液,所述第二粗化液中HNO3的体积占比为45~61%。
CN202110733261.4A 2021-06-30 2021-06-30 GaAs基发光二极管芯片及其制造方法 Active CN113690354B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110733261.4A CN113690354B (zh) 2021-06-30 2021-06-30 GaAs基发光二极管芯片及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110733261.4A CN113690354B (zh) 2021-06-30 2021-06-30 GaAs基发光二极管芯片及其制造方法

Publications (2)

Publication Number Publication Date
CN113690354A CN113690354A (zh) 2021-11-23
CN113690354B true CN113690354B (zh) 2023-10-13

Family

ID=78576471

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110733261.4A Active CN113690354B (zh) 2021-06-30 2021-06-30 GaAs基发光二极管芯片及其制造方法

Country Status (1)

Country Link
CN (1) CN113690354B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114284407A (zh) * 2021-12-22 2022-04-05 天津三安光电有限公司 发光二极管及发光装置
CN117153958A (zh) * 2023-09-12 2023-12-01 深圳市同和光电科技有限公司 一种提升红外led芯片辐射功率处理方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7704770B2 (en) * 2006-02-23 2010-04-27 Arima Optoelectronics Corp. Light emitting diode by use of metal diffusion bonding technology and method of producing light emitting diode
CN105514226A (zh) * 2016-01-21 2016-04-20 厦门乾照光电股份有限公司 一种具有电流阻挡层的发光二极管及其制作方法
CN110707183A (zh) * 2019-08-23 2020-01-17 华灿光电(苏州)有限公司 砷化镓基红外发光二极管芯片及其制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7704770B2 (en) * 2006-02-23 2010-04-27 Arima Optoelectronics Corp. Light emitting diode by use of metal diffusion bonding technology and method of producing light emitting diode
CN105514226A (zh) * 2016-01-21 2016-04-20 厦门乾照光电股份有限公司 一种具有电流阻挡层的发光二极管及其制作方法
CN110707183A (zh) * 2019-08-23 2020-01-17 华灿光电(苏州)有限公司 砷化镓基红外发光二极管芯片及其制备方法

Also Published As

Publication number Publication date
CN113690354A (zh) 2021-11-23

Similar Documents

Publication Publication Date Title
US7872269B2 (en) Gallium nitride semiconductor light emitting element
KR100869962B1 (ko) 전류 확산층을 포함하는 발광소자의 제조방법
JP6934812B2 (ja) 発光素子及びそれを含む発光素子アレイ
US20130026531A1 (en) Non-polar light emitting diode having photonic crystal structure and method of fabricating the same
JP7432024B2 (ja) 赤外線発光ダイオード
CN113690354B (zh) GaAs基发光二极管芯片及其制造方法
JP2019012744A (ja) 半導体発光素子および半導体発光素子の製造方法
US12046700B2 (en) Nanorod light emitting device and method of manufacturing the same
US20140008609A1 (en) Light emitting device with nanorod therein and the forming method thereof
KR101199677B1 (ko) 반도체 발광 소자 및 그 제조 방법
JP2024056843A (ja) Ledアレイ
CN113871520B (zh) 一种半导体发光元件及制作方法
JP4362125B2 (ja) 側面発光半導体素子及び側面発光半導体素子の製造方法
CN112510130A (zh) 一种倒装结构蓝光Mico-LED芯片设计制造方法
KR20130099574A (ko) 질화갈륨 기판을 갖는 발광 다이오드
CN112259652A (zh) 一种降低侧壁缺陷复合的Micro-LED芯片结构及制备方法
JP2009070893A (ja) 発光装置及びその製造方法
CN102130224A (zh) 发光二极管及其制造方法
KR20090047034A (ko) 질화물계 반도체 소자
CN102136532B (zh) 发光二极管及其制造方法
CN113345987B (zh) 红外发光二极管芯片及其制备方法
JP2009238843A (ja) 発光装置
KR101494331B1 (ko) 플립 칩 구조의 질화물 반도체 발광소자
US20230016028A1 (en) Semiconductor light-emitting component and light-emitting device
KR101305793B1 (ko) 발광소자 및 이의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant