WO2007102601A1 - 電力変換装置及び方法並びに三角波発生回路 - Google Patents

Abstract

　発電機から出力された交流電力を直流電力に変換してバッテリ（負荷）に供給する電力変換装置であって、前記発電機の出力部と前記負荷との間に接続されたサイリスタ（スイッチ部）と、前記発電機から出力された交流電力の各周期に対応した三角波電圧を生成すると共にサイリスタを介して前記負荷に供給される電圧と所定の目標電圧との差分電圧を生成し、前記三角波電圧と前記差分電圧とに基づきサイリスタの導通状態を制御するゲート制御部（制御部）とを備える。

Description

明 細 書

電力変換装置及び方法並びに三角波発生回路

技術分野

[0001] 本発明は、発電機から出力された交流電力を直流電力に変換する電力変換装置 及び方法並びに三角波発生回路に関し、特に、出力電圧を目標電圧に精度よく制 御するための技術に関する。

背景技術

[0002] 従来、発電機から出力された交流電力を整流して直流電力に変換する電力変換装 置があり、例えば車両のバッテリを充電するために利用されている。

図 34に、この種の従来の電力変換装置 200の構成を示す。同図において、コイル 100は発電機のコイルであり、この発電機の回転軸が駆動されることによりコイル 100 に交流電力が誘導される。サイリスタ 201、抵抗 202、ダイオード 203、ツエナーダイ オード 204, 205、ダイオード 206は、本電力変換装置 200を構成し、基本的には半 波整流回路として実現されて 、る。

[0003] 具体的には、サイリスタ 201のアノードは発電機のコイル 100の一端に接続され、そ の力ソードには、この電力変換装置 200の負荷となるバッテリ 300の正極が接続され る。また、サイリスタ 201のアノードとグランドとの間には、抵抗 202、ダイオード 203、 ツエナーダイオード 204, 205がこの順に直列接続される。

[0004] ここで、サイリスタ 201のアノードからグランドに向けて、ダイオード 203が順方向接 続され、ツエナーダイオード 204, 205は逆方向接続されている。また、抵抗 202とダ ィオード 203との間の接続点 Pからサイリスタ 201のゲート電極に向けてダイオード 20 6が順方向接続されている。

[0005] 接続点 Pの電圧 Vrefは、ノ ッテリ 300の端子電圧がバッテリ 300の定格電圧よりも 所定電圧だけ高い目標電圧 VTを下回っている場合に、サイリスタ 201がオン状態に 制御され得るように設定される。換言すれば、電圧 Vrefは、ノ ッテリ 300の端子電圧 が目標電圧 VT以上の時にサイリスタ 201がオン状態にならないような適切な値に設 定される。 [0006] 図 35を参照して、上述の従来技術に係る電力変換装置の動作を説明する。

図 35Aは、発電機の回転数が低い場合を示し、図 35Bは、発電機の回転数が高い 場合を示す。なお、説明の便宜上、ノッテリ 300の端子電圧の初期値は目標電圧 V Tよりも低 ヽものとする。

[0007] 先ず、図 35Aに示す期間 T1において、発電機のコイル 100に誘起された交流電 圧 VAの正相（正電圧）がサイリスタ 201のアノードに供給されると、この交流電圧 VA が抵抗 202を介して接続点 Pに与えられる。この接続点 Pの電圧が上昇すると、ダイ オード 206を介してサイリスタ 201のゲート電極に電流が流れ込み、サイリスタ 201が ターンオンする。その後、接続点 Pの電圧はツエナーダイオード 204, 205により電圧 Vrefにクランプされる。サイリスタ 201がオン状態になると、このサイリスタ 201を介し て交流電圧 VAの正相が供給される結果、サイリスタ 201の出力電圧 VOが上昇し、 この出力電圧 VOによりバッテリ 300が充電される。

[0008] 続く期間 T2において、交流電圧 VAが負相（負電圧）に移行すると、接続点 Pの電 圧が降下すると共に、サイリスタ 201が逆バイアス状態となってターンオフする。サイリ スタ 201がオフ状態に移行すると、ノ ッテリ 300には電力が供給されなくなるため、バ ッテリ 300が放電して、その端子電圧が徐々に低下する。

[0009] 続く期間 T3において、交流電圧 VAが再び正相に移行すると、接続点 Pの電圧が 上昇するが、ノ ッテリ 300の端子電圧、即ちサイリスタ 201の出力電圧 VOが依然とし て目標電圧 VTより高い状態にあるため、サイリスタ 201のゲート電極には電流が流 れ込まず、サイリスタ 201はオフ状態を維持する。その後の期間 T4〜T6においても 、出力電圧 VOが依然として目標電圧 VTより高い状態にあるため、サイリスタ 201は オフ状態を維持する。

[0010] 続く期間 Τ7の途中で、出力電圧 VOが目標電圧 VTを下回ると、サイリスタ 201がォ ン状態になり、そのときに発電機から出力されている交流電圧 VAの正相により出力 電圧 VOがわずかに上昇してバッテリ 300を充電する。

[0011] 続く期間 Τ8において、交流電圧 VAが負相に移行すると、サイリスタ 201がオフ状 態になり、出力電圧 VOが低下するが、続く期間 Τ9において、出力電圧 VOが目標 電圧 VTを下回ると、サイリスタ 201がターンオンして、そのときに発電機から出力され ている交流電圧 VAの正相によりサイリスタ 201の出力電圧 VOが上昇する。

このように、出力電圧 VOが目標電圧 VTを下回った場合に、交流電圧 VAの正相 の期間にサイリスタ 201がオン状態になつてバッテリ 300を充電する。

[0012] なお、図 35Bに示すように、発電機の回転数が高い場合には、発電機が出力する 交流電圧 VAの振幅が大きくなると共にその周波数も高くなるため、出力電圧 VOの 上昇レートが大きくなる力 S、その他の点では上述の図 35Aに示す例と同様である。 特許文献 1：特開平 10— 52045号公報

発明の開示

発明が解決しょうとする課題

[0013] 上述の従来技術によれば、出力電圧 VOが目標電圧 VTを下回った時に、交流電 圧 VAの正相のサイクル期間においてサイリスタ 201をターンオンさせる。また、出力 電圧 VOが目標電圧 VTを下回っていなければ、各サイクル期間においてサイリスタ 2 01はオフ状態に維持される。

[0014] このように、交流電圧 VAのサイクル期間に着目すると、サイリスタ 201は、各サイク ル期間において、導通状態にあるか否かの極端な 2値的状態の何れかに制御される 。このため、上述の従来技術によれば、出力電圧 VOの変動幅が大きくなり、出力電 圧 VOを精度良く目標電圧 VTに制御することが困難であるという問題がある。

[0015] また、上述の図 34に示す従来技術の構成によれば、ノ ッテリ 300に代えて、ランプ を負荷として接続した場合、出力電圧の実効値 Vrmsが高くなり、ランプが切れてしま うという問題がある。

[0016] このような問題を解決した電力変換装置として、図 36に示す装置がある。この電力 変換装置は、上述の図 34に示す装置構成に比較して、出力電圧 VOの実効値 Vrm sを得るための回路系として、トランジスタ 401、ダイオード 402、ツエナーダイオード 4 03、抵抗 404、電界コンデンサ 405を更【こ備えて!/ヽる。

[0017] この装置によれば、出力電圧 VO力 電界コンデンサ 405に供給されて平滑される と共に、電界コンデンサ 405の端子電圧が高くなるとトランジスタ 401が導通してサイ リスタ 201を強制的にターンオフさせ、電界コンデンサ 405の端子電圧の上昇を抑え る。従って、この装置によれば、出力電圧の実効値 Vrmsがランプ 301に供給される ので、ランプ 301は切れないが、出力電圧 VOが離散的に出力されるため、ランプが 明滅してちらつくという問題がある。

[0018] また、上述の図 34、図 36に示す従来技術の構成によれば、出力電圧 VOのピーク 電圧が高くなるため、定格電源電圧が制約されている電子機器を負荷として接続す ることができない。このような問題を解決した電力変換装置として、図 37に示す装置 がある。この電力変換装置は、上述の図 34に示す構成に比較して、出力電圧 VOの ピーク電圧を抑えるための回路系として、発電機のコイル 100を短絡するためのサイ リスタ 500と、サイリスタ 500を制御するためのダイオード 501及びッヱナ一ダイオード 502を更に備えている。

[0019] この従来装置によれば、出力電圧 VO力 ツエナーダイオード 502で決定される一 定電圧を超えると、サイリスタ 500がターンオンとされて発電機の出力をグランドに短 絡するので、交流電圧 VAの振幅が抑制され、従ってサイリスタ 201の出力電圧 VO のピークを抑えることができる。

し力しながら、この従来装置によれば、実効値 Vrmsが低いので、負荷として接続さ れた電子機器が動作しないという問題がある。または、発電機の出力をグランドに短 絡するので、電力変換効率が低下するという問題がある。

[0020] 本発明は、上記事情に鑑みてなされたものであり、電力変換効率の低下を招くこと なぐ出力電圧を精度良く目標電圧に制御することが可能な電力変換装置及び方法 並びに三角波発生回路を提供することを目的とする。

課題を解決するための手段

[0021] 本発明に係る電力変換装置は、上記課題を解決するため、発電機から出力された 交流電力を直流電力に変換して負荷に供給する電力変換装置であって、前記発電 機の出力部と前記負荷との間に接続されたスィッチ部と、前記発電機から出力された 交流電力の各周期に対応しピーク電圧が一定の三角波電圧を生成すると共に前記 スィッチ部を介して前記負荷に供給される電圧と所定の目標電圧との差分電圧を生 成し、前記三角波電圧と前記差分電圧とに基づき前記スィッチ部の導通状態を制御 する制御部と、を備えた電力変換装置の構成を有する。

[0022] 上記電力変換装置にお!、て、前記制御部は、前記スィッチ部を介して前記負荷に 供給される電圧と前記所定の目標電圧とを入力してこれらの差分電圧を生成する差 動回路と、前記差動回路により生成された差分電圧と前記三角波電圧とを比較し、 該比較の結果に基づき前記スィッチ部の導通タイミングを規定するパルス信号を生 成して該スィッチ部に供給する比較回路と、を備えたことを特徴とする。

[0023] 上記電力変換装置において、前記制御部は、所定電圧を発生する電圧発生回路 と、前記電圧発生回路により発生された所定電圧と、前記差動回路により生成された 差分電圧と、の大小関係に基づき、前記所定電圧と前記差分電圧とのいずれかを選 択して前記比較回路に出力する選択回路と、を備え、前記比較回路は、前記選択回 路から入力された所定電圧又は差分電圧と、前記三角波電圧と、を比較し、該比較 の結果に基づき前記スィッチ部の導通タイミングを規定するパルス信号を生成して該 スィッチ部に供給する、ことを特徴とする。

[0024] 上記電力変換装置において、前記制御部は、クロック数をカウントし、カウント結果 力 Sしきい値を上回った場合に、前記差動回路により生成された差分電圧を出力する よう、前記選択回路の出力を制御するカウンタ回路、を備える、ことを特徴とする。

[0025] 上記電力変換装置において、前記電圧発生回路はコンデンサと抵抗を含む CR回 路を含み、前記コンデンサに蓄積された電荷の放電により、前記所定電圧を発生す る、ことを特徴とする。

[0026] 上記各電力変換装置において、前記制御部は、前記発電機から出力される交流 電力と、前記スィッチ部の出力と、に基づき前記負荷の外れを検出し、前記負荷の外 れを検出した場合に、前記電圧発生回路により発生された所定電圧を出力するよう、 前記選択回路の出力を制御する負荷外れ検出回路、を備える、ことを特徴とする。

[0027] 上記各電力変換装置において、前記制御部は、前記発電機から出力される交流 電力と、前記スィッチ部の出力と、に基づき前記負荷の外れを検出し、前記負荷の外 れを検出した場合に、前記所定の目標電圧の電圧値を下げるための処理を行う負荷 外れ検出回路、を備える、ことを特徴とする。

[0028] 上記電力変換装置において、前記差分電圧を増幅して前記比較回路に供給する 増幅回路を更に備えたことを特徴とする。

上記電力変換装置において、前記三角波の波高値を Hとし、前記増幅回路の増幅 率を Mとし、前記目標電圧を VTとし、前記スィッチ部を介して前記負荷に供給される 電圧の制御幅を Wとすると、 Wは、 VTから VT+ (HZM)の範囲の値であることを特 徴とする。

[0029] 上記電力変換装置において、前記制御部は、前記三角波電圧を生成するための 手段として、前記発電機が出力する第 1サイクルの交流電圧波形の半周期の時間を カウントするカウンタ部と、前記カウンタ部によるカウント数を所定値で除算する除算 部と、前記第 1サイクル後の第 2サイクルにおいて、前記第 1サイクルでの前記除算部 の除算結果で示される時間の経過ごとに所定電圧分だけ上昇する階段状の電圧波 形を生成する波形生成部とを備え、前記階段状の電圧波形を前記三角波電圧の波 形として出力することを特徴とする。

[0030] 上記電力変換装置において、前記制御部は、前記発電機が出力する交流電圧が 正サイクル又は負サイクルである間、所定電流値の定電流によって第 1のコンデンサ を充電する第 1の充電部と、前記サイクル終了後の前記第 1のコンデンサの端子間 電圧に応じた電流値の定電流によって第 2のコンデンサを充電する第 2の充電部と、 前記第 2の充電部による充電を、前記交流電圧のサイクル又は前記第 2のコンデン サの端子間電圧に基づいて終了させる制御部と、を備え、前記第 2のコンデンサの 端子間電圧を、前記三角波電圧の波形として出力する三角波発生回路、を備える、 ことを特徴とする。

[0031] また、本発明の一側面に係る電力変換装置は、発電機から出力された三相交流電 力を直流電力に変換して負荷に供給する電力変換装置であって、前記発電機の各 相出力部と前記負荷の各端との間にそれぞれ接続された複数のスィッチ部と、前記 発電機から出力された各相の交流電力の各周期に対応し、かつピーク電圧が一定 の三角波電圧を相ごとに生成すると共に、前記スィッチ部を介して前記負荷に供給 される電圧と所定の目標電圧との差分電圧を生成し、相ごとに、他の相について生 成された前記三角波電圧と、前記差分電圧と、に基づき該相出力部に接続された前 記各スィッチ部の導通状態を制御する制御部と、を備えることを特徴とする。

[0032] 上記電力変換装置において、前記制御部は、前記発電機から出力された W相の 交流電力の各周期に対応し、かつピーク電圧が一定の W相三角波電圧を生成する と共に、前記スィッチ部を介して前記負荷に供給される電圧と所定の目標電圧との差 分電圧を生成し、生成された前記 W相三角波電圧と、前記差分電圧と、に基づき U 相出力部に接続された前記各スィッチ部の導通状態を制御し、前記発電機から出力 された U相の交流電力の各周期に対応し、かつピーク電圧が一定の U相三角波電 圧を生成すると共に、前記スィッチ部を介して前記負荷に供給される電圧と所定の目 標電圧との差分電圧を生成し、生成された前記 U相三角波電圧と、前記差分電圧と 、に基づき V相出力部に接続された前記各スィッチ部の導通状態を制御し、前記発 電機から出力された V相の交流電力の各周期に対応し、かつピーク電圧が一定の V 相三角波電圧を生成すると共に、前記スィッチ部を介して前記負荷に供給される電 圧と所定の目標電圧との差分電圧を生成し、生成された前記 V相三角波電圧と、前 記差分電圧と、に基づき w相出力部に接続された前記各スィッチ部の導通状態を制 御する、ことを特徴とする。

[0033] 本発明に係る電力変換方法は、上記課題を解決するため、発電機の出力部と負荷 との間に接続されたスィッチ部を介して、前記発電機から出力された交流電力を前記 負荷に供給するステップと、前記交流電力の各周期に対応しピーク電圧が一定の三 角波電圧を生成するステップと、前記スィッチ部を介して前記負荷に供給される電圧 と所定の目標電圧との差分電圧を生成するステップと、前記三角波電圧と前記差分 電圧とに基づき前記スィッチ部の導通タイミングを制御するステップと、を含む電力変 換方法の構成を有する。

[0034] 本発明に係る三角波発生回路は、発電機から出力された交流電力を直流電力に 変換して負荷に供給する電力変換装置においてスィッチ素子の導通を制御するた めに使用される三角波電圧を生成する三角波発生回路であって、前記発電機が出 力する第 1サイクルの交流電圧波形の半周期の時間をカウントするカウンタ部と、前 記カウンタ部によるカウント数を所定値で除算する除算部と、前記第 1サイクル後の 第 2サイクルにおいて、前記第 1サイクルで得られた前記除算部の除算結果で示され る時間の経過ごとに所定電圧分だけ上昇する階段状の電圧波形を生成する波形生 成部とを備え、前記階段状の電圧波形を前記三角波電圧の波形として出力すること を特徴とする。 [0035] 本発明の一側面に係る三角波発生回路は、発電機から出力された交流電力を直 流電力に変換して負荷に供給する電力変換装置においてスィッチ素子の導通を制 御するための三角波電圧を生成する三角波発生回路であって、前記発電機が出力 する交流電圧が正サイクル又は負サイクルである間、所定電流値の定電流によって 第 1のコンデンサを充電する第 1の充電部と、前記サイクル終了後の前記第 1のコン デンサの端子間電圧に応じた電流値の定電流によって第 2のコンデンサを充電する 第 2の充電部と、前記第 2の充電部による充電を、前記交流電圧のサイクル又は前記 第 2のコンデンサの端子間電圧に基づいて終了させる制御部と、を備え、前記第 2の コンデンサの端子間電圧を、前記三角波電圧の波形として出力する、ことを特徴とす る。

発明の効果

[0036] 本発明によれば、出力電圧と目標電圧との差分電圧に応じてサイリスタの導通タイ ミングを制御するようにしたので、電力変換効率の低下を招くことなぐ出力電圧を精 度良く目標電圧に制御することが可能になる。

図面の簡単な説明

[0037] [図 1]本発明の実施形態 1に係る電力変換装置の構成および適用例を示す図である

[図 2]本発明の実施形態 1に係るゲート制御部の詳細構成を示すブロック図である。

[図 3A]本発明の実施形態 1に係る電力変換装置の動作を説明するための波形図で あり、発電機の回転数が低い場合の波形図である。

[図 3B]本発明の実施形態 1に係る電力変換装置の動作を説明するための波形図で あり、発電機の回転数が高い場合の波形図である。

[図 4]本発明の実施形態 1に係る三角波発生回路における三角波の発生メカニズム（ 方形波の生成過程)を説明するための波形図である。

[図 5]本発明の実施形態 1に係る三角波発生回路における三角波の発生メカニズム（ スロープ部分の生成過程)を説明するための波形図である。

[図 6A]本発明の実施形態 1に係る増幅回路による作用を説明するための波形図であ る。 [図 6B]本発明の実施形態 1に係る増幅回路による作用を説明するための波形図であ る。

[図 6C]本発明の実施形態 1に係る増幅回路による作用を説明するための波形図で ある。

[図 7]本発明の実施形態 1に係る電力変換装置の第 1の他の適用例を示す図である

[図 8]本発明の実施形態 1に係る電力変換装置の第 2の他の適用例を示す図である

[図 9]本発明の実施形態 1に係る電力変換装置の第 3の他の適用例を示す図である

[図 10]本発明の実施形態 1に係る電力変換装置の第 4の他の適用例を示す図である

[図 11]本発明の実施形態 1に係る電力変換装置の第 5の他の適用例を示す図である

[図 12]本発明の実施形態 1に係る電力変換装置の第 6の他の適用例を示す図である

[図 13]本発明の実施形態 1に係る電力変換装置の第 7の他の適用例を示す図である

[図 14]本発明の実施形態 1に係る電力変換装置の第 8の他の適用例を示す図である

[図 15]本発明の実施形態 1において、発電機が発電を開始した直後に、出力電圧 V Oが上昇し過ぎてしまう場合の例を示す波形図である。

[図 16]本発明の実施形態 2に係るゲート制御部の詳細構成を示すブロック図である。

[図 17]本発明の実施形態 2に係る電力変換装置の動作を説明するための波形図で ある。

[図 18]本発明の実施形態 3に係るゲート制御部の詳細構成を示すブロック図である。

[図 19]本発明の実施形態 3に係る電力変換装置の動作を説明するための波形図で ある。 圆 20]本発明の実施形態 1において、充電中に負荷が外れ、充電時間が長くなつて しまう場合の例を示す波形図である。

圆 21]本発明の実施形態 4に係るゲート制御部の詳細構成を示すブロック図である。 圆 22]本発明の実施形態 4に係る電力変換装置の動作を説明するための波形図で ある。

圆 23]本発明の実施形態 5に係るゲート制御部の詳細構成を示すブロック図である。 圆 24]本発明の実施形態 6に係る三角波発生回路の内部構成を示す図である。 圆 25]本発明の実施形態 6に係るコンデンサ端子間電圧の時間遷移を示す図である 圆 26]本発明の実施形態 6に係る電流値と電圧の関係を示す図である。

[図 27]本発明の実施形態 6において、 1サイクル前の周期と現在のサイクルの周期は 同じでない場合の例を説明するための説明図である。

圆 28]本発明の実施形態 6に係る三角波発生回路の動作を説明するための波形図 である。

圆 29]本発明の実施形態 7に係る電力変換装置の構成および適用例を示す図であ る。

圆 30]本発明の実施形態 7に係るゲート制御部の詳細構成を示すブロック図である。 圆 31]本発明の実施形態 7に係るゲート制御部の動作を説明するための波形図であ る。

圆 32]本発明の実施形態 7に係るゲート制御部の動作を説明するための波形図であ る。

圆 33A]本発明の実施形態 7に係る進角 ·遅角を説明するための図であり、実際に実 験を行った結果を示す図である。

圆 33B]本発明の実施形態 7に係る進角 ·遅角を説明するための図であり、実際に実 験を行った結果を示す図である。

圆 33C]本発明の実施形態 7に係る進角 ·遅角を説明するための図であり、実際に実 験を行った結果を示す図である。

圆 34]従来技術に係る電力変換装置の構成 (バッテリを負荷とした場合の構成)を示 す図である。

[図 35A]従来技術に係る電力変換装置の動作を説明するための波形図である。

[図 35B]従来技術に係る電力変換装置の動作を説明するための波形図である。

[図 36]従来技術に係る電力変換装置の構成 (ランプを負荷とした場合の構成)を示 す図である。

[図 37]従来技術に係る電力変換装置の構成 (電子機器を負荷とした場合の構成)を 示す図である。

符号の説明

[0038] 100 コィノレ、 201, 2071, 2073 サイジスタ、 300 ノ ッテリ、 1000, 2070, 208 0, 2090, 2100, 2110, 2120, 2130, 2140, 2150 電力変換装置、 1100, 20 72, 2152 ゲート制御部、 1110 電圧変換回路、 1120, 1121 基準電圧発生回 路、 1130 差動回路、 1140 増幅回路、 1150, 1151, 1152 三角波発生回路、 1160, 1210 比較回路、 1220, 1221 ジミツ卜電圧発生回路、 1230 スィッチ回路 、 1240 スタート回路、 1250 カウンタ回路、 1260, 11210 ノ ッテリ外れ検出回路 、 11211 選択部、 11212 1. 5V電圧源、 11223 2. 5V電圧源、 11500, 1150 2 定電流源、 11501 ホールド回路、 11503 制御部、 CI, C2 コンデンサ、 II, I 2, 13 インバータ、 Ql, Q2, Q3, Q4, Q5, Q6 パワー MOSFET、 Rl, R2 抵抗 、 SW1, SW2, SW3, SW4 スィッチ。

発明を実施するための最良の形態

[0039] 以下、図面を参照して、本発明の実施形態を説明する。

[0040] [実施形態 1]

図 1に、本実施形態に係る電力変換装置 1000の構成を示す。図 1において、前述 の図 34に示す従来装置の構成要素と共通する要素には同一符号を付す。

[0041] 本電力変換装置 1000は、発電機のコイル 100から出力された交流電圧 VAを直流 の出力電圧 VOに変換して、負荷であるバッテリ 300に供給するものであって、サイリ スタ 201、ゲート制御部 1100、抵抗 Rl, R2から構成される。ここで、サイリスタ 201は 発電機の出力部とバッテリ 300との間に接続されている。具体的には、サイリスタ 201 のアノードは発電機のコイル 100の一端に接続され、その力ソードにはバッテリ 300 の正極が接続されて!、る。ノ ッテリ 300の負極はグランドに接続されて 、る。

[0042] また、サイリスタ 201の力ソードとグランドとの間には、サイリスタ 201を介してバッテリ 300の正極に供給される出力電圧 VOを検出するための抵抗 R1および抵抗 R2が直 列接続され、これら抵抗 R1と抵抗 R2との間の接続点 Pには、これら抵抗によって出 力電圧 VOを分圧して得られる電圧 VRが現れる。上記接続点 Pにはゲート制御部 11 00の入力部が接続され、このゲート制御部 1100の出力部はサイリスタ 201のゲート 電極に接続される。

[0043] 図 2に、ゲート制御部 1100の詳細構成を示す。

ゲート制御部 1100は、サイリスタ 201の導通を制御するものであり、電圧変換回路 1110、基準電圧発生回路 1120、差動回路 1130、増幅回路 1140、三角波発生回 路 1150、比較回路 1160から構成される。ここで、電圧変換回路 1110は、上記接続 点 Pに現れる電圧 VRを、その実効値または平均値を表す電圧 VR'に変換するもの であり、その入力部には上記接続点 Pが接続されると共に、その出力部は差動回路 1 130の一方の入力部に接続される。この電圧 VR，は、上記バッテリ 300に供給される 出力電圧 VOに対応しており、出力電圧 VOの検出値として取り扱われる。

[0044] 電圧 VR，を電圧 VRの実効値とするか平均値とするかにつ ヽては、本装置の利用 形態に応じて予め適切に設定される。即ち、本装置の利用形態において出力電圧 V Oの実効値が意味を持つのであれば、電圧変換回路 1110は電圧 VRの実効値を出 力するものとして構成され、また、出力電圧 VOの平均値が意味を持つのであれば、 電圧変換回路 1110は電圧 VRの平均値を出力するものとして構成される。もちろん、 電圧 VRをそのまま電圧 VR'として出力してもよぐ実効値および平均値以外の他の 量に変換してもよい。

電圧 VRの実効値および平均値を生成するための構成としては公知技術を利用でき る。

[0045] 基準電圧発生回路 1120は、ノ ッテリ 300を充電するための目標電圧 VTを発生さ せるものであり、その出力部は差動回路 1130の他方の入力部に接続される。この目 標電圧 VTの意味は前述した通りである。差動回路 1130は、電圧 VR'と目標電圧 V Tとの差分電圧 VD (=VR'— VT)を生成するものであり、その出力部は増幅回路 1 140の入力部に接続される。

[0046] 増幅回路 1140は、上記差分電圧 VDに倍率係数 (増幅度) M ( >0)を乗じて、差 分電圧 VDが M倍に増幅された差分電圧 VD'を出力するものであり、その出力部は 比較回路 1160の一方の入力部に接続される。三角波発生回路 1150は、上記発電 機のコイル 100から出力された交流電圧 VAの各周期に対応した三角波電圧 VBを 生成するものであり、その出力部は比較回路 1160の他方の入力部に接続される。

[0047] 本実施形態では、三角波電圧 VBは、後述する図 3に示すように、交流電圧 VAの 正相のサイクル期間に対応し、交流電圧 VAが負電圧力ゝら正電圧に転じる時点を起 点として 0Vから一定の傾きで増加し、交流電圧 VAが正電圧から負電圧に転じる時 点で 0Vとなる波形を有する。各サイクル期間での三角波電圧 VBのピーク電圧 Vpは 一定である。この三角波電圧 VBの発生メカニズムについては後述する。

[0048] 比較回路 1160は、上記三角波電圧 VBと差分電圧 VD'とを比較して、その大小関 係に応じた信号レベルを有するパルス信号 VSCRを出力するものである。本実施形 態では、三角波電圧 VBが電圧 VD'よりも大きい区間でパルス信号 VSCRをノヽィレ ベルとし、それ以外ではローレベルとする。パルス信号 VSCRはサイリスタ 201のゲ ート電極に供給される。

[0049] 次に、図 3ないし図 6を参照して、本電力変換装置 1000の動作を説明する。

図 3Aは発電機の回転数が低い場合を示し、図 3Bは発電機の回転数が高い場合 を示すが、ここでは、初期状態で発電機の回転が停止した状態にあるものとし、この 初期状態力 順に説明する。

[0050] 発電機の回転が停止状態にあれば、発電機のコイル 100には電力が誘起されない ので、交流電圧 VAは 0Vであり、本電力変換装置 1000は無給電状態とされる。この とき、負荷力 Sバッテリでない場合 (例えばランプを負荷とした場合)、接続点 Pの電圧 V Rも (もとなるから、差分電圧 VDおよび差分電圧 VD'は負の値をとる。従って、初期 状態では、三角波電圧 VBは差分電圧 VD'より高い状態となり、比較回路 1160はパ ルス信号 VSCRをハイレベルとしてサイリスタ 201のゲートに送る。また、負荷がバッ テリである場合には、交流電圧 VAの正相が供給されないために接続点 Pの電圧 VR が低くなるので、同様に、三角波電圧 VBは差分電圧 VD'より高い状態となり、比較 回路 1160はパルス信号 VSCRをハイレベルとしてサイリスタ 201のゲートに送る。

[0051] この初期状態から発電機が発電を開始すると、オン状態にあるサイリスタ 201を介し て、発電機から出力された交流電圧 VAが出力電圧 VOとしてバッテリ 300に供給さ れ、このバッテリ 300の充電が開始される。また、発電機から交流電圧 VAが出力され ると、三角波発生回路 1150は、交流電圧 VAの各周期に対応した三角波電圧 VBを 発生する。

[0052] その後、出力電圧 VOの上昇に伴い、接続点 Pの電圧 VRも上昇する。この電圧 VR の上昇に伴い、電圧変換回路 1110が出力する電圧 VR'も上昇する。差動回路 113 0は、基準電圧発生回路 1120で発生された目標電圧 VTと、電圧変換回路 1110か ら出力された電圧 VR'とを入力し、これらの差分電圧 VDを生成して出力する。増幅 回路 1140は差分電圧 VDを M倍に増幅して、比較回路 1160に電圧 VD' ( = M X VD)を供給する。

[0053] ここで、電圧 VR'が目標電圧 VTを超えると、差動回路 1130が出力する差分電圧 VDは正の値に転じ、この差分電圧 VDを入力する増幅回路 1140の出力電圧 VD， も正の値に転じる。この増幅回路 1140により差分電圧 VDを M倍に増幅することの 意味については後述する。増幅回路 1140の出力電圧 VD，が正の値に転じる結果、 図 3Aに示すように、差分電圧 VD'の波形が三角波電圧 VBの波形と交差するように なり、三角波電圧 VBが差分電圧 VD'よりも高い区間と、三角波電圧 VBが差分電圧 VD'よりも低い区間とが発生する。

[0054] 比較回路 1160は、差分電圧 VD'と三角波電圧 VBとを比較し、この比較の結果に 基づきサイリスタ 201の導通タイミングを規定するパルス信号 VSCRを生成する。即 ち、比較回路 1160は、三角波電圧 VBが差分電圧 VD'よりも高い区間でパルス信 号 VSCRをノヽィレベルとし、三角波電圧 VBが差分電圧 VD，よりも低!、区間でパルス 信号 VSCRをローレベルとして、このパルス信号 VSCRをサイリスタ 201のゲート電 極に供給する。

[0055] パルス信号 VSCRをゲート電極に入力するサイリスタ 201は、パルス信号 VSCRが ハイレベルになった時点でターンオンされる。この後、パルス信号 VSCRがローレべ ルになると共に交流電圧 VAが負電圧に移行すると、サイリスタ 201は逆バイアス状 態とされてターンオフされる。即ち、サイリスタ 201は、三角波電圧 VBが差分電圧 V D'よりも高い区間においてオン状態とされ、それ以外の区間ではオフ状態とされる。 このように、ゲート制御部 1100は、三角波発生回路 1150で発生された三角波電圧 VBと、増幅回路 1140から出力された差分電圧 VD'とに基づきサイリスタ 201の導 通状態を制御する。

[0056] ここで、サイリスタ 201のオン状態の区間、即ち三角波電圧 VBが差分電圧 VD'より も高い期間は差分電圧 VD，のレベルに依存し、この差分電圧 VD'のレベルは、目 標電圧 VTに対する出力電圧 VOのレベルに依存する。従って、出力電圧 VOが高け れば、電圧 VD，のレベルも高くなつて、三角波電圧 VBが差分電圧 VD'よりも高くな る期間が減少し、サイリスタ 201がオン状態となる期間が減少する。この結果、出力電 圧 VOが目標電圧 VTに向けて低下する。

[0057] 逆に、出力電圧 VOが低ければ、差分電圧 VD'のレベルも低くなり、この結果、三 角波電圧 VBが差分電圧 VD'よりも高い期間が増加し、サイリスタ 201がオン状態と なる期間が増加する。この結果、出力電圧 VOが目標電圧 VTに向けて上昇する。こ のように、発電機の交流電圧 VAの各周期において、出力電圧 VOが目標電圧 VTに 安定するようにサイリスタ 201の導通期間が制御される。

[0058] 以上により発電機の回転数が低い場合を説明したが、発電機の回転数が高い場合 には、図 3Bに示すように、発電機が出力する交流電圧 VAの振幅が大きくなると共に その周波数も高くなるので、三角波 VBの上昇レートが大きくなる力 その他の点では 上述の図 3Aに示す発電機の回転数が低い場合と同様であり、出力電圧 VOが目標 電圧 VTに安定するようにサイリスタ 201のゲート制御が実施される。

[0059] 次に、図 4および図 5を参照して、三角波発生回路 1150における三角波電圧 VB の発生メカニズムを説明する。

一般には発電機が出力する交流電圧の周波数は急激に変化しないので、 1サイク ル前の波形と現在のサイクルの波形はほとんど同じと考えることができる。例えば、図 4において、波形 2が現在のサイクルの波形だとすれば、波形 2の半周期 T2と、その 1サイクル前の波形 1の半周期 T1とはほとんど同じである。

[0060] 上述の特性を利用して、次の手順により三角波電圧 VBを生成する。 (手順 1) 図 4に示すように、波形 1のサイクルにおいて、発電機が出力する交流電 圧 VAから方形波 Sを生成する。この波形 1に対応する方形波 Sの半周期は、波形 1 のサイクルにおける交流電圧 VAの半周期 T1と一致する。

(手順 2) 続いて、方形波 Sの半周期 T1の時間をカウントする。

[0061] (手順 3) 続いて、半周期 T1の時間のカウント数を所定の分解能 nで除算して、時間 tl (=TlZn)を得る。ここで、分解能 nは、三角波電圧 VBのスロープの滑らかさを規 定する量であり、分解能 nが高い程、三角波電圧 VBのスロープが滑らかになる。

(手順 4) 続いて、三角波電圧 VBのピーク電圧 Vpを所定の分解能 nで除算して、電 圧 vl (=VpZn)を得る。

(手順 5) 続いて、図 5に示すように、次のサイクルの波形 2の立ち上がりタイミング (T 2をカウントし始めるタイミング)で、上記電圧 vlだけ三角波電圧 VBを上昇させ、この 三角波電圧 VBを上記時間 1の間だけ維持する。

[0062] (手順 6) 同じ波形 2のサイクノレにおいて、上記時間 tlが経過したタイミングで上記 電圧 vlだけ三角波電圧 VBを更に上昇させ、これを全部で n回繰り返すと、図 5に示 すような階段状の波形が得られ、波形 2のサイクルに対応する三角波電圧のスロープ 部分に相当する階段状の波形が得られる。分解能 nの値を大きくすれば、階段状の 波形が滑らかになり、一層良好な三角波を得ることができる。

以上の手順により、 1サイクル前の交流電圧 VAの波形を用いて、交流電圧 VAの 各周期に対応した三角波電圧であって、ピーク電圧 Vpが一定の電圧波形を生成す る。

[0063] 上述の三角波電圧の発生メカニズムを利用した三角波発生回路 1150は、本電力 変換装置においてサイリスタ 201の導通タイミングを制御するための三角波電圧を生 成するものであって、例えば、カウンタ部と、除算部と、波形生成部とから構成するこ とができる。ここで、カウンタ部は、発電機が出力する第 1サイクルの交流電圧波形の 半周期の時間（図 4の例えば波形 1のサイクルにおける時間 T1)をカウントするもので ある。除算部は、上記カウンタ部によるカウント数を所定の分解能 n (所定値)で除算 するものである。波形生成部は、第 1サイクル後の第 2サイクル（図 4の例えば波形 2 のサイクル）において上記第 1サイクルでの除算部の除算結果で示される時間 tlの 経過ごとに所定電圧 vlだけ上昇する階段状の電圧波形を生成するものである。この 階段状の電圧波形は上記三角波電圧の波形として出力される。

[0064] 次に、図 6を参照して、増幅回路 1140を導入することの技術的意味を説明する。

図 6Aは、増幅回路 1140の増幅度である倍率係数 Mを「1」とした場合の三角波電 圧 VBと差分電圧 VD' (=VD)との相対的な関係を示している。図 6Aにおいて、区 間 W1は、三角波電圧 VBが差分電圧 VD'を上回る期間、即ちサイリスタ 201がオン 状態に制御される期間を示す。また、図 6Bは、倍率係数 Mを「2」に設定した場合の 三角波電圧 VBと差分電圧 VD' ( = 2 XVD)との相対的な関係を示している。図 6B に示すように倍率係数 Mを「2」に設定して差分電圧 VDを 2倍に増幅すると、図 6Aに 示す区間 W1と比較して、サイリスタ 201のオン状態に対応する区間 W2の変動量が 2倍になり、これにより、出力電圧 VOの変動量に対してパルス信号 VSCRの応答量（ 感度）が 2倍になる。

[0065] このことは、図 6Cに示すように、倍率係数 M力 「1」のときの差分電圧 VD， (=VD) に対して三角波電圧のピーク電圧が相対的に半分 (VBZ2)になることと等価であり 、制御幅が半分になることを意味している。従って、増幅回路 1140を導入して、差分 電圧 VDを M倍に増幅することにより、出力電圧 VOの制御幅が相対的に M分の 1に 小さくなるため、出力電圧 VOを精度よく目標電圧 VTに制御できるようになる。

[0066] ここで、三角波電圧 VBの高さ H ( =ピーク電圧 Vp)と、倍率係数 Mと、目標電圧 V Tと、出力電圧 VOの制御幅 Wとの間には、 W力 VTから VT+ (HZM)の範囲の値 となる関係が存在する。従って、本電力変換装置を実施する場合、所望の制御幅 W と目標電圧 VTとに応じて、上記関係を満足するように三角波電圧 VBの高さ Hと倍率 係数 Mとを適切に設定すればよ!、。

[0067] 次に、図 7ないし図 14を参照して、本電力変換装置 1000の適用例を説明する。何 れの適用例も、上述の図 1ないし図 6を参照して説明したゲート制御メカニズムを基 本原理としている。

図 7に示す電力変換装置 2070は、ランプ Lを負荷としてオープン制御するように構 成したものであり、サイリスタ 2071とゲート制御部 2072から構成される。ここで、サイ リスタ 2071のアノードはランプ Lに接続され、その力ソードは発電機のコイル 100に 接続されている。これにより、結果的には、発電機が出力する交流電圧 VAの負相の 各周期において、サイリスタ 2073の導通が制御されることになる。

[0068] 図 8に示す電力変換装置 2080は、ランプ Lを負荷としてショート制御するように構 成したものである。図 9に示す電力変換装置 2090も、ランプ Lを負荷としてショート制 御するように構成したものである。前述の図 1に示す例では、負荷の導通期間を制御 するものとした力 この例では、非導通期間を制御する（ショート制御)。図 10に示す 電力変換装置 2100は、ノ ッテリ 301および抵抗 302を負荷として単相半波オープン 制御するように構成したものである。図 11に示す電力変換装置 2110は、バッテリお よび抵抗を負荷として単相全波オープン制御するように構成したものである。図 12に 示す電力変換装置 2120は、単相全波ショート制御するように構成したものである。 図 13に示す電力変換装置 2130は、 3相全波オープン制御するように構成したもの である。図 14に示す電力変換装置 2140は、 3相全波ショート制御するように構成し たものである。

[0069] 以上、本発明の実施形態を説明したが、本発明は上記実施形態に限定されるもの ではなぐ本発明の要旨を逸脱しない範囲で変形可能である。

例えば、図 1ないし図 6を参照した実施形態では、発電機力も出力される交流電力 の正相成分にっ 、てのみサイリスタ 201を介して負荷に供給するものとし、発電機の 出力を半波整流する場合を説明したが、これに限定されることなぐ発電機から出力 された交流電力の負相成分について同様に半波整流することにより、全波整流する ように構成することちできる。

[0070] また、図 1ないし図 6を参照した実施形態では、単相の交流電力を変換するものとし たが、多相の交流電力に対しても適用することができる。

また、図 1ないし図 6を参照した実施形態では、負荷に供給するサイリスタ 201のタ ーンオンのタイミングを制御するように構成した力 負荷に供給しないで、発電機を短 絡させるサイリスタのターンオンのタイミングを制御するように構成してもよ 、。

[0071] また、図 1ないし図 6を参照した実施形態では、増幅回路 1140を設けて、上述のよ うにサイリスタのゲート制御の感度を向上させている力 出力電圧 VOの制御幅に余 裕があれば、これを省略してもよい。 更に、図 1ないし図 6を参照した実施形態では、電圧変換回路 1110を設けたが、 直流を制御する場合にはこれを省略することができる。

[0072] [実施形態 2]

本実施形態は、実施形態 1に係る電力変換装置 1000において、ゲート制御部 11 00の構成をさらに改良した例である。

[0073] すなわち、実施形態 1では、発電機が発電を開始した直後に、出力電圧 VOが上昇 し過ぎてしまう場合がある。図 15は、このような状況の具体例を示す図である。同図 に示す例では、左端が発電機の発電開始タイミングである。同図に示すように、発電 開始時には差分電圧 VD'が小さいので、パルス信号 VSCRがハイレベル（ON)とな つている期間が長くなる。その結果、ノ ッテリ 300に交流電圧 VAが供給される時間（ 充電時間）が長くなる。出力電圧 VOはバッテリ 300に交流電圧 VAが供給されること により上昇する力 充電時間が長いために一気に上昇してしまい、図 15に示すように 、大きくなりすぎるのである。

[0074] なお、図 15において交流電圧 VAの振幅が変動している力 これは発電機の出力 が揺らいでいることを示している。一般に、始動時での発電機の出力は図 15に示し たように揺らぐことが多い。また、波形が歪んでいるのは、サイリスタ 201がオン状態の ときに、発電機の出力がクランプ状態になっていることを示している。

[0075] 本実施形態では、出力電圧 VOがー気に上昇してしまうことのないよう、ゲート制御 部 1100の構成においてさらにリミット電圧 VLを導入する。このリミット電圧 VLは、充 電時間の上限値を規制するためのものである。以下、詳細に説明する。

[0076] 図 16は、本実施形態に力かるゲート制御部 1100の詳細構成を示す図である。同 図にお 、て、実施形態 1にかかるゲート制御部 1100 (図 2)の構成要素と共通する要 素には同一符号を付す。

[0077] 本実施形態に力かるゲート制御部 1100は、図 16に示すように、電圧変換回路 11 10、基準電圧発生回路 1120、差動回路 1130、増幅回路 1140、三角波発生回路 1150、比較回路 1160に加え、比較回路 1210、リミット電圧発生回路 1220、スイツ チ回路 1230、スタート回路 1240、カウンタ回路 1250を含んで構成される。

[0078] 本実施形態においては、増幅回路 1140の出力部は、比較回路 1210及びスィッチ 回路 1230の各入力部と接続される。これにより、比較回路 1210及びスィッチ回路 1 230には、電圧 VD，が入力される。

[0079] リミット電圧発生回路 1220は、所定電圧値のリミット電圧 VLを発生するものであり、 その出力部は比較回路 1210及びスィッチ回路 1230の各入力部と接続される。これ により、比較回路 1210及びスィッチ回路 1230には、リミット電圧 VLも入力される。

[0080] 比較回路 1210及びスィッチ回路 1230は、リミット電圧発生回路 1220により発生さ れたリミット電圧と、差動回路 1130により生成された差分電圧と、の大小関係に基づ き、リミット電圧と差分電圧とのいずれかを選択して比較回路 1160に出力する選択 回路として機能する。具体的に説明すると、スィッチ回路 1230は、入力されている電 圧 VD'とリミット電圧 VLのいずれかを比較回路 1160に対して出力するためのスイツ チを備えている。比較回路 1210は、入力されている電圧 VD'とリミット電圧 VLとを比 較する。そして、その結果に応じてスィッチ回路 1230のスィッチを制御する。具体的 には、電圧 VD'とリミット電圧 VLのうち大きい方を、スィッチ回路 1230が出力するよ うにする。

[0081] スタート回路 1240の出力部は、リミット電圧発生回路 1220の入力部と接続される。

スタート回路 1240は三角波発生回路 1150に入力される交流電圧 VAを監視してお り、交流電圧 VAの入力が開始された場合に、リミット電圧発生回路 1220に対し、リミ ット電圧 VLの発生を開始させるためのスタート信号を出力する。

[0082] カウンタ回路 1250の出力部は、比較回路 1210の入力部と接続される。カウンタ回 路 1250も、スタート回路 1240同様、三角波発生回路 1150に入力される交流電圧 VAを監視しており、交流電圧 VAの入力が開始されたときに、図示しない発振器に より生成されるクロックの数のカウントを開始する。そして、カウンタ値が所定のしきい 値を上回った場合に比較回路 1210を制御し、以降常に電圧 VD'がスィッチ回路 12 30から出力されるようにする。具体的には、比較回路 1210に対し、電圧 VD'選択指 示信号を出力する。

[0083] リミット電圧発生回路 1220は、スタート信号が入力されると、リミット電圧 VLの出力 を開始する。また、比較回路 1210は、電圧 VD'選択指示信号が入力されると、その 後は、スィッチ回路 1230に、常に電圧 VD'を出力させる。 [0084] 次に、図 17に示す例を参照しながら、本実施形態に力かるゲート制御部 1100の 動作を説明する。

図 17に示す例でも、左端が発電機の発電開始タイミングである。発電機の発電が 開始されると、三角波発生回路 1150への交流電圧 VAの入力が開始される。スター ト回路 1240はこれを検出し、リミット電圧発生回路 1220にリミット電圧 VLの出力を開 始させる。

[0085] リミット電圧 VLの電圧値は実験等により適宜決定されるべきものである力 通常、三 角波電圧 VBの最大電圧値の 2Z3程度の値が用いられる。リミット電圧 VLがこの程 度の電圧値を有していれば、発電機の発電が開始された直後においては、電圧 VD ，よりリミット電圧 VLの方が大きい電圧値を取る。このため、比較回路 1160には三角 波電圧 VBとリミット電圧 VLが入力されることになる。比較回路 1160は、三角波電圧 VBがリミット電圧 VLよりも大きい区間でパルス信号 VSCRをノ、ィレベルとし、それ以 外ではローレベルとすることになるので、図 17に示されるように、電圧 VD'が比較回 路 1160に入力される図 15の場合に比べ、パルス信号 VSCRがハイレベルとなる時 間（充電時間）が短くなる。これにより、出力電圧 VOがー気に上昇してしまうことが防 止され、さらには出力電圧 VOが大きくなりすぎることが防止される。

[0086] ただし、以上のようにすると、電圧 VD'がなかなかリミット電圧 VLを上回らないことと なってしまう場合があり得る。これは、例えばバッテリ 300が古いなどの理由により、出 力電圧 VOがなかなか大きくならない場合であるが、カウンタ回路 1250による比較回 路 1210の制御により所定時間後には常に電圧 VD'がスィッチ回路 1230から出力さ れるようになるので、このような場合であっても適切に出力電圧 VOを上昇させること ができるようになる。

[0087] 以上説明したように、本実施形態によれば、発電機の発電開始時に出力電圧 VO がー気に上昇してしまうことの防止と、その後の適切な出力電圧 VOの上昇と、を実 現することができる。

[0088] [実施形態 3]

本実施形態は、実施形態 2に係るゲート制御部 1100の変形例である。

[0089] すなわち、実施形態 2では、カウンタ回路 1250による比較回路 1210の制御により 、出力電圧 voがなかなか大きくならない場合における出力電圧 voの適切な上昇を 実現していた力 本実施形態では、リミット電圧 VLの値を制御することにより、これを 実現する。

[0090] 図 18は、本実施形態に力かるゲート制御部 1100の詳細構成を示す図である。同 図において、実施形態 2にかかるゲート制御部 1100 (図 16)の構成要素と共通する 要素には同一符号を付す。

[0091] 本実施形態に力かるゲート制御部 1100は、図 18に示すように、電圧変換回路 11 10、基準電圧発生回路 1120、差動回路 1130、増幅回路 1140、三角波発生回路 1150、比較回路 1160、比較回路 1210、リミット電圧発生回路 1221、スィッチ回路 1230、スタート回路 1240を含んで構成される。

[0092] リミット電圧発生回路 1221は、図示していないが、コンデンサと抵抗を備えた CR回 路と、スィッチと、を含んで構成される。このコンデンサには、予めリミット電圧 VL分の 電荷が溜められている。また、スィッチは CR回路とリミット電圧発生回路 1221の出力 部とを接続しており、初期状態においてオフとなっている。スタート信号が入力される と、スィッチがオンとなり、コンデンサの放電が開始される。この放電によって生ずる電 圧は、リミット電圧 VLとして比較回路 1210及びスィッチ回路 1230に出力される。リミ ット電圧発生回路 1221から出力されるリミット電圧 VLの電圧値は、過渡現象によつ て次第に低下し、いずれ 0となる。

[0093] 次に、図 19に示す例を参照しながら、本実施形態に力かるゲート制御部 1100の 動作を説明する。

図 19に示す例でも、左端が発電機の発電開始タイミングである。発電機の発電が 開始されると、三角波発生回路 1150への交流電圧 VAの入力が開始される。スター ト回路 1240はこれを検出し、リミット電圧発生回路 1220にリミット電圧 VLの出力を開 始させる。

リミット電圧発生回路 1220から出力されるリミット電圧 VLの電圧値は、上述したよう に、次第に低下する。初めのうち、リミット電圧 VLが十分大きな値となるように設計す れば、出力電圧 VOがー気に上昇してしまうことが防止される。一方で、リミット電圧 V Lが低下するに従い、電圧 VD'がリミット電圧 VLを上回りやすくなるので、例えばバ ッテリ 300が古いなどの理由により、出力電圧 VOがなかなか大きくならない場合であ つても、適切に出力電圧 VOを上昇させることができるようになる。

[0094] 以上説明したように、本実施形態によっても、発電機の発電開始時に出力電圧 VO がー気に上昇してしまうことの防止と、その後の適切な出力電圧 VOの上昇と、を実 現することができる。

[0095] [実施形態 4]

本実施形態は、実施形態 2に係る電力変換装置 1000において、ゲート制御部 11 00の構成をさらに改良した例である。

[0096] すなわち、実施形態 1には、充電中に負荷 (バッテリ 300)が外れると、充電時間が 長くなつてしまうという問題がある。図 20は、このような状況の具体例を示す図である 。同図に示すように、バッテリ 300が外れると、パルス信号 VSCRがハイレベルになつ ているときに、出力電圧 VOには交流電圧 VAがそのまま現れるようになる。一方、パ ルス信号 VSCRがハイレベルになっているときには出力電圧 VOは 0になる。これに より、電圧 VRの実行値である電圧 VR，が次第に小さくなつていき、それに伴い、電 圧 VD'も小さくなつていく。すると、図 20にも示すように、充電時間（パルス信号 VSC Rがハイレベルになって 、る時間）が次第に長くなつて！/、く。

[0097] し力しながら、ノ ッテリ 300が外れている状態で充電しても無意味である。そこで本 実施形態では、ノ ッテリ 300が外れたことを検出し、外れた場合にリミット電圧を作動 させることにより、ノ ッテリ 300が外れたことによって充電時間が長くなることを防止す る。

[0098] 図 21は、本実施形態に力かるゲート制御部 1100の詳細構成を示す図である。同 図において、実施形態 2にかかるゲート制御部 1100 (図 16)の構成要素と共通する 要素には同一符号を付す。

[0099] 本実施形態に力かるゲート制御部 1100は、図 21に示すように、電圧変換回路 11 10、基準電圧発生回路 1120、差動回路 1130、増幅回路 1140、三角波発生回路 1150、比較回路 1160、比較回路 1210、リミット電圧発生回路 1220、スィッチ回路 1230、スタート回路 1240、カウンタ回路 1250、ノ ッテリ外れ検出回路 1260を含ん で構成される。 [0100] バッテリ外れ検出回路 1260の出力部は、比較回路 1210の入力部と接続される。 バッテリ外れ検出回路 1260は、バッテリ 300が外れたことを検出するための回路で ある。具体的には、交流電圧 VAと出力電圧 VOを監視し、交流電圧 VAが負値となつ て 、るとき（交流電圧 VAが負サイクルにあるとき）に出力電力 VOが 0となって 、ること をもって、ノ ッテリ 300の外れを検出する。そして、ノ ッテリ 300の外れを検出すると、 バッテリ外れ検出信号を生成し、比較回路 1210に出力する。

[0101] 比較回路 1210は、バッテリ外れ検出信号が入力されると、その時点でスィッチ回路 1230に常に電圧 VD，を出力させていたとしても、その後は、入力されている電圧 V D'とリミット電圧 VLとの比較結果に応じてスィッチ回路 1230のスィッチを制御するよ うにする。具体的には、電圧 VD'とリミット電圧 VLのうち大きい方を、スィッチ回路 12 30が出力するようにする。

[0102] 次に、図 22に示す例を参照しながら、本実施形態に力かるゲート制御部 1100の 動作を説明する。

図 22に示すように、ノ ッテリが外れると、交流電圧 VAの負サイクルで、出力電圧 V Oが 0になる。ノ ッテリ外れ検出回路 1260は、この状態を検出する。そして、上述し たようにして、リミット電圧 VLを作動させる。リミット電圧 VLは充電時間の上限値を規 制するものであり、図 22にも示されるように、これらの処理によって充電時間が長くな ることが防止される。

[0103] 以上説明したように、本実施形態によれば、ノ ッテリ 300が外れたことによって充電 時間が長くなることが防止されている。

[0104] [実施形態 5]

本実施形態は、実施形態 4と同様、ノ ッテリ 300が外れたことによって充電時間が 長くなることを防止するものであるが、実施形態 4とは異なり、目標電圧 VTを下げるこ とによってこれを実現する。以下、詳細に説明する。

[0105] 図 23は、本実施形態に力かるゲート制御部 1100の詳細構成を示す図である。同 図にお 、て、実施形態 1にかかるゲート制御部 1100 (図 2)の構成要素と共通する要 素には同一符号を付す。

[0106] 本実施形態に力かるゲート制御部 1100は、図 23に示すように、電圧変換回路 11 10、基準電圧発生回路 1121、差動回路 1130、増幅回路 1140、三角波発生回路 1150、比較回路 1160を含んで構成される。基準電圧発生回路 1121は、さらにそ の内部にバッテリ外れ検出回路 11210、選択部 11211、 IV電圧源 11212、 2. 5V 電圧源 11223を含んで構成される。なお、以下では、実施形態 1における目標電圧 VTは 2. 5 Vであったものとして説明する。

[0107] バッテリ外れ検出回路 11210の出力部は、選択部 11211の入力部と接続される。

ノ ッテリ外れ検出回路 11210は、バッテリ 300が外れたことを検出するための回路で ある。具体的には、交流電圧 VAと出力電圧 VOを監視し、交流電圧 VAが負値となつ て 、るとき（交流電圧 VAが負サイクルにあるとき）に出力電力 VOが 0となって 、ること をもって、バッテリ 300の外れを検出する。そして、バッテリ 300の外れを検出すると、 バッテリ外れ検出信号を生成し、選択部 11211に出力する。

[0108] 選択部 11211は、 IV電圧源 11212及び 2. 5V電圧源 11223と接続されており、 通常は、 2. 5V電圧源 11223力ら出力される 2. 5Vの電圧を、目標電圧 VTとして差 動回路 1130に出力している。一方、バッテリ外れ検出信号が入力されると、その後 選択部 11211は、 IV電圧源 11212から出力される IVの電圧を、目標電圧 VTとし て差動回路 1130に出力するようにする。これにより、目標電圧 VTが下がるので、 VR ' 一 VTの値に応じて決まる VD'の値が大きくなり、充電時間が短くなる。

[0109] 以上説明したように、本実施形態によっても、ノ ッテリ 300が外れたことによって充 電時間が長くなることが防止されている。

[0110] [実施形態 6]

本実施形態は、実施形態 1に係る電力変換装置 1000における三角波発生回路 1 150の変形例である。

[0111] すなわち、実施形態 1に係る三角波発生回路 1150は三角波電圧 VBの積み上げ によって斜辺が階段状になった三角波を得ていたが、本実施形態に係る三角波発 生回路 1150は斜辺が滑らかな三角波を得ることを実現する。なお、本実施形態も、 実施形態 1と同様、発電機が出力する交流電圧の周波数が急激に変化しないのが 普通であり、 1サイクル前の周期と現在のサイクルの周期はほとんど同じと考えること ができるという前提を利用するものである。 [0112] 図 24は、本実施形態に係る三角波発生回路 1150の内部構成を示す図である。同 図に示すように、三角波発生回路 1150は定電流源 11500、ホールド回路 11501、 定電流源 11502、制御部 11503、スィッチ SW1〜SW4、コンデンサ C1及び C2を 含んで構成される。

[0113] 定電流源 11500、制御部 11503、スィッチ SW1〜SW2は、発電機が出力する交 流電圧が正サイクル又は負サイクルである間（ここでは正サイクルとする。）、所定電 流値の定電流によってコンデンサ C 1を充電する第 1の充電部として機能する。また、 ホールド回路 11501、定電流源 11502、制御部 11503、スィッチ SW3〜SW4は、 上記サイクル終了後のコンデンサ C1の端子間電圧に基づく電流値の定電流によつ てコンデンサ C2を充電する第 2の充電部として機能する。さらに、制御部 11503は、 第 2の充電部による充電を、交流電圧のサイクル又はコンデンサ C2の端子間電圧に 基づいて終了させる制御部としても機能する。三角波発生回路 1150は、第 2の充電 部による充電中のコンデンサ C2の端子間電圧を、三角波電圧の波形として出力する 。以下、各構成要素の処理について、詳細に説明する。

[0114] 定電流源 11500はスィッチ SW1の一端と接続される。スィッチ SW1の他端はコン デンサ C 1の一端及びスィッチ SW2の一端と接続される。コンデンサ C 1の他端は接 地される。スィッチ SW2の他端はホールド回路 11501に接続される。ホールド回路 1 1501は、さらに定電流源 11502とも接続される。

[0115] 定電流源 11502は、スィッチ SW3の一端と接続され、スィッチ SW3の他端はコン デンサ C2の一端及びスィッチ SW4の一端と接続される。コンデンサ C2の他端は接 地される。スィッチ SW3の他端は、また、三角波発生回路 1150の出力端ともなって いる。

[0116] 定電流源 11500は、電流値が Iに固定された電流を発生し、スィッチ SW1の一端 c

に流す。

[0117] ここで、制御部 11503は、交流電圧 VA及び当該三角波発生回路 1150が発生す る三角波電圧 VBの値に応じてスィッチ SW1〜4の切り替えを行う。具体的には、交 流電圧 VAが正の値を取るときに、 SW1及び SW3をオンとし、 SW2及び SW4をオフ とする。一方、交流電圧 VAが正の値を取らないときに、 SW2及び SW4をオンとし、 S Wl及び SW3をオフとする。ただし、制御部 11503は、三角波電圧 VBの波高値力 後述する目標値 Vに達したとき、交流電圧 VAの値によらず、 SW3をオフとし、 SW4

0

をオンとする。

[0118] 制御部 11503によるスィッチ SW1及びスィッチ SW2の動作の結果、交流電圧 VA が正の値を取るときに、コンデンサ C1は電流 Iによって充電される。

c

ここで、一般に、コンデンサ（静電容量 C)の充電電流 Iと、その端子間電圧 v (t)と の間には、式（1)の関係がある。ただし、 tは充電時間である。

[0119] [数 1]

[0120] 式（1)より、交流電圧 VAが正の値を取る時間が Tであるとすると、 T時間後のコン デンサ C1の端子間電圧 Vは、図 25にも示すように、式（2)で表されることになる。こ の式（2)は、時間 Tを電圧 Vに変換できることを示している。なお、ここではコンデン サ C1及び C2の静電容量をいずれも Cであるとする。

[0121] [数 2]

[0122] スィッチ SW1及びスィッチ SW2の動作の結果、交流電圧 VAが正の値を取らなくな つたときに、コンデンサ C1は放電を開始する。そして、この放電電流は、スィッチ SW 2の動作の結果、ホールド回路 11501に入力される。ホールド回路 11501は、コンデ ンサ C1の放電電流の入力を受けることにより 1サイクル前の電圧 Vを取得し、保持す る回路である。

定電流源 11502は、式（3)により得られる一定の電流値 Iの電流を発生し、スイツ

D

チ SW3の一端に流す。

[0123] [数 3]

[0124] ただし、 aは式 (4)で表される定数である。なお、 Vは得た 、三角波のピーク電圧

0

値 (波高値)の目標値であり、例えば 5Vである。

[0125] [数 4]

" 二 W_C · · · " )

[0126] 図 26には、式（3)及び式 (4)で示される電流値 Iと電圧 Vの関係を示している。同

D 1

図に示すように、電流値 Iと電圧 Vは反比例の関係にある。なお、同図にも示すよう

D 1

に、電圧 Vが大きすぎたり小さすぎたりすると、式 (3)から算出される電流値 Iが定電

1 D 流源 11502が発生可能な電流の上限 I 又は下限 I を超えてしまうので、本三

Dmax Dmin

角波発生回路 1150は、これらの限界を超えな 、範囲で使用することが好ま 、。

[0127] 制御部 11503によるスィッチ SW3及びスィッチ SW4の動作の結果、交流電圧 VA の値が負力 正に切り替わると、上記電流値 I によるコンデンサ C2の充電が開始さ

D

れる。ここで、一般に、コンデンサに一定電流値の電流を流すと、その端子間電圧は 一定電流値の大きさに応じた一定増加率で増大する。ここでは、コンデンサのこの性 質を利用し、上記電流値 I によるコンデンサ C2の充電中に、その端子間電圧 Vを三

D 2 角波電圧 VBとして出力する。

ところで、コンデンサ C2の端子間電圧 Vは、充電時間が T時間であるとすると、式

2 2

(1)〜式 (4)を用いて、次の式（5)で表される。

[0128] [数 5]

[0129] コンデンサ C2の充電時間 Tは、 SW3がオンかつ SW4がオフになつてから、 SW3

2

がオフかつ SW4がオンになるまでの時間である。これは、交流電圧 VAが正の値を 取っている時間に相当する。上述したように、発電機が出力する交流電圧の周波数 は急激に変化しないのが普通であり、 1サイクル前の周期と現在のサイクルの周期は ほとんど同じと考えることができるので、 T =Tであるとみなして差し支えない。その

2 1

結果、式（5)は、さらに式 (6)のように変形できる。 [0130] 園

V₂ = V₀ · · · ( 6 ) すなわち、以上の処理により、目標値 Vのピーク電圧を有する、斜辺が滑らかな三

0

角波電圧 VBの作成が実現されている。また、その周期は Tとなっている。

[0131] なお、厳密には 1サイクル前の周期と現在のサイクルの周期は同じでない場合もあ る。図 27は、このような場合の例を説明するための説明図である。同図に示す例では 、説明のため、負荷として、ノ ッテリ 300にカ卩えてランプもあると仮定している。同図に 示すように、負荷に入力される交流電圧には、バッテリ充電に起因する波形歪及び 遅れやランプ点灯による遅れが発生する。

[0132] 1サイクル前の周期が現在のサイクルの周期より長い場合、すなわち、 T >Tであ

2 1 る場合、式 (5)より、充電時間が終了しても三角波電圧 VBの電圧値は目標値 Vに

0 届かない。一方、 1サイクル前の周期が現在のサイクルの周期より短い場合、すなわ ち、 Τ <Τである場合、式（5)より、充電時間の終了前に、三角波電圧 VBの電圧値

2 1

が目標値 Vとなる。この場合には、制御部 11503が、三角波電圧 VBの電圧値が目

0

標値 Vに達したとき、交流電圧 VAの値によらず、 SW3をオフとし、 SW4をオンとす

0

る処理を行うことにより、三角波電圧 VBの電圧値が目標値 Vに達した時点で、三角

0

波電圧 VBの出力を中止する。

[0133] なお、発電機の出力が概ね安定してきた後には、制御部 11503は、それまでの数 サイクル分の周期の平均を算出し、現在のサイクルの三角波出力が開始されてから の時間が、算出した平均周期に達した時点で、三角波電圧 VBの出力を中止する（S W3をオフとし、 SW4をオンとする。）ようにすることも有効である。こうすれば、発電機 の出力周期の急激なぶれが三角波電圧の出力周期に及ぼす影響を減ずることがで きる。

[0134] 次に、図 28に示す例を参照しながら、本実施形態にかかる三角波発生回路 1150 の動作を説明する。

図 28は、発電機が発電を開始した直後から交流電圧 VA6周期分のコンデンサ C1 の両端に力かる電圧の波形 (C1電圧波形)及びコンデンサ C2の両端に力かる電圧 の波形 (C2電圧波形)を示している。また、同図に示す矩形波電圧 VA'は、交流電 圧 VAが正の値のときにハイレベル、交流電圧 VAが負の値のときにローレベルを取 るものであり、説明のために仮想的に導入したものである。

[0135] 発電機が発電を開始すると、 SW1がオンかつ SW2がオフになり、一定電流値 Iに

C

よるコンデンサ C1への充電が開始される。正サイクルの周期が T ( = t -t )であつ

1 3 1 たとすると、コンデンサ C1の端子間電圧 V は、式（2)より V =I T ZCとなる。ホー

11 11 C 1

ルド回路 11501は、この電圧 V をホールドし、定電流源 11502〖こ、式（3)で示され

11

る値の一定電流値 I

Dを発生させる。

[0136] 時刻 t4になると、交流電圧 VAの次の正サイクルが開始される。それとともに SW3 がオンかつ SW4がオフになり、コンデンサ C2の充電及び三角波電圧 VBの出力が 開始される。なお、図 28では、 2回目の正サイクルの周期 T力^回目の正サイクルの

2

周期 Tより短ぐ三角波電圧 VBが目標値 V (ここでは 5V)に達しないまま、時刻 t (

1 0 5

=t +T )において SW3がオフかつ SW4がオンになり、三角波の出力が終了する。

4 2

[0137] なお、初期状態（時刻 tの前）においてホールド回路 11501がホールドしている電 圧値は不定である。同図には、この電圧が非常に高い値であった場合を示しており、 時刻 tの経過後すぐの時刻 tにおいて、三角波の出力が終了している。

1 2

[0138] 時刻 t以降も、同様にして、三角波電圧 VBの出力が行われる力 図 28に示される

5

ように、発電機の出力が安定してくると、次第に三角波の周期及びピーク電圧も安定 している。

[0139] 以上説明したように、本実施形態によれば、斜辺が滑らかな三角波を得ることがで き、さらにその電圧力 三角波の出力開始から交流電圧 VAの前サイクルの周期分の 時間が経過したときに、目標値 Vとなるよう〖こすることができる。

0

[0140] [実施形態 7]

本実施形態は、実施形態 1に係る電力変換装置 1000を三相全波整流を行う回路 に適用した例である。

[0141] 図 29に示す電力変換装置 2150は、バッテリ 300及び負荷 303を負荷として 3相全 波整流制御するように構成したものであり、パワー MOSFET(Metal Oxide Semicond uctor Field Effect Transistor)Ql〜Q6、インバータ I1〜I3、ゲート制御部 2152を含 んで構成される。パワー MOSFETQl〜Q6は、本実施形態におけるスィッチ部とし て用いられるものである。

[0142] パワー MOSFETQl〜Q3のソースはそれぞれ、コイル 100により構成される 3相交 流発電機の U相出力、 V相出力、 W相出力と接続されている。また、これらパワー M OSFETQl〜Qlのドレインは、ゲート制御部 2152、バッテリ 300のプラス側、及び 負荷 303と接続されており、ゲートは、ゲート制御部 2152と接続されている。

[0143] また、パワー MOSFETQ4〜Q6のドレインはそれぞれ、コイル 100により構成され る 3相交流発電機の U相出力、 V相出力、 W相出力と接続されている。また、これらパ ヮー MOSFETQ4〜Q6のソースは、ゲート制御部 2152、バッテリ 300のマイナス側 、及び負荷 303と接続されており、ゲートは、ゲート制御部 2152と接続されている。

[0144] 図 30は、ゲート制御部 2152の詳細構成を示す図である。同図において、実施形 態 1にかかるゲート制御部 1100 (図 2)の構成要素と共通する要素には同一符号を 付す。

[0145] ゲート制御部 2152は、図 30に示すように、電圧変換回路 1110、基準電圧発生回 路 1120、差動回路 1130、増幅回路 1140、三角波発生回路 1151— W, U, V、三 角波発生回路 1152— W, U, V、比較回路 1160— U, V, Wを含んで構成される。

[0146] 三角波発生回路 1151— W, U, Vには、それぞれ 3相交流発電機の W相出力であ る交流電圧 VA—W、 U相出力である交流電圧 VA—U、 V相出力である交流電圧 V A—Vが入力される。こうして各三角波発生回路 1151に入力されるのは単相交流電 圧であり、各三角波発生回路 1151は、実施形態 1や実施形態 6で説明したようにし て三角波を生成する。その結果、入力される単相交流電圧が正サイクルにあるときに 、三角波が生成され、三角波電圧 VB— Wl, Ul, VIとして各三角波発生回路 115 1から出力される。

[0147] 同様に、三角波発生回路 1152— W, U, Vにも、それぞれ交流電圧 VA—W、交 流電圧 VA—U、交流電圧 VA—Vが入力される。各三角波発生回路 1152は、入力 された単相交流電圧を反転した上で、実施形態 1や実施形態 6で説明したようにして 三角波を生成する。その結果、入力される単相交流電圧が負サイクルにあるときに、 三角波が生成され、三角波電圧 VB— W2, U2, V2として各三角波発生回路 1152 力 出力される。

[0148] 比較回路 1160— U, V, Wは、それぞれ三角波電圧 VB—W1及び W2, VB—U1 及び U2, VB— VI及び V2の入力を受ける。また、増幅回路 1140から電圧 VD'の 入力を受ける。そして、各三角波電圧 VBと電圧 VD'とを比較し、その結果に基づい てパルス信号 VSCR— U, V, Wを出力するのである力 その詳細について、波形図 を参照しながら、以下で説明する。

[0149] 図 31は、各電圧等の波形図である。同図の例はノイズ等を考慮しない理想的な例 であるが、簡単のため、この例を用いて比較回路 1160— Uの処理を説明する。同図 1段目〖こ示すように、交流電圧 VA— Wの位相は、交流電圧 VA— Uに比べて 240度 遅れている。比較回路 1160— Uは、この交流電圧 VA—Wに基づいて生成される三 角波電圧 VB—W1及び W2と、電圧 VD'とを比較し、その結果に基づいて、パルス 信号 VSCR— Uを生成する。なお、図 31の 2段目には、三角波電圧 VB— W1及び W2、電圧 VD，を示している。

[0150] 具体的には、比較回路 1160— Uは、まず、三角波電圧 VB— W2の立ち上がりタイ ミング（交流電圧 VA—Wが負サイクルに入るタイミング)で電圧 VD'が正値であるか 否かを判定する。その結果、電圧 VD'が正値でなカゝつた場合、交流電圧 VA— Wの 負サイクルが継続する間、パルス信号 VSCR— Uをノヽィレベルにする。一方、電圧 V D'が正値であった場合、三角波電圧 VB— W2の斜辺と電圧 VD'との交点を算出し 、その交点のタイミングから、パルス信号 VSCR— Uをハイレベルにする。次に、次の 三角波電圧 VB—W1の斜辺と電圧 VD'との交点を算出し、その交点のタイミングに おいて、パルス信号 VSCR— Uをローレベルにする。図 31の 3段目には、このような 処理の結果生成されるパルス信号 VSCR— Uの例が示されている。比較回路 1160 — Uは、以上のようにして VSCR— Uを生成し、出力する。比較回路 1160— V, Wに ついても同様である。

[0151] 以下、以上のような各比較回路 1160の処理の結果、バッテリ 300及び負荷 303の 両端に印加される電圧について説明する。

まず、比較回路 1160— Uが出力したパルス信号 VSCR— Uは、パワー MOSFET Q1のゲートに入力される。パワー MOSFETQ1は、ゲートに入力されるパルス信号 VSCR— Uがハイレベルである場合のみ、ソースとドレイン間を導通させる。パワー M OSFETQ 1のソースには交流電圧 VA— Uが入力されて!、るので、パルス信号 VSC R— Uがハイレベルである場合のみ、パワー MOSFETQ1を通して、ノ ッテリ 300及 び負荷 303のプラス端に交流電圧 VA—Uが印加される。図 31の 4段目には、このと き印加される交流電圧 VA—Uが示されている。

[0152] また、比較回路 1160— Uが出力したパルス信号 VSCR— Uは、インバータ IIによ り反転されて、パワー MOSFETQ4のゲートに入力される。パワー MOSFETQ4は、 ゲートに入力される反転パルス信号 VSCR— Uがハイレベルである場合のみ、ソース とドレイン間を導通させる。パワー MOSFETQ4のドレインには交流電圧 VA—Uが 入力されているので、反転パルス信号 VSCR— Uがハイレベルである場合のみ、ノ ヮー MOSFETQ4を通して、バッテリ 300及び負荷 303のマイナス端に交流電圧 V A— Uが印加される。図 31の 5段目及び 6段目には、それぞれ反転パルス信号 VSC R— U及び印加される交流電圧 VA—Uが示されている。

[0153] 図 31の 7段目に示す波形は、以上のようにバッテリ 300及び負荷 303のプラス端及 びマイナス端にそれぞれ交流電圧 VA—Uが印加される結果、ノ ッテリ 300及び負荷 303の両端に印加される正味の電圧を示したものである。この電圧は、プラス端に印 加される交流電圧 VA—Uと、マイナス端に印加される交流電圧 VA—Uの反転電圧 と、を加算したものになる。

[0154] さらに、図 32は、ノ ッテリ 300及び負荷 303の両端に印加される各相の電圧と、そ の合計値と、を示している。この合計値が、ノ ッテリ 300の充電電圧となる。図 31と図 32に示されるように、 VD'が高くなると充電電圧がマイナス側に振れ、ノ ッテリ 300は 放電を開始することになる。一方、 VD'が低くなると、合計値がプラス側に振れ、バッ テリ 300は充電されることになる。

[0155] 以上のような処理は、進角 ·遅角の観点から説明できる。すなわち、ゲート制御部 2 152の処理によって生ずる結果は、これから説明する進角処理又は遅角処理を行つ て 、るのに等し 、結果である。

[0156] 例えば U相を考えると、ゲート制御部 2152は、電圧 VD'が比較的大きい場合、極 力負電圧の U相出力をパワー MOSFETQ1が出力することとなるようにして!/、る。こ の処理は、 U相出力の出力タイミングを負側にずらしている点で進角処理となってい る。なお、こうすることで、ノ ッテリ 300から発電機に電流が流れ、発電機がモーター として駆動し、ノ ッテリ 300は放電することになる。一方、ゲート制御部 2152は、電圧 VD'が比較的小さい場合、極力正電圧の U相出力をパワー MOSFETQ1が出力す ることとなるようにしている。この処理は、 U相出力の出力タイミングを正側にずらして いる点で遅角処理となっている。なお、こうすることで、発電機からバッテリ 300に電 流が流れ、バッテリ 300は充電されることになる。

[0157] 図 33は、進角'遅角を説明するための図であり、実際に実験を行った結果を示す 図である。同図には、交流電圧 VA—Uを示す矩形波と、パルス信号 VSCR—Uと、 ノ ッテリ 300及び負荷 303への出力電流と、を示している。矩形波は、交流電圧 VA Uの正サイクルでハイレベル、負サイクルでローレベルとなるものである。なお、同 図に示す例では、実験の簡単のため、上述した例とは異なり、パルス信号 VSCR— Uをノヽィレベルに上げた場合、その所定時間後にローレベルに下げるようにしている

[0158] 図 33Aは、便宜的に設けた進角 ·遅角の基準状態を示している。この場合、交流電 圧 VA—Uの負サイクル開始から 7Z20程度の時間が経過したところで、パルス信号 VSCR—Uをハイレベルに上げている。この場合の出力電流は、少しプラス側に偏つ ている。すなわち、バッテリ 300は緩やかな充電状態である。

[0159] これに対し、図 33Bでは、交流電圧 VA— Uの負サイクル開始から 2Z20程度の時 間が経過したところで、パルス信号 VSCR— Uをハイレベルに上げている。このように すると、ほぼ交流電圧 VA— Uの負サイクルが出力されることになり、進角処理を行つ ている状態になる。結果として、この場合の出力電流はマイナス側に偏り、バッテリ 30 0は放電状態となる。

[0160] また、図 33Cでは、交流電圧 VA— Uの負サイクル開始から 19Z20程度の時間が 経過したところで、パルス信号 VSCR— Uをハイレベルに上げている。このようにする と、ほぼ交流電圧 VA— Uの正サイクルが出力されることになり、遅角処理を行ってい る状態になる。結果として、この場合の出力電流は大きくプラス側に偏り、ノ ッテリ 30 0は急速充電状態となる。 [0161] このように、交流電圧 VA—Uの負サイクルをどの程度出力するかによって、ノッテ リ 300の充放電状態を制御できる。本実施形態では、図 31にも示されるように、電圧 VD'の大きさによって各相の負サイクルの出力度合を制御しており、これによつて、 進角処理又は遅角処理を行っているのに等しい効果が得られるのである。

[0162] 以上説明したように、電力変換装置 1000は、三相全波整流を行う回路にも適用可 能である。そして、その際には、相ごとに、 240度ずれた相の交流電圧に基づいて各 パワー MOSFETからの交流電圧出力タイミングを制御し、それによつて、進角'遅角 の制御をしている状態を作り出し、もってバッテリ 300の充放電状態を制御することが できる。

[0163] 以上、本発明の好ましい実施例を説明したが、本発明はこれら実施例に限定される ことはない。本発明の趣旨を逸脱しない範囲で、構成の付加、省略、置換、およびそ の他の変更が可能である。本発明は前述した説明によって限定されることはなぐ添 付の請求の範囲によってのみ限定される。

Claims

請求の範囲

[1] 発電機力 出力された交流電力を直流電力に変換して負荷に供給する電力変換 装置であって、

前記発電機の出力部と前記負荷との間に接続されたスィッチ部と、

前記発電機から出力された交流電力の各周期に対応しピーク電圧が一定の三角 波電圧を生成すると共に前記スィッチ部を介して前記負荷に供給される電圧と所定 の目標電圧との差分電圧を生成し、前記三角波電圧と前記差分電圧とに基づき前 記スィッチ部の導通状態を制御する制御部と、

を備えることを特徴とする電力変換装置。

[2] 前記制御部は、

前記スィッチ部を介して前記負荷に供給される電圧と前記所定の目標電圧とを入 力してこれらの差分電圧を生成する差動回路と、

前記差動回路により生成された差分電圧と前記三角波電圧とを比較し、該比較の 結果に基づき前記スィッチ部の導通タイミングを規定するパルス信号を生成して該ス イッチ部に供給する比較回路と、

を備える、

ことを特徴とする請求項 1記載の電力変換装置。

[3] 前記制御部は、

所定電圧を発生する電圧発生回路と、

前記電圧発生回路により発生された所定電圧と、前記差動回路により生成された 差分電圧と、の大小関係に基づき、前記所定電圧と前記差分電圧とのいずれかを選 択して前記比較回路に出力する選択回路と、

を備え、

前記比較回路は、前記選択回路から入力された所定電圧又は差分電圧と、前記 三角波電圧と、を比較し、該比較の結果に基づき前記スィッチ部の導通タイミングを 規定するパルス信号を生成して該スィッチ部に供給する、

ことを特徴とする請求項 2記載の電力変換装置。

[4] 前記制御部は、 クロック数をカウントし、カウント結果がしきい値を上回った場合に、前記差動回路に より生成された差分電圧を出力するよう、前記選択回路の出力を制御するカウンタ回 路、

を備える、

ことを特徴とする請求項 3記載の電力変換装置。

[5] 前記電圧発生回路はコンデンサと抵抗を含む CR回路を含み、前記コンデンサに 蓄積された電荷の放電により、前記所定電圧を発生する、

ことを特徴とする請求項 3記載の電力変換装置。

[6] 前記制御部は、

前記発電機力 出力される交流電力と、前記スィッチ部の出力と、に基づき前記負 荷の外れを検出し、前記負荷の外れを検出した場合に、前記電圧発生回路により発 生された所定電圧を出力するよう、前記選択回路の出力を制御する負荷外れ検出回 路、

を備える、

ことを特徴とする請求項 3ないし 5の何れか 1項記載の電力変換装置。

[7] 前記制御部は、

前記発電機力 出力される交流電力と、前記スィッチ部の出力と、に基づき前記負 荷の外れを検出し、前記負荷の外れを検出した場合に、前記所定の目標電圧の電 圧値を下げるための処理を行う負荷外れ検出回路、

を備える、

ことを特徴とする請求項 1ないし 5の何れか 1項記載の電力変換装置。

[8] 前記差分電圧を増幅して前記比較回路に供給する増幅回路を更に備えたことを特 徴とする請求項 1ないし 7の何れ力 1項記載の電力変換装置。

[9] 前記三角波の波高値を Hとし、前記増幅回路の増幅率を Mとし、前記目標電圧を VTとし、前記スィッチ部を介して前記負荷に供給される電圧の制御幅を Wとすると、 Wは、 VTから VT+ (HZM)の範囲の値であることを特徴とする請求項 8記載の電 力変換装置。

[10] 前記制御部は、前記三角波電圧を生成するための手段として、 前記発電機が出力する第 1サイクルの交流電圧波形の半周期の時間をカウントす るカウンタ言と、

前記カウンタ部によるカウント数を所定値で除算する除算部と、

前記第 1サイクル後の第 2サイクルにおいて、前記第 1サイクルでの前記除算部の 除算結果で示される時間の経過ごとに所定電圧分だけ上昇する階段状の電圧波形 を生成する波形生成部とを備え、

前記階段状の電圧波形を前記三角波電圧の波形として出力することを特徴とする 請求項 1ないし 9の何れか 1項記載の電力変換装置。

[11] 前記制御部は、

前記発電機が出力する交流電圧が正サイクル又は負サイクルである間、所定電流 値の定電流によって第 1のコンデンサを充電する第 1の充電部と、

前記サイクル終了後の前記第 1のコンデンサの端子間電圧に応じた電流値の定電 流によって第 2のコンデンサを充電する第 2の充電部と、

前記第 2の充電部による充電を、前記交流電圧のサイクル又は前記第 2のコンデン サの端子間電圧に基づいて終了させる制御部と、

を備え、前記第 2のコンデンサの端子間電圧を、前記三角波電圧の波形として出力 する三角波発生回路、

を備える、

ことを特徴とする請求項 1ないし 9の何れか 1項記載の電力変換装置。

[12] 発電機力 出力された三相交流電力を直流電力に変換して負荷に供給する電力 変換装置であって、

前記発電機の各相出力部と前記負荷の各端との間にそれぞれ接続された複数の スィッチ部と、

前記発電機力 出力された各相の交流電力の各周期に対応し、かつピーク電圧が 一定の三角波電圧を相ごとに生成すると共に、前記スィッチ部を介して前記負荷に 供給される電圧と所定の目標電圧との差分電圧を生成し、相ごとに、他の相につい て生成された前記三角波電圧と、前記差分電圧と、に基づき該相出力部に接続され た前記各スィッチ部の導通状態を制御する制御部と、 を備えることを特徴とする電力変換装置。

[13] 前記制御部は、

前記発電機カゝら出力された W相の交流電力の各周期に対応し、かつピーク電圧が 一定の W相三角波電圧を生成すると共に、前記スィッチ部を介して前記負荷に供給 される電圧と所定の目標電圧との差分電圧を生成し、生成された前記 W相三角波電 圧と、前記差分電圧と、に基づき U相出力部に接続された前記各スィッチ部の導通 状態を制御し、

前記発電機力 出力された U相の交流電力の各周期に対応し、かつピーク電圧が 一定の U相三角波電圧を生成すると共に、前記スィッチ部を介して前記負荷に供給 される電圧と所定の目標電圧との差分電圧を生成し、生成された前記 U相三角波電 圧と、前記差分電圧と、に基づき V相出力部に接続された前記各スィッチ部の導通 状態を制御し、

前記発電機カゝら出力された V相の交流電力の各周期に対応し、かつピーク電圧が 一定の V相三角波電圧を生成すると共に、前記スィッチ部を介して前記負荷に供給 される電圧と所定の目標電圧との差分電圧を生成し、生成された前記 V相三角波電 圧と、前記差分電圧と、に基づき w相出力部に接続された前記各スィッチ部の導通 状態を制御する、

ことを特徴とする請求項 12記載の電力変換装置。

[14] 発電機の出力部と負荷との間に接続されたスィッチ部を介して、前記発電機力も出 力された交流電力を前記負荷に供給するステップと、

前記交流電力の各周期に対応しピーク電圧が一定の三角波電圧を生成するステツ プと、

前記スィッチ部を介して前記負荷に供給される電圧と所定の目標電圧との差分電 圧を生成するステップと、

前記三角波電圧と前記差分電圧とに基づき前記スィッチ部の導通タイミングを制御 するステップと、

を含むことを特徴とする電力変換方法。

[15] 発電機力 出力された交流電力を直流電力に変換して負荷に供給する電力変換 装置においてスィッチ素子の導通を制御するための三角波電圧を生成する三角波 発生回路であって、

前記発電機が出力する第 1サイクルの交流電圧波形の半周期の時間をカウントす るカウンタ言と、

前記カウンタ部によるカウント数を所定値で除算する除算部と、

前記第 1サイクル後の第 2サイクルにおいて、前記第 1サイクルで得られた前記除算 部の除算結果で示される時間の経過ごとに所定電圧分だけ上昇する階段状の電圧 波形を生成する波形生成部と、

を備え、

前記階段状の電圧波形を前記三角波電圧の波形として出力する、

ことを特徴とする三角波発生回路。

発電機力 出力された交流電力を直流電力に変換して負荷に供給する電力変換 装置においてスィッチ素子の導通を制御するための三角波電圧を生成する三角波 発生回路であって、

前記発電機が出力する交流電圧が正サイクル又は負サイクルである間、所定電流 値の定電流によって第 1のコンデンサを充電する第 1の充電部と、

前記サイクル終了後の前記第 1のコンデンサの端子間電圧に応じた電流値の定電 流によって第 2のコンデンサを充電する第 2の充電部と、

前記第 2の充電部による充電を、前記交流電圧のサイクル又は前記第 2のコンデン サの端子間電圧に基づいて終了させる制御部と、

を備え、

前記第 2のコンデンサの端子間電圧を、前記三角波電圧の波形として出力する、 ことを特徴とする三角波発生回路。