JPH09285127A - サイリスタ整流器の制御回路 - Google Patents
サイリスタ整流器の制御回路Info
- Publication number
- JPH09285127A JPH09285127A JP9575996A JP9575996A JPH09285127A JP H09285127 A JPH09285127 A JP H09285127A JP 9575996 A JP9575996 A JP 9575996A JP 9575996 A JP9575996 A JP 9575996A JP H09285127 A JPH09285127 A JP H09285127A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- triangular wave
- frequency
- signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Rectifiers (AREA)
Abstract
(57)【要約】
【課題】特にその周波数における変動の大なる交流を入
力としこれを所要の直流に変換するサイリスタ整流器の
安定した出力電圧制御を可能とする。 【解決手段】その周波数を基準値ｆ1 とする交流電源電
圧ＶG の半周期終了時点における波高値をＶP とする基
準時間勾配αT の三角波を前記交流電圧ＶGの各半周期
毎に形成して得た鋸歯状三角波信号ＶSYを出力する三角
波発生回路４に対し、その周波数を任意のｆとなす場合
の前記交流電圧ＶG の各半周期に対応して形成される三
角波信号の波高値を全て前記の周波数ｆ1 対応値ＶP と
同一となす如く、前記三角波信号ＶSYの基準時間勾配α
T ，即ち２ｆ1 ・ＶP を新たな時間勾配２ｆ・ＶP に変
更する補正係数ｋ，即ちｆ／ｆ1 を前記交流電圧ＶG の
各半周期毎に演算し補正指令する波高値補正回路１０と
その入力周波数信号形成用のＦ／Ｖコンバータ９とを設
けるものである。
力としこれを所要の直流に変換するサイリスタ整流器の
安定した出力電圧制御を可能とする。 【解決手段】その周波数を基準値ｆ1 とする交流電源電
圧ＶG の半周期終了時点における波高値をＶP とする基
準時間勾配αT の三角波を前記交流電圧ＶGの各半周期
毎に形成して得た鋸歯状三角波信号ＶSYを出力する三角
波発生回路４に対し、その周波数を任意のｆとなす場合
の前記交流電圧ＶG の各半周期に対応して形成される三
角波信号の波高値を全て前記の周波数ｆ1 対応値ＶP と
同一となす如く、前記三角波信号ＶSYの基準時間勾配α
T ，即ち２ｆ1 ・ＶP を新たな時間勾配２ｆ・ＶP に変
更する補正係数ｋ，即ちｆ／ｆ1 を前記交流電圧ＶG の
各半周期毎に演算し補正指令する波高値補正回路１０と
その入力周波数信号形成用のＦ／Ｖコンバータ９とを設
けるものである。
Description
【０００１】
【発明の属する技術分野】この発明は、エンジン発電装
置等より供給されその周波数と電圧とが共に可成り大き
く変動する交流電力をその入力とするサイリスタ整流器
の安定運転を図る制御回路に関する。
置等より供給されその周波数と電圧とが共に可成り大き
く変動する交流電力をその入力とするサイリスタ整流器
の安定運転を図る制御回路に関する。
【０００２】
【従来の技術】従来、この種のサイリスタ整流器として
はその周波数或いは電圧における変動幅の小なる商用交
流電源等より給電されるものが多用されており、その制
御回路は図３に例示する如き構成をなすものが知られて
いる。なお、図４は図３に対応する動作波形図の例示で
ある。
はその周波数或いは電圧における変動幅の小なる商用交
流電源等より給電されるものが多用されており、その制
御回路は図３に例示する如き構成をなすものが知られて
いる。なお、図４は図３に対応する動作波形図の例示で
ある。
【０００３】先ず、図３において、１はディーゼルエン
ジン等により駆動されその周波数と電圧両者における変
動率が商用電源に比して通常は大となる交流電力を供給
する交流発電機、２は複数のサイリスタをその整流素子
として多相ブリッジ構成をなす全波整流形のサイリスタ
整流器である。なお、ＶG は交流発電機１より給電され
る前記整流器２の入力交流電圧、ＶO は同整流器の出力
直流電圧である。
ジン等により駆動されその周波数と電圧両者における変
動率が商用電源に比して通常は大となる交流電力を供給
する交流発電機、２は複数のサイリスタをその整流素子
として多相ブリッジ構成をなす全波整流形のサイリスタ
整流器である。なお、ＶG は交流発電機１より給電され
る前記整流器２の入力交流電圧、ＶO は同整流器の出力
直流電圧である。
【０００４】また、３は前記交流電圧ＶG を受けその半
周期毎に所要の同期信号を出力する同期回路、４は積分
器等から構成され同期回路３の出力信号を受け前記交流
電圧ＶG の半周期毎に繰り返す同一時間勾配の三角波Ｖ
SYを形成する三角波発生回路、５は前記直流電圧ＶO の
設定値ＶS を設定する電圧設定器、６はそのゲイン及び
時間に関する所定の伝達特性を有し前記直流電圧の設定
値ＶS と検出値ＶO 間の偏差ΔＶ（ΔＶ＝ＶS −ＶO ）
を受け信号ＶAVR を演算出力する（自動）電圧調整器で
ある。
周期毎に所要の同期信号を出力する同期回路、４は積分
器等から構成され同期回路３の出力信号を受け前記交流
電圧ＶG の半周期毎に繰り返す同一時間勾配の三角波Ｖ
SYを形成する三角波発生回路、５は前記直流電圧ＶO の
設定値ＶS を設定する電圧設定器、６はそのゲイン及び
時間に関する所定の伝達特性を有し前記直流電圧の設定
値ＶS と検出値ＶO 間の偏差ΔＶ（ΔＶ＝ＶS −ＶO ）
を受け信号ＶAVR を演算出力する（自動）電圧調整器で
ある。
【０００５】また、７は前記の三角波信号ＶSYと電圧調
整器出力信号ＶAVR とを受けて両者間にＶSY≧ＶAVR な
る関係が成り立つ時点を検出する比較器、８はこの比較
器７の出力信号を受けブリッジ構成をなす前記整流器２
の各サイリスタ素子に対し，前記交流電圧ＶG に同期し
且つ前記整流器２の相数に応じた所定の位相関係を有す
る所要の点弧信号を演算し配分指令する点弧信号演算回
路である。
整器出力信号ＶAVR とを受けて両者間にＶSY≧ＶAVR な
る関係が成り立つ時点を検出する比較器、８はこの比較
器７の出力信号を受けブリッジ構成をなす前記整流器２
の各サイリスタ素子に対し，前記交流電圧ＶG に同期し
且つ前記整流器２の相数に応じた所定の位相関係を有す
る所要の点弧信号を演算し配分指令する点弧信号演算回
路である。
【０００６】上記の如き回路構成により、前記整流器２
の出力電圧制御は、前記偏差ΔＶの大きさと極性とに従
って変更される前記信号ＶAVR をその基準値とする前記
比較演算ＶSY≧ＶAVR の結果に従い前記各サイリスタ素
子の導通期間を適値に維持することにより行われる。次
に、図４は図３の制御回路図における各部の動作波形図
であって、前記交流電圧ＶG に関しその電圧と周波数の
異なるＶG1とＶG2両者の様相を併記するものであるが、
諸元添字を２とする電圧ＶG2の関連諸元の様相は諸元添
字を１とする電圧ＶG1の場合と同様でありその記述をこ
こでは省略する。
の出力電圧制御は、前記偏差ΔＶの大きさと極性とに従
って変更される前記信号ＶAVR をその基準値とする前記
比較演算ＶSY≧ＶAVR の結果に従い前記各サイリスタ素
子の導通期間を適値に維持することにより行われる。次
に、図４は図３の制御回路図における各部の動作波形図
であって、前記交流電圧ＶG に関しその電圧と周波数の
異なるＶG1とＶG2両者の様相を併記するものであるが、
諸元添字を２とする電圧ＶG2の関連諸元の様相は諸元添
字を１とする電圧ＶG1の場合と同様でありその記述をこ
こでは省略する。
【０００７】図４（イ）において、ＶG1はその半周期を
1/2ｆ1 とする交流電圧であり、この半周期時点に対応
する位相角は，周波数ｆに無関係に，π(rad) となる。
また、図４（ロ）において、ＶSY1 は三角波発生回路４
により前記電圧ＶG1に対応して形成された三角波信号、
ＶAVR は前記電圧調整器６の出力信号であり、図示の如
き相対関係にある両信号ＶSY1 とＶAVR の大小関係は比
較器７によって判定され、図４（ハ）の如く、ＶSY1 ≧
ＶAVR となる比較器７の出力発生時点から時刻 1/2ｆ1
の三角波信号終了時点迄の期間β1 がその周期をＴ1 と
して前記電圧ＶG1の各半周期毎に得られる。
1/2ｆ1 とする交流電圧であり、この半周期時点に対応
する位相角は，周波数ｆに無関係に，π(rad) となる。
また、図４（ロ）において、ＶSY1 は三角波発生回路４
により前記電圧ＶG1に対応して形成された三角波信号、
ＶAVR は前記電圧調整器６の出力信号であり、図示の如
き相対関係にある両信号ＶSY1 とＶAVR の大小関係は比
較器７によって判定され、図４（ハ）の如く、ＶSY1 ≧
ＶAVR となる比較器７の出力発生時点から時刻 1/2ｆ1
の三角波信号終了時点迄の期間β1 がその周期をＴ1 と
して前記電圧ＶG1の各半周期毎に得られる。
【０００８】従って、前記出力直流電圧ＶO は、前記期
間β1 の開始時点から時間 1/2ｆ1経過時点迄の時間積
分値として、或いは、前記期間β1 の開始時点対応位相
角から位相角π迄の位相積分値として得られる。なお、
図示の期間β1 は単相全波整流の場合の例示である。
間β1 の開始時点から時間 1/2ｆ1経過時点迄の時間積
分値として、或いは、前記期間β1 の開始時点対応位相
角から位相角π迄の位相積分値として得られる。なお、
図示の期間β1 は単相全波整流の場合の例示である。
【０００９】
【発明が解決しようとする課題】前記の如く、従来のサ
イリスタ整流器の出力電圧制御は、前記電圧偏差ΔＶの
大きさと極性とに従って変化する前記電圧調整器の出力
信号ＶAVR を基準値とし前記三角波信号ＶSYとの比較演
算ＶSY≧ＶAVR の結果に従い、前記整流器における各サ
イリスタ素子の導通期間βを指定することにより行われ
る。
イリスタ整流器の出力電圧制御は、前記電圧偏差ΔＶの
大きさと極性とに従って変化する前記電圧調整器の出力
信号ＶAVR を基準値とし前記三角波信号ＶSYとの比較演
算ＶSY≧ＶAVR の結果に従い、前記整流器における各サ
イリスタ素子の導通期間βを指定することにより行われ
る。
【００１０】従って、前記の整流器出力電圧制御が正常
に行われるためには、前記交流電圧ＶG の周波数値或い
は電圧値の許容範囲内変動に伴い変化する前記信号Ｖ
AVR の最大値及び最小値それぞれと前記三角波信号ＶSY
とのなす２組の交点が前記交流電圧ＶG の各半周期内に
存在し、且つ、前記両交点により指定される前記各サイ
リスタ素子の導通期間制御域が前記整流器出力電圧にお
ける所要の電圧制御範囲に適合していることが必要とな
る。
に行われるためには、前記交流電圧ＶG の周波数値或い
は電圧値の許容範囲内変動に伴い変化する前記信号Ｖ
AVR の最大値及び最小値それぞれと前記三角波信号ＶSY
とのなす２組の交点が前記交流電圧ＶG の各半周期内に
存在し、且つ、前記両交点により指定される前記各サイ
リスタ素子の導通期間制御域が前記整流器出力電圧にお
ける所要の電圧制御範囲に適合していることが必要とな
る。
【００１１】このため、前記三角波信号ＶSYの時間的勾
配と、前記電圧調整器のゲイン即ちＶAVR ／ΔＶと、前
記サイリスタ素子導通期間制御域に対応して設定される
前記信号ＶAVR の許容変動域指定用の上側及び下側制限
値とは、前記交流電圧ＶG の周波数値或いは電圧値のそ
れぞれの定格値からの許容変動範囲に対応して事前に設
定されたものとなる。
配と、前記電圧調整器のゲイン即ちＶAVR ／ΔＶと、前
記サイリスタ素子導通期間制御域に対応して設定される
前記信号ＶAVR の許容変動域指定用の上側及び下側制限
値とは、前記交流電圧ＶG の周波数値或いは電圧値のそ
れぞれの定格値からの許容変動範囲に対応して事前に設
定されたものとなる。
【００１２】今、図４に例示する如く、前記交流電圧Ｖ
G がＶG1からＶG2へと変動し、特に周波数値においてｆ
1 からｆ2 へと大幅に減少した場合をみれば、前記基準
信号ＶAVR が不変と見做し得る変動初期において、その
時間勾配が前記三角波ＶSY1と同一の新たな三角波Ｖ
SY2 と前記信号ＶAVR との交点位置は変わらず、従って
前記各サイリスタ素子の導通状態はその導通率において
図示の如くβ1 ／Ｔ1 からβ2 ／Ｔ2 へと増大する。こ
の時、周波数低下の割合に比して電圧低下の割合が小な
らば、前記の導通率増大は前記出力電圧ＶO の増大を来
し、従って、前記電圧調整器はその出力基準信号ＶAVR
を増大させ、これにより前記導通率は再び低減し、以
後、前記の整流器出力電圧制御はその定常状態へと移行
する。
G がＶG1からＶG2へと変動し、特に周波数値においてｆ
1 からｆ2 へと大幅に減少した場合をみれば、前記基準
信号ＶAVR が不変と見做し得る変動初期において、その
時間勾配が前記三角波ＶSY1と同一の新たな三角波Ｖ
SY2 と前記信号ＶAVR との交点位置は変わらず、従って
前記各サイリスタ素子の導通状態はその導通率において
図示の如くβ1 ／Ｔ1 からβ2 ／Ｔ2 へと増大する。こ
の時、周波数低下の割合に比して電圧低下の割合が小な
らば、前記の導通率増大は前記出力電圧ＶO の増大を来
し、従って、前記電圧調整器はその出力基準信号ＶAVR
を増大させ、これにより前記導通率は再び低減し、以
後、前記の整流器出力電圧制御はその定常状態へと移行
する。
【００１３】しかし、若し前記出力電圧ＶO の増大に伴
う前記基準信号ＶAVR の増大がその許容変動域の上限制
限値に制約されてその本来の値まで増大することが出来
なければ、前記導通率の所要値迄の低減制御を介した前
記出力電圧ＶO の所定値への低減は出来ず、前記整流器
の安定運転は不能となる。上記の状態とは逆に、図４に
示す交流電圧ＶG2を定格値として前記制御諸元の設定が
なされている場合に前記電圧ＶG2が図示のＶG1へと変化
すれば、前記出力電圧ＶO の所定値への増大は出来ず、
前記整流器の安定運転は不能となる。
う前記基準信号ＶAVR の増大がその許容変動域の上限制
限値に制約されてその本来の値まで増大することが出来
なければ、前記導通率の所要値迄の低減制御を介した前
記出力電圧ＶO の所定値への低減は出来ず、前記整流器
の安定運転は不能となる。上記の状態とは逆に、図４に
示す交流電圧ＶG2を定格値として前記制御諸元の設定が
なされている場合に前記電圧ＶG2が図示のＶG1へと変化
すれば、前記出力電圧ＶO の所定値への増大は出来ず、
前記整流器の安定運転は不能となる。
【００１４】即ち、図３の如き回路構成をなし，図４の
如く制御動作の行われるサイリスタ整流器がその安定し
た出力電圧制御を行うためには、その入力交流電力にお
ける周波数値と電圧値の変動がそれぞれその許容範囲内
にある事を必要とする。上記条件は、前記整流器への給
電が通常の商用交流電源から行われる場合には満足され
るが、エンジン発電装置等より供給される交流電力にお
いては、前記の周波数値と電圧値における変動率が可成
り大となり前記条件を満たすことは出来なくなる場合が
発生する。
如く制御動作の行われるサイリスタ整流器がその安定し
た出力電圧制御を行うためには、その入力交流電力にお
ける周波数値と電圧値の変動がそれぞれその許容範囲内
にある事を必要とする。上記条件は、前記整流器への給
電が通常の商用交流電源から行われる場合には満足され
るが、エンジン発電装置等より供給される交流電力にお
いては、前記の周波数値と電圧値における変動率が可成
り大となり前記条件を満たすことは出来なくなる場合が
発生する。
【００１５】従って、エンジン発電装置等より供給され
その周波数と電圧とにおける変動の大なる交流電力をそ
の入力とする従来のサイリスタ整流器においては、その
安定した出力電圧制御を常時維持することが困難であっ
た。上記に鑑みこの発明は、その周波数と電圧とにおけ
る変動の大なる交流電力を入力とするサイリスタ整流器
に関しその安定した出力直流電圧制御を可能とする制御
回路の提供を目的とするものである。
その周波数と電圧とにおける変動の大なる交流電力をそ
の入力とする従来のサイリスタ整流器においては、その
安定した出力電圧制御を常時維持することが困難であっ
た。上記に鑑みこの発明は、その周波数と電圧とにおけ
る変動の大なる交流電力を入力とするサイリスタ整流器
に関しその安定した出力直流電圧制御を可能とする制御
回路の提供を目的とするものである。
【００１６】
【課題を解決するための手段】上記目的を達成するため
にこの発明のサイリスタ整流器の制御回路において、 １）請求項１の発明は、交直電力変換を行うサイリスタ
整流器の点弧位相角の制御回路であって、前記整流器の
出力直流電圧の設定値と検出値間の電圧偏差を受けこれ
をその信号伝達特性に従い所要の制御信号に変換する電
圧調整手段と、前記整流器の入力交流電圧に同期しその
半周期毎に繰り返す同一時間勾配の三角波を形成する三
角波発生手段と、前記の電圧調整手段の出力値と三角波
の波高値とが等しくなる時点を検出する比較手段と、こ
の比較手段の出力信号を受け前記入力交流電圧に同期し
た位相関係を有する所要のサイリスタ点弧信号を演算変
成する点弧信号演算手段と、を備えて成るサイリスタ整
流器の制御回路において、前記の入力交流電圧を受けそ
の周波数に比例した電圧信号を出力するＦ／Ｖ変換手段
と、この変換手段の出力信号から変成された補正信号を
前記三角波発生手段に与え前記入力交流電圧の各半周期
時点における前記三角波の波高値をこの入力交流電圧の
周波数に無関係に一定となす如く機能する波高値補正手
段と、を設けて成るものとする。
にこの発明のサイリスタ整流器の制御回路において、 １）請求項１の発明は、交直電力変換を行うサイリスタ
整流器の点弧位相角の制御回路であって、前記整流器の
出力直流電圧の設定値と検出値間の電圧偏差を受けこれ
をその信号伝達特性に従い所要の制御信号に変換する電
圧調整手段と、前記整流器の入力交流電圧に同期しその
半周期毎に繰り返す同一時間勾配の三角波を形成する三
角波発生手段と、前記の電圧調整手段の出力値と三角波
の波高値とが等しくなる時点を検出する比較手段と、こ
の比較手段の出力信号を受け前記入力交流電圧に同期し
た位相関係を有する所要のサイリスタ点弧信号を演算変
成する点弧信号演算手段と、を備えて成るサイリスタ整
流器の制御回路において、前記の入力交流電圧を受けそ
の周波数に比例した電圧信号を出力するＦ／Ｖ変換手段
と、この変換手段の出力信号から変成された補正信号を
前記三角波発生手段に与え前記入力交流電圧の各半周期
時点における前記三角波の波高値をこの入力交流電圧の
周波数に無関係に一定となす如く機能する波高値補正手
段と、を設けて成るものとする。
【００１７】２）請求項２の発明は、請求項１記載のサ
イリスタ整流器の制御回路において、前記の波高値補正
手段に代えて、前記Ｆ／Ｖ変換手段の出力信号から変成
された補正信号を前記電圧調整手段に与えこの調整手段
の出力制限レベルを前記入力交流電圧の周波数に従って
補正する如く機能する出力制限レベル補正手段を設けて
成るものとする。
イリスタ整流器の制御回路において、前記の波高値補正
手段に代えて、前記Ｆ／Ｖ変換手段の出力信号から変成
された補正信号を前記電圧調整手段に与えこの調整手段
の出力制限レベルを前記入力交流電圧の周波数に従って
補正する如く機能する出力制限レベル補正手段を設けて
成るものとする。
【００１８】上記の如く、請求項１の発明は、前記の入
力交流電圧に同期しその半周期毎に同一勾配で繰り返す
三角波に関し、前記各半周期終了時点における波高値を
前記入力交流電圧の周波数に無関係に一定となす如く、
換言すれば、前記の三角波を従来方法における時間勾配
一定の波形から位相勾配一定の波形へと変更すべく、所
要機能を有する波高値補正手段を設けるものである。
力交流電圧に同期しその半周期毎に同一勾配で繰り返す
三角波に関し、前記各半周期終了時点における波高値を
前記入力交流電圧の周波数に無関係に一定となす如く、
換言すれば、前記の三角波を従来方法における時間勾配
一定の波形から位相勾配一定の波形へと変更すべく、所
要機能を有する波高値補正手段を設けるものである。
【００１９】因みに、前記の時間勾配を一定となす従来
の方法は、入力交流電源の基準状態を、例えば、図４に
示す周波数ｆ1 の電圧ＶG1となし、この電圧の各半周期
終了時点即ちＴ1 ＝１／２ｆ1 時点での三角波ＶSY1 の
波高値をＶP1とした場合に、前記三角波ＶSY1 の時間勾
配αT をαT ＝２ｆ1 ・ＶP1となし、これを基準値とし
て電源周波数変動に無関係に一定となすものである。即
ち、その周波数をｆとする電源電圧波形の各半周期（ｔ
＝０〜Ｔ，Ｔ＝１／２ｆ）における前記三角波ＶSYをＶ
SY＝αT ・ｔにより規定するものである。
の方法は、入力交流電源の基準状態を、例えば、図４に
示す周波数ｆ1 の電圧ＶG1となし、この電圧の各半周期
終了時点即ちＴ1 ＝１／２ｆ1 時点での三角波ＶSY1 の
波高値をＶP1とした場合に、前記三角波ＶSY1 の時間勾
配αT をαT ＝２ｆ1 ・ＶP1となし、これを基準値とし
て電源周波数変動に無関係に一定となすものである。即
ち、その周波数をｆとする電源電圧波形の各半周期（ｔ
＝０〜Ｔ，Ｔ＝１／２ｆ）における前記三角波ＶSYをＶ
SY＝αT ・ｔにより規定するものである。
【００２０】一方、前記の位相勾配を一定となす請求項
１の発明による方法は、その位相角をπ(rad) とする入
力電圧の各半周期終了位相点における前記三角波の波高
値を電源周波数の変動に無関係に一定値のＶP となし、
前記三角波の位相勾配αP をαP ＝ＶP ／πの如く一定
値となすものである。今、電源周波数ｆ1 時を基準とす
る時間勾配αT に対し、電源周波数が一般値ｆに変化し
た時の前記三角波の時間勾配を補正係数ｋ（ｋ＝ｆ／ｆ
1 ）を用いてｋ・αT （ｋ・αT ＝２ｆ・ＶP1）となせ
ば、この三角波のｔ＝１／２ｆにおける波高値は前記基
準三角波の場合と同一のＶP1となる。
１の発明による方法は、その位相角をπ(rad) とする入
力電圧の各半周期終了位相点における前記三角波の波高
値を電源周波数の変動に無関係に一定値のＶP となし、
前記三角波の位相勾配αP をαP ＝ＶP ／πの如く一定
値となすものである。今、電源周波数ｆ1 時を基準とす
る時間勾配αT に対し、電源周波数が一般値ｆに変化し
た時の前記三角波の時間勾配を補正係数ｋ（ｋ＝ｆ／ｆ
1 ）を用いてｋ・αT （ｋ・αT ＝２ｆ・ＶP1）となせ
ば、この三角波のｔ＝１／２ｆにおける波高値は前記基
準三角波の場合と同一のＶP1となる。
【００２１】即ち、前記三角波ＶSY＝αT ・ｔに対して
その時間勾配αT を前記補正係数ｋによりｋ・αT の如
く補正してＶSY＝ｋ・αT ｔなる三角波を形成すれば、
その周波数を任意の値ｆとする交流電圧波形の半周期終
了時点ｔ＝１／２ｆにおける前記三角波の波高値は全て
ＶP1の一定値となる。なお、サイリスタ整流器の出力直
流電圧は入力交流電圧値とサイリスタ素子の点弧位相角
とにより決定され、前記交流電圧値が不変ならば、前記
出力直流電圧は前記点弧位相角（或いは通流率）によっ
て一義的に決定される。
その時間勾配αT を前記補正係数ｋによりｋ・αT の如
く補正してＶSY＝ｋ・αT ｔなる三角波を形成すれば、
その周波数を任意の値ｆとする交流電圧波形の半周期終
了時点ｔ＝１／２ｆにおける前記三角波の波高値は全て
ＶP1の一定値となる。なお、サイリスタ整流器の出力直
流電圧は入力交流電圧値とサイリスタ素子の点弧位相角
とにより決定され、前記交流電圧値が不変ならば、前記
出力直流電圧は前記点弧位相角（或いは通流率）によっ
て一義的に決定される。
【００２２】従って、前記三角波の位相勾配を一定とし
前記比較演算ＶSY≧ＶAVR における基準値ＶAVR が不変
ならば、前記サイリスタ点弧位相角（従って通流率）の
演算値は電源周波数の変動に関係無く不変であり、従っ
て、前記の整流器出力電圧もまた不変となる。次に、請
求項２の発明は、前記比較演算ＶSY≧ＶAVR における基
準値ＶAVR の許容変動域を決める上下制限値に関するも
のであり、前記三角波ＶSYの時間勾配αT を電源周波数
の変動に無関係にその基準値例えば前記の２ｆ1 ・ＶP1
の儘とした場合、任意の周波数ｆの電源交流波形の各半
周期終了時点ｔ＝１／２ｆにおける前記三角波の波高値
は基準値ＶP1のｆ1 ／ｆ倍に変動するが、この変動に対
して前記比較比較演算ＶSY≧ＶAVR を正常に行うため、
前記電源周波数の増大と減少とに対応して前記基準値Ｖ
AVR の上下制限値により決定されるその許容変動域の幅
をそれぞれ縮小或いは拡大させる如く、基準周波数状態
における前記上下制限値を基準としてこれ等に所定の補
正係数を乗じ、任意の周波数状態における前記基準値Ｖ
AVR の上下制限値の補正を行うものである。
前記比較演算ＶSY≧ＶAVR における基準値ＶAVR が不変
ならば、前記サイリスタ点弧位相角（従って通流率）の
演算値は電源周波数の変動に関係無く不変であり、従っ
て、前記の整流器出力電圧もまた不変となる。次に、請
求項２の発明は、前記比較演算ＶSY≧ＶAVR における基
準値ＶAVR の許容変動域を決める上下制限値に関するも
のであり、前記三角波ＶSYの時間勾配αT を電源周波数
の変動に無関係にその基準値例えば前記の２ｆ1 ・ＶP1
の儘とした場合、任意の周波数ｆの電源交流波形の各半
周期終了時点ｔ＝１／２ｆにおける前記三角波の波高値
は基準値ＶP1のｆ1 ／ｆ倍に変動するが、この変動に対
して前記比較比較演算ＶSY≧ＶAVR を正常に行うため、
前記電源周波数の増大と減少とに対応して前記基準値Ｖ
AVR の上下制限値により決定されるその許容変動域の幅
をそれぞれ縮小或いは拡大させる如く、基準周波数状態
における前記上下制限値を基準としてこれ等に所定の補
正係数を乗じ、任意の周波数状態における前記基準値Ｖ
AVR の上下制限値の補正を行うものである。
【００２３】
【発明の実施の形態】以下、この発明の実施例を図１と
図２とに示すサイリスタ整流器の制御回路図により説明
する。なお、図１は請求項１に対応するこの発明の第１
の実施例を示すものであり、図２は請求項２に対応する
この発明の第２の実施例を示すものである。
図２とに示すサイリスタ整流器の制御回路図により説明
する。なお、図１は請求項１に対応するこの発明の第１
の実施例を示すものであり、図２は請求項２に対応する
この発明の第２の実施例を示すものである。
【００２４】先ず、図１は、前記従来技術の実施例を示
す図３の制御回路図に対して、電源周波数の値を所定の
電圧信号に変換する９のＦ／Ｖコンバータと、１０の波
高値補正回路とを加え、この補正回路の出力信号を４の
三角波発生回路に印加する如く回路構成したものであ
る。ここに、波高値補正回路１０は、三角波発生回路４
の出力する前記三角波信号ＶSY（ＶSY＝αT ・ｔ，αT
＝２ｆ1 ・ＶP1）に対して乗ずべき前述の補正係数ｋ
（ｋ＝ｆ／ｆ1 ）を演算出力するものである。
す図３の制御回路図に対して、電源周波数の値を所定の
電圧信号に変換する９のＦ／Ｖコンバータと、１０の波
高値補正回路とを加え、この補正回路の出力信号を４の
三角波発生回路に印加する如く回路構成したものであ
る。ここに、波高値補正回路１０は、三角波発生回路４
の出力する前記三角波信号ＶSY（ＶSY＝αT ・ｔ，αT
＝２ｆ1 ・ＶP1）に対して乗ずべき前述の補正係数ｋ
（ｋ＝ｆ／ｆ1 ）を演算出力するものである。
【００２５】なお、前記補正係数ｋは、電源交流波形の
特定時点，例えばその各半周期開始時点（ｔ＝０）にお
ける電圧時間微分値の比の演算等により得られる。次
に、図２は、前記従来技術の実施例を示す図３の制御回
路図に対して、図１の場合と同様のＦ／Ｖコンバータ９
と、１１の出力制限レベル補正回路とを加え、この補正
回路の出力信号を６の（自動）電圧調整器に印加する如
く回路構成したものである。
特定時点，例えばその各半周期開始時点（ｔ＝０）にお
ける電圧時間微分値の比の演算等により得られる。次
に、図２は、前記従来技術の実施例を示す図３の制御回
路図に対して、図１の場合と同様のＦ／Ｖコンバータ９
と、１１の出力制限レベル補正回路とを加え、この補正
回路の出力信号を６の（自動）電圧調整器に印加する如
く回路構成したものである。
【００２６】ここに、出力制限レベル補正回路１１は、
前記電圧調整器６の出力する前記の比較演算ＶSY≧Ｖ
AVR における基準値ＶAVR の許容変動幅を決定するその
上下限制限値を電源周波数ｆの増減に従って変化させる
如く、基準周波数状態における前記上下限制限値それぞ
れに対して乗ずべき補正係数を前記周波数ｆの関数とし
て演算出力するものである。
前記電圧調整器６の出力する前記の比較演算ＶSY≧Ｖ
AVR における基準値ＶAVR の許容変動幅を決定するその
上下限制限値を電源周波数ｆの増減に従って変化させる
如く、基準周波数状態における前記上下限制限値それぞ
れに対して乗ずべき補正係数を前記周波数ｆの関数とし
て演算出力するものである。
【００２７】なお、前記の補正は、前記電源周波数ｆの
増大と減少とに対応して前記基準値ＶAVR の上下制限値
により決定されるその許容変動域の幅をそれぞれ縮小或
いは拡大させる如く行われる。
増大と減少とに対応して前記基準値ＶAVR の上下制限値
により決定されるその許容変動域の幅をそれぞれ縮小或
いは拡大させる如く行われる。
【００２８】
【発明の効果】この発明によれば、サイリスタ整流器出
力電圧の設定値と検出値間の電圧偏差を受けこれを所要
の制御信号に変換する電圧調整手段と、整流器入力交流
電圧に同期しその半周期毎に繰り返す同一時間勾配の三
角波を形成する三角波発生手段と、前記電圧調整手段出
力値と前記三角波波高値とが等しくなる時点を検出する
比較手段と、この比較手段の出力信号を受けて前記入力
交流電圧に同期した位相関係を有する所要のサイリスタ
点弧信号を演算変成する点弧信号演算手段と、を備えて
成るサイリスタ整流器の点弧位相角の制御回路におい
て、 １）請求項１の発明による如く、入力交流電圧を受けて
その周波数に比例した電圧信号を出力するＦ／Ｖ変換手
段と、この変換手段の出力信号から変成された補正信号
を前記三角波発生手段に与え前記入力交流電圧の各半周
期時点における前記三角波の波高値を前記入力交流電圧
の周波数に無関係に一定となす如く機能する波高値補正
手段とを設けることにより、前記三角波を位相勾配一定
の波形へと変更させ、電源周波数の大幅変動時等におい
ても、前記基準信号ＶAVR の変動がその許容変動域の上
下限制限値に制約されることを回避させ、従って、前記
の比較演算ＶSY≧ＶAVの正常な実行を介して前記サイリ
スタ整流器の安定した出力直流電圧制御を可能となすこ
とが出来る。また、 ２）請求項２の発明による如く、請求項１記載のサイリ
スタ整流器の制御回路において、前記の波高値補正手段
に代えて、前記Ｆ／Ｖ変換手段の出力信号から変成され
た補正信号を前記電圧調整手段に与えこの調整手段の出
力制限レベルを前記の電源周波数に従って補正する如く
機能する出力制限レベル補正手段を設けることにより、
前記三角波を従来技術による如くその時間勾配一定の波
形とした状態においても、電源周波数の大幅変動時等に
前記基準信号ＶAVR の変動がその許容変動域の上下限制
限値に制約されることを回避させ、従って、前記比較演
算ＶSY≧ＶAVの正常な実行を介して前記サイリスタ整流
器の安定した出力直流電圧制御を可能となすことが出来
る。
力電圧の設定値と検出値間の電圧偏差を受けこれを所要
の制御信号に変換する電圧調整手段と、整流器入力交流
電圧に同期しその半周期毎に繰り返す同一時間勾配の三
角波を形成する三角波発生手段と、前記電圧調整手段出
力値と前記三角波波高値とが等しくなる時点を検出する
比較手段と、この比較手段の出力信号を受けて前記入力
交流電圧に同期した位相関係を有する所要のサイリスタ
点弧信号を演算変成する点弧信号演算手段と、を備えて
成るサイリスタ整流器の点弧位相角の制御回路におい
て、 １）請求項１の発明による如く、入力交流電圧を受けて
その周波数に比例した電圧信号を出力するＦ／Ｖ変換手
段と、この変換手段の出力信号から変成された補正信号
を前記三角波発生手段に与え前記入力交流電圧の各半周
期時点における前記三角波の波高値を前記入力交流電圧
の周波数に無関係に一定となす如く機能する波高値補正
手段とを設けることにより、前記三角波を位相勾配一定
の波形へと変更させ、電源周波数の大幅変動時等におい
ても、前記基準信号ＶAVR の変動がその許容変動域の上
下限制限値に制約されることを回避させ、従って、前記
の比較演算ＶSY≧ＶAVの正常な実行を介して前記サイリ
スタ整流器の安定した出力直流電圧制御を可能となすこ
とが出来る。また、 ２）請求項２の発明による如く、請求項１記載のサイリ
スタ整流器の制御回路において、前記の波高値補正手段
に代えて、前記Ｆ／Ｖ変換手段の出力信号から変成され
た補正信号を前記電圧調整手段に与えこの調整手段の出
力制限レベルを前記の電源周波数に従って補正する如く
機能する出力制限レベル補正手段を設けることにより、
前記三角波を従来技術による如くその時間勾配一定の波
形とした状態においても、電源周波数の大幅変動時等に
前記基準信号ＶAVR の変動がその許容変動域の上下限制
限値に制約されることを回避させ、従って、前記比較演
算ＶSY≧ＶAVの正常な実行を介して前記サイリスタ整流
器の安定した出力直流電圧制御を可能となすことが出来
る。
【図１】この発明の第１の実施例を示すサイリスタ整流
器の制御回路図
器の制御回路図
【図２】この発明の第２の実施例を示すサイリスタ整流
器の制御回路図
器の制御回路図
【図３】従来技術の実施例を示すサイリスタ整流器の制
御回路図
御回路図
【図４】図３に対応する制御回路の動作波形図
１ 交流発電機 ２ サイリスタ整流器 ３ 同期回路 ４ 三角波発生回路 ５ 電圧設定器 ６ 自動電圧調整器 ７ 比較器 ８ 点弧信号演算回路 ９ Ｆ／Ｖコンバータ １０ 波高値補正回路 １１ 出力制限レベル補正回路
Claims (2)
- 【請求項１】交直電力変換を行うサイリスタ整流器の点
弧位相角制御回路であって、前記整流器の出力直流電圧
の設定値と検出値間の電圧偏差を受けこれをその信号伝
達特性に従い所要の制御信号に変換する電圧調整手段
と、前記整流器の入力交流電圧に同期しその半周期毎に
繰り返す同一時間勾配の三角波を形成する三角波発生手
段と、前記電圧調整手段の出力値と前記三角波の波高値
とが等しくなる時点を検出する比較手段と、この比較手
段の出力信号を受け前記入力交流電圧に同期した位相関
係を有する所要のサイリスタ点弧信号を演算変成する点
弧信号演算手段と、を備えて成るサイリスタ整流器の制
御回路において、前記入力交流電圧を受けその周波数に
比例した電圧信号を出力するＦ／Ｖ変換手段と、この変
換手段の出力信号から変成された補正信号を前記三角波
発生手段に与え前記入力交流電圧の各半周期時点におけ
る前記三角波の波高値をこの入力交流電圧の周波数に無
関係に一定となす如く機能する波高値補正手段と、を設
けて成ることを特徴とするサイリスタ整流器の制御回
路。 - 【請求項２】請求項１記載のサイリスタ整流器の制御回
路において、前記の波高値補正手段に代え、前記Ｆ／Ｖ
変換手段の出力信号から変成された補正信号を前記電圧
調整手段に与えこの調整手段の出力制限レベルを前記入
力交流電圧の周波数に従って補正する如く機能する出力
制限レベル補正手段を設けて成ることを特徴とするサイ
リスタ整流器の制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9575996A JPH09285127A (ja) | 1996-04-18 | 1996-04-18 | サイリスタ整流器の制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9575996A JPH09285127A (ja) | 1996-04-18 | 1996-04-18 | サイリスタ整流器の制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09285127A true JPH09285127A (ja) | 1997-10-31 |
Family
ID=14146422
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9575996A Pending JPH09285127A (ja) | 1996-04-18 | 1996-04-18 | サイリスタ整流器の制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09285127A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006271113A (ja) * | 2005-03-24 | 2006-10-05 | Yamaha Corp | 電源回路 |
| WO2007102601A1 (ja) * | 2006-03-09 | 2007-09-13 | Shindengen Electric Manufacturing Co., Ltd. | 電力変換装置及び方法並びに三角波発生回路 |
-
1996
- 1996-04-18 JP JP9575996A patent/JPH09285127A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006271113A (ja) * | 2005-03-24 | 2006-10-05 | Yamaha Corp | 電源回路 |
| WO2007102601A1 (ja) * | 2006-03-09 | 2007-09-13 | Shindengen Electric Manufacturing Co., Ltd. | 電力変換装置及び方法並びに三角波発生回路 |
| JPWO2007102601A1 (ja) * | 2006-03-09 | 2009-07-23 | 新電元工業株式会社 | 電力変換装置及び方法並びに三角波発生回路 |
| US7729145B2 (en) | 2006-03-09 | 2010-06-01 | Shindengen Electric Manufacturing Co., Ltd. | Power converter and method, and triangle wave generating circuit |
| JP4718598B2 (ja) * | 2006-03-09 | 2011-07-06 | 新電元工業株式会社 | 電力変換装置及び方法並びに三角波発生回路 |
| EP1993196A4 (en) * | 2006-03-09 | 2017-06-28 | Shindengen Electric MFG. Co., Ltd. | Power conversion device and method, and triangular wave generation circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6771522B2 (en) | Inverter parallel operation system | |
| US5241256A (en) | Method and apparatus for controlling the supply of power to an induction motor to maintain high efficiency under varying load conditions | |
| US3863134A (en) | Electric control circuits for a static power converter | |
| JP2008173000A (ja) | インバータ装置 | |
| US5051683A (en) | Reactive power controller without initial abrupt disturbance on power source | |
| JPH0251360A (ja) | Ｐｗｍ昇圧コンバータの制御装置 | |
| JP2002204597A (ja) | インバータ制御式発電機 | |
| JPH09285127A (ja) | サイリスタ整流器の制御回路 | |
| JP3254999B2 (ja) | Ｐｗｍ制御自励式整流装置 | |
| JPS5875472A (ja) | スイツチングレギユレ−タ | |
| JP3328094B2 (ja) | Ｄｃ／ｄｃコンバータ | |
| JP3252688B2 (ja) | Ｐｗｍ制御自励式整流装置 | |
| JP2732428B2 (ja) | チョッパ装置 | |
| JP2728682B2 (ja) | 電算機用無停電付電源装置 | |
| JPS59209088A (ja) | 交流電動機の制御装置 | |
| JPH06133553A (ja) | Ｐｗｍコンバータの制御回路 | |
| JP2737311B2 (ja) | インバータの電圧制御回路 | |
| JP4509259B2 (ja) | 直流アーク加工用電源制御方法及び電源装置 | |
| JPH01160368A (ja) | 電力変換装置の位相制御装置 | |
| JPS62272873A (ja) | インバ−タ装置 | |
| KR101169725B1 (ko) | 점호각 평형 제어 장치 및 이를 포함하는 ｈｖｄｃ 시스템 | |
| JPH0446591A (ja) | パルス移相装置 | |
| JP3367312B2 (ja) | Ｐｗｍ制御自励式整流装置の制御方法 | |
| JPH0538148A (ja) | 順変換装置、順変換装置の制御装置及び無停電電源装置 | |
| JP2005073384A (ja) | 低リプル電源装置 |