JP2006271113A

JP2006271113A - 電源回路

Info

Publication number: JP2006271113A
Application number: JP2005085645A
Authority: JP
Inventors: Eiji Zen; 英司善
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 2005-03-24
Filing date: 2005-03-24
Publication date: 2006-10-05

Abstract

【課題】出力電圧を任意に制御することができるとともに、負荷条件や一次側の電圧が変動しても一定の電圧を出力する。
【解決手段】トランスＴ１の２次巻線２には、交流信号に同期したのこぎり波を発生するのこぎり波発生回路１１とサイリスタＳＲ１，ＳＲ２を整流素子として使用する整流回路１２が接続されている。整流回路１２の出力電圧は誤差検出回路１３に入力され、基準電圧V２と比較される。前記のこぎり波発生回路１１からののこぎり波と前記誤差検出回路１３から誤差電圧は、ＰＷＭ信号発生駆動回路１４に入力され、のこぎり波と誤差電圧を比較したＰＷＭ信号が発生され、それにより、フォトカプラＰ１，Ｐ２が駆動される。該フォトカプラＰ１、Ｐ２がオン状態となることにより整流回路１２に設けられたサイリスタＳＲ１，ＳＲ２がオン状態とされる。
【選択図】図１

Description

本発明は、トランスの二次側に発生する交流電圧を整流して直流電圧を出力する電源回路に関する。

従来より、ＡＶ（Audio Vidual）機器などの電源回路はトランスの二次巻線に発生する交流電圧をダイオードで整流して直流電圧に変換するのが一般的である。
図４は、従来の整流回路の一例を示す図である。
トランスＴ１の二次巻線に発生する交流電圧はダイオードＤ１とＤ２で両波整流され、コンデンサＣ１で平滑化されて負荷に供給される。
このように従来の整流回路は、整流用素子としてダイオードを用い、その出力電圧はトランスＴ１の仕様のみに依存していた。

また、従来より、整流用素子としてサイリスタを用いた電源回路は良く知られているが、いずれも、トランスを使用せずに交流電源をサイリスタで直接整流して任意の直流電圧を出力するものであった。

前記図４に示したような従来の整流回路においては、一次電圧が変化すると整流後の電圧も変化してしまう。
また、整流後の電圧は同じ負荷条件では基本的に一定となるが、負荷条件が変化すると整流後の電圧は大きく変化する。
さらに、トランスの温度が上昇すると整流後電圧は下がるという問題点もあった。
そのため、このような問題を回避するために二次側負荷に不必要に高い電圧がかかり、消費電力も増えるという問題点もあった。

そこで、本発明は、出力電圧を任意にコントロールすることができるとともに、負荷条件や一次側の電圧が変動しても一定の電圧を出力することができるトランス式電源回路を提供することを目的としている。

上記目的を達成するために、本発明の電源回路は、トランスの二次巻線に接続され、該二次巻線に発生する交流信号に同期したのこぎり波を発生するのこぎり波発生回路と、前記二次巻線に接続された整流回路であって、整流用素子としてサイリスタを用いた整流回路と、前記整流回路の出力電圧と基準電圧とを比較する誤差検出回路と、前記のこぎり波発生回路の出力と前記誤差検出回路の出力とを比較して、前記サイリスタの導通を制御するＰＷＭ信号を発生するＰＷＭ信号発生回路とを有するものである。
また、前記基準電圧は可変とされているものである。
さらに、前記のこぎり波発生回路は、発生するのこぎり波の波高が前記交流信号の周波数にかかわらず一定となるようになされているものである。

本発明の電源回路によれば、トランス式電源用二次側整流回路におけるサイリスタの導通角を制御することで、出力電圧を可変とし、レギュレーションを改善することができる。
すなわち、負荷条件が変わったり、一次側の電圧が変化しても、整流後の電圧を一定に保つことができる。
また、整流後の電圧を任意にコントロールすることができ、かつ負荷条件によらず一定の電圧となるため、負荷側の要求に応じて整流後の電圧を決定することが可能となる。

図１は、本発明の電源回路の一実施の形態の構成を示す回路図である。
この図において、Ｔ１はトランス、Ｄ１〜Ｄ２はダイオード、Ｒ１〜Ｒ２０は抵抗、Ｃ１〜Ｃ４はコンデンサ、Ｑ１〜Ｑ３はトランジスタ、ＩＣ１〜ＩＣ４はオペアンプ、Ｐ１，Ｐ２はフォトカプラ、ＳＲ１，ＳＲ２はサイリスタ、Ｖ１は交流電源、Ｖ２は基準電圧源である。ここで、前記基準電圧源Ｖ２の電圧（以下、「基準電圧Ｖ２」という。）は任意の値に変更することができるようになされている。
また、１は前記トランスＴ１の一次巻線、２はトランスＴ１のセンタータップ付きの二次巻線、３はトランスＴ１の他の二次巻線である。この二次巻線３の出力を整流した電圧により、例えば、前記オペアンプアンプＩＣ１〜ＩＣ４の電源電圧ＶＣ及びＶＥなどを生成することができる。
さらに、１１は、前記トランスＴ１の二次巻線２に接続され、電源周波数に同期したのこぎり波を発生するのこぎり波発生回路、１２は、同様に前記トランスＴ１の二次巻線２に接続され、整流用素子としてサイリスタＳＲ１及びＳＲ２を用いた整流回路、１３は、整流回路１２から出力される整流後の電圧と前記基準電圧Ｖ２とを比較して誤差電圧を生成する誤差検出回路、１４は、前記のこぎり波発生回路１１からののこぎり波と前記誤差検出回路１３からの誤差電圧とを比較してＰＷＭ（Pulse Width Modulation）信号を発生し、前記サイリスタＳＲ１，ＳＲ２の導通を制御するフォトカプラＰ１，Ｐ２を駆動するＰＷＭ信号発生駆動回路である。

前記のこぎり波発生回路１１では、電源周波数と同期した整流のタイミングを決定するためにのこぎり波が生成される。すなわち、トランジスタＱ３と抵抗Ｒ４，Ｒ５及びＲ６からなる定電流回路でコンデンサＣ１を充電し、前記トランスＴ１の二次巻線２の出力をダイオードＤ１とＤ２で両波整流した出力がダイオードＤ３の順方向電圧降下＋トランジスタＱ１のエミッタ−ベース間電圧以下となりトランジスタＱ１がオフとなるときに導通状態となるトランジスタＱ２により放電することで、電源周波数と同期したのこぎり波が生成される。
生成されたのこぎり波は、ボルテージフォロワとして動作するオペアンプＩＣ１を介して、抵抗Ｒ８とコンデンサＣ２からなる積分回路、及び、抵抗Ｒ９とコンデンサＣ３とオペアンプＩＣ２からなる積分回路で積分され、その値を抵抗Ｒ５を通して前記トランジスタＱ３にフィードバックすることにより、その波高値が一定に保たれている。これにより、電源周波数が５０Ｈｚ及び６０Ｈｚのいずれであっても、生成されるのこぎり波の波高値が一定となるようになされている。

前記整流回路１２は、前記トランスＴ１の二次巻線２に発生する交流電圧をサイリスタＳＲ１とＳＲ２で両波整流し、コンデンサＣ５で平滑して出力する。ここで、前記サイリスタＳＲ１とＳＲ２はそのアノードと制御電極との間に接続されたフォトカプラＰ１，Ｐ２のフォトトランジスタが導通されたときに導通される。
前記誤差検出回路１３に含まれているオペアンプＩＣ４は、前記整流回路１２からの整流出力を抵抗Ｒ１７とＲ１８で分圧した電圧と前記基準電圧Ｖ２とを比較して、その差に対応する誤差電圧（＝整流電圧−基準電圧Ｖ２）を出力する。

前記のこぎり波発生回路１１におけるオペアンプＩＣ１から出力されるのこぎり波電圧と前記誤差検出回路１３からの誤差電圧は、ＰＷＭ信号発生駆動回路１４のオペアンプＩＣ３に入力される。オペアンプＩＣ３では、２つの入力端子の入力電圧が比較され、出力端子には、誤差電圧＞のこぎり波電圧のときにハイレベル、誤差電圧≦のこぎり波電圧のときにローレベルとなるＰＷＭ信号が出力される。前記オペアンプＩＣ３の出力端子と電源（ＶＣ）との間には、前記サイリスタＳＲ１と接続されたフォトカプラＰ１の発光ダイオード、前記サイリスタＳＲ２と接続されたフォトカプラＰ２の発光ダイオード及び抵抗Ｒ１４が直列に接続されており、前記オペアンプＩＣ３の出力がローレベルのときに前記各発光ダイオードが発光し、前記サイリスタＳＲ１及びＳＲ２に接続されたフォトトランジスタがともに導通状態となる。前記サイリスタＳＲ１及びＳＲ２は、アノード電圧＞カソード電圧、かつ、対応するフォトカプラのフォトトランジスタがオン状態となりゲート電圧が供給されたときにオン状態となり、アノード電圧≦カソード電圧となったときにオフ状態となる。これにより、前記サイリスタＳＲ１及びＳＲ２は、前記ＰＷＭ信号の立下がりに対応したタイミングでオンとされ、前記二次巻線２に発生した交流信号の０電圧付近でオフとされ、整流回路１２からは、前記ＰＷＭ信号の立下がりのタイミングに対応した出力電圧が出力される。

このように構成された本発明の電源回路の動作について説明する。
図２は、負荷電流が異なる場合の前記図１における各部の電圧波形を示す図であり、（ａ）は負荷電流が小さい場合、（ｂ）は負荷電流が大きい場合を示している。
図２の（ａ）及び（ｂ）において、のこぎり波（Ａ）、誤差電圧（Ｂ）、ＰＷＭ信号（Ｃ）、二次側ＡＣ電圧（Ｄ）及び出力電源電圧（Ｅ）は、それぞれ、図１におけるＡ、Ｂ、Ｃ、Ｄ及びＥの各点の電圧を示している。なお、基準電圧Ｖ２は一定であるとしている。
図２の（ａ）に示すように、負荷が軽く負荷電流が小さいときには、前記誤差検出回路１３から出力される誤差電圧（Ｂ）はほぼ一定の電圧となり、オペアンプＩＣ３からは誤差電圧（Ｂ）≦のこぎり波（Ａ）となったときに立下がるＰＷＭ信号（Ｃ）が出力される。そして、ＰＷＭ信号（Ｃ）がローレベルのときに、前述のように第１及び第２のサイリスタＳＲ１，ＳＲ２がオン状態に制御され、該サイリスタがオン状態となるタイミング（導通角）に対応した出力電圧（Ｅ）が出力されることとなる。
一方、図２の（ｂ）に示すように、負荷が重く負荷電流が大きいときには、前記誤差検出回路１３から出力される誤差電圧（Ｂ）は右下がりの波形となり、前記オペアンプＩＣ３から出力されるＰＷＭ信号（Ｃ）は前記（ａ）に示した負荷電流が小さいときよりも早いタイミングで立ち下がる波形となる。これにより、サイリスタＳＲ１，ＳＲ２がオン状態である期間が長くなり、負荷電流の小さいときと同じ出力電圧（Ｅ）が得られることとなる。
このように、負荷電流の大小によらず、一定の出力電圧を得ることができる。
また、前記誤差検出回路１３においては、整流電圧と基準電圧とを比較しているので、一次側の電圧が変動したときでも、一定の出力電圧を出力することができる。

次に、前記基準電圧Ｖ２を変更することにより出力電圧を変更する場合について説明する。
図３は、前記基準電圧Ｖ２を変更したときの出力電圧を説明するための図であり、（ａ）は電源電圧を高く設定する場合、（ｂ）は電源電圧を低く設定する場合の各部（前記図１におけるＡ〜Ｅの各点）の電圧波形を示している。なお、負荷電流は、いずれの場合も一定であり、軽負荷であるものとする。
図３の（ａ）に示すように、誤差電圧がＢ０であり、出力電圧がＥ０であるときに、前記基準電圧Ｖ２を高くすると、図３の（ａ）に示すように、誤差電圧Ｂ１（整流電圧−基準電圧Ｖ２）がＢ０よりも低い電圧となる。これにより、前記コンパレータＩＣ３から出力されるＰＷＭ波形（Ｃ）の立下がりのタイミングが前方に移動し、サイリスタＳＲ１及びＳＲ２がオンとなる期間が長くなり、出力電源電圧（Ｅ１）がＥ０よりも高い電圧となる。
一方、前記基準電圧Ｖ２を低くすると、図３の（ｂ）に示すように、誤差電圧Ｂ２はＢ１よりも高くなる。これにより、ＰＷＭ波形（Ｃ）の立下がりのタイミングが後方に移動し、サイリスタＳＲ１及びＳＲ２がオンとなる期間が短くなって、出力電源電圧（Ｅ２）がＥ０よりも低い電圧となる。
このように、前記基準電圧Ｖ２を変更することにより、出力電源電圧を任意にコントロールすることができる。これにより、負荷側の要求などによって前記基準電圧Ｖ２をダイナミックに変更して所望の整流電圧を得るようにすることができる。

なお、上述した実施の形態においては、二次巻線２がセンタータップ付きのものである場合について説明したが、これに限られることはなく、センタータップ無しの二次巻線を使用する場合にも同様に適用することができる。
また、上記においては、二次巻線２に単一の整流回路１２を設けていたが、複数の整流回路を並列に設けるようにしてもよい。この場合には、各整流回路にそれぞれ対応して誤差検出回路とサイリスタ駆動回路を設け、のこぎり波発生回路１１はそれらに共通に使用するようにすればよい。これにより、複数の所望の電圧を得ることができる。

本発明の電源回路の一実施の形態の構成を示す回路図である。負荷電流が異なるときの各部の電圧波形を示す図であり、（ａ）は負荷電流が小さいとき、（ｂ）は負荷電流が大きいときの各部の電圧波形を示す図である。基準電圧が異なるときの各部の電圧波形を示す図であり、（ａ）は電源電圧を高く設定する場合、（ｂ）は電源電圧を低く設定する場合の各部の電圧波形を示す図である。従来の電源回路の構成例を示す図である。

符号の説明

１：一次巻線、２，３：二次巻線、１１：のこぎり波発生回路、１２：整流回路、１３：誤差検出回路、１４：ＰＷＭ信号発生駆動回路

Claims

トランスの二次巻線に接続され、該二次巻線に発生する交流信号に同期したのこぎり波を発生するのこぎり波発生回路と、
前記二次巻線に接続された整流回路であって、整流用素子としてサイリスタを用いた整流回路と、
前記整流回路の出力電圧と基準電圧とを比較する誤差検出回路と、
前記のこぎり波発生回路の出力と前記誤差検出回路の出力とを比較して、前記サイリスタの導通を制御するＰＷＭ信号を発生するＰＷＭ信号発生回路と
を有することを特徴とする電源回路。
前記基準電圧は可変とされていることを特徴とする請求項１記載の電源回路。
前記のこぎり波発生回路は、発生するのこぎり波の波高が前記交流信号の周波数にかかわらず一定となるようになされていることを特徴とする請求項１又は２記載の電源回路。